EP1667101A1 - Adaptation automatique de la tension d'alimentation d'un écran électroluminescent en fonction de la luminance souhaitée - Google Patents

Adaptation automatique de la tension d'alimentation d'un écran électroluminescent en fonction de la luminance souhaitée Download PDF

Info

Publication number
EP1667101A1
EP1667101A1 EP05111703A EP05111703A EP1667101A1 EP 1667101 A1 EP1667101 A1 EP 1667101A1 EP 05111703 A EP05111703 A EP 05111703A EP 05111703 A EP05111703 A EP 05111703A EP 1667101 A1 EP1667101 A1 EP 1667101A1
Authority
EP
European Patent Office
Prior art keywords
voltage
transistor
column
drain
pol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05111703A
Other languages
German (de)
English (en)
Inventor
Danika Chaussy
Céline MAS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1667101A1 publication Critical patent/EP1667101A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Definitions

  • the present invention relates to electroluminescent display matrix screens composed of a set of light-emitting diodes. These are for example screens composed of organic diodes ("OLED" of the English Organic Light Emitting Display) or polymers ("PLED” of the English Polymer Light Emitting Display).
  • OLED organic diodes
  • PLED polymers
  • the present invention relates more particularly to the regulation of the supply voltage of the control circuits of the light-emitting diodes of such screens.
  • FIG. 1 represents a matrix screen comprising n columns C 1 to C n and k lines L 1 to L k making it possible to address n * k light-emitting diodes d whose anodes are connected to a column and the cathodes to a line.
  • Line control circuits CL 1 to CL k are used to bias lines L 1 to L k respectively . Only one line is activated at a time, and is biased to ground. Unactivated lines are biased to a line V voltage.
  • Column control circuits CC 1 to CC n are used to bias the columns C 1 to C n, respectively .
  • the columns addressing the light-emitting diodes that we wish to activate are biased by a current at a voltage V COL greater than the threshold voltage of the light emitting diodes of the screen.
  • the columns that we do not want to activate are grounded.
  • a light emitting diode connected to the activated line and to a V COL polarized column is then conducting and emits light.
  • the voltage V line is sufficiently high so that the light-emitting diodes connected to the non-activated lines and the columns at the voltage V COL are not conductive and do not emit light.
  • FIG. 2 represents a conventional example of a DC column control circuit and of a line control circuit CL respectively addressing a column C and a line L connected to a light emitting diode d of the screen.
  • the line control circuit CL comprises a power inverter 1 controlled by a line control signal ⁇ L.
  • the power inverter 1 comprises an NMOS transistor 2 making it possible to discharge the line L when ⁇ L is at the high level and a PMOS transistor 3 making it possible to charge the line L at the bias voltage V line when ⁇ L is at the low level.
  • the column control circuit CC comprises a current mirror made in the present example with two transistors 4, 5 of the PMOS type.
  • the transistor 4 constitutes the reference branch of the mirror and the transistor 5 constitutes the duplication branch.
  • the sources of transistors 4 and 5 are connected to a bias voltage V POL of the order of 15 V for OLED screens.
  • the gates of transistors 4 and 5 are connected to each other.
  • the drain and the gate of transistor 4 are connected to each other.
  • the transistor 4 is therefore diode-mounted, the source-gate voltage (Vsg 4 ) being equal to the source-drain voltage (Vsd 4 ).
  • the drain of the transistor 4 is connected to the source of a power transistor 6 of the PMOS type.
  • the drain and the gate of transistor 6 are connected to each other.
  • the drain of transistor 6 is connected to a terminal of a current source 7 whose other terminal is connected to ground GND.
  • the flow crossing the transistor 4 is fixed by the current source 7 which provides a current I LUM called "luminance
  • the drain of the transistor 5 is connected to the source of a power transistor 8 of the PMOS type.
  • the drain of the transistor 8 is connected to the column C.
  • a switch 9, controlled by a control signal ⁇ C is adapted to connect the gate of the transistor 8 to the bias voltage V POL , for example when the control signal ⁇ C is at the high level, and at the gate of transistor 6 when the control signal ⁇ C is at the low level.
  • the transistor 8 is on and the column C is charged until reaching the voltage V COL .
  • the line control signals ⁇ L and column ⁇ C are respectively high and low, the light emitting diode d is on and the current flowing through the diode is equal to the luminance current I LUM .
  • the grounding circuit of the column C when the control signal ⁇ C is high is not shown.
  • the bias voltage V POL is equal to the sum of the drain-source voltage Vds 2 of the transistor 2, the voltage V d at the terminals of the light-emitting diode d, the source-drain voltage Vsd 8 of the transistor 8 and the source-drain voltage Vsd 5 of the transistor 5.
  • the transistor 5 When the copying of the current I LUM is correct, the transistor 5 is in saturation mode and the voltage Vsd 5 is at least equal to the source-drain voltage Vsd 4 of the transistor 4.
  • a correct copy of the current in the duplication branch imposes so that the bias voltage V POL is at least equal to the sum mentioned above when the current flowing through it is equal to the luminance current I LUM . If the bias voltage V POL is too low, the current flowing through the light-emitting diode d is lower than the current I LUM and the luminance of the diodes is insufficient.
  • the luminance current I LUM supplied by the current source 7 can generally vary depending on the desired luminance for the screen.
  • the source-drain voltage Vsd 4 of the diode-connected transistor 4 increases and the voltage V d of the light-emitting diode d also increases. It follows that the bias voltage V POL must be large enough so that the transistor 5 is in saturation irrespective of the luminance current.
  • control circuits which have a fixed polarization voltage V POL and determined according to the desired maximum luminance current I LUM .
  • the disadvantage of such circuits is their high power consumption.
  • An object of the present invention is to provide a device for regulating the bias voltage of column control circuits providing a voltage of V POL polarization as low as possible regardless of the aging of the light emitting diodes of the screen.
  • Another object of the present invention is to provide a device for regulating the control circuit bias voltage of simple design.
  • the present invention provides a device for regulating the bias voltage of column control circuits of a matrix screen composed of light-emitting diodes distributed in rows and columns, the column control circuits being adapted to select columns for making the light emitting diodes of the selected columns and a selected line of the matrix screen conductive, the device comprising a first measuring circuit providing a first measurement signal representative of the highest voltage among the voltages of the selected columns ; a second measurement circuit providing a second measurement signal representative of the least voltage among the voltages of the selected columns; and an adjustment circuit receiving the first and second measurement signals and adapted to decrease the bias voltage if the first measurement signal is less than a first comparison signal and to increase the bias voltage if the second measurement signal is greater than a second comparison signal.
  • the adjustment circuit comprises a first storage circuit, adapted to store the first measurement signal for at least the duration of the display of an image on the matrix screen in the first embodiment. no new measurement of the first measurement signal; and a second storage circuit adapted to store the second measurement signal for at least the duration of displaying an image on the matrix screen in the absence of a new measurement of the second measurement signal.
  • the first measurement circuit is adapted to measure the maximum voltage among the column voltages of the matrix screen, the measurement circuit comprising a protection circuit adapted to deactivate the measurement circuit for each column associated with a non-conductive light emitting diode.
  • the column control circuits are in the form of a current mirror comprising a reference branch and a plurality of duplication branches connected to the bias voltage, each duplication branch being connected. to a column, the reference branch comprising a PMOS type field effect reference transistor whose source is connected to the bias voltage, and whose drain is connected to a reference current source supplying a current equal to one luminance current, the gate and the drain of the reference transistor being connected together.
  • each duplication branch of the current mirror comprises a PMOS type field effect duplicating transistor whose source is connected to the bias voltage and whose drain is connected to said column, the gates of the transistors of each branch. being connected together.
  • the first measurement circuit comprises, for each column, a PMOS type field effect protection transistor whose source is connected to the bias voltage and whose gate is connected to the drain. of the duplication transistor of the duplication branch associated with said column and an NMOS-type field effect measurement transistor whose drain is connected to the drain of the protective transistor and whose gate is connected to the column, the sources of the first measuring transistors being connected to a measuring point.
  • the reference branch furthermore comprises a PMOS-type field effect reference power transistor whose source is connected to the drain of the reference transistor, the gate and drain of the reference power transistor being connected to the reference current source.
  • Each duplication branch further comprises a PMOS type field effect duplication power transistor whose source is connected to the drain of the duplication transistor and whose drain is connected to the column, and whose gate is adapted to be connected to the drain of the reference power transistor to select said column, the first comparison signal being the voltage at the drain of the reference power transistor.
  • the second measurement circuit comprises, for each column, a PMOS type field effect measurement transistor whose drain is connected to a reference potential and whose gate is connected to the column, the sources of the second measurement transistors being connected to a measuring point.
  • the second comparison signal is equal to the bias voltage reduced by a determined constant voltage.
  • the present invention also provides a matrix screen comprising light-emitting diodes distributed in rows and columns and column control circuits adapted to select columns for making conductive the light-emitting diodes of the selected columns and a selected line, said matrix screen comprising furthermore a device for regulating the bias voltage of the column control circuits as described above.
  • the present invention also provides a method for regulating the bias voltage of column control circuits of a matrix screen composed of light-emitting diodes distributed in rows and columns, the column control circuits being adapted to select columns for rendering conductive electroluminescent diodes selected columns and a selected line of the screen matrix.
  • the method includes decreasing the bias voltage when the highest voltage among the selected column voltages is less than a first comparison voltage and increasing the bias voltage when the lowest voltage among the selected column voltages is greater than at a second comparison voltage.
  • the column control circuits are in the form of a current mirror comprising a reference branch and a plurality of duplication branches connected to the bias voltage, each duplication branch being connected.
  • the reference branch comprising a PMOS-type field-effect reference transistor whose source is connected to the bias voltage, the gate and the drain of the reference transistor being connected together, and a power transistor of PMOS type field effect reference whose source is connected to the drain of the reference transistor, the gate and the drain of the power transistor being connected to a reference current source providing a current equal to a predefined luminance current.
  • the first comparison signal is the voltage at the drain of the reference power transistor and the second comparison signal is the voltage at the drain of the reference transistor.
  • FIG. 3 represents an exemplary embodiment of column control circuits and the regulation device according to the present invention.
  • the column control circuits comprise a current mirror 40 composed in the present example of a reference branch b ref and n duplication branches b 1 to b n .
  • Each branch is composed of a PMOS transistor, P ref for the reference branch and P 1 to P n for the branches b 1 to b n .
  • the sources of the transistors of each of the branches are connected to the bias voltage V POL and the gates are connected to each other.
  • the drain and the gate of the transistor P ref of the reference branch b ref are connected to a source of a power PMOS transistor X ref .
  • the gate and the drain of the power transistor X ref are connected together.
  • the drain of the transistor X ref is connected to the drain of a NMOS transistor N ref.
  • the gate and the drain of the transistor N ref are connected together.
  • the source of the transistor N ref is connected to a terminal of a reference current source 42 at a point C ref .
  • the other terminal of the current source 42 is connected to GND ground.
  • V ref is noted the voltage between the point C ref GND GND, V CASC the voltage between the drain of the transistor X ref GND and ground GNIR and V MIRROR the voltage between the drain of the transistor P ref and ground GND.
  • the reference current source 42 provides a luminance current I LUM .
  • the drain of each transistor P i i being between 1 and n, is connected to the source of a PMOS power transistor X i whose drain is connected to a column C i .
  • Each power transistor, X ref and X 1 to X n allows to maintain the voltage between the source and the drain of the transistor, P ref and P 1 to P n , corresponding in the operating range of this transistor.
  • each power transistor X i i being between 1 and n, is connected to a terminal of a switch I i at two positions controlled by a signal ⁇ Ci and adapted to connect the gate of the transistor X i to the drain of the transistor X ref , when the signal ⁇ Ci is for example at the low level, or at the bias voltage V POL , when the signal ⁇ Ci is at the high level.
  • the transistor X i is on and the voltage of the column C i is stabilized at the operating voltage V COLi of the column while the current I LUM circulates in the column.
  • the control circuits furthermore comprise, for each column, a switch (not shown) adapted to connect the column C i to the ground GND.
  • the present invention consists in providing for each duplication branch b i , i being between 1 and n, a first measuring circuit m i comprising a PMOS transistor P ' i , the source of which is connected to the bias voltage V POL and whose gate is connected to the drain of the transistor P i of the corresponding duplication branch b i .
  • the drain of each transistor P ' i is connected to the source of a power PMOS transistor X' i whose gate is connected to the gate of the power transistor X i of the corresponding duplication branch b i .
  • the power transistor X ' i makes it possible to maintain the voltage between the source and the drain of the associated transistor P' i in the operating range of this transistor.
  • each power transistor X ' i is connected to the drain of a NMOS transistor N i , mounted as a follower, whose gate is connected to the column C i .
  • the sources of the transistors N 1 to N n are connected, at a point C MAX , to a terminal of a current source 44 whose other terminal is connected to ground GND.
  • V MAX is the voltage between the C MAX point and GND ground.
  • the current source 44 supplies a bias current I POL for biasing the NMOS transistors N 1 to N n .
  • a switch 46 controlled by a signal T ON , allows to connect the point C MAX to a terminal of a capacitor C HMAX whose other terminal is connected to ground GND.
  • the voltage across the capacitor C HMAX attacks the inverting input (-) of an operational amplifier A MAX mounted as a comparator.
  • the non-inverting input (+) of the amplifier A MAX is connected to the point C ref .
  • the amplifier A MAX provides a binary control signal V POL_High .
  • a second measuring circuit comprising a PMOS type transistor P " i whose gate is connected to the column C i and whose drain is connected to the ground GND.
  • the sources of the transistors P “ 1 to P" n are connected at a point C MIN to a terminal of a current source 47 supplying a current I ' POL for biasing the PMOS transistors P “ 1 to P" n .
  • V MIN is noted the voltage between point C MIN and the ground GND.
  • a switch 48 controlled by the signal T oN, connects the point C MIN to a terminal of a capacitor C HMIN whose other terminal is connected GND
  • the voltage across the capacitor C HMIN drives the non-inverting input (+) of a comparator- equipped operational amplifier A.
  • the inverting input (-) of the amplifier A MIN is connected to a terminal of a constant voltage generator 50, providing a constant voltage V COMP , the other terminal of which is connected to the terminal polarization voltage V POL .
  • Amplifier A MIN provides a binary control signal V POL_Low .
  • control signals V POL_High , V POL_Low are supplied to an adjustment module 52 which modifies the value of the bias voltage V POL as a function of the values of the control signals.
  • the invention consists in regulating the bias voltage V POL so that, for each active column C i , the voltage of the column V COLi best follows the following relation: V CCAC ⁇ V COLLAR i ⁇ V MIRROR
  • V COLMAX the highest voltage, denoted V COLMAX, is used among the voltages of the active columns C 1 to C n which is compared with the voltage V CASC to determine if the polarization voltage V POL is too high.
  • the voltage of each column C i is stabilized at a column voltage V COLi that can vary from one column to the other. Since the transistors N 1 to N n are mounted in a follower, the voltage V MAX follows the highest voltage V COLMAX among the voltages of the columns C 1 to C n . More precisely, the voltage V MAX is equal to the difference between the voltage V COLMAX and the gate-source voltage (imposed by I POL ) of the transistor N i of the column C i having the highest column voltage V COLi . Switch 46 is closed only when at least one pixel of a line is selected.
  • the voltage V MAX is applied across the capacitor C HMAX .
  • the duration of closure of the switch 46 may vary but does not exceed the duration of a phase of activation of a line of the screen to prevent the discharge of the capacitor C HMAX with the current I POL .
  • the amplifier A MAX compares the voltage V MAX with the voltage V ref . This amounts to comparing the voltage V COLMAX with the voltage V CASC considering that the gate-source voltages of the transistor N ref and the transistors N 1 to N n are equal.
  • the amplifier A MAX supplies, for example, a control signal V POL_High at level “0" when the voltage V MAX is greater than the voltage V ref and a control signal V POL_High at the level "1" when the voltage V MAX is lower. at the voltage V ref .
  • Some of the active columns may have an "open" pixel defect.
  • An "open" pixel corresponds to a break in the link between the column and the anode of the light-emitting diode of the pixel or a break in the connection between the line and the cathode of the light-emitting diode of the pixel. Since an open column C i is at high impedance, the voltage V COLi of the column rises to the bias voltage V POL . The voltage V COLMAX would then be equal to V POL , which would be incorrect.
  • the device according to the invention makes it possible not to take into account an open column for the determination of V COLMAX .
  • an "open" pixel for example the pixel of the column C 1
  • the power transistor X 1 when the power transistor X 1 is conducting, the column being open and at high impedance, the voltage at the drain of the transistor P 1 goes up to the bias voltage V POL .
  • the voltage on the gate of the transistor P ' 1 is then equal to the bias voltage V POL and the transistor P' 1 is blocked. No current therefore passes through the transistor P ' 1 .
  • the transistor N 1 is then no longer powered and can not charge the capacitor C HMAX .
  • the V COLMAX voltage thus obtained can not be used to determine if the polarization voltage V POL is too low. Indeed, if the bias voltage V POL became too low, the voltage V COLi of each column C i active would be equal to the bias voltage V POL so that the associated transistor P ' i would be blocked. The capacitor C HMAX would then be discharged by the current I POL and the voltage V MAX could decrease below the voltage V CASC thus indicating, erroneously, that the bias voltage V POL would be too high.
  • V COLMIN the lowest voltage, denoted V COLMIN , is used among the voltages of the active columns which is obtained separately from the voltage V COLMAX .
  • the voltage V COLMIN is then compared with the voltage V MIRROR to determine if the polarization voltage V POL is too low.
  • the voltage V MIN follows the most weak V COLMIN among the voltages of the active columns C 1 to C n . More precisely, the voltage V MIN is equal to the sum of the voltage V COLMIN and of the source-gate voltage of the transistor P " i of the column C i to the voltage V COLMIN. In theory, if it could be considered that the gate-source voltage of the transistor P ref was equal to the gate-source voltage of the transistor P " i of the column C i at the voltage V COLMIN , comparing the voltage V COLMIN to the voltage V MIRROR would be equivalent to comparing V MIN to V POL .
  • V MIN is compared with a voltage which is lower than the bias voltage V POL of the constant voltage V COMP , for example fixed at 300 mV.
  • the amplifier A MIN compares the voltage V MIN with the voltage V POL -V COMP and supplies a command signal V POL Low at "1" when the voltage V MIN is greater than the voltage V POL -V COMP and a signal of command V POL_Low at "0" when the voltage V MIN is lower than the voltage V POL -V COMP .
  • the capacitances of the capacitors C HMIN and C HMAX are large enough to limit leakage at these capacitors for at least the duration corresponding to the activation of all the lines of the screen. This makes it possible to provide a correct polarization voltage V POL even in the case where only one line of the screen is illuminated when displaying an image on the screen.
  • FIG. 4 represents an exemplary embodiment of a circuit corresponding to the comparator A MIN and the constant voltage source V COMP .
  • the circuit comprises an NMOS transistor 50 whose drain and gate are connected to the bias voltage V POL .
  • the source of the transistor 50 is connected to the source of a PMOS transistor 52.
  • the gate and the drain of the transistor 52 are connected to a terminal of a constant current source 54 whose other terminal is connected to ground GND.
  • the circuit comprises an adjustable resistor R, one terminal of which is connected to the bias voltage V POL and the other terminal of which is connected to the drain of an NMOS transistor 56.
  • the gate of the transistor 56 corresponds to the non-inverting input (+ ) of the amplifier A MIN of FIG. 3.
  • the source of the transistor 56 is connected to the source of a PMOS transistor 58.
  • the gate of the transistor 58 is connected to the gate of the transistor 52 and the drain of the transistor 58 is connected. GND ground.
  • the drain of the transistor 56 is connected to the gate of a PMOS transistor 60 whose source is connected to the bias voltage V POL .
  • the current I Low at the drain of the transistor 60 supplies the control signal V POL_Low after a current-voltage conversion.
  • V COL1 associated with column C 1 has the lowest operating voltage V COLMIN . It is considered that the voltage of the column C 1 must remain lower than V MIRROR , that is to say the sum of the voltage V CASC and the gate-source voltage of the transistor X ref , since beyond this value the copy is bad.
  • the voltage V MIRROR is also equal to the difference between the bias voltage V POL and the gate-source voltage of the transistor P ref .
  • the voltage V MIN applied across the capacitor C HMIN is equal to the voltage V POL -Vgs Pref + Vgs P "1 , that is to say equal to V POL if we consider that the two gate-source voltages are identical.
  • the transistor 58 is off and the current I Low is zero.
  • V MIN is greater than V POL
  • a current flows in the transistor 58 and therefore in the power transistor 60.
  • the current I Low coming from the drain of the transistor 60 can then be converted into voltage to obtain the control signal V POL_Low .
  • the gate-source voltages of the transistors P ref and P " 1 are not perfectly identical and the voltage V MIN is compared with the voltage V POL -V COMP , where the voltage V COMP is positive, to take account of the The dimensions of the transistors 50 and 56 and the value of the resistor R are adjusted so as to adjust the gain of the comparator and the voltage for which it switches over.
  • the present invention is susceptible of various variations and modifications which will be apparent to those skilled in the art.
  • the current mirror can be realized with a larger number of transistors per branch.

Abstract

L'invention concerne un dispositif de régulation de la tension de polarisation (VPOL) de circuits de commande de colonnes d'un écran matriciel adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée, le dispositif comprenant un premier circuit de mesure (mi) fournissant un premier signal de mesure (VMAX) représentatif de la tension la plus élevée des tensions des colonnes sélectionnées ; un second circuit de mesure (P"i) fournissant un second signal de mesure (VMIN) représentatif de la tension la moins élevée des tensions des colonnes sélectionnées ; et un circuit d'ajustement (AMAX, AMIN, 52) adapté à diminuer la tension de polarisation si le premier signal de mesure est inférieur à un premier signal de comparaison et à augmenter la tension de polarisation si le second signal de mesure est supérieur à un second signal de comparaison.

Description

    Domaine de l'invention
  • La présente invention concerne des écrans matriciels à affichage électroluminescent composés d'un ensemble de diodes électroluminescentes. Il s'agit par exemple d'écrans composés de diodes organiques ("OLED" de l'anglais Organic Light Emitting Display) ou polymères ("PLED" de l'anglais Polymer Light Emitting Display). La présente invention concerne plus particulièrement la régulation de la tension d'alimentation des circuits de commande des diodes électroluminescentes de tels écrans.
    • Exposé de l'art antérieur
  • La figure 1 représente un écran matriciel comportant n colonnes C1 à Cn et k lignes L1 à Lk permettant d'adresser n*k diodes électroluminescentes d dont les anodes sont connectées à une colonne et les cathodes à une ligne.
  • Des circuits de commande de lignes CL1 à CLk permettent de polariser respectivement les lignes L1 à Lk. Seule une ligne est activée à la fois, et est polarisée à la masse. Les lignes non activées sont polarisées à une tension Vligne.
  • Des circuits de commande de colonnes CC1 à CCn permettent de polariser respectivement les colonnes C1 à Cn. Les colonnes adressant les diodes électroluminescentes que l'on souhaite activer sont polarisées par un courant à une tension VCOL supérieure à la tension de seuil des diodes électroluminescentes de l'écran. Les colonnes que l'on ne souhaite pas activer sont mises à la masse.
  • Une diode électroluminescente reliée à la ligne activée et à une colonne polarisée à VCOL est alors passante et émet de la lumière. La tension Vligne est prévue suffisamment élevée afin que les diodes électroluminescentes reliées aux lignes non activées et aux colonnes à la tension VCOL ne soient pas conductrices et n'émettent pas de lumière.
  • La figure 2 représente un exemple classique de circuit de commande de colonne CC et d'un circuit de commande de ligne CL adressant respectivement une colonne C et une ligne L reliées à une diode électroluminescente d de l'écran. Le circuit de commande de ligne CL comprend un inverseur de puissance 1 commandé par un signal de commande de ligne φL. L'inverseur de puissance 1 comprend un transistor NMOS 2 permettant de décharger la ligne L quand φL est au niveau haut et un transistor PMOS 3 permettant de charger la ligne L à la tension de polarisation Vligne quand φL est au niveau bas.
  • Le circuit de commande de colonne CC comprend un miroir de courant réalisé dans le présent exemple avec deux transistors 4, 5 de type PMOS. Le transistor 4 constitue la branche de référence du miroir et le transistor 5 constitue la branche de duplication. Les sources des transistors 4 et 5 sont connectées à une tension de polarisation VPOL de l'ordre de 15 V pour des écrans OLED. Les grilles des transistors 4 et 5 sont reliées l'une à l'autre. Le drain et la grille du transistor 4 sont reliés l'un à l'autre. Le transistor 4 est donc monté en diode, la tension source-grille (Vsg4) étant égale à la tension source-drain (Vsd4). Le drain du transistor 4 est relié à la source d'un transistor 6 de puissance de type PMOS. Le drain et la grille du transistor 6 sont reliés l'un à l'autre. Le drain du transistor 6 est relié à une borne d'une source de courant 7 dont l'autre borne est reliée à la masse GND. Le courant traversant le transistor 4 est fixé par la source de courant 7 qui fournit un courant ILUM dit de "luminance".
  • Le drain du transistor 5 est relié à la source d'un transistor 8 de puissance de type PMOS. Le drain du transistor 8 est relié à la colonne C. Un interrupteur 9, commandé par un signal de commande φC, est adapté à relier la grille du transistor 8 à la tension de polarisation VPOL, par exemple lorsque le signal de commande φC est au niveau haut, et à la grille du transistor 6 lorsque le signal de commande φC est au niveau bas. Quand le signal φC est au niveau bas, le transistor 8 est passant et la colonne C se charge jusqu'à atteindre la tension VCOL. Quand la ligne L et la colonne C sont activées, les signaux de commande de ligne φL et de colonne φC sont respectivement haut et bas, la diode électroluminescente d est passante et le courant traversant la diode est égal au courant de luminance ILUM. Le circuit de mise à la masse de la colonne C lorsque le signal de commande φC est au niveau haut n'est pas représenté.
  • Pour que le circuit de commande de colonne CC fonctionne tel que décrit précédemment, il est nécessaire que la tension VPOL soit suffisamment élevée pour que la recopie du courant ILUM soit correcte. La tension de polarisation VPOL est égale à la somme de la tension drain-source Vds2 du transistor 2, de la tension Vd aux bornes de la diode électroluminescente d, de la tension source-drain Vsd8 du transistor 8 et de la tension source-drain Vsd5 du transistor 5.
  • Quand la recopie du courant ILUM est correcte, le transistor 5 est en régime de saturation et la tension Vsd5 est au minimum égale à la tension source-drain Vsd4 du transistor 4. Une recopie correcte du courant dans la branche de duplication impose donc que la tension de polarisation VPOL soit au moins égale à la somme précédemment mentionnée quand le courant la traversant est égal au courant de luminance ILUM. Si la tension de polarisation VPOL est trop faible, le courant traversant la diode électroluminescente d est inférieur au courant ILUM et la luminance des diodes est insuffisante.
  • Le courant de luminance ILUM fourni par la source de courant 7 peut de façon générale varier en fonction de la luminance souhaitée pour l'écran. Quand le courant de luminance ILUM augmente, la tension source-drain Vsd4 du transistor 4 monté en diode augmente et la tension Vd de la diode électroluminescente d augmente aussi. Il s'ensuit que la tension de polarisation VPOL doit être suffisamment importante pour que le transistor 5 soit en saturation quel que soit le courant de luminance.
  • Toutefois, par souci d'économie d'énergie électrique, on cherche à réduire la tension de polarisation VPOL, ce qui permet ensuite de réduire la tension Vligne des circuits de commande de ligne.
  • Il existe des circuits de commande qui ont une tension de polarisation VPOL fixe et déterminée en fonction du courant de luminance ILUM maximum souhaité. L'inconvénient de tels circuits est leur forte consommation d'énergie électrique.
  • Il existe d'autres circuits de commande pour lesquels la tension de polarisation VPOL varie en fonction du courant de luminance ILUM souhaité. Si le courant ILUM est faible, la tension VPOL est faible et inversement. Toutefois, il est nécessaire de prévoir une marge de sécurité pour tenir compte du vieillissement des diodes électroluminescentes de l'écran. En effet, à courant égal dans la diode électroluminescente d, la tension Vd aux bornes de la diode augmente avec le temps. Pour une même luminance, correspondant à un courant de luminance donné, la tension de polarisation minimale VPOL nécessaire augmente donc progressivement avec le temps. Les économies d'énergie obtenues pour ces circuits ne sont donc pas optimales.
  • Un objet de la présente invention est de prévoir un dispositif de régulation de la tension de polarisation de circuits de commande de colonnes fournissant une tension de polarisation VPOL la plus faible possible quel que soit le vieillissement des diodes électroluminescentes de l'écran.
  • Un autre objet de la présente invention est de prévoir un dispositif de régulation de la tension de polarisation de circuits de commande de conception simple.
    • Résumé de l'invention
  • Pour atteindre ces objets, la présente invention prévoit un dispositif de régulation de la tension de polarisation de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes, les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel, le dispositif comprenant un premier circuit de mesure fournissant un premier signal de mesure représentatif de la tension la plus élevée parmi les tensions des colonnes sélectionnées ; un second circuit de mesure fournissant un second signal de mesure représentatif de la tension la moins élevée parmi les tensions des colonnes sélectionnées ; et un circuit d'ajustement recevant les premier et second signaux de mesure et adapté à diminuer la tension de polarisation si le premier signal de mesure est inférieur à un premier signal de comparaison et à augmenter la tension de polarisation si le second signal de mesure est supérieur à un second signal de comparaison.
  • Selon un mode de réalisation de la présente invention, le circuit d'ajustement comprend un premier circuit de mémorisation, adapté à mémoriser le premier signal de mesure pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du premier signal de mesure ; et un second circuit de mémorisation, adapté à mémoriser le second signal de mesure pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du second signal de mesure.
  • Selon un mode de réalisation de la présente invention, le premier circuit de mesure est adapté à mesurer la tension maximale parmi les tensions des colonnes de l'écran matriciel, le circuit de mesure comportant un circuit de protection adapté à désactiver le circuit de mesure pour chaque colonne associée à une diode électroluminescente non conductrice.
  • Selon un mode de réalisation de la présente invention, les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence et plusieurs branches de duplication reliées à la tension de polarisation, chaque branche de duplication étant reliée à une colonne, la branche de référence comportant un transistor de référence à effet de champ de type PMOS dont la source est connectée à la tension de polarisation, et dont le drain est relié à une source de courant de référence fournissant un courant égal à un courant de luminance, la grille et le drain du transistor de référence étant connectés ensemble. En outre, chaque branche de duplication du miroir de courant comporte un transistor de duplication à effet de champ de type PMOS dont la source est connectée à la tension de polarisation et dont le drain est relié à ladite colonne, les grilles des transistors de chaque branche étant connectées ensemble.
  • Selon un mode de réalisation de la présente invention, le premier circuit de mesure comprend, pour chaque colonne, un transistor de protection à effet de champ de type PMOS dont la source est reliée à la tension de polarisation et dont la grille est reliée au drain du transistor de duplication de la branche de duplication associée à ladite colonne et un transistor de mesure à effet de champ de type NMOS, dont le drain est relié au drain du transistor de protection et dont la grille est reliée à la colonne, les sources des premiers transistors de mesure étant reliés à un point de mesure.
  • Selon un mode de réalisation de la présente invention, la branche de référence comporte, en outre, un transistor de puissance de référence à effet de champ de type PMOS dont la source est connectée au drain du transistor de référence, la grille et le drain du transistor de puissance de référence étant connectés à la source de courant de référence. Chaque branche de duplication comporte, en outre, un transistor de puissance de duplication à effet de champ de type PMOS dont la source est connectée au drain du transistor de duplication et dont le drain est connecté à la colonne, et dont la grille est adaptée à être connectée au drain du transistor de puissance de référence pour sélectionner ladite colonne, le premier signal de comparaison étant la tension au drain du transistor de puissance de référence.
  • Selon un mode de réalisation de la présente invention, le second circuit de mesure comprend, pour chaque colonne, un transistor de mesure à effet de champ de type PMOS dont le drain est relié à un potentiel de référence et dont la grille est reliée à la colonne, les sources des seconds transistors de mesure étant reliées à un point de mesure.
  • Selon un mode de réalisation de la présente invention, le second signal de comparaison est égal à la tension de polarisation diminuée d'une tension constante déterminée.
  • La présente invention prévoit également un écran matriciel comprenant des diodes électroluminescentes réparties en lignes et en colonnes et des circuits de commande de colonnes adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée, ledit écran matriciel comprenant en outre un dispositif de régulation de la tension de polarisation des circuits de commande de colonnes tel que décrit précédemment.
  • La présente invention prévoit également un procédé de régulation de la tension de polarisation de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes, les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel. Le procédé consiste à diminuer la tension de polarisation lorsque la tension la plus élevée parmi les tensions des colonnes sélectionnées est inférieure à une première tension de comparaison et à augmenter la tension de polarisation lorsque la tension la moins élevée parmi les tensions des colonnes sélectionnées est supérieure à une seconde tension de comparaison.
  • Selon un mode de réalisation de la présente invention, les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence et plusieurs branches de duplication reliées à la tension de polarisation, chaque branche de duplication étant reliée à une colonne, la branche de référence comportant un transistor de référence à effet de champ de type PMOS dont la source est connectée à la tension de polarisation, la grille et le drain du transistor de référence étant connectés ensemble, et un transistor de puissance de référence à effet de champ de type PMOS dont la source est connectée au drain du transistor de référence, la grille et le drain du transistor de puissance étant connectés à une source de courant de référence fournissant un courant égal à un courant de luminance prédéfini. En outre, le premier signal de comparaison est la tension au drain du transistor de puissance de référence et le second signal de comparaison est la tension au drain du transistor de référence.
    • Brève description des dessins
  • Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante d'un exemple de réalisation particulier faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles :
    • la figure 1, précédemment décrite, représente un écran électroluminescent matriciel ;
    • la figure 2, précédemment décrite, représente un circuit de commande de colonne et un circuit de commande de ligne adressant une diode électroluminescente d'un écran ;
    • la figure 3 illustre un exemple de réalisation du dispositif de régulation selon la présente invention ; et
    • la figure 4 illustre un exemple de réalisation plus détaillé d'une partie du dispositif de la figure 3.
    Description détaillée
  • Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures.
  • La figure 3 représente un exemple de réalisation de circuits de commande de colonnes et du dispositif de régulation selon la présente invention.
  • Les circuits de commande de colonnes comprennent un miroir de courant 40 composé dans le présent exemple d'une branche de référence bref et de n branches de duplication b1 à bn. Chaque branche est composée d'un transistor PMOS, Pref pour la branche de référence et P1 à Pn pour les branches b1 à bn. Les sources des transistors de chacune des branches sont connectées à la tension de polarisation VPOL et les grilles sont reliées les unes aux autres. Le drain et la grille du transistor Pref de la branche de référence bref sont reliés à une source d'un transistor PMOS de puissance Xref. La grille et le drain du transistor de puissance Xref sont reliés ensemble. Le drain du transistor Xref est relié au drain d'un transistor NMOS Nref· La grille et le drain du transistor Nref sont reliés ensemble. La source du transistor Nref est reliée à une borne d'une source de courant de référence 42 en un point Cref. L'autre borne de la source de courant 42 est reliée à la masse GND. Par la suite, on note Vref la tension entre le point Cref et la masse GND, VCASC la tension entre le drain du transistor Xref et la masse GND et VMIRROR la tension entre le drain du transistor Pref et la masse GND.
  • La source de courant de référence 42 fournit un courant de luminance ILUM. Le drain de chaque transistor Pi, i étant compris entre 1 et n, est relié à la source d'un transistor de puissance PMOS Xi dont le drain est relié à une colonne Ci. Chaque transistor de puissance, Xref et X1 à Xn, permet de maintenir la tension entre la source et le drain du transistor, Pref et P1 à Pn, correspondant dans la plage de fonctionnement de ce transistor. La grille de chaque transistor de puissance Xi, i étant compris entre 1 et n, est reliée à une borne d'un interrupteur Ii à deux positions commandé par un signal φCi et adapté à relier la grille du transistor Xi au drain du transistor Xref, quand le signal φCi est par exemple au niveau bas, ou à la tension de polarisation VPOL, quand le signal φCi est au niveau haut. Quand le signal φCi est au niveau bas, le transistor Xi est passant et la tension de la colonne Ci se stabilise à la tension de fonctionnement VCOLi de la colonne tandis que le courant ILUM circule dans la colonne. Les circuits de commande comprennent en outre, pour chaque colonne, un interrupteur (non représenté) adapté à relier la colonne Ci à la masse GND.
  • La présente invention consiste à prévoir pour chaque branche de duplication bi, i étant compris entre 1 et n, un premier circuit de mesure mi comprenant un transistor PMOS P'i, dont la source est reliée à la tension de polarisation VPOL et dont la grille est reliée au drain du transistor Pi de la branche de duplication bi correspondante. Le drain de chaque transistor P'i est relié à la source d'un transistor PMOS de puissance X'i dont la grille est reliée à la grille du transistor de puissance Xi de la branche de duplication bi correspondante. Le transistor de puissance X'i permet de maintenir la tension entre la source et le drain du transistor P'i associé dans la plage de fonctionnement de ce transistor. Le drain de chaque transistor de puissance X'i est relié au drain d'un transistor NMOS Ni, monté en suiveur, dont la grille est reliée à la colonne Ci. Les sources des transistors N1 à Nn sont reliées, en un point CMAX, à une borne d'une source de courant 44 dont l'autre borne est reliée à la masse GND. On note VMAX la tension entre le point CMAX et la masse GND. La source de courant 44 fournit un courant de polarisation IPOL pour la polarisation des transistors NMOS N1 à Nn. Un interrupteur 46, commandé par un signal TON, permet de relier le point CMAX à une borne d'un condensateur CHMAX dont l'autre borne est reliée à la masse GND. La tension aux bornes du condensateur CHMAX attaque l'entrée inverseuse (-) d'un amplificateur opérationnel AMAX monté en comparateur. L'entrée non-inverseuse (+) de l'amplificateur AMAX est reliée au point Cref. L'amplificateur AMAX fournit un signal de commande binaire VPOL_High.
  • Pour chaque colonne Ci, i variant de 1 à n, on prévoit un second circuit de mesure comprenant un transistor de type PMOS P"i dont la grille est reliée à la colonne Ci et dont le drain est relié à la masse GND. Les sources des transistors P"1 à P"n sont reliées, en un point CMIN, à une borne d'une source de courant 47 fournissant un courant I'POL pour la polarisation des transistors PMOS P"1 à P"n. On note VMIN la tension entre le point CMIN et la masse GND. Un interrupteur 48, commandé par le signal TON, permet de relier le point CMIN à une borne d'un condensateur CHMIN dont l'autre borne est reliée à la masse GND. La tension aux bornes du condensateur CHMIN attaque l'entrée non-inverseuse (+) d'un amplificateur opérationnel AMIN monté en comparateur. L'entrée inverseuse (-) de l'amplificateur AMIN est reliée à une borne d'un générateur de tension constante 50, fournissant une tension constante VCOMP, dont l'autre borne est reliée à la tension de polarisation VPOL. L'amplificateur AMIN fournit un signal de commande binaire VPOL_Low.
  • Les signaux de commande VPOL_High, VPOL_Low sont fournis à un module d'ajustement 52 qui modifie la valeur de la tension de polarisation VPOL en fonction des valeurs des signaux de commande.
  • L'invention consiste à réguler la tension de polarisation VPOL de façon que, pour chaque colonne active Ci, la tension de la colonne VCOLi suive au mieux la relation suivante : V CASC < V COL i < V MIRROR
    Figure imgb0001
  • En effet, si la tension VCOLi est inférieure à VCASC, cela signifie que, pour la colonne Ci considérée, la tension de polarisation VPOL est inutilement trop élevée. Par ailleurs, si la tension VCOLi excède VMIRROR, alors la recopie du courant dans la colonne Ci est incorrecte puisque la tension source-drain du transistor Pi est inférieure à la tension source-drain du transistor Pref.
  • Pratiquement, on utilise la tension la plus élevée, notée VCOLMAX parmi les tensions des colonnes actives C1 à Cn que l'on compare à la tension VCASC pour déterminer si la tension de polarisation VPOL est trop élevée.
  • De façon plus précise, lors d'une phase d'activation, la tension de chaque colonne Ci, i variant de 1 à n, se stabilise à une tension de colonne VCOLi pouvant varier d'une colonne à l'autre. Les transistors N1 à Nn étant montés en suiveur, la tension VMAX suit la tension la plus élevée VCOLMAX parmi les tensions des colonnes C1 à Cn. Plus précisément, la tension VMAX est égale à la différence entre la tension VCOLMAX et la tension grille-source (imposée par IPOL) du transistor Ni de la colonne Ci ayant la tension de colonne VCOLi la plus élevée. L'interrupteur 46 est fermé seulement lorsqu'au moins un pixel d'une ligne est sélectionné. Dans un tel cas, la tension VMAX est appliquée aux bornes du condensateur CHMAX. La durée de fermeture de l'interrupteur 46 peut varier mais ne dépasse pas la durée d'une phase d'activation d'une ligne de l'écran pour éviter le déchargement du condensateur CHMAX avec le courant IPOL. L'amplificateur AMAX compare la tension VMAX avec la tension Vref. Ceci revient à comparer la tension VCOLMAX avec la tension VCASC en considérant que les tensions grille-source du transistor Nref et des transistors N1 à Nn sont égales. L'amplificateur AMAX fournit par exemple un signal de commande VPOL_High au niveau "0" lorsque la tension VMAX est supérieure à la tension Vref et un signal de commande VPOL_High au niveau "1" lorsque la tension VMAX est inférieure à la tension Vref.
  • Parmi les colonnes actives, certaines peuvent présenter un défaut du type pixel "ouvert". Un pixel "ouvert" correspond à une coupure dans la liaison entre la colonne et l'anode de la diode électroluminescente du pixel ou à une coupure dans la liaison entre la ligne et la cathode de la diode électroluminescente du pixel. Une colonne Ci ouverte étant à haute impédance, la tension VCOLi de la colonne monte jusqu'à la tension de polarisation VPOL. La tension VCOLMAX serait alors égale à VPOL, ce qui serait incorrect.
  • Le dispositif selon l'invention permet de ne pas prendre en compte une colonne ouverte pour la détermination de VCOLMAX. En effet, dans le cas d'un pixel "ouvert", par exemple le pixel de la colonne C1, lorsque le transistor de puissance X1 est passant, la colonne étant ouverte et à haute impédance, la tension au drain du transistor P1 monte jusqu'à la tension de polarisation VPOL. La tension sur la grille du transistor P'1 est alors égale à la tension de polarisation VPOL et le transistor P'1 est bloqué. Aucun courant ne traverse donc le transistor P'1. Le transistor N1 n'est alors plus alimenté et ne peut charger le condensateur CHMAX.
  • Toutefois, avec un tel dispositif, la tension VCOLMAX ainsi obtenue ne peut pas être utilisée pour déterminer si la tension de polarisation VPOL est trop faible. En effet, si la tension de polarisation VPOL devenait trop faible, la tension VCOLi de chaque colonne Ci active serait égale à la tension de polarisation VPOL si bien que le transistor P'i associé serait bloqué. Le condensateur CHMAX serait alors déchargé par le courant IPOL et la tension VMAX pourrait diminuer en dessous de la tension VCASC indiquant donc, de façon erronée, que la tension de polarisation VPOL serait trop élevée.
  • Pour déterminer si la tension de polarisation VPOL est trop faible, on utilise la tension la plus faible, notée VCOLMIN, parmi les tensions des colonnes actives qui est obtenue séparément de la tension VCOLMAX. On compare alors la tension VCOLMIN à la tension VMIRROR pour déterminer si la tension de polarisation VPOL est trop faible.
  • De façon plus précise, les transistors P"1 à P"n étant montés en suiveur, la tension VMIN suit la tension la plus faible VCOLMIN parmi les tensions des colonnes actives C1 à Cn. Plus précisément, la tension VMIN est égale à la somme de la tension VCOLMIN et de la tension source-grille du transistor P"i de la colonne Ci à la tension VCOLMIN. En théorie, si l'on pouvait considérer que la tension grille-source du transistor Pref était égale à la tension grille-source du transistor P"i de la colonne Ci à la tension VCOLMIN, comparer la tension VCOLMIN à la tension VMIRROR serait équivalent à comparer VMIN à VPOL. En pratique, pour tenir compte des dispersions des transistors, on compare VMIN à une tension qui est inférieure à la tension de polarisation VPOL de la tension constante VCOMP, par exemple fixée à 300 mV. L'amplificateur AMIN compare la tension VMIN avec la tension VPOL - VCOMP et fournit un signal de commande VPOL Low à "1" lorsque la tension VMIN est supérieure à la tension VPOL - VCOMP et un signal de commande VPOL_Low à "0" lorsque la tension VMIN est inférieure à la tension VPOL - VCOMP.
  • En combinant les informations fournies par les signaux de commande VPOL_High et VPOL_Low, on peut traiter tous les cas de figures :
    • premier cas : la tension de polarisation VPOL est trop faible pour le niveau de brillance souhaité, ceci correspond à VPOL_High = 0 et VPOL_Low = 1 ;
    • deuxième cas : la tension de polarisation VPOL est trop élevée pour le niveau de brillance souhaité, ceci correspond à VPOL_High = 1 et VPOL_Low = 0 ; et
    • troisième cas : la tension de polarisation VPOL est correcte pour le niveau de brillance souhaitée, ceci correspond à VPOL_High = 0 et VPOL_Low = 0.
  • Les capacités des condensateurs CHMIN et CHMAX sont suffisamment importantes pour limiter les fuites au niveau de ces condensateurs au moins pendant la durée correspondant à l'activation de toutes les lignes de l'écran. Ceci permet de fournir une tension de polarisation VPOL correcte même dans le cas où une seule ligne de l'écran est éclairée lors de l'affichage d'une image sur l'écran.
  • La figure 4 représente un exemple de réalisation d'un circuit correspondant au comparateur AMIN et à la source de tension constante VCOMP.
  • Le circuit comprend un transistor NMOS 50 dont le drain et la grille sont reliés à la tension de polarisation VPOL. La source du transistor 50 est reliée à la source d'un transistor PMOS 52. La grille et le drain du transistor 52 sont reliés à une borne d'une source de courant constant 54 dont l'autre borne est reliée à la masse GND. Le circuit comprend une résistance R ajustable dont une borne est reliée à la tension de polarisation VPOL et dont l'autre borne est reliée au drain d'un transistor NMOS 56. La grille du transistor 56 correspond à l'entrée non inverseuse (+) de l'amplificateur AMIN de la figure 3. La source du transistor 56 est reliée à la source d'un transistor PMOS 58. La grille du transistor 58 est reliée à la grille du transistor 52 et le drain du transistor 58 est relié à la masse GND. Le drain du transistor 56 est relié à la grille d'un transistor PMOS 60 dont la source est reliée à la tension de polarisation VPOL. Le courant ILow au drain du transistor 60 fournit le signal de commande VPOL_Low après une conversion courant-tension.
  • A titre d'exemple, supposons que la tension de colonne VCOL1 associée à la colonne C1 a la tension de fonctionnement la plus faible VCOLMIN. On considère que la tension de la colonne C1 doit rester inférieure à VMIRROR, c'est-à-dire à la somme de la tension VCASC et de la tension grille-source du transistor Xref, puisque au-delà de cette valeur la recopie est mauvaise. La tension VMIRROR est aussi égale à la différence entre la tension de polarisation VPOL et la tension grille-source du transistor Pref. Lorsque la tension VCOL1 atteint cette limite, la tension VMIN appliquée aux bornes du condensateur CHMIN est égale à la tension VPOL - VgsPref + VgsP"1, c'est-à-dire égale à VPOL si l'on considère que les deux tensions grille-source sont identiques.
  • Tant que la tension VMIN est inférieure à VPOL, le transistor 58 est bloqué et le courant ILow est nul. Lorsque la tension VMIN est supérieure à VPOL, un courant circule dans le transistor 58 et donc dans le transistor de puissance 60. Le courant ILow issu du drain du transistor 60 peut alors être transformé en tension pour obtenir le signal de commande VPOL_Low. En pratique, les tensions grille-source des transistors Pref et P"1 ne sont pas parfaitement identiques et on compare plutôt la tension VMIN à la tension VPOL - VCOMP, où la tension VCOMP est positive, pour tenir compte des dispersions sur les différents transistors. On ajuste alors les dimensions des transistors 50 et 56 et la valeur de la résistance R de façon à ajuster le gain du comparateur et la tension pour laquelle il bascule.
  • Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, le miroir de courant peut être réalisé avec un nombre plus important de transistors par branche.

Claims (11)

  1. Dispositif de régulation de la tension de polarisation (VPOL) de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes (Ci), les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel, le dispositif comprenant :
    - un premier circuit de mesure (mi) fournissant un premier signal de mesure (VMAX) représentatif de la tension la plus élevée parmi les tensions des colonnes sélectionnées ;
    - un second circuit de mesure (P"i) fournissant un second signal de mesure (VMIN) représentatif de la tension la moins élevée parmi les tensions des colonnes sélectionnées ; et
    - un circuit d'ajustement (AMAX, AMIN, 52) recevant les premier et second signaux de mesure et adapté à diminuer la tension de polarisation si le premier signal de mesure est inférieur à un premier signal de comparaison et à augmenter la tension de polarisation si le second signal de mesure est supérieur à un second signal de comparaison.
  2. Dispositif selon la revendication 1, dans lequel le circuit d'ajustement comprend :
    - un premier circuit de mémorisation (CHMAX), adapté à mémoriser le premier signal de mesure (VMAX) pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du premier signal de mesure ; et
    - un second circuit de mémorisation (CHMIN), adapté à mémoriser le second signal de mesure (VMIN) pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du second signal de mesure.
  3. Dispositif selon la revendication 1, dans lequel le premier circuit de mesure (mi) est adapté à mesurer la tension maximale parmi les tensions des colonnes de l'écran matriciel, le circuit de mesure comportant un circuit de protection (P'i) adapté à désactiver le circuit de mesure pour chaque colonne associée à une diode électroluminescente non conductrice.
  4. Dispositif selon la revendication 2, dans lequel les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence (bref) et plusieurs branches de duplication (b1 à bn) reliées à la tension de polarisation (VPOL), chaque branche de duplication (bi) étant reliée à une colonne (Ci), la branche de référence comportant un transistor de référence à effet de champ de type PMOS (Pref) dont la source est connectée à la tension de polarisation (VPOL), et dont le drain est relié à une source de courant de référence (42) fournissant un courant égal à un courant de luminance (ILUM), la grille et le drain du transistor de référence étant connectés ensemble et dans lequel chaque branche de duplication (bi) du miroir de courant comporte un transistor de duplication à effet de champ de type PMOS (Pi) dont la source est connectée à la tension de polarisation (VPOL) et dont le drain est relié à ladite colonne (Ci), les grilles des transistors de chaque branche étant connectées ensemble.
  5. Dispositif selon la revendication 4, dans lequel le premier circuit de mesure (mi) comprend, pour chaque colonne (Ci), un transistor de protection à effet de champ de type PMOS (P'i) dont la source est reliée à la tension de polarisation (VPOL) et dont la grille est reliée au drain du transistor de duplication (Pi) de la branche de duplication (bi) associée à ladite colonne et un transistor de mesure à effet de champ de type NMOS (Ni), dont le drain est relié au drain du transistor de protection et dont la grille est reliée à la colonne, les sources des premiers transistors de mesure étant reliés à un point de mesure (CMAX).
  6. Dispositif selon la revendication 5, dans lequel la branche de référence (bref) comporte, en outre, un transistor de puissance de référence à effet de champ de type PMOS (Xref) dont la source est connectée au drain du transistor de référence (Pref), la grille et le drain du transistor de puissance de référence étant connectés à la source de courant de référence (42), dans lequel chaque branche de duplication (bi) comporte, en outre, un transistor de puissance de duplication à effet de champ de type PMOS (Xi) dont la source est connectée au drain du transistor de duplication (Pi) et dont le drain est connecté à la colonne (Ci), et dont la grille est adaptée à être connectée au drain du transistor de puissance de référence pour sélectionner ladite colonne, et dans lequel le premier signal de comparaison est la tension au drain du transistor de puissance de référence (Xref).
  7. Dispositif selon la revendication 4, dans lequel le second circuit de mesure comprend, pour chaque colonne (Ci), un transistor de mesure à effet de champ de type PMOS (P"i) dont le drain est relié à un potentiel de référence (GND) et dont la grille est reliée à la colonne (Ci), les sources des seconds transistors de mesure étant reliées à un point de mesure (CMIN).
  8. Dispositif selon la revendication 7, dans lequel le second signal de comparaison est égal à la tension de polarisation (VPOL) diminuée d'une tension constante déterminée (VCOMP).
  9. Ecran matriciel comprenant des diodes électroluminescentes réparties en lignes et en colonnes (Ci) et des circuits de commande de colonnes adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée, ledit écran matriciel comprenant en outre un dispositif de régulation de la tension de polarisation (VPOL) des circuits de commande de colonnes selon la revendication 1.
  10. Procédé de régulation de la tension de polarisation (VPOL) de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes (Ci), les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel, ledit procédé consistant à diminuer la tension de polarisation lorsque la tension la plus élevée parmi les tensions des colonnes sélectionnées est inférieure à une première tension de comparaison et à augmenter la tension de polarisation lorsque la tension la moins élevée parmi les tensions des colonnes sélectionnées est supérieure à une seconde tension de comparaison.
  11. Procédé selon la revendication 10, dans lequel les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence (bref) et plusieurs branches de duplication (b1 à bn) reliées à la tension de polarisation (VPOL), chaque branche de duplication (bi) étant reliée à une colonne (Ci), la branche de référence comportant un transistor de référence à effet de champ de type PMOS (Pref) dont la source est connectée à la tension de polarisation (VPOL), la grille et le drain du transistor de référence étant connectés ensemble, et un transistor de puissance de référence à effet de champ de type PMOS (Xref) dont la source est connectée au drain du transistor de référence, la grille et le drain du transistor de puissance étant connectés à une source de courant de référence (42) fournissant un courant égal à un courant de luminance (ILUM) prédéfini et dans lequel le premier signal de comparaison est la tension au drain du transistor de puissance de référence (Xref) et dans lequel le second signal de comparaison est la tension au drain du transistor de référence (Pref).
EP05111703A 2004-12-06 2005-12-05 Adaptation automatique de la tension d'alimentation d'un écran électroluminescent en fonction de la luminance souhaitée Withdrawn EP1667101A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0452868A FR2879008A1 (fr) 2004-12-06 2004-12-06 Adaptation automatique de la tension d'alimentation d'un ecran electroluminescent en fonction de la luminance souhaitee

Publications (1)

Publication Number Publication Date
EP1667101A1 true EP1667101A1 (fr) 2006-06-07

Family

ID=34952396

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05111703A Withdrawn EP1667101A1 (fr) 2004-12-06 2005-12-05 Adaptation automatique de la tension d'alimentation d'un écran électroluminescent en fonction de la luminance souhaitée

Country Status (3)

Country Link
US (1) US7911424B2 (fr)
EP (1) EP1667101A1 (fr)
FR (1) FR2879008A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410848A (zh) * 2018-11-22 2019-03-01 昂宝电子（上海）有限公司 Led背光驱动双控制器级联的系统和方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809030B2 (ja) * 2005-09-28 2011-11-02 株式会社リコー 駆動回路及びその駆動回路を用いた電子機器
US8138993B2 (en) 2006-05-29 2012-03-20 Stmicroelectronics Sa Control of a plasma display panel
US8212749B2 (en) * 2007-03-30 2012-07-03 Korea Advanced Institute Of Science And Technology AMOLED drive circuit using transient current feedback and active matrix driving method using the same
GB2453373A (en) * 2007-10-05 2009-04-08 Cambridge Display Tech Ltd Voltage controlled display driver for an electroluminescent display
GB2461916B (en) * 2008-07-18 2013-02-20 Cambridge Display Tech Ltd Balancing common mode voltage in a current driven display
US9996138B2 (en) 2015-09-04 2018-06-12 Mediatek Inc. Electronic system and related clock managing method
US20150378407A1 (en) * 2015-09-04 2015-12-31 Mediatek Inc. Loading-Based Dynamic Voltage And Frequency Scaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097002A1 (en) * 2001-01-19 2002-07-25 Lai Wai-Yan Stephen Driving system and method for electroluminescence display
US20030184237A1 (en) * 2002-03-28 2003-10-02 Tohoku Pioneer Corporation Drive method of light-emitting display panel and organic EL display device
US20040017725A1 (en) * 2002-07-19 2004-01-29 Celine Mas Automated adaptation of the supply voltage of a light-emitting display according to the desired luminance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0923067B1 (fr) * 1997-03-12 2004-08-04 Seiko Epson Corporation Circuit pixel, afficheur, et equipement electronique a dispositif photoemetteur commande par courant
JP3741199B2 (ja) * 2000-09-13 2006-02-01 セイコーエプソン株式会社 電気光学装置およびその駆動方法、並びに電子機器
GB2389952A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097002A1 (en) * 2001-01-19 2002-07-25 Lai Wai-Yan Stephen Driving system and method for electroluminescence display
US20030184237A1 (en) * 2002-03-28 2003-10-02 Tohoku Pioneer Corporation Drive method of light-emitting display panel and organic EL display device
US20040017725A1 (en) * 2002-07-19 2004-01-29 Celine Mas Automated adaptation of the supply voltage of a light-emitting display according to the desired luminance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410848A (zh) * 2018-11-22 2019-03-01 昂宝电子（上海）有限公司 Led背光驱动双控制器级联的系统和方法
CN109410848B (zh) * 2018-11-22 2020-09-29 昂宝电子（上海）有限公司 Led背光驱动双控制器级联的系统和方法

Also Published As

Publication number Publication date
FR2879008A1 (fr) 2006-06-09
US20060119551A1 (en) 2006-06-08
US7911424B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
EP1667101A1 (fr) Adaptation automatique de la tension d&#39;alimentation d&#39;un écran électroluminescent en fonction de la luminance souhaitée
EP1383103B1 (fr) Adaption automatique de la tension d&#39;alimentation d&#39;un ecran electroluminescent en fonction de la luminance souhaitee
US10818207B2 (en) Circuitry and method for detecting failed pixel and display device
EP0578526B1 (fr) Circuit de commutation de haute tension
EP1667100A1 (fr) Adaptation automatique de la tension de précharge d&#39;un écran électroluminescent
KR20150063748A (ko) 리페어 구조를 갖는 표시장치
EP2302341A2 (fr) Circuit de détection avec circuit d&#39;anti-éblouissement amélioré
FR2830091A1 (fr) Regulateur de tension incorporant une resistance de stabilisation et un circuit de limitation du courant de sortie
US20120106267A1 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR102402290B1 (ko) 충전 펌프 시스템
FR2673494A1 (fr) Module de commutation, matrice de commutateurs et systeme de commutation d&#39;impulsion de grande intensite.
US7697349B2 (en) Word line boost circuit and method
US20080106150A1 (en) Time limit circuit for a hold-up battery
FR3041807A1 (fr) Procede de controle d&#39;un cycle d&#39;ecriture de memoire de type eeprom et dispositif correspondant
EP3806162A1 (fr) Extinction d&#39;une spad
EP3082072A1 (fr) Bloc récepteur d&#39;une radio-étiquette
EP1697920B1 (fr) Dispositif d&#39;affichage d&#39;images a matrice active oled
FR3102580A1 (fr) Régulateur de tension
EP3605403B1 (fr) Neurone artificiel programmable et procede de programmation associe
EP0506531A1 (fr) Circuit de détection d&#39;un seuil haut d&#39;une tension d&#39;alimentation
US10777124B1 (en) Light-emitting device driving circuit
EP3545621B1 (fr) Dispositif de commutation d&#39;un circuit de puissance
FR2915018A1 (fr) Commande d&#39;un ecran electroluminescent.
EP1102235A1 (fr) Générateur de tensions pour un affichage à cristaux liquides avec diviseur de tension, amplificateur différentiel et circuit de commutation
US10951209B1 (en) Power on ready signal generating apparatus and operation method thereof

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

17P Request for examination filed

Effective date: 20061207

AKX Designation fees paid

Designated state(s): DE FR GB IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130605