EP1565949A2 - Semiconductor memory device and method for the production thereof - Google Patents

Semiconductor memory device and method for the production thereof

Info

Publication number
EP1565949A2
EP1565949A2 EP03788820A EP03788820A EP1565949A2 EP 1565949 A2 EP1565949 A2 EP 1565949A2 EP 03788820 A EP03788820 A EP 03788820A EP 03788820 A EP03788820 A EP 03788820A EP 1565949 A2 EP1565949 A2 EP 1565949A2
Authority
EP
European Patent Office
Prior art keywords
electrode
semiconductor memory
memory device
cavity
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03788820A
Other languages
German (de)
French (fr)
Inventor
Thomas Mikolajick
Wolfgang Werner
Helmut Klose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1565949A2 publication Critical patent/EP1565949A2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

Disclosed are a semiconductor memory device (1) having a memory effect due to phase transformation and a method for the production thereof, according to which a hollow space arrangement (H) comprising at least one hollow space (H1, H2) that is disposed near the respective memory element (E) is provided for each memory element (E) in a semiconductor substrate (20) such that thermal coupling of the respective memory element (E) to the surroundings thereof is embodied in a reduced manner by lowering thermal conductivity between the memory element (E) and the surroundings.

Description

Beschreibungdescription
Halbleiterspeichereinrichtung sowie Verfahren zu deren HerstellungSemiconductor memory device and method for its production
Die vorliegende Erfindung betrifft eine Halbleiterspeichereinrichtung sowie ein Verfahren zu deren Herstellung.The present invention relates to a semiconductor memory device and a method for its production.
Bei der Fortentwicklung moderner Halbleiterspeichertechnolo- gien werden neuartige Speicherkonzepte eingeführt. Diese betreffen insbesondere nichtflüchtige Speicher. Dabei werden die in den jeweiligen Speicherzellen oder Speicherelementen vorzusehenden Speichermedien im Hinblick auf ihre physikalischen Eigenschaften bei Phasenumwandlungen ausgewählt und eingesetzt. So sind zum Beispiel nichtflüchtige Speicher bekannt, bei welchen das Speichermedium bei einer Phasenumwandlung von einem niederohmigen, ggf. kristallinen, Zustand in einen hochohmigen, ggf. amorphen, Zustand übergeht. Bei diesem Konzept wird also ein Material als Speichermedium verwendet, welches zwei stabile Phasen, nämlich eine hochoh- mige amorphe und eine niederohmige kristalline, besitzt. Durch elektrische Pulse kann das Material in Bezug auf diese beiden Phasen reversibel hin und her geschaltet werden. Die entsprechenden Widerstandsänderungen beim Phasenübergang zwischen der amorphen und der kristallinen Phase werden dabei zur Informationsspeicherung verwendet. Obwohl üblicherweise bisher dafür so genannte Chalcogenide verwendet werden, ist im Prinzip jedes Material als Speichermedium bei diesen nichtflüchtigen Speichern geeignet, welches ein re- versibles Umschalten zwischen einem hochohmigen und einem niederohmigen Zustand erlaubt. Problematisch bei bekannten Halbleiterspeichertechnologien auf der Grundlage eines Phasenumwandlungsspeichereffekts ist, dass zur Initiierung und Durchführung der Phasenumwandlung jeweils eine bestimmte Wärmemenge der jeweiligen Spei- eherzelle oder dem jeweiligen Speicherelement zugeführt werden muss. Dabei uss verhindert werden, dass die zugeführte Wärmemenge auch Nachbarzellen oder -elemente beeinflusst und deren Informationszustand ändert. Dies wird bisher dadurch realisiert, dass ein bestimmter Mindestabstand benachbarter Speicherzellen oder -elemente in einer Halbleiterspeichereinrichtung mit Phasenumwandlungsspeichereffekt eingehalten wird. Die Einhaltung eines derartigen Mindestab- stands zwischen zwei benachbarten Speicherzellen oder Speicherelementen läuft aber dem Bestreben zuwider, eine mög- liehst hohe Integrationsdichte für Halbleiterspeichereinrichtungen bereitzustellen.New types of memory concepts are being introduced in the further development of modern semiconductor memory technologies. These relate in particular to non-volatile memories. The storage media to be provided in the respective storage cells or storage elements are selected and used with regard to their physical properties during phase conversions. For example, non-volatile memories are known in which the storage medium changes from a low-resistance, possibly crystalline, state to a high-resistance, possibly amorphous, state during a phase transition. In this concept, a material is used as the storage medium that has two stable phases, namely a high-resistance amorphous and a low-resistance crystalline phase. The material can be reversibly switched back and forth in relation to these two phases by means of electrical pulses. The corresponding changes in resistance during the phase transition between the amorphous and the crystalline phase are used for information storage. Although so-called chalcogenides have hitherto usually been used for this purpose, in principle any material is suitable as a storage medium for these non-volatile memories which allows reversible switching between a high-resistance and a low-resistance state. The problem with known semiconductor memory technologies based on a phase change memory effect is that a certain amount of heat has to be supplied to the respective memory cell or the respective memory element in order to initiate and carry out the phase change. It must be prevented that the amount of heat supplied also influences neighboring cells or elements and changes their information status. This has so far been achieved by maintaining a certain minimum distance between adjacent memory cells or elements in a semiconductor memory device with a phase change memory effect. However, maintaining such a minimum distance between two adjacent memory cells or memory elements runs counter to the endeavor to provide the highest possible integration density for semiconductor memory devices.
Die Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung auf der Grundlage eines Phasenumwand- lungsspeichereffekts sowie ein Verfahren zu deren Herstellung anzugeben, mit welchen Halbleiterspeichereinrichtungen mit Phasenumwandlungsspeichereffekt mit besonders hoher Integrationsdichte und gleichwohl hoher Funktionszuverlässigkeit realisiert werden können.The invention is based on the object of specifying a semiconductor memory device based on a phase change memory effect and a method for its production, by means of which semiconductor memory devices having a phase change memory effect can be implemented with a particularly high integration density and nevertheless high functional reliability.
Die Aufgabe wird erfindungsgemäß durch eine Halbleiterspeichereinrichtung gemäß den kennzeichnenden Merkmalen des Anspruchs 1 gelöst. Ferner wird die Aufgabe durch ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung gemäß dem kennzeichnenden Merkmal des Anspruchs 11 gelöst.The object is achieved according to the invention by a semiconductor memory device according to the characterizing features of claim 1. Furthermore, the object is achieved by a method for producing a semiconductor memory device in accordance with the characterizing feature of claim 11.
Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterspeichereinrichtung sowie des erfindungsgemäßen Verfah- rens zum Herstellen einer Halbleiterspeichereinrichtung sind jeweils Gegenstand der abhängigen Unteransprüche.Advantageous developments of the semiconductor memory device according to the invention and of the method according to the invention Rens for manufacturing a semiconductor memory device are the subject of the dependent subclaims.
Die erfindungsgemäße Halbleiterspeichereinrichtung weist mindestens ein Speicherelement mit Phasenumwandlungsspei- chereffekt auf und ist dadurch gekennzeichnet, dass für das mindestens eine Speicherelement in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens einem Hohlraum in räumlicher Nähe zum jeweiligen Speicherelement derart vorgesehen ist, dass die thermische Kopplung des jeweiligen Speicherelements zur Umgebung der Speicherzelle durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement und Umgebung vermindert ausgebildet ist.The semiconductor memory device according to the invention has at least one memory element with a phase change memory effect and is characterized in that a cavity arrangement with at least one cavity in spatial proximity to the respective memory element is provided for the at least one memory element in a semiconductor substrate such that the thermal coupling of the respective memory element is reduced to the environment of the memory cell by reducing the thermal conductivity between the memory element and the environment.
Es ist somit eine grundlegende Idee der vorliegenden Erfindung, eine Hohlraumanordnung mit mindestens einem Hohlraum im Halbleitersubstrat, in welchem das Speicherelement ausgebildet ist, vorzusehen. Der jeweilige Hohlraum vermeidet das Vorsehen eines Materials, welches eine bestimmte Restwärme- leitfähigkeit besitzt. Der Hohlraum, ob evakuiert oder gasgefüllt, besitzt auf jeden Fall immer eine geringere Wärmeleitfähigkeit als ein entsprechend ausgebildeter materieller Bereich, so dass die thermische Kopplung zwischen der Spei- cherzelle und seiner Umgebung, nämlich dem Halbleitersub- strat oder eines Nachbarelements, reduziert ist.It is therefore a basic idea of the present invention to provide a cavity arrangement with at least one cavity in the semiconductor substrate in which the memory element is formed. The respective cavity avoids the provision of a material which has a certain residual thermal conductivity. The cavity, whether evacuated or gas-filled, always has a lower thermal conductivity than a correspondingly designed material area, so that the thermal coupling between the memory cell and its surroundings, namely the semiconductor substrate or a neighboring element, is reduced.
Eine besonders vorteilhafte Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ergibt sich, wenn für das Speicherelement im Halbleitersubstrat jeweils eine erste oder untere Zugriffselektrodeneinrichtung, eine zweite oder obere Zugriffselektrodeneinrichtung sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektro- deneinrichtungen kontaktiert vorgesehen ist. Mindestens eine der Zugriffselektrodeneinrichtungen, vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung, ist als Anregungselektrode oder Heizelektrode zum lokalen Erhitzen des kontaktierten Speichermediums und damit zum Initiieren eines entsprechenden Phasenumwandlungsvorgangs oder einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet.A particularly advantageous embodiment of the semiconductor memory device according to the invention results if a first or lower access electrode device, a second or upper access electrode device and an at least partially formed storage medium with phase-dependent ohmic resistance with the access electrodes for the memory element in the semiconductor substrate. the devices contacted is provided. At least one of the access electrode devices, preferably the first or lower access electrode device, is provided and designed as an excitation electrode or heating electrode for locally heating the contacted storage medium and thus for initiating a corresponding phase conversion process or a corresponding phase conversion.
Zumindest ein Teil der Hohlraumanordnung, insbesondere min- destens ein Hohlraum, ist in räumlicher Nähe zur Anregungselektrode und/oder in räumlicher Nähe des Speichermediums zur thermischen Isolierung von der Umgebung vorgesehen. Dadurch wird insbesondere dasjenige Element, welches den größten Teil der Wärme trägt und somit am ehesten eine hohe Tem- peratur aufweist, nämlich diejenige Elektrode, welche zur Erwärmung des Speichermediums und somit zur Anregung des Phasenumwandlungsvorgangs ausgebildet ist, von der Umgebung durch Vorsehen des Hohlraums thermisch isoliert, so dass ein Wärmeübertrag auf die Umgebung und insbesondere auf benach- barte Speicherelemente, die nicht ausgewählt sind, zumindest reduziert wird.At least part of the cavity arrangement, in particular at least one cavity, is provided in close proximity to the excitation electrode and / or in close proximity to the storage medium for thermal insulation from the surroundings. As a result, in particular the element which carries most of the heat and is therefore most likely to have a high temperature, namely the electrode which is designed to heat the storage medium and thus to excite the phase change process, becomes thermal from the environment by providing the cavity insulated so that heat transfer to the environment and in particular to adjacent storage elements that are not selected is at least reduced.
Bei einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass der Anregungselektrode jeweils ein Hohlraum der Hohlraumanordnung zugeordnet ist und dass der zugeordnete Hohlraum zumindest an einen Teil der Anregungselektrode direkt angrenzt.In another embodiment of the semiconductor memory device according to the invention, provision is made for a cavity of the cavity arrangement to be assigned to the excitation electrode and for the associated cavity to directly adjoin at least a part of the excitation electrode.
Besonders bevorzugt wird dabei, dass der zugeordnete Hohl- räum zumindest einen Teil der Anregungselektrode umgibt.It is particularly preferred that the associated cavity surrounds at least part of the excitation electrode.
Dann nämlich ist die thermische Isolation gegenüber der Umgebung und gegenüber benachbarten Speicherelementen besonders wirksam. Bei einer anderen alternativen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Anregungselektrode als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/Drainbereich eines vorgesehenen und zugeordneten Auswahltransistόrs, insbesondere eines lateralen Auswahltransistors, ausgebildet ist. Dadurch ergibt sich eine besonders kompakte Bauweise der erfindungsgemäßen Halbleiterspeichereinrichtung, weil beim Ausbilden des jeweiligen Speicherelements ein zusätzlicher Kontakt, Anschluss oder Plug zwischen dem Source/Drainbereich des Auswahltransistors und der jeweiligen ersten, unteren oder Bottomelektrode nicht notwendig ist.Then thermal insulation from the environment and from adjacent storage elements is particularly effective. In another alternative embodiment of the semiconductor memory device according to the invention, it is provided that the excitation electrode is designed as a connection region or plug region or as part thereof to a source / drain region of an intended and assigned selection transistor, in particular a lateral selection transistor. This results in a particularly compact design of the semiconductor memory device according to the invention, because an additional contact, connection or plug between the source / drain region of the selection transistor and the respective first, lower or bottom electrode is not necessary when forming the respective memory element.
Bei einer anderen alternativen Ausführungsform der erfin- dungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Anregungselektrode in einer Ausnehmung oder einer Grabenstruktur oder einem Graben ausgebildet ist, und zwar im Halbleitersubstrat, welches der Halbleiterspeicher- einrichtung zugrunde liegt.In another alternative embodiment of the semiconductor memory device according to the invention, it is provided that the excitation electrode is formed in a recess or a trench structure or a trench, specifically in the semiconductor substrate on which the semiconductor memory device is based.
Bei einer anderen bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass das Speichermedium als materieller Bereich der An- regungselektrode ausgebildet ist, insbesondere in einem oberen Bereich der Grabenstruktur. Auch diese Ausführungsform ist besonders platzsparend, weil quasi in den als Anregungselektrode dienenden Anschlussbereich oder Plugbereich zum Source/Drainbereich des Auswahltransistors hin gleichzeitig auch das Speichermedium mit Phasenumwandlungsspeichereffekt ausgebildet und vorgesehen ist. Dies ist insbesondere durch Füllung eines oberen Teils der jeweils zugrunde liegenden Grabenstruktur realisiert. Bei der erfindungsgemäßen Halbleiterspeichereinrichtung kann und wird in der Regel eine Mehrzahl von Speicherelementen vorgesehen sein. Dabei ist es vorteilhaft, wenn für die Mehrzahl Speicherelemente ein gemeinsamer Speicherbereich mit Phasenumwandlungsspeichereffekt ausgebildet ist. Alternativ können auch individuelle Speicherbereiche für die Mehrzahl Speicherelemente ausgebildet sein. Besonders vorteilhaft ist es aber, wenn jeweils zwei Speicherelemente, die benachbart zueinander im Halbleitersubstrat ausgebildet sind, einen Speicherbereich gemeinsam nutzen.In another preferred embodiment of the semiconductor memory device according to the invention, it is provided that the storage medium is designed as a material area of the excitation electrode, in particular in an upper area of the trench structure. This embodiment is also particularly space-saving, because the storage medium with phase conversion memory effect is also designed and provided in the connection area or plug area serving as the excitation electrode toward the source / drain area of the selection transistor. This is achieved in particular by filling an upper part of the underlying trench structure. As a rule, a plurality of memory elements can and will be provided in the semiconductor memory device according to the invention. It is advantageous here if a common memory area with a phase change memory effect is formed for the plurality of memory elements. Alternatively, individual storage areas can also be formed for the plurality of storage elements. However, it is particularly advantageous if two memory elements, which are formed adjacent to each other in the semiconductor substrate, share a memory area.
Bei der gemeinsamen Nutzung eines Speicherbereichs durch eine Mehrzahl Speicherelemente ist es vorgesehen, dass die Hohlraumanordnung und insbesondere der jeweilige Hohlraum o- der die jeweiligen Hohlräume zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente ausgebildet sind. Dabei wird dann also die jeweilige Hohlraumanordnung oder der jeweilige Hohlraum durch eine Mehrzahl von Speicherzellen ge- meinsam benutzt. Die gemeinsame Nutzung von Hohlraum undWhen a storage area is shared by a plurality of storage elements, it is provided that the cavity arrangement and in particular the respective cavity or the respective cavities are at least partially formed laterally between the plurality of storage elements. The respective cavity arrangement or the respective cavity is then used jointly by a plurality of memory cells. Sharing cavity and
Speichermedium kann auch miteinander kombiniert werden, um eine besonders kompakte Ausgestaltung der erfindungsgemäßen Halbleiterspeichereinrichtung zu erreichen.Storage medium can also be combined with one another in order to achieve a particularly compact embodiment of the semiconductor memory device according to the invention.
Ferner ist es von Vorteil und steigert weiterhin die Integrationsdichte der erfindungsgemäßen Halbleiterspeichereinrichtung, wenn für eine Mehrzahl von Speicherelementen eine gemeinsame weitere oder zweite Zugriffselektrodeneinrichtung vorgesehen ist. Bei bestimmten Anwendungen kann es jedoch auch vorteilhaft sein, für die Mehrzahl Speicherelemente individuelle weitere oder zweite Zugriffselektrodeneinrichtungen auszubilden oder vorzusehen. Ein weiterer Aspekt der vorliegenden Erfindung ist das Schaffen eines Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung mit mindestens einem Speicherelement mit Phasenumwandlungsspeichereffekt . Das erfindungsgemäße Her- stellungsverfahren ist dadurch gekennzeichnet, dass für das mindestens eine Speicherelement in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens einem Hohlraum in räumlicher Nähe zum jeweiligen Speicherelement derart vorgesehen wird, dass die thermische Kopplung des jeweiligen Speicherelements zur Umgebung des Speicherelements durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement und Umgebung vermindert ausgebildet wird.Furthermore, it is advantageous and further increases the integration density of the semiconductor memory device according to the invention if a common further or second access electrode device is provided for a plurality of memory elements. In certain applications, however, it can also be advantageous to design or provide individual additional or second access electrode devices for the plurality of memory elements. Another aspect of the present invention is to provide a method for producing a semiconductor memory device having at least one memory element with a phase change memory effect. The manufacturing method according to the invention is characterized in that a cavity arrangement with at least one cavity in spatial proximity to the respective memory element is provided for the at least one memory element in a semiconductor substrate such that the thermal coupling of the respective memory element to the environment of the memory element by reducing the thermal Conductivity between the memory element and the environment is reduced.
Bei einer besonders bevorzugten Ausführungsform des erfin- dungsgemäßen Verfahrens ist es vorgesehen, dass für das mindestens eine Speicherelement im Halbleitersubstrat jeweils eine erste oder untere Zugriffselektrodeneinrichtung, eine zweite oder obere Zugriffselektrodeneinrichtung sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektrodeneinrichtungen kontaktiert vorgesehen wird, dass mindestens eine der Zugriffselektrodeneinrichtungen, vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung, als Anregungselektrode zum lokalen Erhitzen des kon- taktierten Speichermediums und damit zum Initiieren eines entsprechenden Phasenumwandlungsvorgangs oder einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet wird und dass zumindest ein Teil der Hohlraumanordnung und insbesondere mindestens ein Hohlraum in räumlicher Nähe der Anre- gungselektrode und/oder des Speichermediums zur thermischen Isolierung von der Umgebung vorgesehen wird. Dabei wird insbesondere in vorteilhafter Weise der Anregungselektrode jeweils ein Hohlraum der Hohlraumanordnung zugeordnet, derart, dass der zugeordnete Hohlraum zumindest an einem Teil der Anregungselektrode direkt angrenzt.In a particularly preferred embodiment of the method according to the invention, provision is made for a contact with the first or lower access electrode device, a second or upper access electrode device and an at least partially formed storage medium with phase-dependent ohmic resistance for the at least one memory element in the semiconductor substrate in contact with the access electrode devices it is provided that at least one of the access electrode devices, preferably the first or lower access electrode device, is provided and designed as an excitation electrode for locally heating the contacted storage medium and thus for initiating a corresponding phase conversion process or a corresponding phase conversion, and that at least part of the cavity arrangement and in particular at least a cavity in the spatial vicinity of the excitation electrode and / or the storage medium for thermal n Isolation from the environment is provided. In this case, a cavity of the cavity arrangement is in each case assigned to the excitation electrode in an advantageous manner, such that the assigned cavity is directly adjacent to at least a part of the excitation electrode.
Dabei ist es von besonderem Vorteil, wenn der zugeordnete Hohlraum zumindest einen Teil der Anregungselektrode umgebend ausgebildet wird.It is particularly advantageous if the associated cavity is designed to surround at least part of the excitation electrode.
Bei einer alternativen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Anregungselektrode als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/Drainbereich eines vorgesehenen und zugeordneten Anschlusstransistors ausgebildet wird, insbesondere eines lateralen Auswahltransistors.In an alternative embodiment of the method according to the invention, it is provided that the excitation electrode is designed as a connection region or plug region or as part thereof to form a source / drain region of an intended and assigned connection transistor, in particular a lateral selection transistor.
Gemäß einer weiteren vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Anregungselektrode in einer Ausnehmung oder in einer Graben- Struktur im Halbleitersubstrat ausgebildet wird.According to a further advantageous embodiment of the method according to the invention, it is provided that the excitation electrode is formed in a recess or in a trench structure in the semiconductor substrate.
Das Speichermedium selbst kann als materieller Bereich der Anregungselektrode ausgebildet werden, insbesondere in einem oberen Bereich der jeweiligen Grabenstruktur.The storage medium itself can be designed as a material area of the excitation electrode, in particular in an upper area of the respective trench structure.
Besonders vorteilhaft ist es, wenn eine Mehrzahl und insbesondere zwei Speicherelemente vorgesehen werden und wenn die Mehrzahl Speicherelemente mit einem gemeinsamen Speicherbereich ausgebildet werden. Alternativ ist es auch möglich, für die Mehrzahl Speicherelemente jeweils individuelle Speicherbereiche oder Speichermedien auszubilden. Besonders vorteilhaft ist es, wenn die Hohlraumanordnung und insbesondere die jeweiligen Hohlräume zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente oder Speicherzellen ausgebildet werden. Des Weiteren ist es von Vorteil, wenn für die Mehrzahl Speicherzellen oder Speicherelemente eine gemeinsame weitere oder zweite Zugriffselektrodeneinrichtung ausge- bildet wird. Alternativ sind auch individuelle weitere oder zweite Zugriffselektrodeneinrichtungen für die Mehrzahl von Speicherelementen oder Speicherzellen denkbar.It is particularly advantageous if a plurality and in particular two storage elements are provided and if the plurality of storage elements are formed with a common storage area. Alternatively, it is also possible to design individual storage areas or storage media for the plurality of storage elements. It is particularly advantageous if the cavity arrangement and in particular the respective cavities at least partially laterally between the plurality of memory elements or memory cells are formed. Furthermore, it is advantageous if a common further or second access electrode device is formed for the plurality of memory cells or memory elements. Alternatively, individual additional or second access electrode devices for the plurality of memory elements or memory cells are also conceivable.
Bei einer besonders vorteilhaften Ausführungsform des erfin- dungsgemäßen Verfahrens ist es vorgesehen, dass die Hohlraumanordnung und insbesondere die jeweiligen Hohlräume innen mit einer dünnen Schicht aus Si02 oder BPSG ausgekleidet werden.In a particularly advantageous embodiment of the method according to the invention, it is provided that the cavity arrangement and in particular the respective cavities are lined with a thin layer of SiO 2 or BPSG.
Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung weiter erläutert:These and other aspects of the present invention are further explained below:
Für künftige nichtflüchtige Speicher wird eine Reihe von Konzepten wie ferroelektrische Speicher, magnetoresistive Speicher, aber auch Phasenumwandlungsspeicher diskutiert.For future non-volatile memories, a number of concepts such as ferroelectric memories, magnetoresistive memories, but also phase change memories are discussed.
Bei Phasenumwandlungsspeichern wird die Information als kristalliner oder amorpher Zustand eines glasartigen Materials dargestellt. Die Phasenumwandlung erfolgt dabei, indem das Material durch einen geeigneten elektrischen Impuls erhitzt wird. Als bevorzugte Materialien werden Chalcogenide GexSby_ Tez, InSbTe, AglnSbTe und dergleichen verwendet. Bei dem am häufigsten diskutierten Material Ge2Sb2Te5 sind z.B. ca. 310 °C zur Kristallisation und etwa 600 °C zum Schmelzen und damit zur Überführung des Materials in aus der kristallinen in die amorphe Phase nötig. Ein Problem besteht darin, dass selbst bei einer Erhitzung des Materials auf 600 °C eine benachbarte Zelle nicht so heiß werden darf, dass sie ihren Zustand ändert. Dieses Problem limitiert heute die Skalierbarkeit und Integrationsdichte von Phasenumwandlungsspeichern.With phase change memories, the information is presented as a crystalline or amorphous state of a glass-like material. The phase change takes place in that the material is heated by a suitable electrical pulse. Chalcogenides Ge x Sb y _ Te z , InSbTe, AglnSbTe and the like are used as preferred materials. The most frequently discussed material Ge 2 Sb 2 Te 5 requires, for example, about 310 ° C for crystallization and about 600 ° C for melting and thus for the transfer of the material from the crystalline to the amorphous phase. One problem is that even if the material is heated to 600 ° C, an adjacent cell must not become so hot that it changes its state. This problem limits the scalability and integration density of phase change memories today.
Nach derzeitigen Abschätzungen tritt die Grenze der Skalierbarkeit und Integrationsdichte von Phasenumwandlungsspeichern durch die Beeinflussung eines Nachbarbits beim Löschen bei minimalen Strukturgrößen von etwa 70 nm auf. Bei den derzeit diskutierten minimalen Strukturgrößen von 180 nm bzw. 130nm könnten noch konventionelle Integrationswege be- schritten werden. Für die 70nm Generation und danach werden derzeit Isolationsmaterialien mit einer weitaus geringeren thermischen Leitfähigkeit als das bisher verwendete Silici- umdioxid diskutiert.According to current estimates, the limit of the scalability and integration density of phase change memories occurs due to the influence of a neighboring bit when erasing with minimum structure sizes of approximately 70 nm. With the minimum structure sizes of 180 nm or 130 nm currently under discussion, conventional integration paths could still be followed. Insulation materials with a far lower thermal conductivity than the previously used silicon dioxide are currently being discussed for the 70nm generation and beyond.
Siliciumdioxid hat eine thermische Leitfähigkeit von 0.014 W/cm K. Im Vergleich dazu liegt die bevorzugte Materialklas- se für Phasenumwandlungsmaterialien bei 0.003 - 0.18W/cm K. Die derzeit bevorzugte Materialzusammensetzung Ge2Sb2Te5 liegt bei 0.0046 W/cm K, so dass in diesem Fall ein großer Teil der Wärme über das Isolationsmaterial abgeführt wird. Eine Verbesserung würde sich beispielsweise durch Verwendung von Polyimid mit einer thermischen Leitfähigkeit von 0.0016 W/cm K ergeben. Dies lässt sich aber nicht ohne Weiteres an der benötigten Stelle in einen CMOS Prozessablauf integrieren.Silicon dioxide has a thermal conductivity of 0.014 W / cm K. In comparison, the preferred material class for phase change materials is 0.003 - 0.18W / cm K. The currently preferred material composition Ge 2 Sb 2 Te 5 is 0.0046 W / cm K, so that in this case a large part of the heat is dissipated via the insulation material. An improvement would result, for example, from the use of polyimide with a thermal conductivity of 0.0016 W / cm K. However, this cannot be easily integrated into a CMOS process flow at the required point.
Die Erfindung löst dieses Problem, indem die einzelnen Zellen durch Hohlräume voneinander getrennt werden. Dies führt dazu, dass die thermische Leitfähigkeit zwischen den Zellen minimal wird. Eine erfinderische Idee liegt darin, die einzelnen Zellen mittelbar oder unmittelbar durch Hohlräume von der Umgebung beziehungsweise voneinander zu trennen, und zwar sowohl strukturell als auch durch eine geeignete Prozessführung.The invention solves this problem in that the individual cells are separated from one another by cavities. As a result, the thermal conductivity between the cells becomes minimal. One inventive idea is to separate the individual cells indirectly or directly from the surroundings or from one another by means of cavities, both structurally and by means of a suitable process control.
Unten sind mehrere Ausführungsformen der Erfindung skizziert. Bei einer Variante wird um das Heizelement herum eine geeignete Opferschicht entfernt. Dies führt dazu, dass der Heizer oder die Anregungselektrode von der Umgebung thermisch isoliert wird.Several embodiments of the invention are outlined below. In one variant, a suitable sacrificial layer is removed around the heating element. This means that the heater or the excitation electrode is thermally isolated from the environment.
Bei einer anderen Variante wird zusätzlich der aktiv geschaltete Bereich von der Umgebung dadurch isoliert, dass er in die Öffnung für die Heizelektrode mit eingebracht wird. In einer weiteren Variante werden die Heizelemente in Ätzstoppschichten eingekapselt, und anschließend wird das Isolationsmaterial zwischen den Strukturen entfernt. Auch hier ist es wieder möglich, das Phasenumwandlungsmaterial selbst in die Ausnehmung für das Heizelement zu integrieren.In another variant, the actively switched area is additionally isolated from the surroundings by being introduced into the opening for the heating electrode. In a further variant, the heating elements are encapsulated in etch stop layers, and then the insulation material between the structures is removed. Again, it is possible to integrate the phase change material itself into the recess for the heating element.
Eine zusätzliche Ausführungsform der ersten Variante sieht vor, dass die Opferschicht oder der Spacer nochmals aufgebracht und lithographisch so strukturiert wird, dass diese deutlich über das Kontaktloch hinaus stehen. So kann vor dem Aufbringen der Metallisierung eine Öffnung bis zur Opferschicht geätzt und diese selektiv zur Umgebung nasschemisch entfernt werden. Dies führt dazu, dass die Struktur auch in der unmittelbaren Umgebung nach unten isoliert ist.An additional embodiment of the first variant provides that the sacrificial layer or the spacer is applied again and structured lithographically in such a way that they protrude significantly beyond the contact hole. In this way, before the metallization is applied, an opening can be etched up to the sacrificial layer and this can be selectively removed from the surroundings by wet chemical means. As a result, the structure is isolated downwards in the immediate vicinity.
Eine weitere Variante, bezogen auf alle bisher genannten Strukturen, besteht darin, zwischen Hohlraum und dem Heizelektrodenmaterial bzw. Heizelektrodenmaterial und Chalcoge- nide eine weitere sehr dünne Schicht (z.B.: 5-10 nm; z.B.: Si02) durch die bekannte Spacertechnik aufzubringen. Damit wird vermieden, dass beim Ätzen der Opferschicht und dem Heizelektrodenmaterial dasselbe von der Ätzung angegriffen wird.A further variant, based on all of the structures mentioned hitherto, consists in between the cavity and the heating electrode material or heating electrode material and chalcogen. nide another very thin layer (for example: 5-10 nm; for example: Si0 2 ) by the known spacer technique. This prevents the same from being attacked by the etching during the etching of the sacrificial layer and the heating electrode material.
Weitere Erweiterungen zur Reduktion der thermischen Kopplung bestehen in der Verwendung eines SOI-Substrates (Wärmestrom über das Silicium wird unterbunden) und darin, dass zwischen Chalcogenid und oberer Elektrode eine zusätzliche thermische Isolation eingebracht wird und der Kontakt nur am Rand, z. B. durch Spacer oder Überlapp, oder an einzelnen Stellen durch Kontakte hergestellt wird.Further expansions for reducing the thermal coupling exist in the use of an SOI substrate (heat flow over the silicon is prevented) and in that additional thermal insulation is introduced between the chalcogenide and the upper electrode and the contact only at the edge, e.g. B. is produced by spacers or overlap, or at individual points by contacts.
Weitere Erläuterungen zur vorliegenden Erfindung erfolgen unter Bezugnahme auf bevorzugte Ausführungsform anhand der beigefügten Figuren:Further explanations of the present invention are given with reference to the preferred embodiment with reference to the attached figures:
Fig. 1-15 zeigen in schematischer und geschnittener Seiten- ansieht Zwischenzustände, die bei einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.1-15 show a schematic and sectional side view of intermediate states which are achieved in one embodiment of the production method according to the invention.
Fig. 16-32 zeigen in schematischer und geschnittener Seiten- ansieht Zwischenzustände, die bei einer anderenFigs. 16-32 show in schematic and sectioned side views intermediate states that in another
Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.Embodiment of the manufacturing method according to the invention can be achieved.
Fig. 33-35 zeigen in schematischer und geschnittener Seiten- ansieht drei weitere Ausführungsformen der erfindungsgemäßen Halbleiterspeichereinrichtung. Nachfolgend werden strukturell oder funktioneil ähnliche o- der gleiche Elemente oder Materialbereiche mit denselben Bezugszeichen bezeichnet, ohne dass bei jedem Auftreten in der Beschreibung oder in den Figuren eine detaillierte Erörte- rung ihrer Eigenschaften wiederholt wird.33-35 show a schematic and sectioned side view of three further embodiments of the semiconductor memory device according to the invention. Structurally or functionally similar or the same elements or material areas are referred to below with the same reference numerals, without a detailed discussion of their properties being repeated each time the description or the figures appear.
Fig. 1 zeigt in schematischer und geschnittener Seitenansicht ein Halbleitersubstrat 20, mit einem ersten Materialbereich 21 und einem zweiten Materialbereich 22, wobei letz- terer elektrisch isolierende Eigenschaften aufweist. In diesem Halbleitermaterialbereich 20 ist eine CMOS-Struktur ausgebildet, welche zum Beispiel Auswahltransistoren Tl und T2 aufweist, die ihrerseits erste Source/Drainbereiche SDll bzw. SD21, zweite Source/Drainbereiche SD12 bzw. SD22 sowie Gatebereiche Gl und G2 aufweisen.1 shows a schematic and sectional side view of a semiconductor substrate 20 with a first material region 21 and a second material region 22, the latter having electrically insulating properties. A CMOS structure is formed in this semiconductor material region 20, which has, for example, selection transistors T1 and T2, which in turn have first source / drain regions SD11 or SD21, second source / drain regions SD12 or SD22 and gate regions Gl and G2.
Im Übergang zum Zwischenzustand der Fig. 2 werden oberhalb der benachbarten Source/Drainbereiche SD12 und SD21 der ersten und zweiten Auswahltransistoren Tl und T2 Trenches oder Grabenstrukturen 32 in standardmäßiger Art und Weise ausgebildet. Diese können auch als Kontaktlöcher bezeichnet werden.In the transition to the intermediate state in FIG. 2, trenches or trench structures 32 are formed in a standard manner above the adjacent source / drain regions SD12 and SD21 of the first and second selection transistors T1 and T2. These can also be called contact holes.
Im Übergang zum Zwischenzustand der Fig. 3 werden Spacer 32f in den Grabenstrukturen 32 ausgebildet, so dass Wandbereiche der Grabenstruktur 32 bedeckt sind, aber zumindest ein Teil der Bodenbereiche der Grabenstrukturen 32 frei bleibt. Dadurch wird der frei Durchmesser der Grabenstruktur 32 eingeengt. Die Herstellung dieser Spacer 32f geschieht durch kon- formes Abscheiden eines Materialbereichs, zum Beispiel eines Dielektrikums oder eines Isolationsmaterials - hier nämlich in Form einer Opferschicht, die selektiv zum Elektrodenmaterial, welches später abgeschieden wird, ätzbar ist - und an- schließendes Rückätzen der' sich lateral erstreckenden Materialbereiche, so dass nur die senkrechten Materialbereiche in Form der Spacer 32f in der Grabenstruktur 32 zurückbleiben.In the transition to the intermediate state in FIG. 3, spacers 32f are formed in the trench structures 32, so that wall regions of the trench structure 32 are covered, but at least some of the bottom regions of the trench structures 32 remain free. As a result, the free diameter of the trench structure 32 is narrowed. These spacers 32f are produced by conformal deposition of a material region, for example a dielectric or an insulation material - here in the form of a sacrificial layer which can be etched selectively with respect to the electrode material which will be deposited later - and closing etching back the 'laterally extending material portions, so that only the vertical areas of material in the form of the spacers 32f remain in the grave structure 32nd
Im Übergang zum Zwischenzustand der Fig. 4 wird eine Schicht 24 eines geeigneten Elektrodenmaterials abgeschieden.In the transition to the intermediate state in FIG. 4, a layer 24 of a suitable electrode material is deposited.
Im Übergang zum Zustand der Fig. 5 wird mittels CMP mit Stopp auf dem Niveau der ersten, unteren oder Bottomelektroden 14-1, 14-2 der laterale Bereich der Materialschicht 24 abgetragen.5, the lateral region of the material layer 24 is removed by means of CMP with a stop at the level of the first, lower or bottom electrodes 14-1, 14-2.
Im Übergang zum Zustand der Fig. 6 wird das Spacermaterial 32f selektiv aus den Grabenstrukturen 32 entfernt, so dass ausschließlich die ersten, unteren oder Bottomelektroden 14-1 und 14-2 säulenartig in den Grabenstrukturen 32 verbleiben.In the transition to the state in FIG. 6, the spacer material 32f is selectively removed from the trench structures 32, so that only the first, lower or bottom electrodes 14-1 and 14-2 remain in the trench structures 32 in a columnar manner.
Im Übergang zum Zustand der Fig. 7 wird dann eine Materialschicht 25 abgeschieden, deren Material eine sehr schlechte Kantenbedeckung aufweist. Dies führt dazu, dass die Grabenstrukturen 32 mit den darin befindlichen ersten Elektroden 14-1 und 14-2 nicht vollständig aufgefüllt werden, und zwar derart, dass Hohlräume Hl und H2 verbleiben, die die sog. Hohlraumstruktur H im Sinne der Erfindung bilden.In the transition to the state in FIG. 7, a material layer 25 is then deposited, the material of which has a very poor edge coverage. The result of this is that the trench structures 32 with the first electrodes 14-1 and 14-2 located therein are not completely filled in, in such a way that cavities H1 and H2 remain which form the so-called cavity structure H in the sense of the invention.
Alternativ kann das Verschließen der Hohlräume Hl, H2 durch Abscheidung und nachfolgendes Verfließen einer BPSG-Schicht erfolgen. Diese Variante hat den Vorzug, dass die Innenwände der Holräume Hl, H2 dann mit BPSG ausgekleidet sind. Im Übergang zum Zustand der Fig. 8 wird durch CMP mit Stopp auf dem obersten Niveau der ersten Zugriffselektrodeneinrichtungen 14-1 und 14-2 planarisiert unter lateralem Anteil der Materialschicht 25 abgetragen, so dass nur noch Stopfen- elemente 15-1 und 15-2 oberhalb der Hohlräume Hl und H2 verbleiben.Alternatively, the cavities Hl, H2 can be closed by deposition and subsequent flowing of a BPSG layer. This variant has the advantage that the inner walls of the cavities Hl, H2 are then lined with BPSG. In the transition to the state of FIG. 8, CMP with stop at the top level of the first access electrode devices 14-1 and 14-2 removes planarized under the lateral portion of the material layer 25, so that only plug elements 15-1 and 15-2 are left remain above the cavities Hl and H2.
Dann wird eine Schicht 26 eines Materials mit Phasenumwandlungscharakter abgeschieden, wie das mit dem Zustand der Fig. 9 dargestellt ist.A layer 26 of phase change material is then deposited, as shown in the state of FIG. 9.
Im Übergang zum Zustand der Fig. 10 wird eine Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung dadurch fertiggestellt, dass zunächst das Phasenumwandlungsma- terial 26 strukturiert und mit einer zweiten oder oberenIn the transition to the state in FIG. 10, an embodiment of the semiconductor memory device according to the invention is completed by first structuring the phase conversion material 26 and using a second or upper one
Zugriffselektrodeneinrichtung 18 abgedeckt wird. Zusätzlich werden sog. Kontaktierungs- oder Plugbereiche Pl und P2 zu den äußeren Source/Drainbereichen SD11 bzw. SD22 ausgebildet. Die gesamte Struktur wird in einen Isolationsbereich 23 eingebettet und mit einer Metallisierungsschicht W zur Kon- taktierung der Plugbereiche Pl und P2 abgedeckt. Die Speicherelemente E werden gebildet von den beiden Zugriffselektrodeneinrichtungen 14 und 18, wobei hier die untere E- lektroden 14 die Anregungs- oder Heizelektrode bildet, und dem dazwischen vorgesehenen Bereich 16 des Phasenumwandlungsmaterials. Die Speicherzellen 10 sind dann unter Hinzuziehung der Zugriffstransistoren Tl, T2 zum jeweiligen Speicherelement E zu sehen.Access electrode device 18 is covered. In addition, so-called contacting or plug areas P1 and P2 are formed to the outer source / drain areas SD11 and SD22. The entire structure is embedded in an insulation region 23 and covered with a metallization layer W for contacting the plug regions P1 and P2. The storage elements E are formed by the two access electrode devices 14 and 18, here the lower electrodes 14 forming the excitation or heating electrode, and the area 16 of the phase change material provided between them. The memory cells 10 can then be seen with the aid of the access transistors T1, T2 for the respective memory element E.
Eine andere Variante des erfindungsgemäßen Herstellungsverfahrens geht von der in Fig. 5 dargestellten Struktur aus und führt im Übergang zu dem in Fig. 11 gezeigten Zwischenzustand einen Rückätzprozess an den ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 aus, um reduzierte erste oder untere Zugriffselektrodeneinrichtungen 14-1' und 14-2' zu erhalten. Im Übergang zur Struktur in Fig. 12 wird dann das Phasenumwandlungsmaterial in Form ei- ner Schicht 26 abgeschieden.Another variant of the manufacturing method according to the invention is based on the structure shown in FIG. 5 and, in the transition to the intermediate state shown in FIG. 11, carries out an etching back process on the first or lower one Access electrode devices 14-1 and 14-2 to obtain reduced first or lower access electrode devices 14-1 'and 14-2'. In the transition to the structure in FIG. 12, the phase change material is then deposited in the form of a layer 26.
Im Übergang zu dem in Fig. 13 gezeigten Zwischenzustand wird dann mit einem CMP-Verfahren planarisiert, so dass die lateralen Schichtbereiche der Schicht 26 von der Oberfläche des Substratbereichs 22 entfernt werden. Dadurch entstehen im Bereich der Grabenstruktur 32 Bereiche des Speichermediums 16, nämlich die Bereiche 16-1 und 16-2, quasi als geometrische Fortsetzung der ersten oder unteren Zugriffselektrodeneinrichtungen 14-1' und 14-2'.In the transition to the intermediate state shown in FIG. 13, planarization is then carried out using a CMP method, so that the lateral layer regions of the layer 26 are removed from the surface of the substrate region 22. This creates areas of the storage medium 16 in the area of the trench structure 32, namely the areas 16-1 and 16-2, as a kind of geometric continuation of the first or lower access electrode devices 14-1 'and 14-2'.
Im Übergang zum Zustand der Fig. 14 werden dann die Spacer- elemente 32f selektiv herausgeätzt, wodurch die Hohlräume Hl und H2, welche die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1' und 14-2' sowie die Speichermedien 16-1 und 16-2 quasi umgeben und die Hohlraumanordnung H im Sinne der Erfindung bilden. Zusätzlich wird die Gegenelektrode in Form der zweiten oder oberen Zugriffselektrodeneinrichtung 18 gebildet, welche eine gemeinsame Zugriffselektrode für die beiden dargestellten Speicherelemente E ist.In the transition to the state in FIG. 14, the spacer elements 32f are then selectively etched out, as a result of which the cavities H1 and H2, which are the first or lower access electrode devices 14-1 'and 14-2' and the storage media 16-1 and 16-2 quasi surround and form the cavity arrangement H in the sense of the invention. In addition, the counter electrode is formed in the form of the second or upper access electrode device 18, which is a common access electrode for the two memory elements E shown.
Im Übergang zum Zustand der Fig. 15 findet dann wiederum eine Einbettung in einen Isolations- oder Dielektrikumsbereich 23, die Ausbildung kontaktierender Plugbereiche Pl und P2 sowie eine Abdeckung mit einer Metallisierungsschicht W statt.In the transition to the state in FIG. 15, embedding in an insulation or dielectric region 23, the formation of contacting plug regions P1 and P2 and a covering with a metallization layer W then take place.
Eine andere Variante des erfindungsgemäßen Herstellungsverfahrens beginnt mit einer Anordnung, welche der Anordnung der Fig. 1 entspricht und welche in Fig. 16 noch einmal dargestellt ist.Another variant of the manufacturing method according to the invention begins with an arrangement which corresponds to the arrangement corresponds to FIG. 1 and which is shown again in FIG. 16.
Im Übergang zum Zustand der Fig. 17 wird nun anstelle des Ausbildens schmaler Grabenstrukturen zwischen den Gates Gl und G2 benachbarter Auswahltransistoren Tl und T2 eine vergleichsweise breite Ausnehmung oder Grabenstruktur 32 ausgebildet und nachfolgend mit einer dünnen Ätzstoppschicht 32f, z. B. aus Siliciumnitrid oder dergleichen, ausgekleidet.In the transition to the state in FIG. 17, instead of forming narrow trench structures between the gates Gl and G2 of adjacent selection transistors T1 and T2, a comparatively wide recess or trench structure 32 is then formed and subsequently with a thin etching stop layer 32f, e.g. B. made of silicon nitride or the like.
Im Übergang zum Zustand der Fig. 18 wird dann die Ätzstoppschicht 32f rückgeätzt, so dass laterale Bereiche davon abgetragen werden und nur noch die Spacer 32f an den Seitenwänden der Grabenstruktur 32 verbleiben. Zusätzlich wird dann ein geeignetes Elektrodenmaterial in Form einer Schicht 26 abgeschieden.In the transition to the state in FIG. 18, the etching stop layer 32f is then etched back, so that lateral regions are removed therefrom and only the spacers 32f remain on the side walls of the trench structure 32. In addition, a suitable electrode material is then deposited in the form of a layer 26.
Im Übergang zum Zustand der Fig. 19 wird dann die Schicht 26 des Elektrodenmaterials ebenfalls rückgeätzt, so dass neben den Spacern 32f noch die Säulen der ersten oder unterenIn the transition to the state in FIG. 19, the layer 26 of the electrode material is then also etched back, so that, in addition to the spacers 32f, the columns of the first or lower ones
Zugriffselektrodeneinrichtungen 14-1 und 14-2 bestehen bleiben.Access electrode devices 14-1 and 14-2 remain.
Im Übergang zum Zustand der Fig. 20 wird dann optional eine weitere Ätzstoppschicht abgeschieden und rückgeätzt, so dass jeweils innere Spacerelemente 32f ausgebildet werden, die die Grabenstruktur 32 weiter verengen.In the transition to the state in FIG. 20, a further etching stop layer is then optionally deposited and etched back, so that inner spacer elements 32f are formed in each case, which further narrow the trench structure 32.
Im Übergang zum Zustand der Fig. 21 wird dann die verblei- bende Grabenstruktur 32 mit einer Isolationsschicht 22z, z. B. aus Oxid oder BPSG, aufgefüllt, ggf. unter Einsatz eines Planarisierungsverfahrens mittels CMP. Im Übergang zum Zustand der Fig. 22 werden dann die Isolationsschichten 22 und 22z rückgeätzt zu reduzierten oder verminderten Isolationsschichten 22', so dass die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 sowie die Ätzstoppschichten in Form der Spacer 32f aus der Oberfläche der verminderten Isolationsschicht 22' herausragen.In the transition to the state in FIG. 21, the remaining trench structure 32 is then covered with an insulation layer 22z, for. B. made of oxide or BPSG, if necessary, using a planarization process using CMP. 22, the insulation layers 22 and 22z are then etched back to reduced or reduced insulation layers 22 ', so that the first or lower access electrode devices 14-1 and 14-2 as well as the etching stop layers in the form of the spacers 32f from the surface of the protrude reduced insulation layer 22 '.
Im Übergang zum Zustand der Fig. 23 wird dann eine weitere Ätzstoppschicht 27 ausgebildet, z. B. aus Siliciumnitrid o- der dergleichen, welche die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 sowie die Spacer 32f abdeckt und einbettet.In the transition to the state of FIG. 23, a further etching stop layer 27 is then formed, for example B. of silicon nitride or the like, which covers and embeds the first or lower access electrode devices 14-1 and 14-2 and the spacers 32f.
Im Übergang zum Zustand der Fig. 24 wird dann planarisiert mittels CMP, und zwar mit Stopp auf dem Niveau der ersten o- der unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2.In the transition to the state in FIG. 24, planarization is then carried out by means of CMP, specifically with a stop at the level of the first or lower access electrode devices 14-1 and 14-2.
Dann wird zwischen zwei Zellen die Ätzstoppschicht 27 geöffnet, wie das in Fig. 25 im Schnitt der Linie B-B' der Fig. 26, nämlich der Draufsicht, durch die Ausnehmung 42 angedeutet ist.The etching stop layer 27 is then opened between two cells, as is indicated by the recess 42 in FIG. 25 in the section of the line B-B 'of FIG. 26, namely the top view.
Im Übergang zum Zustand der Fig. 25 bis 27 wird nun zunächst das Isolationsmaterials des Bereichs 22z durch das Öffnungs- loch 42 hindurch selektiv zur Ätzstoppschicht durch Ätzen entfernt, wodurch ein Hohlraum H zwischen den beiden unteren oder ersten Zugriffselektrodeneinrichtungen 14-1 und 14-2 entsteht. Nachfolgend wird dann eine Isolationsschicht mit schlechter Kantenbedeckung abgeschieden, um mittels eines Stopfens 42p das Öffnungsloch 42 und mithin den Hohlraum H zu verschließen. Alternativ kann das Verschließen der Hohlräume Hl, H2 durch Abscheidung und nachfolgendes Verfließen einer BPSG-Schicht erfolgen. Diese Variante hat den Vorzug, dass die Innenwände der Holräume Hl, H2 dann mit BPSG ausgekleidet sind.In the transition to the state of FIGS. 25 to 27, the insulation material of the region 22z is first removed selectively to the etching stop layer through the opening hole 42 by etching, as a result of which a cavity H between the two lower or first access electrode devices 14-1 and 14-2 arises. An insulation layer with poor edge coverage is then deposited in order to close the opening hole 42 and thus the cavity H by means of a plug 42p. Alternatively, the cavities Hl, H2 can be closed by deposition and subsequent flowing of a BPSG layer. This variant has the advantage that the inner walls of the cavities Hl, H2 are then lined with BPSG.
Im Übergang zum Zustand der Fig. 27 wird dann wiederum eine Schicht 26 des Phasenumwandlungsmaterials abgeschieden.In the transition to the state in FIG. 27, a layer 26 of the phase change material is then deposited again.
Es folgt dann im Übergang zum Zustand der Fig. 28 das Struk- turieren des Speichermaterials 16 aus der Materialschicht 26 des Phasenumwandlungsmaterials, das Abdecken und Strukturieren mit der gemeinsamen zweiten oder oberen Zugriffselektrodeneinrichtung 18, das Einbetten in einen Isolationsbereich 23, das Ausbilden der Plugs Pl und P2 zur Kontaktierung der äußeren Source/Drainbereiche SDll und SD22, der Auswahltransistoren Tl und T2 sowie ein Anschließen der Plugbereiche Pl und P2 mittels eines Metallisierungsbereichs W.28 then follows the structuring of the storage material 16 from the material layer 26 of the phase change material, the covering and structuring with the common second or upper access electrode device 18, the embedding in an insulation area 23, the formation of the plugs Pl and P2 for contacting the outer source / drain regions SD11 and SD22, the selection transistors T1 and T2, and connecting the plug regions P1 and P2 by means of a metallization region W.
Bei einer alternativen Ausführungsform wird, ausgehend vom Zwischenzustand der Fig. 24 mit bereits ausgebildetem Hohlraum H, ein Rückätzen der ausgebildeten ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 durchgeführt, um reduzierte oder verminderte erste oder untere Zugriffselektrodeneinrichtungen 14-1' und 14-2' zu erhalten, wie das in Fig. 29 dargestellt ist.In an alternative embodiment, starting from the intermediate state of FIG. 24 with cavity H already formed, etching back of the formed first or lower access electrode devices 14-1 and 14-2 is carried out in order to reduce or reduce first or lower access electrode devices 14-1 'and 14 -2 'as shown in Fig. 29.
Im Übergang zum Zustand der Fig. 30 wird dann wiederum das Phasenumwandlungsmaterial abgeschieden und mittels eines CMP-Verfahrens entfernt, so dass ausschließlich Materialbe- reiche 16-1 und 16-2 individuell für die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 innerhalb der rückgeätzten Bereiche dieser Elektroden 14-1 und 14-2 verbleiben. Im Übergang zum Zustand der Fig. 31 wird dann die gemeinsame zweite oder obere Zugriffselektrodeneinrichtung 18 ausgebildet.In the transition to the state in FIG. 30, the phase change material is then in turn deposited and removed by means of a CMP process, so that only material areas 16-1 and 16-2 individually for the first or lower access electrode devices 14-1 and 14-2 within the etched-back areas of these electrodes 14-1 and 14-2 remain. In the transition to the state in FIG. 31, the common second or upper access electrode device 18 is then formed.
Es folgt dann im Übergang zum Zustand der Fig. 32 die übliche Fertigstellung mittels Einbettung in einen Isolationsbereich 23, Ausbilden der Plugbereiche Pl und P2 zum Anschließen der äußeren Source/Drainbereiche SD11 und SD22 der be- nachbarten Auswahltransistoren Tl, T2 sowie das Kontaktieren oder Anschließen der Plugbereiche Pl und P2 mittels einer Metallisierungsschicht W.Then, in the transition to the state in FIG. 32, the usual completion takes place by embedding in an insulation region 23, forming the plug regions P1 and P2 for connecting the outer source / drain regions SD11 and SD22 of the adjacent selection transistors T1, T2 and also contacting or connecting the plug areas P1 and P2 by means of a metallization layer W.
Ausgehend von der Anordnung, welche in Fig. 32 dargestellt ist, gibt es noch weitere zusätzliche Möglichkeiten, die thermische Isolation benachbarter Speicherelemente E oder Speicherzellen 10 zu verbessern. Dabei ist zunächst einmal festzuhalten, dass die Speicherzellen 10 im Wesentlichen durch die Zugriffs- oder Auswahltransistoren Tl und T2 defi- niert sind. Die Zellen 10 werden zunächst im Wesentlichen von dem ausgebildeten Hohlraum H thermisch voneinander isoliert.Based on the arrangement shown in FIG. 32, there are still further additional possibilities for improving the thermal insulation of adjacent memory elements E or memory cells 10. First of all, it should be noted that the memory cells 10 are essentially defined by the access or selection transistors T1 and T2. The cells 10 are initially essentially thermally insulated from one another by the cavity H formed.
Bei der Ausführungsform der Fig. 33 ist zwischen dem Phasen- Umwandlungsmaterial 16 und der zweiten oder oberen Zugriffselektrodeneinrichtung 18 noch ein thermischer Isolator 40 vorgesehen, der zum Beispiel aus BPSG oder Polyimid besteht. Die zweite oder obere Zugriffselektrodeneinrichtung 18 ist dazu um das Phasenumwandlungsmaterial 16 herum gezogen.In the embodiment of FIG. 33, a thermal insulator 40 is also provided between the phase conversion material 16 and the second or upper access electrode device 18, which is made of BPSG or polyimide, for example. For this purpose, the second or upper access electrode device 18 is drawn around the phase change material 16.
Bei der Ausführungsform der Fig. 34 ist ebenfalls zwischen dem Phasenumwandlungsmaterial 16 und der zweiten oder oberen Zugriffselektrodeneinrichtung 18 ein thermischer Isolator 40 vorgesehen, wobei aber eine Kontaktierung der zweiten oder oberen Zugriffselektrodeneinrichtung 18 mit dem Phasenumwandlungsmaterial 16 in der Mitte durch ein Kontaktloch realisiert wird.In the embodiment of FIG. 34, there is also a thermal insulator 40 between the phase change material 16 and the second or upper access electrode device 18 provided, but contacting of the second or upper access electrode device 18 with the phase change material 16 is realized in the middle through a contact hole.
Bei der Ausführungsform der Fig. 35 findet dagegen an den Rändern der Schichtstruktur aus Speichermedium 16 oder Phasenumwandlungsmaterial 16, thermischem Isolator 40 und zweiter oder oberer Zugriffselektrodeneinrichtung 18 ein Zugriff statt.In the embodiment of FIG. 35, on the other hand, access takes place at the edges of the layer structure made of storage medium 16 or phase change material 16, thermal insulator 40 and second or upper access electrode device 18.
Sämtliche zuvor beschriebenen Strukturen können mit den nachfolgend aufgelisteten Materialkombinationen ausgebildet sein. Der erste Halbleitermaterialsubstratbereich 21 des Halbleitersubstrats 20 kann zum Beispiel aus p-Silicium bestehen. Entsprechend können dann die Source/Drainbereiche SD11, SD12, SD21, SD22 aus n+-Silicium bestehen. Die Leitfähigkeitstypen oder Leitungstypen können auch ausgetauscht sein. Die Gates Gl und G2 können aus Polysilicium, Polycid, Salicid oder aus einem geeigneten Material gefertigt sein. Als Isolationsmaterialien, insbesondere für die Bereiche 22 und 23 kommen zum Beispiel in Frage Siliciumdioxid, Siliciu- moxinitrid, BPSG oder dergleichen. Ätzstoppmaterialien für die Spacer 32f können zum Beispiel gebildet sein aus Silici- umnitrid, Aluminiumoxid oder dergleichen. Das Material für die ersten oder unteren Zugriffselektrodeneinrichtungen 14, 14-1, 14-2, 14-1', 14-2', also für die Anregungselektrode, die auch als Heizelektrode bezeichnet werden kann, kommen in Frage Tantalnitrid, Tantalsiliciumnitrid, Titannitrid, Ti- tanaluminiumnitrid, Titansiliciumnitrid, Kohlenstoff, Molybdän, Wolfram, Titan-Wolfram und dergleichen. Das Material der Gegenelektrode, also der zweiten oder oberen Zugriffselektrodeneinrichtungen 18 kann sein Aluminium, Kupfer, Wolfram, Silicid oder dergleichen.All of the structures described above can be formed with the material combinations listed below. The first semiconductor material substrate region 21 of the semiconductor substrate 20 can consist of p-silicon, for example. Accordingly, the source / drain regions SD11, SD12, SD21, SD22 can then consist of n + silicon. The conductivity types or line types can also be exchanged. The gates Gl and G2 can be made of polysilicon, polycide, salicide or of a suitable material. Silicon dioxide, silicon oxynitride, BPSG or the like can be used as insulation materials, in particular for regions 22 and 23. Etching stop materials for the spacers 32f can be formed, for example, from silicon nitride, aluminum oxide or the like. The material for the first or lower access electrode devices 14, 14-1, 14-2, 14-1 ', 14-2', that is to say for the excitation electrode, which can also be referred to as the heating electrode, may be used: tantalum nitride, tantalum silicon nitride, titanium nitride, Titanium aluminum nitride, titanium silicon nitride, carbon, molybdenum, tungsten, titanium tungsten and the like. The material of the counter electrode, that is to say the second or upper access electrode devices 18, can be aluminum, copper, tungsten, silicide or the like.
Die Plugs Pl und P2 können bestehen aus Wolfram, Polysilici- um, Kupfer oder Aluminium. Die Metallisierungen für die Leiterbahnen W können zum Beispiel bestehen aus Aluminium und Kupfer. Der thermische Isolator 40 kann zum Beispiel bestehen aus BPSG, Polyimid oder dergleichen. The plugs Pl and P2 can consist of tungsten, polysilicon, copper or aluminum. The metallizations for the conductor tracks W can, for example, consist of aluminum and copper. The thermal insulator 40 may be made of, for example, BPSG, polyimide, or the like.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
1 erfindungsgemäße Halbleiterspeichereinrichtung 10 Speicherzelle1 semiconductor memory device 10 memory cell according to the invention
14 erste Zugriffselektrodeneinrichtung, untere Zugriffselektrodeneinrichtung, Bottomelektrode, Heizelektrode 14-1 erste Zugriffselektrodeneinrichtung, untere Zugriffselektrodeneinrichtung, Bottomelektrode, Heizelektrode 14-1' erste Zugriffselektrodeneinrichtung, untere Zugriffselektrodeneinrichtung, Bottomelektrode, Heizelektrode 14-2 erste Zugriffselektrodeneinrichtung, untere Zugriffselektrodeneinrichtung, Bottomelektrode, Heizelektrode 14-2' erste Zugriffselektrodeneinrichtung, untere Zugriffs- elektrodeneinrichtung, Bottomelektrode, Heizelektrode 16 Speichermedium, Phasenumwandlungsmaterial 16-1 Speichermedium, Phasenumwandlungsmaterial 16-2 Speichermedium, Phasenumwandlungsmaterial 18 Gegenelektrode, zweite Zugriffselektrodeneinrichtung, obere Zugriffselektrodeneinrichtung, Topelektrode14 first access electrode device, lower access electrode device, bottom electrode, heating electrode 14-1 first access electrode device, lower access electrode device, bottom electrode, heating electrode 14-1 'first access electrode device, lower access electrode device, bottom electrode, heating electrode 14-2 first access electrode device, lower access electrode device, bottom electrode 14, heating electrode 'First access electrode device, lower access electrode device, bottom electrode, heating electrode 16 storage medium, phase conversion material 16-1 storage medium, phase conversion material 16-2 storage medium, phase conversion material 18 counter electrode, second access electrode device, upper access electrode device, top electrode
20 Halbleitersubstrat20 semiconductor substrate
21 erster Substratbereich, erster Materialbereich21 first substrate area, first material area
22 zweiter Substratbereich, zweiter Materialbereich, Isolationsbereich 22z Isolationsbereich22 second substrate area, second material area, isolation area 22z isolation area
22' reduzierter oder zurückgezogener Isolationsbereich22 'reduced or withdrawn insulation area
23 Isolationsbereich23 Isolation area
24 Material für die erste Zugriffselektrodeneinrichtung 1424 material for the first access electrode device 14
25 Materialbereich für Phasenumwandlungsmaterial oder Speichermedium25 Material area for phase change material or storage medium
26 Materialbereich für das Speichermedium 1626 Material area for the storage medium 16
27 Ätzstoppschicht27 etch stop layer
32 Ausnehmung, Graben, Trench, Grabenstruktur 32f Ätzstoppschicht, Spacer32 recess, trench, trench, trench structure 32f etch stop layer, spacer
40 thermischer Isolator40 thermal insulator
42 Kontaktloch42 contact hole
42p Stopfen42p stopper
A Anregungselektrode, HeizelektrodeA excitation electrode, heating electrode
E SpeicherelementE storage element
Gl GateGl gate
G2 Gate SDll Source/DrainbereichG2 Gate SDll source / drain area
SD12 Source/DrainbereichSD12 source / drain area
SD21 Source/DrainbereichSD21 source / drain area
SD22 Source/Drainbereich SD22 source / drain area

Claims

Patentansprüche claims
1. Halbleiterspeichereinrichtung1. Semiconductor memory device
- mit mindestens einem Speicherelement (E) in einem Halbleitersubstrat (20) mit Phasenumwandlungsspeicher- effekt, bei welcher die thermische Kopplung des jeweiligen Speicherelements (E) zur Umgebung des Speicherelements (E) durch Reduktion der thermischen Leitfähigkeit zwi- sehen Speicherelement (E) und Umgebung vermindert ausgebildet ist, d a d u r c h g e k e n n z e i c h n e t, dass für das mindestens eine Speicherelement (E) im Halbleitersubstrat (20) jeweils eine Hohlraumanordnung (H) mit mindestens einem Hohlraum (Hl, H2) in räumlicher Nähe zum jeweiligen Speicherelement (E) vorgesehen ist.- With at least one memory element (E) in a semiconductor substrate (20) with phase change memory effect, in which the thermal coupling of the respective memory element (E) to the environment of the memory element (E) by reducing the thermal conductivity between memory element (E) and see Environment is reduced, characterized in that for the at least one memory element (E) in the semiconductor substrate (20) each have a cavity arrangement (H) with at least one cavity (Hl, H2) in spatial proximity to the respective memory element (E).
2. Halbleiterspeichereinrichtung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, - dass für das mindestens eine Speicherelement (E) im2. Semiconductor memory device according to claim 1, d a d u r c h g e k e n n z e i c h n e t, - that for the at least one memory element (E) in
Halbleitersubstrat (20) jeweils eine erste oder untere Zugriffselektrodeneinrichtung (14), eine zweite oder obere Zugriffselektrodeneinrichtung (18) sowie ein zumindest teilweise dazwischen ausgebildetes Speicherme- dium (16) mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektroden (14, 18) kontaktiert vorgesehen ist,A semiconductor substrate (20) is provided with a first or lower access electrode device (14), a second or upper access electrode device (18) and an at least partially formed storage medium (16) with phase-dependent ohmic resistance in contact with the access electrodes (14, 18),
- dass mindestens eine der Zugriffselektrodeneinrichtungen (14, 18), vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung (14) als Anregungselektrode oder Heizelektrode (A) zum lokalen Erhitzen des kontaktierten Speichermediums (16) und damit zum Initiieren einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet ist und dass zumindest ein Hohlraum (Hl, H2) in räumlicher Nähe der Anregungselektrode (A) der jeweiligen Zugriffselektrodeneinrichtung (14, 18) und/oder des Speichermediums (16) zur thermischen Isolierung von der Umge- bung vorgesehen ist.- That at least one of the access electrode devices (14, 18), preferably the first or lower access electrode device (14), is provided and designed as an excitation electrode or heating electrode (A) for locally heating the contacted storage medium (16) and thus for initiating a corresponding phase transformation, and that at least one cavity (Hl, H2) is provided in the spatial vicinity of the excitation electrode (A) of the respective access electrode device (14, 18) and / or the storage medium (16) for thermal insulation from the environment.
3. Halbleiterspeichereinrichtung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass der Anregungselektrode (A) ein Hohlraum (Hl, H2) der Hohlraumanordnung (H) zugeordnet ist und dass der zugeordnete Hohlraum (Hl, H2) zumindest an einen Teil der Anregungselektrode (A) direkt angrenzt.3. A semiconductor memory device according to claim 2, characterized in that the excitation electrode (A) is assigned a cavity (Hl, H2) of the cavity arrangement (H) and that the associated cavity (Hl, H2) is directly adjacent to at least a part of the excitation electrode (A) ,
4. Halbleiterspeichereinrichtung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, dass der zugeordnete Hohlraum (Hl, H2) zumindest einen Teil der Anregungselektrode (A) umgibt.4. The semiconductor memory device as claimed in claim 3, so that the associated cavity (Hl, H2) surrounds at least part of the excitation electrode (A).
5. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass die Anregungselektrode (A) als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/ Drainbereich (SD12, SD21) eines vorgesehenen und zugeord- neten Auswahltransistors (Tl, T2) , insbesondere eines lateralen Auswahltransistors (Tl, T2) ausgebildet ist.5. Semiconductor memory device according to one of claims 2 to 4, characterized in that the excitation electrode (A) as a connection region or plug region or as part thereof to a source / drain region (SD12, SD21) of an provided and assigned selection transistor (T1, T2), in particular a lateral selection transistor (Tl, T2).
6. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass die Anregungselektrode (A) in einer Ausnehmung (22) oder einer Grabenstruktur (22) im Halbleitersubstrat (20) ausgebildet ist. 6. Semiconductor memory device according to one of claims 2 to 5, characterized in that the excitation electrode (A) is formed in a recess (22) or a trench structure (22) in the semiconductor substrate (20).
7. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 6, d a d u r c h g e k e n n z e i c h n e t, dass das Speichermedium (16) als materieller Bereich der Anregungselektrode (A) ausgebildet ist, insbesondere in einem oberen Bereich der Grabenstruktur (22) .7. The semiconductor memory device according to claim 2, wherein the storage medium (16) is designed as a material area of the excitation electrode (A), in particular in an upper area of the trench structure (22).
8. Halbleiterspeichereinrichtung nach einem der vorangehen- den Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass eine Mehrzahl und insbesondere zwei Speicherelemente (E) vorgesehen sind und dass für die Mehrzahl Speicherelemente (E) ein gemein- sa er Speicherbereich (16) oder individuelle Speicherbereiche (16-1, 16-2) vorgesehen sind.8. Semiconductor memory device according to one of the preceding claims, characterized in that a plurality and in particular two memory elements (E) are provided and that for the plurality of memory elements (E) a common memory area (16) or individual memory areas (16-1 , 16-2) are provided.
9. Halbleiterspeichereinrichtung nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, dass die Hohlraumanordnung (H) und insbesondere die jeweiligen Hohlräume (Hl, H2) zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente (E) ausgebildet ist.9. The semiconductor memory device as claimed in claim 8, so that the cavity arrangement (H) and in particular the respective cavities (Hl, H2) is at least partially formed laterally between the plurality of memory elements (E).
10. Halbleiterspeichereinrichtung nach einem der Ansprüche 8 oder 9, d a d u r c h g e k e n n z e i c h n e t, dass für die Mehrzahl Speicherelemente (E) eine gemeinsame zweite Zugriffselektrodeneinrichtung (18) oder indivi- duelle zweite Zugriffselektrodeneinrichtungen (18) vorgesehen sind. 10. Semiconductor memory device according to one of claims 8 or 9, characterized in that a common second access electrode device (18) or individual second access electrode devices (18) are provided for the plurality of memory elements (E).
11. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung mit mindestens einem Speicherelement (E) mit Phasenum- wandlungsspeicheretfekt, - bei welchem die thermische Kopplung des jeweiligen11. Method for producing a semiconductor memory device with at least one memory element (E) with phase change memory effect, in which the thermal coupling of the respective
Speicherelements (E) zur Umgebung des Speicherelements (E) durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement (E) und Umgebung vermindert ausgebildet wird, d a d u r c h g e k e n n z e i c h n e t, dass für das mindestens eine Speicherelement (E) im Halbleitersubstrat (20) jeweils eine Hohlraumanordnung (H) mit mindestens einem Hohlraum (Hl, H2) in räumlicher Nähe zum jeweiligen Speicherelement (E) vorgesehen wird.Memory element (E) to the environment of the memory element (E) is reduced by reducing the thermal conductivity between the memory element (E) and the environment, characterized in that for the at least one memory element (E) in the semiconductor substrate (20) each have a cavity arrangement (H) at least one cavity (Hl, H2) is provided in spatial proximity to the respective storage element (E).
12. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t, dass für das mindestens eine Speicherelement (E) im Halbleitersubstrat (20) jeweils eine erste oder untere Zugriffselektrodeneinrichtung (14) , eine zweite oder obere Zugriffselektrodeneinrichtung (18) sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium (16) mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektroden (14, 18) kontaktiert vorgesehen wird, dass mindestens eine der Zugriffselektrodeneinrichtungen (14, 18), vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung (14) als Anregungselek- trode oder Heizelektrode (A) zum lokalen Erhitzen des kontaktierten Speichermediums (16) und damit zum Initiieren einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet wird, und dass zumindest ein Hohlraum (Hl, H2) in räumlicher Nähe der Anregungselektrode (A) der jeweiligen Zugriffselektrodeneinrichtung (14, 18) und/oder des Speichermediums (16) zur thermischen Isolierung von der Umge- bung vorgesehen wird.12. A method for producing a semiconductor memory device according to claim 11, characterized in that for the at least one memory element (E) in the semiconductor substrate (20) in each case a first or lower access electrode device (14), a second or upper access electrode device (18) and an at least partially in between formed storage medium (16) with phase-dependent ohmic resistance in contact with the access electrodes (14, 18), it is provided that at least one of the access electrode devices (14, 18), preferably the first or lower access electrode device (14) as excitation electrode or heating electrode (A) is provided and formed for locally heating the contacted storage medium (16) and thus for initiating a corresponding phase change, and that at least one cavity (Hl, H2) is provided in close proximity to the excitation electrode (A) of the respective access electrode device (14, 18) and / or the storage medium (16) for thermal insulation from the environment.
13. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 11 oder 12, d a d u r c h g e k e n n z e i c h n e t, - dass der Anregungselektrode (A) ein Hohlraum (Hl, H2) der Hohlraumanordnung (H) zugeordnet wird, und dass der zugeordnete Hohlraum (Hl, H2) zumindest an einen Teil der Anregungselektrode (A) direkt angrenzt.13. A method for producing a semiconductor memory device according to claim 11 or 12, characterized in that - the excitation electrode (A) is assigned a cavity (Hl, H2) of the cavity arrangement (H), and that the assigned cavity (Hl, H2) at least to one Part of the excitation electrode (A) directly adjacent.
14. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, dass der zugeordnete Hohlraum (Hl, H2) zumindest einen Teil der Anregungselektrode (A) umgebend ausgebildet wird.14. A method for producing a semiconductor memory device as claimed in claim 13, so that the associated cavity (Hl, H2) is designed to surround at least part of the excitation electrode (A).
15. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 12 bis 14, d a d u r c h g e k e n n z e i c h n e t, dass die Anregungselektrode (A) als Verbindungsbereich o- der Plugbereich oder als Teil davon zu einem Source/ Drainbereich (SD12, SD21) eines vorgesehenen und zugeordneten Auswahltransistors (Tl, T2) , insbesondere eines lateralen Auswahltransistors (Tl, T2) ausgebildet wird.15. A method for producing a semiconductor memory device according to one of claims 12 to 14, characterized in that the excitation electrode (A) as a connection region or the plug region or as part thereof to a source / drain region (SD12, SD21) of an intended and assigned selection transistor (Tl , T2), in particular a lateral selection transistor (Tl, T2).
16. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 12 bis 15, d a d u r c h g e k e n n z e i c h n e t, dass die Anregungselektrode (A) in einer Ausnehmung (22) oder einer Grabenstruktur (22) im Halbleitersubstrat (20) ausgebildet wird.16. A method for producing a semiconductor memory device according to one of claims 12 to 15, characterized in that that the excitation electrode (A) is formed in a recess (22) or a trench structure (22) in the semiconductor substrate (20).
17. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 12 bis 16, d a d u r c h g e k e n n z e i c h n e t, dass das Speichermedium (16) als materieller Bereich der Anregungselektrode (A) ausgebildet wird, insbesondere in einem oberen Bereich der Grabenstruktur (22) .17. A method for producing a semiconductor memory device according to one of claims 12 to 16, so that the storage medium (16) is designed as a material area of the excitation electrode (A), in particular in an upper area of the trench structure (22).
18. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 11 bis 17, d a d u r c h g e k e n n z e i c h n e t, - dass eine Mehrzahl und insbesondere zwei Speicherelemente (E) vorgesehen wird und dass für die Mehrzahl Speicherelemente (E) ein gemeinsamer Speicherbereich (16) oder individuelle Speicherbereiche (16-1, 16-2) vorgesehen werden.18. A method for producing a semiconductor memory device according to one of claims 11 to 17, characterized in that - a plurality and in particular two memory elements (E) is provided and that for the plurality of memory elements (E) a common memory area (16) or individual memory areas (16 -1, 16-2) can be provided.
19. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 18, d a d u r c h g e k e n n z e i c h n e t, dass die Hohlraumanordnung (H) und insbesondere die je- weiligen Hohlräume (Hl, H2) zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente (E) ausgebildet wird.19. A method for producing a semiconductor memory device according to claim 18, so that the cavity arrangement (H) and in particular the respective cavities (Hl, H2) are formed at least partially laterally between the plurality of memory elements (E).
20. Verfahren zum Herstellen einer Halbleiterspeichereinrich- tung nach einem der Ansprüche 18 oder 19, d a d u r c h g e k e n n z e i c h n e t, dass für die Mehrzahl Speicherelemente (E) eine gemeinsame zweite Zugriffselektrodeneinrichtung (18) oder indivi- duelle zweite Zugriff s'elektrodeneinrichtungen (18) vorgesehen werden.20. A method for producing a semiconductor memory device according to one of claims 18 or 19, characterized in that for the plurality of memory elements (E) a common second access electrode device (18) or individual duelle second access s ' electrode devices (18) are provided.
21. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 11 oder 20, d a d u r c h g e k e n n z e i c h n e t, dass die Hohlraumanordnung (H) und insbesondere die jeweiligen Hohlräume (Hl, H2) innen mit einer dünnen Schicht aus Si02 oder BPSG ausgekleidet werden. 21. A method for producing a semiconductor memory device according to one of claims 11 or 20, characterized in that the cavity arrangement (H) and in particular the respective cavities (Hl, H2) are lined on the inside with a thin layer of Si0 2 or BPSG.
EP03788820A 2002-11-26 2003-11-24 Semiconductor memory device and method for the production thereof Withdrawn EP1565949A2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10255117 2002-11-26
DE10255117A DE10255117A1 (en) 2002-11-26 2002-11-26 Semiconductor memory device and method for its production
PCT/DE2003/003885 WO2004049440A2 (en) 2002-11-26 2003-11-24 Semiconductor memory device and method for the production thereof

Publications (1)

Publication Number Publication Date
EP1565949A2 true EP1565949A2 (en) 2005-08-24

Family

ID=32318689

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03788820A Withdrawn EP1565949A2 (en) 2002-11-26 2003-11-24 Semiconductor memory device and method for the production thereof

Country Status (5)

Country Link
US (1) US20050270826A1 (en)
EP (1) EP1565949A2 (en)
AU (1) AU2003292985A1 (en)
DE (2) DE10255117A1 (en)
WO (1) WO2004049440A2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845567A1 (en) * 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof.
US7515454B2 (en) * 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
JP5570953B2 (en) 2010-11-18 2014-08-13 株式会社東芝 Nonvolatile semiconductor memory device and method of manufacturing nonvolatile semiconductor memory device
SG10201408390TA (en) * 2010-11-18 2015-01-29 Toshiba Kk Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192715A (en) * 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US5591501A (en) * 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6750079B2 (en) * 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
BR0009308A (en) * 1999-03-25 2001-12-18 Energy Conversion Devices Inc Memory element
US6509623B2 (en) * 2000-06-15 2003-01-21 Newport Fab, Llc Microelectronic air-gap structures and methods of forming the same
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6487110B2 (en) * 2000-09-27 2002-11-26 Canon Kabushiki Kaisha Nonvolatile solid-state memory device using magnetoresistive effect and recording and reproducing method of the same
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6649928B2 (en) * 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6847535B2 (en) * 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
KR100481865B1 (en) * 2002-11-01 2005-04-11 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100773537B1 (en) * 2003-06-03 2007-11-07 삼성전자주식회사 Nonvolatile memory device composing one switching device and one resistant material and method of manufacturing the same
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100623181B1 (en) * 2004-08-23 2006-09-19 삼성전자주식회사 Phase-changeable memory device and method of manufacturing the same
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
KR100807223B1 (en) * 2006-07-12 2008-02-28 삼성전자주식회사 Phase changeable material layer, method of forming phase changeable material layer and methods of manufacturing a phase changeable memory device using the same
KR100766504B1 (en) * 2006-09-29 2007-10-15 삼성전자주식회사 Semiconductor device and method of fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004049440A2 *

Also Published As

Publication number Publication date
DE10394112D2 (en) 2005-10-20
WO2004049440A3 (en) 2004-10-07
DE10255117A1 (en) 2004-06-17
AU2003292985A1 (en) 2004-06-18
AU2003292985A8 (en) 2004-06-18
US20050270826A1 (en) 2005-12-08
WO2004049440A2 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
DE102005014507B4 (en) Semiconductor memory with charge trapping memory cells and its manufacturing method
DE10339070B4 (en) Production method for a lateral phase change memory
EP1708292B1 (en) Connection electrode for phase change material, corresponding phase change memory element and production method thereof
DE10361695B3 (en) Transistor structure for dynamic random-access memory cell has recess structure between source/drain regions and vertical gate electrode enclosing active region on at least 2 sides
DE102018122648B4 (en) Memory devices and methods of making the same
DE60307214T2 (en) Method for producing a resistive 1T1R memory cell array
DE10128482A1 (en) Production of a semiconductor memory comprises forming edge regions in an insulating region using a spacer element after forming the recess to expose the surface region of an access electrode arrangement
DE102018110017B4 (en) SEMICONDUCTOR MEMORY DEVICE AND PRODUCTION METHOD THEREOF
DE102005001902A1 (en) Sub-lithographic contact structure manufacture, for semiconductor device, involves etching resistance changing material in through holes and separating layer from electrically conducting material to form contact electrode
EP1859480A1 (en) Production of a carrier wafer contact in soi trench insulated integrated circuits provided with a high-voltage components
DE102004043856A1 (en) Method for producing a memory cell arrangement and memory cell arrangement
DE102005026944A1 (en) Contact Scheme for memory arrangement and manufacturing method thereof
DE102020112783A1 (en) NON-VOLATILE STORAGE ARRANGEMENT AND MANUFACTURING TECHNOLOGY
DE102004011430B4 (en) Semiconductor memory device
DE102022100084A1 (en) ACCESS TRANSISTOR WITH A METAL OXIDE BARRIER LAYER AND METHOD OF PRODUCTION THEREOF
DE10258194B4 (en) Semiconductor memory with charge-trapping memory cells and manufacturing process
DE112020003521B4 (en) METHOD OF FORMING A MAGNETIC RANDOM ACCESS STORAGE UNIT
DE19732870A1 (en) Semiconductor read-only memory cell, e.g. EEPROM cell
DE60220015T2 (en) Contact structure, phase change memory cell and their production process with elimination of double contacts
EP1709681B1 (en) Semiconductor memory cell and corresponding method of producing the same
WO2004049440A2 (en) Semiconductor memory device and method for the production thereof
DE102006040238A1 (en) Transistor arrangement for selecting one memory cell from multiple memory cells in substrate, has memory cell, and one wordline forms in one wordline trench of multiple gate electrodes at side panel of active areas of two adjacent set
DE102007054641A1 (en) Integrated circuit, has selection transistor designed as vertical transistor, and metalliferous region partially staying in connection with earth plate and/or ground plate, where metalliferous region extends below selection transistor
DE60222373T2 (en) Sublithographic contact structure, phase change memory cell with optimized heating structure and their manufacturing process
DE102004015899B4 (en) Manufacturing method for a PCM memory element

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050502

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20061011

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100601