EP1565784A1 - Dispositif d'affichage a cristal liquide nematique bistable et procede de commande d'un tel dispositif - Google Patents

Dispositif d'affichage a cristal liquide nematique bistable et procede de commande d'un tel dispositif

Info

Publication number
EP1565784A1
EP1565784A1 EP03789475A EP03789475A EP1565784A1 EP 1565784 A1 EP1565784 A1 EP 1565784A1 EP 03789475 A EP03789475 A EP 03789475A EP 03789475 A EP03789475 A EP 03789475A EP 1565784 A1 EP1565784 A1 EP 1565784A1
Authority
EP
European Patent Office
Prior art keywords
pixel
signal
liquid crystal
phase
addressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03789475A
Other languages
German (de)
English (en)
Inventor
Philippe Martinot-Lagarde
Alain Boissier
Jacques Angele
François Leblanc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
France Brevets SAS
Original Assignee
Nemoptic SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nemoptic SA filed Critical Nemoptic SA
Publication of EP1565784A1 publication Critical patent/EP1565784A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1391—Bistable or multi-stable liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers

Definitions

  • the present invention relates to the field of liquid crystal display devices and more precisely a method and a device for controlling the switching of a bistable nematic display.
  • a general aim of the present invention is to improve the bistable display devices described in document [1]. These devices are generally called "BiNem". This terminology will be used in the context of this patent application. The structure of these devices will be described in more detail below. STATE OF THE ART Depending on the physical nature of the liquid crystal used, a distinction is made between nematic, cholesteric, smectic, ferroelectric devices, etc.
  • nematic displays which are the subject of the present invention, a nematic, achiral or chiralised, for example by adding a chiral dopant, is used. In this way, a spontaneous uniform or slightly twisted texture is obtained, the pitch of the helix of which is greater than a few micrometers.
  • the orientation and anchoring of the liquid crystal near the surfaces delimited by substrates are defined by layers or alignment treatments applied to said substrates. In the absence of a field, a uniform or slightly twisted nematic texture is imposed in this way.
  • nematics twisted nematics (TN for Twisted Nematic), super twisted (STN for Super Twisted Nematic), with electrically controlled birefringence (ECB for Electrically Controled Birefringence), vertically aligned nematics (VAN for Vertically Aligned Nematic), nematic switching in the plane of the plane substrate (IPS for In Plane Switching) etc.
  • TN Twisted Nematic
  • STN Super Twisted Nematic
  • EBC Electrically Controled Birefringence
  • VAN Vertically aligned nematics
  • IPS In Plane Switching
  • bistable, multistable or metastable nematics Another class of nematic displays is that of bistable, multistable or metastable nematics. In this case at least two distinct textures, stable or metastable in the absence of a field, can be produced in the cell. Switching between the two states is achieved by the application of appropriate electrical signals. Once the image is registered, it remains memorized in the absence of a field, thanks to the bistability.
  • This memory of bistable displays is very attractive for many applications. On the one hand, it allows a low refresh rate of the images (only when you want to change it), very favorable for reducing the consumption of portable devices. On the other hand the memory allows a very high rate of multiplexing, with an image quality independent of the number of lines. Description of the bistable screen called BiNem (figure 1)
  • FIG. 1 A new bistable display is described in document [1].
  • This display is shown schematically in FIG. 1. It consists of a layer of nematic liquid crystal 10 chiralised or cholesteric placed between two plates or substrates 20, 30 of which at least one is transparent. Two electrodes 22, 32 disposed respectively on the substrates 20, 30 make it possible to apply electrical control signals to the chiralised nematic liquid crystal 10 located between them.
  • anchoring layers 24, 34 orient the molecules of the liquid crystal 10 in the desired directions.
  • On a master slide 20 the anchoring 24 of the molecules is strong and slightly inclined.
  • On the slave blade 30 it is weak and flat.
  • the anchoring 24, 34 of the molecules 10 on these surfaces 22, 32 is monostable.
  • An optical system completes the device.
  • the two bistable textures U (uniform or slightly twisted) and T (twisted) of the liquid crystal, illustrated respectively on the left and on the right of FIG. 1, are stable without applied field.
  • the angle between the anchoring direction on the master blade 20 and on the slave blade 30 is small or zero.
  • BiNem structure An advantage of the BiNem structure is that the two textures U and T are planar, which makes it possible to obtain a good angle of view without compensation film.
  • the optical performance of BiNem in a reflective configuration is described, for example, in document [5]. Switching mode between BiNem textures
  • the two bistable textures U and T are topologically distinct. It is impossible to transform them one into the other by a continuous deformation of the volume.
  • the transformation of a texture U into a texture T or vice-versa therefore requires either the breaking of the anchoring on the surfaces, induced by a strong external field, or the displacement of a line of inclination. This second phenomenon, much more slow than the first, may be overlooked and will not be detailed later.
  • Any alignment layer of a liquid crystal can be characterized by an overlying anchoring energy Az. This energy is always over. We show that there is then a threshold field E c also finite (breaking threshold of the anchor), which gives the surface, whatever the previous texture without field, a homeotropic texture (H).
  • the breaking of the anchor requires the application of a field at least equal to the threshold field E c .
  • This field must be applied long enough for the reorientation of the liquid crystal in the vicinity of the surface to result in the homeotropic texture, as shown diagrammatically in the center of FIG. 1. This minimum time depends on the amplitude of the field applied, but also on the characteristics. physical properties of the liquid crystal and the alignment layer. In the static case (fields applied for a few
  • a typical value of Vc is 16 V for a BiNem.
  • the anchoring is said to be broken when the molecules are normal to the blade in the vicinity of this surface, and the restoring torque exerted by the surface on these molecules is zero.
  • the difference between the orientation of the molecules and the normal to the surface is sufficiently small, for example less than 0.5 °, and that the torque which is applied to the molecules on the surface is sufficient weak (such a state is shown schematically in the center of Figure 1).
  • the nematic molecules near the broken surface 34 are in unstable equilibrium when the electric field is cut, and can either return to their initial orientation, or rotate in direction reverse and induce a new texture differing from the initial texture by a 180 ° twist.
  • the control of the final texture depends on the form of the applied electrical signal, in particular on the way in which this field is brought back to zero.
  • Az viscosity of rotation of the liquid crystal This time is typically of the order of ten microseconds.
  • the switching of the strong surface 24 in such a short time induces a strong flow near this surface, which diffuses in the volume and reaches the weak surface (slave blade 30) after a characteristic time less than the microsecond.
  • the shear induced on the weak surface (slave blade 30) creates a hydrodynamic torque on the molecules of this surface. This torque is in the opposite direction to the elastic torque induced by the inclination of the master blade 20.
  • the hydrodynamic torque on the weak surface 34 is the strongest. It promotes the twisted texture T shown schematically on the right of Figure 1.
  • the elastic torque on the weak surface 34 is the strongest, it induces the uniform texture U shown diagrammatically on the left of FIG. 1.
  • volume relaxation ⁇ vo ⁇ equal to - -, where d is the thickness of the
  • Phase C consists in applying an electrical signal adapted to break the anchor on the slave blade 30. In general, the shorter phase C, the more we must increase the peak amplitude of the applied signal.
  • Second phase selection phase, noted S.
  • phase S The voltage applied during phase S must allow the selection of one of the two bistable textures U or T. Given the effect explained above, this is the shape of the descent of the electric pulse applied to the terminals of each pixel which conditions the passage from one texture to another.
  • phase C breaking of the anchor
  • phase C of breaking of the anchor it is necessary to apply a pulse providing a field greater than the breaking field of anchoring on the slave plate 30 and wait the time necessary for the molecules to rise in the pixel as illustrated in the center of FIG. 1.
  • the breaking field is a function of the elastic and electrical properties of the liquid crystal material 10 and of its interaction with the anchoring layer 34 deposited on the slave plate 30 of the cell. It is variable from a few volts to ten volts per micron.
  • the time to raise the molecules is proportional to the rotational viscosity ⁇ and inversely proportional to the dielectric anisotropy of the material used as well as to the square of the applied field. In practice, this time can drop to a few microseconds for fields of 20 volts per micron.
  • Phase S Selection of the texture It is then enough to reduce the field quickly, creating in a few microseconds or at most in a few tens of microseconds a sudden drop in the control voltage.
  • This sudden drop in voltage, of amplitude at least equal to a value ⁇ V is such that it is capable of inducing, in the liquid crystal, a sufficiently intense hydrodynamic effect.
  • this fall ⁇ V must imperatively pass the applied voltage from a value greater than the anchor breaking voltage V c to a value less than this.
  • An example of a signal for passing to the texture T is a signal of the niche type, of amplitude PI> Vc and PI> ⁇ V. Its duration must be sufficient to break the anchor. The descent of PI to 0 with PI> ⁇ V allows the selection of T (see Figure 2).
  • a signal for passing to the texture T is a signal with two plates comprising a first sequence of anchoring break of duration ⁇ i and of amplitude PI with PI> Vc, followed by a second selection sequence of duration ⁇ 2 and of amplitude P2 such that either P2> ⁇ V, or PI - P2> ⁇ V.
  • the fall time of the applied field must be less than a tenth of its duration or 30 micro seconds in the case of long pulses (greater than 1 ms).
  • phase C of breaking of the anchor it is necessary to apply a field greater than the breaking field of the anchor on the slave blade 30 for a time sufficient to lift the molecules as in the case of registration in the state T cited above.
  • the signal is either a pulse of duration ⁇ i and of amplitude PI followed by a ramp of duration ⁇ 2 whose descent time is greater than three times the duration of the impulse (Figure 3), that is, a staircase descent.
  • An example of a signal for passing to the texture U is a signal with two plates comprising a first break sequence of duration ⁇ i and of amplitude PI (PI> Vc), followed by a second selection sequence of duration ⁇ 2 and d amplitude P2 such that P2 ⁇ V and PI - P2 ⁇ V.
  • the staircase descent of two landings is more easily achievable with the means of digital electronics.
  • the first plate (PI, ⁇ 0) corresponds to the anchoring break phase
  • the second plate ( P2, ⁇ 2 ) allows the selection of the texture by the value of P2.
  • This signal is illustrated in FIG. 4.
  • a value P2T corresponds to a value of P2 allowing passage to T (for given PI)
  • a value P2U corresponds to a value of P2 allowing passage to a texture U (for given PI).
  • the column signals are applied at the same time to all the pixels of the line.
  • This method makes it possible to address an image in a total time equal to the addressing time of a line multiplied by the number of lines n. With this method, it suffices m + n connections to address a screen of mxn pixels, where m is the number of columns of the considered matrix.
  • a multiplex matrix screen is illustrated in Figure 5.
  • the electrical signal seen by the pixel is the difference between the signal applied to the line and the signal applied to the column whose pixel is the intersection.
  • This screen principle drawn in FIG. 5 is said to be "passive screen".
  • a row electrode is common to all the pixels in this row and a column electrode is common to all the pixels in this column.
  • the conductive electrodes must be transparent.
  • the material used by all manufacturers is ITO (mixed indium and tin oxide).
  • a pixel is sensitive to column signals during the entire addressing time of the image, and not only during the activation time of its line. That is to say that a pixel of the screen receives, during the registration time of the image, successively the column signals of its entire column.
  • the signals applied to the pixel outside the time of selection of its line as parasitic signals, which intervene in the electro-optical response of the liquid crystal pixel. More precisely, for passive matrices of type TN, STN or one of their variants under the usual operating conditions, the state of the liquid crystal in a pixel depends almost exclusively only on the mean square value (RMS for Root Mean Square) of the voltage applied to it during the image addressing time.
  • RMS Root Mean Square
  • the final state of the liquid crystal molecules, or ultimately the optical transmission of the pixel is determined by the RMS value of the voltage applied during the addressing time of the image.
  • the refresh rate of the images is imposed by the sensitivity of the eye to flicker, typically 50 Hz. Sensitivity to the RMS value and fixed cadence result in a limitation of the number of lines of the screen expressed by the criterion. by Alt and Plesko (document [2]).
  • the multiplexing of a passive screen is therefore suitable for medium resolution LCDs. Multiplexing applied to BiNem
  • the pixel signal must be decomposed into a line signal, common to all the pixels, and a column signal which according to its sign will make it possible to obtain either the texture U or the texture T.
  • FIG. 6 shows an example of signals line and column allowing to realize the adequate pixel signal.
  • the line signal (FIG. 6a) comprises two plates: the first provides a voltage Al for a time ⁇ Xl the second provides a voltage A2 for a time ⁇ 2 .
  • the column signal (FIGS. 6b for the passage in U and 6c for the passage in T) of amplitude C is applied only during the time ⁇ 2 , in positive or in negative according to which one wants to erase (ie to obtain the state U) or register (ie obtain state T).
  • a time ⁇ 3 separates two line pulses.
  • FIGS. 6d and 6e illustrate the signals applied respectively to the terminals of an erased pixel (passage in U) and to the terminals of an inscribed pixel (passage in T).
  • the switching principle based on the shape of the falling edge of the pixel signal is specific to BiNem.
  • the writing time of an image of n lines is equal to n times the addressing time of a line.
  • the line time is 2 ms, i.e. for 160 lines an image time of 320 ms and for 480 lines an image time of 960 ms.
  • This technique is nevertheless limited to gains in speed of the order of a factor of 2 or 3, insufficient to reach the rate around 50 Hz on a medium resolution display (typically 300 lines).
  • Standard liquid crystals are also sensitive to the RMS value of the applied voltage, but this value influences the state of the pixel not only during image registration, but permanently since they must be constantly addressed to present the desired optical state.
  • BiNem is that switching to the texture T requires applying a steep voltage drop to the pixel.
  • a double plateau type signal with sufficient voltage drop propagates along the entire ITO line to the last pixel of the line. Due to the electrical characteristics of the line (RC), the shape of the pulse will be modified during its propagation. It is fundamental that its shape on arrival on the last pixel is always compatible with switching to T.
  • RC electrical characteristics of the line
  • T-switching takes place if the voltage drop (from 90% to 10% of its value) takes place in less than a time Tt of approximately 30 ⁇ s.
  • the propagation on the line is given by a diffusion equation.
  • the line impedance is calculated analytically.
  • the rise or fall time (90% -10%) at the end of the line for a step applied at the start of the line is 0.9.Td.
  • TFT Thin Film Transistor
  • FIG. 11 The principle of active addressing of a liquid crystal pixel, using for example a thin film transistor (TFT for Thin Film Transistor), generally of the MOS type, is illustrated in FIG. 11.
  • TFT Thin Film Transistor
  • Each pixel is addressed through a switch 40 (TFT) which connects it to its column 45 during the addressing phase (line time) and which isolates it from the external environment during the maintenance phase (frame time or addressing of the whole image), which allows maintain a constant voltage across its terminals throughout the duration of the frame.
  • activation of the switch is caused by a sequential scanning of the lines 46 of the screen (as for multiplex addressing), or a closing voltage is applied (to make the transistor pass) during the corresponding line time, and a opening voltage (to make the transistor blocking) during the addressing of the other lines.
  • the line 46 is thus connected to the gate 41 of the MOS transistor 40 which controls the opening or closing of the latter, the column 45 at the source 42, and the drain 43 at the control electrode 47 of the crystal pixel liquid.
  • the counter electrode 48 is common to all the pixels.
  • Each pixel proper of liquid crystal can be assimilated to a cell comprising in parallel a capacity C C ⁇ _ and a resistance
  • a current passes through the resistor Ron of the transistor and charges the aforementioned cell (C C , RC L ) -
  • a leakage current can discharge the capacitance C CL through the parallel resistor R CL .
  • a storage capacity Cs is generally added in parallel with the CCL capacity of the liquid crystal, at the cost of increasing the complexity of the TFT technology.
  • Rpc total resistance of the column track which transports the data to the pixel
  • Cpc total capacity of the column track which transports the data to the pixel
  • 75 Hz corresponds to a frame time of 13 ms, and 13 ⁇ s per line are necessary to address 1000 lines.
  • the line time to charge the capacity of the liquid crystal must be of the order of one to a few tens of ⁇ s. This imposes a low value for the Ron of the transistor. If this condition is satisfied, high addressing rates of high resolution images are possible with this method.
  • the transistor When the transistor is blocking, the voltage is maintained across the pixel, which is isolated from the parasitic column signals for the entire frame time.
  • the constraint of multiplexing (criterion of Alt and Pleshko) is lifted, a large number of pixels can be addressed.
  • the limitation is, to maintain a given gray level, that the voltage across the pixel is maintained at a given value, and does not vary more than the voltage difference between 2 gray. For this, the pixel leakage resistance must be less than a certain value, which imposes a constraint both on the Roff of the transistor and on the resistivity R CL of the liquid crystal.
  • Maintaining the initial gray level The voltage across the pixels must be maintained with a variation of less than 10 mV during the frame time (13 ms). This constraint imposes a high Roff of the transistor and a resistivity of the liquid crystal.
  • TFTs use a thin layer of amorphous silicon (a-Si) and are coupled to TN (Twisted Nematic) mode.
  • a-Si amorphous silicon
  • TN Transmission Nematic
  • the TFT is rather associated with IPS (In Plane Switch 90) or MVA (Multidomain Vertically Aligned) modes with a better view angle.
  • TFT screens for mobile applications are their considerable electrical consumption.
  • a 15-inch diagonal TFT matrix monitor commonly consumes nearly 20 W, approximately half of which is used for backlighting.
  • This situation stems both from the non-bistable nature of the usual TFT screens (which exploit the TN effect), but also from the low light efficiency of the TFT technology.
  • One of the main causes of this low efficiency is the existence of a poor opening rate.
  • the backlight is practically compulsory for the usual light atmospheres.
  • the autonomy of such a TFT screen device when it is not connected to a power supply network can only be low. This trend is accentuated with TFT-IPS technology.
  • the angle of view of this technology is indeed comparable to that of Binem screens, but the existence of a network of low-pitch electrodes for applying the lateral field to the pixels further reduces the opening rate.
  • the power of the lighting system, and therefore the consumption of the device must be greater than that of a conventional TFT with equivalent image brightness.
  • IPS devices require significantly higher operating voltages to those of conventional TFT screens. The energy balance is therefore again degraded.
  • the additional cost induced by the choice of IPS technology represents a real obstacle for many mass applications. Not only is the power consumption of TFT screens high, but its non-bistable nature makes it impossible, even in favorable cases, to lower it. DESCRIPTION OF THE INVENTION
  • the invention aims to propose new means for improving the state of the art.
  • This object is achieved in the context of the present invention thanks to a display device comprising a matrix screen with bistable nematic liquid crystal and with anchoring breakage, characterized in that it comprises:
  • components capable of passing between a non-passing state and a passing state, disposed respectively between a control electrode associated with each pixel and a display state control link, and
  • input signals comprising at least two phases separated by a controlled time interval: a first phase during which the input signal has an amplitude sufficient to authorize the breaking of the anchoring of the liquid crystal on the associated pixel, then a second phase during which the amplitude of the input signal is controlled to select one of the two bistable states of the liquid crystal, the time interval between the two phases being adapted to ensure the breaking of the anchoring of the liquid crystal on said associated pixel before the application of the second phase of input signal.
  • the aforementioned components are formed of switches controlled between a non-conducting state and a state passing by an addressing signal, and are respectively disposed between a control electrode associated with each pixel and a state command link display
  • the device comprises means capable of defining addressing signals comprising at least two active phases driving a switch in the on state, separated by a controlled time interval, and suitable for applying to the input of each controlled switch, via the state control link, in synchronism with the active phases of the addressing signal making it selectively conducting, input signals comprising at least two phases: first phase during which the input signal has a sufficient amplitude to authorize the breaking of the anchoring of the liquid crystal on the associated pixel, then a second phase during which the amplitude of the input signal is controlled to select one of the two bistable states of the liquid crystal, the time interval between the two phases being adapted to ensure the breaking of the anchoring of the liquid crystal on said associated pixel before the application ion of the second phase of the input
  • matrix screen should not be considered as limited to a regular arrangement of pixels in rows and columns. It includes any arrangement of pixels in the form of n groups of m associated elements, for example n digits each formed of m elements.
  • the present invention also relates to a method for electrically controlling a matrix screen with bistable nematic liquid crystal and anchoring breakage, characterized in that it comprises: - the supply of components capable of passing between a non-conducting state and a on state, arranged respectively between a control electrode associated with each pixel and a display state control link and that it comprises the stages consisting, for the electrical control, of: - applying to the input of each aforementioned component , via the state control link, input signals comprising at least two phases separated by a controlled time interval: a first phase during which the input signal has an amplitude sufficient to authorize the breaking of the anchoring of the liquid crystal on the associated pixel, then a second phase during which the amplitude of the input signal is controlled to select one of the two bistable states of the liquid crystal, the interval of the time between the two phases being adapted to ensure the breaking of the anchoring of the liquid crystal on said associated pixel before the application of the second phase of the input signal.
  • the screen according to the present invention uses two textures, one uniform or slightly twisted in which the molecules are at least substantially parallel to each other, and the other which differs from the first by a twist of the order of plus or minus 180 °.
  • FIG. 1 previously described, schematically represents a Binem screen, conforming to the state of the art
  • FIG. 2 previously described, represents an example of a pixel pixel signal, for switching to the T state, for such a screen
  • FIG. 3 previously described, shows an example of a pixel signal with progressive falling edge, for switching in the U state, for such a Binem screen,
  • FIG. 4 shows an example of a pixel signal with two plates, allowing the selection of the texture as a function of the value P2 of the second plate of the pulse applied across the pixels, for such a Binem screen,
  • FIG. 5 previously described, schematically represents a multiplex matrix screen
  • FIG. 6, previously described, represents an example of row and column signals, for a pixel, in a multiplex mode, for a screen
  • FIG. 7 previously described, represents an electrical signal at the terminals of a pixel of a Binem screen in multiplex mode
  • FIG. 8 previously described, gives another representation of a multiplex display
  • FIG. 9 previously described, illustrates an equivalent electrical diagram of a line of a multiplex liquid crystal display, of the Binem screen type in multiplex mode,
  • FIG. 10 represents the evolution of the shape of the falling edge of the voltage applied to a pixel of a Binem type screen in multiplex mode, during propagation along a line, for a square resistance ITO of 30 ⁇ in Figure 10a and 15 ⁇ in Figure 10b, respectively .
  • FIG. 11, previously described schematically represents the general principle of active addressing, in accordance with the state of the art,.
  • FIG. 12 previously described, represents the equivalent electric diagram of a pixel of liquid crystal addressed by a transistor, respectively in the on state in FIG. 12a and in the blocking state in FIG. 12b,
  • FIG. 13 represents the addressing of a screen called “active Binem", in accordance with the present invention, for switching as desired in the U state or in the T state, according to a first implementation option comprising 3 successive phases or stages of application of control signals, more precisely FIG. 13a represents the addressing signal applied to the gate of a transistor, FIG. 13b represents two variants of the state control signal applied to the source of the transistor to obtain the states U and T respectively, FIGS. 13c and 13d respectively represent the resulting signal available on the drain of the transistor and consequently on the pixel, in the case of a transition to the state U and in the case of a transition to state T, and FIG. 13e schematically represents a second addressing signal offset from that of FIG. 13a and intended for a second line of the display,
  • FIG. 14 represents the equivalent electrical diagram of a pixel of liquid crystal of Binem type addressed by a transistor, for example of TFT type, according to a second implementation option comprising two successive phases or stages of application of control signals ,
  • FIG. 15 schematically represents the addressing of a screen called "active Binem” in accordance with the present invention for switching as desired in the U state or in the T state according to a second implementation option comprising two phases or successive steps of applying control signals
  • FIG. 15a represents the addressing signal applied to the gate of a transistor
  • FIG. 15b represents the state control signal applied to the source of the transistor
  • FIGS. 15c and 15d respectively represent the signal resulting available on the drain of the transistor and consequently on the pixel, in the case of a transition to the state T and in the case of a transition to the state U
  • FIG. 15e schematically represents a second signal d addressing offset from that of FIG. 15a and intended for a second line of the display
  • FIG. 16 schematically represents the electric voltage across a pixel according to the present invention for the transition to the state T
  • FIG. 17 schematically represents the addressing line voltage applied to the gate of a transistor in the context of the first option according to the present invention
  • - Figure 18 shows an example of addressing line voltage applied to the gate of a transistor in the case of the second option according to the present invention
  • - Figure 19 schematically shows an example of addressing of an active Binem according to the first option comprising three successive applications of control voltage, for a simulated pixel signal for passing through a texture T, FIG. 19b representing a partial enlarged view of the rising and falling edges of the signal of FIG. 19a,
  • FIG. 20 represents an illustration similar to FIG. 19 for a simulated pixel signal for the transition to texture U,
  • FIG. 21 represents the addressing of an active Binem according to the second option in accordance with the present invention comprising two successive applications of control voltage, for a simulated pixel signal for switching to texture T, here again FIG. 21b representing a partial view on an enlarged scale of the rising and falling edges of the signal of FIG. 21a,
  • FIG. 22 represents a view similar to FIG. 21a for a simulated pixel signal for the transition to texture U,
  • FIG. 23 schematically represents an alternative embodiment in accordance with the present invention comprising switching means in the form of a diode for each pixel
  • FIG. 24 schematically represents another variant embodiment in accordance with the present invention comprising switch means in the form of two head-to-tail diodes for each pixel
  • FIG. 25 represents the response of a diode used in the variant of FIG. 23, and
  • FIG. 26 represents the response of two diodes mounted head to tail used in the context of the variant of FIG. 24.
  • the general structure of the screen according to the present invention is identical to the structure of a conventional TFT screen as illustrated in FIG. 11.
  • the cell is made with a smaller thickness than for standard technologies, the cell is filled with a liquid crystal suitable for BiNem, so as to obtain the two texture U and T as illustrated in FIG. 1, and thus a cell operation in BiNem mode.
  • one of the electrodes is connected to the drain 41 of a respective transistor 40, forming a switch
  • the source 42 of the latter is connected to a link or state control track, for example a column 45, to receive a state control signal
  • the gate 41 of the transistor is connected to a link or control or addressing track, for example a line 46, to receive a control or address signal
  • the counter electrode is connected to a common potential, for example ground, common to all pixels.
  • nm controlled switches 40 For a screen of nm pixels grouped in the form of n groups of m elements, for example n rows of m columns, it is thus provided nm controlled switches 40, a network of n conductive tracks forming their address lines and a network of m conductive tracks forming transistor control columns.
  • the gate 41 of this transistor 40 when an adequate signal is applied to the gate 41 of this transistor 40, it is turned on.
  • the voltage applied to the source 42 thereof is then found on the drain 43 of the transistor and therefore on the associated electrode 47 thereof.
  • the pixel formed by the liquid crystal placed between two electrodes constitutes a capacitor capable of retaining this voltage across its terminals during the transition to the blocking state of the transistor, that is to say when the applied addressing signal is cut off. on his grid.
  • the abovementioned switch transistors associated with each pixel will be called: "TFT" (for Thin Film Transistor in English).
  • TFT Thin Film Transistor
  • the present invention should not be considered as being limited to any technology for producing controlled switches. It encompasses any technology capable of performing such a function.
  • a system with one or more diodes can be envisaged.
  • the TFTs 40 make it possible to isolate all the pixels of the screen except those associated with the addressed line 46 which are each connected, by their column track 45, to a column driver.
  • a standard standard TFT addressing requires addressing and controlling all the pixels in each frame, while the biNem bistability allows selective control of only the pixels whose state is changed between each frame. Very individualized addressing taking bistability into account is thus possible. We will call this mode "selective addressing". More specifically, in the context of the present invention, at each addressing of a line, the pixels which must change state must receive a switching signal on the source of their associated transistor, to ensure successively an anchoring break then a selection, the others can remain connected to ground, i.e. receive a zero voltage via their transistor placed in the on state (indeed such a zero voltage cannot break the anchoring and cannot therefore change the pixel state). Consumption can thus be significantly reduced, almost canceled for slowly varying images.
  • the contrast and the brightness of the screen will be optimum in this case, the passage of a pixel through the intermediate switching states not appearing at each frame, but only when this pixel has to change state.
  • the flashing of the image is thus completely suppressed.
  • the addressing of the active BiNem is carried out according to the invention in several times, in the form of at least two phases separated by a controlled time interval.
  • the present invention thus differs fundamentally from the addressing of a standard TFT which is carried out at once because the standard liquid crystals are simply oriented as a function of the value of the applied field.
  • the essential function of the addressing and control signals in accordance with the present invention is to produce a correct signal, with two plates for example, at the terminals of the pixel, by first applying, during a first phase, a control voltage PI (during a line addressing time Tg) via the source of the transistor, to obtain the break, then by applying after a time Te called break time, during a second phase, a control voltage P2U or P2T (for a time line addressing T'g which can be different from Tg) always via the source of the transistor, making it possible to obtain the texture U or T.
  • a third voltage close to or equal to zero, during a third subsequent phase may also be required.
  • FIG. 13 the frame time is referenced TRA, that is to say that the addressing signals illustrated in FIG. 13a and the state control signals illustrated in FIG. 13b return with a recurrence period TRA (case of non-selective addressing or case of selective addressing when the pixel changes state) or multiple of TRA (case of selective addressing when the pixel does not change state at each frame).
  • TRA case of non-selective addressing or case of selective addressing when the pixel changes state
  • multiple of TRA case of selective addressing when the pixel does not change state at each frame.
  • the addressing voltage is applied three times successively to the gate 41 of a transistor 40 to switch it to the on state:
  • the addressing signal has a duration Tg
  • the addressing signal whose rising edge is delayed by Te with respect to the first has a duration Tg ',
  • the addressing signal whose rising edge is delayed by Ts with respect to the second has a duration Tg ".
  • the times Tg, Tg 'and Tg " may be identical to each other or different.
  • the time Te is determined to be sufficient to guarantee the breaking of the weak anchor 34 on the substrate 30 before application of the duration selection signal Tg'.
  • a control voltage P2T or P2U is applied to the source of the transistor according to the texture to be obtained.
  • P2T the low value of P2T which is chosen, it can be chosen zero or very low, because there is no constraint here linked to the multiplexing requesting to make the selection between T and U with the sign of a single column signal C.
  • the jump in voltage being greater (PI in comparison with P1-P2T), the transition to T is facilitated.
  • Such a signal is of the niche type illustrated in FIG. 2.
  • the two zones illustrated in FIG. 4 can be used for P2T.
  • switching to T is initiated during the second addressing Tg '.
  • switching to T is initiated during the third addressing Tg ", at the time of the voltage drop between P2T and POT.
  • a reset to zero after the application of P2U allows the liquid crystal molecules to reach a state of rest before a new addressing sequence. So at the end of a time Ts called selection time, a voltage POU zero or close to zero is applied for a time Tg "(new opening of the line) at the terminals of the pixel. POU is not necessarily equal to POT.
  • the resulting control signal obtained on the drain of the transistor and consequently on the pixel, for a low voltage P2T during the phase Tg ′ is illustrated in FIG. 13c.
  • Tg the capacity of the pixel is charged at the voltage PI. capacity discharges possibly through the parallel leakage resistors, after Tg.
  • the voltage across the pixel is updated to P2T during Tg '.
  • the principle previously described in accordance with the present invention can be extended to x successive applications each of duration Tg x , separated by controlled time intervals Te then different Ts x , of different control signals.
  • the advantage of a multiplication of the phases of application of control signal is to better approximate the optimum signal of passage in U which is a continuous decreasing ramp. Addressing in 4 passages makes it possible to approximate the ramp with 3 trays, etc.
  • the drawback is an overall line time which increases with the number of passages. For the same state command, each line is therefore addressed x times with a TRA frame period (case of non-selective addressing or case of selective addressing when the pixel changes state) or multiple of TRA (case selective addressing when the pixel does not change state with each frame).
  • FIG. 13e has thus schematically illustrated an example of an addressing signal offset from the previously described addressing signal and capable of controlling a second line adjacent to that mentioned above.
  • Option 2 addressing in two phases
  • the frame time is referenced TRA, that is to say that the addressing signals illustrated in FIG. 15a and the status control signals illustrated in FIG. 15b return with a recurrence period TRA (case of non-selective addressing or case of selective addressing when the pixel changes state) or multiple of TRA (case of selective addressing when the pixel does not does not change state with each frame).
  • TRA case of non-selective addressing or case of selective addressing when the pixel changes state
  • multiple of TRA case of selective addressing when the pixel does not does not change state with each frame.
  • the addressing voltages are applied twice successively to the gate 41 of a transistor 40 to switch the latter to the on state:
  • the addressing signal has a duration Tg
  • the addressing signal whose rising edge is delayed by Te with respect to the first has a duration Tg '.
  • Tg and Tg ' can be identical to each other or different.
  • the time Te is determined to be sufficient to guarantee the breaking of the weak anchor 34 on the substrate 30 before application of the selection signal Tg '.
  • a control voltage P2T or P2U is applied to the source of the transistor according to the texture to be obtained. Let Pif be the voltage across the pixel at the start of the second pass Tg '(see Figure 16).
  • P2T must be sufficiently weak (ideally P2T ⁇ 0) so that the jump in voltage between Pif and P2T allows the switching to T.
  • the voltage Pif must remain high enough for the jump in voltage between Pif and P2T to allow switching to T.
  • a second advantage with a zero P2T voltage is that the liquid crystal molecules are at rest during the next switching.
  • the voltage P2U can be close to the voltage Pif in order to obtain a continuous ramp descent.
  • a decreasing ramp signal form as described in FIG. 3 is thus obtained thanks to the discharge current obtained in the leakage resistors present at the terminals of the pixel. This form of signal is well suited for U-switching.
  • FIG. 15c shows the resulting control signal obtained on the pixel, for a low voltage P2T during the phase of duration Tg '.
  • the capacity of the pixel is charged at the voltage Pli.
  • the capacity of the pixel is possibly discharged through the parallel leakage resistors, after Tg.
  • the voltage is thus equal to Pif before the second addressing pass of duration Tg ' , with Pif ⁇ Pli.
  • the voltage across the pixel is updated to P2T during Tg '.
  • Pif must be such that Plf-P2T allows passage to T.
  • the capacity is discharged after Tg 'to obtain a zero voltage before the end of the frame TRA. This signal leads to state T.
  • FIG. 15d illustrates the resulting control signal obtained on the drain of the transistor and consequently on the pixel, for a voltage P2U during the phase Tg '.
  • the capacity of the pixel is charged at the voltage Pli. This capacity is discharged through the parallel leakage resistors, after Tg. The voltage is thus equal to Pif before the second addressing pass of duration Tg ', with Pif ⁇ Pli.
  • the voltage across the pixel capacitance is updated to P2U during Tg '.
  • the capacity is discharged after Tg 'to obtain a zero voltage before the end of the frame TRA. This signal leads to state U. Due to the existence of an RF discharge resistance, the value
  • Pif-Pli is greater in the case of option 2 compared to option 1.
  • each line is therefore addressed twice (Tg and Tg ') with a frame period TRA. Between these addressing phases, separated by a time Te, other lines can be addressed.
  • Figure 16 details the evolution of the voltage across a pixel, for a transition to T, which is the most critical switching (since it requires an abrupt descent in a time Tt below a threshold of the order 30 ⁇ s). There are four successive stages in this evolution.
  • Phase EC of duration Tg Establishment of the breaking fracture voltage at the pixel terminals
  • the voltage to reach must not have a precise value, it is only necessary to exceed Vc to be able to break the anchor.
  • the value of anchoring break PI can be different for the passage in U or in T.
  • a very precise value must be obtained at time Tg to obtain reliable gray levels.
  • the constraint on the combination of a TFT and the active BiNem liquid crystal in accordance with the present invention is therefore lower than for a TFT coupled to standard liquid crystals.
  • the voltage PI must be maintained greater than Vc to break the anchoring.
  • Pif be the voltage across the pixel at the end of time Te: Pif> Vc ⁇ 15 to 18 V
  • a decrease of a few volts is acceptable during the time Tc-Tg.
  • the PI voltage should not be maintained at a precise level, unlike the case of a standard TFT generating gray levels.
  • the stress on the combination of a TFT and the active BiNem liquid crystal in accordance with the present invention is therefore lower than for a TFT and a standard liquid crystal.
  • the time Tc-Tg must be greater than or equal to ⁇ l (cf. FIG. 4), time during which a voltage greater than Vc must be maintained to break the anchoring, typically ⁇ l ⁇ 1 ms.
  • Tg 20 ⁇ s
  • Tc-Tg ⁇ l
  • Tt is of the order of 30 ⁇ s, ie of the order of magnitude of the gate opening times. It is advantageous to take T'g ⁇ Tt ⁇ 30 ⁇ s to optimize the rate.
  • the condition for the descent of Pif to a voltage P2T in a time of the order of Tg is generally equivalent to that of the phase EC: the stress on the TFT is similar.
  • the electrical parameters occurring during the ES phase are the same as for the EC phase. 4.
  • the descent to zero of the selection signal is carried out either by a third pass with resetting to zero (in the case of option 1) or by virtue of the voltage leakage across the terminals of the pixel (in the case of the option 2).
  • control of gray levels can be obtained by means of control capable of producing, after breaking the anchor, mixed textures where the bistable textures coexist in controlled proportion in the same pixel, separated by lines of disintegration 180 ° in volume or by walls of reorientation 180 ° on one of the surfaces and means of long-term stabilization of the mixed textures by transformation of the lines of volume into surface walls and the immobilization of these walls on the area.
  • Switching of the active BiNem can be achieved with positive or negative polarity signals.
  • This liquid crystal is of average quality at the resistivity level (the CL used in standard TFTs have a higher resistivity, of the order of two orders of magnitude, ie 10 12 ).
  • Characteristics of the TFT corresponding to a standard TFT in a-Si of the current state of the art:
  • a TFT is characterized by the following parameters:
  • FIG. 17 shows the address line voltage corresponding to option 1 and comprising three pulses of respective duration Tg, Tg 'and Tg ".
  • FIG. 18 shows the addressing line voltage corresponding to option 2 and comprising two pulses of respective duration Tg and Tg '.
  • the voltage is calculated across the pixels of the last line in order to take account of the influence of all the parasitic couplings during the propagation of the signal according to the column.
  • Example of embodiment of the invention according to option 1 is
  • Tg that is to say to increase the performance of the TFT and of the liquid crystal to carry out a loading of PI (phase EC) in a shorter time Tg and an unloading of PI (phase ES) in a shorter time T'g
  • FIG. 19 shows the signal calculated at the pixel terminals for the transition to T.
  • the signal generated is of the niche type as described in FIG. 2. It can be seen that the pixel is loaded correctly, a voltage slightly greater than 20 V is reached in 20 ⁇ s. Unloading between this same voltage (very few leaks for this "standard" TFT) and a value very close to 0 V is also carried out in 20 ⁇ s. This signal is therefore perfectly compatible with a transition to texture T.
  • FIG. 20 shows the signal calculated at the pixel terminals for the passage in U. Thanks to the 3 addresses, a signal with two plates of the same type as that used for the multiplexing is generated and allows the passage in U.
  • the control signals for the passages in T and U are at 0 V after 2 ms. The switching mechanism during the next frame is therefore not disturbed.
  • a TFT with more leaks can also be used for this option, provided:
  • a discharge resistance R F of 150 M ⁇ has been chosen and corresponds to a discharge time of 10 ms for the maximum capacity of the liquid crystal.
  • this value generates a signal in continuous descent.
  • the signal generated is of the niche type as described in FIG. 2. It can be seen that the pixel is loaded correctly. A voltage of 23 V is reached in 20 ⁇ s. The discharge resistance generates a voltage loss of 3 V in 1 ms. The voltage Pif is therefore 20 V (limit fixed for PI> Vc ⁇ 16 V). Unloading between 20 V and a value very close to 0 V also takes place in 20 ⁇ s. This signal is therefore perfectly compatible with the transition to texture T.
  • Figure 22 shows the signal calculated at the pixel boundaries for the transition to U.
  • the signal generated is of the continuous slope type as described in FIG. 3. It can be seen that the pixel is loaded correctly. A voltage of 23 V is reached in 20 ⁇ s. The load resistor generates a voltage loss of 3V in 1 ms. The voltage Pif is therefore 20 V (limit fixed for PI> Vc ⁇ 16 V) (same as passage at T). The load resistance then generates a continuous decrease in the voltage across the pixel. The decrease up to 3 V takes place in 10 ms, and a value of 0.45 V (close to Fredericks) is reached at 20 ms, value chosen for the frame time.
  • the properties of the image are those of BiNem. Bistability makes it possible to maintain this displayed image without any energy input, unlike standard liquid crystals which require permanent refreshment at a frequency of at least 50 Hz, resulting in increased consumption of the screen.
  • the planar nature of the U and T textures makes it possible to obtain good optical quality of the image (contrast, luminance) over a large angle of view without the addition of birefringent compensation films. , as is the case for the TN or MVA effect. Contribution of selective addressing: partial maintenance of the optical quality of a still image for an animated image
  • the sources and drains of the associated TFTs will remain at potential 0. The consumption will thus be markedly reduced, almost canceled out for the images varying slowly.
  • Contribution of the TFT pixel isolation
  • the transistor coupled to each pixel plays the role of a switch, which is closed for a short time (ten to a few tens of ⁇ s) when the data is loaded, and which is open for everything else time frame.
  • Each liquid crystal pixel is thus isolated from the other pixels and from the column data which pass over the column tracks. No flickering effect appears when addressing an image, with no limit on the number of pixels addressed.
  • Contribution of the TFT increase in the rate of addressing
  • the addressing time of a line is for active BiNem equal to approximately 2 or 3 times, depending on the option chosen, the opening time of the gate Tg, typically a few tens of ⁇ s, to be compared with the time required. in multiplex addressing, which is typically of the order of 1 to 2 ms. A factor of around 50 at the level of the accessible rate is thus gained with the active BiNem in accordance with the present invention compared with passive multiplexing. As for standard liquid crystals addressed by TFT, the addressing of 1000 lines at a video rate is therefore possible in active BiNem in accordance with the present invention. TFT contribution: better propagation of signals on the line
  • the metal column track only loads one pixel at a time, but is narrower than the pixel. These effects partially offset each other.
  • the conductivity of the metal allows to neglect the charging time due to the resistance of the track.
  • the switching of BiNem depends on the shape of the applied signal and particularly on the shape of its falling edge.
  • the value of the resistor Ron of the transistor must therefore allow a charging or discharging time of less than 30 ⁇ s. This can be easily achieved with standard mobility (see simulations).
  • a transistor can be used which allows faster loading and unloading of the pixel voltage, in order to reduce the opening times of the gate Tg , T'g, and T "g. This is obtained for example with a TFT with better mobility ⁇ 0 than that chosen for the simulation, or with a shorter transistor (shorter channel length) since Roff is not critical.
  • the tolerance on the resistivity of the liquid crystal is greater than in the case of a TFT associated with a standard liquid crystal effect.
  • a lower resistivity of the liquid crystal is permitted for the active BiNem in accordance with the present invention.
  • addressing option 2 (addressing in 2 passes) recommends for optimized operation the addition of an RF discharge resistance at the terminals of the liquid crystal.
  • a storage capacity Cs integrated into standard TFTs makes it possible to screen the disturbing signals which would induce a variation of the voltage across the terminals of the liquid crystal.
  • the constraint on maintaining the voltage being much less strong for the active BiNem in accordance with the present invention a reduction or even a suppression of this storage capacity Cs is conceivable in the design of a TFT optimized for a BiNem application.
  • the switch function performed by the transistor can also be fulfilled by a system with one or two diodes as illustrated in FIGS. 23 and 24.
  • the lines 46 and the columns 45 are each on one face of the cell (simplification of the technology ).
  • the columns 45 can be produced by a conventional ITO track on a first plate.
  • the second plate includes ITO ranges 47, placed opposite the columns 45 to define the pixels. Furthermore, the second plate carries diodes 100 placed respectively for each pixel between a line 46 and an associated area 47. The direction of each diode 100 depends on the polarity of the signals applied between rows and columns. The diodes are positioned to operate "in reverse", ie to let pass a signal current when they receive a reverse voltage higher than their Zener voltage Vz. The absolute value of this Zener voltage Vz is chosen to be greater than the absolute value of PI.
  • the diodes 100 For a positive applied voltage on the columns 45 and negative on the lines 46, the diodes 100 have their anode on the line side 46 and their cathode on the range side 47, therefore on the column side 45.
  • a voltage - Vz is applied to line 1 and a positive voltage PI on column 45.
  • the corresponding pixel sees a voltage PI across its terminals due to the voltage drop of absolute value Vz across the diode 100.
  • the pixel defined at the intersection of line 2 (46) and the same column 45 is not controlled. In fact, line 2 being at 0 volts, the associated diode 100 sees a voltage PI lower than its Zener voltage Vz and remains non-conducting.
  • FIG. 25 The characteristic of the diode 100 is illustrated in FIG. 25.
  • a system with two spade diodes 100, 102 as illustrated in FIG. 24 (characteristic in FIG. 26) allows a similar operation with a bipolar switching signal.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

La présente invention concerne un dispositif d'affichage comprenant un écran matriciel à cristal liquide nématique bistable et à cassure d'ancrage, caractérisé en ce qu'il comprend - des composants (40) aptes à passer entre un état non passant et un état passant, disposés respectivement entre une électrode de commande (47) associée à chaque pixel et une liaison (45) de commande d'état d'affichage , et - des moyens aptes à appliquer sur l'entrée de chaque composant précité (40), par l'intermédiaire de la liaison de commande d'état (45), des signaux d'entrée comprenant au moins deux phases séparées d'un intervalle de temps contrôlé : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.

Description

DISPOSITIF D'AFFICHAGE A CRISTAL LIQUIDE NEMATIQUE BISTABLE ET PROCEDE DE COMMANDE D'UN TEL DISPOSITIF
La présente invention concerne le domaine des dispositifs d'affichage à cristal liquide et plus précisément un procédé et un dispositif de commande de la commutation d'un afficheur nématique bistable. BUT DE L'INVENTION
Un but général de la présente invention est de perfectionner les dispositifs d'affichage bistables décrits dans le document [1], Ces dispositifs sont généralement dénommés « BiNem ». Cette terminologie sera reprise dans le cadre de la présente demande de brevet. La structure de ces dispositifs sera décrite plus en détail par la suite. ETAT DE L'ART Selon la nature physique du cristal liquide utilisé, on distingue les dispositifs nématiques, cholestériques, smectiques, ferroélectriques, etc. Dans les afficheurs nématiques, qui font l'objet de la présente invention, on utilise un nématique, achiral ou chiralisé par exemple en ajoutant un dopant chiral. On obtient de cette façon une texture spontanée uniforme ou faiblement tordue, dont le pas de l'hélice est supérieur à quelques micromètres. L'orientation et l'ancrage du cristal liquide à proximité des surfaces délimitées par des substrats sont définis par des couches ou des traitements d'alignement appliqués sur lesdits substrats. En absence de champ on impose de cette façon une texture nématique uniforme ou faiblement tordue.
La plupart des dispositifs proposés et réalisés à ce jour sont
. monostables. En absence de champ, une seule texture est réalisée dans le dispositif. Elle correspond à un minimum absolu de l'énergie totale de la cellule. Sous champ, cette texture est déformée continûment et ses propriétés optiques varient en fonction de la tension appliquée. A la coupure du champ, le nématique revient à nouveau dans la seule texture monostable. L'homme de l'art reconnaîtra parmi ces systèmes les modes de fonctionnement les plus répandus des afficheurs nématiques : nématiques tordus (TN pour Twisted Nematic), supertordus (STN pour Super Twisted Nematic), à biréfringence électriquement contrôlée (ECB pour Electrically Controled Biréfringence), nématiques verticalement alignés (VAN pour Vertically Aligned Nematic), nématiques à commutation dans le plan du substrat (IPS pour In Plane Switching) etc..
Une autre classe d'afficheurs nématiques est celle des nématiques bistables, multistables ou métastables. Dans ce cas au moins deux textures distinctes, stables ou métastables en absence de champ, peuvent être réalisées dans la cellule. La commutation entre les deux états est réalisée par l'application de signaux électriques appropriés. Une fois l'image inscrite, elle reste mémorisée en absence de champ, grâce à la bistabilité. Cette mémoire des afficheurs bistables est très attractive pour de nombreuses applications. D'un côté, elle permet un faible taux de rafraîchissement des images (seulement lorsque l'on souhaite la changer), très favorable pour diminuer la consommation des appareils portables. D'autre part la mémoire permet un très fort taux de multiplexage, avec une qualité d'image indépendante du nombre de lignes. Description de l'écran bistable dénommé BiNem (figure 1)
Un nouvel afficheur bistable est décrit dans le document [1]. Cet afficheur est schématisé sur la figure 1. Il est constitué d'une couche de cristal liquide 10 nématique chiralisé ou de cholestérique placée entre deux lames ou substrats 20, 30 dont l'un au moins est transparent. Deux électrodes 22, 32 disposées respectivement sur les substrats 20, 30 permettent d'appliquer des signaux électriques de commande sur le cristal liquide nématique chiralisé 10 situé entre elles. Sur les électrodes 22, 32, des couches d'ancrage 24 , 34 orientent les molécules du cristal liquide 10 dans les directions voulues. Sur une lame maître 20 l'ancrage 24 des molécules est fort et légèrement incliné. Sur la lame esclave 30 il est faible et à plat. L'ancrage 24, 34 des molécules 10 sur ces surfaces 22, 32 est monostable. Un système optique complète le dispositif.
Plus précisément on a schématisé respectivement sur la gauche et sur la droite de la figure 1 deux états, chacun stable sans champ, susceptibles d'êtres occupés par les molécules du cristal liquide, et on a illustré au centre de la même figure 1 un état cassé stable sous fort champ électrique, instable sans champ. Il est occupé provisoirement par les molécules de cristal liquide au cours du processus de commande de l'afficheur.
Les deux textures bistables U (uniforme ou faiblement tordue) et T (tordue) du cristal liquide, illustrées respectivement sur la gauche et sur la droite de la figure 1, sont stables sans champ appliqué. L'angle entre la direction d'ancrage sur la lame maître 20 et sur la lame esclave 30 est faible ou nul. Les torsions des deux textures diffèrent en valeur absolue d'environ 180°, et comme le pas spontané p0 du nématique est choisi proche de 4 fois l'épaisseur d de la cellule (p0 = 4.d), les énergies des textures U et T sont essentiellement égales. Sans champ il n'existe aucun autre état avec une énergie plus basse : U et T présentent une vraie bistabilité.
Un avantage de la structure BiNem est que les deux textures U et T sont planaires, ce qui permet d'obtenir un bon angle de vue sans film de compensation. Les performances optiques du BiNem en configuration réflective sont décrites par exemple dans le document [5]. Mode de commutation entre les textures du BiNem
Le passage d'une texture à l'autre nécessite de casser l'ancrage sur la surface 32/34 possédant une énergie d'ancrage zénithale faible. Principe physique
Les deux textures bistables U et T sont topologiquement distinctes. Il est impossible de les transformer l'une dans l'autre par une déformation continue du volume. La transformation d'une texture U en une texture T ou vice-versa nécessite donc soit la rupture de l'ancrage sur les surfaces, induite par un fort champ externe, soit le déplacement d'une ligne de désinclinaison. Ce second phénomène, nettement plus lent que le premier, peut-être négligé et ne sera pas détaillé dans la suite.
Toute couche d'alignement d'un cristal liquide peut être caractérisée par une énergie d'ancrage zénithale Az. Cette énergie est toujours finie. On montre qu'il existe alors un champ seuil Ec également fini (seuil de cassure de l'ancrage), qui donne à la surface, quelle que soit la texture précédente sans champ, une texture homéotrope (H).
La cassure de l'ancrage nécessite l'application d'un champ au moins égal au champ seuil Ec. Ce champ doit être appliqué suffisamment longtemps pour que la réorientation du cristal liquide au voisinage de la surface aboutisse à la texture homéotrope, comme schématisé au centre de la figure 1. Ce temps minimal dépend de l'amplitude du champ appliqué, mais aussi des caractéristiques physiques du cristal liquide et de la couche d'alignement. Dans le cas statique (champs appliqués pendant quelques
millisecondes ou plus), Ec ≡ où Az est l'énergie d'ancrage zénithale de la surface, K33 le coefficient élastique de flexion du cristal liquide, Δε son anisotropie diélectrique relative et ε0 la constante diélectrique du vide. On définit Vc, tension de cassure d'ancrage telle que : Vc = Ec.d avec d épaisseur de la cellule de cristal liquide. Une valeur typique de Vc est 16 V pour un BiNem.
L'ancrage est dit cassé lorsque les molécules sont normales à la lame au voisinage de cette surface, et que le couple de rappel exercé par la surface sur ces molécules est nul. En pratique, il suffit que l'écart entre l'orientation des molécules et la normale à la surface soit suffisamment petit, par exemple inférieur à 0,5°, et que le couple qui s'applique sur les molécules à la surface soit assez faible (un tel état est schématisé au centre de la figure 1). Quand ces conditions sont réunies, les molécules nématiques à proximité de la surface cassée 34 se trouvent en équilibre instable lorsque le champ électrique est coupé, et peuvent soit revenir à leur orientation initiale, soit tourner en sens inverse et induire une nouvelle texture différant de la texture initiale d'une torsion de 180°.
Le contrôle de la texture finale dépend de la forme du signal électrique appliqué, en particulier de la manière dont ce champ est ramené à zéro.
Une descente progressive de la tension de l'impulsion minimise l'écoulement. Les molécules près de la lame maître 20 descendent lentement vers leur état d'équilibre. Leur couplage élastique avec les molécules du centre de l'échantillon les fait s'incliner aussi dans la même direction. Ce mouvement diffuse jusqu'à la lame esclave 30 où les molécules s'inclinent à leur tour rapidement dans la même direction, aidées par le couple de surface. L'état uniforme U se construit ensuite progressivement au centre de la cellule comme schématisé sur la gauche de la figure 1. Lorsque le champ décroît brusquement, l'orientation du cristal liquide est modifiée, d'abord au voisinage de la surface forte (lame
Y 10 maître 20), avec un temps de relaxation de surface égal à — — , où
L=— — est la longueur d'extrapolation de la couche forte et γx la
Az viscosité de rotation du cristal liquide. Ce temps est typiquement de l'ordre d'une dizaine de microseconde.
La commutation de la surface forte 24 en un temps aussi court induit un fort écoulement près de cette surface, qui diffuse dans le volume et atteint la surface faible (lame esclave 30) après un temps caractéristique inférieur à la microseconde. Le cisaillement induit sur la surface faible (lame esclave 30) crée un couple hydrodynamique sur les molécules de cette surface. Ce couple est en sens inverse du couple élastique induit par l'inclinaison de la lame maître 20. Lorsque le cisaillement est suffisamment important, le couple hydrodynamique sur la surface faible 34 est le plus fort. Il promeut la texture tordue T schématisée sur la droite de la figure 1. Lorsque le cisaillement est plus faible, le couple élastique sur la surface faible 34 est le plus fort, il induit la texture uniforme U schématisée sur la gauche de la figure 1.
Le sens de rotation des molécules dans la cellule est indiqué par deux flèches référencées respectivement RU (pour la commutation dans l'état U) et RT (pour la commutation dans l'état T) sur la figure 1.
Le volume se ré-oriente ensuite, avec un temps caractéristique γ d2 de relaxation de volume τvoι égal à — — , où d est l'épaisseur de la
K cellule. Ce temps, typiquement de l'ordre d'une milliseconde, est bien supérieur au temps de relaxation de la surface forte. Mise en œuvre pratique
De manière générale, la commutation d'un pixel de cristal liquide de type BiNem s'effectue en deux phases (une première phase, de cassure de l'ancrage, et une deuxième phase, de sélection) :
. Première phase : phase de cassure de l'ancrage , notée C. La phase C consiste à appliquer un signal électrique adapté pour casser l'ancrage sur la lame esclave 30. De manière générale, plus la phase C est courte, plus on doit augmenter l'amplitude crête du signal appliqué.
Pour une amplitude et une durée données, le détail de la forme de ce signal (pentes, niveaux intermédiaires...) n'affecte pas de façon déterminante le déroulement de la phase suivante, pourvu que la cassure d'ancrage soit réalisée.
. Deuxième phase : phase de sélection, notée S.
La tension appliquée pendant la phase S doit permettre la sélection d'une des deux textures bistables U ou T. Compte tenu de l'effet expliqué précédemment, c'est la forme de la descente de l'impulsion électrique appliquée aux bornes de chaque pixel qui conditionne le passage d'une texture à l'autre. Pour obtenir le passage à la texture T : • Phase C : cassure de l'ancrage
Pendant la phase C de cassure de l'ancrage, il faut appliquer une impulsion fournissant un champ supérieur au champ de cassure de l'ancrage sur la lame esclave 30 et attendre le temps nécessaire au lever des molécules dans le pixel comme illustré au centre de la figure 1. Le champ de cassure est fonction des propriétés élastiques et électriques du matériau cristal liquide 10 et de son interaction avec la couche d'ancrage 34 déposée sur la lame esclave 30 de la cellule. Il est variable de quelques volts à la dizaine de volt par micron. Le temps de lever des molécules est proportionnel à la viscosité rotationnelle γ et inversement proportionnel à l'anisotropie diélectrique du matériau 10 utilisé ainsi qu'au carré du champ appliqué. Pratiquement, ce temps peut descendre vers quelques microsecondes pour des champs de 20 volts par micron.
• Phase S : Sélection de la texture Il suffit ensuite de réduire le champ rapidement, en créant en quelques microsecondes ou au plus en quelques dizaines de microsecondes une chute brusque de la tension de commande. Cette chute brusque de tension, d'amplitude au moins égale à une valeur ΔV, est telle qu'elle est capable d'induire, dans le cristal liquide, un effet hydrodynamique suffisamment intense. Pour produire la texture T, cette chute ΔV doit impérativement faire passer la tension appliquée d'une valeur supérieure à la tension de cassure d'ancrage Vc à une valeur inférieure à celle-ci.
Un exemple de signal pour passer à la texture T est un signal de type créneau, d'amplitude PI > Vc et PI > ΔV. Sa durée doit être suffisante pour casser l'ancrage. La descente de PI à 0 avec PI > ΔV permet la sélection de T (cf figure 2).
Un autre exemple de signal pour passer à la texture T est un signal à deux plateaux comportant une première séquence de cassure d'ancrage de durée τi et d'amplitude PI avec PI > Vc, suivie d'une seconde séquence de sélection de durée τ2 et d'amplitude P2 telle que soit P2 > ΔV, soit PI - P2 > ΔV. Le temps de descente du champ appliqué doit être inférieur au dixième de sa durée ou à 30 micro seconde dans le cas d'impulsions longues (supérieures à 1 ms). Pour obtenir la texture U : • Phase C : Cassure de l'ancrage
Pendant la phase C de cassure de l'ancrage, il faut appliquer un champ supérieur au champ de cassure de l'ancrage sur la lame esclave 30 pendant un temps suffisant pour lever les molécules comme dans le cas de l'inscription dans l'état T précité.
• Phase S ; sélection de la texture
Puis il convient de réaliser une "descente lente" de la tension appliquée. Le document [1] propose deux réalisations de cette "descente lente" : le signal est soit une impulsion de durée τi et d'amplitude PI suivie d'une rampe de durée τ2 dont le temps de descente est supérieur à trois fois la durée de l'impulsion (figure 3), soit une descente en escalier.
Un exemple de signal pour passer à la texture U est un signal à deux plateaux comportant une première séquence de cassure de durée τi et d'amplitude PI (PI > Vc), suivie d'une seconde séquence de sélection de durée τ2 et d'amplitude P2 telle que P2 < ΔV et PI - P2 < ΔV. La descente en escalier de deux paliers est plus facilement réalisable avec des moyens de l'électronique digitale. On peut cependant bien entendu imaginer une descente en un nombre de plateaux supérieur à deux.
Il est ainsi possible en appliquant un signal simple à deux plateaux aux bornes du pixel d'obtenir soit la texture U soit la texture T. Le premier plateau (PI, τ0) correspond à la phase de cassure d'ancrage, le deuxième plateau (P2, τ2) permet la sélection de la texture par la valeur de P2. Ce signal est illustré figure 4. Une valeur P2T correspond à une valeur de P2 permettant le passage à T (pour PI donné), une valeur P2U correspond à une valeur de P2 permettant le passage à une texture U (pour PI donné). Valeurs typiques : PI = 20 V, P2U = 7 à 9 V pour xx = τ2 = 1 ms Adressage classique du BiNem par multiplexage Principe du multiplexage classique et limitations
Dans le cas d'un écran matriciel de moyenne résolution, l'homme de l'art sait qu'il est hors de question de relier individuellement chaque pixel à une électrode de commande indépendante, car cela nécessiterait une connexion par pixel, ce qui est impossible topologiquement dès que l'écran devient complexe. Il est possible d'économiser des connexions en recourant à la technique du multiplexage lorsque l'effet électro-optique utilisé est non linéaire, ce qui est le cas des technologies à cristaux liquides usuelles. Les pixels sont rassemblés par un système matriciel en n groupes de m pixels chacun. Ce sont par exemple n lignes et m colonnes pour les écrans matriciels ou n chiffres et m parties de chiffre pour les afficheurs numériques. Dans le mode d'adressage séquentiel, qui est le plus utilisé, une seule ligne est sélectionnée à la fois, puis on passe à la ligne suivante et ainsi de suite jusqu'à la dernière ligne. Durant le temps de sélection d'une ligne, les signaux colonnes sont appliqués au même instant à tous les pixels de la ligne. Cette méthode permet d'adresser une image dans un temps total égal au temps d'adressage d'une ligne multiplié par le nombre de lignes n. Avec cette méthode, il suffit de m + n connexions pour adresser un écran de m x n pixels, où m est le nombre de colonnes de la matrice considérée. Un écran matriciel multiplexe est illustré sur la figure 5.
Le signal électrique vu par le pixel est la différence entre le signal appliqué à la ligne et le signal appliqué à la colonne dont le pixel est l'intersection.
Ce principe d'écran dessiné sur la figure 5 est dit "écran passif". Une électrode ligne est commune à tous les pixels de cette ligne et une électrode colonne est commune à tous les pixels de cette colonne. Les électrodes conductrices doivent être transparentes. Le matériau utilisé par tous les fabricants est l'ITO (Oxyde mixte d'Indium et d'Etain).
L'inconvénient du multiplexage d'un écran passif est qu'un pixel est sensible aux signaux colonnes pendant tout le temps d'adressage de l'image, et non pas seulement pendant la durée d'activation de sa ligne. C'est à dire qu'un pixel de l'écran reçoit, pendant le temps d'inscription de l'image, successivement les signaux colonne de toute sa colonne. On peut considérer les signaux appliqués au pixel en dehors du temps de sélection de sa ligne comme des signaux parasites, qui interviennent dans la réponse électro-optique du pixel de cristal liquide. Plus précisément, pour les matrices passives de type TN, STN ou une de leurs variantes dans les conditions usuelles de fonctionnement, l'état du cristal liquide dans un pixel ne dépend presque exclusivement que de la valeur quadratique moyenne (RMS pour Root Mean Square) de la tension qui lui est appliquée pendant le temps d'adressage de l'image. Donc l'état final des molécules de cristal liquide, soit in fine la transmission optique du pixel, est déterminé par la valeur RMS de la tension appliquée pendant le temps d'adressage de l'image. De plus, la cadence de rafraîchissement des images est imposée par la sensibilité de l'œil au papillotement, typiquement 50 Hz. Sensibilité à la valeur RMS et cadence fixe ont pour conséquence une limitation du nombre de lignes de l'écran exprimée par le critère de Alt et Plesko (document [2]). Le multiplexage d'un écran passif est donc adapté à des LCD de résolution moyenne. Multiplexage appliqué au BiNem
Pour être multiplexe, le signal pixel doit être décomposé en un signal ligne, commun à tous les pixels, et un signal colonne qui selon son signe permettra d'obtenir soit la texture U soit la texture T. La figure 6 montre un exemple de signaux ligne et colonne permettant de réaliser le signal pixel adéquat.
Le signal ligne (figure 6a) comporte deux plateaux : le premier fournit une tension Al pendant un temps τXl le deuxième fournit une tension A2 pendant un temps χ2. Le signal colonne (figures 6b pour le passage en U et 6c pour le passage en T) d'amplitude C est appliqué uniquement pendant le temps τ2, en positif ou en négatif selon que l'on veut effacer (ie obtenir l'état U) ou inscrire (ie obtenir l'état T). Un temps τ3 sépare deux impulsions ligne. Les figures 6d et 6e illustrent les signaux appliqués respectivement aux bornes d'un pixel effacé (passage en U) et aux bornes d'un pixel inscrit (passage en T).
Les conditions à remplir pour ces signaux sont : Al = PI ; A2-C = P2U ; A2+C=P2T. Avec l'exemple numérique précédent une solution est : Al = 20 V, A2 = 10.5 V , C = 2.5 V ; d'où P2U = 8V et P2T = 13 V
Ces signaux sont très simples et permettent un ajustement facile de tous leurs paramètres aux caractéristiques de l'écran.
Le principe de commutation fondé sur la forme du flanc descendant du signal pixel est spécifique du BiNem.
Pour tenir compte des problèmes de dégradation par électrolyse de certains matériaux cristal liquide lorsqu'il sont soumis à une tension continue, il est souvent utile d'appliquer sur les pixels des signaux de valeur moyenne nulle ou presque. Des techniques permettant de transformer l les signaux de principe de la figure 6 en signaux symétriques de valeur moyenne nulle sont décrites dans le document [4]. Limitations du multiplexage pour le BiNem Limitation sur la cadence
Dans un adressage multiplexe une ligne à la fois, le temps d'inscription d'une image de n lignes est égal à n fois le temps d'adressage d'une ligne. Dans l'exemple précédent le temps ligne est 2ms, soit pour 160 lignes un temps image de 320 ms et pour 480 lignes un temps image de 960 ms.
Ces cadences d'inscription d'une image sont faibles, et ne sont pas compatibles avec l'affichage d'image animées. Une solution pour améliorer la vitesse d'inscription d'une image en adressant plusieurs lignes à la fois est décrite dans le document [3].
Cette technique est néanmoins limitée à des gains de rapidité de l'ordre d'un facteur 2 ou 3, insuffisant pour atteindre la cadence autour de 50 Hz sur un afficheur de résolution moyenne (typiquement 300 lignes).
Cette limitation est commune au BiNem et aux cristaux liquides standards. Sensibilité aux signaux parasites
Dans le mode multiplexe, un pixel (N ,M) est soumis au signal ligne d'adressage pixel et au signal colonne qui le concernent. Mais il est également soumis aux signaux colonnes d'amplitude +/- C destinés aux autres pixels de la colonne M dont il fait partie avec une période T=tι+τ2+τ3 (figure 7). Ces signaux sont des signaux parasites qui affectent la tension pixel pendant le temps d'inscription de l'image. En effet le cristal liquide nématique est sensible à la valeur tension quadratique moyenne à laquelle il est soumis. L'aspect optique de l'affichage est donc perturbé pendant l'inscription de l'image.
Une solution permettant de diminuer cet effet est proposée dans le document [4]. La durée du signal colonne est réduite par rapport à la durée du deuxième plateau du signal ligne, permettant une diminution des signaux parasites et donc de la perturbation optique de l'image pendant l'inscription. Cependant cette diminution est limitée par plusieurs facteurs : lorsque l'on diminue la température de fonctionnement il faut augmenter l'amplitude des signaux colonnes pour continuer à commuter entre U et T. De plus, pour faire commuter l'ensemble des pixels d'une cellule, il est nécessaire de choisir une amplitude C plus importante que celle qui convient pour un pixel unique, car la technologie introduit une dispersion spatiale des tensions de commutation dont il faut tenir compte.
Les cristaux liquides standards sont également sensibles à la valeur RMS de la tension appliquée, mais cette valeur influence l'état du pixel non pas uniquement pendant l'inscription de l'image, mais de façon permanente puisqu'ils doivent être constamment adressés pour présenter l'état optique désiré.
Sensibilité aux caractéristiques électriques et géométriques de la piste d'adressage D'après ce qui a été décrit précédemment, une spécificité du
BiNem est que la commutation à la texture T nécessite d'appliquer au pixel une descente raide de tension. Un signal de type double plateau possédant une chute en tension suffisante se propage le long de toute la ligne d'ITO jusqu'au dernier pixel de la ligne. Du fait des caractéristiques électriques de la ligne (RC), la forme de l'impulsion va être modifiée lors de sa propagation. Il est fondamental que sa forme à l'arrivée sur le dernier pixel soit toujours compatible avec la commutation en T. Nous allons étudier sur un exemple typique l'évolution de la pente descendante du signal appliqué à une ligne pendant la propagation sur cette ligne.
Nous supposerons pour simplifier un signal de commutation en T de type créneau, d'amplitude 20 V. Pour cette tension, il a été évalué que la commutation en T s'effectue si la chute de tension (de 90% à 10% de sa valeur) s'effectue en moins d'un temps Tt d'environ 30 μs.
Considérons un afficheur de M colonnes et N lignes, de longueur L et de largeur I (voir figure 8). La longueur d'un pixel est L/M = p . La largeur d'un pixel est l/N = a . La zone de séparation entre les lignes et les colonnes est négligée, la zone active du pixel est pxa .
Le schéma électrique équivalent d'une ligne est donné figure 9. Chaque pixel est équivalent à un tripole comprenant une résistance série Rpx et une capacité parallèle Cpx définies comme suit : Rpx = p/a . Rc avec Rc résistance carré de l'ITO La résistivité du cristal liquide est négligée.
Cpx = CCL = ε0.εr a.p / e e épaisseur de la cellule cristal liquide ε0 constante diélectrique de vide εr constante diélectrique relative du cristal liquide La constante de temps Rpx Cpx associée à chaque pixel est donc : Rpx. Cpx = Rc.(ε0.εr/e).p2
La propagation sur la ligne est donnée par une équation de diffusion. L'impédance de la ligne se calcule analytiquement. Le temps caractéristique Td à l'extrémité de la ligne de longueur L est Td = Rc.(ε0.εr/e).L2 . Le temps de montée ou de descente ( 90% -10% ) en bout de ligne pour un échelon appliqué en début de ligne est de 0,9.Td .
La figure 10a représente la forme calculée de la descente du signal électrique appliqué au pixel numéro M (pixel en bout de ligne) pour des longueurs de ligne de 30, 60, 90, 120 et 150mm avec les valeurs numériques typiques suivantes : ε0 = 8.854.10-12 F/m ; εr = 15 ; e= 1.5 μm ; a=p=200 μm ; Rc = 30 Ω ;
Pcontact = 1 kΩ . On remarque sur la figure 10a qu'au delà d'une longueur de
120mm, la descente (90%-10%) s'effectue en plus de Tt = 30μs. Le passage en texture T n'est donc plus possible.
Une solution est de réduire la résistance carrée Rc de l'ITO. La figure 10b reprend les mêmes paramètres que pour la figure 10a mais avec Rc(ITO)=15Ω. On constate en comparant les deux séries de courbes que le seuil des 30μs est atteint pour une longueur d'environ 150 mm, à comparer avec une longueur de 120 mm pour Rc=30Ω. Diviser Rc par 2 permet de multiplier par racine de 2 seulement la longueur de la ligne. Mais la réduction du Rc implique une augmentation de l'épaisseur de l'ITO et donc du coût de l'ITO. 15 Ω est une valeur accessible, 5Ω est une valeur limite.
La relation 0.9xRc.(ε0.εr /e).L2<30 μs limite donc la longueur de la ligne de l'écran que l'on pourra adresser. Cette limitation est spécifique au mode de commutation du BiNem qui est sensible à la forme du signal électrique appliqué. Les cristaux liquides standards (TN et STN par exemple) sont sensibles à la valeur quadratique moyenne du signal électrique appliqué qui est moins affectée par cette atténuation. Adressage actif des cristaux liquides standards Principe de l'adressage actif
Le principe de l'adressage actif d'un pixel de cristal liquide, utilisant par exemple un transistor en couche mince (TFT pour Thin Film Transistor), généralement de type MOS, est illustré figure 11. Chaque pixel est adressé à travers un interrupteur 40 (TFT) qui le relie à sa colonne 45 pendant la phase d'adressage (temps ligne) et qui l'isole de l'environnement extérieur pendant la phase de maintien (temps trame ou adressage de toute l'image), ce qui permet de maintenir une tension constante à ses bornes pendant toute la durée de la trame. L'activation de l'interrupteur est provoquée par un balayage séquentiel des lignes 46 de l'écran (comme pour l'adressage multiplexe), ou l'on applique une tension de fermeture (pour rendre le transistor passant) pendant le temps ligne correspondant , et une tension d'ouverture (pour rendre le transistor bloquant) pendant l'adressage des autres lignes. La ligne 46 est ainsi connectée à la grille 41 du transistor MOS 40 qui commande l'ouverture ou la fermeture de celui-ci, la colonne 45 à la source 42, et le drain 43 à l'électrode de commande 47 du pixel de cristal liquide. Sur l'autre face du pixel, la contre électrode 48 est commune à tous les pixels.
Les schémas électriques équivalents d'un pixel lorsque le transistor est passant et bloquant sont donnés respectivement figures 12a et 12b.
Chaque pixel proprement dit de cristal liquide peut être assimilé à une cellule comprenant en parallèle une capacité CCι_ et une résistance
A l'état passant, comme illustré sur la figure 12a, un courant passe à travers la résistance Ron du transistor et charge la cellule précitée ( CC , RCL ) - A l'état bloquant, comme illustré sur la figure 12b, un courant de fuite peut décharger la capacité CCL à travers la résistance parallèle RCL.
Afin de minimiser les fuites pendant la phase de maintien et les couplages parasites entre pixels, une capacité de stockage Cs est généralement ajoutée en parallèle de la capacité CCL du cristal liquide, au prix d'une complexification de la technologie TFT.
Les paramètres électriques importants dans un écran cristal liquide adressé par TFT sont : Ron et Roff du transistor. Cpx = CCL+CS capacité totale du pixel RCL : résistance du CL
De plus les pistes qui forment les lignes 46 et les colonnes 45 qui véhiculent le signal électrique jusqu'au pixel ont des résistivités non nulles. Les pistes 45 et 46 qui se croisent forment à l'endroit du croisement des capacités parasites. La résistance et la capacité réparties le long de la piste provoquent une déformation et un déphasage du signal (idem ITO). On définit Rpc et Cpc :
Rpc : résistance totale de la piste colonne qui transporte le data jusqu'au pixel
Cpc : capacité totale de la piste colonne qui transporte le data jusqu'au pixel
Les couches d'alignement du cristal liquide (non dessinées sur la figure
11), sont déposées sur les électrodes 47, 48, comme pour les LCDs passifs multiplexes.
Avantages de l'adressage actif Cadence
Typiquement, 75 Hz correspond à un temps trame de 13 ms, et 13 μs par ligne sont nécessaires pour adresser 1000 lignes. Lorsque le transistor est passant, le temps ligne pour charger la capacité du cristal liquide doit être de l'ordre de une à quelques dizaines de μs. Ceci impose une valeur faible pour le Ron du transistor. Si cette condition est vérifiée, des cadences d'adressage élevées d'images de haute résolution sont possibles avec cette méthode. Résolution
Lorsque le transistor est bloquant, la tension est maintenue aux bornes du pixel, qui est isolé des signaux colonne parasites pendant tout le temps trame. La contrainte du multiplexage (critère de Alt et Pleshko) est levée, un grand nombre de pixel peut être adressé. La limitation est, pour maintenir un niveaux de gris donné, que la tension aux bornes du pixel soit maintenue à une valeur donnée, et ne varie pas plus que la différence de tension entre 2 gris. Pour cela, la résistance de fuite du pixel doit être inférieure à une certaine valeur, ce qui impose une contrainte à la fois sur le Roff du transistor et sur la résistivité RCL du cristal liquide.
Quelques chiffres pour un TFT adressant 1000 lignes à 75 Hz, avec 256 niveaux de gris : Temps trame : 13 ms Temps ligne (ouverture de la grille) Tg = 13 μs
Mise en place de la tension aux bornes du pixel : elle doit varier de 3 V environ en Tg = 13 μs
Maintien du niveau de gris de départ : La tension aux bornes du pixel doit être maintenue avec une variation inférieure à 10 mV pendant le temps trame (13 ms). Cette contrainte impose un Roff du transistor et une résistivité du cristal liquide élevés.
Les TFT dits « standards » utilisent une couche mince de silicium amorphe (a-Si) et sont couplés au mode TN (Twisted Nematic). Pour des écrans de grande taille à forte valeur ajoutée, le TFT est plutôt associé aux modes IPS (In Plane Switchîng) ou MVA (Multidomain Vertically Aligned) possédant un meilleur angle de vue.
Limitation de l'adressage actif : consommation des écrans à CL standards Une limitation forte des écrans TFT pour les applications nomade est leur consommation électrique non négligeable. Par exemple, un moniteur à matrice TFT de 15 pouces de diagonale consomme couramment près de 20 W, dont approximativement la moitié sert au rétro éclairage. Cette situation provient à la fois du caractère non bistable des écrans TFT usuels (qui exploitent l'effet TN), mais aussi de la faible efficacité lumineuse de la technologie TFT. Une des principales causes de cette faible efficacité est l'existence d'un taux d'ouverture médiocre. Dans ces conditions, le rétro éclairage est pratiquement obligatoire pour les ambiances lumineuses usuelles. L'autonomie d'un tel dispositif à écran TFT lorsqu'il n'est pas relié à un réseau d'alimentation électrique ne peut être que faible. Cette tendance est accentuée avec la technologie TFT-IPS. L'angle de vue de cette technologie est en effet comparable à celui des écrans Binem, mais l'existence d'un réseau d'électrodes à faible pas pour appliquer le champ latéral aux pixels réduit encore le taux d'ouverture. La puissance du système d'éclairage, donc la consommation du dispositif, doit être supérieure à celle d'un TFT classique à brillance de l'image équivalente. De plus, les dispositifs IPS requièrent des tensions de fonctionnement significativement supérieures à celles des écrans TFT classiques. Le bilan énergétique est donc là aussi dégradé. De plus, le surcoût induit par le choix de la technologie IPS représente un réel obstacle pour de nombreuses applications de masse. Non seulement la consommation électrique des écrans TFT est élevée, mais son caractère non bistable fait qu'il est impossible, même dans les cas favorables, de l'abaisser. DESCRIPTION DE L'INVENTION
L'invention a pour but de proposer de nouveaux moyens permettant de perfectionner l'état de l'art. Ce but est atteint dans le cadre de la présente invention grâce à un dispositif d'affichage comprenant un écran matriciel à cristal liquide nématique bistable et à cassure d'ancrage, caractérisé en ce qu'il comprend :
- des composants aptes à passer entre un état non passant et un état passant, disposés respectivement entre une électrode de commande associée à chaque pixel et une liaison de commande d'état d'affichage, et
- des moyens aptes à appliquer sur l'entrée de chaque composant précité, par l'intermédiaire de la liaison de commande d'état, des signaux d'entrée comprenant au moins deux phases séparées d'un intervalle de temps contrôlé : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.
Plus précisément encore, dans le cadre de la présente invention, de préférence les composants précités sont formés d'interrupteurs pilotés entre un état non passant et un état passant par un signal d'adressage, et sont disposés respectivement entre une électrode de commande associée à chaque pixel et une liaison de commande d'état d'affichage, et par ailleurs le dispositif comprend des moyens aptes à définir des signaux d'adressage comprenant au moins deux phases actives pilotant un interrupteur à l'état passant, séparées d'un intervalle de temps contrôlé, et aptes à appliquer sur l'entrée de chaque interrupteur piloté, par l'intermédiaire de la liaison de commande d'état, en synchronisme avec les phases actives du signal d'adressage rendant celui-ci sélectivement passant, des signaux d'entrée comprenant au moins deux phases : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.
Nous appellerons cette structure « BiNem actif ». Dans le cadre de la présente invention, l'expression « écran matriciel » ne doit pas être considérée comme limitée à un agencement régulier de pixels en lignes et colonnes. Elle englobe tout agencement de pixels sous forme de n groupes de m éléments associés, par exemple n chiffres formés chacun de m éléments.
La présente invention concerne également un procédé de commande électrique d'un écran matriciel à cristal liquide nématique bistable et à cassure d'ancrage, caractérisé en ce qu'il comprend : - la fourniture de composants aptes à passer entre un état non passant et un état passant, disposés respectivement entre une électrode de commande associée à chaque pixel et une liaison de commande d'état d'affichage et qu'il comprend les étapes consistant, pour la commande électrique à : - appliquer sur l'entrée de chaque composant précité, par l'intermédiaire de la liaison de commande d'état, des signaux d'entrée comprenant au moins deux phases séparées d'un intervalle de temps contrôlé : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.
Selon une autre caractéristique avantageuse de la présente invention, l'écran conforme à la présente invention utilise deux textures, l'une uniforme ou faiblement tordue dans laquelle les molécules sont au moins sensiblement parallèles entre elles, et l'autre qui diffère de la première par une torsion de l'ordre de plus ou moins 180°.
Bien que l'utilisation d'un adressage actif, par l'intermédiaire d'interrupteurs commandés respectifs, offre de nombreux avantages dans la cadre d'un écran de type Binem, c'est-à-dire utilisant un cristal liquide nématique bistable à cassure d'ancrage, l'homme de l'art ne pouvait trouver aucune incitation à une telle réalisation dans la littérature de l'état de la technique.
Bien au contraire, les formes et durées requises des signaux de commande pour l'adressage actif étaient jusqu'ici incompatibles avec un écran bistable opérationnel de type Binem.
Par ailleurs, la consommation d'un écran à cristal liquide à adressage actif apparaissait complètement rédhibitoire pour l'homme de l'art dans le contexte d'un écran Binem. Enfin, le coût des écrans à adressage actif, en raison notamment de la présence d'un interrupteur associé à chaque pixel ne pouvait jusqu'ici inciter l'homme de l'art à une telle réalisation.
La dissociation des signaux d'adressage et des signaux de commande, en deux phases séparées d'un intervalle de temps contrôlé, tel que proposé dans le cadre de la présente invention constitue ainsi une innovation forte qui permet un réel perfectionnement de l'état de l'art, comme on le précisera par la suite. D'autres caractéristiques, buts et avantages de la présente invention, apparaîtront à la lecture de la description détaillée qui va suivre, et en regard des dessins annexés, donnés à titre d'exemples non limitatifs, et sur lesquels : . la figure 1, précédemment décrite, représente schématiquement un écran Binem, conforme à l'état de la technique,
. la figure 2, précédemment décrite, représente un exemple de signal pixel en créneau, pour la commutation dans l'état T, pour un tel écran
Binem, . la figure 3, précédemment décrite, représente un exemple de signal pixel à front descendant progressif, pour la commutation dans l'état U, pour un tel écran Binem,
. la figure 4, précédemment décrite, représente un exemple de signal pixels à deux plateaux, permettant la sélection de la texture en fonction de la valeur P2 du deuxième plateau de l'impulsion appliquée aux bornes du pixel, pour un tel écran Binem,
. la figure 5, précédemment décrite, représente schématiquement un écran matriciel multiplexe,
. la figure 6, précédemment décrite, représente un exemple de signaux ligne et colonne, pour un pixel, dans un mode multiplexe, pour un écran
Binem,
. la figure 7, précédemment décrite, représente un signal électrique aux bornes d'un pixel d'un écran Binem en mode multiplexe,
. la figure 8, précédemment décrite, donne une autre représentation d'un afficheur multiplexe,
. la figure 9, précédemment décrite, illustre un schéma électrique équivalent d'une ligne d'un afficheur à cristaux liquides multiplexe, du type écran Binem en mode multiplexe ,
. la figure 10, précédemment décrite, représente l'évolution de la forme du flanc descendant de la tension appliquée à un pixel d'un écran de type Binem en mode multiplexe , lors de la propagation le long d'une ligne, pour une résistance carré de l'ITO respectivement de 30 Ω sur la figure 10a et de 15 Ω sur la figure 10b, . la figure 11, précédemment décrite, représente schématiquement le principe général d'un adressage actif, conforme à l'état de la technique, . la figure 12, précédemment décrite, représente le schéma électrique équivalent d'un pixel de cristal liquide adressé par un transistor, respectivement à l'état passant sur la figure 12a et à l'état bloquant sur la figure 12b,
. la figure 13 représente l'adressage d'un écran dit « Binem actif », conforme à la présente invention, pour la commutation au choix dans l'état U ou dans l'état T, selon une première option de mise en œuvre comprenant 3 phases ou étapes successives d'application de signaux de commande, plus précisément la figure 13a représente le signal d'adressage appliqué sur la grille d'un transistor, la figure 13b représente deux variantes du signal de commande d'état appliqué sur la source du transistor pour obtenir respectivement les états U et T, les figures 13c et 13d représentent respectivement le signal résultant disponible sur le drain du transistor et par conséquent sur le pixel, dans le cas d'un passage à l'état U et dans le cas d'un passage à l'état T, et la figure 13e représente schématiquement un deuxième signal d'adressage décalé par rapport à celui de la figure 13a et destiné à une deuxième ligne de l'affichage,
. la figure 14 représente le schéma électrique équivalent d'un pixel de cristal liquide de type Binem adressé par un transistor, par exemple de type TFT, selon une deuxième option de mise en œuvre comprenant deux phases ou étapes successives d'application de signaux de commande,
. la figure 15 représente schématiquement l'adressage d'un écran dit "Binem actif" conforme à la présente invention pour la commutation au choix dans l'état U ou dans l'état T selon une deuxième option de mise en oeuvre comprenant deux phases ou étapes successives d'application de signaux de commande, plus précisément la figure 15a représente le signal d'adressage appliqué sur la grille d'un transistor, la figure 15b représente le signal de commande d'état appliqué sur la source du transistor, les figures 15c et 15d représentent respectivement le signal résultant disponible sur le drain du transistor et par conséquent sur le pixel, dans le cas d'un passage à l'état T et dans le cas d'un passage à l'état U, et la figure 15e représente schématiquement un deuxième signal d'adressage décalé par rapport à celui de la figure 15a et destiné à une deuxième ligne de l'affichage,
- la figure 16 représente schématiquement la tension électrique aux bornes d'un pixel conforme à la présente invention pour le passage à l'état T,
- la figure 17 représente schématiquement la tension ligne d'adressage appliquée à la grille d'un transistor dans le cadre de la première option conforme à la présente invention,
- la figure 18 représente un exemple de tension ligne d'adressage appliquée à la grille d'un transistor dans le cas de la seconde option conforme à la présente invention, - la figure 19 représente schématiquement un exemple d'adressage d'un Binem actif selon la première option comprenant trois applications successives de tension de commande, pour un signal pixel simulé pour le passage dans une texture T, la figure 19b représentant une vue agrandie partielle des fronts montant et descendant du signal de la figure 19a,
- la figure 20 représente une illustration similaire à la figure 19 pour un signal pixel simulé pour le passage en texture U,
- la figure 21 représente l'adressage d'un Binem actif selon la deuxième option conforme à la présente invention comprenant deux applications successives de tension de commande, pour un signal pixel simulé pour le passage en texture T, là encore la figure 21b représentant une vue partielle à échelle agrandie des fronts montant et descendant du signal de la figure 21a,
- la figure 22 représente une vue similaire à la figure 21a pour un signal pixel simulé pour le passage en texture U,
- la figure 23 représente schématiquement une variante de réalisation conforme à la présente invention comprenant des moyens interrupteurs sous forme d'une diode pour chaque pixel, - la figure 24 représente schématiquement une autre variante de réalisation conforme à la présente invention comprenant des moyens interrupteurs sous forme de deux diodes tête bêche pour chaque pixel,
- la figure 25 représente la réponse d'une diode utilisée dans la variante de la figure 23, et
- la figure 26 représente la réponse de deux diodes montées tête bêche utilisées dans le cadre de la variante de la figure 24.
La structure générale de l'écran conforme à la présente invention est identique à la structure d'un écran TFT classique telle qu'illustré sur la figure 11.
Les différences essentielles par rapport à un tel écran TFT classique sont les suivantes : l'une des couches d'orientation standard est remplacée par une couche d'orientation à ancrage zénithal faible 34 spécifique au BiNem,
- la cellule est réalisée avec une épaisseur plus faible que pour les technologies standards, la cellule est remplie avec un cristal liquide adapté au BiNem, de manière à obtenir les deux texture U et T telles qu'illustrées sur la figure 1, et ainsi un fonctionnement de la cellule en mode BiNem.
Ainsi typiquement, dans le cadre de la présente invention, pour chaque pixel défini entre deux électrodes 22, 32 disposées en regard et placées respectivement sur l'une des deux lames ou substrats 20, 30, l'une des électrodes est reliée au drain 41 d'un transistor respectif 40, formant interrupteur, la source 42 de celui-ci est reliée à une liaison ou piste de commande d'état, par exemple une colonne 45, pour recevoir un signal de commande d'état, la grille 41 du transistor est reliée à une liaison ou piste de pilotage ou d'adressage, par exemple une ligne 46, pour recevoir un signal de pilotage ou d'adressage, et la contre- électrode est reliée à un potentiel commun, par exemple la masse, commun à tous les pixels.
Pour un écran de n.m pixels regroupés sous forme de n groupes de m éléments, par exemple n lignes de m colonnes, il est ainsi prévu n.m interrupteurs commandés 40, un réseau de n pistes conductrices formant lignes d'adressage de ceux-ci et un réseau de m pistes conductrices formant colonnes de commande des transistors.
Lorsqu'aucun signal n'est appliqué sur la grille 41 d'un transistor 40, celui-ci est bloqué, c'est-à-dire non passant.
En revanche, lorsqu'un signal adéquat est appliqué sur la grille 41 de ce transistor 40, celui-ci est rendu passant. La tension appliquée sur la source 42 de celui-ci se retrouve alors sur le drain 43 du transistor et par conséquent sur l'électrode associée 47 de celui-ci. Le pixel constitué par le cristal liquide placé entre deux électrodes constitue un condensateur apte à conserver cette tension à ses bornes lors du passage à l'état bloquant du transistor, c'est-à-dire lors de la coupure du signal d'adressage appliqué sur sa grille.
L'évolution ultérieure de cette tension, avant application d'un nouveau signal d'adressage et d'un nouveau signal de commande, dépend de l'impédance définie entre les deux électrodes du pixel.
Par la suite on appellera les transistors interrupteurs précités associés respectivement à chaque pixel : "TFT" (pour Thin Film Transistor en anglais). Cependant la présente invention ne doit pas être considérée comme limitée à une quelconque technologie de réalisation des interrupteurs commandés. Elle englobe toute technologie susceptible de réaliser une telle fonction. Par exemple un système à une ou plusieurs diodes peut être envisagé. Les TFT 40 permettent d'isoler tous les pixels de l'écran sauf ceux associés à la ligne adressée 46 qui sont reliés chacun, par leur piste colonne 45, à un driver colonne.
Un adressage standard classique de TFT nécessite d'adresser et de commander tous les pixels à chaque trame, tandis que la bistabilité du BiNem permet la commande sélective des seuls pixels dont l'état est modifié entre chaque trame. Un adressage très individualisé tenant compte de la bistabilité est ainsi possible. Nous appellerons ce mode « adressage sélectif ». Plus précisément, dans le cadre de la présente invention, à chaque adressage d'une ligne, les pixels qui doivent changer d'état doivent recevoir un signal de commutation sur la source de leur transistor associé, pour assurer successivement une cassure d'ancrage puis une sélection, les autres pouvant rester reliés à la masse, c'est à dire recevoir une tension nulle par l'intermédiaire de leur transistor placé à l'état passant (en effet une telle tension nulle ne peut casser l'ancrage et ne peut par conséquent modifier l'état du pixel). La consommation peut ainsi être nettement réduite, presque annulée pour les images variant lentement. Le contraste et la luminosité de l'écran seront optimum dans ce cas, le passage d'un pixel par les états intermédiaires de commutation n'apparaîssant pas à chaque trame, mais uniquement quand ce pixel doit changer d'état. Le clignotement de l'image est ainsi complètement supprimé. L'adressage du BiNem actif s'effectue selon l'invention en plusieurs fois, sous forme d'au moins deux phases séparées d'un intervalle de temps contrôlé. La présente invention se distingue ainsi fondamentalement de l'adressage d'un TFT standard qui s'effectue en une fois car les cristaux liquides standards s'orientent simplement en fonction de la valeur du champs appliqué.
La fonction essentielle des signaux d'adressage et de commande conformes à la présente invention est de produire un signal correct, à deux plateaux par exemple, aux bornes du pixel, en appliquant tout d'abord, pendant une première phase, une tension de commande PI (pendant un temps d'adressage ligne Tg) via la source du transistor, pour obtenir la cassure, puis en appliquant après un temps Te appelé temps de cassure, pendant une deuxième phase, une tension de commande P2U ou P2T (pendant un temps d'adressage ligne T'g qui peut être différent de Tg) toujours via la source du transistor, permettant d'obtenir la texture U ou T. L'application d'une troisième tension proche ou égale à zéro, pendant une troisième phase ultérieure, peut également être nécessaire. Nous allons décrire tout d'abord les deux options d'adressage (respectivement à trois phases et à deux phases) pour une commutation entre U et T, puis nous élargirons le concept d'adressage à la réalisation d'un BiNem avec niveaux de gris. Commutation entre U et T
Option 1 : adressage en 3 phases
Cette option est illustrée dans le chronogramme figure 13. Sur la figure 13 le temps de trame est référencé TRA, c'est à dire que les signaux d'adressage illustrés sur la figure 13a et les signaux de commande d'état illustrés sur la figure 13b reviennent avec une période de récurrence TRA (cas d'un adressage non sélectif ou cas de l'adressage sélectif lorsque le pixel change d'état) ou multiple de TRA (cas d'un adressage sélectif lorsque le pixel ne change pas d'état à chaque trame). Comme illustré sur la figure 13a, la tension d'adressage est appliquée trois fois successivement à la grille 41 d'un transistor 40 pour commuter celui-ci à l'état passant :
- Dans une première phase, le signal d'adressage a une durée Tg,
- Dans une deuxième phase, le signal d'adressage dont le front montant est retardé de Te par rapport au premier, a une durée Tg',
- Dans une troisième phase, le signal d'adressage dont le front montant est retardé de Ts par rapport au deuxième, a une durée Tg".
Les temps Tg, Tg' et Tg" peuvent être identiques entre eux ou différents. Le temps Te est déterminé suffisant pour garantir la cassure de l'ancrage faible 34 sur le substrat 30 avant application du signal de sélection de durée Tg'.
Comme illustré sur la figure 13b, trois tensions de commande sont appliquées successivement au pixel par l'intermédiaire du transistor associé 40, en synchronisme avec les tensions d'adressage précitées de durée Tg, Tg' et Tg" ( les fronts montants de ces trois tensions sont séparés également d'un temps Te puis Ts): - Première phase (durée Tg) : une tension de commande PI est appliquée sur la source du transistor pour obtenir la cassure
- Deuxième phase (durée Tg' , après un temps Te) : une tension de commande P2T ou P2U est appliquée sur la source du transistor selon la texture à obtenir.
Pour la commutation en T, les deux zones schématisées sur la figure 4 (élevée et faible) peuvent être utilisée pour P2T.
Si c'est la valeur faible de P2T qui est choisie, celle-ci peut être choisie nulle ou très faible, car il n'y a pas ici de contrainte liée au multiplexage demandant d'effectuer la sélection entre T et U avec le signe d'un signal colonne unique C. Le saut en tension étant plus grand (PI en comparaison de P1-P2T), le passage en T est facilité. Un tel signal est du type créneau illustré figure 2.
Pour la commutation en U, les tensions P2U de la figure 4 conviennent.
- Troisième phase (durée Tg", après un temps Ts): remise à zéro avec une tension POT ou POU nulle ou très faible.
Comme indiqué précédemment lors de la deuxième phase Tg', pour la texture T, les deux zones illustrées sur la figure 4 (élevée et faible) peuvent être utilisées pour P2T. Dans le cas P2T faible, la commutation en T s'initie lors du deuxième adressage Tg'. Dans le cas P2T élevé, la commutation en T s'initie lors du troisième adressage Tg", au moment de la chute de tension entre P2T et POT.
Pour la texture U, une mise à zéro après l'application de P2U permet aux molécules de cristal liquide d'atteindre un état de repos avant une nouvelle séquence d'adressage. Donc au bout d'un temps Ts appelé temps de sélection, une tension POU nulle ou proche de zéro est appliquée pendant un temps Tg" (nouvelle ouverture de la ligne) aux bornes du pixel. POU n'est pas nécessairement égal à POT. Le signal de .commande résultant obtenu sur le drain du transistor et par conséquent sur le pixel, pour une tension P2T faible pendant la phase Tg' est illustré sur la figure 13c. Pendant Tg la capacité du pixel est chargée à la tension PI. Cette capacité se décharge éventuellement à travers les résistances de fuite parallèles, après Tg. La tension aux bornes du pixel est réactualisée à P2T pendant Tg'. La capacité se décharge éventuellement après Tg'. Enfin la tension aux bornes du pixel est mise à zéro pendant Tg". Ce signal conduit à l'état T. De même le signal de commande résultant obtenu sur le drain du transistor et par conséquent sur le pixel, pour une tension P2U pendant la phase Tg' est illustré sur la figure 13d. Pendant Tg la capacité du pixel est chargée à la tension PI. Cette capacité se décharge éventuellement à travers les résistances de fuite parallèles, après Tg. La tension aux bornes du pixel est réactualisée à P2U pendant Tg'. La capacité se décharge éventuellement après Tg'. Enfin la tension aux bornes du pixel est mise à zéro pendant Tg". Ce signal conduit à l'état U.
De manière générale, on peut étendre le principe précédemment décrit conforme à la présente invention à x applications successives chacune de durée Tgx, séparées par des intervalles de temps contrôlés Te puis différents Tsx , de signaux de commande différents. L'avantage d'une multiplication des phases d'application de signal de commande, est de mieux approximer le signal optimum de passage en U qui est une rampe décroissante continue. Un adressage en 4 passages permet d'approximer la rampe avec 3 plateaux, etc ... L'inconvénient est un temps ligne global qui augmente avec le nombre de passages. Pour une même commande d'état, chaque ligne est donc adressée x fois avec une période de trame TRA (cas d'un adressage non sélectif ou cas de l'adressage sélectif lorsque le pixel change d'état) ou multiple de TRA (cas d'un adressage sélectif lorsque le pixel ne change pas d'état à chaque trame).
. Entre les phases d'adressage Tgx d'une ligne, d'autres lignes peuvent être adressées. On a ainsi illustré schématiquement sur la figure 13e un exemple de signal d'adressage décalé par rapport au signal d'adressage précédemment décrit et susceptible de commander une deuxième ligne adjacente à celle évoquée ci-dessus. Option 2 : adressage en deux phases
Cette option est illustrée dans le chronogramme de la figure 15. La encore sur la figure 15 le temps de trame est référencé TRA, c'est à dire que les signaux d'adressage illustrés sur la figure 15a et les signaux de commande d'état illustrés sur la figure 15b reviennent avec une période de récurrence TRA (cas d'un adressage non sélectif ou cas de l'adressage sélectif lorsque le pixel change d'état) ou multiple de TRA (cas d'un adressage sélectif lorsque le pixel ne change pas d'état à chaque trame). Comme illustré sur la figure 15a, la tensions d'adressage est appliquée deux fois successivement à la grille 41 d'un transistor 40 pour commuter celui-ci à l'état passant :
- Dans une première phase, le signal d'adressage a une durée Tg,
- Dans une deuxième phase, le signal d'adressage dont le front montant est retardé de Te par rapport au premier, a une durée Tg'.
Les temps Tg et Tg' peuvent être identiques entre eux ou différents.
Le temps Te est déterminé suffisant pour garantir la cassure de l'ancrage faible 34 sur le substrat 30 avant application du signal de sélection Tg'.
Comme illustré sur la figure 15b deux tensions de commande sont appliquées successivement au pixel par l'intermédiaire du drain 43 du transistor associé 40, en synchronisme avec les tensions d'adressage précitées Tg et Tg' (séparées d'un temps Te appelé temps de cassure) : - Première phase (durée Tg) : une tension de commande PI est appliquée sur la source du transistor pour obtenir la cassure
- Deuxième phase (durée Tg', après un temps Te) : une tension de commande P2T ou P2U est appliquée sur la source du transistor selon la texture à obtenir. Soit Pif la tension aux bornes du pixel au début du deuxième passage Tg' (cf figure 16).
Pour la texture T, P2T doit être suffisamment faible (idéalement P2T ≈ 0) pour que le saut en tension entre Pif et P2T permette la commutation en T. De même la tension Pif doit rester suffisamment forte pour que le saut en tension entre Pif et P2T permette la commutation en T.
Dans le cas P2T nulle, le saut en tension étant plus grand (Pif en comparaison de Plf-P2T), le passage en T est facilité (le signal appliqué sur le pixel est alors du type créneau illustré sur la figure 2).
Un deuxième avantage avec une tension P2T nulle est que les molécules de cristal liquide sont au repos lors de la commutation suivante.
La valeur élevée de P2T (cf figure 4) ne peut être utilisée ici car il n'y aurait pas de remise à zéro de la tension P2T, qui resterait appliquée pendant tout le temps trame TRA.
Pour la commutation en U, la tension P2U peut être proche de la tension Pif afin d'obtenir une descente en rampe continue. Une forme de signal en rampe décroissante telle que décrite figure 3 est ainsi obtenue grâce au courant de décharge obtenu dans les résistances de fuites présentes aux bornes du pixel. Cette forme de signal est bien adaptée à la commutation en U.
Pour obtenir le temps de décharge optimum , c'est à dire suffisant pour passer en U, mais inférieur au temps trame TRA, il peut être nécessaire d'ajouter une résistance de décharge RF aux bornes du pixel tel qu'illustré figure 14..
Passage en T :
On a représenté sur la figure 15c le signal de commande résultant obtenu sur le pixel, pour une tension P2T faible pendant la phase de durée Tg'. Pendant Tg la capacité du pixel est chargée à la tension Pli.. La capacité du pixel se décharge éventuellement à travers les résistances de fuite parallèles, après Tg. La tension est ainsi égale à Pif avant le deuxième passage d'adressage de durée Tg', avec Pif < Pli. La tension aux bornes du pixel est réactualisée à P2T pendant Tg'. Pif doit être telle que Plf-P2T permette le passage en T. La capacité se décharge après Tg' pour obtenir une tension nulle avant la fin de la trame TRA. Ce signal conduit à l'état T.
Passage en U : De même on a illustré sur la figure 15d le signal de commande résultant obtenu sur le drain du transistor et par conséquent sur le pixel, pour une tension P2U pendant la phase Tg'. Pendant Tg la capacité du pixel est chargée à la tension Pli . Cette capacité se décharge à travers les résistances de fuite parallèles, après Tg. La tension est ainsi égale à Pif avant le deuxième passage d'adressage de durée Tg', avec Pif < Pli. La tension aux bornes de la capacité du pixel est réactualisée à P2U pendant Tg'. La capacité se décharge après Tg' pour obtenir une tension nulle avant la fin de la trame TRA. Ce signal conduit à l'état U. Du fait de l'existence d'une résistance de décharge RF, la valeur
Pif-Pli est supérieure dans le cas de l'option 2 par rapport à l'option 1.
Pour une même commande d'état, chaque ligne est donc adressée deux fois (Tg et Tg') avec une période de trame TRA. Entre ces phases d'adressage, séparés d'un temps Te, d'autres lignes peuvent être adressées.
La encore on a ainsi illustré schématiquement sur la figure 15e un exemple de signal d'adressage décalé par rapport au signal d'adressage précédemment décrit et susceptible de commander une deuxième ligne adjacente à celle évoquée ci-dessus. Conditions d'obtention de la commutation avec le BiNem actif
La figure 16 détaille l'évolution de la tension aux bornes d'un pixel, pour un passage en T, qui est la commutation la plus critique (puisqu'elle requiert une descente abrupte en un temps Tt inférieur à un seuil de l'ordre de 30μs). On distingue quatre étapes successives dans cette évolution.
1. Phase EC de durée Tg : Etablissement de la tension de cassure d'ancrage aux bornes du pixel La tension Pli que l'on doit atteindre à la fin du temps Tg, soit à la fin de la période passante du transistor, doit être supérieure à la tension de cassure d'ancrage Vc, typiquement de 15 à 18 V à température ambiante : Pli > Vc ≈ 15 à 18 V Tg de l'ordre de 20 μs. La tension à atteindre ne doit pas avoir de valeur précise, il faut seulement dépasser Vc pour pouvoir casser l'ancrage. De plus la valeur PI de cassure d'ancrage peut être différente pour le passage en U ou en T. Par contre dans le cas d'un TFT standard avec TN ou autre, une valeur très précise doit être obtenue au temps Tg pour obtenir des niveaux de gris fiables. Pour la phase EC la contrainte sur la combinaison d'un TFT et du cristal liquide du BiNem actif conforme à la présente invention est donc plus faible que pour un TFT couplé aux cristaux liquides standards. Les paramètres électriques intervenant lors du chargement de
PI sont :
La résitance Ron du transistor, la capacité du pixel Cpx = CCL + Cs , le temps de propagation sur la piste colonne et sa résistance déterminés à partir de Rpc et Cpc 2. Phase C de durée Tc-Tg : cassure de l'ancrage
Pendant le temps Tc-Tg postérieur à Tg, le transistor est bloquant, la tension PI doit être maintenue supérieure à Vc pour casser l'ancrage. Soit Pif la tension aux bornes du pixel à la fin du temps Te : Pif > Vc ≈ 15 à 18 V Typiquement, une diminution de quelques volts est acceptable pendant le temps Tc-Tg. La tension PI ne doit pas être maintenue à un niveau précis, contrairement au cas d'un TFT standard générant des niveaux de gris. Pour la phase C la contrainte sur la combinaison d'un TFT et du cristal liquide du BiNem actif conforme à la présente invention est donc plus faible que pour un TFT et un cristal liquide standard.
Typiquement, le temps Tc-Tg doit être supérieur ou égal à τl (cf figure 4), temps pendant lequel une tension supérieure à Vc doit être maintenue pour casser l'ancrage, typiquement τl ≈ 1 ms . Avec Tg = 20 μs, et Tc-Tg = τl, 50 autres lignes peuvent être adressées pendant la phase de cassure d'une ligne.
Les paramètres électriques intervenant lors du maintien de PI sont : La capacité du pixel Cpx = CCL + Cs , et la résistance RCL de celui-ci et éventuellement Rf si rajout d'une résistance de fuite tel que décrit dans l'option 2.
3. Phase ES de durée T'g : établissement du signal de sélection de la texture
Comme pour le cas du multiplexage passif, c'est le passage à la texture T qui est le plus délicat, puisque une descente rapide, en un temps Tt, de Pif > Vc à P2T est nécessaire. Typiquement Tt est de l'ordre de 30 μs, soit de l'ordre de grandeur des temps d'ouverture de grille. On a intérêt à prendre T'g < Tt ≈ 30 μs pour optimiser la cadence. La condition de descente de Pif à une tension P2T en un temps de l'ordre de Tg est globalement équivalente à celle de la phase EC : la contrainte sur le TFT est similaire. Les paramètres électriques intervenant lors de la phase ES sont les même que pour la phase EC. 4. La descente à zéro du signal de sélection s'effectue soit par un troisième passage avec remise à zéro (dans le cas de l'option 1) soit grâce à la fuite en tension aux bornes du pixel (dans le cas de l'option 2).
Réalisation de niveaux de gris en BiNem actif
Il est possible de réaliser des niveaux de gris en mode BiNem actif conforme à la présente invention en créant à l'intérieur d'un pixel des micro domaines de textures T et U dont on maîtrise la taille et la densité (cf document [6]). La maîtrise est obtenue en contrôlant précisément la tension P2 du deuxième plateau (pendant la phase S de l'adressage).
On se reportera utilement au document [6] pour la mise en œuvre d'un tel processus.
Celui-ci ne sera donc pas décrit dans le détail par la suite. Néanmoins on rappelle ici qu'un contrôle de niveaux de gris peut être obtenu grâce à des moyens de contrôle aptes à réaliser après cassure de l'ancrage, des textures mixtes où les textures bistables coexistent en proportion contrôlée dans un même pixel, séparées par des lignes de disinclinaison 180° en volume ou par des murs de réorientation 180° sur une des surfaces et des moyens de stabilisation à long terme des textures mixtes par transformation des lignes de volume en murs de surface et l'immobilisation de ces murs sur la surface. Obtention d'une valeur moyenne nulle
La commutation du BiNem actif peut être obtenue avec des signaux de polarité positive ou négative.
De plus, comme lors du multiplexage passif, des problèmes de dégradation par électrolyse de certains matériaux cristal liquide, lorsqu'ils sont soumis à une tension continue, peuvent apparaître. Une solution pour remédier à cette difficulté peut consister à appliquer un signal de valeur moyenne nulle sur le cristal liquide. L'obtention d'un signal à valeur moyenne nulle peut s'obtenir en inversant le signe des tensions appliquées aux colonnes d'une trame à l'autre. EXEMPLES DE REALISATION SELON L'INVENTION
Deux simulations complètes de l'adressage d'un écran BiNem actif selon l'invention (options 1 et 2 précitées) ont été effectuées avec un logiciel commercial afin de valider les étapes critiques de l'adressage selon les deux options. Les paramètres communs à ces 2 simulations sont :
Taille du pixel :
Pixel carré WCL.= LCL = 210 μm Epaisseur de la cellule d= 1.5 μm Caractéristiques de l'écran
Cadence 50 Hz soit un temps trame de 20 ms
480 lignes et 640 colonnes (résolution VGA) - temps ligne disponible
40μs
Caractéristiques du cristal liquide CCL = ε0. εcL.WCL.LcL / d ε0 permittivité du vide C - permittivité relative du cristal liquide Afin de tenir compte de l'anisotropie diélectrique du cristal liquide, nous avons considérer un CL- = 5 pour la transition planaire - homéotrope (chargement de la capacité, phase EC), et un εC - = 25 pour le transition homéotrope-planaire (déchargement de la capacité, phase ES).
Résistivité du cristal liquide = 1010 Ω.cm
Ce cristal liquide est de qualité moyenne au niveau de la résistivité (les CL utilisés dans les TFT standards possèdent une résistivité plus élevée, de l'ordre de deux ordre de grandeur soit 1012). Caractéristiques du TFT (correspondant à un TFT standard en a-Si de l'état de l'art actuel) :
Dans notre modèle, un TFT est caractérisé par les paramètres suivants :
Cm = capacité d'isolant par unité de surface = 30 nF / cm2 μO = mobilité = 0.4 cm2 / V.s W =largeur du TFT = 20 μm L = longueur du TFT = 4 μm
Cs = Capacité de stockage = 2 . CCL (déterminée avec CL = 5, voir caractéristiques du cristal liquide) Ces paramètres permettent de modéliser le mode passant (Ron).
Tension ligne (appliquée à la grille)
La tension ligne est de 30 V, avec Tg=T'g=T"g=20μs Te = Ts =1 ms
La figure 17 présente la tension ligne d'adressage correspondant à l'option 1 et comprenant trois impulsions de durée respective Tg, Tg' et Tg".
La figure 18 présente la tension ligne d'adressage correspondant à l'option 2 et comprenant deux impulsions de durée respective Tg et Tg'. Caractéristiques des pistes métalliques transportant le signal Rc(piste) = 0.1 Ω ; Largeur = Ip = 5 μm ;
La tension est calculée aux bornes du pixel de la dernière ligne afin de tenir compte de l'influence de l'ensemble des couplages parasites lors de la propagation du signal selon la colonne. Exemple de réalisation de l'invention selon l'option 1
Avec cette option, 3 passages Tg, Tg' et Tg" sont nécessaires, soit un temps global d'adressage ligne de 3x20 μs = 60 μs. A 50 Hz on peut donc adresser 333 lignes, avec les temps d'ouverture de grille de 20 μs. Pour augmenter le nombre de lignes, on peut réduire les Tg, c'est à dire augmenter les performances du TFT et du cristal liquide pour réaliser un chargement de PI (phase EC) dans un temps Tg plus court et un déchargement de PI (phase ES) dans un temps T'g plus court. Tensions colonne - On applique pendant le temps Tg= 20 μs, synchronisé sur la première impulsion d'adressage venant de la ligne, une tension de cassure Vcol= 25 V, l'objectif étant le chargement de la tension de cassure pixel Pli choisie à 20 V en 20 μs.
- Puis après un temps Te de 1 ms, synchronisé sur la deuxième impulsion d'adressage venant de la ligne, on applique : pour le passage en T : une tension nulle de sélection pendant un temps T'g de 20 μs, l'objectif étant de passer de la tension Pif à une valeur P2T qui doit être inférieure à 5 V (pour P2U compris entre 7 et 9 V, comme exposé précédemment sur le multiplexage du BiNem), en un temps inférieur à Tt (de l'ordre de 30 μs) , ici égal à 20 μs. pour le passage en U : une tension de sélection, de 8V par exemple, pendant un temps T'g de 20 μs, l'objectif étant de passer de la tension Pif à une valeur P2U typiquement de 8V, en environ 20 μs.
- Puis après un temps Ts, synchronisé sur la troisième impulsion d'adressage venant de la ligne, on applique une tension nulle de remise à zéro pendant T"g = 20 μs indépendamment de la texture. Résultats des simulations
La figure 19 montre le signal calculé aux bornes du pixel pour le passage en T. Le signal généré est du type créneau tel que décrit figure 2. On constate que le chargement du pixel s'effectue correctement, une tension légèrement supérieure à 20 V est atteinte en 20 μs. Le déchargement entre cette même tension (très peu de fuites pour ce TFT « standard ») et une valeur très proche de 0 V s'effectue également en 20 μs. Ce signal est donc parfaitement compatible avec un passage en texture T.
La figure 20 montre le signal calculé aux bornes du pixel pour le passage en U. Grâce aux 3 adressages, un signal à deux plateaux du même type que celui utilisé pour le multiplexage est généré et permet le passage en U.
Les signaux de commande pour les passages en T et U sont à 0 V après 2 ms. Le mécanisme de commutation lors de la trame suivante n'est donc pas perturbé.
Un TFT avec plus de fuites est également utilisable pour cette option, à condition :
- de maintenir PI au dessus de Vc pendant toute la durée de la phase C (typiquement 1 ms) - de ne pas envoyer sur le pixel des signaux parasites dont la valeur RMS est plus importante que la tension de seuil ou tension de Fredericks (de l'ordre de 0,5 V). Exemple de réalisation de l'invention selon l'option 2
Avec cette option, 2 passages Tg et Tg' sont nécessaires, soit un temps global d'adressage ligne de 2x20 μs = 40 μs. On pourra adresser les 480 lignes avec Tg=T'g=20 μs.
A titre d'exemple non limitatif une résistance de décharge RF de 150 MΩ a été choisie et correspond à un temps de décharge de 10 ms pour la capacité maximale du cristal liquide. Tensions colonne
- On applique pendant le temps Tg=20 μs synchronisé sur la première impulsion d'adressage venant de la ligne, une tension de cassure Vcol = 25V, l'objectif étant le chargement de la tension de cassure pixel Pli choisie à 23 V dans le temps Tg - Puis après un temps Te de 1 ms, synchronisé sur la deuxième impulsion d'adressage venant de la ligne, on applique : pour le passage en T : une tension nulle de sélection pendant un temps T'g choisi égal à Tg, l'objectif étant la décharge de la tension Pif à une valeur P2T qui doit être inférieure à 5 V en un temps inférieur à Tt (de l'ordre de 30 μs), ici égal à 20 μs, pour le passage en U : une tension de sélection de 18V par exemple pendant un temps T'g = 20 μs, qui correspond à une valeur P2U telle que le temps de descente par la résistance de décharge soit inférieur au temps trame de 20 ms.
De plus cette valeur permet de générer un signal en descente continue.
Il n'y a pas de remise à zéro de l'impulsion, donc c'est la fuite au bornes du pixel qui doit permettre une remise à 0 sur la durée du temps trame TRA. Cette remise à zéro est nécessaire pour la trame suivante, car une tension de départ non nulle perturberait les couplages élastiques et hydrodynamiques et donc la commutation. Résultats des simultions La figure 21 montre le signal calculé aux bornes du pixel pour le passage en T.
Le signal généré est du type créneau tel que décrit figure 2. On constate que le chargement du pixel s'effectue correctement. Une tension de 23 V est atteinte en 20 μs. La résistance de décharge génère une perte de tension de 3 V en 1 ms. La tension Pif est donc de 20 V (limite fixée pour que PI > Vc ≈ 16 V) . Le déchargement entre 20 V et une valeur très proche de 0 V s'effectue également en 20 μs. Ce signal est donc parfaitement compatible du passage en texture T.
La figure 22 montre le signal calculé aux bornes du pixel pour le passage en U.
Le signal généré est du type pente continue tel que décrit figure 3. On constate que le chargement du pixel s'effectue correctement. Une tension de 23 V est atteinte en 20 μs. La résistance de charge génère une perte de tension de 3V en 1 ms. La tension Pif est donc de 20 V (limite fixée pour que PI > Vc ≈ 16 V) (idem passage en T). La résistance de charge génère alors une décroissance continue de la tension aux bornes du pixel. La décroissance jusqu'à 3 V s'effectue en 10 ms, et une valeur de 0,45 V (proche de Fredericks) est atteinte à 20 ms, valeur choisie pour le temps trame.
Les signaux de commande pour les passages en T et U sont très proches de 0 V après respectivement 2 ms et 20 ms. Le mécanisme de commutation lors de la trame suivante n'est donc pas perturbé. AVANTAGES DE L'INVENTION
Fonctionnement en image fixe : bistabilité et qualité optique du BiNem
Lorsque l'écran n'est pas adressé et qu'il affiche une image fixe, les propriétés de l'image sont celles du BiNem. La bistabilité permet de maintenir cette image affichée sans aucun apport d'énergie, contrairement aux cristaux liquides standards qui nécessitent un rafraîchissement permanent à une fréquence d'au moins 50 Hz, entraînant une consommation accrue de l'écran. Le caractère planaire des textures U et T (pas de molécules inclinées par rapport au plan du substrat) permet d'obtenir une bonne qualité optique de l'image (contraste, luminance) sur un angle du vue important sans adjonction de films de compensation biréfringents, comme c'est le cas pour l'effet TN ou MVA. Apport de l'adressage sélectif : maintien partiel de la qualité optique d'une image fixe pour une image animée
Lorsque l'on adresse sélectivement seulement les pixels dont l'état est modifié entre deux trames, la partie de l'image qui n'est pas re-adressée est stable. Elle présente une qualité équivalente à celle d'une image fixe, et permet une impression visuelle globalement bonne à l'observateur. Les pixels qui commutent sont perturbés seulement pendant le temps nécessaire au passage en T ou en U, soit environ 5 ms. Le contraste et la luminosité de l'écran seront donc optimum. Le passage d'un pixel par des états intermédiaires de commutation n'apparaît pas à chaque trame, mais uniquement quand ce pixel change d'état. Apport de l'adressage sélectif : réduction de la consommation A chaque changement d'image, bien que tous les TFT d'une ligne adressée reçoivent simultanément un signal d'ouverture de grille, seuls recevront un signal de commande, par l'intermédiaire du drain du TFT associé, les pixels qui doivent changer d'état. Pour les autres pixels, c'est à dire ceux dont on ne souhaite pas modifier l'état, les sources et drains des TFT associés resteront au potentiel 0. La consommation sera ainsi nettement réduite, presque annulée pour les images variant lentement. Apport du TFT : isolement du pixel Le transistor couplé à chaque pixel joue le rôle d'un interrupteur, qui est fermé un court instant (une dizaine à quelques dizaines de μs) lors du chargement des données, et qui est ouvert pendant tout le reste du temps trame. Chaque pixel de cristal liquide se trouve ainsi isolé des autres pixels et des données colonnes qui transitent sur les pistes colonnes. Aucun effet de scintillement n'apparaît lors de l'adressage d'une l'image, sans limite sur le nombre de pixels adressés. Apport du TFT : augmentation de la cadence d'adressage
Le temps d'adressage d'une ligne est pour le BiNem actif égal à environ 2 ou 3 fois, selon l'option retenue, le temps d'ouverture de la grille Tg , typiquement quelques dizaines de μs, à comparer avec le temps nécessaire en adressage multiplexe, qui est typiquement de l'ordre de 1 à 2 ms. Un facteur d'environ 50 au niveau de la cadence accessible est ainsi gagné avec le BiNem actif conforme à la présente invention par rapport au multiplexage passif. Comme pour les cristaux liquides standards adressés par TFT, l'adressage de 1000 lignes à une cadence vidéo est donc possible en BiNem actif conforme à la présente invention. Apport du TFT : meilleure propagation des signaux sur la ligne
Dans un écran TFT, le signal est transporté par des pistes métalliques très fines entre les pixels de largueur Ip. Sur ces lignes la propagation se fait selon l'équation de diffusion comme sur les pistes d'ITO mais la résistance carré de ces pistes est =0,1 Ω soit 100 fois plus faible. Le temps de diffusion est ainsi divisé par cent pour le même écran. Il n'intervient que pour des écrans dont les colonnes sont dix fois plus longues.
La piste métallique colonne ne charge qu'un pixel à la fois, mais elle est moins large que le pixel. Ces effets se compensent partiellement. La conductivité du métal permet de négliger le temps de charge du à la résistance de la piste. Pour un écran carré de côté L = 85 mm dont les pixels sont carrés de côté L/n, le rapport entre le temps de diffusion Td et le temps de charge Tc pour une piste de métal de largeur lp est, pour 400 pixels carrés de 210 μm de côté : Td ITC = (Rc(JTO) IRc{Metal))(n2lp IL) s (15/0.1) *(400* 400* 5;U7n/85mm) = 1400.
On voit ainsi qu'il n'y a aucune limitation concernant la déformation des flancs de descente du signal colonne par le RC de la piste lors de la propagation le long de la colonne.
C'est la résistance du TFT dans l'état passant qui détermine- la capacité de chargement et de déchargement de la tension (phases EC et ES) en un temps suffisamment court. Aspect technologique : spécifications du TFT
Les simulations précédentes montrent que l'utilisation d'un TFT standard est compatible avec l'invention selon l'option 1 (application des signaux d'adressage et de commande au cours de trois phases successives espacées dans le temps Tg, Tg' et Tg") pour une commutation binaire entre U et T.
La commutation du BiNem dépend de la forme du signal appliqué et particulièrement de la forme de son flanc de descente. La valeur de la résistance Ron du transistor doit donc permettre un temps de charge ou de décharge inférieur à 30μs. Ceci peut être obtenu facilement avec une mobilité standard (cf simulations). Pour augmenter la résolution et la cadence d'un écran BiNem actif conforme à la présente invention, on peut utiliser un transistor qui permet un chargement et un déchargement de la tension pixel plus rapide, afin de diminuer les temps d'ouverture de la grille Tg, T'g, et T"g. Ceci est obtenu par exemple avec un TFT de meilleure mobilté μ0 que celle choisie pour la simulation, ou avec un transistor plus court (longueur de canal plus faible) puisque Roff n'est pas critique..
Concernant la résistance Roff du transistor, elle intervient car elle transmet à un pixel donné le signal colonne des autres pixels atténué par le filtre Roff, Cpx. Il faut remarquer que la contrainte sur le Roff est ici beaucoup plus faible que dans le cas des TFT des afficheurs classiques, puisqu'il suffit que le parasite soit inférieur à la tension de Fredericks (0.5 V) pour qu'il n'ait aucune action sue le pixel en dehors des temps de commutation. Pendant le temps de cassure Te la contrainte n'existe pas puisqu'il suffit d'augmenter légèrement PI pour que ce parasite ne risque pas de faire chuter la tension du pixel en dessous de Vc. On peut donc utiliser pour les 2 options (application des signaux d'adressage et de commande au cours de trois phases successives espacées dans le temps Tg, Tg' et Tg" ou application des signaux d'adressage et de commande au cours de deux phases successives espacées dans le temps Tg et Tg') un transistor « dégradé » pour lequel on tolère un Roff plus faible, c'est à dire plus de fuites. Dans ce cas certaines contraintes sur les paramètres du TFT sont allégées.
Pour la même raison, la tolérance sur la résistivité du cristal liquide est plus grande que dans le cas d'un TFT associé à un effet cristal liquide standard. Une résistivité du cristal liquide moins élevée est permise pour le BiNem actif conforme à la présente invention.
L'utilisation de l'option d'adressage 2 (adressage en 2 passages) préconise pour un fonctionnement optimisé le rajout d'une résistance de décharge RF aux bornes du cristal liquide.
Classiquement une capacité de stockage Cs intégrée dans les TFT standards permet d'écranter les signaux perturbateurs qui induiraient une variation de la tension aux bornes du cristal liquide . La contrainte sur le maintien de la tension étant beaucoup moins forte pour le BiNem actif conforme à la présente invention, une diminution, voir une suppression de cette capacité de stockage Cs est envisageable dans le design d'un TFT optimisé pour une application BiNem. La fonction d'interrupteur réalisée par le transistor peut également être remplie par un système à une ou deux diodes tel qu'illustré figures 23 et 24. Les lignes 46 et les colonnes 45 sont chacune sur une face de la cellule (simplification de la technologie). Les colonnes 45 peuvent être réalisées par une piste d'ITO classique sur une première plaque. La seconde plaque comporte des plages d'ITO 47, placées en regard des colonnes 45 pour définir les pixels. Par ailleurs la seconde plaque porte des diodes 100 placées respectivement pour chaque pixel entre une ligne 46 et une plage associée 47. Le sens de chaque diode 100 dépend de la polarité des signaux appliqués entre lignes et colonnes. Les diodes sont positionnées pour fonctionner « en inverse », c'est à dire laisser passer un courant de signal lorsqu'elles reçoivent une tension inverse supérieure à leur tension Zener Vz. La valeur absolue de cette tension Zener Vz est choisie supérieure à la valeur absolue de PI.
Pour une tension appliquée positive sur les colonnes 45 et négative sur les lignes 46, les diodes 100 ont leur anode côté ligne 46 et leur cathode côté plages 47, donc côté colonne 45. En regard de la figure 23 : - Pour commander le pixel défini à l'intersection de la ligne 1 (46) et de la colonne 45, on applique une tension - Vz sur la ligne 1 et une tension PI positive sur la colonne 45. Le pixel correspondant voit une tension PI à ses bornes en raison de la chute de tension de valeur absolue Vz aux bornes de la diode 100. - Le pixel défini à l'intersection de la ligne 2 (46) et de la même colonne 45 n'est pas commandé. En effet la ligne 2 étant à 0 volt, la diode 100 associée voit une tension PI inférieure à sa tension Zener Vz et reste non passante.
La caractéristique de la diode 100 est illustrée sur la figure 25. Un système à deux diodes tête bêche 100, 102 comme illustré sur la figure 24 (caractéristique figure 26) permet un fonctionnement similaire avec un signal de commutation bipolaire. Doc [1] : brevet FR 2 740 894
Doc [2] : Alt PM, Pleshko P, 1974, IEEE Trans Electron Devices ED-21
146-55
Doc [3] : brevet FR 0204940
Doc[4] : brevet FR 0201448
Doc[5] : C Joubert , proceeding SID 2002, p. 30-33
Doc [6] : brevet FR 2 824 400

Claims

REVENDICATIONS
1. Dispositif d'affichage comprenant un écran matriciel à cristal liquide nématique bistable et à cassure d'ancrage, caractérisé en ce qu'il comprend :
- des composants (40) aptes à passer entre un état non passant et un état passant, disposés respectivement entre une électrode de commande (47) associée à chaque pixel et une liaison (45 ; 46) de commande d'état d'affichage , et - des moyens aptes à appliquer sur l'entrée de chaque composant précité (40), par l'intermédiaire de la liaison de commande d'état (45 ; 46), des signaux d'entrée comprenant au moins deux phases séparées d'un intervalle de temps contrôlé : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.
2. Dispositif selon la revendication 1, caractérisé par le fait que lesdits composants (40) sont formés d'interrupteurs pilotés entre un état non passant et un état passant par un signal d'adressage, et sont disposés respectivement entre une électrode de commande (47) associée à chaque pixel et une liaison (45) de commande d'état d'affichage, et que le dispositif comprend en outre des moyens aptes à définir des signaux d'adressage comprenant au moins deux phases actives pilotant un interrupteur à l'état passant, séparées d'un intervalle de temps contrôlé, et aptes à appliquer sur l'entrée de chaque interrupteur piloté (40), par l'intermédiaire de la liaison de commande d'état, en synchronisme avec les phases actives du signal d'adressage rendant celui-ci sélectivement passant, des signaux d'entrée comprenant au moins deux phases : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.
3. Dispositif selon l'une des revendications 1 ou 2, caractérisé par le fait qu'il utilise deux textures, l'une uniforme ou faiblement tordue dans laquelle les molécules de cristal liquide sont au moins sensiblement parallèles entre elles, et l'autre qui diffère de la première par une torsion de l'ordre de plus ou moins 180°.
4. Dispositif selon l'une des revendications 1 à 3, caractérisé par le fait que les interrupteurs pilotés (40) associés aux pixels d'une ligne commune de l'écran matriciel sont reliés à une ligne commune d'adressage.
5. Dispositif selon l'une des revendications 1 à 4, caractérisé par le fait que les interrupteurs pilotés (40) associés aux pixels d'une colonne commune de l'écran matriciel ont leurs entrées reliées à une colonne commune de commande d'état d'affichage.
6. Dispositif selon l'une des revendications 1 à 5, caractérisé par le fait qu'il comprend une couche d'orientation à ancrage zénithal faible sur l'un des substrats.
7. Dispositif selon l'une des revendications 1 à 6, caractérisé par le fait que pour chaque pixel défini entre deux électrodes (22, 32) disposées en regard et placées respectivement sur l'un des deux substrats (20, 30), l'une des électrodes est reliée au drain (41) d'un transistor respectif (40), formant interrupteur, la source (42) de celui-ci est reliée à une piste (45) de commande d'état, pour recevoir un signal de commande d'état, la grille (41) du transistor est reliée à une piste d'adressage (46), pour recevoir un signal d'adressage, et la contre- électrode est reliée à un potentiel commun à tous les pixels.
8. Dispositif selon l'une des revendications 1 à 7, caractérisé par le fait qu'il comprend n.m pixels regroupés sous forme de n groupes de m éléments, n.m interrupteurs commandés (40), un réseau de n pistes conductrices (46) formant lignes d'adressage de ceux-ci et un réseau de m pistes conductrices (45) formant colonnes de commande des pixels.
9. Dispositif selon l'une des revendications 1 à 8, caractérisé par le fait que les moyens appliquant les signaux d'entrée génèrent pour chaque commande d'un pixel une séquence de signal en deux phases séparées d'un intervalle de temps contrôlé.
10. Dispositif selon la revendication 9, caractérisé par le fait que la phase de signal de sélection ne comporte pas de remise à zéro de l'état du pixel, au moins pour une sélection de texture uniforme ou faiblement tordue.
11. Dispositif selon l'une des revendications 9 ou 10, caractérisé par le fait qu'il comporte une résistance de décharge aux bornes de chaque pixel.
12. Dispositif selon la revendication 11, caractérisé par le fait que la résistance de décharge est formée par une résistance choisie (RF) connectée en parallèle de chaque pixel.
13. Dispositif selon l'une des revendications 1 à 8, caractérisé par le fait que les moyens appliquant les signaux d'entrée génèrent pour chaque commande d'un pixel une séquence de signal en trois phases séparées d'un intervalle de temps contrôlé.
14. Dispositif selon la revendication 13, caractérisé par le fait que les trois phases séparées d'un intervalle de temps contrôlé comprennent : dans une première phase (Tg) un signal de cassure d'ancrage, dans une deuxième phase (Tg') une tension de commande de sélection et dans une troisième phase (Tg") un signal de remise à zéro.
15. Dispositif selon l'une des revendications 13 et 14, caractérisé par le fait que le signal de sélection appliqué pendant la deuxième phase (Tg') est nul ou faible pour l'obtention d'une texture tordue.
16. Dispositif selon l'une des revendications 13 à 15, caractérisé par le fait que les signaux d'entrée sont adaptés pour générer un signal de commande du type créneau sur chaque pixel pour l'obtention d'une texture tordue.
17. Dispositif selon l'une des revendications 1 à 8, caractérisé par le fait que les moyens appliquant les signaux d'entrée génèrent pour chaque commande d'un pixel une séquence de signal en x phases séparées d'un intervalle de temps contrôlé.
18. Dispositif selon la revendication 17, caractérisé par le fait que les x phases séparées d'un intervalle de temps contrôlé comprennent : dans une première phase (Tg) un signal de cassure d'ancrage, dans les phases intermédiaires ultérieures (Tg') des tensions de commande de sélection et dans une phase ultime (Tg") un signal de remise à zéro.
19. Dispositif selon la revendication 18, caractérisé par le fait que les phases intermédiaires (Tg') sont adaptées pour contrôler l'évolution du front descendant du signal de commande de pixel, dans le cas de la sélection d'une texture uniforme.
20. Dispositif selon l'une des revendications 1 à 19, caractérisé par le fait que les dits composants (40) sont formés de transistors.
21. Dispositif selon l'une des revendications 1 à 19, caractérisé par le fait que les dits composants (40) sont formés de transistors ayant une résistance interne (Roff) dégradée à l'état non passant.
22. Dispositif selon l'une des revendications 1 à 19, caractérisé par le fait que lesdits composants (100) comprennent une diode.
23. Dispositif selon l'une des revendications 1 à 19, caractérisé par le fait que lesdits composants (100) comprennent deux diodes tête bêche.
24. Dispositif selon l'une des revendications 22 ou 23, caractérisé par le fait que les diodes (100) sont orientées pour fonctionner en inverse.
25. Dispositif selon l'une des revendications 22 à 24, caractérisé par le fait que les diodes (100) ont une tension Zener (Vz) supérieure à la tension de cassure d'ancrage.
26. Dispositif selon l'une des revendications 1 à 25, caractérisé par le fait que les dits composants (40) ne comportent pas de capacité de stockage parallèle ou seulement une capacité de faible valeur.
27. Dispositif selon l'une des revendications 1 à 26, caractérisé par le fait qu'il est prévu une résistance de décharge aux bornes de chaque pixel de cristal liquide.
28. Dispositif selon l'une des revendications 1 à 27, caractérisé par le fait qu'un signal de cassure d'ancrage n'est appliqué qu'aux pixels dont l'état doit être modifié.
29. Dispositif selon la revendication 28, caractérisé par le fait que le signal d'entrée est maintenu à zéro pour les pixels dont l'état ne doit pas être modifié.
30. Dispositif selon l'une des revendications 1 à 29, caractérisé par le fait que les phases des signaux d'entrée appliquées aux lignes respectives de pixels sont entrelacées entre elles.
31. Dispositif selon l'une des revendications 1 à 30, caractérisé par le fait que entre les phases d'adressage d'une ligne donnée, est intercalé l'adressage de plusieurs autres lignes.
32. Dispositif selon l'une des revendications 30 et 31, caractérisé par le fait que des phases de signaux de cassure sont appliquées successivement à des lignes de pixels différentes entre une phase de signal de cassure et une phase de signal de sélection d'un même ligne de pixels.
33. Dispositif selon l'une des revendications 1 à 32, caractérisé par le fait que les moyens générateurs de signaux sont adaptés pour inverser le signe des signaux d'entrée d'une trame à l'autre pour symétriser les signaux appliqués aux pixels.
34. Dispositif selon l'une des revendications 1 à 33, caractérisé par le fait que les moyens générateurs de signaux d'entrée sont adaptés pour contrôler l'amplitude des signaux de sélection pour obtenir des niveaux de gris.
35. Dispositif selon la revendication 34, caractérisé par le fait qu'il comprend des moyens de contrôle aptes à réaliser après cassure de l'ancrage, des textures mixtes où les textures bistables coexistent en proportion contrôlée dans un même pixel, séparées par des lignes de disinclinaison 180° en volume ou par des murs de réorientation 180° sur une des surfaces et des moyens de stabilisation à long terme des textures mixtes par transformation des lignes de volume en murs de surface et l'immobilisation de ces murs sur la surface.
36. Procédé de commande électrique d'un écran matriciel à cristal liquide nématique bistable et à cassure d'ancrage, caractérisé en ce qu'il comprend :
- la fourniture de composants aptes à passer entre un état non passant et un état passant, disposés respectivement entre une électrode de commande associée à chaque pixel et une liaison de commande d'état d'affichage et qu'il comprend les étapes consistant, pour la commande électrique à :
- appliquer sur l'entrée de chaque composant précité, par l'intermédiaire de la liaison de commande d'état, des signaux d'entrée comprenant au moins deux phases séparées d'un intervalle de temps contrôlé : une première phase pendant laquelle le signal d'entrée a une amplitude suffisante pour autoriser la cassure de l'ancrage du cristal liquide sur le pixel associé, puis une seconde phase pendant laquelle l'amplitude du signal d'entrée est contrôlée pour sélectionner l'un des deux états bistables du cristal liquide, l'intervalle de temps entre les deux phases étant adapté pour assurer la cassure de l'ancrage du cristal liquide sur ledit pixel associé avant l'application de la seconde phase de signal d'entrée.
EP03789475A 2002-11-26 2003-11-24 Dispositif d'affichage a cristal liquide nematique bistable et procede de commande d'un tel dispositif Withdrawn EP1565784A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0214806A FR2847704B1 (fr) 2002-11-26 2002-11-26 Procede et dispositif perfectionnes d'affichage a cristal liquide nematique bistable
FR0214806 2002-11-26
PCT/FR2003/003460 WO2004051357A1 (fr) 2002-11-26 2003-11-24 Dispositif d’affichage a cristal liquide nematique bistable et procede de commande d’un tel dispositif

Publications (1)

Publication Number Publication Date
EP1565784A1 true EP1565784A1 (fr) 2005-08-24

Family

ID=32241614

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03789475A Withdrawn EP1565784A1 (fr) 2002-11-26 2003-11-24 Dispositif d'affichage a cristal liquide nematique bistable et procede de commande d'un tel dispositif

Country Status (9)

Country Link
US (1) US7864148B2 (fr)
EP (1) EP1565784A1 (fr)
JP (1) JP5148048B2 (fr)
KR (1) KR101217447B1 (fr)
CN (1) CN1717619B (fr)
AU (1) AU2003294058A1 (fr)
FR (1) FR2847704B1 (fr)
TW (1) TWI360801B (fr)
WO (1) WO2004051357A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068195A1 (fr) 2007-12-06 2009-06-10 Nemoptic Procédé de fabrication d'une cellule d'affichage bistable a cristal liquide

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2847704B1 (fr) * 2002-11-26 2005-01-28 Nemoptic Procede et dispositif perfectionnes d'affichage a cristal liquide nematique bistable
US8885139B2 (en) * 2005-01-21 2014-11-11 Johnson & Johnson Vision Care Adaptive electro-active lens with variable focal length
JP2009516229A (ja) * 2005-11-16 2009-04-16 ポリマー、ビジョン、リミテッド 強誘電薄膜トランジスタに基づくピクセルを有するアクティブマトリクスディスプレイをアドレス指定するための方法
MX2008015907A (es) * 2006-06-12 2009-01-14 Johnson & Johnson Vision Care Metodo para reducir consumo de energia con lentes electro-opticos.
JP5034517B2 (ja) * 2007-01-29 2012-09-26 富士ゼロックス株式会社 光書き込み型表示素子の駆動装置および駆動方法、並びに光書き込み型表示装置
FR2924520A1 (fr) * 2007-02-21 2009-06-05 Nemoptic Sa Dispositif afficheur a cristal liquide comprenant des moyens perfectionnes de commutation.
FR2916295B1 (fr) * 2007-05-18 2010-03-26 Nemoptic Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede
US8913215B2 (en) 2008-03-24 2014-12-16 Kent State University Bistable switchable liquid crystal window
US20090299765A1 (en) * 2008-05-29 2009-12-03 Xerox Corporation Device and Method for Selective Medical Record Releases
JP5692693B2 (ja) * 2009-10-20 2015-04-01 Ｎｌｔテクノロジー株式会社 表示媒体の消去装置及び方法並びに消去信号設定方法
CN102208175B (zh) * 2010-03-29 2016-01-20 精工电子有限公司 双稳定型液晶显示装置的驱动方法
KR20110121845A (ko) * 2010-05-03 2011-11-09 엘지디스플레이 주식회사 액정표시장치의 구동방법
CN102402032A (zh) * 2010-09-16 2012-04-04 财团法人工业技术研究院 一种主动矩阵式双稳态液晶显示器的驱动方法
CN112859402B (zh) * 2021-01-18 2022-09-09 北京理工大学重庆创新中心 一种液晶可变相位延迟器相位响应加速方法和加速系统
CN119600970B (zh) * 2024-09-18 2026-04-24 友达光电股份有限公司 显示装置及其驱动方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424753A (en) * 1990-12-31 1995-06-13 Casio Computer Co., Ltd. Method of driving liquid-crystal display elements
JP3634390B2 (ja) * 1992-07-16 2005-03-30 セイコーエプソン株式会社 液晶電気光学素子
JP3657012B2 (ja) * 1993-03-17 2005-06-08 富士通株式会社 液晶表示装置および該液晶表示装置の駆動方法
JP2942442B2 (ja) * 1993-06-30 1999-08-30 シャープ株式会社 液晶表示装置
JPH07191304A (ja) * 1993-12-25 1995-07-28 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
GB9402513D0 (en) * 1994-02-09 1994-03-30 Secr Defence Bistable nematic liquid crystal device
GB9521106D0 (en) * 1995-10-16 1995-12-20 Secr Defence Bistable nematic liquid crystal device
FR2740893B1 (fr) * 1995-11-08 1998-01-23 Centre Nat Rech Scient Dispositif d'affichage perfectionne a base de cristaux liquides et a effet bistable
FR2740894B1 (fr) * 1995-11-08 1998-01-23 Centre Nat Rech Scient Dispositif d'affichage perfectionne a base de cristaux liquides et a effet bistable
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
US6057817A (en) * 1996-12-17 2000-05-02 Casio Computer Co., Ltd. Liquid crystal display device having bistable nematic liquid crystal and method of driving the same
FR2763145B1 (fr) * 1997-05-07 1999-07-30 Centre Nat Rech Scient Dispositif a cristaux liquides comprenant des moyens d'ancrage perfectionnes sur au moins une plaque de confinement donnant une orientation degeneree sans memoire
US6107980A (en) * 1998-02-27 2000-08-22 Geo-Centers, Inc. Cell circuit for active matrix liquid crystal displays using high polarization, analog response liquid crystals
KR100347558B1 (ko) * 1999-07-23 2002-08-07 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 구동방법
FR2808891B1 (fr) * 2000-05-12 2003-07-25 Nemoptic Dispositif bistable d'affichage en reflexion
GB0017953D0 (en) 2000-07-21 2000-09-13 Secr Defence Liquid crystal device
FR2835644B1 (fr) * 2002-02-06 2005-04-29 Nemoptic Procede et dispositif d'adressage d'un ecran cristal liquide bistable
JP4119198B2 (ja) * 2002-08-09 2008-07-16 株式会社日立製作所 画像表示装置および画像表示モジュール
FR2847704B1 (fr) * 2002-11-26 2005-01-28 Nemoptic Procede et dispositif perfectionnes d'affichage a cristal liquide nematique bistable

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004051357A1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068195A1 (fr) 2007-12-06 2009-06-10 Nemoptic Procédé de fabrication d'une cellule d'affichage bistable a cristal liquide

Also Published As

Publication number Publication date
CN1717619B (zh) 2011-03-30
US7864148B2 (en) 2011-01-04
CN1717619A (zh) 2006-01-04
FR2847704A1 (fr) 2004-05-28
TWI360801B (en) 2012-03-21
KR20050086874A (ko) 2005-08-30
TW200421247A (en) 2004-10-16
FR2847704B1 (fr) 2005-01-28
JP2006508393A (ja) 2006-03-09
WO2004051357A1 (fr) 2004-06-17
US20060022919A1 (en) 2006-02-02
KR101217447B1 (ko) 2013-01-02
JP5148048B2 (ja) 2013-02-20
AU2003294058A1 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
EP1565784A1 (fr) Dispositif d&#39;affichage a cristal liquide nematique bistable et procede de commande d&#39;un tel dispositif
FR2558606A1 (fr) Procede de commande d&#39;un dispositif de modulation optique et dispositif de modulation optique pour sa mise en oeuvre
CA2418312C (fr) Procede et dispositif d&#39;adressage d&#39;un ecran cristal liquide bistable
FR2508212A1 (fr) Dispositif d&#39;affichage a cristaux liquides multiplexe, commande par varistor
FR2851683A1 (fr) Dispositif et procede perfectionnes d&#39;affichage a cristal liquide nematique bistable
EP0535127A1 (fr) Afficheur a cristal liquide nematique, a bistabilite de surface, commande par effet flexoelectrique
FR2772501A1 (fr) Dispositif de commande matriciel
FR2976707A1 (fr) Afficheur a cristal liquide a electrodes d&#39;effacement
CA2260262A1 (fr) Dispositif a cristaux liquides comprenant des moyens d&#39;ancrage sur au moins une plaque de confinement donnant une orientation degeneree
EP0487389A1 (fr) Ecran plat à matrice active
WO2004104980A2 (fr) Procede et dispositif perfectionnes d&#39;affichage a cristal liquide nematique bistable
FR2585163A1 (fr) Appareil a cristaux liquides et procede de commande
EP2126887B1 (fr) Dispositif afficheur a cristal liquide comprenant des moyens perfectionnes de commutation
EP2153434A1 (fr) Procede d&#39;adressage d&#39;un ecran matriciel a cristal liquide et dispositif appliquant ce procede
WO2003090197A1 (fr) Dispositif d&#39;affichage bistable a cristaux liquides comprenant des moyens d&#39;adressage perfectionnes
WO2016066931A1 (fr) Cellule reflechissante a reflectivite modulable
FR2561423A1 (fr) Dispositif de visualisation a commande electrique
EP2008265A1 (fr) Perfectionnements, aux afficheurs bistables a cristaux liquides nematiques
EP2178079B1 (fr) Procédé économique en énergie pour marquer une zone d&#39;un écran à cristal liquide
FR2550368A1 (fr) Dispositif d&#39;affichage a cristaux liquides avec protection par ecran pour les electrodes
FR2584521A1 (fr) Dispositif d&#39;affichage electro-optique a cristal liquide
FR2916296A1 (fr) Procede d&#39;adressage d&#39;un ecran matriciel a cristal liquide et dispositif appliquant ce procede.
WO2002027393A1 (fr) Dispositif d&#39;affichage bistable a base de cristaux liquides
FR2546324A1 (fr) Dispositif de visualisation a memoire entretenue
FR2765024A1 (fr) Procede et dispositif de polarisation d&#39;un ecran lcd en fonction de son angle de vue

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050610

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1078656

Country of ref document: HK

19U Interruption of proceedings before grant

Effective date: 20101007

19W Proceedings resumed before grant after interruption of proceedings

Effective date: 20130502

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FRANCE BREVETS

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1078656

Country of ref document: HK

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20150602