EP1504552A1 - Generation de codes particulierement pour communications numeriques umts - Google Patents
Generation de codes particulierement pour communications numeriques umtsInfo
- Publication number
- EP1504552A1 EP1504552A1 EP03740641A EP03740641A EP1504552A1 EP 1504552 A1 EP1504552 A1 EP 1504552A1 EP 03740641 A EP03740641 A EP 03740641A EP 03740641 A EP03740641 A EP 03740641A EP 1504552 A1 EP1504552 A1 EP 1504552A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- word
- bits
- code
- order
- representative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004891 communication Methods 0.000 title description 7
- 108010003272 Hyaluronate lyase Proteins 0.000 description 10
- 230000007480 spreading Effects 0.000 description 9
- 230000015654 memory Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 239000013067 intermediate product Substances 0.000 description 3
- 238000012804 iterative process Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/16—Code allocation
- H04J13/18—Allocation of orthogonal codes
- H04J13/20—Allocation of orthogonal codes having an orthogonal variable spreading factor [OVSF]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0044—OVSF [orthogonal variable spreading factor]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
Definitions
- Circuit 31 calculates the difference BM-B to supply a 4-bit shift parameter word D 3 , 0 D 2 , D] _, D 0 , as indicated in the third and fourth columns of table 1 above, to be applied as an offset parameter D to circuit 3.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
U élément (EC) dans l'un de plusieurs codes orthogonaux OVSF à au plus 2<BM> éléments est généré dynamiquement. Un circuit logique (2, 3) fournit un mot intermédiaire (NC") ayant B bits de poids faible identiques aux B bits de poids faible selon l'ordre inverse dans un mot représentatif du numéro de code (NC) désignant le code parmi SF = 2<B> codes possibles à SF éléments, et ayant BM-B bits de poids fort à un état prédéterminé. Un circuit ET (4) multiplie les bits dans le mot intermédiaire (NC") et un mot représentatif d'une position déterminée (PC) de l'élément dans le code de manière à produire un mot de produit (PC') à BM bits. Un circuit (5) applique une opération OU-EXCLUSIF aux bits du mot de produit pour générer l'élément de code (EX). Aucun code n'est ainsi mémorisé.
Description
Génération de codes particulièrement pour communications numériques UMTS
La présente invention concerne d'une manière générale la génération de signaux de codage pour des communications numériques à accès multiple à répartition par codes CDMA (Coded Division Multiple Access) dans une station de base ou une station mobile d'un système de transmissions simultanées à débits différents, par exemple un système cellulaire radiotéléphonique. Plus particulièrement l'invention concerne la génération de codes orthogonaux OVSF (Orthogonal Variable Spreading Factor) selon la norme UMTS (Universal Mobile Télécommunications System) en mode TDD (Time Division Duplex) ou FDD (Frequency Division Duplex), typiquement dans l'émetteur ou le récepteur d'une station suivant une liaison descendante ou montante.
A titre d'exemple, une trame en mode TDD selon la norme de téléphonie mobile UMTS comporte des intervalles temporels (timeslots) de durée prédéterminée et comportant chacun U salves simultanées de données (bursts) le plus souvent respectivement assignées à U usagers. Un code (channelisation code) pour une salve alloué à un usager donné est constitué par une séquence de SF éléments de code (chips) associée à chaque symbole complexe à émettre, avec U < SF. Les éléments de code sont en code de non retour à zéro NRZ dont les valeurs sont +1 et -1. La longueur de chaque code, appelée facteur d'étalement (Spreading Factor), exprimée en nombre d'éléments de code est égale à une puissance de 2 et comprise entre 4 = 2 2 et 512 = 29. Le facteur d'étalement peut varier dans une station,
notamment en fonction du débit également variable, demandé pour un usager ; par exemple, un code pour un débit donné présente une longueur égale à la demi- longueur d'un code pour la moitié du débit donné.
Traditionnellement les codes sont générés par un processus itératif reproduisant une structure arborescente des codes OVSF considérés, comme montré schématiquement à la figure 1, en notant l'ensemble des codes considérés par
[c 'S.F'WCisF=2k,ke[θ,9],NCe[θ,SF-l]
Le processus itératif est régie par les équations suivantes :
'1 , 0 = ( 1 ) 2 , 0 = ( l . D '2 , 1 = u. -i;
-SF,0 CSF/2,0CSF/2,0 SF,1 CSF/2,0 SF/2,0
ICS SFF,'NNCC.I NC e[θ,SF-l]
-SF,SF-2 CSF /2,SF/2-lCSF/2,SF/2-l SF,SF-iy lCSF/2,SF/2-lCSF/2,SF/2-l ' dans lesquelles CS fSf désigne le code dont les éléments ont des valeurs opposées à celles des éléments du code CSF/Sf :
VSF, Vsf e [0, SF - l], CSFSf = -CSF#Bf
Dans l'émetteur à l'interface radio d'une station, un modulateur d'étalement traite les symboles complexes successifs sortant d'un modulateur de phase de type QPSK pour produire le code associé à un usager et modulant les composantes réelle et imaginaire de chaque symbole à appliquer à un embrouilleur avant d'être filtré, amplifié et transposé en fréquence. Pour chaque usager, un code est écrit dans une mémoire de code au début d'une
communication avec cet usager et peut être modifié éventuellement en fonction de requête de modification de code au cours de la communication. Deux mémoires sont ainsi prévues : une table de correspondance entre les numéros d'identification d'usager et les numéros de code et une table de correspondance entre les numéros de code et les codes. Typiquement, pour g au moins 2 = 512 codes ayant chacun 512 éléments de code, la capacité de la deuxième mémoire doit être au
B=9 moins de ∑ 2 B = 349520 bits, soit 43 koctets.
B=2
Les codes doivent ainsi être générés préalablement à leur utilisation et nécessitent un espace de mémoire pour les stocker.
L'invention vise à obvier à ces inconvénients en générant des codes directement au fur et à mesure du déroulement de communications dans une station, sans utiliser de deuxième mémoire faisant correspondre un numéro de code à un code, c'est-à-dire sans mémoriser les codes.
A cette fin, un dispositif selon l'invention pouvant générer au plus SFM = 2 codes orthogonaux comprenant chacun au plus SFM éléments de code, BM étant un entier, génère un élément de code grâce aux moyens suivants. Le dispositif reçoit un mot représentatif d'une position déterminée de l'élément de code dans un code, un mot représentatif du numéro de code désignant le code parmi SF = 2 codes possibles à SF éléments et un mot représentatif d'un numéro attribué au nombre SF d'éléments du code, B étant un entier tel que B < BM. Le dispositif comprend un moyen logique pour fournir un mot intermédiaire à BM bits dont les B bits de poids
faible sont les B bits de poids faible selon l'ordre inverse dans le mot de numéro de code et les BM-B bits de poids fort sont tous à un état prédéterminé, un moyen pour multiplier respectivement les bits de mêmes rangs dans le mot intermédiaire et le mot de position de manière à produire un mot de produit à BM bits, et un moyen pour appliquer une opération OU- EXCLUSIF à tous les bits du mot de produit afin de générer l'élément de code. Les éléments d'un code sont ainsi générés en dynamique par des moyens logiques sans aucune mémoire de code. Plus généralement, les codes sont générés dynamiquement par le dispositif de l'invention en réponse à des requêtes permanentes à fréquence élevée associées à des canaux de trafic occupés par des communications entre une station fixe ou mobile contenant le dispositif et une autre station mobile ou fixe.
Le dispositif de l'invention présente avantageusement une taille relativement faible par une conception en microcircuit et peut être inclus en plusieurs exemplaires au sein d'un même station afin de générer simultanément et de façon indépendante plusieurs codes orthogonaux. Selon une réalisation préférée de l'invention, le moyen logique comprend un moyen pour inverser l'ordre des bits du mot de numéro de code en un mot inversé, un moyen pour déterminer la différence BM-B, et un moyen pour décaler de BM-B positions vers les bits de poids faible les B bits de poids fort du mot inversé afin de former le mot intermédiaire avec des bits à l'état prédéterminé en tant que BM-B bits de poids fort et avec les B bits de poids fort du mot inversé en tant que B bits de poids faible.
Selon une réalisation particulière dirigée vers la norme UMTS, BM est égal à 9, et B=0 et B=l sont des valeurs interdites et le moyen pour déterminer la différence consiste en un moyen pour inverser l'état des bits du mot représentatif du numéro attribué au nombre d'éléments de code en un mot de paramètre de décalage à appliquer au moyen pour décaler.
D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante de plusieurs réalisations préférées de l'invention en référence aux dessins annexés correspondants dans lesquels :
- la figure 1 est un diagramme arborescent du processus itératif de codes orthogonaux OVSF selon la technique antérieure ; et la figure 2 est un bloc-diagramme d'un dispositif de génération de codes orthogonaux OVSF selon l'invention.
Le dispositif de génération de codes selon l'invention est inclus dans un modulateur d'étalement de l'émetteur par exemple d'une station de base et vise à générer des codes comportant au maximum SFM bits. Pour la norme UMTS, le nombre maximal de bits
9 BM
SFM est égal à 512 = 2 = 2 .
Dans la suite de la description, un mot binaire
M comprenant BM bits est désigné par les bits MBM_*]_,
MBM_2, ... M2, Hl r M0, Mβ-y,-! et M0 étant le bit de poids fort et le bit de poids faible du mot M. Les fonctions logiques définies ci-après sont réalisées en logique positive à titre d'exemple.
Comme montré à la figure 2, le dispositif de génération de codes 1 comprend essentiellement trois ports d'entrée de données par lesquels il reçoit
trois mots binaires représentatifs de nombres entiers PC, B et NC qui sont suffisants pour générer un élément de code EC binaire, converti finalement en code de non retour à zéro NRZ . Le premier mot est représentatif d'une position déterminée PC de l'élément de code EC dans un code (channelisation code) donné et est fourni par une base de temps dans le modulateur. La position d'un élément de code étant comprise entre 0 et la longueur SF-1 du code et plus généralement pouvant varier de 0 à SFM-1 = 29-l = 511, le mot PC comporte BM = 9 bits ^BM-l a P^O-
Les deuxième et troisième mots sont fournis par une table de correspondance équivalente à la première mémoire précitée dans le modulateur, en réponse au numéro d'identification d'un usager donné. Le deuxième mot est représentatif du numéro NC du code donné qui désigne le code parmi les SF = 2 codes possibles à SF éléments et qui est donc compris entre 0 et SF-1. Puisque SF est au plus égale à SFM, le nombre de bits NCBM_ι à NC0 du mot NC comprend également BM = 9 bits et le nombre peut prendre 2 = 512 valeurs. Le troisième mot est représentatif du facteur d'étalement (spreading factor) SF du code donné, égal au nombre d'éléments dans le code donné, avec SF = 2B et l'entier B tel que B < BM.
En fait, le nombre de bits dans le troisième mot est au plus égal au nombre maximal de bits nécessaires pour désigner les BM facteurs d'étalement SF, c'est-à-dire pour numéroter successivement les BM facteurs d'étalement égaux respectivement aux longueurs des codes variant de 2 à 2 par puissances de 2 successives. Le nombre de bits du troisième mot est donc égal à la partie entière de log2(2 x BM - 1) . Les deux colonnes de la table de correspondance
suivante 1 font correspondre les 4 = partie entière (log2 17) bits B3, B2, B1 et B0 du troisième mot et le facteur d'étalement SF pour BM = 9 :
TABLE 1
On montre que l'élément de code EC à générer est déduit de la formule logique suivante :
EC = XOR(AND(SHR(REV(NC,BM) ,BM-SF) , PC)). REV, SHR, AND et XOR désignent des opérations logiques qui sont effectuées respectivement par des circuits logiques 2, 3, 4 et 5 inclus dans le dispositif de génération de codes 1, comme montré à la figure 2. Le circuit 2 réalise la fonction d'inversion REV (REVerse) afin d'inverser l'ordre des bits NC0 à NCBM_ -*_ du mot représentatif du numéro de code NC. Le circuit 2 fournit un mot inversé NC dont les bits NC'BM-I à NC'O sont respectivement identiques aux bits NC0 à NCBM_ι, comme détaillé ci-après pour BM = 9 :
NC (NC8 , NC7 , NC6 , NC5 , NC4 , NC3 , NC2 , NClf NC0 )
NC (NC'^NC NC C^NC C^NC NC'^NC'o) ≈ (NC0,NC1,NC2,NC3,NC4,NC5,NC6,NC7,NC8)
Le circuit 3 est un registre à décalage programmable vers la droite, c'est-à-dire vers les bits de poids faible, des bits de poids fort du mot 5 inversé NC . Le circuit 3 réalise une fonction de décalage SHR (SHift Right) dont le décalage est égal à la différence BM - B produite par un circuit de détermination de différence 31. Au circuit 31 est appliqué le mot B3,B2,B*]_,Bo à 4 = partie entière de 0 log (2BM-l) bits représentatif de l'exposant B de la puissance de 2 égale au facteur d'étalement SF, c'est-à-dire le numéro B du facteur d'étalement parmi les BM facteurs d'étalement, c'est-à-dire parmi les BM étages de la structure arborescente montrée à la 5 figure 1. Les numéros B de 1 à BM des facteurs d'étalement sont ordonnés selon l'ordre croissant des facteurs d'étalement SF.
Le circuit 31 calcule la différence BM-B pour fournir un mot de paramètre de décalage à 4 bits D3, 0 D2, D]_, D0, comme indiqué dans les troisième et quatrième colonnes de la table 1 ci-dessus, à appliquer en paramètre de décalage D au circuit 3. Le circuit 3 fournit un mot intermédiaire NC" à BM bits K*C"BM-I à NC"0 dont B bits de poids faible sont les B 5 bits de poids fort du mot inversé NC et donc les B bits de poids faible selon l'ordre inverse dans le mot représentatif du numéro de code NC et dont les BM-B bits de poids forts sont des bits à l'état binaire prédéterminé "0", selon la table suivante 0 pour BM = 9 :
En pratique, la norme UMTS interdit l'utilisation de valeurs SF < 2 et B = 0 et B = 1, c'est-à-dire l'utilisation du premier étage à deux
5 codes dans la structure arborescente de la figure 1.
Le facteur d'étalement SF n'a que BM-1 = 8 valeurs possibles 2 2 = 4 à 29 = 2BM. Le numéro B-2 du facteur d'étalement peut varier alors de 0 à BM-2 si bien que le mot représentatif du numéro du facteur d'étalement 0 SF ne comporte plus que 3 = partie entière log2(2.8- 1) bits. Le mot de numéro de facteur d'étalement ainsi à 3 bits B2,B1,B0, au lieu de 4 bits, est appliqué au port d'entrée du circuit 31. Au lieu de réaliser directement la différence D = BM-B comme 5 précédemment, le circuit 31 de préférence réalise une fonction équivalente à cette différence en déterminant le complément à "1", c'est-à-dire en inversant l'état de chaque bit du mot entrant à 3 bits selon les deux premières colonnes de la table
suivante dont la troisième colonne indique le mot intermédiaire correspondant NC" en sortie du circuit à décalage 3 :
Le circuit 4 combine deux à deux respectivement les BM bits de poids 0 à BM-1 dans le mot intermédiaire NC" et les BM bits de poids 0 à BM-1 dans le mot représentatif de la position PC de l'élément de code à générer, au moyen de BM portes ET respectives à deux entrées. Les BM - B premières opérations ET produisent des bits de poids fort rP- BM-1 à PCBM_B d'un produit intermédiaire à l'état prédéterminé "0", et les B opérations ET restantes produisent des bits de poids faible PC'BM-B-I = ( C'BM.B.! x PCBM.Q.!) à PC0 = (NC'O x Pco) du produit intermédiaire.
Le circuit 5 détermine un bit de parité BP du produit intermédiaire égal à l'élément de code EC en binaire à générer. Le bit de parité BP est à l'état "1" lorsque le nombre de bits "1" dans le mot de produit intermédiaire PCBM_ι à PC0 est impair et à l'état "0" lorsque le nombre précité de bits "1" est pair. Le circuit 5 comporte une porte OU-EXCLUSIF à BM entrées pour appliquer l'opération OU-EXCLUSIF à trois bits du mot de résultat intermédiaire, soit : BP = PC'BM.! θ PC'BM-2 ® ••• ® PC'2 ® PC'l ® PCO•
Finalement, le dispositif de génération de codes 1 comprend un convertisseur binaire-code de non retour à zéro 6 afin de convertir l'état binaire "0" ou "1" du bit de parité BP en l'élément de code généré EC "1" ou "-1" à appliquer à l'entrée de données d'étalement de 1 ' embrouilleur cité dans le préambule de la description.
En pratique, le dispositif de génération de codes 1 est conçu sous la forme d'un circuit logique programmable ou d'un circuit logique spécialisé ASIC. Il constitue un circuit de très petite taille afin que plusieurs dispositifs 1 soient installés en parallèle dans une station fixe ou mobile d'un réseau de radiotéléphonie cellulaire UMTS pour générer simultanément des codes orthogonaux OVSF.
Claims
REVENDICATIONS
1 - Dispositif pour générer au plus SFM = 2 codes orthogonaux comprenant chacun au plus SFM éléments de code, BM étant un entier, caractérisé en ce que pour générer un élément de code (EC) , il reçoit un mot représentatif d'une position déterminée (PC) de l'élément de code dans un code, un mot représentatif du numéro de code (NC) désignant le code parmi SF = 2 codes possibles à SF éléments et un mot représentatif d'un numéro attribué au nombre SF d'éléments du code, B étant un entier tel que B < BM, et il comprend un moyen logique (2, 3) pour fournir un mot intermédiaire (NC") à BM bits dont les B bits de poids faible sont les B bits de poids faible selon l'ordre inverse dans le mot de numéro de code (NC) et les BM-B bits de poids fort sont tous à un état prédéterminé, un moyen (4) pour multiplier respectivement les bits de mêmes rangs dans le mot intermédiaire (NC") et le mot de position (PC) de manière à produire un mot de produit (PC) à BM bits, et un moyen (5) pour appliquer une opération OU- EXCLUSIF à tous les bits du mot de produit afin de générer l'élément de code (EC) .
2 - Dispositif conforme à la revendication 1, dans lequel le moyen logique comprend un moyen (2) pour inverser l'ordre des bits du mot de numéro de code (NC) en un mot inversé (NC ) , un moyen (31) pour déterminer la différence BM-B, et un moyen (3) pour décaler de BM-B positions vers les bits de poids faible les B bits de poids fort du mot inversé afin de former le mot intermédiaire (NC") avec des bits à l'état prédéterminé en tant que BM-B bits de poids
fort et avec les B bits de poids fort du mot inversé en tant que B bits de poids faible.
3 - Dispositif conforme à la revendication 2, dans lequel BM=9, et B=0 et B≈l sont des valeurs interdites, et le moyen pour déterminer la différence consiste en un moyen (31) pour inverser l'état des bits du mot représentatif du numéro attribué au nombre d'éléments de code (SF) en un mot de paramètre de décalage (D) à appliquer au moyen pour décaler.
4 - Dispositif conforme à l'une quelconque des revendications 1 à 3, comprenant un convertisseur binaire-non retour à zéro (6) en sortie du moyen (5) pour appliquer une opération OU-EXCLUSIF.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0206006A FR2839831B1 (fr) | 2002-05-15 | 2002-05-15 | Generation de codes particulierement pour communications numeriques umts |
| FR0206006 | 2002-05-15 | ||
| PCT/FR2003/001249 WO2003098852A1 (fr) | 2002-05-15 | 2003-04-18 | Generation de codes particulierement pour communications numeriques umts |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1504552A1 true EP1504552A1 (fr) | 2005-02-09 |
Family
ID=29286532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP03740641A Withdrawn EP1504552A1 (fr) | 2002-05-15 | 2003-04-18 | Generation de codes particulierement pour communications numeriques umts |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20050190688A1 (fr) |
| EP (1) | EP1504552A1 (fr) |
| JP (1) | JP2005526447A (fr) |
| KR (1) | KR100598310B1 (fr) |
| CN (1) | CN1653734A (fr) |
| AU (1) | AU2003269261A1 (fr) |
| FR (1) | FR2839831B1 (fr) |
| WO (1) | WO2003098852A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100565313B1 (ko) * | 2003-11-26 | 2006-03-30 | 엘지전자 주식회사 | 시분할다중접속 방식과 코드분할다중접속 방식이 혼합된이동통신 시스템의 도메인 전력 측정방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0878930B1 (fr) * | 1996-11-07 | 2002-12-11 | Matsushita Electric Industrial Co., Ltd | Procede de generation de code cdma et procede de selection de code |
| FI982203A7 (fi) * | 1998-10-09 | 2000-04-10 | Nokia Networks Oy | Menetelmä ja generaattori generoida CDMA-radiojärjestelmän ortogonaalinen hajotuskoodi |
| JP2002084257A (ja) * | 2000-07-05 | 2002-03-22 | Sanyo Electric Co Ltd | 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末 |
| KR20030007996A (ko) * | 2001-07-11 | 2003-01-24 | 삼성전자 주식회사 | 부호분할다중접속 통신시스템의 직교부호 발생 장치 및 방법 |
| JP3948970B2 (ja) * | 2002-02-06 | 2007-07-25 | 富士通株式会社 | 符号発生装置、半導体装置および受信装置 |
-
2002
- 2002-05-15 FR FR0206006A patent/FR2839831B1/fr not_active Expired - Fee Related
-
2003
- 2003-04-18 KR KR1020047018383A patent/KR100598310B1/ko not_active Expired - Fee Related
- 2003-04-18 AU AU2003269261A patent/AU2003269261A1/en not_active Abandoned
- 2003-04-18 US US10/514,467 patent/US20050190688A1/en not_active Abandoned
- 2003-04-18 CN CNA038110156A patent/CN1653734A/zh active Pending
- 2003-04-18 JP JP2004506224A patent/JP2005526447A/ja active Pending
- 2003-04-18 WO PCT/FR2003/001249 patent/WO2003098852A1/fr not_active Ceased
- 2003-04-18 EP EP03740641A patent/EP1504552A1/fr not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| See references of WO03098852A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2839831A1 (fr) | 2003-11-21 |
| KR20050000538A (ko) | 2005-01-05 |
| FR2839831B1 (fr) | 2004-06-25 |
| KR100598310B1 (ko) | 2006-07-10 |
| WO2003098852A1 (fr) | 2003-11-27 |
| US20050190688A1 (en) | 2005-09-01 |
| JP2005526447A (ja) | 2005-09-02 |
| AU2003269261A1 (en) | 2003-12-02 |
| CN1653734A (zh) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU711686B2 (en) | Spread spectrum communication system | |
| US6320897B1 (en) | Multicode spread spectrum communications system | |
| JP3532556B2 (ja) | 高速データ伝送無線ローカル・エリア・ネットワーク | |
| US6728295B1 (en) | Code division multiple access communication system using overlapping spread sequences | |
| JP2785489B2 (ja) | 複合波形形成方法および装置 | |
| US9178494B2 (en) | Square root raised cosine symmetric filter for mobile telecommunications | |
| US6650688B1 (en) | Chip rate selectable square root raised cosine filter for mobile telecommunications | |
| KR100343089B1 (ko) | 복수의 확산코드를 선택함으로써 다중-속도 데이터 전송을촉진하는 방법 및 장치 | |
| CN1227444A (zh) | 移动通信系统发射机中的扩频信号发生装置和方法 | |
| US10348360B2 (en) | Signal representing data, method and device for generating such signal and method and device for determining the represented data from such signal | |
| CA2277747A1 (fr) | Procede et dispositif de desetalement d'une sequence codee dans un systeme de communication | |
| KR101149964B1 (ko) | 직교 펄스 극성 변조 | |
| KR20010012192A (ko) | 유사-랜덤 잡음 생성기를 위한 마스크 생성 다항식 | |
| KR100587788B1 (ko) | 정진폭 다중부호 이진직교 변조 신호의 최적 복조와준최적 복조방법, 및 그 장치 | |
| EP2161847A1 (fr) | Procéde de transmission de données utilisant des jeux répétitifs de séquences d'étalement, émetteur et récepteur correspondants | |
| EP1504552A1 (fr) | Generation de codes particulierement pour communications numeriques umts | |
| KR100312581B1 (ko) | 주파수 변조 회로 | |
| US6678320B1 (en) | Efficient finite impulse response filter implementation for CDMA waveform generation | |
| US6418134B1 (en) | Finite impulse response filter for multi-code CDMA signals | |
| US20080198905A1 (en) | Method and Apparatus for Despread Data in Wireless Communication System | |
| JP4574440B2 (ja) | スペクトラム拡散通信装置 | |
| JP3335337B2 (ja) | 受信装置 | |
| Olsovsky et al. | An efficient digital signal processing method for RRNS-based DS-CDMA systems. | |
| KR100346188B1 (ko) | 부호분할다중접속 통신시스템의 확산코드 생성 및 이를 이용한대역확산 장치 및 방법 | |
| WO2007021599A2 (fr) | Correlateur possedant un traitement defini par un utilisateur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20041023 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR |
|
| AX | Request for extension of the european patent |
Extension state: AL LT LV MK |
|
| DAX | Request for extension of the european patent (deleted) | ||
| 17Q | First examination report despatched |
Effective date: 20091214 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20091103 |