EP1423937A2 - Procede de securisation d'une quantite secrete - Google Patents

Procede de securisation d'une quantite secrete

Info

Publication number
EP1423937A2
EP1423937A2 EP02785487A EP02785487A EP1423937A2 EP 1423937 A2 EP1423937 A2 EP 1423937A2 EP 02785487 A EP02785487 A EP 02785487A EP 02785487 A EP02785487 A EP 02785487A EP 1423937 A2 EP1423937 A2 EP 1423937A2
Authority
EP
European Patent Office
Prior art keywords
iterations
function
encryption
result
secret
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02785487A
Other languages
German (de)
English (en)
Inventor
Pierre-Yvan Liardet
Hervé Chabanne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Idemia Identity and Security France SAS
Original Assignee
STMicroelectronics SA
Sagem SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, Sagem SA filed Critical STMicroelectronics SA
Publication of EP1423937A2 publication Critical patent/EP1423937A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks

Definitions

  • the present invention relates to the protection of a secret key or data (generally a binary word) used in an authentication or identification process of an electronic device (for example, an integrated circuit of a smart card or a electronic card containing one or more integrated circuits) or the like, against hacking attempts.
  • the invention relates more particularly to the detection of an attempt to hack the secret data, this detection making it possible to block the component or the process using this secret data, or even to simulate random behavior.
  • the invention applies to attacks by statistical analysis of faults (Differential Faults Analysis, DFA) of a digital processing circuit exploiting private or secret data.
  • DFA Different Faults Analysis
  • the present invention applies more particularly to the protection of a secret key or datum used in a cryptography or encryption algorithm of an input datum by executing a predetermined number of successive iterations of the same function.
  • a secret key or datum used in a cryptography or encryption algorithm of an input datum by executing a predetermined number of successive iterations of the same function.
  • it is a DES (DATA ENCRYPTION STANDARD) type algorithm described, for example in the book “Handbook of applied cryptography” by Alfred J.
  • FIG. 1 illustrates, very diagrammatically in the form of blocks, a conventional example of the DES process.
  • a function block 1, F
  • a function block 1, F
  • the result of the function is then stored again in register 2 but by reversing the respective positions of the right and left parts of the words.
  • the number of iterations is variable.
  • the algorithm is executed taking into account respectively right (R) and left (L) parts of a word stored in a register 2.
  • the result of the function is then stored again in register 2 but by reversing the respective positions of the right and left parts of the words.
  • the number of iterations is variable.
  • the algorithm is executed taking into account respectively right (R) and left (L) parts of a word stored in a register 2.
  • the result of the function is then stored again in register 2 but by reversing the respective positions of the right and left parts of the words.
  • the number of iterations is variable.
  • the algorithm is executed taking into account respectively right (R) and left (L) parts
  • the invention applies to any encryption algorithm by iterations.
  • the functions implemented during each iteration are often simple functions (addition (s), multiplication (s), modular reduction (s), permutation (s), substitution (s), etc.) and the encryption efficiency comes from the repetition of these functions on the output data of the previous iteration.
  • An attack by statistical analysis of faults generally consists of intervening on the last iteration of an algorithm (for example, DES).
  • an algorithm for example, DES
  • the encryption operation of the last iteration is carried out, a first time without fault and a second time having caused a fault either in at least one input bit, or in the program clock, or in any development.
  • XOR logical addition
  • L 16 F ( R 15 ' ⁇ l ⁇ ) ® L 15' or F represents the applied encryption function, where R represents the right part of the result register (R ⁇ 5 representing its content after the 15th iteration), where L represents the left part of the result register (Li5 representing its content after the 15th iteration), and where K represents the subkey implemented for the corresponding iteration (here, the 16th).
  • R represents the right part of the result register (R ⁇ 5 representing its content after the 15th iteration)
  • L represents the left part of the result register (Li5 representing its content after the 15th iteration)
  • K represents the subkey implemented for the corresponding iteration (here, the 16th).
  • L 16 ⁇ L 16 f F (R 15 f , K 16 ) ⁇ F (R 15 f , K 16 ), in which only the secret datum K ⁇ g is unknown.
  • a first method constituting a countermeasure against DFA attacks is to duplicate the calculations. By carrying out each iterative calculation twice, we consider that we are able to detect if a fault has been introduced during one of the calculations. We then consider that there is little risk that the same fault will occur twice at the same time in the calculation. A disadvantage of this countermeasure method is that it is necessary to duplicate the DES algorithm twice.
  • Another drawback is that it is necessary to store the final and intermediate data in registers in order to be able to compare the results of the two calculations to detect a possible attack.
  • Another disadvantage is that it is in fact still possible that the same error is reproduced by the hacker with a non-zero probability.
  • DPA statistical Power Analysis
  • the invention aims to propose a new method for protecting secret data against attacks by statistical analysis of errors.
  • the invention aims more particularly to propose a protection method which does not require doubling the iterative algorithm which it is desired to protect.
  • the invention also aims to propose a particularly reliable method which in particular makes it possible to avoid the risk of seeing two consecutive errors appear.
  • the invention further aims to propose a protection method which is not very demanding, whether in place on the integrated circuit or in computation time with respect to the encryption algorithm proper.
  • the invention provides a method for securing a secret quantity, contained in an electronic device, and used at least in part in an encryption algorithm of at least one part of an input data item executing a predetermined number of successive iterations of the same function and producing at least part of an output data item, comprising the following steps: memorizing, after a first number of iterations, a intermediate outcome; applying, to the output data, a function opposite to that of the encryption during a number of iterations corresponding to the difference between the total number of iterations and the first number; compare the intermediate result to the result of the iterations of the inverse function; and to validate the encryption only if said two results are compatible.
  • the comparison is carried out after application of a combination function and / or of an expansion function and / or of an arithmetic function, with intermediate results.
  • the comparison of the intermediate and inverse function results takes into account only a part of the data.
  • the time interval between obtaining the result of the encryption algorithm and the implementation of the iterations of the inverse function is made random.
  • the security method is applied to the detection of a hacking attempt by statistical analysis of errors.
  • the number of iterations before storing the intermediate result is a function of the probability of discovering the secret quantity according to the iteration to which an error is introduced.
  • the security method is implemented by hardware means.
  • the security method is implemented by software means.
  • the intermediate result is only stored for the time necessary for its comparison with the result from iterations of the inverse function.
  • the invention also provides a circuit for encrypting an input datum by means of at least one secret datum.
  • FIG. 1 described previously represents, very schematically, an iteration of a conventional DES method of the type to which the present invention applies;
  • FIG. 2 illustrates, in the form of block diagrams, an embodiment of the protection method of the invention in hardware form.
  • the function proper implemented by the encryption algorithm which one wishes to protect has not been detailed and is arbitrary.
  • a characteristic of the present invention is to store, during the execution of the encryption method, an intermediate calculation result corresponding to the result of the algorithm after a predetermined number of iterations.
  • Another characteristic of the invention is, at the end of the algorithm, to apply to a number of iterations as a function of the number of iterations of the intermediate result, an inverse function from the final result.
  • the memorization of the intermediate result makes it possible to compare this result with that obtained during the application of the iterations of the inverse function. If these results are identical, it can be considered that the circuit has not been the subject of a hacking attempt or that the error caused cannot be exploited by the hacker.
  • FIG. 2 illustrates, in the form of a block diagram, an encryption cell 10 of an integrated circuit according to the present invention.
  • the example of FIG. 2 relates to the implementation of a DES type encryption method as described above. Note however that the invention applies more generally to any encryption algorithm executing a predetermined number of successive iterations of the same function.
  • a message M to be encrypted is, conventionally, introduced into an input / output register 11 (I / O REG) by a bus 12 communicating with the other conventional circuits of the integrated circuit (not shown).
  • the register 11 is intended to contain, at the end of encryption, the encrypted message C.
  • the number of bits in M and C messages depends on the application. For example, in a DES type process, the M and C messages are generally on sixty-four bits. These sixty-four bits of the message M are sent as input to the encryption cell
  • the encryption algorithm may be exclusively implemented in software.
  • a validation bit (block 21, FLAG) which will be described below, we start by executing a predetermined number X of iterations of the algorithm (blocks 13, X DES Rd).
  • the function implemented at each iteration can correspond to any function of a conventional encryption algorithm. For example, this is the function F of a DES type algorithm as illustrated in FIG. 1.
  • the result of the X iterations corresponds to the intermediate result of the invention, stored in a dedicated register (block 14, INT REG).
  • Storage in the intermediate register is preferably temporary, that is to say that this register will be erased once the comparison has been made with the result from the application of ⁇ The inverse function as will be seen later.
  • the encryption algorithm is ended by executing the remaining NX iterations (block 15, NX DES Rd), where N represents the total number of iterations of the encryption algorithm (16 for a DES algorithm).
  • N represents the total number of iterations of the encryption algorithm (16 for a DES algorithm).
  • the sixty-four bits resulting from the application of the algorithm are, conventionally, supplied to the input / output register 11 and correspond to the message C.
  • NX iterations of the inverse function of the encryption algorithm (block 16, NX INV (DES)) are applied to this message so as to find the intermediate value stored in the register 14.
  • the result of the NX reverse iterations is stored in a second temporary register (block 17, TEP REG).
  • the comparison is only carried out on part of the messages contained in the registers 14 and 17.
  • DES we preferentially compare the right or left part of the messages. Indeed, due to the successive inversions of the right and left parts at each iteration of the encryption algorithm, such a comparison is sufficient.
  • the outputs of registers 14 and 17 on sixty-four bits pass through selection gates 19 and 20 respectively so as to supply only thirty-two bits to comparator 18.
  • gates 19 and 20 perform any function, provided that 'it is "free collision", that is to say that a modification of an input bit is enough to modify the output.
  • the encryption cell provides a validation bit (block 21, FLAG) which, by default, is in a state indicative of an error (a hacking attempt). It is only if the comparator 18 gives a result corresponding to an identity between the intermediate and inverse function results (or compatibility between these results if they pass through a function) that the validation bit 21 switches to the other state. Results are compatible if, applied to the same function (combination, parity bit calculations, CRC, hash function, etc.), they provide equal results.
  • the state of the validation bit is used, for example, to authorize the supply of the message contained in the register 11 on the input / output bus 12. Any other use of the validation bit could be envisaged. For example, it can be used to inhibit other functions of the integrated circuit as long as an authentication is not considered to be valid. Or, we can provide, in the event of detected hacking, a random result which will have the effect of distorting the statistical analysis of errors.
  • An advantage of the present invention is that it makes pirating by statistical analysis of errors more difficult by making it more difficult to reproduce the same error to be taken into account by the encryption algorithm.
  • unlike conventional solutions consisting of carrying out encryption twice for which a possible pirate is liable to cause the same error twice at the same time in the course of the encryption algorithm such reproduction is made almost impossible by the fact that verification is performed on an inverse function. Consequently, by causing an error whether in the first X iterations or in the NX remaining iterations of the function, the same error reproduced at the start of the inverse function will not lead to the same results. This result leads to the fact that the method of the invention is robust, even for errors presented at randomly chosen iterations.
  • the execution of the NX iterations of the inverse function of the encryption algorithm is delayed with a random delay in obtaining the result stored in the input / output register. This makes the reproducibility of a fault even less likely at the same stage of the encryption algorithm.
  • the choice of the number X of iterations determining the intermediate result stored depends on the application and the encryption algorithm used. In the example of a DES type algorithm of sixteen iterations, we preferentially choose to store an intermediate result after eight iterations. This choice is linked to the fact that, statistically, the encryption key cannot be obtained by analyzing the results of the first eight iterations. Indeed, if an error is introduced during the first eight iterations, the analysis of the result of the encrypted message will not allow the encryption key to be obtained in economically viable time (generally estimated at a few months of data collection tainted with errors and automatic computer calculations). Consequently, the pirate reading of the intermediate register does not weaken the system.
  • the comparison will preferably be carried out on all of the bits of the message so as not to miss the detection of an error if it occurred on a non-compared bit.
  • the inversion of parts of the messages at each iteration as is the case for the DES algorithm, one can be satisfied with only comparing a part of the messages. Indeed, the probability of not detecting an attack by the introduction of an error is then negligible and a considerable time is saved on the comparison operation.
  • the present invention is susceptible of various variants and modifications which will appear to those skilled in the art.
  • the encryption algorithm is implemented in hardware, the read / write times in the registers can be used to perform certain calculations in parallel, in particular certain iterations of the inverse function of the encryption algorithm.
  • the practical realization of the invention and its adaptation to a conventional encryption algorithm by successive iterations is within the reach of those skilled in the art from the functional indications given above, whether for software implementation. or material.
  • the function F and the inversions of FIG. 1 correspond, in this example, to one of the N iterations.
  • the invention applies whether the secret data is used in whole or in part in each iteration.
  • the method of the invention is compatible with the conventional methods constituting countermeasures to attacks by statistical analysis of consumption.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

L'invention concerne un procédé et un système de sécurisation d'une quantité secrète, contenue dans un dispositif électronique, et utilisée au moins en partie dans un algorithme syméztique de chiffrement d'au moins une partie d'une donnée d'entrée exécutant un nombre (N) prédéterminé d'itérations successives d'une même fonction et produisant au moins une partie d'une donnée de sortie, et consistant : à mémoriser (14) , après un premier nombre (X) d'itérations, un résultat intermédiaire ; à appliquer, à la donnée de sortie, une fonction inverse à celle du chiffrement pendant un nombre (N-X) d'itérations correspondant à la différence entre le nombre total d'itérations et le premier nombre ; à comparer (18) le résultat intermédiaire au résultat des itérations de la fonction inverse ; et à ne valider le chiffrement que si lesdits deux résultats sont identiques. L’invention s’applique à la détection d’une tentative de piratage par analyse statitistique d’erreurs ( Differential Fault Analysis, DFA).

Description

PROCEDE DE SECURISATION D'UNE QUANTITE SECRETE
La présente invention concerne la protection d'une clé ou donnée secrète (généralement un mot binaire) utilisée dans un processus d'authentification ou d'identification d'un dispositif électronique (par exemple, un circuit intégré d'une carte à puce ou une carte électronique contenant un ou plusieurs circuits intégrés) ou analogue, contre des tentatives de piratage. L'invention concerne plus particulièrement la détection d'une tentative de piratage de la donnée secrète, cette détection permettant de bloquer le composant ou le processus utilisant cette donnée secrète, ou encore de simuler un comportement aléatoire.
Parmi les attaques destinées à déterminer par piratage la valeur d'une quantité secrète, l'invention s'applique aux attaques par analyse statistique de fautes (Differential Faults Analysis, DFA) d'un circuit de traitement numérique exploitant une donnée privée ou secrète. Une telle attaque consiste à provoquer une "faute" ou erreur dans l'exécution, par le composant, d'une fonction faisant intervenir une donnée d'entrée
(lisible) et la donnée secrète, et à analyser de façon statistique l'influence de cette faute en examinant une donnée de sortie, afin de détecter la donnée secrète. Diverses fautes d'exécution peuvent être provoquées dans le composant. Par exemple, on peut changer la valeur d'un registre interne ou d'un bit pris en compte dans le calcul, ou encore changer le déroulement du programme interne en le perturbant, par exemple, en accélérant l'horloge d'exécution. On peut encore modifier physiquement le compteur d'instruction, etc. Le plus souvent, lors d'une attaque par analyse statistique de fautes, on perturbe le fonctionnement du composant sans savoir sur quel élément précis on intervient.
Un exemple de système de cryptologie appliqué à une analyse statistique par fautes et un exemple classique de contre-mesure sont décrits dans l'article "Differential Fault Analysis of Secret Key Cryptosystems" de Eli Biham et Adi Shamir paru en 1997 sous les références Technion-Computer Science Department-Technical Report CS0910.revized.
La présente invention s'applique plus particulièrement à la protection d'une clé ou donnée secrète mise en jeu dans un algorithme de cryptographie ou chiffrement d'une donnée d'entrée en exécutant un nombre prédéterminé d'itérations successives d'une même fonction. Par exemple, il s'agit d'un algorithme de type DES (DATA ENCRYPTION STANDARD) décrit, par exemple dans l'ouvrage "Handbook of applied cryptography" de Alfred J.
Menezes, Paul C. van Oorschot et Scott A. Vanstone, publié par CRC Press en 1997, pages 252-257. Dans un algorithme DES, une donnée d'entrée est scindée en deux parties (les parties droite et gauche d'un mot binaire) auxquelles on applique par itérations successives une même fonction prenant comme opérandes non seulement la donnée secrète mais également la partie du mot résultant de l'opération précédente, en inversant le côté considéré (droite ou gauche) .
La figure 1 illustre, très schématiquement sous forme de blocs, un exemple classique de procédé DES. A chaque itération, on exécute une fonction (bloc 1, F) prenant en compte des parties respectivement droite (R) et gauche (L) d'un mot stocké dans un registre 2. Le résultat de la fonction est ensuite stocké de nouveau dans le registre 2 mais en inversant les positions respectives des parties droite et gauche des mots. Le nombre d'itérations est variable. En particulier, l'algorithme
DES effectue 16 itérations de la fonction F. Afin de rendre le chiffrement et le déchiffrement symétriques, le croisement
(inversion des côtés gauche et droit des données résultantes) n'est pas effectué lors de la dernière itération.
Plus généralement, l'invention s'applique à tout algorithme de chiffrement par itérations. Les fonctions mises en oeuvre lors de chaque itération sont souvent des fonctions siiηples (addition(s) , multiplication(s) , réduction(s) modulaire (s) , permutation (s) , substitution(s) , etc.) et l'efficacité du chiffrement vient de la répétition de ces fonctions sur les données de sortie de l'itération précédente.
Une attaque par analyse statistique de fautes consiste généralement à intervenir sur la dernière itération d'un algo- rithme (par exemple, DES) . Le plus souvent, on effectue l'opération de chiffrement de la dernière itération, une première fois sans faute et une deuxième fois en ayant provoqué une faute soit dans au moins un bit d'entrée, soit dans l'horloge du programme, soit dans un déroulement quelconque. On combine alors les valeurs obtenues par une addition logique (XOR) . En analysant les résultats sur un grand nombre d'opérations, on est en mesure de détecter la quantité secrète mise en jeu. L'erreur volontaire peut être introduite à n'importe quelle itération du calcul. Toutefois, l'analyse des fautes s'effectue toujours sur la dernière itération qui est la seule accessible aux pirates. De plus, dans un algorithme de type DES qui scinde les parties droite et gauche d'un registre, la recherche de la clé s'effectue en examinant uniquement une partie (généralement la partie gauche) des résultats. Par exemple, on suppose que la dernière itération
(16ème) effectue, pour obtenir la partie gauche L^g du résultat, 1 ' opération suivante :
L16 = F(R15' κlβ) ® L15' ou F représente la fonction de chiffrage appliquée, où R représente la partie droite du registre résultat (Rχ5 représentant son contenu après la 15ème itération) , où L représente la partie gauche du registre résultat (Li5 représentant son contenu après la 15ème itération) , et où K représente la sous-clé mise en oeuvre pour l'itération correspondante (ici, la 16ème) . L'opération effectuée avec une faute provoquée est alors la suivante :
L16*" ® L15' ou l'exposant f identifie une donnée erronée (entachée d'une erreur provoquée) .
Pour la recherche de la clé, on ajoute logiquement les résultats L]_g et L]_gf et l'on obtient la relation suivante :
L16 θ L16 f = F(R15 f, K16) θ F(R15 f, K16) , dans laquelle seule la donnée secrète K^g est inconnue.
Lors des attaques par introduction de fautes, plus l'erreur est introduite tard dans le processus (sur un résultat intermédiaire de rang élevé) , plus le nombre de messages fautifs que l'on doit analyser pour déterminer la clé (plus précisément la sous-clé prise en compte lors de la seizième itération) est réduit. En pratique, on peut considérer que si l'erreur est introduite avant la huitième itération d'un algorithme DES de son itération, le temps nécessaire à la collecte des exécutions entachées d' erreur et à 1 'exécution automatique de 1 'analyse statistique devient trop important de sorte que la sous-clé ne peut pas en pratique être piratée. Comme on ne sait pas toujours sur quel rang d'itération on intervient, on utilise fréquemment des attaques aléatoires. Dans ce cas, on a de façon probabiliste, forcément des opérations qui s'effectuent sur les dernières itérations, de sorte que l'on est en mesure de déterminer la sous-clé de façon statistique.
Une première méthode constituant une contre-mesure contre des attaques de type DFA est de dupliquer les calculs. En effectuant deux fois chaque calcul itératif, on considère que l'on est en mesure de détecter si une faute a été introduite lors d'un des calculs. On considère alors qu'il y a peu de risques qu'une même faute se produise deux fois au même moment dans le calcul. Un inconvénient de cette méthode de contre-mesure est qu' il est nécessaire de reproduire deux fois 1 ' algorithme DES .
Si celui-ci est effectué de façon logicielle, cela prend du temps. Si celui-ci est mis en oeuvre de façon matérielle, cela prend de la place par duplication des circuits.
Un autre inconvénient est qu'il est nécessaire de stocker les données finales et intermédiaires dans des registres afin d'être en mesure de comparer les résultats des deux calculs pour détecter une éventuelle attaque. Un autre inconvénient est qu' il est en fait quand même possible que la même erreur soit reproduite par le pirate avec une probabilité non nulle.
On connaît d'autres procédés de détection de piratage. En particulier, des contre-mesures contre des attaques par ana- lyse statistique de la consommation (Differential Power Analysis, DPA) sont connues de la technique. Ces procédés ne protègent toutefois pas contre des attaques par analyse statistiques d'erreurs (DFA) .
L'invention vise à proposer un nouveau procédé de pro- tection d'une donnée secrète contre des attaques par analyse statistique d'erreurs.
L'invention vise plus particulièrement à proposer un procédé de protection qui ne nécessite pas de doubler l'algorithme itératif que l'on souhaite protéger. L'invention vise également à proposer un procédé particulièrement fiable qui notamment permette d'éviter le risque de voir apparaître deux erreurs consécutives.
L'invention vise en outre à proposer un procédé de protection qui soit peu gourmand, que ce soit en place sur le circuit intégré ou en temps de calcul par rapport à l'algorithme de chiffrement proprement dit.
Pour atteindre ces objets et d'autres, l'invention prévoit un procédé de sécurisation d'une quantité secrète, contenue dans un dispositif électronique, et utilisée au moins en partie dans un algorithme de chiffrement d'au moins une partie d'une donnée d'entrée exécutant un nombre prédéterminé d'itérations successives d'une même fonction et produisant au moins une partie d'une donnée de sortie, comprenant les étapes suivantes : mémoriser, après un premier nombre d'itérations, un résultat intermédiaire ; appliquer, à la donnée de sortie, une fonction inverse à celle du chiffrement pendant un nombre d'itérations correspondant à la différence entre le nombre total d'itérations et le premier nombre ; comparer le résultat intermédiaire au résultat des itérations de la fonction inverse ; et à ne valider le chiffrement que si lesdits deux résultats sont compatibles. Selon un mode de mise en oeuvre de la présente invention, la comparaison s'effectue après application d'une fonction de combinaison et/ou d'une fonction d'expansion et/ou d'une fonction arithmétique, aux résultats intermédiaires.
Selon un mode de mise en oeuvre de la présente inven- tion, la comparaison des résultats intermédiaire et de fonction inverse ne tient compte que d'une partie seulement des données.
Selon un mode de mise en oeuvre de la présente invention, on rend aléatoire l'intervalle de temps entre l'obtention du résultat de l'algorithme de chiffrement et la mise en oeuvre des itérations de la fonction inverse.
Selon un mode de mise en oeuvre de la présente invention, on applique le procédé de sécurisation à la détection d'une tentative de piratage par analyse statistique d'erreurs.
Selon un mode de mise en oeuvre de la présente inven- tion, le nombre d'itérations avant mémorisation du résultat intermédiaire est fonction de la probabilité de découvrir la quantité secrète selon l'itération à laquelle est introduite une erreur. Selon un mode de mise en oeuvre de la présente invention, le procédé de sécurisation est mis en oeuvre par des moyens matériels.
Selon un mode de mise en oeuvre de la présente inven- tion, le procédé de sécurisation est mis en oeuvre par des moyens logiciels.
Selon un mode de mise en oeuvre de la présente invention, le résultat intermédiaire n'est stocké que pendant la durée nécessaire à sa comparaison avec le résultat issu des itérations de la fonction inverse.
L'invention prévoit également un circuit de chiffrement d'une donnée d'entrée au moyen d'au moins une donnée secrète.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de mise en oeuvre et de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 décrite précédemment représente, de façon très schématique, une itération d'un procédé DES classique du type auquel s'applique la présente invention ; et la figure 2 illustre, sous forme de schémas blocs, un mode de mise en oeuvre du procédé de protection de 1 ' invention sous forme matérielle. Pour des raisons de clarté, seules les étapes de procédé et les constituants d'une cellule de protection qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, la fonction proprement dite mise en oeuvre par 1 'algorithme de chiffrement que 1 'on souhaite protéger n'a pas été détaillée et est quelconque. De plus, les détails du procédé DES auquel s'applique plus particulièrement la présente invention sont parfaitement connus et peuvent être trouvés dans la littérature. Une caractéristique de la présente invention est de mémoriser, lors de l'exécution du procédé de chiffrement, un résultat de calcul intermédiaire correspondant au résultat de l'algorithme après un nombre d'itérations prédéterminé. Une autre caractéristique de l'invention est, en fin d'algorithme, d'appliquer sur un nombre d'itérations fonction du nombre d'itérations du résultat intermédiaire, une fonction inverse à partir du résultat final. La mémorisation du résultat intermédiaire permet de comparer ce résultat avec celui obtenu lors de l'application des itérations de la fonction inverse. Si ces résultats sont identiques, on peut considérer que le circuit n'a pas fait 1 'objet d'une tentative de piratage ou que 1 'erreur provoquée n'est pas exploitable par le pirate.
La figure 2 illustre, sous forme de schéma-blocs, une cellule 10 de chiffrement d'un circuit intégré selon la présente invention. L'exemple de la figure 2 concerne la mise en oeuvre d'un procédé de chiffrement de type DES tel que décrit ci- dessus. On notera toutefois que l'invention s'applique plus généralement à tout algorithme de chiffrement exécutant un nombre prédéterminé d'itérations successives d'une même fonction.
Un message M à chiffrer est, de façon classique, introduit dans un registre d'entrée/sortie 11 (I/O REG) par un bus 12 communiquant avec les autres circuits classiques du circuit intégré (non représentés) . Le registre 11 est destiné à contenir, en fin de chiffrement, le message C chiffré. Le nombre de bits des messages M et C dépend de l'application. Par exemple, dans un procédé de type DES, les messages M et C sont généralement sur soixante-quatre bits. Ces soixante-quatre bits du message M sont envoyés en entrée de la cellule de chiffrement
10. Dans l'exemple de la figure 2, on a considéré le cas d'une cellule réalisée par des moyens matériels. En variante, 1 ' algorithme de chiffrement pourra être exclusivement mis en oeuvre de façon logicielle. En entrée de la cellule de chiffrement, après avoir initialisé, dans un état par défaut, un bit de validation (bloc 21, FLAG) qui sera décrit par la suite, on commence par exécuter un nombre prédéterminé X d'itérations de l'algorithme (blocs 13, X DES Rd) . La fonction mise en oeuvre à chaque itération peut correspondre à n'importe quelle fonction d'un algorithme de chiffrement classique. Par exemple, il s'agit de la fonction F d'un algorithme de type DES tel qu'illustré par la figure 1. Le résultat des X itérations correspond au résultat intermédiaire de l'invention, stocké dans un registre dédié (bloc 14, INT REG) . Le stockage dans le registre intermédiaire est préférentiellement temporaire, c'est-à-dire que ce registre sera effacé une fois la comparaison effectuée avec le résultat issu de l'application de ÏLa fonction inverse comme on le verra par la suite. On termine l'algorithme de chiffrement en exécutant les N-X itérations restantes (bloc 15, N-X DES Rd) , où N représente le nombre total d'itérations de l'algorithme de chiffrement (16 pour un algorithme DES) . Les soixante-quatre bits résultant de l'application de l'algorithme sont, de façon classique, fournis au registre d'entrée/sortie 11 et correspondent au message C.
Selon l'invention, on applique à ce message, N-X itérations de la fonction inverse de 1 ' algorithme de chiffrement (bloc 16, N-X INV(DES)) de façon à retrouver la valeur intermédiaire stockée dans le registre 14. Le résultat des N-X itérations inverses est stocké dans un deuxième registre temporaire (bloc 17, TEP REG) . Puis, les contenus respectifs des registres 14 et 17 sont comparés (bloc 18, = ?) afin de vérifier qu'ils sont bien identiques. De préférence, la comparaison n'est effectuée que sur une partie des messages contenus dans les registres 14 et 17. En particulier, dans le cadre d'un procédé de type . DES, on se contente préférentiellement de comparer la partie droite ou gauche des messages. En effet, en raison des inversions successives des parties droite et gauche à chaque itération de l'algorithme de chiffrement, une telle comparaison est suffisante. Dans ce cas, les sorties des registres 14 et 17 sur soixante-quatre bits traversent des portes de sélection respectivement 19 et 20 de façon à ne fournir que trente-deux bits au comparateur 18. En variante, les portes 19 et 20 exécutent une fonction quelconque, pourvu qu'elle soit à "collision libre", c'est-à-dire qu'une modification d'un bit d'entrée suffit à modifier la sortie.
Selon un mode de mise en oeuvre préféré de l'invention, la cellule de chiffrement fournit un bit de validation (bloc 21, FLAG) qui, par défaut, est dans un état indicateur d'une erreur (une tentative de piratage) . Ce n'est que si le comparateur 18 donne un résultat correspondant à une identité entre les résultats intermédiaire et de fonction inverse (ou une compatibilité entre ces résultats s'ils transitent par une fonction) que le bit de validation 21 commute vers l'autre état. Des résultats sont compatibles si, appliqués à une même fonction (combinaison, calculs des bits de parité, CRC, fonction de hachage, etc.), ils fournissent des résultats égaux. L'état du bit de validation sert, par exemple, à autoriser la fourniture du message contenu dans le registre 11 sur le bus d'entrée/sortie 12. Toute autre utilisation du bit de validation pourra être envisagée. Par exemple, celui-ci peut servir à inhiber d'autres fonctions du circuit intégré tant qu'une authentification n'est pas considérée comme valide. Ou encore, on pourra fournir, en cas de piratage détecté, un résultat aléatoire qui aura pour effet de fausser l'analyse statistique d'erreurs.
Un avantage de la présente invention est qu'elle rend plus difficile le piratage par analyse statistique d'erreurs en rendant plus difficile la reproduction d'une même erreur devant être prise en compte par l'algorithme de chiffrement. En effet, contrairement aux solutions classiques consistant à effectuer deux fois le chiffrement pour lesquelles un pirate éventuel est susceptible de provoquer deux fois la même erreur au même instant dans le déroulement de l'algorithme de chiffrement, une telle reproduction est rendue quasi-impossible par le fait que la vérification s'effectue sur une fonction inverse. Par conséquent, en provoquant une erreur que ce soit dans les X premières itérations ou dans les N-X itérations restantes de la fonction, une même erreur reproduite au début de la fonction inverse ne conduira pas aux mêmes résultats. Ce résultat conduit à ce que le procédé de l'invention est robuste, même pour des erreurs présentées à des itérations choisies de façon aléatoire. Selon un mode de mise en oeuvre préféré, l'exécution des N-X itérations de la fonction inverse de 1 ' algorithme de chiffrement est différée avec un délai aléatoire de l'obtention du résultat stocké dans le registre d'entrée/sortie. On rend alors encore moins probable la reproductibilité d'une faute à une même étape de l'algorithme de chiffrement.
Le choix du nombre X d'itérations déterminant le résultat intermédiaire stocké dépend de l'application et de l'algorithme de chiffrement utilisé. Dans l'exemple d'un algorithme de type DES de seize itérations, on choisit préférentiellement de stocker un résultat intermédiaire après huit itérations. Ce choix est lié au fait que, de façon statistique, la clé de cryptage ne peut pas être obtenue par analyse des résultats des huit premières itérations. En effet, si une erreur est introduite pendant les huit premières itérations, l'analyse du résultat du message chiffré ne permettra pas d'obtenir la clé de cryptage en un temps économiquement viable (généralement estimé à quelques mois de collecte de données entachées d'erreurs et de calculs automatiques par ordinateur) . Par conséquent, la lecture pirate du registre intermédiaire ne fragilise pas le système. Si l'erreur est introduite entre les neuvième et seizième itérations (bloc 15, figure 2), le pirate éventuel ne parvient pas à reproduire la même erreur au même endroit dans l'application de la fonction inverse sur les itérations 16 à 9 (bloc 16) . Cela conduit à ce que le bit de validation (bloc 21) reste dans un état d'erreur.
Dans un algorithme de chiffrement ne prévoyant pas d'inversion ou de mélange des bits des résultats intermédiaires selon les itérations, la comparaison s'effectuera préférentiellement sur l'ensemble des bits du message afin de ne pas rater la détection d'une erreur si celle-ci est intervenue sur un bit non comparé. Par contre, dans des procédés réalisant une inversion de parties des messages à chaque itération comme c'est le cas pour l'algorithme DES, on peut se contenter de ne comparer qu'une partie des messages. En effet, la probabilité de ne pas détecter une attaque par l'introduction d'une erreur est alors négligeable et on gagne un temps considérable sur l'opération de comparaison.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, on pourra choisir ou non d'effectuer un certain nombre d'opérations en parallèle. Par exemple, , si l'algorithme de chiffrement est mis en oeuvre de façon matérielle, on peut utiliser les temps de lecture/écriture dans les registres pour effectuer en parallèle certains calculs notamment certaines itérations de la fonction inverse de l'algorithme de chiffrement. De plus, la réalisation pratique de l'invention et son adaptation à un algorithme de chiffrement classique par itérations successives est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus que ce soit pour une mise en oeuvre logicielle ou matérielle. La fonction F et les inversions de la figure 1 correspondent, dans cet exemple, à une des N itérations.
En outre, l'invention s'applique que la donnée secrète soit utilisée en tout ou en partie dans chaque itération.
Enfin, le procédé de 1 ' invention est compatible avec les procédés classiques constituants des contre-mesures aux attaques par analyse statistique de la consommation.

Claims

REVENDICATIONS
1. Procédé de sécurisation d'une quantité secrète, contenue dans un dispositif électronique, et utilisée au moins en partie dans un algorithme de chiffrement d'au moins une partie d'une donnée d'entrée exécutant un nombre (N) prédéterminé d'itérations successives d'une même fonction et produisant au moins une partie d'une donnée de sortie, caractérisé en ce qu'il comprend les étapes suivantes : mémoriser (14), après un premier nombre (X) d'itérations, un résultat intermédiaire ; appliquer, à la donnée de sortie, une fonction inverse à celle du chiffrement pendant un nombre (N-X) d'itérations correspondant à la différence entre le nombre total d' itérations et le premier nombre ; comparer (18) le résultat intermédiaire au résultat des itérations de la fonction inverse ; et ne valider le chiffrement que si lesdits deux résultats sont compatibles.
2. Procédé selon la revendication 1, caractérisé en ce que la comparaison s'effectue après application d'une fonction de combinaison et/ou d'une fonction d'expansion et/ou d'une fonction arithmétique, aux résultats intermédiaires.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que la comparaison des résultats intermédiaire et de fonction inverse ne tient compte que d'une partie seulement des données .
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il consiste à rendre aléatoire l'intervalle de temps entre l'obtention du résultat de l'algorithme de chiffrement et la mise en oeuvre des itérations de la fonction inverse.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il est appliqué à la détection d'une tentative de piratage par analyse statistique d'erreurs.
6. Procédé selon la revendication 5, caractérisé en ce que le nombre d'itérations avant mémorisation du résultat intermédiaire est fonction de la probabilité de découvrir la quantité secrète selon 1 ' itération à laquelle est introduite une erreur.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu' il est mis en oeuvre par des moyens matériels .
8. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il est mis en oeuvre par des moyens logiciels.
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le résultat intermédiaire n'est stocké que pendant la durée nécessaire à sa comparaison avec le résultat issu des itérations de la fonction inverse.
10. Circuit de chiffrement d'une donnée d'entrée au moyen d'au moins une donnée secrète, caractérisé en ce qu'il comporte des moyens pour mettre en oeuvre le procédé de sécurisation selon l'une quelconque des revendications 1 à 9.
EP02785487A 2001-09-04 2002-09-04 Procede de securisation d'une quantite secrete Withdrawn EP1423937A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0111430A FR2829331B1 (fr) 2001-09-04 2001-09-04 Procede de securisation d'une quantite secrete
FR0111430 2001-09-04
PCT/FR2002/003007 WO2003024017A2 (fr) 2001-09-04 2002-09-04 Procede de securisation d'une quantite secrete

Publications (1)

Publication Number Publication Date
EP1423937A2 true EP1423937A2 (fr) 2004-06-02

Family

ID=8866949

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02785487A Withdrawn EP1423937A2 (fr) 2001-09-04 2002-09-04 Procede de securisation d'une quantite secrete

Country Status (5)

Country Link
US (1) US20050021990A1 (fr)
EP (1) EP1423937A2 (fr)
JP (1) JP2005503069A (fr)
FR (1) FR2829331B1 (fr)
WO (1) WO2003024017A2 (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
EP1391853A1 (fr) 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
FR2833119A1 (fr) * 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
FR2838262B1 (fr) * 2002-04-08 2004-07-30 Oberthur Card Syst Sa Procede de securisation d'une electronique a acces crypte
EP1387519A3 (fr) * 2002-07-09 2004-02-18 Cp8 Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs
JP2004171367A (ja) * 2002-11-21 2004-06-17 Matsushita Electric Ind Co Ltd 回路動作シミュレーション装置、回路動作シミュレーション方法、回路動作シミュレーションプログラム、および回路情報復号化プログラム
US7373463B2 (en) * 2003-02-13 2008-05-13 Stmicroelectronics S.A. Antifraud method and circuit for an integrated circuit register containing data obtained from secret quantities
DE10328860B4 (de) 2003-06-26 2008-08-07 Infineon Technologies Ag Vorrichtung und Verfahren zum Verschlüsseln von Daten
DE102004001659B4 (de) * 2004-01-12 2007-10-31 Infineon Technologies Ag Vorrichtung und Verfahren zum Konvertieren einer ersten Nachricht in eine zweite Nachricht
FR2874440B1 (fr) * 2004-08-17 2008-04-25 Oberthur Card Syst Sa Procede et dispositif de traitement de donnees
US20070019805A1 (en) * 2005-06-28 2007-01-25 Trustees Of Boston University System employing systematic robust error detection coding to protect system element against errors with unknown probability distributions
US7701551B2 (en) * 2006-04-14 2010-04-20 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4990843B2 (ja) * 2008-06-16 2012-08-01 日本電信電話株式会社 暗号演算装置、その方法、及びプログラム
JP5483838B2 (ja) * 2008-07-08 2014-05-07 ルネサスエレクトロニクス株式会社 データ処理装置
EP2180631A1 (fr) * 2008-10-24 2010-04-28 Gemalto SA Protections contre les défauts d'algorithmes cryptographiques
JP5269661B2 (ja) * 2009-03-18 2013-08-21 株式会社東芝 携帯可能電子装置、及び携帯可能電子装置の制御方法
JP5387144B2 (ja) 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
JP5296217B2 (ja) 2009-09-24 2013-09-25 株式会社東芝 鍵スケジュール装置および方法
JP5433498B2 (ja) * 2010-05-27 2014-03-05 株式会社東芝 暗号処理装置
JP6394604B2 (ja) 2012-10-23 2018-09-26 ティーケー ホールディングス インク．Ｔｋ Ｈｏｌｄｉｎｇｓ Ｉｎｃ． ステアリングホイールライトバー
EP2731291A1 (fr) * 2012-11-12 2014-05-14 Gemalto SA Procédé et dispositif de commande pour contrôler l'authenticité de codes résultant de l'application d'un algorithme bijectif sur des messages
US9873446B2 (en) 2014-07-23 2018-01-23 Tk Holdings, Inc. Steering grip light bar systems
CN105610568A (zh) * 2014-11-21 2016-05-25 南方电网科学研究院有限责任公司 一种分组密码算法的故障检测方法和装置
CN106156614B (zh) * 2015-03-25 2018-12-28 北京南瑞智芯微电子科技有限公司 一种抵抗故障攻击的防护方法和装置
CN106161391B (zh) * 2015-04-17 2020-10-23 国民技术股份有限公司 一种安全芯片及其对错误注入攻击的防御方法和装置
NL2015745B1 (en) 2015-11-09 2017-05-26 Koninklijke Philips Nv A cryptographic device arranged to compute a target block cipher.
US10696217B2 (en) 2017-01-04 2020-06-30 Joyson Safety Systems Acquisition Vehicle illumination systems and methods
WO2019173750A1 (fr) 2018-03-08 2019-09-12 Joyson Safety Systems Acquisition Llc Systèmes et procédés d'éclairage de véhicule
FR3087022B1 (fr) * 2018-10-09 2022-04-15 Maxim Integrated Products Systèmes et procédés cryptographiques résistant à des attaques par défaut
US11461505B2 (en) * 2019-10-17 2022-10-04 Arm Limited Obfuscation of operations in computing devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799258A (en) * 1984-02-13 1989-01-17 National Research Development Corporation Apparatus and methods for granting access to computers
JP3246433B2 (ja) * 1998-01-27 2002-01-15 日本電気株式会社 暗号強度評価支援装置及びプログラムを記録した機械読み取り可能な記録媒体
US6108419A (en) * 1998-01-27 2000-08-22 Motorola, Inc. Differential fault analysis hardening apparatus and evaluation method
DE69935913T2 (de) * 1998-07-02 2008-01-10 Cryptography Research Inc., San Francisco Leckresistente aktualisierung eines indexierten kryptographischen schlüssels
US6985581B1 (en) * 1999-05-06 2006-01-10 Intel Corporation Method and apparatus to verify circuit operating conditions
US7151832B1 (en) * 1999-11-18 2006-12-19 International Business Machines Corporation Dynamic encryption and decryption of a stream of data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03024017A3 *

Also Published As

Publication number Publication date
US20050021990A1 (en) 2005-01-27
FR2829331A1 (fr) 2003-03-07
WO2003024017A2 (fr) 2003-03-20
JP2005503069A (ja) 2005-01-27
WO2003024017A3 (fr) 2003-11-27
FR2829331B1 (fr) 2004-09-10

Similar Documents

Publication Publication Date Title
EP1423937A2 (fr) Procede de securisation d'une quantite secrete
EP1358732B2 (fr) Procede de cryptage securise et composant utilisant un tel procede de cryptage
EP1247263A1 (fr) Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
EP1358733A1 (fr) Procede securise de calcul cryptographique a cle secrete et composant mettant en oeuvre un tel procede
FR3033965A1 (fr)
WO2003085881A1 (fr) Procede de securisation d'une entite electronique a acces crypte
EP2166696B1 (fr) Protection de l'intégrité de données chiffrées en utilisant un état intermédiare de chiffrement pour générer une signature
EP2320595B1 (fr) Protection d'une clé de chiffrement
WO2005022820A1 (fr) Procede pour la mise en oeuvre securisee d'un algorithme de cryptographie de type rsa et composant correspondant
EP1983436B1 (fr) Contrôle d'intégrité d'une mémoire externe à un processeur
EP1724700A1 (fr) Contrôle d'intégrité d'une mémoire externe à un processeur
EP1493078B1 (fr) Procédé cryptographique protégé contre les attaques de type à canal caché
EP3136226B1 (fr) Protection d'un calcul d'exponentiation modulaire
EP3136227B1 (fr) Verification de la sensibilite d'un circuit electronique executant un calcul d'exponentiation modulaire
EP1387519A2 (fr) Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs
EP1804161B1 (fr) Détection de perturbation dans un calcul cryptographique
CA2988357A1 (fr) Procede de chiffrement, procede de chiffrement, dispositifs et programmes correspondants
EP2336931A1 (fr) Procédé de vérification de signature
EP3579491A1 (fr) Procédé de détermination d'inverse modulaire et dispositif de traitement cryptographique associé
EP1470663B1 (fr) Procede de generation et de verification de signatures electroniques
EP1530753A2 (fr) Procede de calcul universel applique a des points d'une courbe elliptique
FR2897216A1 (fr) Protection d'un algorithme cryptographique
FR3038473A1 (fr) Procede de traitement cryptographique de donnees et programme d'ordinateur associe
FR2898199A1 (fr) Procede de securisation de l'execution d'une suite d'etapes logiquement enchainees
FR2984646A1 (fr) Procede de traitement de donnees et dispositif associe

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040330

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SAGEM DEFENSE SECURITE

Owner name: STMICROELECTRONICS S.A.

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SAGEM SECURITE

Owner name: STMICROELECTRONICS S.A.

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: STMICROELECTRONICS S.A.

Owner name: MORPHO

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20130715

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131126