WO2003024017A3 - Procede de securisation d'une quantite secrete - Google Patents

Procede de securisation d'une quantite secrete Download PDF

Info

Publication number
WO2003024017A3
WO2003024017A3 PCT/FR2002/003007 FR0203007W WO03024017A3 WO 2003024017 A3 WO2003024017 A3 WO 2003024017A3 FR 0203007 W FR0203007 W FR 0203007W WO 03024017 A3 WO03024017 A3 WO 03024017A3
Authority
WO
WIPO (PCT)
Prior art keywords
iterations
encryption
function
making secure
secret quantity
Prior art date
Application number
PCT/FR2002/003007
Other languages
English (en)
Other versions
WO2003024017A2 (fr
Inventor
Pierre-Yvan Liardet
Herve Chabanne
Original Assignee
St Microelectronics Sa
Sagem
Pierre-Yvan Liardet
Herve Chabanne
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Sa, Sagem, Pierre-Yvan Liardet, Herve Chabanne filed Critical St Microelectronics Sa
Priority to EP02785487A priority Critical patent/EP1423937A2/fr
Priority to JP2003527939A priority patent/JP2005503069A/ja
Priority to US10/488,630 priority patent/US20050021990A1/en
Publication of WO2003024017A2 publication Critical patent/WO2003024017A2/fr
Publication of WO2003024017A3 publication Critical patent/WO2003024017A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks

Abstract

L'invention concerne un procédé et un système de sécurisation d'une quantité secrète, contenue dans un dispositif électronique, et utilisée au moins en partie dans un algorithme syméztique de chiffrement d'au moins une partie d'une donnée d'entrée exécutant un nombre (N) prédéterminé d'itérations successives d'une même fonction et produisant au moins une partie d'une donnée de sortie, et consistant : à mémoriser (14) , après un premier nombre (X) d'itérations, un résultat intermédiaire ; à appliquer, à la donnée de sortie, une fonction inverse à celle du chiffrement pendant un nombre (N-X) d'itérations correspondant à la différence entre le nombre total d'itérations et le premier nombre ; à comparer (18) le résultat intermédiaire au résultat des itérations de la fonction inverse ; et à ne valider le chiffrement que si lesdits deux résultats sont identiques. L’invention s’applique à la détection d’une tentative de piratage par analyse statitistique d’erreurs ( Differential Fault Analysis, DFA).
PCT/FR2002/003007 2001-09-04 2002-09-04 Procede de securisation d'une quantite secrete WO2003024017A2 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02785487A EP1423937A2 (fr) 2001-09-04 2002-09-04 Procede de securisation d'une quantite secrete
JP2003527939A JP2005503069A (ja) 2001-09-04 2002-09-04 秘密の量を保護する方法
US10/488,630 US20050021990A1 (en) 2001-09-04 2002-09-04 Method for making secure a secret quantity

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR01/11430 2001-09-04
FR0111430A FR2829331B1 (fr) 2001-09-04 2001-09-04 Procede de securisation d'une quantite secrete

Publications (2)

Publication Number Publication Date
WO2003024017A2 WO2003024017A2 (fr) 2003-03-20
WO2003024017A3 true WO2003024017A3 (fr) 2003-11-27

Family

ID=8866949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2002/003007 WO2003024017A2 (fr) 2001-09-04 2002-09-04 Procede de securisation d'une quantite secrete

Country Status (5)

Country Link
US (1) US20050021990A1 (fr)
EP (1) EP1423937A2 (fr)
JP (1) JP2005503069A (fr)
FR (1) FR2829331B1 (fr)
WO (1) WO2003024017A2 (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1391853A1 (fr) 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
FR2833119A1 (fr) * 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
FR2838262B1 (fr) 2002-04-08 2004-07-30 Oberthur Card Syst Sa Procede de securisation d'une electronique a acces crypte
EP1387519A3 (fr) * 2002-07-09 2004-02-18 Cp8 Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs
JP2004171367A (ja) * 2002-11-21 2004-06-17 Matsushita Electric Ind Co Ltd 回路動作シミュレーション装置、回路動作シミュレーション方法、回路動作シミュレーションプログラム、および回路情報復号化プログラム
US7373463B2 (en) * 2003-02-13 2008-05-13 Stmicroelectronics S.A. Antifraud method and circuit for an integrated circuit register containing data obtained from secret quantities
DE10328860B4 (de) 2003-06-26 2008-08-07 Infineon Technologies Ag Vorrichtung und Verfahren zum Verschlüsseln von Daten
DE102004001659B4 (de) * 2004-01-12 2007-10-31 Infineon Technologies Ag Vorrichtung und Verfahren zum Konvertieren einer ersten Nachricht in eine zweite Nachricht
FR2874440B1 (fr) * 2004-08-17 2008-04-25 Oberthur Card Syst Sa Procede et dispositif de traitement de donnees
US20070019805A1 (en) * 2005-06-28 2007-01-25 Trustees Of Boston University System employing systematic robust error detection coding to protect system element against errors with unknown probability distributions
US7701551B2 (en) * 2006-04-14 2010-04-20 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4990843B2 (ja) * 2008-06-16 2012-08-01 日本電信電話株式会社 暗号演算装置、その方法、及びプログラム
JP5483838B2 (ja) * 2008-07-08 2014-05-07 ルネサスエレクトロニクス株式会社 データ処理装置
EP2180631A1 (fr) * 2008-10-24 2010-04-28 Gemalto SA Protections contre les défauts d'algorithmes cryptographiques
JP5269661B2 (ja) * 2009-03-18 2013-08-21 株式会社東芝 携帯可能電子装置、及び携帯可能電子装置の制御方法
JP5387144B2 (ja) 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
WO2011036745A1 (fr) 2009-09-24 2011-03-31 株式会社東芝 Dispositif et procédé de programmation de clé
JP5433498B2 (ja) * 2010-05-27 2014-03-05 株式会社東芝 暗号処理装置
CN104755355B (zh) 2012-10-23 2018-01-26 Tk控股公司 转向盘灯条
EP2731291A1 (fr) * 2012-11-12 2014-05-14 Gemalto SA Procédé et dispositif de commande pour contrôler l'authenticité de codes résultant de l'application d'un algorithme bijectif sur des messages
JP6648109B2 (ja) 2014-07-23 2020-02-14 ジョイソン セイフティ システムズ アクイジション エルエルシー ステアリンググリップライトバーシステム
CN105610568A (zh) * 2014-11-21 2016-05-25 南方电网科学研究院有限责任公司 一种分组密码算法的故障检测方法和装置
CN106156614B (zh) * 2015-03-25 2018-12-28 北京南瑞智芯微电子科技有限公司 一种抵抗故障攻击的防护方法和装置
CN106161391B (zh) * 2015-04-17 2020-10-23 国民技术股份有限公司 一种安全芯片及其对错误注入攻击的防御方法和装置
NL2015745B1 (en) 2015-11-09 2017-05-26 Koninklijke Philips Nv A cryptographic device arranged to compute a target block cipher.
DE112018000309B4 (de) 2017-01-04 2021-08-26 Joyson Safety Systems Acquisition Llc Fahrzeugbeleuchtungssysteme und -verfahren
WO2019173750A1 (fr) 2018-03-08 2019-09-12 Joyson Safety Systems Acquisition Llc Systèmes et procédés d'éclairage de véhicule
FR3087022B1 (fr) * 2018-10-09 2022-04-15 Maxim Integrated Products Systèmes et procédés cryptographiques résistant à des attaques par défaut
US11461505B2 (en) * 2019-10-17 2022-10-04 Arm Limited Obfuscation of operations in computing devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799258A (en) * 1984-02-13 1989-01-17 National Research Development Corporation Apparatus and methods for granting access to computers
JP3246433B2 (ja) * 1998-01-27 2002-01-15 日本電気株式会社 暗号強度評価支援装置及びプログラムを記録した機械読み取り可能な記録媒体
US6108419A (en) * 1998-01-27 2000-08-22 Motorola, Inc. Differential fault analysis hardening apparatus and evaluation method
DE69935913T2 (de) * 1998-07-02 2008-01-10 Cryptography Research Inc., San Francisco Leckresistente aktualisierung eines indexierten kryptographischen schlüssels
US6985581B1 (en) * 1999-05-06 2006-01-10 Intel Corporation Method and apparatus to verify circuit operating conditions
US7151832B1 (en) * 1999-11-18 2006-12-19 International Business Machines Corporation Dynamic encryption and decryption of a stream of data

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BORST J ET AL: "Cryptography on smart cards", COMPUTER NETWORKS, ELSEVIER SCIENCE PUBLISHERS B.V., AMSTERDAM, NL, vol. 36, no. 4, 16 July 2001 (2001-07-16), pages 423 - 435, XP004304907, ISSN: 1389-1286 *
KALISKI, ROBSHAW: "Comments on Some New Attacks on Cryptographic Devices", RSA LABORATORIES' BULLETIN, NUMBER 5, 14 July 1997 (1997-07-14), pages 1 - 5, XP002202155, Retrieved from the Internet <URL:http://citeseer.nj.nec.com/cs> [retrieved on 20020613] *
LIH-YANG WANG; CHI-SUNG LAIH; HANG-GENG TSAI; NERN-MIN HUANG: "On the hardware design for DES cipher in tamper resistant devices against differential fault analysis", 2000 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, PROCEEDINGS, vol. 2, 31 May 2000 (2000-05-31), Geneva, Switzerland, pages 697 - 700, XP002202154, ISBN: 0-7803-5482-6 *

Also Published As

Publication number Publication date
JP2005503069A (ja) 2005-01-27
FR2829331A1 (fr) 2003-03-07
EP1423937A2 (fr) 2004-06-02
WO2003024017A2 (fr) 2003-03-20
US20050021990A1 (en) 2005-01-27
FR2829331B1 (fr) 2004-09-10

Similar Documents

Publication Publication Date Title
WO2003024017A3 (fr) Procede de securisation d&#39;une quantite secrete
EP1353263A4 (fr) Procede et dispositif de saisie de donnees en ecriture manuscrite, et procede et dispositif d&#39;authentification
MY156311A (en) Authentication of data transmitted in a digital transmission system
WO2004038975A3 (fr) Chiffrement et authentification efficaces pour systemes de traitement de donnees
WO2004042540A3 (fr) Procedes et appareil d&#39;authentification dynamique de l&#39;utilisateur faisant appel a une interaction personnalisable, dependante du contexte entre de multiples objets de verification
AU2003253405A1 (en) Method, data processing device and computer program product for processing data
EP1560120A4 (fr) Procede d&#39;acces
WO2004051585A3 (fr) Systeme et procede de validation d&#39;identite
WO2003014873A3 (fr) Systeme de configuration de guide de programme interactif
TW200701732A (en) Method and system for verifying personal identity in internet trades
WO2004051444A3 (fr) Mise en oeuvre d&#39;un mode d&#39;execution securise dans un environnement de pre-amorçage
WO2006118907A3 (fr) Systeme et procede pour commander le fonctionnement d&#39;un composant sur un systeme informatique
WO2004038618A3 (fr) Procede et dispositif pour synthetiser une architecture electrique
WO2003012595A3 (fr) Dispositif et procede d&#39;enregistrement, par ex. pour un vote
WO2008054512A3 (fr) Procédés et systèmes pour un chargement d&#39;application de carte à circuits intégrés (ic)
WO2002039640A3 (fr) Systeme de programmation de jeu electronique
EP1681412A4 (fr) Dispositif d&#39;entree pour serrure a code electronique, procede d&#39;entree et son application
WO2004012408A3 (fr) Verification par voie sensorielle de donnees partagees
WO2008038242A3 (fr) Mémoire rémanente sécurisée et procédé de protection des données stockées dans cette mémoire
AU2001269248A1 (en) Method for secure biometric authentication/identification, biometric data input module and verification module
AU2001264029A1 (en) Countermeasure method in an electronic component using a public key encryption algorithm on elliptic curve
WO2002071248A3 (fr) Procedes et dispositifs pour mettre en forme et/ou traiter des donnees
WO2004036380A3 (fr) Systeme et procede de protection de donnees
WO2000049765A3 (fr) Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete
AU5628999A (en) Countermeasure method in an electronic component using a secret key cryptographic algorithm

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003527939

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2002785487

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002785487

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10488630

Country of ref document: US