EP1277234A2 - Schaltungsanordnung - Google Patents

Schaltungsanordnung

Info

Publication number
EP1277234A2
EP1277234A2 EP01940172A EP01940172A EP1277234A2 EP 1277234 A2 EP1277234 A2 EP 1277234A2 EP 01940172 A EP01940172 A EP 01940172A EP 01940172 A EP01940172 A EP 01940172A EP 1277234 A2 EP1277234 A2 EP 1277234A2
Authority
EP
European Patent Office
Prior art keywords
circuit arrangement
arrangement according
electronic components
connection
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01940172A
Other languages
English (en)
French (fr)
Inventor
Manfred Loddenkoetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Publication of EP1277234A2 publication Critical patent/EP1277234A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Definitions

  • the invention relates to a circuit arrangement according to the preamble of claim 1.
  • the electronic components are arranged on a common base substrate and at least partially z. B. connected in pairs and, if necessary, additionally supplied or disposed of with corresponding signals by corresponding further power devices which are designed to supply input signals and / or control signals or to discharge output signals.
  • a possibly multi-component input signal is fed to the circuit arrangement, which input signal is then connected via the interconnection of the electronic components to an output signal to be dissipated via a further line device, optionally also multi-component, is converted.
  • the transformation is based on the one hand on the character of the electronic components, but also through
  • connection device for at least partially pairing contacting of the electronic components is carried out via separate line devices, preferably via wire bonds.
  • This contacting via wire bonds or explicitly provided individual connection devices allows only a limited compact integration of the circuitry of the. electronic components in the circuit arrangement and also prevents a clear tapping of the different electrical potentials occurring within the circuit arrangement for further processing, for example on the outside of a corresponding module housing.
  • the invention has for its object to provide a circuit arrangement of electronic components, in particular a semiconductor module, a power semiconductor module, a matrix converter or the like, in which the arrangement of the circuit is realized in a particularly space-saving and yet reliable and clear manner.
  • a circuit arrangement of electronic components in particular a semiconductor module, power semiconductor module or the like, has a common base substrate on which the electronic components are arranged, a first, second and / or third line device which is used to supply an input signal, to supply a control signal or to
  • the circuit arrangement according to the invention is characterized in that the line devices and / or the connecting device are at least partially provided in each case and / or together as a bus structure on the base substrate.
  • the line devices and / or the connecting device which are necessary for the interconnection of the electronic components and which may consist of several individual lines in each case, are formed in the region of the base substrate, for example a circuit board or printed circuit board, which gives them the corresponding, for example planar, structure of the base substrate is imprinted and they are accordingly compact and space-saving adapted to the structure of the base substrate.
  • the bus structure may have at least some of a plurality of individual line components. This is the form suitable for a plurality of electronic components for interconnection with one another and / or with one another and with further line devices provided.
  • an electrically essentially conductive substrate in particular in the form of surface areas, is formed on the base substrate and if the bus structure is at least partially in each case is designed as a conductive substrate, in particular as surface areas. Electrically conductive surface areas are usually provided on the base substrate in order to Contact tronic components and other electronic components on the surface or the lower surface of the base substrate and / or mechanically position and fasten. According to
  • the bus structure is also designed in the form of conductive surface areas.
  • lines which are provided are at least partially explicit and under certain circumstances also provided if the bus structure is structured in the context of the conductive surface areas on the base substrate.
  • contact devices are provided through which at least some of the electronic components can be contacted with the bus structure and / or with one another or with one another. This ensures that individual line components of the bus structure can also be achieved in any combination of the electronic components. This is all the more important and necessary if one takes into account that unbundling of the circuit is not possible and / or necessary for all circuit combinations.
  • the contact devices can each be designed as an additional line, for example bonded wires.
  • At least some of the electronic components are each designed as, in particular externally controllable, switching devices, in particular with an input connection, an output connection and a control connection. It is advantageous that at least some of the electronic components are designed as a parallel connection of an electronic switch and a diode device.
  • Some of the electronic switches can each be designed as a transistor, as a triac, as a thyristor, namely preferably as an IGBT, or the like.
  • At least some of the electronic switches advantageously have a collector or drain area and an emitter or source area, the collector or
  • Drain area is contacted with a cathode area of the .diode device and the emitter or source area is in each case contacted with anode area of the diode device. In this way, an effective electronic switching element is obtained in a particularly simple manner.
  • At least some of the electronic switches have a base or gate area and that the base or gate area in each case serves as a control connection and can be connected to the second line device, in particular via contact devices. This ensures that the control signals running on the second line device actually control the gate or base area of the electronic switch accordingly.
  • circuit arrangement in a particular embodiment, it is designed as an, in particular externally controllable, matrix converter for converting a plurality of components of the input signal on the first line device into a plurality of components of the output signal on the third line device.
  • matrix converter for converting a plurality of components of the input signal on the first line device into a plurality of components of the output signal on the third line device.
  • the A plurality of switching devices in a predetermined number of pairs are assigned to one another, in particular permanently, and that
  • Switching devices in pairs For example, in the three phases of the input signal and the output signal of a three-phase arrangement, a total of eighteen switching devices are provided, which are arranged in nine predetermined pairs in order to combine each of the three input phases with each of the three output phases.
  • either the emitter or source region or the collector or drain region of the components of a pair of electronic switching devices can be connected to one another via contact devices and / or the connecting device.
  • the individual pairs of switching devices are kept at a common emitter or source potential or at a common collector or drain potential.
  • FIG. 1 shows a schematic block diagram of a first exemplary embodiment of the circuit arrangement according to the invention
  • FIG. 2 shows the implementation of a matrix converter by using a second exemplary embodiment of the circuit arrangement according to the invention
  • FIG. 3A-E in a schematic top view and in sectional side views of an electronic switching device as used in a matrix converter according to the embodiment of FIG. 2;
  • FIG. 4 shows a schematic plan view of a further exemplary embodiment of the circuit arrangement according to the invention.
  • Fig. 5 shows another embodiment of the circuit arrangement according to the invention.
  • FIG. 1 shows in the form of a schematic block diagram a first exemplary embodiment of the circuit arrangement 1 according to the invention, from which the basic bus structure of the arrangement according to the invention emerges.
  • Electronic components 2a and 2b are arranged and fixed on regions 4a of a conductive substrate on a base substrate 3 of the circuit arrangement 1. These electronic components 2a and 2b each have an input connection i, an output connection o and a control connection c.
  • the entirety of the electronic components 2a and 2b is divided into a first subset of components 2a and a second subset of components 2b, which with their output connections o
  • connection device 8 provided on the base substrate 3, for example in the form of a connection bus with several individual line components.
  • the electronic components 2a of the first subset and the electronic components 2b of the second subset are each arranged in a row one after the other, spatially separated by the connecting device 8 and oppose each other in pairs; In this exemplary embodiment, however, this is not intended to imply that the pairs of electronic components 2a and 2b which are in opposition to one another are also connected directly to one another via their output connections o or input connections i. This can be so, but is not absolutely necessary and depends on the respective application.
  • a first line device 5 namely an input bus, is also provided, which carries a possibly multi-component input signal I, which, via the input connections i, via the corresponding contact devices 9, for example in the form of bonding wires, is fed to the electronic components 2a of the first subset.
  • Different electronic components 2a of the first subset can also be supplied with different signal components of the input signal I.
  • This output signal 0 is composed of the contributions to the output 0, of the electronic components 2b of the second sub-assembly whose 'output terminals exceeds o by means of corresponding connecting devices 9, for example in the form of bonding wires, the output bus will be supplied.
  • a second line device 6 is provided for controlling the electronic components 2a and 2b, namely the so-called control bus, which in the exemplary embodiment shown in FIG. 1 is a control bus 6a for the electronic components 2a of the first subset and spatially separated therefrom into one second control bus ⁇ b for the electronic components 2b of the second subset.
  • the control bus 6 or 6a, 6b carries the possibly multi-component control signal C.
  • the bus structure provided in the circuit arrangement 1 according to the invention is thus formed in this case by the parallel individual line devices and connecting devices, namely the individual bus elements 5, 6a, 6b and 7, which are on the base substrate 3 of the circuit arrangement according to the invention as surface areas 4a of the on the base sub - Strat 3 arranged conductive substrate 4 are formed.
  • FIG. 2 shows in the form of a circuit diagram a further exemplary embodiment of the circuit arrangement 1 according to the invention, namely in the form of a so-called matrix converter, in which the input signal I is formed by the individual phases R, S and T, which is then switched off by the corresponding circuit arrangement the phases U, V and W existing output signal 0 is converted.
  • FIG. 2 eighteen identical electronic components 2a and 2b are provided, which are interconnected with nine individual components via a connecting bus 8.
  • the 2 x 9 18 individual electronic components 2a and 2b on the connecting bus 8 just represent the matrix connection of the three input phases R, S and T into the three output phases U, V and W.
  • the eighteen electronic components 2a and 2b are constructed essentially identically, each individual electronic component 2a and 2b being formed from a parallel connection of an IGET 10 with a corresponding diode 12.
  • the anode A of the respective diode 12 is connected to the emitter E of the IGBT 10, whereas the cathode K of the diode 12 is connected to the collector C of the IGBT 10.
  • an electronic component 2a of the first subset namely the upper row of components
  • the connecting device 8 namely the connecting bus
  • control connections of the IGBTs 10 designated here for the sake of simplicity are in principle contacted with a control bus which carries the corresponding control signals.
  • This control bus is not shown graphically in FIG. 2.
  • 3A to 3E show a schematic plan view or partially sectioned side views of an electronic component 2a or 2b arranged on a base substrate 3 and consisting of an IGBT 10 and a diode 12.
  • 3A shows that the IGBT 10 and the diode 12 each have a lower metallization layer 30 and 31, which are each connected to an inner connection of the respective component, on a common surface area 4a of the conductive substrate 4 the base substrate 3 are applied.
  • the metallization region 30 of the IGBT 10 is either conductively connected to the emitter E or to the collector C of the IGBT 10.
  • the metallization region 31 of the diode 12 is connected to either the cathode K or the anode A of the diode 12.
  • the metallization regions 30 of the IGBTs 10 and 31 of the diode 12 are therefore at the same electrical potential.
  • the metallization regions 33 and 34 of the IGBT 10 and the diode 12 are at the same potential, which is conveyed via the first line device 5, namely the input bus, which is also formed as a surface region 4a of the conductive substrate 4 on the base substrate 3 , namely via a corresponding contact device 9, for example a bonding wire.
  • the metallization region 33 of the IGBT 10 is connected to the collector C or to the emitter E of the IGBT 10, while the metallization region 34 of the diode 12 is connected to the cathode K or anode A of the diode 12.
  • the IGBT 10 is controlled via the gate, which is likewise connected to a metallization area 32 and via a corresponding contact device 9 to the control bus 6, which is also designed as a surface area 4a of the conductive substrate 4 on the base substrate 3.
  • 3B to 3E show corresponding cross-sectional side views along the lines BB, CC, DD and EE from Fig. 3A, each in the direction of the arrows. From these cross-sectional views, the layered structure of both the
  • FIGS. 3A to 3E are plan views of two further embodiments of the circuit arrangement 1 according to the invention, specifically with the realization of the matrix converter shown in FIG. 2.
  • the entirety of the eighteen necessary electronic switching devices 2a and 2b is realized by connecting eighteen arrangements, as is essentially shown in FIGS. 3A to 3E.
  • connections for the input phases R, S and T are formed in the upper edge region of the housing 40, where the connections GR1 to GT3 are also provided for the control signals.
  • Components 2a and 2b are arranged in two rows one above the other in the housing 40, the upper row of components 2a representing the first subset and the lower row of components 2b representing the second subset.
  • the input bus 5 that is to say the first line device, is formed piece by piece for each of the phases R, S and T as the surface area 4a of the conductive substrate 4 on the base substrate 3.
  • the piecewise arrangement of the input bus 5 for each of the phases R, S and T namely only where an interconnection and contact with the electronic components 2a is necessary, a considerable space saving and compact design is achieved.
  • control bus 6a is also designed as an arrangement of surface areas 4a of the conductive substrate 4 on the base substrate 3, specifically again in sections for each of the control signals only in the spatial area which is necessary for contacting the respective electronic component 2a.
  • the arrangement of the connecting bus 8 for the respective electronic components 2a and 2b can be seen between the two rows of electronic components 2a of the first subset and electronic components 2b of the second subset.
  • the connecting bus 8 is also designed as an arrangement of surface regions 4a of the conductive substrate 4 on the base substrate 3, the bus 8 in its entirety likewise again being formed only in sections, which results in considerable space savings.
  • control bus 6b likewise in the form of surface regions 4a of the conductive substrate 4 on the base substrate 3, can be seen below the row of electronic components 2b of the second subset.
  • output bus 7, which is also formed in sections and is contacted with corresponding connections for the phases U, V and W in the housing 40.
  • connection bus 8 All individual line components of the bus system formed by the input bus 5, the control bus 6a and 6b and the output bus 7 as well as the connection bus 8 are designed in sections only in the areas as surface areas 4a of the conductive substrate 4 on the base substrate 3, where contact is made with a corresponding connection one electronic component, another bus or a housing connection is necessary.
  • the respective connections are optionally implemented by means of appropriate contacting device 9, in particular in the form of bond wires.
  • FIG. 5 also shows a corresponding circuit for a matrix converter with input phases R, S and T and output phases U, V and W, these phases being able to be supplied or tapped on the left edge or on the right edge of the housing 40 of the matrix converter.
  • the control signals GR1 to GT3 and the control signals GUI to GW3 are fed to the upper and lower edge of the housing.
  • the bus system of the exemplary embodiment of the circuit arrangement according to the invention in FIG. 5 consists exclusively of the combination of input bus 5 and output bus 7.
  • the control signals GR1 to GW3 are supplied by direct contact devices 9, namely bond wires.
  • the connecting bus 8 is formed piece by piece and connects the electronic components 2a and 2b of the first sub-assembly or the second sub-assembly arranged one above the other in pairs via their emitters or collectors, so that the respective opposing electronic components 2a and 2b are electrically connected directly to one another.
  • connections are provided for supplying and / or removing control and / or useful signals. These connections preferably form groups which are geometrically and potentially separated from one another in the circuit arrangement.
  • this preferred embodiment is realized in that the respective connections of the input phases of the matrix converter, namely R, S and T, and the output phases, namely U, V and W, with regard to the input / output Connections and with respect to the control connections are arranged separately in a housing and the corresponding circuit units generating or supplying the potentials are also formed on separate potential islands on the circuit board, namely the carrier 3. So z. B.
  • the input phase connection R and the .Gate control connections GR1, GR2 and GR3 and the emitter control connection E R are a connection group which is separate from the other groups and which can be tapped on the outside of the housing 40.
  • the situation is similar with the connection group GS1, GS2, GS3, E s and S of the second input phase S. The same applies accordingly to the last input phase T and also to the output phases U, V and W of the matrix converter according to the invention.
  • the circuit arrangement of the exemplary embodiment is Fig. 4 is constructed essentially symmetrically or identically.

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Combinations Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Abstract

Für eine kompakte Bauweise einer Schaltungsanordnung (1) einer Mehrzahl elektronischer Bauelemente (2a, 2b) wird vorgeschlagen, Leitungseinrichtungen (5, 6, 7) für Eingangs-, Steuer- und Ausgangssignale und/oder die Verbindungseinrichtung (8) für die elektronischen Bauelemente untereinander als Busstruktur auf einem Grundsubstrat (3) auszubilden.

Description

Beschreibung
Schaltungsanordnung
Die Erfindung betrifft eine Schaltungsanordnung gemäß dem 0- berbegriff des Anspruchs 1.
Bei Schaltungsanordnungen elektronischer Bauelemente, insbesondere bei Halbleitermodulen, Leistungshalbleitermodulen o- der dergleichen, werden auf einem gemeinsamen Grundsubstrat die elektronischen Bauelemente angeordnet und mittels Verbindungseinrichtungen zumindest teilweise z. B. paarweise miteinander verbunden und gegebenenfalls darüber hinaus durch entsprechende weitere Leistungseinrichtungen, welche zum Zu- führen von Eingangssignalen und/oder Steuersignalen bzw. zum Abführen von Ausgangssignalen ausgebildet sind, mit entsprechenden Signalen versorgt bzw. entsorgt.
Bei diesen bekannten Schaltungsanordnungen, insbesondere in Modulform, besteht ein verstärktes Bedürfnis dahingehend, eine Vielzahl von in der Schaltungsanordnung vorgesehenen Kontaktierungen zwischen den elektronischen Bauelementen einerseits untereinander und andererseits mit entsprechenden Ver- bindungs- und/oder Leitungseinrichtungen zur externen Kon- taktierung möglichst platzsparend, flexibel und gleichwohl verläßlich auszugestalten.
Bei bekannten Verschaltungen elektronischer Bauelemente innerhalb von Schaltungsanordnungen, insbesondere innerhalb von Modulen und dergleichen und insbesondere bei sogenannten Matrixumformern, wird der Schaltungsanordnung ein unter Umständen mehrkomponentiges Eingangssignal zugeführt, welches dann über die Verschaltung der elektronischen Bauelemente in ein über eine weitere Leitungseinrichtung abzuführendes Ausgangs- signal, gegebenenfalls ebenfalls mehrkomponentig, umgewandelt wird. Dabei wird die Umformung zum einen durch den Charakter der elektronischen Bauelemente, zum anderen aber gerade auch durch
die entsprechende Verschaltung der elektronischen Bauelemente über die Verbindungseinrichtung realisiert und bewerkstelligt.
Bei bekannten Schaltungsanordnungen, insbesondere bei Matrixumformern in Modulbauweise oder dergleichen, wird die ent- sprechende Verbindungseinrichtung zur zumindest teilweise paarweisen Kontaktierung der elektronischen Bauelemente über separate Leitungseinrichtungen, vorzugsweise über Drahtbonds, ausgeführt. Diese Kontaktierung über Drahtbonds oder explizit vorgesehene Einzelverbindungseinrichtungen erlaubt nur be- grenzt eine kompakte Integration der Verschaltung der. elektronischen Bauelemente in der Schaltungsanordnung und verhindert darüber hinaus einen übersichtlichen Abgriff der unterschiedlichen innerhalb der Schaltungsanordnung auftretenden elektrischen Potentiale zur Weiterverarbeitung zum Beispiel am Äußeren eines entsprechenden Modulgehäuses.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung elektronischer Bauelemente, insbesondere ein Halbleitermodul, ein Leistungshalbleitermodul, einen Matrixumformer oder dergleichen, zu schaffen, bei welcher die Anordnung der Schaltung besonders platzsparend und gleichwohl verläßlich und übersichtlich realisiert wird.
Die Aufgabe wird erfindungsgemäß durch eine gattungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Schaltungsanordnung sind Gegenstand der abhängigen Unteransprüche.
Eine Schaltungsanordnung elektronischer Bauelemente, insbesondere ein Halbleitermodul, Leistungshalbleitermodul oder dergleichen, weist ein gemeinsames Grundsubstrat, auf welchem die elektronischen Bauelemente angeordnet sind, eine erste, zweite und/oder dritte Leitungseinrichtung, welche zum Zuführen eines Eingangssignals, zum Zuführen eines Steuersignals bzw. zum Ab-
führen eines Ausgangssignals ausgebildet sind, sowie eine Verbindungseinrichtung auf, durch welche die elektronischen Bauelemente zumindest teilweise paarweise verbindbar sind. Die erfindungsgemäße Schaltungsanordnung ist dadurch gekenn- zeichnet, daß die Leitungseinrichtungen und/oder die Verbindungseinrichtung zumindest teilweise jeweils und/oder gemeinsam als Busstruktur auf dem Grundsubstrat vorgesehen sind. Dadurch wird erreicht, daß die zur Verschaltung der elektronischen Bauelemente notwendigen Leitungseinrichtungen und/oder die Verbindungseinrichtung, welche gegebenenfalls jeweils aus mehreren Einzelleitungen bestehen, im Bereich des Grundsubstrats, also zum Beispiel einer Platine oder Leiterplatte, ausgebildet werden, wodurch ihnen die entsprechende, zum Beispiel planare, Struktur des Grundsubstrats aufgeprägt wird und sie somit entsprechend kompakt und platzsparend der Struktur des Grundsubstrats angepaßt sind.
Dabei weist die Busstruktur gegebenenfalls zumindest teilweise eine Mehrzahl von Einzelleitungskomponenten auf. Dies ist die für eine Mehrzahl elektronischer Bauelemente geeignete Form für eine Verschaltung unter- und/oder miteinander sowie mit weiteren vorgesehenen Leitungseinrichtungen.
Obwohl grundsätzlich daran gedacht werden kann, an das Grund- Substrat angepaßt, einzelne individuelle Leitungen vorzusehen, ist es besonders vorteilhaft, wenn auf dem Grundsubstrat ein elektrisch im wesentlichen leitfähiges Substrat, insbesondere in Form von Oberflächenbereichen, ausgebildet ist und wenn die Busstruktur zumindest teilweise jeweils als leitfä- higes Substrat, insbesondere als Oberflächenbereiche, ausgebildet ist. Auf dem Grundsubstrat sind üblicherweise elektrisch leitfähige Oberflächenbereich vorgesehen, um die elek- tronischen Bauelemente und weitere elektronische Komponenten auf der Oberfläche oder der Unterfläche des Grundsubstrats zu kontaktieren und/oder mechanisch zu positionieren und zu befestigen. Gemäß
diesem Ausführungsbeispiel ist es jedoch besonders vorteilhaft, wenn auch die Busstruktur in Form leitfähiger Oberflächenbereiche ausgebildet ist. Wie bei einer bedruckten Plati- ne, so entfallen auch bei der erfindungsgemäßen Schaltungsanordnung gemäß dem eben beschriebenen Ausführungsbeispiel zumindest teilweise explizit und unter Umständen zusätzlich vorgesehene Leitungen, wenn die Busstruktur im Rahmen der leitfähigen Oberflächenbereiche auf dem Grundsubstrat struk- turiert ist.
Dabei wird des weiteren bevorzugt, daß - gerade bei komplexeren Verschaltungen der elektronischen Bauelemente - Kontakteinrichtungen vorgesehen sind, durch welche zumindest ein Teil der elektronischen Bauelemente mit der Busstruktur und/oder miteinander oder untereinander kontaktierbar ist. Dadurch wird erreicht, daß Einzelleitungskomponenten der Busstruktur auch in beliebiger Kombination von den elektronischen Bauelementen erreicht werden können. Dies ist um so wichtiger und notwendiger, wenn man beachtet, daß nicht bei sämtlichen Verschaltungskombinationen eine Entflechtung der Schaltung möglich und/oder geboten ist. Die Kontakteinrichtungen können jeweils als zusätzliche Leitung, zum Beispiel gebondete Drähte, ausgeführt sein.
Bei einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist zumindest ein Teil der elektronischen Bauelemente jeweils als, insbesondere extern steuerbare, Schalteinrichtung ausgebildet, und zwar insbeson- dere mit einem Eingangsschluß, einem Ausgangsanschluß und einem Steueranschluß. Dabei ist es vorteilhaft, daß zumindest ein Teil der elektronischen Bauelemente als Parallelschaltung eines elektronischen Schalters und einer Diodeneinrichtung ausgebildet ist. Ein Teil der elektronischen Schalter kann jeweils als Transi- stör, als Triac, als Thyristor, nämlich vorzugsweise als IGBT, oder dergleichen ausgebildet sein.
Zumindest ein Teil der elektronischen Schalter weist vorteilhafterweise einen Kollektor- oder Drainbereich und einen E- mitter- oder Sourcebereich auf, wobei der Kollektor- oder
Drainbereich jeweils mit einem Kathodenbereich der .Diodeneinrichtung und der Emitter- oder Sourcebereich jeweils mit Anodenbereich der Diodeneinrichtung kontaktiert ist. Auf diese Weise ergibt sich besonders einfach ein effektives elektroni- sches Schaltelement.
Zum Steuern dieser Schaltelemente ist es vorgesehen, daß zumindest ein Teil der elektronischen Schalter einen Basis- o- der Gatebereich aufweist und daß der Basis- oder Gatebereich jeweils als Steueranschluß dient und mit der zweiten Leitungseinrichtung, insbesondere über Kontakteinrichtungen, verbindbar ist. Dadurch wird gewährleistet, daß die auf der zweiten Leitungseinrichtung laufenden Steuersignale auch tatsächlich über den Gate- oder Basisbereich des elektronischen Schalters diesen entsprechend ansteuern.
Bei einer besonderen Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist diese als, insbesondere extern steuerbarer, Matrixumformer zum Umformen einer Mehrzahl Ko ponen- ten des Eingangssignals auf der ersten Leitungseinrichtung in eine Mehrzahl Komponenten des Ausgangssignals auf der dritten Leitungseinrichtung ausgebildet. Vorteilhafterweise handelt es sich dabei jeweils um drei Phasen, wie sie insbesondere bei entsprechenden Drehstromanordnungen anzutreffen sind.
Dabei ist es in einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Schaltungsanordnung vorgesehen, daß die Mehrzahl Schalteinrichtungen in einer vorbestimmten Anzahl von Paaren einander, insbesondere fest, zugeordnet sind und daß
jeweils der Ausgangsanschluß der ersten Komponente eines Paars über die Kontakteinrichtung und/oder die Verbindungseinrichtung mit dem Eingangsanschluß der zugeordneten zweiten Komponente des Paares verbindbar ist. Auf diese Art und Weise ergibt sich eine wohldefinierte Zuordnung der Mehrzahl von
Schalteinrichtungen in Paaren. Zum Beispiel sind bei den drei Phasen des Eingangssignals und des Ausgangssignals einer Drehstromanordnung insgesamt achtzehn Schalteinrichtungen vorgesehen, die zu neun vorbestimmten Paaren angeordnet sind, um jede der drei Eingangsphasen mit jeder der drei Ausgangsphasen zu verknüpfen.
In einer weiterhin bevorzugten Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist es vorgesehen, daß je- weils der Eingangsanschluß der ersten Komponente eines Paares, insbesondere über Kontakteinrichtungen, mit der ersten Leitungseinrichtung verbindbar ist, um das Eingangssignal o- der einen Teil davon zu empfangen, und daß jeweils der Ausgangsanschluß der zweiten Komponente eines Paares, insbeson- dere über Kontakteinrichtungen, mit der dritten Leitungseinrichtung verbindbar ist, um das Ausgangssignal oder einen Teil davon auszugeben.
Es ist weiterhin von Vorteil, daß jeweils entweder der Emit- ter- oder Sourcebereich oder der Kollektor- oder Drainbereich der Komponenten eines Paares elektronischer Schalteinrichtungen über Kontakteinrichtungen und/oder die Verbindungseinrichtung gemeinsam miteinander verbindbar sind. Dadurch werden die individuellen Paare von Schalteinrichtungen auf einem gemeinsamen Emitter- oder Sourcepotential bzw. auf einem gemeinsamen Kollektor- oder Drainpotential gehalten. Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsbeispiele der erfindungsgemäßen Schaltungsanordnung näher erläutert. In dieser zeigt:
Fig. 1 in einem schematischen Blockdiagramm ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung;
Fig. 2 die Realisierung eines Matrixumformers durch Verwendung eines zweiten Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung;
Fig. 3A-E in schematischer Drauf- sowie in geschnittenen Seitenansichten eine elektronische Schalteinrichtung, wie sie in einem Matrixumformer gemäß dem Ausführungsbeispiel der Fig. 2 verwendet wird;
Fig. 4 in schematischer Draufsicht ein weiteres Ausfüh- rungsbeispiel der erfindungsgemäßen Schaltungsanordnung und
Fig. 5 ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung.
Die Fig. 1 zeigt in Form eines schematischen Blockdiagramms ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung 1, aus welchem die grundlegende Busstruktur der erfindungsgemäßen Anordnung hervorgeht.
Auf einem Grundsubstrat 3 der Schaltungsanordnung 1 sind auf Bereichen 4a eines leitfähigen Substrats elektronische Bauelemente 2a und 2b angeordnet und fixiert. Diese elektronischen Bauelemente 2a und 2b weisen jeweils einen Eingangsan- schluß i, einen Ausgangsanschluß o sowie einen Steueranschluß c auf. In dem in Fig. 1 gezeigten Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist die Gesamtheit der elektronischen Bauelemente 2a und 2b in eine erste Untergesamtheit von Bauelementen 2a und in eine zweite Untergesamtheit von Bauelementen 2b unterteilt, welche mit ihren Ausgangsanschlüssen o
bzw. mit ihren Eingangsanschlüssen i mittels einer auf dem Grundsubstrat 3 vorgesehenen Verbindungseinrichtung 8, zum Beispiel in Form eines Verbindungsbusses mit mehreren Einzelleitungskomponenten, miteinander verschaltbar sind. Die elektronischen Bauelemente 2a der ersten Untergesamtheit und die elektronischen Bauelemente 2b der zweiten Untergesamtheit sind jeweils in einer Reihe aufeinanderfolgend angeordnet, räumlich durch die Verbindungseinrichtung 8 getrennt und stehen sich dieser jeweils paarweise gegenüber; dies soll in diesem Ausführungsbeispiel jedoch nicht implizieren, daß die sich jeweils gegenüberstehenden Paare elektronische Bauelemente 2a und 2b auch direkt miteinander über ihre Ausgangsan- Schlüsse o bzw. Eingangsanschlüsse i verschaltet sind. Dies kann so sein, ist aber nicht zwingend notwendig und von der jeweiligen Anwendung abhängig.
Auf dem Grundsubstrat 3 der erfindungsgemäßen Schaltungsan- Ordnung 1 ist des weiteren eine erste Leitungseinrichtung 5, nämlich ein Eingangsbus, vorgesehen, welcher ein gegebenenfalls mehrkomponentiges Eingangssignal I führt, welches über die Eingangsanschlüsse i über die entsprechenden Kontakteinrichtungen 9, zum Beispiel in Form von Bonddrähten, den elek- tronischen Bauelementen 2a der ersten Untergesamtheit zugeführt wird. Dabei können verschiedenen elektronischen Bauelementen 2a der ersten Untergesamtheit auch unterschiedliche Signalkomponenten des Eingangssignals I zugeführt werden.
Andererseits ist auf dem Grundsubstrat 3 auch eine dritte Leitungseinrichtung 7, nämlich der sogenannte Ausgangsbus, vorgesehen, welcher das von den elektronischen Bauelementen 2b der zweiten Untergesamtheit zugeführte, gegebenenfalls mehrkomponentige, Ausgangssignal 0 führt. Dieses Ausgangssignal 0 setzt sich aus den Beiträgen zum Ausgangssignal 0 zusammen, die von den elektronischen Bauelementen 2b der zweiten Untergesamtheit über- deren 'Ausgangsanschlüsse o mittels entsprechender Verbindungseinrichtungen 9, zum Beispiel in Form von Bonddrähten, dem Ausgangsbus 7 zugeführt werden.
Darüber hinaus ist zum Steuern der elektronischen Bauelemente 2a und 2b eine zweite Leitungseinrichtung 6 vorgesehen, nämlich der sogenannte Steuerbus, welcher sich in dem in Fig. 1 gezeigten Ausführungsbeispiel in einen Steuerbus 6a für die elektronischen Bauelemente 2a der ersten Untergesamtheit und davon räumlich getrennt in einen zweiten Steuerbus βb für die elektronischen Bauelemente 2b der zweiten Untergesamtheit unterteilt. Der Steuerbus 6 bzw. 6a, 6b führt das ggf. mehrkomponentige Steuersignal C.
Die bei der erfindungsgemäßen Schaltungsanordnung 1 vorgese- hene Busstruktur wird in diesem Fall also durch die parallelen Einzelleitungseinrichtungen und Verbindungseinrichtungen, nämlich die einzelnen Buselemente 5, 6a, 6b und 7 gebildet, die auf dem Grundsubstrat 3 der erfindungsgemäßen Schaltungsanordnung als Oberflächenbereiche 4a des auf dem Grundsub- strat 3 angeordneten leitfähigen Substrats 4 ausgebildet sind.
Die Fig. 2 zeigt in Form eines Schaltbildes ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung 1, und zwar in Form eines sogenannten Matrixumformers, bei welchem das Eingangssignal I durch die Einzelphasen R, S und T gebildet wird, welches dann durch die entsprechende Schaltungsanordnung in ein aus den Phasen U, V und W bestehendes Ausgangssignal 0 umgewandelt wird.
Vorgesehen sind bei dem Ausführungsbeispiel der Fig. 2 achtzehn identische elektronische Bauelemente 2a bzw. 2b, welche über einen Verbindungsbus 8 mit neun Einzelkomponenten miteinander verschaltet sind. Die 2 x 9 = 18 einzelnen elektronischen Bauelemente 2a und 2b auf dem Verbindungsbus 8 repräsentieren gerade die Matrixverschaltung der drei Eingangspha- sen R, S und T in die drei Ausgangsphasen U, V und W.
Die achtzehn elektronischen Bauelemente 2a und 2b sind, wie oben bereits erwähnt wurde, im wesentlichen identisch aufgebaut, wobei jedes einzelne elektronische Bauelement 2a und 2b aus einer Parallelschaltung eines IGET 10 mit einer entsprechenden Diode 12 ausgebildet ist. Dabei ist die Anode A der jeweiligen Diode 12 mit dem Emitter E des IGBT 10 verbunden, wogegen die Kathode K der Diode 12 mit dem Kollektor C des IGBT 10 verbunden ist. Des weiteren sind über die Verbin- dungseinrichtung 8, nämlich dem Verbindungsbus, jeweils ein elektronisches Bauelement 2a der ersten Untergesamtheit, nämlich der oberen Bauelementereihe, mit einem Bauelement 2b der zweiten Untergesamtheit, nämlich der zweiten, darunter angeordneten Bauelementereihe, derart verschaltet, daß die jewei- ligen Kollektoren C der IGBTs 10 miteinander in elektrischem Kontakt stehen. Man spricht in diesem Fall von einer sogenannten Common-Collector-Anordnung. Denkbar ist grundsätzlich aber auch eine sogenannte Common-Emitter-Anordnung, bei welcher jeweils die Emitter E der verschalteten elektronischen Bauelemente 2a und 2b miteinander über den Verbindungsbus 8 in Kontakt stehen.
Die hier der Einfachheit halber mit G bezeichneten Steueranschlüsse der IGBTs 10, sind grundsätzlich mit einem Steuerbus kontaktiert, welcher die entsprechenden Steuersignale führt. In der Fig. 2 ist dieser Steuerbus graphisch nicht explizit dargestellt.
Die Fig. 3A bis 3E zeigen in schematischer Draufsicht bzw. in teilweise geschnittenen Seitenansichten ein auf einem Grundsubstrat 3 angeordnetes elektronisches Bauelement 2a oder 2b, welches aus einem IGBT 10 und einer Diode 12 besteht. In der Draufsicht der Fig. 3A ist gezeigt, daß der IGBT 10 und die Diode 12 jeweils mit einer unteren Metallisierungsschicht 30 bzw. 31, welche mit jeweils einem inneren Anschluß des jeweiligen Bauteils verbunden sind, auf einem gemeinsamen Oberflächenbereich 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 aufgebracht sind.
Der Metallisierungsbereich 30 des IGBTs 10 ist dabei entweder mit dem Emitter E oder mit dem Kollektor C des IGBTs 10 leitend verbunden. Der Metallisierungsbereich 31 der Diode 12 ist entweder mit der Kathode K oder der Anode A der Diode 12 verbunden. Die Metallisierungsbereiche 30 des IGBTs 10 und 31 der Diode 12 liegen somit auf demselben elektrischen Potenti- al.
Des weiteren liegen auch die Metallisierungsbereiche 33 und 34 des IGBTs 10 bzw. der Diode 12 auf demselben Potential, welches über die erste Leitungseinrichtung 5, nämlich dem Eingangsbus, welcher ebenfalls als Oberflächenbereich 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 ausgebildet ist, vermittelt wird, und zwar über eine entsprechende Kontakteinrichtung 9, zum Beispiel einem Bonddraht. Entsprechend ist der Metallisierungsbereich 33 des IGBTs 10 mit dem Kol- lektor C oder mit dem Emitter E des IGBTs 10 verbunden, während der Metallisierungsbereich 34 der Diode 12 mit der Kathode K oder Anode A der Diode 12 verbunden ist.
Die Steuerung des IGBTs 10 erfolgt über das Gate, welches e- benfalls mit einem Metallisierungsbereich 32 und über eine entsprechende Kontakteinrichtung 9 mit dem Steuerbus 6 verbunden ist, welcher ebenfalls als Oberflächenbereich 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 ausgebildet ist.
Die Fig. 3B bis 3E zeigen entsprechende Querschnittsseitenansichten entlang der Linien B-B, C-C, D-D und E-E aus Fig. 3A, jeweils in Blickrichtung der Pfeile. Aus diesen Querschnittsansichten wird der schichtförmige Aufbau sowohl des
Substrats mit Grundsubstrat 3 und leitfähigem Substrat 4 als auch der schichtförmige Aufbau der elektronischen Bauteile, nämlich der Diode 12 und des IGBTs 10, deutlich.
In den Fig. 4 und 5 sind Draufsichten auf zwei weitere Ausführungsformen der erfindungsgemäßen Schaltungsanordnung 1 gezeigt, und zwar unter Realisierung des in Fig. 2 gezeigten Matrixumformers. Dabei wird die Gesamtheit der achtzehn notwendigen elektronischen Schalteinrichtungen 2a und 2b durch Verschaltung von achtzehn Anordnungen, wie sie im wesentlichen in den Fig. 3A bis 3E gezeigt ist, realisiert.
Die Anschlüsse für die Eingangsphasen R, S und T sind im oberen Randbereich des Gehäuses 40 ausgebildet, wo auch die Anschlüsse GR1 bis GT3 für die Steuersignale vorgesehen sind.
In analoger Weise zur Fig. 2 sind auch die elektronischen
Bauteile 2a und 2b, bestehend jeweils aus einem IGBT 10 und einer Diode 12, in zwei Reihen übereinander in dem Gehäuse 40 angeordnet, wobei die obere Reihe von Bauteilen 2a die erste Untergesamtheit und die untere Reihe von Bauteilen 2b die zweite Untergesamtheit repräsentiert. Direkt oberhalb der o- beren Bauteilreihe ist der Eingangsbus 5, also die erste Leitungseinrichtung ausgebildet, und zwar für jede der Phasen R, S und T stückweise als Oberflächenbereich 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3. Durch die stückweise An- Ordnung des Eingangsbusses 5 für jede der Phasen R, S und T, nämlich nur dort, wo auch eine Verschaltung und Kontaktierung mit den elektronischen Bauelementen 2a notwendig ist, wird eine erhebliche Platzeinsparung und kompakte Bauweise erreicht. Es werden immer drei elektronische Bauelemente 2a in einem Block angeordnet, so daß drei Blöcke entstehen, wobei jeder Block einer der Eingangsphasen R, S oder T zugeordnet ist. In jedem dieser Blöcke ist unterhalb des Oberflächenbereichs 4a des Eingangsbusses 5 ein Tripel von Oberflächenbereichen 4a
des Steuerbusses 6a ausgebildet. Auch der Steuerbus 6a ist als Anordnung von Oberflächenbereichen 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 ausgelegt, und zwar wieder abschnittsweise für jedes der Steuersignale nur in dem räumlichen Bereich, der zur Kontaktierung mit dem jeweiligen elektronischen Bauteil 2a notwendig ist.
Zwischen den beiden Reihen elektronischer Bauelemente 2a der ersten Untergesamtheit und elektronischer Bauelemente 2b der zweiten Untergesamtheit ist die Anordnung des Verbindungsbusses 8 für die jeweiligen elektronischen Bauelemente 2a bzw. 2b erkennbar. Auch der Verbindungsbus 8 ist als Anordnung von Oberflächenbereichen 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 ausgelegt, wobei der Bus 8 in seiner Gesamt- heit ebenfalls wieder nur abschnittsweise ausgebildet wird, was eine erhebliche Platzeinsparung zur Folge hat.
Unterhalb der Reihe elektronischer Bauelemente 2b der zweiten Untergesamtheit ist die Anordnung des zweiten Teils des Steu- erbusses 6b, ebenfalls in Form von Oberflächenbereichen 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 erkennbar. Es schließt sich daran der ebenfalls abschnittsweise ausgebildete Ausgangsbus 7 an, welcher mit entsprechenden Anschlüssen für die Phasen U, V und W im Gehäuse 40 kontaktiert ist.
Sämtliche Einzelleitungskomponenten der vom Eingangsbus 5, vom Steuerbus 6a und 6b und vom Ausgangsbus 7 sowie vom Verbindungsbus 8 gebildeten Bussystems sind abschnittsweise aus- schließlich in den Bereichen als Oberflächenbereiche 4a des leitfähigen Substrats 4 auf dem Grundsubstrat 3 ausgebildet, wo eine Kontaktierung mit einem entsprechenden Anschluß eines elektronischen Bauelements, eines anderen Busses oder eines Gehäuseanschlusses notwendig ist. Wie oben bereits im Detail beschrieben wurde, werden die jeweiligen Anschlüsse gegebenenfalls durch entsprechende Kontaktierungseinrichtung 9, insbesondere in Form von Bonddrähten realisiert.
Die Fig. 5 zeigt ebenfalls eine entsprechende Beschaltung für einen Matrixumformer mit Eingangsphasen R, S und T und Ausgangsphasen U, V und W, wobei diese Phasen am linken Rand bzw. am rechten Rand des Gehäuses 40 des Matrixumformers zugeführt bzw. abgegriffen werden können. Am oberen und am unteren Gehäuserand werden die Steuersignale GR1 bis GT3 bzw. am unteren Gehäuserand die Steuersignale GUI bis GW3 zugeführt .
Das Bussystem des Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung in Fig. 5 besteht ausschließlich aus der Kombination von Eingangsbus 5 und Ausgangsbus 7. Das Zuführen der Steuersignale GRl bis GW3 wird durch direkte Kontaktein- richtungen 9, nämlich Bonddrähte, realisiert. Der Verbindungsbus 8 ist stückweise ausgebildet und verbindet die übereinander angeordneten elektronischen Bauelemente 2a und 2b der ersten Untergesamtheit bzw. der zweiten Untergesamtheit paarweise miteinander über ihre Emitter bzw. Kollektoren, so daß die jeweils gegenüberstehenden elektronischen Bauelemente 2a und 2b direkt miteinander elektrisch verbunden sind.
Bei bevorzugten Ausführungsformen der erfindungsgemäßen Schaltungsanordnung sind zum Zu- und/oder Abführen von Steu- er- und/oder Nutzsignalen Anschlüsse vorgesehen. Diese Anschlüsse bilden vorzugsweise Gruppen, welche geometrisch und potentialmäßig voneinander getrennt in der Schaltungsanordnung ausgebildet sind. In dem in Fig. 4 gezeigten Ausführungsbeispiel ist diese bevorzugte Ausführungsform dadurch realisiert, daß die jeweiligen Anschlüsse der Eingangsphasen des Matrixumformers, nämlich R, S und T, und die Ausgangsphasen, nämlich U, V und W, hinsichtlich der Eingangs-/Ausgangs- anschlüsse und hinsichtlich der Steueranschlüsse getrennt in einem Gehäuse angeordnet sind und die entsprechenden, die Potentiale generierenden oder zuführenden Schaltungseinheiten auch auf voneinander getrennten Potentialinseln auf der Pla- tine, nämlich dem Träger 3, ausgebildet sind. So bilden z. B. für die erste Eingangsphase R der Eingangsphasenanschluß R sowie die .Gate-Steueranschlüsse GR1, GR2 und GR3 sowie der Emitter-Steueranschluß ER eine von den übrigen Gruppen getrennte Anschlußgruppe, welche außen am Gehäuse 40 abgegrif- fen werden kann. Ähnlich verhält es sich mit der Anschlußgruppe GS1, GS2, GS3, Es und S der zweiten Eingangsphase S. Das nämliche gilt entsprechend für die letzte Eingangsphase T und auch für die Ausgangsphasen U, V und W des erfindungsgemäßen Matrixumformers.
Hinsichtlich der Eingangsphasen R, S und T, insbesondere also hinsichtlich der entsprechenden Eingangsphasenanschlüsse R, S und T, und hinsichtlich der Ausgangsphasen U, V und W, insbesondere also hinsichtlich der entsprechenden Ausgangsphasen- anschlüsse U, V und W ist die Schaltungsanordnung des Ausführungsbeispiels der Fig. 4 im wesentlichen symmetrisch oder gleich aufgebaut.

Claims

Patentansprüche
1. Schaltungsanordnung einer Mehrzahl elektronischer Bauelemente (2a, 2b) , insbesondere Halbleitermodul, Leistungshalb- leitermodul oder dergleichen, mit:
- einem gemeinsamen Grundsubstrat (3), auf welchem die elektronischen Bauelemente (2a, 2b) angeordnet sind,
- jeweils mindestens einer ersten, zweiten und/oder dritten Leitungseinrichtung (5, 6, 7), welche zum Zuführen eines Eingangssignals (I) , zum Zuführen eines Steuersignals (C) bzw. zum Abführen eines Ausgangssignals (0) ausgebildet sind, und
- einer Verbindungseinrichtung (8), durch welche die elektronischen Bauelemente (2a, 2b) zumindest teilweise paarweise verbindbar sind, wobei: die Leitungseinrichtungen (5, 6, 7) und/oder die Verbindungseinrichtung (8) zumindest teilweise jeweils und/oder gemeinsam als Busstruktur auf dem Grundsubstrat (3) vorgesehen sind, dadurch gekennzeichnet,
- daß auf dem Grundsubstrat (3) ein elektrisch im wesentlichen leitfähiges Substrat (4), insbesondere in Form von 0- berflächenbereichen (4a) , vorgesehen ist und
- daß die Busstruktur zumindest teilweise jeweils als leitfä- higes Substrat (4), insbesondere als Oberflächenbereiche
(4a), ausgebildet ist.
2 . Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Busstruktur jeweils zumindest teilweise eine Mehrzahl Einzelleitungskomponenten aufweist .
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Kontakteinrichtungen (9) vorgesehen sind, durch welche zumindest ein Teil der Mehrzahl elektronischer Bauelemente (2a, 2b) mit der Busstruktur und/oder miteinander kontaktier- bar ist.
4. Schaltungsanordnung nach einem der vorangehenden Ansprü- ehe, dadurch gekennzeichnet, daß zumindest ein Teil der elektronischen Bauelemente (2a, 2b) jeweils als, insbesondere extern steuerbare, Schalteinrichtung ausgebildet ist, insbesondere mit einem Eingangsan- schluss, einem Ausgangsanschluss und einem Steueranschluss.
5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zumindest ein Teil der elektronischen Bauelemente (2a, 2b) als Parallelschaltung eines elektronischen Schalters (10a, 10b) und einer Diodeneinrichtung (12a, 12b) ausgebildet ist.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß zumindest ein Teil der elektronischen Schalter (10a, 10b) jeweils als Transistor, Triac, Thysistor, vorzugsweise als
IGBT, oder dergleichen ausgebildet ist.
7. Schaltungsanordnung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet,
- daß zumindest ein Teil der elektronischen Schalter (10a, 10b) einen Kollektor- oder Drainbereich (C) und einen Emit- ter- oder Sourcebereich (E) aufweist,
- daß der Kollektor- oder Drainbereich (C) jeweils mit einem Anodenbereich (12A) der Diodeneinrichtung (12a, 12b) kontaktiert ist und
- daß der Emitter- oder Sourcebereich (E) jeweils mit einem Kathodenbereich (12K) der Diodeneinrichtung (12a, 12b) kontaktiert ist.
8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet,
■ - daß zumindest ein Teil der elektronischen Schalter (10a, 10b) einen Basis- oder Gatebereich (G) aufweist und - daß der Basis- oder Gatebereich (G) jeweils als Steueranschluss dient und mit der zweiten Leitungseinrichtung (6), insbesondere über Kontakteinrichtungen (9), verbindbar ist.
9. Schaltungsanordnung nach einem der vorangehenden Ansprü- ehe, dadurch gekennzeichnet, daß die Schaltungsanordnung (1) als, insbesondere extern steuerbarer, Matrixumformer zum Umformen einer Mehrzahl Komponenten (R, S, T) des Eingangssignals (I) auf der ersten Leitungseinrichtung (5) in eine Mehrzahl Komponenten (U, V, W) des Ausgangssignals (0) auf der dritten Leitungseinrichtung (7) ausgebildet ist.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Mehrzahl Schalteinrichtungen in einer vorbestimmten Anzahl von Paaren einander, insbesondere fest, zugeordnet sind und
- daß jeweils der Ausgangsanschluss der ersten Komponente ei- nes Paares über die Kontakteinrichtung (9) und/oder die Verbindungseinrichtung (8) mit dem Eingangsanschluss der zugeordneten zweiten Komponente dieses Paares verbindbar ist.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet,
- daß jeweils der Eingangsanschluss der ersten Komponente eines Paares, insbesondere über Kontakteinrichtungen (9), mit der ersten Leitungseinrichtung (5) verbindbar ist, um das Eingangssignal oder einen Teil davon zu empfangen, und - daß jeweils der Ausgangsanschluss der zweiten Komponente eines Paares, insbesondere über Kontakteinrichtungen (9) mit der dritten Leitungseinrichtung (7) verbindbar ist, um das Ausgangssignal oder einen Teil davon auszugeben.
12. Schaltungsanordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß jeweils entweder der Emitter- oder Drainbereich (E) oder die Kollektor- oder Sourcebereich (C) der Komponenten eines Paares elektronischer Schalteinrichtungen über Kontakteinrichtungen (9) und/oder die Verbindungseinrichtung (8) mit- einander verbindbar sind.
13. Schaltungsanordnung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , - daß zum Zu- und/oder Abführen von Nutz- und/oder Steuersignalen Signalanschlüsse vorgesehen sind,
- daß die Anschlüsse so angeordnet sind, daß sie geordnete Potentialgruppen bilden und
- daß die Gruppen von Anschlüssen in der Schaltungsanordnung voneinander getrennt ausgebildet sind.
14. Schaltungsanordnung nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t ,
- daß die geordneten Gruppen von Anschlüssen untereinander jeweils ein in etwa gleiches Potential aufweisen und - daß die geordneten Gruppen von Anschlüssen voneinander getrennte Potentialinseln bilden.
15. Schaltungsanordnung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß der Schaltungsaufbau in bezug auf die Eingangs- und Ausgangsanschlüsse oder deren Bereiche im wesentlichen symmetrisch und/oder gleich aufgebaut sind.
EP01940172A 2000-04-20 2001-04-18 Schaltungsanordnung Withdrawn EP1277234A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10019812 2000-04-20
DE10019812A DE10019812B4 (de) 2000-04-20 2000-04-20 Schaltungsanordnung
PCT/DE2001/001504 WO2001082377A2 (de) 2000-04-20 2001-04-18 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
EP1277234A2 true EP1277234A2 (de) 2003-01-22

Family

ID=7639598

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01940172A Withdrawn EP1277234A2 (de) 2000-04-20 2001-04-18 Schaltungsanordnung

Country Status (5)

Country Link
US (1) US6861741B2 (de)
EP (1) EP1277234A2 (de)
JP (1) JP4004796B2 (de)
DE (1) DE10019812B4 (de)
WO (1) WO2001082377A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004013919A1 (de) * 2004-03-22 2005-10-20 Siemens Ag Elektromotor
JP5422663B2 (ja) 2009-10-22 2014-02-19 パナソニック株式会社 パワー半導体モジュール
WO2015116924A1 (en) * 2014-01-30 2015-08-06 Arkansas Power Electronics International, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064856B1 (de) * 1981-05-12 1986-12-30 LUCAS INDUSTRIES public limited company Multiphasen-Brückenanordnung
US4816984A (en) * 1987-02-06 1989-03-28 Siemens Aktiengesellschaft Bridge arm with transistors and recovery diodes
US5579217A (en) * 1991-07-10 1996-11-26 Kenetech Windpower, Inc. Laminated bus assembly and coupling apparatus for a high power electrical switching converter
EP0584668B1 (de) * 1992-08-26 1996-12-18 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiter-Modul
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
JP3157362B2 (ja) * 1993-09-03 2001-04-16 株式会社東芝 半導体装置
DE19522173C1 (de) 1995-06-19 1996-10-17 Eupec Gmbh & Co Kg Leistungs-Halbleitermodul
US6281590B1 (en) * 1997-04-09 2001-08-28 Agere Systems Guardian Corp. Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0182377A2 *

Also Published As

Publication number Publication date
US20030102506A1 (en) 2003-06-05
DE10019812A1 (de) 2002-01-24
US6861741B2 (en) 2005-03-01
DE10019812B4 (de) 2008-01-17
WO2001082377A2 (de) 2001-11-01
WO2001082377A3 (de) 2002-05-10
JP4004796B2 (ja) 2007-11-07
JP2003532295A (ja) 2003-10-28

Similar Documents

Publication Publication Date Title
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE69532700T2 (de) Steuerschaltungsmodul
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE102010002627A1 (de) Niederinduktive Leistungshalbleiterbaugruppe
EP1083599B1 (de) Leistungshalbleitermodul
DE10355925A1 (de) Leistungshalbleitermodul und Verfahren seiner Herstellung
DE112016005574B4 (de) Halbleitermodule
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
EP0750345B1 (de) Leistungs-Halbleitermodul
DE102012217624A1 (de) Niederinduktives Halbleitermodul
EP0152818A2 (de) Leistungshalbleitermodul
WO1998032213A2 (de) Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu
DE10105086B4 (de) Leistungsmodul
CH674434A5 (de)
EP0738008B1 (de) Leistungshalbleitermodul
EP2557595A1 (de) Leistungselektronisches System mit einer Schalt- und einer Ansteuereinrichtung
EP0381849A1 (de) Schnelle Leistungshalbleiterschaltung
EP1187209A2 (de) Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
DE102004027185A1 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE10019812B4 (de) Schaltungsanordnung
EP2091081B1 (de) Schaltungsanordnung mit Bondverbindung
DE69218850T2 (de) Halbleitermodul
DE69322980T2 (de) Halbleiter-Umwandlungsvorrichtung
EP1132964A2 (de) Anordnung zur Verschaltung von Leistungshalbleiterchips in Modulen
EP1364449A1 (de) Schaltungsaufbau für eine schaltung zum schalten von strömen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20021119

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): AT DE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

17Q First examination report despatched

Effective date: 20111221

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 23/538 20060101AFI20130304BHEP

Ipc: H01L 25/07 20060101ALI20130304BHEP

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130802