EP1212691A2 - Rechnergestütztes verfahren zur parallelen berechnung des arbeitspunktes elektrischer schaltungen - Google Patents

Rechnergestütztes verfahren zur parallelen berechnung des arbeitspunktes elektrischer schaltungen

Info

Publication number
EP1212691A2
EP1212691A2 EP00943652A EP00943652A EP1212691A2 EP 1212691 A2 EP1212691 A2 EP 1212691A2 EP 00943652 A EP00943652 A EP 00943652A EP 00943652 A EP00943652 A EP 00943652A EP 1212691 A2 EP1212691 A2 EP 1212691A2
Authority
EP
European Patent Office
Prior art keywords
computer
circuit
node
operating point
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP00943652A
Other languages
English (en)
French (fr)
Other versions
EP1212691B1 (de
Inventor
Georg Denk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP1212691A2 publication Critical patent/EP1212691A2/de
Application granted granted Critical
Publication of EP1212691B1 publication Critical patent/EP1212691B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • WO 98/24039 therefore proposes a large one
  • Partition circuit and have the partitions processed by different computers.
  • the working point ie the potentials of all nodes, is determined as the basis for further analyzes, such as transient or alternating current analyzes.
  • the charging process such as m H. Spiro: “Simulation of integrated circuits” (2nd edition, R. Oldenbourg Verlag Kunststoff, Vienna 1990), describes the dynamic elements present in an electrical circuit, such as capacitances and / or inductances used to calculate the operating point using a pseudo-transient analysis.
  • the dynamic elements are gradually increased, starting from a value of zero, to a value that is in principle arbitrarily high, in particular to the value “1”.
  • dynamic elements such as capacitors or inductors
  • predetermined known values can additionally be installed at suitable points, for example at or between a plurality of nodes. In this way, difficulties in the calculation due to an insufficient number of dynamic elements can be avoided.
  • the additional dynamic elements introduced into the circuit can be gradually reduced to zero from an initial value, for example towards infinity, for which the operating point calculation is trivial, so that the original circuit is again simulated.
  • at least one node, ie a connection point of at least two current paths, of the circuit is connected by means of a capacitance with a predetermined value with a predetermined potential.
  • a capacitance can also be connected to each node via all partitions, the second connection of which is in each case connected to a predetermined potential, for example to ground.
  • This procedure has the advantage that the operating point, that is, the respective potentials of the individual nodes, for an initial value for the capacities going towards infinity, can be trivially calculated for the circuit, based on a solution of the then explicit equation.
  • the circuit simulation can be changed by suitably selecting the value for the capacities until a calculation of the operating point of the circuit for a value of the capacities towards zero or almost towards zero results.
  • This implementation of the charging method also for parallel calculation of an electrical circuit, advantageously allows a very large circuit with a large number of transistors to be calculated quickly and easily, even with a smaller number of dynamic elements.
  • Various approaches are conceivable for the respective redefinition of the value for the capacity with the aim of letting it go to zero, the decision criterion being the degree of difficulty in calculating the operating point of the respective previous step.
  • the operating point which is obtained by solving a non-linear equation for a specific value of the capacities, can be solved iteratively using the Newton method, for example. For the selection of the next value for "C” Then the number of iteration steps necessary for the solution can be used until a predetermined value for "C" is undershot.
  • starting point 1 is a simulation of an electrical circuit, for example in the circuit description language SPICE. This is partitioned in a first processing 2, as described, for example, in WO 98/24039 as the "clustering method", so that individual partitions or parts of the circuits, which are as calculable as possible with the same degree of difficulty, result.
  • an earthed capacitance is now added to each node of the circuit, that is to say a connection point of at least two conductors or current paths.
  • a capacitance the second connection of which is at a predetermined potential, both potentials and the values for the capacities of each node being different. can differentiate.
  • the capacitance of the second connection is at the same potential, for example mass, and an identical high value CO is selected for all capacities in step 4 in step 4.
  • the operating point is now calculated in a further step 6 for each partition or subcircuit, the required coupling values, i.e. the values for the coupling points or interfaces of adjacent partitions, being exchanged and included in the calculation of the operating points of adjacent partitions.
  • Partition which is referred to below as "master", take control of the charging process.
  • the master determines the initial value CO for the capacities, it also being conceivable to specify the initial value externally, for example by the user.
  • This value CO is then transferred to all other partitions, hereinafter referred to as slaves.
  • the operating point is subsequently calculated both in the master partition and in all slave partitions, the full source vector, which represents the energy sources present in the circuit, of course being present on the circuit.
  • D day (C, ... C, 0, ..., 0) and t denotes the time.
  • the corrected values s * +1 are calculated by the slaves or slave partitions in each iteration step of the master and communicated to the master.
  • the non-linear system of equations must be used by the slaves
  • the results of the slaves are then used in the master's equation system, whereupon the master can calculate the expression m n + x .
  • a new value "C ne j" for "C” is determined by the master, whereby the slaves can also make suggestions.
  • the choice of the new value "C re “ for "C” depends on the Difficulty in calculating the previous step with the value "C a ⁇ -" for "C".
  • N is the number of iterations of the master and "n”, "n_" are parameters specified by the user. Instead of halving or doubling of "C a -" other strategies for reduction or enlargement of "C a ⁇ -" are self-evident ⁇ possible. In addition, the number of iteration steps required by the slaves or slave partitions to solve their non-narean equation system can also be taken into account, for example by selecting
  • n_ siave denotes the number of iteration steps of the slave j, during the lth iteration of the master. It should be noted here that the choice of a value for "C” only influences the efficiency of the process and not the operating point itself.
  • the calculation at branch 5 is terminated, with the value for C being able to be set to "0" in a last step.
  • the result 8 is the working point of the original circuit and can be output via output units, such as a screen, printer or the like, and / or can be buffered in a memory as the basis for further analysis of the circuit.
  • an operating point of a very large electrical circuit can advantageously be calculated in parallel by a large number of computers or processors, the disadvantage of known parallel calculation types, namely the lack of convergence in the case of unfavorable initial values, being avoided.
  • the effort for the calculation in terms of iteration steps and step by step Setting a value for "C" is kept in a reasonable frame by the parallel calculation due to the distribution over several processors.
  • the working point calculated in this way then serves as the basis for further analyzes, for example the AC analysis of a circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Complex Calculations (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Multi Processors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein rechnergestütztes Verfahren zur parallelen Berechnung des Arbeitspunktes elektrischer Schaltungen, bei dem die Schaltung in einem ersten Schritt in mehrere Partitionen partitioniert wird, bei dem zur parallelen Berechnung der einzelnen Partitionen das Aufladerverfahren angewendet wird.

Description

Beschreibung
Rechnergestutztes Verfahren zur parallelen Berechnung des Arbeitspunktes elektrischer Schaltungen
Die rechnergestutzte Simulation elektrischer Schaltungen hat bei der Entwicklung sehr großer Schaltungen, also Schaltungen mit einer sehr großen Anzahl von Elementen, eine immer größere Bedeutung erlangt. Insbesondere bei der Entwicklung von Computerchips mit einer Vielzahl, beispielsweise mehrere hunderttausend Transistoren, erweist sich eine serielle Bearbeitung für die Ermittlung der Schaltungsgroßen durch einen Rechner wegen des zu großen Zeitaufwands als unbrauchbar.
In der WO 98/24039 wird deshalb vorgeschlagen, eine große
Schaltung zu partitionieren und die Partitionen jeweils von verschiedenen Rechnern bearbeiten zu lassen.
Üblicherweise werden bei der Berechnung zuerst der Arbeits- punkt, das heißt die Potenziale aller Knoten als Grundlage für weitere Analysen, wie beispielsweise Transienten- oder Wechselstromanalysen, ermittelt.
Zur parallelen Berechnung wird in U. Wever, Q. Zheng et al . : "Domain Decomposition Methods for Circuit Simulation"
(Proceedings of the 8th Workshop on Parallel and Distributed Simulation, PADS '94 Edinburgh, Scotland, UK, S. 183-186, Juli 1994) und in U. Wever, Q. Zheng: "Parallel Transient Ana- lysis for Circuit Simulation" (Proceedings of the 29tr Annual Hawaii International Conference on System Sciences, S. 442- 447, 1996) eine Implementierung des Newton-Verfahrens vorgeschlagen. Nachteiligerweise kann hier, aufgrund schlechter Konvergenzeigenschaften, nur bei Vorliegen hinreichend guter Schätzungen des Arbeitspunktes Konvergenz erzielt werden. Derartige gute Schätzungen sind m der Regel jedoch bei großen Schaltungen schwer oder nicht zu bewerkstelligen. Der vorliegenden Erfindung liegt deshalb die Aufgabe zugrun¬ de, ein rechnergestutztes Verfahren zur parallelen Berechnung des Arbeitspunktes elektrischer Schaltungen zu schaffen, das eine einfache, sichere und schnelle Berechnung des Arbeits- punktes der Schaltung gewährleistet.
Diese Aufgabe wird erfmdungsgemaß durch das Verfahren gemäß Patentanspruch 1 gelost.
Bei dem Verfahren wird zur parallelen Berechnung des Arbeits¬ punktes das Aufladeverfahren verwendet, welches sehr gute Konvergenzeigenschaften aufweist .
Durch das Aufladeverfahren werden, wie beispielsweise m H. Spiro: "Simulation integrierter Schaltungen" (2. Auflage, R. Oldenbourg Verlag München, Wien 1990) beschrieben, die m einer elektrischen Schaltung vorhandenen dynamischen Elemente, wie Kapazitäten und/oder Induktivitäten, dazu verwendet, um über eine Pseudo-Transientenanalyse den Arbeitspunkt zu be- rechnen. Die dynamischen Elemente werden dabei schrittweise, von einem Wert Null ausgehend, auf einen im Prinzip beliebig hohen Wert, insbesondere auf den Wert "1" hochgefahren.
In einer Ausfuhrungsform nach der Erfindung können zusätzlich an geeigneten Stellen, beispielsweise an oder zwischen mehreren Knoten dynamische Elemente, wie beispielsweise Kapazitäten oder Induktivitäten, mit vorbestimmten bekannten Werten zusätzlich eingebaut werden. Hierdurch können Schwierigkeiten bei der Berechnung aufgrund einer zu geringen Anzahl von dy- namischen Elementen vermieden werden.
Hierzu können die zusatzlich m die Schaltung eingebrachten dynamischen Elemente von einem Anfangswert, beispielsweise gegen Unendlich, für den die Arbeitspunktberechnung trivial ist, schrittweise auf Null verringert werden, so dass wiederum die ursprüngliche Schaltung simuliert wird. In einer bevorzugten Ausfuhrungsform der Erfindung wird wenigstens ein Knotenpunkt, also ein Verbindungspunkt von wenigstens zwei Strompfaden, der Schaltung mittels einer Kapazität mit einem vorbestimmten Wert mit einem vorbestimmten Potenzial verbunden.
In weiterer Ausgestaltung der Erfindung kann aber auch an jeden Knoten ber alle Partitionen eine Kapazität angeschlossen werden, deren zweiter Anschluss jeweils an einem vorbesti m- ten Potenzial, beispielsweise an Masse liegt. Diese Vorgehensweise hat den Vorteil, dass der Arbeitspunkt, also die jeweiligen Potenziale der einzelnen Knotenpunkte, für einen gegen Unendlich gehenden Anfangswert für die Kapazitäten, aufgrund einer Losung der dann expliziten Gleichung, für die Schaltung trivial zu berechnen ist. Über eine schrittweise Veränderung des Wertes für die Kapazitäten kann dann durch geeignete Neuwahl des Wertes für die Kapazitäten die Schal- tungssimulation verändert werden, bis sich eine Berechnung des Arbeitspunktes der Schaltung für einen Wert der Kapazita- ten gegen Null oder nahezu gegen Null ergibt.
Durch diese Implementierung des Aufladeverfahrens auch für parallele Berechnung einer elektrischen Schaltung kann vor- teilhafterweise eine sehr große Schaltung mit einer Vielzahl von Transistoren selbst bei einer geringeren Zahl von dynamischen Elementen auf schnelle und einfache Weise berechnet werden. Für die jeweilige Neufestlegung des Wertes für die Kapazität mit dem Ziel, diesen gegen Null gehen zu lassen, sind verschiedene Vorgehensweisen denkbar, wobei als Ent- Scheidungskriterium der Schwierigkeitsgrad der Berechnung des Arbeitspunktes des jeweiligen vorhergehenden Schrittes in Frage kommt.
Der Arbeitspunkt, der sich durch Losung einer nicht-linearen Gleichung für jeweils einen bestimmten Wert der Kapazitäten ergibt, kann beispielsweise iterativ mit dem Newton-Verfahren gelost werden. Für die Wahl des nächsten Wertes für "C" kon- nen dann die Anzahl der zur Losung notwendigen Iterations- schπtte verwendet werden, bis ein vorbestimmter Wert für "C" unterschritten wird.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteranspruchen .
Die Erfindung wird nachfolgend anhand eines m der Zeichnung dargestellten Ausfuhrungsbeispiels erlauter. In der Zeichnung zeigt die einzige Figur ein Ablaufdiagramm, m dem die einzelnen Verfahrensschritte des Verfahrens dargestellt sind.
Nach der Zeichnung liegt als Ausgangspunkt 1 eine Simulation einer elektrischen Schaltung, beispielsweise m der Schal- tungsbeschreibungssprache SPICE vor. Diese wird in einem ersten Verarbeitungsprozess 2, wie beispielsweise m WO 98/24039 als "Clusteπng-Verfahren" beschrieben, partitio- niert, so dass sich einzelne Partitionen beziehungsweise Teile der Schaltungen, die möglichst mit gleichem Schwierig- keitsgrad berechenbar sind, ergeben.
Selbstverständlich sind auch andere anwendbare Partitionie- rungsvarianten, wie beispielsweise die m N. Fröhlich, B. Riess, U. Wever, Q. Zheng: "A new approach for parallel simu- lation of VLSI circuits on a transistor level" (IEEE Transac- tion on Circuits and Systems - I: Fundamental Theory and Applications, Vol. 45, No . 6, June 1998, Seiten 601 bis 613) beschriebene "Ratio-Cut-Methode" oder selbst eine willkürliche Aufteilung "per Hand" denkbar.
In einem weiteren Arbeitsschritt 3 wird nun jedem Knotenpunkt der Schaltung, also einem Verbmdungspunkt von wenigstens zwei Leitern beziehungsweise Strompfaden eine geerdete Kapazität hinzugefugt. Selbstverständlich ist es auch denkbar, eine Kapazität, deren zweiter Anschluss an einem vorbestimmten Potenzial liegt, hinzuzufügen, wobei sich sowohl Potenziale als auch die Werte für die Kapazitäten jedes Knoten un- terscheiden können. Aus Effizienz-, Stabilitats- und berech- nungsokonomischen Gründen liegt ede Kapazität mit ihrem zweiten Anschluss an dem gleichen Potenzial, beispielsweise Masse, wobei zudem aus denselben Gründen für alle Kapazitäten m Schritt 4 ein identischer hoher Wert CO gewählt wird.
Für diesen Wert CO wird nun m einem weiteren Schritt 6 für jede Partition beziehungsweise Teilschaltung der Arbeitspunkt berechnet, wobei die erforderlichen Kopplungswerte, also die Werte für die Kopplungspunkte beziehungsweise Schnittstellen benachbarter Partitionen, für die Berechnung der Arbeitspunkte benachbarter Partitionen ausgetauscht und einberechnet werden.
Hierbei kann aus Efflzienzgrunden vorteilhafterweise eine
Partition, welche im Folgenden als "Master" bezeichnet wird, die Steuerung des Aufladeverfahrens übernehmen. Der Master bestimmt dann den Anfangswert CO für die Kapazitäten, wobei es auch denkbar ist, den Anfangswert extern, beispielsweise vom Benutzer, vorzugeben. Dieser Wert CO wird dann an alle übrigen Partitionen, im Folgenden als Slaves bezeichnet, bergeben. Nachfolgend wird sowohl m der Master-Partition als auch in allen Slave-Partitionen der Arbeitspunkt berechnet, wobei selbstverständlich der volle Quellenvektor, der die m der Schaltung vorhandenen Energiequellen darstellt, an der Schaltung anliegt.
Ausgehend von einem zu losenden Gesamtproblem
x = (m, s] , , sp)
wobei m die Unbekannten des Masters, p die Anzahl der Partitionen, s2 die Unbekannten der Partition I
bezeichnet, fuhrt das Aufladeverfahren hierbei auf das Diffe- rentialgleichungssystem, wobei
D=dιag (C, ...C, 0, ... , 0) und t die Zeit bezeichnet.
Dieses Differenzialgleichungssystem kann beispielsweise mit dem impliziten Euler-Verfahren gelost werden, was auf die nicht-lineare Gleichung
D(xk+] - xk ) = 0
fuhrt. Dabei ist x die Losung zum Zeitpunkt tk für k = 0, 1, usw. und h die Schrittweite tk+1 - t1 . Diese nicht-lineare Gleichung kann beispielsweise iterativ mit dem Newton- Verfahren
Ar+l _ t+l Λ π+1 — Λ n fΛ tM ) + -D ftt k+\ .lc+ )+^ 1 D(χ - x*) h
für n = 0, 1, usw. gelost werden.
Bei der parallelen Berechnung werden dann vom Master nur die Unbekannten "m" berechnet, wobei die Unbekannten " s " für den Master Festwerte darstellen. Damit eine Losung dieses berechnet werden kann, werden von den Slaves bzw. Slave-Partitionen m jedem Iterationsschritt des Masters die korrigierten Werte s*+1 berechnet und dem Master mitgeteilt. Hierzu uss von den Sla- ves das nicht-lineare Gleichungssystem
gelost werden, wobei fλ und Dx die entsprechenden Gleichungen und Matrizen für den Slave "1" bezeichnen. Diese nicht- lineare Gleichung kann ebenfalls mit dem Newton-Verfahren berechnet werden, wobei nicht notwendigerweise alle Iterationsschritte bis zur Konvergenz durchgeführt werden müssen.
Die Ergebnisse der Slaves werden daraufhin m das Gleichungs- System des Masters eingesetzt, woraufhin der Master den Aus- druck mn+x berechnen kann.
In einem nächsten Schritt 7 wird ein neuer Wert "Cnej" für "C" vom Master bestimmt, wobei auch die Slaves Vorschlage machen können. Um das Ziel, nämlich einen Wert für "C" gegen Null beziehungsweise kleiner als einen vorbestimmten Wert e und damit eine Berechnung der ursprunglichen Schaltung zu errei- chen, wird die Wahl des neuen Wertes "Cre " für "C" m Abhängigkeit von der Schwierigkeit der Berechnung des vorhergehenden Schrittes mit dem Wert "Caι-" für "C" getroffen.
Hierbei sind verschiedene Vorgehensweisen denkbar, beispiels- weise die Wahl von "Cneu" m Abhängigkeit einer Analyse der Anzahl der Iterationsschritte, die der Master zur Berechnung des nicht-linearen Gleichungssystems für den vorhergehenden Wert "CaiJ' für "C" benotigt hat:
Wobei "n" die Anzahl der Iterationen des Masters und "n ", "n_" vom Benutzer vorgegebene Parameter sind. Anstelle der Halbierung beziehungsweise Verdopplung von "Ca-" sind selbst¬ verständlich auch andere Strategien zur Verkleinerung beziehungsweise Vergrößerung von "Caι-" möglich. Zusätzlich kann auch die Anzahl der Iterationsschritte, die die Slaves bzw. Slave-Partitionen zur Losung ihres nicht naren Gleichungs- systems benotigt haben, berücksichtigt werden, beispielsweise durch die Wahl von
n - max , n:, slaveλ, , ^ «, , slavep ι=l 1=1
wobei n_, siave die Anzahl der Iterationsschritte des Slaves j, wahrend der l-ten Iteration des Masters bezeichnet. Hierbei ist anzumerken, dass die Wahl eines Wertes für "C" nur einen Emfluss auf die Effizienz des Verfahrens, nicht jedoch auf den Arbeitspunkt selbst hat.
Nach Erreichen eines Wertes von für "C" kleiner oder gleich einem vorgegebenen Wert e wird die Berechnung an der Verzweigung 5 abgebrochen, wobei m einem letzten Schritt der Wert für C auf "0" gesetzt werden kann. Hierdurch steht als Ergeb- nis 8 der Arbeitspunkt der ursprünglichen Schaltung fest und kann über Ausgabeeinheiten, wie beispielsweise Bildschirm, Drucker oder ähnlichem, ausgegeben und/oder m einem Speicher als Grundlage für weitere Analysen der Schaltung zwischengespeichert werden.
Durch das erfmdungsgemaße Verfahren kann ein Arbeitspunkt einer sehr große elektrische Schaltung vorteilhafterweise von einer Vielzahl von Rechnern oder Prozessoren parallel berechnet werden, wobei der Nachteil bekannter paralleler Berech- nungsarten, namlich fehlende Konvergenz bei ungunstigen Anfangswerten, vermieden werden kann. Der Aufwand für die Berechnung hinsichtlich Iterationsschritten und schrittweisem Setzen eines Wertes für "C" wird durch die parallele Berecn- nung aufgrund der Verteilung auf mehrere Prozessoren m einem vertretbaren Rahmen gehalten.
Der so berechnete Arbeitspunkt dient dann als Grundlage für weitere Analysen, beispielseise der Wechselstromanalyse einer Schaltung.

Claims

Patentansprüche
1. Rechnergestutztes Verfahren zur parallelen Berechnung des Arbeitspunktes elektrischer Schaltungen, ) - bei dem die Schaltung in einem ersten Scnritt m mehrere Partitionen partitiomert wird, d a d u r c h g e k e n n z e i c h n e t, dass - zur parallelen Berechnung der einzelnen Partitionen das Aufladerverfahren angewendet wird.
I. Rechnergestutztes Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass an wenigsten einem Knotenpunkt der Schaltung ein dynamischess Element (C, L) vorgesehen wird.
3. Rechnergestutztes Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass an jedem Knotenpunkt der Schaltung ein dynamisches Element (C, L) vorgesehen wird.
4. Rechnergestutztes Verfahren nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, dass jeder Knotenpunkt der Schaltung mittels jeweils einer Kapazität mit jeweils einem vorbestimmten Wert mit jeweils einem Potenzial verbunden wird, so dass ein Arbeitspunkt der modifizierten Schaltung berechnet werden kann,
5. Rechnergestutztes Verfahren nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e , dass an jedem Knoten einer Partition eine Kapazität mit demselben Wert (C0) vorgesehen wird.
6. Rechnergestutztes Verfahren nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t, dass jeder Knoten einer Partition mittels einer Kapazität mit demselben Potenzial verbunden wird.
7. Rechnergestutztes Verfahren nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, dass an jedem Knoten aller Partition eine Kapazität mit demselben Wert (CO) vorgesehen wird.
8. Rechnergestutztes Verfahren nach Anspruch 4 oder 7, d a d u r c h g e k e n n z e i c h n e t, dass jeder Knoten aller Partitionen mittels einer Kapazität mit demselben Potenzial verbunden wird.
9. Rechnergestutztes Verfahren nach einem der Ansprüche 4 bis 7, d a d u r c h g e k e n n z e i c h n e t, dass das Potenzial auf Masse liegt.
10. Rechnergestutztes Verfahren nach einem der Ansprüche 4 bis 8, d a d u r c h g e k e n n z e i c h n e t, dass - bei geeigneter schrittweiser Veränderung des Wertes (C) der Kapazität jeweils der Arbeitspunkt der Schaltung berechnet wird und - dieser Schritt solange wiederholt wird bis die Werte der Kapazitäten nahezu Null sind.
11. Computerprogrammprodukt, welches m einen Arbeitsspeicher einer Rechenanlage geladen werden kann, mit einem Softwa- recode für das Durchfuhren des Verfahrens nach einem der vorhergehenden Anspr che, wenn das Computerprogrammprodukt auf einer Rechenanlage lauft.
12. Datenträger mit einem Computerprogrammprodukt nach An- spruch 11.
EP00943652A 1999-06-15 2000-05-30 Rechnergestütztes verfahren zur parallelen berechnung des arbeitspunktes elektrischer schaltungen Expired - Lifetime EP1212691B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19927301 1999-06-15
DE19927301 1999-06-15
PCT/DE2000/001754 WO2000077658A2 (de) 1999-06-15 2000-05-30 Rechnergestütztes verfahren zur parallelen berechnung des arbeitspunktes elektrischer schaltungen

Publications (2)

Publication Number Publication Date
EP1212691A2 true EP1212691A2 (de) 2002-06-12
EP1212691B1 EP1212691B1 (de) 2003-08-06

Family

ID=7911328

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00943652A Expired - Lifetime EP1212691B1 (de) 1999-06-15 2000-05-30 Rechnergestütztes verfahren zur parallelen berechnung des arbeitspunktes elektrischer schaltungen

Country Status (4)

Country Link
US (1) US7024648B1 (de)
EP (1) EP1212691B1 (de)
DE (1) DE50003214D1 (de)
WO (1) WO2000077658A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476616B (zh) * 2010-02-12 2015-03-11 Synopsys Shanghai Co Ltd Estimation Method and Device of Initial Value for Simulation of DC Working Point

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181179A (en) * 1990-07-25 1993-01-19 At&T Bell Laboratories Artificial parameter homotopy methods for the dc operating point problem
US5467291A (en) * 1991-09-09 1995-11-14 Hewlett-Packard Company Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range
US7047162B1 (en) 1996-11-18 2006-05-16 Siemens Aktiengesellschaft Computer assisted method for partitioning an electric circuit
US5930153A (en) * 1997-04-30 1999-07-27 Lucent Technologies, Inc. Systems and methods for testing and manufacturing large-scale, transistor-based, nonlinear circuits
EP0986015B1 (de) * 1998-09-09 2003-11-26 STMicroelectronics S.r.l. Verfahren zur Dynamischen Elektrischen Simulation von VLSI Schaltungen
US6490546B1 (en) * 1999-05-04 2002-12-03 International Business Machines Corporation Method for obtaining DC convergence for SOI FET models in a circuit simulation program
US6530065B1 (en) * 2000-03-14 2003-03-04 Transim Technology Corporation Client-server simulator, such as an electrical circuit simulator provided by a web server over the internet

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0077658A2 *

Also Published As

Publication number Publication date
US7024648B1 (en) 2006-04-04
WO2000077658A2 (de) 2000-12-21
DE50003214D1 (de) 2003-09-11
WO2000077658A3 (de) 2002-02-28
EP1212691B1 (de) 2003-08-06

Similar Documents

Publication Publication Date Title
DE3689538T2 (de) Integrierte Schaltung und Optimierungsverfahren dafür.
DE69225527T2 (de) Verfahren und System zur automatischen Bestimmung der logischen Funktion einer Schaltung
DE69324534T2 (de) Gerät zur Berechnung der Leistungsaufnahme eines aus MOS-Transistoren zusammengesetzten Logik-Funktionsblocks
DE102017113594A1 (de) Computerimplementiertes Verfahren zur Simulation einer elektrischen Gesamtschaltung
EP4068138B1 (de) Verfahren zur aufteilung von simulationsmodellen zwischen einem prozessor und einem fpga
DE102014118932A1 (de) Charakterisierung einer Zelle unter Verwendung einer Eingangswellenerzeugung unter Berücksichtigung verschiedener Schaltungstopologien
EP2145372B1 (de) Verfahren und vorrichtung zur bestimmung des lastflusses in einem elektrischen versorgungsnetz
DE102019130971A1 (de) Computerimplementiertes Verfahren zur Simulation einer elektrischen Schaltung
EP1062604B1 (de) Verfahren und vorrichtung zur ermittlung einer störung eines technischen systems
DE3854636T2 (de) Automatischer Prüfprozess für logische Geräte.
DE102012016610B4 (de) Echtzeit-Schaltungssimulation
DE19626984C1 (de) Verfahren zur rechnergestützten Ermittlung einer Systemzusammenhangsfunktion
EP1212691B1 (de) Rechnergestütztes verfahren zur parallelen berechnung des arbeitspunktes elektrischer schaltungen
EP0938716B1 (de) Rechnergestütztes verfahren zur partitionierung einer elektrischen schaltung
EP1257904B1 (de) Verfahren zum erzeugen einer folge von zufallszahlen eines 1/f-rauschens
EP1008075B1 (de) Rechnergestütztes verfahren zur partitionierung einer elektrischen schaltung
DE112023001319T5 (de) Rauschanalysevorrichtung, Rauschanalyseverfahren und Programm
DE19710463C2 (de) Verfahren zur automatischen Differentiation auf einem Rechner insbesondere zur Simulation elektronischer Schaltungen
WO2021185762A1 (de) VERFAHREN UND VORRICHTUNG ZUR BESTIMMUNG EINER SENSITIVITÄT EINER KENNGRÖßE EINER ELEKTRONISCHEN SCHALTUNG
DE69120522T2 (de) LOGIK-SYNTHESE mit Analyse des kritischen Pfads
DE10231304A1 (de) Verfahren und Vorrichtung zur Berechnung der elektromagnetischen Feldintensität
EP4478239A1 (de) Emulation einer analogen schaltung mittels programmierbarer digitaler logik
DE102024118150A1 (de) Computerimplementiertes Verfahren zum Test eines elektronischen Steuergerätes mit einem Simulator und entsprechender Simulator
DE112022005581T5 (de) Definition einer analogen informationsmodell-objektklasse
EP4506867A1 (de) Verfahren und vorrichtung zum computerimplementierten verarbeiten einer quantenschaltung auf einer quantenverarbeitungseinheit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20011205

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

R17D Deferred search report published (corrected)

Effective date: 20020228

17Q First examination report despatched

Effective date: 20020724

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

RIC1 Information provided on ipc code assigned before grant

Free format text: 7G 06F 17/50 A

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: GERMAN

REF Corresponds to:

Ref document number: 50003214

Country of ref document: DE

Date of ref document: 20030911

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20031117

LTIE Lt: invalidation of european patent or patent extension

Effective date: 20030806

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20040507

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20100916 AND 20100922

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20110804 AND 20110810

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: QIMONDA AG,, DE

Effective date: 20120123

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20140619

Year of fee payment: 15

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 16

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50003214

Country of ref document: DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Ref country code: DE

Ref legal event code: R081

Ref document number: 50003214

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20150521

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20150521

Year of fee payment: 16

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50003214

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20151015 AND 20151021

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50003214

Country of ref document: DE

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: INFINEON TECHNOLOGIES AG, DE

Effective date: 20160212

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20151201

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20160530

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20170131

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160530