EP1192718A1 - Method for compensating non-linearity of a sigma-delta analog-to-digital converter - Google Patents

Method for compensating non-linearity of a sigma-delta analog-to-digital converter

Info

Publication number
EP1192718A1
EP1192718A1 EP00945993A EP00945993A EP1192718A1 EP 1192718 A1 EP1192718 A1 EP 1192718A1 EP 00945993 A EP00945993 A EP 00945993A EP 00945993 A EP00945993 A EP 00945993A EP 1192718 A1 EP1192718 A1 EP 1192718A1
Authority
EP
European Patent Office
Prior art keywords
sigma
analog
digital converter
digital
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00945993A
Other languages
German (de)
French (fr)
Inventor
Dominique Morche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of EP1192718A1 publication Critical patent/EP1192718A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Definitions

  • the subject of the present invention is a method and a system for compensating for the non-linearity of a sigma-delta analog-digital converter.
  • a sigma-delta analog-digital converter mainly comprises a summator 1, a noise shaping filter 4, a quantizer 5, a digital filter 6 and a feedback loop 8 connecting the output from the quantizer 5 to the negative input 3 of the summator 1.
  • This feedback loop 8 comprises a digital analog converter 7.
  • a block-sampler-blocker (not shown), generally placed upstream of the adder 1, has the task of oversampling the signal at a given frequency, then keeping the level of output 2 constant to allow information processing by the sigma-delta analog-digital converter.
  • the noise shaping filter 4 performs a shaping of the noise spectrum so as to attenuate the noise power in the frequency range of the useful signal.
  • the quantizer block 5 has a set of discrete levels.
  • the quantizer 5 associates it with the closest discrete level. This level quantization introduces an error called "quantization noise".
  • Quantization noise The performance of a converter is conditioned by the power of this quantization noise.
  • the oversampling carried out at the level of the sample-and-hold block (not shown) and the feedback loop 8 make it possible to "repel" the maximum of the power of the quantization noise outside of the bandwidth of the signal. (operating frequency band of the system).
  • the digital filter 6, also called the decimation filter, placed at the output of the sigma-delta analog-digital converter makes it possible to eliminate the quantization noise that has been shaped as well as to sub-sample the output signal.
  • the digital-analog converter 7 has a transfer function which makes it possible to link the digital (quantization) input levels delivered by the quantizer 5 to analog output values which are then delivered to the negative input 3 of the summator 1. For each quantization level present at the input, the digital-analog converter 7 associates it with an analog value corresponding to the output.
  • the fundamental principle of the sigma-delta analog-digital converter consists first of all in oversampling the signal using the analog sampler-blocker, in pushing the maximum of the power of the quantization noise outside of the signal bandwidth by integrating the quantizer in a feedback loop, then filtering the signal obtained using a digital filter 6. These combined actions allow in a first time to "dilute" the quantization noise in a wide band thanks to oversampling, to carry out a shaping of the noise spectrum and then to filter the quantization noise to keep only the useful band of the signal.
  • the multi-bit sigma-delta analog-digital converter is transformed into a one-bit sigma-delta analog-digital converter (only the most significant bit at the output of the quantizer is considered).
  • the calibration phase essentially involves the elements described in Figure 2.
  • the digital-analog converter 7 is then placed at the positive input 2 of the adder 1.
  • a counter Eb controls the digital-analog converter 7 by delivering a digital signal (corresponding to one of the different possible levels of the quantizer 5) so that the latter generates an analog signal at the input of said converter one-bit sigma-delta analog-digital.
  • An adder Ec receiving the signal from the output of the counter Eb and the signal from the output of the decimation filter 6 makes it possible to calculate a correction value which is stored in a memory module Ed.
  • the counter Eb also controls the addresses of the memory module Ed.
  • Each correction value represents a digital conversion difference due to the digital-analog converter 7 between a digital value and its conversion to analog.
  • the sigma-delta analog-digital converter is equivalent to that of FIG.
  • the digital correction module placed in front of the decimation filter 6 and containing the correction values. Any digital value leaving the quantizer 5 is corrected by the digital correction module before entering the decimation filter 6. Thus, the digital value, after correction, entering the decimation filter 6 is substantially equal to the arriving analog value by the negative input 3 of the summator 1.
  • the switches 9, 10 and 12, 13 allow respectively to switch a capacitance C j and a capacitance C 2 which are connected to ground 14.
  • the summator has two inputs El and E2 linked respectively to the capacitances C 1 and C 2 -
  • An amplifier operational 11 performs the summing operation using a capacitor C connected in feedback.
  • Capacities C l and C 2 are theoretically of the same value. But in reality, because of the dispersions, these values are different and the gain between the two inputs is therefore different.
  • the digital-analog converter is therefore placed at the input El and the values injected are precisely measured.
  • the digital-analog converter included in the feedback loop is placed at the input E2 of the adder.
  • the values measured during the calibration phase are therefore not really the values injected during the normal operating phase.
  • the accuracy of the measurement is influenced by possible offset voltages that may intrinsically exist in the sigma-delta analog-digital converter. These offset voltages may not be annoying during the normal operating phase, but they can become a drawback during the calibration phase since DC voltages are measured.
  • the invention aims to provide a solution to this problem by preserving the structure of the sigma-delta analog-digital converter during the calibration phase and by using only digital signals.
  • the invention proposes a method for compensating for the non-linearity of a sigma-delta analog-digital converter with quantization at N levels integrating a digital-analog converter in a feedback loop.
  • N is an integer strictly greater than two.
  • the method comprises a normal operating phase in which a plurality of numerical values corresponding to a plurality of quantization levels is modified by correction values Ci, i positive integer between 1 and N, calculated during a phase d 'calibration.
  • the correction values Ci are calculated from the values of the output of the sigma-delta analog-digital converter processed digitally, while keeping the digital-analog converter in the feedback loop of the converter.
  • the sigma-delta analog-digital converter and by transforming the multi-bit sigma-delta analog-digital converter into sigma-delta analog to digital converter with quantization at three levels, for example modifiable.
  • the number N is a positive integer strictly greater than two.
  • the correction values C ⁇ make it possible to correct the errors of the digital-analog converter.
  • the corrections are made instantaneously during the normal operating phase.
  • the method of compensating for non-linearity comprises a calibration phase in which the multi-bit sigma-delta analog-digital converter is transformed into a sigma-delta analog to digital converter with quantization at three levels, X m , X M and X j , i ranging from 1 to N-2; for a period Pl j , a predetermined value is delivered to the input of the sigma-delta analog-digital converter and the values of the output of the sigma-delta analog-digital converter are processed digitally; this N-2 calibration phase is carried out by keeping the levels X m and X jj , and successively taking for the level X j the N-2 levels other than the levels X m and X j y j .
  • the correction values C j of the N-2 levels other than X m and Xp ⁇ are advantageously calculated using the processed values, the N-2 correction values C j being able to modify the N-2 levels other than X m and X dd during the normal operating phase.
  • the levels X ⁇ X M and X j are digital values which will be transformed into analog values according to a transfer function of the digital-analog converter.
  • the method can further comprise, during the calibration phase and before the calculation of the correction values Ci, at least one step F in which the analog-digital sigma-delta multi-bit converter is converted into an analog-to-analog converter.
  • sigma-delta numeric with quantization at two levels which are X m and XJ ⁇ J.
  • said predetermined value is delivered to the input of the sigma-delta analog-digital converter and the successive values of the output of the sigma-delta analog-digital converter are digitally processed.
  • step F makes it possible to advantageously eliminate any offset voltages that may exist in the sigma-delta analog-digital converter.
  • the durations Pl j can for example be all equal to each other and equal to the duration P2 when step F is carried out only once.
  • the analog-digital sigma-delta converter with quantization at N levels is transformed into an analog-digital converter sigma-delta with a quantization number less than N by modifying quantization threshold values and a digital processing of implementation of internal comparators.
  • the sigma-delta analog-digital converter with quantization at N levels is transformed into sigma-delta analog-digital converter with quantization at three levels, and in the optional case of carrying out step F (correction offset voltages), it is also transformed into a sigma-delta analog-digital converter with quantization at two levels.
  • the levels X ⁇ and X M are respectively the minimum value and the maximum value of the N quantization levels.
  • the value digital after correction is substantially equal to the analog value at the output of the digital-analog converter.
  • said value predetermined is equal to zero and during the calibration phase, during the duration Pl j for each level X j , the number N j of values equal to is counted at the output of the sigma-delta analog-digital converter (A2) X j , the total number NT j of all the output values and a sum Sl j of the NT is made ; values.
  • step F of the calibration phase can be performed N-2 times by taking a duration P2 for each embodiment; equal to each duration Pl ; and we add up in S2 j all the values coming out of the sigma-delta analog-digital converter
  • the duration Pl j for each level X j , is equal to the duration necessary for the counting at the output of the analog-digital converter sigma-delta of the number N j of values equal to X j , until the number N j is equal to a given number N Q.
  • the invention also proposes a system for compensating for the non-linearity of an analog-digital sigma-delta converter with quantization at N levels comprising in particular a digital converter analog and a digital filter.
  • the system comprises means of implementation for carrying out the different phases described previously.
  • the means of implementation include:
  • a correction module interposed between the quantizer and the digital filter and communicating with the processing means, - comparators and a digital processing module internal to the quantizer at N levels and capable of transforming the quantifier into a quantifier at levels lower than N .
  • FIG. 4 is a diagram of the general structure of the sigma-delta analog-digital converter according to the invention.
  • FIG. 5 is a schematic view of a three-level quantizer according to the invention.
  • FIG. 6a and 6b illustrate the result of the transformation of a five-level quantifier into a three-level quantifier.
  • the diagram in Figure 4 consists of three parts. A first part A1 relating to input signals, a second part A2 relating to the sigma-delta analog-digital converter itself, and a third part A3 relating to a signaling system piloting.
  • the first part A1 has an input 15 of value equal to zero and used during a calibration phase and an input 16 receiving the analog signal to be digitized by the sigma-delta analog-digital converter.
  • a switch 17 makes it possible to connect either to input 15 or to input 16.
  • a signal coming from the inputs 15 or 16 passes through the positive input 18a of an adder 19.
  • a noise shaping filter 20 recovers the output signal from the adder 19.
  • the signal 21 leaving the noise shaping filter 20 is a signal which is delivered to the input of a quantizer 22 comprising three quantization levels: -1; 0 and 1.
  • This quantizer 22 generates a digital signal 23 which, during a normal operating phase, is delivered to the input of a corrector module 27 by means of a switch 26.
  • the output signal of the module- corrector 27 then passes through a digital filter 28 in order to be sub-sampled. The subsampling allows to bring back around the frequency of Nyquist.
  • the digital signal 23 also passes through a feedback loop 25 comprising a digital-analog converter 24, the output signal of which is sent to the negative input 18b of the adder 19.
  • the third part A3 is a control device comprising an accumulator 29, a counter 30 and a second counter 31, all of which are connected to a random access memory module 32 connected to a digital processing module 33.
  • This digital processing module 33 makes it possible to perform calculations and generate data signals 35 to the corrector module 27 of the sigma-delta analog-digital converter and control signals 34 to the quantizer 22 and the switches 17 and 26.
  • the digital-analog converter 24 receives three different digital values (for example in the form of two bits coding 01, 00 and 10 representing the values -1, 0 and 1) and converts them into three analog values which should ideally take the values -1; 0 and 1. Generally the three analog points obtained do not do not ideally correspond to the values -1, 0 and 1.
  • the correction of point 0 is independent of the zero value at input 15. Indeed, it is possible to correct points +1 or -1 by always having the value zero at input 15.
  • the switch 17 is switched to the input 15 of zero value, and the switch 26 is switched to an input 36 common to the accumulator 29, to the counter 30 and to the second counter 31.
  • the quantizer 22 operates in a three-level quantization mode. Using the counter 31, the number N Q of 0 (point to be corrected) contained in the digital signal 23 passing through the input 36 to the counter 31 is counted. The counting is carried out until the number N Q reaches a predetermined number. This predetermined number is chosen as a power of two in order to facilitate subsequent calculations. We take it equal to 2 18 for example, or 262,144.
  • the sum SI of the values of the output signal of the quantizer 22 is calculated.
  • This sum SI is stored in the RAM 32 as well as the number of points N j which have been generated by the quantizer 22 and counted using the second counter 30.
  • the value 2 1S is chosen large enough so as to have good precision on the stored values.
  • the division is done simply in the digital processing module 33 because we took care to choose a power of two for
  • the value C is then saved in memory 32 which in fact comprises three sub-compartments in which the number N 1 has been saved ? the sum SI and the value C.
  • the switch 17 is toggled on the input 16
  • the switch 26 is toggled on the corrector module 27 and the quantizer 22 operates with three quantization levels -1, 0 and +1.
  • the analog signal to be digitized therefore arrives via input 16, then leaves the quantizer 22 in digital form into a signal 23 which is modified by the corrector module 27, then digitally filtered by the module 28.
  • the corrector module 27 operates according to a algorithm which can be summarized in the table below:
  • FIG. 5 shows the three-level quantizer 22 composed of two comparators 37 and 38 and a digital processing module 39.
  • the comparator 37 has two inputs, the first of which receives the signal 21 coming from the noise shaping filter 20 , and the second input is maintained at a fixed voltage V equal to a positive quantization threshold voltage.
  • Comparator 38 also has two inputs, the first of which also receives signal 21, and the second input of comparator 38 is maintained at a voltage equal to -V.
  • the output of comparator 37 and that of comparator 38 enter the digital processing module 39 generating the digital output signal 23.
  • the digital signal 23 takes the value of +1 .
  • the signal 23 takes the value of -1.
  • the signal 23 is equivalent to 0.
  • the digital processing module 39 is governed by the following algorithm:
  • the sigma-delta analog-digital converter thus described makes it possible to compensate for the non-linearity of the digital-analog converter by performing a calibration phase without modifying the structure of the sigma-delta analog-digital converter.
  • Figures 6a and 6b show the transformation of the five-level quantifier into a three-level quantifier.
  • the abscissa axis E represents the input signal 7 and the ordinate axis S represents the output signal 9.
  • FIG. 6a represents the transfer function of a five-level quantifier (-1; -0.5; 0; 0.5; 1). Any input signal having for example a value between two positive values vl and v2 delimiting a range of values on the abscissa axis E will be converted into a digital signal with a value equal to 0.5 on the ordinate axis S Desiring to correct the zero level by transforming the quantifier into three levels, the intermediate levels (-0.5 and 0.5) are deleted in accordance with FIG. 6b. The three remaining levels are therefore (-1; 0; 1).
  • a sigma-delta analog-digital converter with quantization at three levels sampled at a frequency of 2048 kHz has in simulation, for a signal to be converted of maximum amplitude and without correction according to the invention, a signal ratio / noise of 46 dB.
  • the method thus described makes it possible to carry out a calibration phase using a quantizer at three levels then at two levels while retaining the general structure of the analog-digital converter sigma-delta.
  • the calibration phase is carried out simply by controlling the various switches.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

The invention concerns a method for compensating the non-linearity of a sigma-delta analog-to-digital converter (A2) with quantization at N levels comprising a digital-to-analog converter (24). The method comprises a calibrating step which consists in transforming the multibit sigma-delta analog-to-digital converter (A2) into a sigma-delta analog-to-digital converter with quantization at three levels, then at two levels. The correction values of each level to be corrected are accurately measured. The method also comprises a normal functioning phase which consists, when the sigma-delta analog-to-digital converter (A2) is operating with quantization at N levels, in producing an instantaneous correction of errors of the analog-to-digital converter (24) using said correction values.

Description

Procédé et système de compensation de la non-linéarité d'un convertisseur analogique-numérique sigma-delta. Method and system for compensating for the non-linearity of a sigma-delta analog-digital converter.
La présente invention a pour objet un procédé et un système de compensation de la non-linéarité d'un convertisseur analogique- numérique sigma-delta.The subject of the present invention is a method and a system for compensating for the non-linearity of a sigma-delta analog-digital converter.
Dans tous les domaines, grand public ou professionnel, électronique ou autre, les matériels font de plus en plus appel à du traitement numérique plutôt qu'analogique. Ce choix est souvent justifié par des avantages techniques bien connus aujourd'hui, tels une grande stabilité des paramètres, une excellente reproductibilité des résultats et des fonctionnalités accrues. Pour la plupart des cas et à une certaine échelle, le monde extérieur étant naturellement analogique, les convertisseurs analogiques-numériques (CAN) et les convertisseurs numériques- analogiques (CNA) sont chargés d'assurer l'interface entre le monde extérieur et le coeur numérique du matériel. Le développement de puissants processeurs numériques a créé un besoin en convertisseur analogique-numérique à haute résolution, compatible avec les technologies VLSI CMOS (Very Large Scale Intégration). Le convertisseur à modulation sigma-delta a plus particulièrement tiré profit des développements technologiques. Comme on le voit sur la figure 1, un convertisseur analogique-numérique sigma-delta comprend principalement un sommateur 1, un filtre de mise en forme de bruit 4, un quantificateur 5, un filtre numérique 6 et une boucle de rétroaction 8 reliant la sortie du quantificateur 5 à l'entrée négative 3 du sommateur 1. Cette boucle de rétroaction 8 comporte un convertisseur numérique analogique 7. Un bloc échantillonneur-bloqueur (non représenté), généralement placé en amont du sommateur 1, a pour mission de sur-échantillonner le signal à une fréquence donnée, puis de maintenir constant le niveau de la sortie 2 pour permettre le traitement de l'information par le convertisseur analogique-numérique sigma-delta. Le filtre de mise en forme de bruit 4 procède à une mise en forme du spectre du bruit de façon à atténuer la puissance de bruit dans la gamme de fréquences du signal utile. Le bloc quantificateur 5 dispose d'un ensemble de niveaux discrets. En fonction de la valeur analogique en son entrée, le quantificateur 5 lui associe le niveau discret le plus proche. Cette quantification en niveau introduit une erreur appelée "bruit de quantification". Les performances d'un convertisseur sont conditionnées par la puissance de ce bruit de quantification. A cet effet, le sur- échantillonnage effectué au niveau du bloc échantillonneur-bloqueur (non représenté) et la boucle de rétroaction 8 permettent de "repousser" le maximum de la puissance du bruit de quantification à l'extérieur de la bande passante du signal (bande de fréquence de fonctionnement du système). Le filtre numérique 6, aussi appelé filtre de décimation, placé à la sortie du convertisseur analogique-numérique sigma-delta permet d'éliminer le bruit de quantification qui a été mis en forme ainsi que de sous-échantillonner le signal de sortie. Le convertisseur numérique-analogique 7 possède une fonction de transfert qui permet de relier les niveaux numériques (de quantification) d'entrée délivrés par le quantificateur 5 à des valeurs analogiques de sortie que l'on délivre ensuite à l'entrée négative 3 du sommateur 1. Pour chaque niveau de quantification présent à l'entrée, le convertisseur numérique-analogique 7 lui associe une valeur analogique correspondante à la sortie.In all fields, general public or professional, electronic or other, the materials are calling more and more on digital rather than analog processing. This choice is often justified by the technical advantages well known today, such as high stability of the parameters, excellent reproducibility of the results and increased functionality. In most cases and on a certain scale, the outside world being naturally analog, analog-digital converters (ADC) and digital-analog converters (DAC) are responsible for ensuring the interface between the outside world and the heart digital hardware. The development of powerful digital processors has created a need for a high-resolution analog-digital converter, compatible with VLSI CMOS (Very Large Scale Integration) technologies. The sigma-delta modulation converter has particularly benefited from technological developments. As seen in FIG. 1, a sigma-delta analog-digital converter mainly comprises a summator 1, a noise shaping filter 4, a quantizer 5, a digital filter 6 and a feedback loop 8 connecting the output from the quantizer 5 to the negative input 3 of the summator 1. This feedback loop 8 comprises a digital analog converter 7. A block-sampler-blocker (not shown), generally placed upstream of the adder 1, has the task of oversampling the signal at a given frequency, then keeping the level of output 2 constant to allow information processing by the sigma-delta analog-digital converter. The noise shaping filter 4 performs a shaping of the noise spectrum so as to attenuate the noise power in the frequency range of the useful signal. The quantizer block 5 has a set of discrete levels. As a function of the analog value at its input, the quantizer 5 associates it with the closest discrete level. This level quantization introduces an error called "quantization noise". The performance of a converter is conditioned by the power of this quantization noise. To this end, the oversampling carried out at the level of the sample-and-hold block (not shown) and the feedback loop 8 make it possible to "repel" the maximum of the power of the quantization noise outside of the bandwidth of the signal. (operating frequency band of the system). The digital filter 6, also called the decimation filter, placed at the output of the sigma-delta analog-digital converter makes it possible to eliminate the quantization noise that has been shaped as well as to sub-sample the output signal. The digital-analog converter 7 has a transfer function which makes it possible to link the digital (quantization) input levels delivered by the quantizer 5 to analog output values which are then delivered to the negative input 3 of the summator 1. For each quantization level present at the input, the digital-analog converter 7 associates it with an analog value corresponding to the output.
Le principe fondamental du convertisseur analogique- numérique sigma-delta consiste tout d'abord à sur-échantillonner le signal à l'aide de l'échantillonneur-bloqueur analogique, à repousser le maximum de la puissance du bruit de quantification à l'extérieur de la bande passante du signal en intégrant le quantificateur dans une boucle de rétro-action, puis à filtrer le signal obtenu à l'aide d'un filtre numérique 6. Ces actions conjuguées permettent dans un premier temps de "diluer" le bruit de quantification dans une large bande grâce au sur-échantillonnage, de procéder à une mise en forme du spectre du bruit et ensuite de filtrer le bruit de quantification pour ne conserver que la bande utile du signal. L'utilisation d'un quantificateur multi-bits, associé à un convertisseur numérique-analogique multi-bits dans la boucle de rétroaction d'un convertisseur analogique-numérique sigma-delta est intéressante car elle permet d'améliorer les performances du convertisseur analogique-numérique sigma-delta en terme de rapport signal/bruit et de dynamique.The fundamental principle of the sigma-delta analog-digital converter consists first of all in oversampling the signal using the analog sampler-blocker, in pushing the maximum of the power of the quantization noise outside of the signal bandwidth by integrating the quantizer in a feedback loop, then filtering the signal obtained using a digital filter 6. These combined actions allow in a first time to "dilute" the quantization noise in a wide band thanks to oversampling, to carry out a shaping of the noise spectrum and then to filter the quantization noise to keep only the useful band of the signal. The use of a multi-bit quantizer, associated with a multi-bit digital-analog converter in the feedback loop of a sigma-delta analog-digital converter is interesting because it improves the performance of the analog-to-digital converter. digital sigma-delta in terms of signal / noise ratio and dynamics.
Cependant, les performances du convertisseur analogique- numérique sigma-delta sont très dépendantes de la linéarité du convertisseur numérique-analogique 7 utilisée dans la boucle de rétroaction 8. Dans l'état de la technique antérieure, une solution a été proposée pour étalonner le convertisseur numérique-analogique multi- bits quel que soit le nombre de niveaux, voir le document SARHANG- NEJAD et G.C.TEMES, "A High Resolution Multibit Sigma Delta ADC with Digital Correction and Relaxed Amplifier Requirements", IEEE Journal des Circuits à l'état solide, vol. 28, N 6, Juin 1993, pages 648-660. Cette solution propose d'améliorer les performances du convertisseur analogique-numérique sigma-delta en mesurant les non- linéarités du convertisseur numérique-analogique 7 au cours d'une phase d'étalonnage. Pendant cette phase, le convertisseur analogique- numérique sigma-delta multi-bits est transformé en un convertisseur analogique-numérique sigma-delta à un bit (on ne considère que le bit de poids le plus fort à la sortie du quantificateur). La phase d'étalonnage fait intervenir essentiellement les éléments décrits sur la figure 2. On retrouve le sommateur 1, le filtre de mise en forme de bruit 4, le quantificateur 5 et le filtre de décimation 6. On remplace le convertisseur numérique-analogique 7 par un moyen de commutation Ea permettant d'imposer à l'entrée négative 3 du sommateur 1 soit une tension Vréf positive soit une tension -Vréf négative selon la valeur du bit de sortie du quantificateur 5 à un bit. On place alors le convertisseur numérique-analogique 7 à l'entrée positive 2 du sommateur 1. Un compteur Eb pilote le convertisseur numérique- analogique 7 en y délivrant un signal numérique (correspondant à l'un des différents niveaux possibles du quantificateur 5) de façon à ce que ce dernier génère un signal analogique à l'entrée dudit convertisseur analogique-numérique sigma-delta à un bit. Un additionneur Ec recevant le signal de la sortie du compteur Eb et le signal de la sortie du filtre de décimation 6 permet de calculer une valeur de correction que l'on stocke dans un module de mémoire Ed. Le compteur Eb pilote également les adresses du module de mémoire Ed. Chaque valeur de correction représente un écart numérique de conversion dû au convertisseur numérique-analogique 7 entre une valeur numérique et sa conversion en analogique. Pendant la phase d'utilisation normale, le convertisseur analogique-numérique sigma- delta est équivalent à celui de la figure 1 avec en plus un module de correction numérique (non représenté) placé devant le filtre de décimation 6 et contenant les valeurs de correction. Toute valeur numérique sortant du quantificateur 5 est corrigée par le module de correction numérique avant d'entrer dans le filtre de décimation 6. Ainsi, la valeur numérique, après correction, entrant dans le filtre de décimation 6 est sensiblement égale à la valeur analogique arrivant par l'entrée négative 3 du sommateur 1.However, the performance of the sigma-delta analog-digital converter is very dependent on the linearity of the digital-analog converter 7 used in the feedback loop 8. In the prior art, a solution has been proposed to calibrate the converter digital-analog multi-bit whatever the number of levels, see the document SARHANG-NEJAD and GCTEMES, "A High Resolution Multibit Sigma Delta ADC with Digital Correction and Relaxed Amplifier Requirements", IEEE Journal of Solid State Circuits, flight. 28, N 6, June 1993, pages 648-660. This solution proposes to improve the performance of the sigma-delta analog-digital converter by measuring the non-linearities of the digital-analog converter 7 during a calibration phase. During this phase, the multi-bit sigma-delta analog-digital converter is transformed into a one-bit sigma-delta analog-digital converter (only the most significant bit at the output of the quantizer is considered). The calibration phase essentially involves the elements described in Figure 2. We find the summator 1, the noise shaping filter 4, the quantizer 5 and the decimation filter 6. We replace the digital-analog converter 7 by a switching means Ea making it possible to impose on the negative input 3 of the adder 1 either a positive voltage Vref or a negative voltage -Vref according to the value of the output bit of the quantizer 5 at one bit. The digital-analog converter 7 is then placed at the positive input 2 of the adder 1. A counter Eb controls the digital-analog converter 7 by delivering a digital signal (corresponding to one of the different possible levels of the quantizer 5) so that the latter generates an analog signal at the input of said converter one-bit sigma-delta analog-digital. An adder Ec receiving the signal from the output of the counter Eb and the signal from the output of the decimation filter 6 makes it possible to calculate a correction value which is stored in a memory module Ed. The counter Eb also controls the addresses of the memory module Ed. Each correction value represents a digital conversion difference due to the digital-analog converter 7 between a digital value and its conversion to analog. During the normal use phase, the sigma-delta analog-digital converter is equivalent to that of FIG. 1 with in addition a digital correction module (not shown) placed in front of the decimation filter 6 and containing the correction values. Any digital value leaving the quantizer 5 is corrected by the digital correction module before entering the decimation filter 6. Thus, the digital value, after correction, entering the decimation filter 6 is substantially equal to the arriving analog value by the negative input 3 of the summator 1.
Or, cette technique présente plusieurs inconvénients liés à la façon dont sont mesurées les valeurs de correction. En effet, en phase d'étalonnage (figure 2), la sortie du convertisseur numérique- analogique 7 arrive à l'entrée positive 2 du sommateur 1 alors que dans les conditions de fonctionnement normal (figure 1 avec module de correction) le convertisseur numérique-analogique 7 est disposé dans la boucle de rétroaction 8 et sa sortie arrive à l'entrée négative 3 du sommateur 1. Le comportement du convertisseur numérique- analogique 7 est différent selon que l'on soit en phase d'étalonnage ou en condition de fonctionnement normal car les deux entrées du sommateur 1 sont différentes. Le sommateur 1 étant généralement réalisé à l'aide de capacités commutées, ses deux entrées ne présentent pas exactement la même valeur de capacité. La figure 3 illustre un sommateur réalisé à l'aide de capacités commutées. Les interrupteurs 9, 10 et 12, 13 permettent respectivement de commuter une capacité Cj et une capacité C2 qui sont reliées à la masse 14. Le sommateur comporte deux entrées El et E2 liées respectivement aux capacités C1 et C2- Un amplificateur opérationnel 11 réalise l'opération de sommation à l'aide d'une capacité C branchée en rétroaction. Les capacités Cl et C2 sont théoriquement de même valeur. Mais en réalité, à cause des dispersions, ces valeurs sont différentes et le gain entre les deux entrées est donc différent. Pendant la phase d'étalonnage, on place donc le convertisseur numérique-analogique à l'entrée El et on mesure avec précision les valeurs injectées. Or, pendant la phase de fonctionnement normal, le convertisseur numérique-analogique inclus dans la boucle de rétroaction est placé à l'entrée E2 du sommateur. Comme les capacités Ci et C2 sont réellement différentes, les valeurs mesurées pendant la phase d'étalonnage ne sont donc pas réellement les valeurs injectées pendant la phase de fonctionnement normal. En outre, la précision de la mesure est influencée par d'éventuelles tensions d'offset pouvant exister intrinsèquement dans le convertisseur analogique-numérique sigma-delta. Ces tensions d'offset peuvent ne pas être gênantes pendant la phase de fonctionnement normal, mais elles peuvent devenir un inconvénient pendant la phase d'étalonnage puisque l'on mesure des tensions continues.However, this technique has several drawbacks related to the way in which the correction values are measured. In fact, during the calibration phase (Figure 2), the output of the digital-analog converter 7 arrives at the positive input 2 of the adder 1 while under normal operating conditions (Figure 1 with correction module) the digital converter -analogical 7 is arranged in the feedback loop 8 and its output arrives at the negative input 3 of the adder 1. The behavior of the digital-analog converter 7 is different depending on whether one is in the calibration phase or in the condition of normal operation because the two inputs of adder 1 are different. Since the summator 1 is generally produced using switched capacities, its two inputs do not have exactly the same capacity value. Figure 3 illustrates a summator produced using capacities switched. The switches 9, 10 and 12, 13 allow respectively to switch a capacitance C j and a capacitance C 2 which are connected to ground 14. The summator has two inputs El and E2 linked respectively to the capacitances C 1 and C 2 - An amplifier operational 11 performs the summing operation using a capacitor C connected in feedback. Capacities C l and C 2 are theoretically of the same value. But in reality, because of the dispersions, these values are different and the gain between the two inputs is therefore different. During the calibration phase, the digital-analog converter is therefore placed at the input El and the values injected are precisely measured. However, during the normal operating phase, the digital-analog converter included in the feedback loop is placed at the input E2 of the adder. As the capacities Ci and C 2 are really different, the values measured during the calibration phase are therefore not really the values injected during the normal operating phase. In addition, the accuracy of the measurement is influenced by possible offset voltages that may intrinsically exist in the sigma-delta analog-digital converter. These offset voltages may not be annoying during the normal operating phase, but they can become a drawback during the calibration phase since DC voltages are measured.
L'invention vise à apporter une solution à ce problème en conservant la structure du convertisseur analogique-numérique sigma- delta pendant la phase d'étalonnage et en ne faisant intervenir que des signaux numériques.The invention aims to provide a solution to this problem by preserving the structure of the sigma-delta analog-digital converter during the calibration phase and by using only digital signals.
L'invention propose un procédé de compensation de la non- linéarité d'un convertisseur analogique-numérique sigma-delta à quantification à N niveaux intégrant un convertisseur numérique- analogique dans une boucle de rétro-action. N est un nombre entier strictement supérieur à deux. Le procédé comprend une phase de fonctionnement normal dans laquelle une pluralité de valeurs numériques correspondant à une pluralité de niveaux de quantification est modifiée par des valeurs de correction Ci, i nombre entier positif compris entre 1 et N, calculées au cours d'une phase d'étalonnage. Selon une caractéristique générale de l'invention, on calcule les valeurs de correction Ci à partir des valeurs de la sortie du convertisseur analogique-numérique sigma-delta traitées numériquement, en conservant le convertisseur numérique-analogique dans la boucle de rétro-action du convertisseur analogique-numérique sigma-delta et en transformant le convertisseur analogique-numérique sigma-delta multi- bits en convertisseur analogique numérique sigma-delta à quantification à trois niveaux, par exemple modifiables. Le nombre N est un entier positif strictement supérieur à deux. Les valeurs de correction Cχ permettent de corriger les erreurs du convertisseur numérique-analogique. De préférence les corrections sont réalisées de façon instantanée au cours de la phase de fonctionnement normal.The invention proposes a method for compensating for the non-linearity of a sigma-delta analog-digital converter with quantization at N levels integrating a digital-analog converter in a feedback loop. N is an integer strictly greater than two. The method comprises a normal operating phase in which a plurality of numerical values corresponding to a plurality of quantization levels is modified by correction values Ci, i positive integer between 1 and N, calculated during a phase d 'calibration. According to a general characteristic of the invention, the correction values Ci are calculated from the values of the output of the sigma-delta analog-digital converter processed digitally, while keeping the digital-analog converter in the feedback loop of the converter. sigma-delta analog-digital converter and by transforming the multi-bit sigma-delta analog-digital converter into sigma-delta analog to digital converter with quantization at three levels, for example modifiable. The number N is a positive integer strictly greater than two. The correction values C χ make it possible to correct the errors of the digital-analog converter. Preferably, the corrections are made instantaneously during the normal operating phase.
Selon l'invention, le procédé de compensation de la non- linéarité comprend une phase d'étalonnage dans laquelle on transforme le convertisseur analogique-numérique sigma-delta multi-bits en un convertisseur analogique numérique sigma-delta à quantification à trois niveaux, Xm, XM et Xj , i allant de 1 à N-2; pendant une durée Plj, on délivre une valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta et on traite numériquement les valeurs de la sortie du convertisseur analogique-numérique sigma- delta; on réalise cette phase d'étalonnage N-2 fois en conservant les niveaux Xm et Xj j, et en prenant successivement pour le niveau Xj les N-2 niveaux autres que les niveaux Xm et Xjyj. On calcule avantageusement les valeurs de correction Cj des N-2 niveaux autres que Xm et Xp^ en utilisant les valeurs traitées, les N-2 valeurs de correction Cj étant aptes à modifier les N-2 niveaux autres que Xm et Xj j au cours de la phase de fonctionnement normal.According to the invention, the method of compensating for non-linearity comprises a calibration phase in which the multi-bit sigma-delta analog-digital converter is transformed into a sigma-delta analog to digital converter with quantization at three levels, X m , X M and X j , i ranging from 1 to N-2; for a period Pl j , a predetermined value is delivered to the input of the sigma-delta analog-digital converter and the values of the output of the sigma-delta analog-digital converter are processed digitally; this N-2 calibration phase is carried out by keeping the levels X m and X jj , and successively taking for the level X j the N-2 levels other than the levels X m and X j y j . The correction values C j of the N-2 levels other than X m and Xp ^ are advantageously calculated using the processed values, the N-2 correction values C j being able to modify the N-2 levels other than X m and X dd during the normal operating phase.
Les niveaux X^ XM et Xj sont des valeurs numériques qui seront transformées en des valeurs analogiques selon une fonction de transfert du convertisseur numérique-analogique.The levels X ^ X M and X j are digital values which will be transformed into analog values according to a transfer function of the digital-analog converter.
Le procédé peut comprendre en outre, pendant la phase d'étalonnage et avant le calcul des valeurs de correction Ci, au moins une étape F dans laquelle on transforme le convertisseur analogique- numérique sigma-delta multi-bits en un convertisseur analogique- numérique sigma-delta à quantification à deux niveaux qui sont Xm et XJ^J. Pendant une durée P2, on délivre ladite valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta et on traite numériquement les valeurs successives de la sortie du convertis- seur analogique-numérique sigma-delta. En d'autres termes, l'étape F permet d'éliminer avantageusement d'éventuelles tensions d'offset pouvant exister dans le convertisseur analogique-numérique sigma- delta.The method can further comprise, during the calibration phase and before the calculation of the correction values Ci, at least one step F in which the analog-digital sigma-delta multi-bit converter is converted into an analog-to-analog converter. sigma-delta numeric with quantization at two levels which are X m and XJ ^ J. During a period P2, said predetermined value is delivered to the input of the sigma-delta analog-digital converter and the successive values of the output of the sigma-delta analog-digital converter are digitally processed. In other words, step F makes it possible to advantageously eliminate any offset voltages that may exist in the sigma-delta analog-digital converter.
Les durées Plj peuvent par exemple être toutes égales entre elles et égales à la durée P2 lorsque l'étape F n'est réalisée qu'une seule fois.The durations Pl j can for example be all equal to each other and equal to the duration P2 when step F is carried out only once.
La réalisation de la phase d'étalonnage suppose que Xj soit différent de X^ et XM.Carrying out the calibration phase supposes that X j is different from X ^ and X M.
Selon l'invention, on transforme le convertisseur analogique- numérique sigma-delta à quantification à N niveaux en un convertisseur analogique-numérique sigma-delta avec un nombre de quantification inférieur à N en modifiant des valeurs de seuil de quantification et un traitement numérique de mise en oeuvre des comparateurs internes. En effet, dans le cas général le convertisseur analogique-numérique sigma-delta à quantification à N niveaux est transformé en convertisseur analogique-numérique sigma-delta à quantification à trois niveaux, et dans le cas optionnel de réalisation de l'étape F (correction de tensions d'offset), il est également transformé en un convertisseur analogique-numérique sigma-delta à quantification à deux niveaux.According to the invention, the analog-digital sigma-delta converter with quantization at N levels is transformed into an analog-digital converter sigma-delta with a quantization number less than N by modifying quantization threshold values and a digital processing of implementation of internal comparators. Indeed, in the general case the sigma-delta analog-digital converter with quantization at N levels is transformed into sigma-delta analog-digital converter with quantization at three levels, and in the optional case of carrying out step F (correction offset voltages), it is also transformed into a sigma-delta analog-digital converter with quantization at two levels.
Selon une caractéristique avantageuse de l'invention, les niveaux X^ et XM sont respectivement la valeur minimum et la valeur maximum des N niveaux de quantification.According to an advantageous characteristic of the invention, the levels X ^ and X M are respectively the minimum value and the maximum value of the N quantization levels.
Selon un mode de mise en oeuvre de l'invention, au cours de la phase de fonctionnement normal, pour chaque niveau Xj se présentant à la sortie du quantificateur, on ajoute à ce niveau Xj sa valeur de correction Cy Ainsi la valeur numérique après correction est sensiblement égale à la valeur analogique à la sortie du convertisseur numérique-analogique. Selon une variante avantageuse de l'invention, ladite valeur prédéterminée est égale à zéro et au cours de la phase d'étalonnage, pendant la durée Plj pour chaque niveau Xj, on comptabilise à la sortie du convertisseur analogique-numérique sigma-delta (A2) le nombre Nj de valeurs égales à Xj, le nombre total NTj de toutes les valeurs sorties et on effectue une somme Slj des NT; valeurs. Les durées Plj, n'étant pas a priori toutes égales, peuvent dépendre de chaque niveau intermédiaire Xj. Dans ce cas, on peut réaliser N-2 fois l'étape F de la phase d'étalonnage en prenant pour chaque réalisation une durée P2; égale à chaque durée Pl; et on effectue une somme dans S2j de toutes les valeurs sortant du convertisseur analogique-numérique sigma-deltaAccording to an embodiment of the invention, during the normal operating phase, for each level X j occurring at the output of the quantizer, there is added to this level X j its correction value C y Thus the value digital after correction is substantially equal to the analog value at the output of the digital-analog converter. According to an advantageous variant of the invention, said value predetermined is equal to zero and during the calibration phase, during the duration Pl j for each level X j , the number N j of values equal to is counted at the output of the sigma-delta analog-digital converter (A2) X j , the total number NT j of all the output values and a sum Sl j of the NT is made ; values. The durations Pl j , not being a priori all equal, can depend on each intermediate level X j . In this case, step F of the calibration phase can be performed N-2 times by taking a duration P2 for each embodiment; equal to each duration Pl ; and we add up in S2 j all the values coming out of the sigma-delta analog-digital converter
(A2) au cours de chaque réalisation. Puis on calcule une valeur de correction C; correspondant à la valeur Xj par :(A2) during each realization. Then a correction value C is calculated ; corresponding to the value X j by:
S2- - S IS2- - S I
Cj = lτ-, ' ( i allant de 1 à N-2 ) NiC j = l τ-, '(i ranging from 1 to N-2) N i
De préférence, la durée Plj, pour chaque niveau Xj, est égale à la durée nécessaire à la comptabilisation à la sortie du convertisseur analogique-numérique sigma-delta du nombre Nj de valeurs égales à Xj, jusqu'à ce que le nombre Nj soit égal à un nombre donné NQ.Preferably, the duration Pl j , for each level X j , is equal to the duration necessary for the counting at the output of the analog-digital converter sigma-delta of the number N j of values equal to X j , until the number N j is equal to a given number N Q.
Dans le cas où on ne réaliserait qu'une seule fois l'étape F (toutes les étapes Plj sont égales entre elles et égales à P2), on aurait une seule somme S2 et on pourrait calculer Ci par :In the case where we would only carry out step F once (all the steps Pl j are equal to each other and equal to P2), we would have a single sum S2 and we could calculate Ci by:
p _ S2 ~ S l' ( i allant de 1 à N-2 )p _ S2 ~ S l '(i going from 1 to N-2)
Li - N, L i - N,
Plusieurs variantes sont en effet possibles pour le calcul des valeurs de correction Ci. L'invention propose également un système de compensation de la non-linéarité d'un convertisseur analogique-numérique sigma- delta à quantification à N niveaux comprenant notamment un convertisseur numérique-analogique et un filtre numérique. Selon une caractéristique générale de l'invention, le système comprend des moyens de mise en oeuvre pour réaliser les différentes phases décrites précédemment.Several variants are indeed possible for the calculation of the correction values Ci. The invention also proposes a system for compensating for the non-linearity of an analog-digital sigma-delta converter with quantization at N levels comprising in particular a digital converter analog and a digital filter. According to a general characteristic of the invention, the system comprises means of implementation for carrying out the different phases described previously.
Dans un mode de réalisation préféré, les moyens de mise en oeuvre comprennent :In a preferred embodiment, the means of implementation include:
- des moyens de comptage pour compter les valeurs sortant du convertisseur analogique-numérique sigma-delta,- counting means for counting the values leaving the sigma-delta analog-digital converter,
- au moins un accumulateur pour sommer les valeurs sortant du convertisseur analogique-numérique sigma-delta,- at least one accumulator for summing the values leaving the sigma-delta analog-digital converter,
- des moyens de stockage pour mémoriser des nombres délivrés par les moyens de comptage et l'accumulateur, - un moyen de traitement pour effectuer des calculs à partir des nombres mémorisés et pour générer des signaux de commande dans le système afin de piloter les différentes phases,- storage means for storing numbers delivered by the counting means and the accumulator, - a processing means for performing calculations from the stored numbers and for generating control signals in the system in order to control the different phases ,
- un module de correction interposé entre le quantificateur et le filtre numérique et communiquant avec le moyen de traitement, - des comparateurs et un module de traitement numérique internes au quantificateur à N niveaux et capables de transformer le quantificateur en un quantificateur à niveaux inférieurs à N.- a correction module interposed between the quantizer and the digital filter and communicating with the processing means, - comparators and a digital processing module internal to the quantizer at N levels and capable of transforming the quantifier into a quantifier at levels lower than N .
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de mise en oeuvre nullement limitatif, et des dessins annexés, sur lesquels :Other advantages and characteristics of the invention will appear on examining the detailed description of a mode of implementation which is in no way limitative, and the appended drawings, in which:
- la figure 4 est un schéma de la structure générale du convertisseur analogique-numérique sigma-delta selon l'invention;- Figure 4 is a diagram of the general structure of the sigma-delta analog-digital converter according to the invention;
- la figure 5 est une vue schématique d'un quantificateur à trois niveaux selon l'invention. - les figures 6a et 6b illustrent le résultat de la transformation d'un quantificateur à cinq niveaux en un quantificateur à trois niveaux.- Figure 5 is a schematic view of a three-level quantizer according to the invention. - Figures 6a and 6b illustrate the result of the transformation of a five-level quantifier into a three-level quantifier.
Bien que l'invention n'y soit pas limitée, on va maintenant décrire un exemple du procédé et du système selon l'invention destiné à la compensation de la non-linéarité d'un convertisseur analogique- numérique sigma-delta à quantification à trois niveaux.Although the invention is not limited thereto, we will now describe an example of the method and system according to the invention intended for compensating for the non-linearity of a three-quantization sigma-delta analog-digital converter. levels.
Le schéma de la figure 4 se compose de trois parties. Une première partie Al concernant des signaux d'entrée, une seconde partie A2 concernant le convertisseur analogique-numérique sigma-delta en lui-même, et une troisième partie A3 concernant un système de pilotage.The diagram in Figure 4 consists of three parts. A first part A1 relating to input signals, a second part A2 relating to the sigma-delta analog-digital converter itself, and a third part A3 relating to a signaling system piloting.
La première partie Al comporte une entrée 15 de valeur égale à zéro et utilisée lors d'une phase d'étalonnage et une entrée 16 recevant le signal analogique devant être numérisé par le convertisseur analogique-numérique sigma-delta. Un commutateur 17 permet de se connecter soit à l'entrée 15, soit à l'entrée 16.The first part A1 has an input 15 of value equal to zero and used during a calibration phase and an input 16 receiving the analog signal to be digitized by the sigma-delta analog-digital converter. A switch 17 makes it possible to connect either to input 15 or to input 16.
Dans la seconde partie A2, un signal venant des entrées 15 ou 16 passe par l'entrée positive 18a d'un sommateur 19. Un filtre de mise en forme de bruit 20 récupère le signal de sortie du sommateur 19. Le signal 21 sortant du filtre de mise en forme de bruit 20 est un signal que l'on délivre à l'entrée d'un quantificateur 22 comportant trois niveaux de quantification : -1 ; 0 et 1. Ce quantificateur 22 génère un signal numérique 23 qui, lors d'une phase de fonctionnement normal, est délivré à l'entrée d'un module correcteur 27 au moyen d'un commutateur 26. Le signal de sortie du module-correcteur 27 passe ensuite par un filtre numérique 28 afin d'être sous-échantillonné. Le sous-échantillonnage permet de se ramener autour de la fréquence de Nyquist. Le signal numérique 23 passe également par une boucle de rétroaction 25 comportant un convertisseur numérique-analogique 24 dont le signal de sortie est envoyé à l'entrée négative 18b du sommateur 19.In the second part A2, a signal coming from the inputs 15 or 16 passes through the positive input 18a of an adder 19. A noise shaping filter 20 recovers the output signal from the adder 19. The signal 21 leaving the noise shaping filter 20 is a signal which is delivered to the input of a quantizer 22 comprising three quantization levels: -1; 0 and 1. This quantizer 22 generates a digital signal 23 which, during a normal operating phase, is delivered to the input of a corrector module 27 by means of a switch 26. The output signal of the module- corrector 27 then passes through a digital filter 28 in order to be sub-sampled. The subsampling allows to bring back around the frequency of Nyquist. The digital signal 23 also passes through a feedback loop 25 comprising a digital-analog converter 24, the output signal of which is sent to the negative input 18b of the adder 19.
La troisième partie A3 est un dispositif de pilotage comportant un accumulateur 29, un compteur 30 et un second compteur 31, qui sont tous les trois reliés à un module de mémoire vive 32 connecté à un module de traitement numérique 33. Ce module de traitement numérique 33 permet d'effectuer des calculs et de générer des signaux de données 35 vers le module correcteur 27 du convertisseur analogique-numérique sigma-delta et des signaux de commande 34 vers le quantificateur 22 et les commutateurs 17 et 26. En fonctionnement normal, le convertisseur numérique- analogique 24 reçoit trois valeurs numériques différentes ( par exemple sous forme de deux bits codant 01, 00 et 10 représentant les valeurs -1, 0 et 1 ) et les convertit en trois valeurs analogiques qui devraient prendre idéalement les valeurs -1 ; 0 et 1. Généralement les trois points analogiques obtenus ne correspondent pas idéalement aux valeurs -1, 0 et 1. On peut par exemple corriger la valeur analogique sortant du convertisseur numérique-analogique dont la valeur idéale est 0. La correction du point 0 est indépendante de la valeur zéro à l'entrée 15. En effet, il est possible de corriger les points +1 ou -1 en ayant toujours à l'entrée 15 la valeur zéro.The third part A3 is a control device comprising an accumulator 29, a counter 30 and a second counter 31, all of which are connected to a random access memory module 32 connected to a digital processing module 33. This digital processing module 33 makes it possible to perform calculations and generate data signals 35 to the corrector module 27 of the sigma-delta analog-digital converter and control signals 34 to the quantizer 22 and the switches 17 and 26. In normal operation, the digital-analog converter 24 receives three different digital values (for example in the form of two bits coding 01, 00 and 10 representing the values -1, 0 and 1) and converts them into three analog values which should ideally take the values -1; 0 and 1. Generally the three analog points obtained do not do not ideally correspond to the values -1, 0 and 1. One can for example correct the analog value leaving the digital-analog converter whose ideal value is 0. The correction of point 0 is independent of the zero value at input 15. Indeed, it is possible to correct points +1 or -1 by always having the value zero at input 15.
Lors de la première phase d'étalonnage, le commutateur 17 est basculé vers l'entrée 15 de valeur zéro, et le commutateur 26 est basculé vers une entrée 36 commune à l'accumulateur 29, au compteur 30 et au second compteur 31. Le quantificateur 22 fonctionne selon un mode de quantification à trois niveaux. On compte alors à l'aide du compteur 31 le nombre NQ de 0 (point à corriger) contenus dans le signal numérique 23 transitant par l'entrée 36 jusqu'au compteur 31. On effectue le comptage jusqu'à ce que le nombre NQ atteigne un nombre prédéterminé. On choisit ce nombre prédéterminé comme une puissance de deux afin de faciliter les calculs ultérieurs. On le prend égal à 218 par exemple, soit 262 144.During the first calibration phase, the switch 17 is switched to the input 15 of zero value, and the switch 26 is switched to an input 36 common to the accumulator 29, to the counter 30 and to the second counter 31. The quantizer 22 operates in a three-level quantization mode. Using the counter 31, the number N Q of 0 (point to be corrected) contained in the digital signal 23 passing through the input 36 to the counter 31 is counted. The counting is carried out until the number N Q reaches a predetermined number. This predetermined number is chosen as a power of two in order to facilitate subsequent calculations. We take it equal to 2 18 for example, or 262,144.
A l'aide de l'accumulateur 29, on calcule la somme SI des valeurs du signal de sortie du quantificateur 22. On mémorise cette somme S I dans la mémoire vive 32 ainsi que le nombre de points Nj qui ont été générés par le quantificateur 22 et comptés à l'aide du deuxième compteur 30. La valeur 21S est choisie suffisamment grande de façon à avoir une bonne précision sur les valeurs mémorisées.Using the accumulator 29, the sum SI of the values of the output signal of the quantizer 22 is calculated. This sum SI is stored in the RAM 32 as well as the number of points N j which have been generated by the quantizer 22 and counted using the second counter 30. The value 2 1S is chosen large enough so as to have good precision on the stored values.
La deuxième phase d'étalonnage consiste à transformer le convertisseur analogique-numérique sigma-delta à quantification à trois niveaux en un convertisseur analogique-numérique sigma-delta à quantification à deux niveaux. Pour cela, il suffit de transformer le quantificateur 22 à trois niveaux en un quantificateur à deux niveaux. Les deux niveaux étant les points -1 et +1. Le commutateur 17 est toujours basculé sur l'entrée 15 et le commutateur 26 est toujours basculé sur l'entrée 36. Pendant cette phase, on fait fonctionner le convertisseur analogique-numérique sigma-delta, avec zéro à l'entrée, pendant Nj échantillons. On calcule également la somme S2 des Nj échantillons sortis à l'aide de l'accumulateur 29. Puis, on calcule finalement une valeur de correction du point zéro par : C = (S2 - S 1)/N0.The second calibration phase consists of transforming the three-level quantization sigma-delta analog-digital converter into a two-level quantization sigma-delta analog-digital converter. To do this, it suffices to transform the three-level quantifier 22 into a two-level quantifier. The two levels being the points -1 and +1. Switch 17 is always switched to input 15 and switch 26 is always switched to input 36. During this phase, the sigma-delta analog-digital converter is operated, with zero at the input, for N j samples. The sum S2 of the N j samples output is also calculated using the accumulator 29. Then, finally, a zero point correction value is calculated by: C = (S2 - S 1) / N 0 .
La division se fait simplement dans le module de traitement numérique 33 car on a pris soin de choisir une puissance de deux pourThe division is done simply in the digital processing module 33 because we took care to choose a power of two for
N0. La valeur C est ensuite sauvegardée en mémoire 32 qui comporte en fait trois sous-compartiments dans lesquels on a sauvegardé le nombre N1? la somme S I et la valeur C.N 0 . The value C is then saved in memory 32 which in fact comprises three sub-compartments in which the number N 1 has been saved ? the sum SI and the value C.
Une fois ces deux phases d'étalonnage réalisées, on passe ensuite à la phase de fonctionnement normal du convertisseur analogique-numérique sigma-delta à quantification à trois niveaux. Le commutateur 17 est basculé sur l'entrée 16, le commutateur 26 est basculé sur le module correcteur 27 et le quantificateur 22 fonctionne avec trois niveaux de quantification -1, 0 et +1. Le signal analogique devant être numérisé arrive donc par l'entrée 16, puis ressort du quantificateur 22 sous forme numérique en un signal 23 qui est modifié par le module correcteur 27, puis filtré numériquement par le module 28. Le module correcteur 27 fonctionne selon un algorithme pouvant être résumé dans le tableau ci-dessous :Once these two calibration phases have been carried out, we then move on to the normal operating phase of the sigma-delta analog-digital converter with quantization at three levels. The switch 17 is toggled on the input 16, the switch 26 is toggled on the corrector module 27 and the quantizer 22 operates with three quantization levels -1, 0 and +1. The analog signal to be digitized therefore arrives via input 16, then leaves the quantizer 22 in digital form into a signal 23 which is modified by the corrector module 27, then digitally filtered by the module 28. The corrector module 27 operates according to a algorithm which can be summarized in the table below:
entrée sortieenter exit
1 11 1
0 0 + C0 0 + C
- 1 - 1- 1 - 1
Ainsi, si la valeur numérique 0 est présente à la sortie du quantificateur 22, elle sera remplacée par sa valeur de correction C à la sortie du module correcteur 27.Thus, if the digital value 0 is present at the output of the quantizer 22, it will be replaced by its correction value C at the output of the corrector module 27.
La figure 5 montre le quantificateur 22 à trois niveaux composé de deux comparateurs 37 et 38 et d'un module de traitement numérique 39. Le comparateur 37 possède deux entrées dont la première reçoit le signal 21 venant du filtre de mise en forme de bruit 20, et la seconde entrée est maintenue à une tension V fixe égale à une tension de seuil de quantification positive. Le comparateur 38 possède également deux entrées dont la première reçoit également le signal 21, et la seconde entrée du comparateur 38 est maintenue à une tension égale à -V. La sortie du comparateur 37 et celle du comparateur 38 entrent dans le module de traitement numérique 39 générant le signal de sortie numérique 23. Lorsque la valeur du signal d'entrée 21 est supérieure à V, le signal numérique 23 prend la valeur de +1. Lorsque la valeur du signal d'entrée 21 est inférieure à -V, le signal 23 prend la valeur de -1. Lorsque la valeur du signal d'entrée 21 est comprise entre -V et V, le signal 23 est équivalent à 0. Le module de traitement numérique 39 est régi par l'algorithme suivant :FIG. 5 shows the three-level quantizer 22 composed of two comparators 37 and 38 and a digital processing module 39. The comparator 37 has two inputs, the first of which receives the signal 21 coming from the noise shaping filter 20 , and the second input is maintained at a fixed voltage V equal to a positive quantization threshold voltage. Comparator 38 also has two inputs, the first of which also receives signal 21, and the second input of comparator 38 is maintained at a voltage equal to -V. The output of comparator 37 and that of comparator 38 enter the digital processing module 39 generating the digital output signal 23. When the value of the input signal 21 is greater than V, the digital signal 23 takes the value of +1 . When the value of the input signal 21 is less than -V, the signal 23 takes the value of -1. When the value of the input signal 21 is between -V and V, the signal 23 is equivalent to 0. The digital processing module 39 is governed by the following algorithm:
+1 = S37+1 = S 37
0 : = S37-S380: = S 37- S 38
-1 = s38 -1 = s 38
537 étant la sortie du comparateur 375 37 being the output of comparator 37
538 étant la sortie du comparateur 38. Pour transformer le quantificateur 22 à trois niveaux en un quantificateur à deux niveaux, on remplace les valeurs V et -V sur les secondes entrées des comparateurs 37 et 38 par une valeur nulle, et on modifie l'algorithme du module de traitement numérique 39 de sorte que lorsque la valeur du signal d'entrée 21 est positive, le signal 23 est équivalent à +1, et lorsque la valeur du signal d'entrée 21 est négative, le signal 23 est équivalent à -1. Pour cela, l'algorithme du module de traitement numérique 39 est le suivant :5 38 being the output of comparator 38. To transform the three-level quantizer 22 into a two-level quantizer, we replace the values V and -V on the second inputs of comparators 37 and 38 with a zero value, and we modify l algorithm of the digital processing module 39 so that when the value of the input signal 21 is positive, the signal 23 is equivalent to +1, and when the value of the input signal 21 is negative, the signal 23 is equivalent at -1. For this, the algorithm of the digital processing module 39 is as follows:
+ 1 =_£37+ 1 = _ £ 37
-1 = s37 En fait, on utilise que le comparateur 37, le comparateur 38 est rendu invisible.-1 = s 37 In fact, we use that comparator 37, comparator 38 is made invisible.
Le convertisseur analogique-numérique sigma-delta ainsi décrit permet de compenser la non-linéarité du convertisseur numérique- analogique en réalisant une phase d'étalonnage sans modification de la structure du convertisseur analogique-numérique sigma-delta.The sigma-delta analog-digital converter thus described makes it possible to compensate for the non-linearity of the digital-analog converter by performing a calibration phase without modifying the structure of the sigma-delta analog-digital converter.
Les figures 6a et 6b montrent la transformation du quantificateur à cinq niveaux en un quantificateur à trois niveaux.Figures 6a and 6b show the transformation of the five-level quantifier into a three-level quantifier.
L'axe des abscisses E représente le signal d'entrée 7 et l'axe des ordonnées S représente le signal de sortie 9. La figure 6a représente la fonction de transfert d'un quantificateur à cinq niveaux (-1 ; -0,5; 0; 0,5; 1). Tout signal d'entrée ayant par exemple une valeur comprise entre deux valeurs positive vl et v2 délimitant un intervalle de valeurs sur l'axe des abscisses E sera converti en un signal numérique de valeur égale à 0,5 sur l'axe des ordonnées S. Désirant corriger le niveau zéro en transformant le quantificateur en trois niveaux, on supprime les niveaux intermédiaires (-0,5 et 0,5) conformément à la figure 6b. Les trois niveaux restants sont donc (-1 ; 0; 1).The abscissa axis E represents the input signal 7 and the ordinate axis S represents the output signal 9. FIG. 6a represents the transfer function of a five-level quantifier (-1; -0.5; 0; 0.5; 1). Any input signal having for example a value between two positive values vl and v2 delimiting a range of values on the abscissa axis E will be converted into a digital signal with a value equal to 0.5 on the ordinate axis S Desiring to correct the zero level by transforming the quantifier into three levels, the intermediate levels (-0.5 and 0.5) are deleted in accordance with FIG. 6b. The three remaining levels are therefore (-1; 0; 1).
A titre d'exemple, un convertisseur analogique-numérique sigma-delta à quantification à trois niveaux échantillonné à une fréquence de 2048 kHz possède en simulation, pour un signal à convertir d'amplitude maximum et sans correction selon l'invention, un rapport signal/bruit de 46 dB. En appliquant la première phase d'étalonnage avec NQ= 262 144, on obtient un N1 = 372 522 et la somme S I = - 6408.By way of example, a sigma-delta analog-digital converter with quantization at three levels sampled at a frequency of 2048 kHz has in simulation, for a signal to be converted of maximum amplitude and without correction according to the invention, a signal ratio / noise of 46 dB. By applying the first calibration phase with N Q = 262,144, we obtain an N 1 = 372,522 and the sum SI = - 6408.
En effectuant la deuxième phase d'étalonnage, on obtient une somme S2 = - 3116 et la valeur C de correction du point 0 telle que : C = (S2-S1)/N0 = 3292/262144.By performing the second calibration phase, we obtain a sum S2 = - 3116 and the value C for correction of point 0 such as: C = (S2-S1) / N 0 = 3292/262144.
Puis, en fonctionnement normal avec une correction selon l'invention, on obtient, pour un signal à convertir d'amplitude maximum, un rapport signal bruit de 105 dB.Then, in normal operation with a correction according to the invention, a signal-to-noise ratio of 105 dB is obtained for a signal to be converted of maximum amplitude.
Le procédé ainsi décrit permet de réaliser une phase d'étalonnage à l'aide d'un quantificateur à trois niveaux puis à deux niveaux tout en conservant la structure générale du convertisseur analogique-numérique sigma-delta. La phase d'étalonnage est réalisée simplement en pilotant les différents commutateurs. The method thus described makes it possible to carry out a calibration phase using a quantizer at three levels then at two levels while retaining the general structure of the analog-digital converter sigma-delta. The calibration phase is carried out simply by controlling the various switches.

Claims

REVENDICATIONS
1. Procédé de compensation de la non-linéarité d'un convertisseur analogique-numérique sigma-delta (A2) à quantification à N niveaux, intégrant un convertisseur numérique-analogique (24) dans une boucle de rétro-action (25), comprenant une phase de fonctionnement normal dans laquelle une pluralité de valeurs numériques correspondant à une pluralité de niveaux de quantification est modifiée par des valeurs de correction Ci, i nombre entier positif compris entre 1 et N, calculées au cours d'une phase d'étalonnage, caractérisé par le fait qu'on calcule les valeurs de correction Ci à partir des valeurs de la sortie du convertisseur analogique-numérique sigma- delta (A2) traitées numériquement, en conservant le convertisseur numérique-analogique (24) dans la boucle de rétro-action (25) du convertisseur analogique-numérique sigma-delta (A2) et en transformant le convertisseur analogique-numérique sigma-delta (A2) multi-bits en convertisseur analogique numérique sigma-delta à quantification à trois niveaux.1. Method for compensating for the non-linearity of a sigma-delta analog-digital converter (A2) with N-level quantization, integrating a digital-analog converter (24) in a feedback loop (25), comprising a normal operating phase in which a plurality of digital values corresponding to a plurality of quantization levels is modified by correction values Ci, i positive integer between 1 and N, calculated during a calibration phase, characterized by the fact that the correction values Ci are calculated from the values of the output of the sigma-delta analog-digital converter (A2) processed digitally, keeping the digital-analog converter (24) in the feedback loop action (25) of the sigma-delta analog-to-digital converter (A2) and transforming the multi-bit sigma-delta (A2) analog-to-digital converter into analog-to-digital converter if gma-delta with quantification at three levels.
2. Procédé selon la revendication 1, caractérisé par le fait que pendant la phase d'étalonnage, on transforme le convertisseur analogique-numérique sigma-delta (A2) multi-bits en un convertisseur analogique numérique sigma-delta à quantification à trois niveaux, ^, XM et Xj , i allant de 1 à N-2; pendant une durée Pli? on délivre une valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta (A2) et on traite numériquement les valeurs de la sortie du convertisseur analogique-numérique sigma-delta (A2); on réalise cette phase d'étalonnage N-2 fois en conservant les niveaux Xm et Xjyj, et en prenant successivement pour le niveau Xj les N-2 niveaux autres que les niveaux Xm et Xj^; et par le fait qu'on calcule les valeurs de correction Cj des N-2 niveaux autres que Xm et Xj j en utilisant les valeurs traitées, les N-2 valeurs de correction Cj étant aptes à modifier les N-2 niveaux autres que Xm et Xj j au cours de la phase de fonctionnement normal.2. Method according to claim 1, characterized in that during the calibration phase, the multi-bit sigma-delta analog-digital converter (A2) is transformed into a sigma-delta analog to digital converter with quantization at three levels, ^, X M and X j , i ranging from 1 to N-2; for a period Pl i? a predetermined value is delivered to the input of the sigma-delta analog-digital converter (A2) and the values of the output of the sigma-delta analog-digital converter (A2) are digitally processed; this N-2 calibration phase is carried out by keeping the levels X m and X j y j , and taking successively for the level X j the N-2 levels other than the levels X m and X j ^; and by the fact that the correction values Cj of the N-2 levels other than X m and X jj are calculated using the processed values, the N-2 correction values C j being able to modify the N-2 levels other than X m and X dd during the normal operating phase.
3. Procédé selon la revendication 2, caractérisé par le fait qu'il comprend en outre pendant la phase d'étalonnage et avant le calcul des valeurs de correction Ci, au moins une étape F dans laquelle on transforme le convertisseur analogique-numérique sigma-delta (A2) multi-bits en un convertisseur analogique-numérique sigma-delta à quantification à deux niveaux qui sont Xm et Xj j, pendant une durée P2, on délivre ladite valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta (A2) et on traite numériquement les valeurs successives de la sortie du convertisseur analogique-numérique sigma-delta (A2).3. Method according to claim 2, characterized in that it further comprises during the calibration phase and before the calculation correction values Ci, at least one step F in which the multi-bit sigma-delta analog-digital converter (A2) is transformed into a sigma-delta analog-digital converter with quantization at two levels which are X m and X jj , for a period P2, said predetermined value is delivered to the input of the sigma-delta analog-digital converter (A2) and the successive values of the output of the sigma-delta analog-digital converter (A2) are digitally processed.
4. Procédé selon les revendications précédentes, caractérisé par le fait qu'on transforme le convertisseur analogique-numérique sigma-delta (A2) à quantification à N niveaux en un convertisseur analogique-numérique sigma-delta avec un nombre de quantification inférieur à N en modifiant des valeurs de seuil de quantification ( +V, -V) et un traitement numérique (39) de mise en oeuvre des comparateurs internes (37, 38).4. Method according to the preceding claims, characterized in that the sigma-delta analog-digital converter (A2) with quantization at N levels is transformed into a sigma-delta analog-digital converter with a quantization number less than N in modifying quantization threshold values (+ V, -V) and digital processing (39) for implementing internal comparators (37, 38).
5. Procédé selon l'une des revendications 2, 3 et 4, caractérisé par le fait que les niveaux ^j et XM sont respectivement la valeur minimum et la valeur maximum des N niveaux de quantification.5. Method according to one of claims 2, 3 and 4, characterized in that the levels ^ j and X M are respectively the minimum value and the maximum value of the N quantization levels.
6. Procédé selon l'une des revendications 2-5, caractérisé par le fait qu'au cours de la phase de fonctionnement normal, pour chaque niveau Xj se présentant à la sortie du quantificateur (22), on ajoute à ce niveau Xj sa valeur de correction Cj.6. Method according to one of claims 2-5, characterized in that during the normal operating phase, for each level X j occurring at the output of the quantizer (22), this level X is added j its correction value C j .
7. Procédé selon l'une des revendications 2-6, caractérisé par le fait que ladite valeur prédéterminée est égale à zéro et par le fait qu'au cours de la phase d'étalonnage, pendant la durée Plj pour chaque niveau Xj, on comptabilise à la sortie du convertisseur analogique- numérique sigma-delta (A2) le nombre Nj de valeurs égales à Xj, le nombre total NTj de toutes les valeurs sorties et on effectue une somme Slj des NTj valeurs.7. Method according to one of claims 2-6, characterized in that said predetermined value is equal to zero and in that during the calibration phase, during the period Pl j for each level X j , the number N j of values equal to X j , the total number NT j of all the output values are counted at the output of the sigma-delta analog-digital converter (A2) and a sum Sl j of the NT j values is performed.
8. Procédé selon la revendication 6, caractérisé par le fait qu'on réalise N-2 fois l'étape F de la phase d'étalonnage en prenant pour chaque réalisation une durée P2j égale à chaque durée Plj et on effectue une somme dans S2j de toutes les valeurs sortant du convertisseur analogique-numérique sigma-delta (A2) au cours de chaque réalisation, puis on calcule une valeur de correction Cj correspondant à la valeur Xj par :8. Method according to claim 6, characterized in that one carries out N-2 times step F of the calibration phase by taking for each realization a duration P2 j equal to each duration Pl j and a sum is carried out in S2 j of all the values leaving the analog-digital converter sigma-delta (A2) during each realization, then a correction value C j is calculated corresponding to the value X j by:
_ _
9. Procédé selon l'une des revendications 7 et 8, caractérisé par le fait que la durée Plj, pour chaque niveau Xj, est égale à la durée nécessaire à la comptabilisation à la sortie du convertisseur analogique- numérique sigma-delta (A2) du nombre Nj de valeurs égales à Xj, jusqu'à ce que le nombre Nj soit égal à un nombre donné NQ.9. Method according to one of claims 7 and 8, characterized in that the duration Pl j , for each level X j , is equal to the duration necessary for accounting at the output of the analog-digital converter sigma-delta ( A2) of the number N j of values equal to X j , until the number N j is equal to a given number N Q.
10. Système de compensation de la non-linéarité d'un convertisseur analogique-numérique sigma-delta (A2) à quantification à N niveaux comprenant un convertisseur numérique-analogique (24) dans une boucle de rétro-action et un filtre numérique (28), caractérisé par le fait qu'il comprend également :10. System for compensating for the non-linearity of a sigma-delta analog-digital converter (A2) with N-level quantization comprising a digital-analog converter (24) in a feedback loop and a digital filter (28 ), characterized in that it also includes:
- des moyens de mise en oeuvre pour calculer, au cours d'une phase d'étalonnage, des valeurs de correction Ci, i nombre entier positif compris entre 1 et N, à partir des valeurs de la sortie du convertisseur analogique-numérique sigma-delta (A2) traitées numériquement, en conservant le convertisseur numérique-analogique dans la boucle de rétro-action du convertisseur analogique-numérique sigma-delta (A2) et en transformant le convertisseur analogique-numérique sigma-delta (A2) multi-bits en convertisseur analogique numérique sigma-delta à quantification à trois niveaux, et modifier, au cours d'une phase de fonctionnement normal, une pluralité de valeurs numériques correspondant à une pluralité de niveaux de quantification par les valeurs de correction Ci.implementation means for calculating, during a calibration phase, correction values Ci, i positive integer between 1 and N, from the values of the output of the analog-digital converter sigma- delta (A2) digitally processed, keeping the digital-to-analog converter in the feedback loop of the sigma-delta (A2) analog-to-digital converter and transforming the multi-bit sigma-delta (A2) analog-to-digital converter into sigma-delta analog digital converter with quantization at three levels, and modifying, during a normal operating phase, a plurality of digital values corresponding to a plurality of quantization levels by the correction values Ci.
11. Système selon la revendication 10, caractérisé par le fait que les moyens de mise en oeuvre comprennent :11. System according to claim 10, characterized in that the means of implementation comprise:
- des moyens de comptage (30, 31) pour compter les valeurs sortant du convertisseur analogique-numérique sigma-delta (A2),- counting means (30, 31) for counting the values leaving the sigma-delta analog-digital converter (A2),
- au moins un accumulateur (29) pour sommer les valeurs sortant du convertisseur analogique-numérique sigma-delta (A2), - des moyens de stockage (32) pour mémoriser des nombres délivrés par les moyens de comptage (30, 31) et l'accumulateur (29),- at least one accumulator (29) for summing the values leaving the sigma-delta analog-digital converter (A2), - storage means (32) for memorizing numbers delivered by the counting means (30, 31) and the accumulator (29),
- un moyen de traitement (33) pour effectuer des calculs à partir des nombres mémorisés et pour générer des signaux de commande dans le système afin de piloter les différentes phases, - un module de correction (27) interposé entre le quantificateur (22) et le filtre numérique (28) et communiquant avec le moyen de traitement (33),- a processing means (33) for carrying out calculations from the stored numbers and for generating control signals in the system in order to control the different phases, - a correction module (27) interposed between the quantizer (22) and the digital filter (28) and communicating with the processing means (33),
- des comparateurs (37, 38) et un module de traitement numérique (25) internes au quantificateur (22) à N niveaux et capables de transformer le quantificateur en un quantificateur à niveaux inférieurs à N. - comparators (37, 38) and a digital processing module (25) internal to the quantifier (22) with N levels and capable of transforming the quantifier into a quantifier with levels lower than N.
EP00945993A 1999-06-29 2000-06-23 Method for compensating non-linearity of a sigma-delta analog-to-digital converter Withdrawn EP1192718A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9908323A FR2795889B1 (en) 1999-06-29 1999-06-29 METHOD AND SYSTEM FOR COMPENSATING FOR THE NON-LINEARITY OF A SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER
FR9908323 1999-06-29
PCT/FR2000/001754 WO2001001578A1 (en) 1999-06-29 2000-06-23 Method for compensating non-linearity of a sigma-delta analog-to-digital converter

Publications (1)

Publication Number Publication Date
EP1192718A1 true EP1192718A1 (en) 2002-04-03

Family

ID=9547448

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00945993A Withdrawn EP1192718A1 (en) 1999-06-29 2000-06-23 Method for compensating non-linearity of a sigma-delta analog-to-digital converter

Country Status (4)

Country Link
US (2) USRE42387E1 (en)
EP (1) EP1192718A1 (en)
FR (1) FR2795889B1 (en)
WO (1) WO2001001578A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1472791B1 (en) * 2002-01-30 2006-09-06 Koninklijke Philips Electronics N.V. Electronic circuit with a sigma delta a/d converter
US6980139B2 (en) * 2002-08-29 2005-12-27 Infineon Technologies Ag Sigma-delta-modulator
DE60235172D1 (en) * 2002-11-06 2010-03-11 Freescale Semiconductor Inc Converter, circuit and method for compensating for inaccuracies in a sigma delta converter
US8019035B2 (en) * 2003-08-05 2011-09-13 Stmicroelectronics Nv Noise shaped interpolator and decimator apparatus and method
FR2878393B1 (en) 2004-11-23 2007-01-12 Commissariat Energie Atomique METHOD AND DEVICE FOR COMPENSATING FOR IMBALANCES OF A RECEIVER
FR2904711B1 (en) * 2006-08-04 2008-12-19 Commissariat Energie Atomique METHOD FOR DIGITAL COMPENSATION OF NON-LINEARITIES IN A COMMUNICATION SYSTEM AND RECEIVER DEVICE
DE102011085547B4 (en) * 2011-11-02 2021-07-22 Robert Bosch Gmbh Device and method for correcting a sensor signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797749B2 (en) * 1986-05-16 1995-10-18 沖電気工業株式会社 Delta-sigma modulation circuit of analog digital converter
JPH03143027A (en) 1989-10-27 1991-06-18 Fujitsu Ltd Ternary output type d/a converter
US5257026A (en) * 1992-04-17 1993-10-26 Crystal Semiconductor, Inc. Method and apparatus for calibrating a multi-bit delta-sigma modular
KR100196518B1 (en) 1996-10-25 1999-06-15 김영환 Delta sigma modulator
US5781137A (en) * 1996-12-23 1998-07-14 National Instruments Corporation System and method for reducing errors in a delta-sigma converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0101578A1 *

Also Published As

Publication number Publication date
FR2795889A1 (en) 2001-01-05
US6653958B1 (en) 2003-11-25
USRE42387E1 (en) 2011-05-24
FR2795889B1 (en) 2001-10-05
WO2001001578A1 (en) 2001-01-04

Similar Documents

Publication Publication Date Title
US7129874B2 (en) Method and apparatus for operating a pipelined ADC circuit
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
KR100367339B1 (en) Sigma-Delta Converters with Digital Logic Cores
US5329282A (en) Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities
US7221299B2 (en) Method and apparatus for an ADC circuit with wider input signal swing
US7436338B2 (en) Current mode sigma-delta modulator
GB2261336A (en) Offset calibration of a DAC using a calibrated ADC
JP4543209B2 (en) Multistage converter using digital dither
EP1450490A1 (en) An analog-to-digital converter with correction of offset errors
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
IES20000786A2 (en) A subranging sigma delta modulator
US20040113824A1 (en) Accumulator for adaptive Sigma-Delta modulation
EP1192718A1 (en) Method for compensating non-linearity of a sigma-delta analog-to-digital converter
US6313774B1 (en) Delta-sigma analog-to-digital converter, and method
CA2450702A1 (en) Bandpass sigma-delta analog-to-digital converter and mash sigma-delta converter incorporating same
FR2791490A1 (en) CONSTANT DIFFERENTIAL NON-LINEARITY ANALOG / DIGITAL CONVERSION DEVICE
EP1137190B1 (en) DAC correction system for a delta-sigma modulator
FR3105897A1 (en) Analog-to-digital conversion device comprising two cascaded analog-to-digital conversion stages with successive approximation register and noise shaping, and associated electronic sensor
EP3276833A1 (en) Sigma-delta converter with high linearity
EP1876715B1 (en) Range compression in oversampling analog-to-digital converters using differential input signals
EP1156586B1 (en) Pipelined analogue-to-digital converter with noise-shaping
US6680680B1 (en) Process and device for converting an analog signal into a digital signal with automatic gain control
EP2342828A1 (en) Method for improving the resolution and the correction of distortions in a sigma-delta modulator, and sigma-delta modulator implementing said method
EP1855384B1 (en) Accumulator for adaptive sigma-delta modulation
EP4333313A1 (en) Multi-channel transmission and/or reception system comprising at least n parallel processing channels and method for de-correlation of quantization noise in such a system

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20011221

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17Q First examination report despatched

Effective date: 20020819

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20031210

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566