EP1186898B1 - Procedure and apparatus for testing printed circuit boards - Google Patents
Procedure and apparatus for testing printed circuit boards Download PDFInfo
- Publication number
- EP1186898B1 EP1186898B1 EP01119256A EP01119256A EP1186898B1 EP 1186898 B1 EP1186898 B1 EP 1186898B1 EP 01119256 A EP01119256 A EP 01119256A EP 01119256 A EP01119256 A EP 01119256A EP 1186898 B1 EP1186898 B1 EP 1186898B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- circuit board
- test points
- board test
- testing
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Definitions
- the invention relates to a method and a device for testing printed circuit boards, in particular for testing unpopulated printed circuit boards.
- Circuit boards have a variety of networks whose density is consistent with the continuous continuing miniaturization of electronic components increasingly increased.
- the density of the contact points of the printed circuit boards hereinafter referred to as board test points.
- Known devices for electrical testing of printed circuit boards can basically be divided into two groups.
- the first group will be through the parallel tester shown, which have an adapter, with which all printed circuit board test points to be scanned a printed circuit board are contacted simultaneously.
- the second Group includes the sequential testers. These include in particular the finger tester. These are devices that with two or more contact fingers the individual Scan circuit board test points sequentially.
- Parallel tester or adapter for parallel testers go, for example, from DE 38 14 620 A, DE 38 18 686 A, DE 42 37 591 A1, DE 44 06 538 A1, DE 38 38 413 A1, DE 43 23 276 A, EP 215 146 B1 and EP 144 682 B1.
- Such adapters usually consist of several guide plates, in which Holes are introduced. Through the holes test probes extend. These Test probes, however, can not be arranged arbitrarily close together. It is therefore usually not possible with such an adapter circuit board test points to contact whose distance is not greater than 300 microns.
- Finger testers are known, for example, from DE 41 09 684 A1 or EP 0 468 153 A1 known. Finger testers have a high flexibility, since when changing the test to be tested PCB type no mechanical changes are made have to. Finger testers sequentially probe the individual board test points with their test fingers from. The contact fingers can with an accuracy of e.g. 5 ⁇ m be positioned. Depending on the design of the contact fingers, however, two contact fingers not arbitrarily tightly juxtaposed so that two side by side lying circuit board test points with a pitch of less than 100 microns to 300 microns are not contacted simultaneously.
- testing devices which comprise the printed circuit board test points Contact electrically by means of a plasma.
- the plasma will e.g. generated by means of a laser beam.
- Another way to contactless Contact is the use of an electron beam.
- it is problematic very close together to contact lying test points. Two are created close to each other lying plasma areas so there is a significant risk that the intermediate area heated and ionized accordingly, resulting in the two plasma areas would unite. This represents a short circuit, which is a meaningful measurement impossible.
- the testing of printed circuit boards by means of optical test methods and test devices is known (e.g., WO 92/09880, WO 93/15474).
- Such devices have an optical Scanning on, such. a camera with which a printed circuit board to be tested is scanned.
- the thus-determined image of the printed circuit board is digitized, i. that an image data file is created, whose data content corresponds to the image.
- the image data file usually consists of a list of coordinates, each one Coordinate a gray value is assigned.
- This image data file is automatically generated using a recognition program that reads the individual tracks, contact points and the like recognizes and stores in a feature file in which all the optical features the printed circuit board to be tested are included.
- This feature file is compared with a reference feature file. Become at This comparison found no deviations, so is the tested circuit board error-free. However, if deviations are detected, this is an indication that the printed circuit board to be tested has an error, e.g. a short circuit or a break in a network.
- optical testers allow a very quick test of a location Printed circuit board before joining the individual layers to a circuit board. With such test devices can be tested different circuit boards, without the need for mechanical changes to the device are necessary. At finished printed circuit boards, outer layers are tested with the optical test device.
- From US 4,240,750 is a method for optical testing of printed circuit boards out.
- a laser beam is applied to the printed circuit board to be tested directed.
- the light reflected from the printed circuit board or scattered light is detected. Based on the intensity of the detected light can be determined whether on the circuit board there is an error.
- the invention has for its object to provide a method and an apparatus create, with which simple and reliable printed circuit boards with high contact point density can be tested.
- the electrical testing is closely spaced PCB test points often difficult, as these board test points must be contacted correctly during testing or testing. at very small distances of less than 300 microns or less than 100 microns, it is at some electrical test method not possible such board test points safe to contact.
- the areas in which electrically difficult to scanned circuit board test points are arranged are optically measured according to the invention. These areas are hereinafter referred to as scanning areas. It is advantageous that the interconnects adjacent and thus closely juxtaposed Connect circuit board test points on the surface of the PCB to be tested are formed. These tracks can be optically detected. This tight PCB test points lying next to each other can be fully automatic with high reliability be optically tested, since the optically evaluated areas respectively Small sections of the printed circuit boards to be tested are safe and easy can be evaluated automatically.
- the inventive method thus allows a simple way a Reliable test of all board test points of a PCB to be tested. Especially can with the invention complex printed circuit boards with multiple layers and with areas in which board test points are arranged in high density, safe and easy to be tested.
- the electrical testing can be carried out by means of a parallel tester, finger tester, plasma, Laser or electron beam tester done.
- Fig. 1 shows schematically a test device 1 according to the invention with a parallel tester 2 and an optical measuring station 3.
- the parallel tester 2 has a main body 4, at its upper side a receiving area 5 is designed for receiving a circuit board to be tested. Of the Receiving area is provided with an adapter, the test needles as contact elements having simultaneously several PCB test points of the test to be tested PCB can contact. Above the main body 4 is a pressure plate 6 arranged. The pressure plate 6 is vertical by means of a printing mechanism adjustable (double arrow 7). The pressure mechanism is schematically represented by a Pressure cylinder 8 shown. At the bottom of the pressure plate 6 is opposite to the receiving area 5 another adapter with serving as contact elements Test probes arranged. The pressure plate 6 can be up to the top of the Base 4 are lowered so that a printed circuit board to be tested at both Pages with the two adapters electrically contacted.
- the conveyor leads from one to Known separation station (not shown) in the conveying direction 10 for Parallel tester 2, to the optical measuring station 3 and to a collecting station known per se (not shown) for collecting the tested circuit boards.
- the optical measuring station 3 has a frame 11, on the gripping elements 12 are arranged for holding a circuit board to be tested. Above the frame 11 is secured by holding struts 13, an upper camera 14, with its lens on is aligned with the area spanned by the frame 11, so that one in the frame 11 held circuit board are completely scanned by the camera 14 can. Below the frame is a lower camera with further support struts 15 16 arranged with their lens upwards on the frame spanned by the frame Area is directed so that a circuit board held in the frame completely can be scanned by the lower camera 16.
- Both the parallel tester 2 and the optical measuring station 3 are provided with a control device 17 connected, the parallel tester 2 as well as the optical measuring station 3 and control the conveyor.
- a circuit board to be tested is first by means of the conveyor into the receiving area 5 of the parallel tester 2. To test this circuit board is the pressure plate 6 is lowered, so that PCB test points on both sides of the to be tested circuit board of the two adapters are electrically contacted. Then the circuit board in a conventional manner to interruptions and Short circuits tested. After testing, the pressure plate 6 is raised and the circuit board released again.
- the printed circuit board is transported to the optical measuring station and by means of the gripping elements 12 fixed in the frame 11.
- the top of the circuit board to be tested is using the upper camera 14 is scanned and the bottom is by means of the lower Camera 16 sampled.
- the digital images generated thereby are evaluated, wherein only scanning areas are evaluated on the circuit board. In the scanning areas At least two board test points are close together arranged and if these board test points by means of interconnects with others Board test points, these are further board test points arranged within the respective scanning area.
- These scanning areas will be once determined in advance and set for the evaluation of digital images. she usually only cover a small fraction of the total area of a too testing circuit board. This fraction may e.g. range from 3% to 10%.
- Fig. 4 shows schematically a portion of a printed circuit board 19 to be tested in one Top view with a few printed circuit board test points 20.
- a first group of Printed circuit board test points 20a, 20b and 20c are arranged adjacent to one another, wherein the printed circuit board test points 20a, 20b with a conductor track 21 electrically with each other are connected. Since this conductor 21 two adjacently arranged circuit board test points 20a, 20b connects it is formed on the surface of the circuit board and thus can be optically easily detected.
- Next to the circuit board test point 20b is the circuit board test point 20c.
- This circuit board test point 20c is not connected to any trace. At such single board test points Connections of electrical components are merely mechanical Bracket soldered to the PCB. However, it must also be ensured be that these individual board test points do not match another board test point or a conductor track are electrically connected.
- the circuit board test points 20a, 20b and 20c are within a scanning range 22 with predetermined radius r.
- the radius r of the scanning region 22 is, for example. 100 to 200 ⁇ m. However, it may also be appropriate, the radius r to 50 microns set.
- these tracks 21 usually not on the Surface of the circuit board but in an intermediate layer between two layers the circuit board are formed, they are shown in Fig. 4 by a dashed line.
- the length of these interconnects 21 is greater than the diameter 2r of the scanning region 22, so that in each case one of two printed circuit board test points 20 and a conductor track 21 existing structure electrically simple compared to another circuit board test point or another conductor track can be tested.
- This circuit board has a second group of individual adjacently arranged board test points 20d, 20e, within a further scanning area 22nd lie. Since these two board test points 20d, 20e very close together are arranged, they can not be electrically simultaneously without considerable effort and be contacted safely. The scanning region 22 therefore becomes optical evaluated whether a short circuit between the two board test points 20d, 20e is present.
- this circuit board has a third group of four board test points 20f, which are arranged closely adjacent to each other. These four circuit board test points are electrically connected in pairs by means of conductor tracks 21. There these units of tracks 21 and board test points 20f within one Scanning area 22 are, they are not electrically without considerable effort at the same time safely contactable, which is why they by means of an optical evaluation on Short circuits and interruptions are tested.
- Fig. 2 shows a second embodiment of the test device according to the invention.
- This embodiment again has a parallel tester 2 and an optical one Measuring station 3 on.
- the parallel tester 2 and the conveyor are identical to formed first embodiment, which is why the corresponding same parts are denoted by the same reference numerals.
- the optical measuring station 3 has a base body 24, the upper side of a Receiving portion 23 is formed for receiving a circuit board to be tested.
- the receiving area 23 is spanned by a traverse 27, which on the Base body 24 in and opposite to the conveying direction 10 is movable.
- a camera 25 is arranged on the cross member 27 transversely to the transport direction 10 is movable, so that by the traversability of the traverse 27 the base body 24 and the mobility of the camera 25 on the traverse 27 the Camera 25 arranged over any position of the receiving area 23 can be.
- the camera 25 is with its lens down towards the recording area 23 directed.
- the operation of the device shown in Fig. 2 corresponds to that shown in Fig. 1 Device, wherein in optical testing, the camera 25 respectively over the Areas of the circuit board is positioned at which adjacent electrically are located on a printed circuit board connected PCB test points. Because the camera 25 is located very close to the circuit board to be tested, these areas be recorded very accurately and evaluated accordingly precise.
- the shown in Fig. 2 Device only allows the optical scanning of one side of a test to be tested PCB. This is often convenient because many circuit boards on one side PCB test points in very high density and on the other side relative have few PCB test points, which each have a large distance have. In such printed circuit boards, only the side with the in dense arrangement trained printed circuit board test points are optically tested.
- Fig. 3 shows a further embodiment of a test device according to the invention 1, which is designed as a finger tester.
- This tester 1 has a Base 24, at its top a receiving portion 23 for receiving a printed circuit board to be tested is formed.
- the top of the main body 24 is bounded on the longitudinal sides by a respective rail 26.
- On the rails 26 store two trusses 27 which are movable along the rail 26 (in the direction of Double arrow 28).
- contact fingers 29 are arranged along the traverses 27 are movable.
- the contact fingers 29 have at their free ends Contact tips 31, with which the circuit board test points to be tested PCB can be contacted.
- a contact tip 31 for contacting a circuit board test point can be positioned.
- a camera 32 is arranged at the traverses 27. The cameras 32 are again along the traverses 27 (in the direction of the double arrow 30) movable, so that over any position of the receiving area 23, a camera 32 can be positioned.
- the cameras 32 are each with their lenses down towards the Receiving area 23 directed.
- Circuit board test points which are electrically connected to each other over a greater distance, are scanned by the contact fingers 29 and measured electrically.
- optical measurements by means of the camera 32 and the electrical measurements by means of the contact fingers 29 can be performed in any order.
- the advantages explained above are achieved achieved the combination of the optical and electrical measuring methods.
- the in Fig. 3 shown device such that two sides of a circuit board by means of Contact fingers and cameras can be scanned. Become several traverses provided on which the contact fingers and the cameras pivotally arranged are, these trusses can also be designed statically.
- the optical measurements before the electrical Measurements are carried out. This means that e.g. those shown in Fig. 1 and Fig. 2 Embodiments may be provided with a conveyor, the transported in the opposite direction, the circuit boards.
- the essence of the invention is that an electrical and an optical measurement combined in such a way be optically measured that closely spaced PCB test points and other pairs of PCB points that are electrically connected together are to be tested by means of an electrical measuring method.
- electrical measuring methods can be touch contacts (parallel tester, finger tester) or non-contact measurements (plasma, laser beam or electron beam) To run.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Prüfen von Leiterplatten, insbesondere zum Prüfen von unbestückten Leiterplatten.The invention relates to a method and a device for testing printed circuit boards, in particular for testing unpopulated printed circuit boards.
Leiterplatten weisen eine Vielzahl Netze auf, deren Dichte sich mit der kontinuierlich fortsetzenden Miniaturisierung der elektronischen Bauelemente zunehmend erhöht. In entsprechender Weise erhöht sich auch die Dichte der Kontaktstellen der Leiterplatten, die im nachfolgenden als Leiterplattentestpunkte bezeichnet werden.Circuit boards have a variety of networks whose density is consistent with the continuous continuing miniaturization of electronic components increasingly increased. In a corresponding manner, the density of the contact points of the printed circuit boards, hereinafter referred to as board test points.
Bekannte Vorrichtungen zum elektrischen Prüfen von Leiterplatten können grundsätzlich in zwei Gruppen eingeteilt werden. Die erste Gruppe wird durch die Paralleltester dargestellt, die einen Adapter aufweisen, mit welchem alle abzutastenden Leiterplattentestpunkte einer Leiterplatte gleichzeitig kontaktiert werden. Die zweite Gruppe umfasst die sequentiellen Tester. Hierunter fallen insbesondere die Fingertester. Das sind Vorrichtungen, die mit zwei oder mehreren Kontaktfingern die einzelnen Leiterplattentestpunkte sequentiell abtasten. Known devices for electrical testing of printed circuit boards can basically be divided into two groups. The first group will be through the parallel tester shown, which have an adapter, with which all printed circuit board test points to be scanned a printed circuit board are contacted simultaneously. The second Group includes the sequential testers. These include in particular the finger tester. These are devices that with two or more contact fingers the individual Scan circuit board test points sequentially.
Paralleltester bzw. Adapter für Paralleltester gehen beispielsweise aus der DE 38 14 620 A, der DE 38 18 686 A, der DE 42 37 591 A1, der DE 44 06 538 A1, der DE 38 38 413 A1, der DE 43 23 276 A, der EP 215 146 B1 und der EP 144 682 B1 hervor. Derartige Adapter bestehen in der Regel aus mehreren Führungsplatten, in welchen Bohrungen eingebracht sind. Durch die Bohrungen erstrecken sich Prüfnadeln. Diese Prüfnadeln können jedoch nicht beliebig eng aneinander angeordnet werden. Es ist deshalb in der Regel nicht möglich, mit einem solchen Adapter Leiterplattentestpunkte zu kontaktieren, deren Abstand nicht größer als 300 µm ist.Parallel tester or adapter for parallel testers go, for example, from DE 38 14 620 A, DE 38 18 686 A, DE 42 37 591 A1, DE 44 06 538 A1, DE 38 38 413 A1, DE 43 23 276 A, EP 215 146 B1 and EP 144 682 B1. Such adapters usually consist of several guide plates, in which Holes are introduced. Through the holes test probes extend. These Test probes, however, can not be arranged arbitrarily close together. It is therefore usually not possible with such an adapter circuit board test points to contact whose distance is not greater than 300 microns.
Fingertester sind beispielsweise aus der DE 41 09 684 A1 bzw. der EP 0 468 153 A1 bekannt. Fingertester weisen eine hohe Flexibilität auf, da beim Wechsel des zu testenden Leiterplattentyps keine mechanischen Änderungen vorgenommen werden müssen. Fingertester tasten mit ihren Testfingem sequentiell die einzelnen Leiterplattentestpunkte ab. Die Kontaktfinger können mit einer Genauigkeit von z.B. 5 µm positioniert werden. Je nach Design der Kontaktfinger können jedoch zwei Kontaktfinger nicht beliebig eng nebeneinander angeordnet werden, so dass zwei nebeneinander liegenden Leiterplattentestpunkte mit einem Mittenabstand von weniger als 100 µm bis 300 µm nicht gleichzeitig kontaktierbar sind.Finger testers are known, for example, from DE 41 09 684 A1 or EP 0 468 153 A1 known. Finger testers have a high flexibility, since when changing the test to be tested PCB type no mechanical changes are made have to. Finger testers sequentially probe the individual board test points with their test fingers from. The contact fingers can with an accuracy of e.g. 5 μm be positioned. Depending on the design of the contact fingers, however, two contact fingers not arbitrarily tightly juxtaposed so that two side by side lying circuit board test points with a pitch of less than 100 microns to 300 microns are not contacted simultaneously.
Zum Testen von Leiterplatten sind weiterhin Prüfvorrichtungen bekannt, die die Leiterplattentestpunkte mittels eines Plasmas elektrisch kontaktieren. Das Plasma wird z.B. mittels eines Laserstrahls erzeugt. Eine weitere Möglichkeit zum berührungslosen Kontaktieren liegt in der Verwendung eines Elektronenstrahls. Bei diesem berührungslos arbeitenden Prüfvorrichtungen ist es problematisch sehr eng beieinander liegenden Testpunkte zu kontaktieren. Erzeugt man nämlich zwei eng beieinander liegende Plasmabereiche so besteht eine erhebliche Gefahr, dass der Zwischenbereich entsprechend erhitzt und ionisiert wird, wodurch sich die beiden Plasmabereiche vereinigen würden. Dies stellt einen Kurzschluss dar, der ein sinnvolle Messung unmöglich macht.For testing printed circuit boards, testing devices are also known which comprise the printed circuit board test points Contact electrically by means of a plasma. The plasma will e.g. generated by means of a laser beam. Another way to contactless Contact is the use of an electron beam. In this contactless Working testers, it is problematic very close together to contact lying test points. Two are created close to each other lying plasma areas so there is a significant risk that the intermediate area heated and ionized accordingly, resulting in the two plasma areas would unite. This represents a short circuit, which is a meaningful measurement impossible.
Bei all den oben beschriebenen elektrischen Testverfahren zum Prüfen einer Leiterplatte ist es problematisch oder zumindest sehr aufwendig, eng beieinander liegende Leiterplattentestpunkte mit z.B. einem Mittenabstand von 100 µm bis 300 µm zu testen.In all the above-described electrical test methods for testing a printed circuit board is it problematic or at least very expensive, closely spaced Printed circuit board test points with e.g. a center distance of 100 microns to 300 microns to test.
Das Testen von Leiterplatten mittels optischer Testverfahren und Testvorrichtungen ist bekannt (z.B. WO 92/09880, WO 93/15474). Derartige Vorrichtungen weisen eine optische Abtasteinrichtung auf, wie z.B. eine Kamera, mit welcher eine zu testende Leiterplatte abgetastet wird. Die so ermittelte Abbildung der Leiterplatte wird digitalisiert, d.h., dass eine Bilddaten-Datei erstellt wird, deren Dateninhalt der Abbildung entspricht.The testing of printed circuit boards by means of optical test methods and test devices is known (e.g., WO 92/09880, WO 93/15474). Such devices have an optical Scanning on, such. a camera with which a printed circuit board to be tested is scanned. The thus-determined image of the printed circuit board is digitized, i. that an image data file is created, whose data content corresponds to the image.
Die Bilddaten-Datei besteht in der Regel aus einer Liste von Koordinaten, wobei jeder Koordinate ein Grauwert zugeordnet ist. Diese Bilddaten-Datei wird automatisch mittels eines Erkennungsprogramms gelesen, das die einzelnen Leiterbahnen, Kontaktstellen und dgl. erkennt und in einer Merkmalsdatei abspeichert, in der alle optischen Merkmale der zu testenden Leiterplatte enthalten sind.The image data file usually consists of a list of coordinates, each one Coordinate a gray value is assigned. This image data file is automatically generated using a recognition program that reads the individual tracks, contact points and the like recognizes and stores in a feature file in which all the optical features the printed circuit board to be tested are included.
Diese Merkmalsdatei wird mit einer Referenz-Merkmalsdatei verglichen. Werden bei diesem Vergleich keine Abweichungen festgestellt, so ist die getestete Leiterplatte fehlerfrei. Sollten aber Abweichungen festgestellt werden, so ist dies ein Hinweis, dass die zu testende Leiterplatte einen Fehler, wie z.B. einen Kurzschluss oder eine Unterbrechung in einem Netz, aufweist.This feature file is compared with a reference feature file. Become at This comparison found no deviations, so is the tested circuit board error-free. However, if deviations are detected, this is an indication that the printed circuit board to be tested has an error, e.g. a short circuit or a break in a network.
Diese Fehler müssen dann vom Bediener der Prüfvorrichtung manuell untersucht werden. Der Bediener, der in der Regel viel Erfahrung im Testen von Leiterplatten besitzen sollte, betrachtet die Leiterplatte mit dem bloßen Auge und beurteilt, ob die optischen Abweichungen tatsächlich Fehler darstellen, oder ob sie auf irgendwelchen anderen Ursachen beruhen, wie z.B. Flecken oder dgl.These errors must then be manually examined by the operator of the test device. The operator, who usually has a lot of experience in testing printed circuit boards should, considered the circuit board with the naked eye and judged whether the optical Deviations actually represent mistakes, or whether they are on any other Causes, such as Stains or the like
Diese optischen Prüfvorrichtungen erlauben einen sehr schnellen Test einer Lage einer Leiterplatte vor dem Zusammenfügen der einzelnen Lagen zu einer Leiterplatte. Mit derartigen Prüfvorrichtungen können unterschiedliche Leiterplatten getestet werden, ohne dass hierfür mechanische Änderungen an der Vorrichtung notwendig sind. An fertigen Leiterplatten werden Außenlagen mit der optischen Prüfvorrichtung getestet. These optical testers allow a very quick test of a location Printed circuit board before joining the individual layers to a circuit board. With such test devices can be tested different circuit boards, without the need for mechanical changes to the device are necessary. At finished printed circuit boards, outer layers are tested with the optical test device.
Nachteilig ist jedoch, dass bei fehlerhaften Leiterplatten in der Regel eine manuelle Untersuchung erfolgen muss. Dies bedeutet eine wesentliche Verzögerung des an sich sehr schnellen Testverfahrens. Zudem sind die optischen Testverfahren sehr personalintensiv, und die manuellen Untersuchungen können nur Bediener mit viel Erfahrung beim Testen von Leiterplatten durchführen.The disadvantage, however, is that with faulty printed circuit boards usually a manual Examination must take place. This means a substantial delay in itself very fast test procedure. In addition, the optical test procedures are very labor-intensive, and the manual examinations can only be experienced operators when testing printed circuit boards.
Aus der US 4,240,750 geht ein Verfahren zum optischen Testen von Leiterplatten hervor. Bei diesem Verfahren wird ein Laserstrahl auf die zu testende Leiterplatte gerichtet. Das von der Leiterplatte reflektierte Licht oder gestreutes Licht wird erfasst. Anhand der Intensität des erfassten Lichtes kann festgestellt werden, ob auf der Leiterplatte ein Fehler vorliegt.From US 4,240,750 is a method for optical testing of printed circuit boards out. In this method, a laser beam is applied to the printed circuit board to be tested directed. The light reflected from the printed circuit board or scattered light is detected. Based on the intensity of the detected light can be determined whether on the circuit board there is an error.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zu schaffen, mit welchem einfach und zuverlässig Leiterplatten mit hoher Kontaktpunktdichte getestet werden können.The invention has for its object to provide a method and an apparatus create, with which simple and reliable printed circuit boards with high contact point density can be tested.
Die Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 und durch eine Vorrichtung mit den Merkmalen des Anspruchs 6 gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.The object is achieved by a method having the features of claim 1 and solved by a device having the features of claim 6. Advantageous embodiments are given in the subclaims.
Nach dem erfindungsgemäßen Verfahren zum Prüfen von Leiterplatten, die Leiterbahnen aufweisen, deren Endpunkte als Leiterplattentestpunkte ausgebildet sind, werden folgende Schritte ausgeführt:
- Bestimmen von Abtastbereichen, in denen jeweils eine Gruppe von eng nebeneinander liegenden Leiterplattentestpunkten angeordnet ist,
- optisches Prüfen auf Kurzschluss und Unterbrechung der Gruppen von Leiterplattentestpunkten und ggfs. von damit verbundenen Leiterbahnen innerhalb der Abtastbereiche, wobei die Gruppen von Leiterplattentestpunkte und Leiterbahnen jeweils vollständig innerhalb der Abtastbereiche angeordnet sind, und
- elektrisches Prüfen auf Kurzschluss und Unterbrechungen der übrigen Leiterplattentestpunkte und der übrigen Leiterbahnen.
- Determining sample areas in each of which a group of closely adjacent board test points is arranged,
- optically testing for short circuits and interruption of the groups of board test points and, if applicable, associated tracks within the scan areas, the groups of board test points and tracks each being located entirely within the scan areas, and
- Electrical testing for short circuits and interruptions of the remaining board test points and the remaining tracks.
Wie es eingangs erläutert worden ist, ist das elektrische Testen von eng beieinanderliegenden Leiterplattentestpunkten oftmals schwierig, da diese Leiterplattentestpunkte beim Testen bzw. Prüfen gleichzeitig korrekt kontaktiert sein müssen. Bei sehr kleinen Abständen von weniger als 300 µm oder weniger als 100 µm ist es bei manchen elektrischen Testverfahren nicht möglich derartige Leiterplattentestpunkte sicher zu kontaktieren. As explained at the beginning, the electrical testing is closely spaced PCB test points often difficult, as these board test points must be contacted correctly during testing or testing. at very small distances of less than 300 microns or less than 100 microns, it is at some electrical test method not possible such board test points safe to contact.
Die Bereiche, in welchen elektrisch nur sehr aufwendig abzutastende Leiterplattentestpunkte angeordnet sind, werden erfindungsgemäß optisch gemessen. Diese Bereiche werden nachfolgend als Abtastbereiche bezeichnet. Hierbei ist von Vorteil, dass die Leiterbahnen, die benachbart und damit eng nebeneinander angeordnete Leiterplattentestpunkte verbinden, auf der Oberfläche der zu testenden Leiterplatte ausgebildet sind. Diese Leiterbahnen können optisch gut erfasst werden. Diese eng beieinander liegenden Leiterplattentestpunkte können mit hoher Zuverlässigkeit vollautomatisch optisch getestet werden, da die optisch auszuwertenden Bereiche jeweils kleine Ausschnitte der zu testenden Leiterplatten sind, die sicher und einfach automatisch ausgewertet werden können.The areas in which electrically difficult to scanned circuit board test points are arranged are optically measured according to the invention. These areas are hereinafter referred to as scanning areas. It is advantageous that the interconnects adjacent and thus closely juxtaposed Connect circuit board test points on the surface of the PCB to be tested are formed. These tracks can be optically detected. This tight PCB test points lying next to each other can be fully automatic with high reliability be optically tested, since the optically evaluated areas respectively Small sections of the printed circuit boards to be tested are safe and easy can be evaluated automatically.
Das erfindungsgemäße Verfahren erlaubt somit auf einfache Art und Weise einen zuverlässigen Test aller Leiterplattentestpunkte einer zu testenden Leiterplatte. Insbesondere können mit der Erfindung komplexe Leiterplatten mit mehreren Lagen und mit Bereichen, in welchen Leiterplattentestpunkte in Hoher Dichte angeordnet sind, sicher und einfach getestet werden.The inventive method thus allows a simple way a Reliable test of all board test points of a PCB to be tested. Especially can with the invention complex printed circuit boards with multiple layers and with areas in which board test points are arranged in high density, safe and easy to be tested.
Das elektrische Testen kann mittels eines Paralleltesters, Fingertesters, Plasma-, Laser- oder Elektronenstrahltesters erfolgen.The electrical testing can be carried out by means of a parallel tester, finger tester, plasma, Laser or electron beam tester done.
Die Erfindung wird nachfolgend näher anhand der in den beiliegenden Zeichnungen dargestellten Ausführungsbeispiele erläutert. In den Zeichnungen zeigen schematisch:
- Fig. 1
- eine Vorrichtung zum Ausführen des erfindungsgemäßen Verfahrens nach einem ersten Ausführungsbeispiel in perspektivischer Ansicht,
- Fig. 2
- eine Vorrichtung zum Ausführen des erfindungsgemäßen Verfahrens nach einem zweiten Ausführungsbeispiel in perspektivischer Ansicht,
- Fig. 3
- eine Vorrichtung zum Ausführen des erfindungsgemäßen Verfahrens nach einem dritten Ausführungsbeispiel in perspektivischer Ansicht, und
- Fig. 4
- einen Bereich einer zu testenden Leiterplatte in der Draufsicht.
- Fig. 1
- a device for carrying out the method according to the invention according to a first embodiment in a perspective view,
- Fig. 2
- a device for carrying out the method according to the invention according to a second embodiment in a perspective view,
- Fig. 3
- a device for carrying out the method according to the invention according to a third embodiment in a perspective view, and
- Fig. 4
- an area of a circuit board to be tested in plan view.
Fig. 1 zeigt schematisch eine erfindungsgemäße Prüfvorrichtung 1 mit einem Paralleltester
2 und einer optischen Messstation 3.Fig. 1 shows schematically a test device 1 according to the invention with a
Der Paralleltester 2 weist einen Grundkörper 4 auf, an dessen Oberseite ein Aufnahmebereich
5 zum Aufnehmen einer zu testenden Leiterplatte ausgebildet ist. Der
Aufnahmebereich ist mit einem Adapter versehen, der Prüfnadeln als Kontaktelemente
aufweist, die gleichzeitig mehrere Leiterplattentestpunkte der zu testenden
Leiterplatte kontaktieren können. Oberhalb des Grundkörpers 4 ist eine Andruckplatte
6 angeordnet. Die Andruckplatte 6 ist mittels eines Druckmechanismus vertikal
verstellbar (Doppelpfeil 7). Der Andruckmechanismus ist schematisch durch einen
Andruckzylinder 8 dargestellt. An der Unterseite der Andruckplatte 6 ist gegenüberliegend
zum Aufnahmebereich 5 ein weiterer Adapter mit als Kontaktelemente dienenden
Prüfnadeln angeordnet. Die Andruckplatte 6 kann bis zur Oberseite des
Grundkörpers 4 abgesenkt werden, so dass eine zu testende Leiterplatte an beiden
Seiten mit den beiden Adaptern elektrisch kontaktiert wird. Zwischen dem Grundkörper
4 und der Andruckplatte 6 sind zwei Förderbänder angeordnet, die in Förderrichtung
10 zu testende Leiterplatten befördern. Die Fördereinrichtung führt von einer an
sich bekannten Vereinzelungsstation (nicht dargestellt) in Förderrichtung 10 zum
Paralleltester 2, zur optischen Messstation 3 und zu einer an sich bekannten Sammelstation
(nicht dargestellt) zum Sammeln der getesteten Leiterplatten.The
Die optische Messstation 3 weist einen Rahmen 11 auf, an dem Greifelemente 12
zum Halten einer zu testenden Leiterplatte angeordnet sind. Über dem Rahmen 11
ist mittels Haltestreben 13 eine obere Kamera 14 befestigt, die mit ihrem Objektiv auf
den vom Rahmen 11 aufgespannten Bereich ausgerichtet ist, so dass eine im Rahmen
11 gehaltene Leiterplatte vollständig von der Kamera 14 abgetastet werden
kann. Unterhalb des Rahmens ist mit weiteren Haltestreben 15 eine untere Kamera
16 angeordnet, die mit ihrem Objektiv nach oben auf den vom Rahmen aufgespannten
Bereich gerichtet ist, so dass eine im Rahmen gehaltene Leiterplatte vollständig
von der unteren Kamera 16 abgetastet werden kann. The optical measuring station 3 has a
Sowohl der Paralleltester 2 als auch die optische Messstation 3 sind mit einer Steuereinrichtung
17 verbunden, die den Paralleltester 2 als auch die optische Messstation
3 sowie die Fördereinrichtung ansteuern.Both the
Nachfolgend wird das Verfahren zum Prüfen von Leiterplatten mit der in Fig. 1 gezeigten Vorrichtung näher erläutert.Hereinafter, the method for testing printed circuit boards with that shown in FIG Device explained in more detail.
Eine zu testende Leiterplatte wird zunächst mittels der Fördereinrichtung in den Aufnahmebereich
5 des Paralleltesters 2 befördert. Zum Testen dieser Leiterplatte wird
die Andruckplatte 6 abgesenkt, so dass Leiterplattentestpunkte auf beiden Seiten der
zu testenden Leiterplatte von den beiden Adaptern elektrisch kontaktiert werden.
Hierauf wird die Leiterplatte in an sich bekannter Weise auf Unterbrechungen und
Kurzschlüsse getestet. Nach dem Testen wird die Andruckplatte 6 angehoben und
die Leiterplatte wieder freigegeben.A circuit board to be tested is first by means of the conveyor into the receiving area
5 of the
Die Leiterplatte wird zur optischen Messstation befördert und mittels der Greifelemente
12 im Rahmen 11 fixiert. Die Oberseite der zu testenden Leiterplatte wird mittels
der oberen Kamera 14 abgetastet und die Unterseite wird mittels der unteren
Kamera 16 abgetastet. Die hierdurch erzeugten digitalen Bilder werden ausgewertet,
wobei lediglich Abtastbereiche auf der Leiterplatte ausgewertet werden. In den Abtastbereichen
sind zumindest zwei Leiterplattentestpunkte eng beieinanderliegend
angeordnet und falls diese Leiterplattentestpunkte mittels Leiterbahnen mit weiteren
Leiterplattentestpunkten verbunden sind, sind diese weiteren Leiterplattentestpunkte
innerhalb des jeweiligen Abtastbereichs angeordnet. Diese Abtastbereiche werden
einmal vorab bestimmt und für die Auswertung der digitalen Bilder festgelegt. Sie
umfassen in der Regel nur einen geringen Bruchteil der gesamten Fläche einer zu
prüfenden Leiterplatte. Dieser Bruchteil kann z.B. im Bereich von 3% bis 10 % liegen.The printed circuit board is transported to the optical measuring station and by means of the
Diese Leiterplattentestpunkte bzw. die damit verbundenen Leiterbahnen werden auf Unterbrechungen und Kurzschlüsse untersucht. These printed circuit board test points or the interconnects connected thereto will open Interruptions and short circuits were investigated.
Fig. 4 zeigt schematisch einen Bereich einer zu testenden Leiterplatte 19 in einer
Draufsicht mit einigen wenigen Leiterplattentestpunkten 20. Eine erste Gruppe von
Leiterplattentestpunkten 20a, 20b und 20c sind benachbart zueinander angeordnet,
wobei die Leiterplattentestpunkte 20a, 20b mit einer Leiterbahn 21 elektrisch miteinander
verbunden sind. Da diese Leiterbahn 21 zwei benachbart angeordnete Leiterplattentestpunkte
20a, 20b verbindet ist sie auf der Oberfläche der Leiterplatte ausgebildet
und kann somit optisch einfach erfasst werden. Neben dem Leiterplattentestpunkt
20b befindet sich der Leiterplattentestpunkt 20c. Dieser Leiterplattentestpunkt
20c ist mit keiner Leiterbahn verbunden. An derartigen einzelne Leiterplattentestpunkten
werden Anschlüsse von elektrischen Bauteilen lediglich zur mechanischen
Befestigung an die Leiterplatte angelötet. Jedoch muss auch sichergestellt
sein, dass diese einzelnen Leiterplattentestpunkte nicht mit einem anderen Leiterplattentestpunkt
oder einer Leiterbahn elektrisch verbunden sind.Fig. 4 shows schematically a portion of a printed
Die Leiterplattentestpunkte 20a, 20b und 20c liegen innerhalb eines Abtastbereiches
22 mit vorbestimmten Radius r. Der Radius r des Abtastbereichs 22 beträgt bspw.
100 bis 200 µm. Es kann jedoch auch zweckmäßig sein, den Radius r auf 50 µm
festzulegen.The circuit board test points 20a, 20b and 20c are within a
Die weiteren Leiterplattentestpunkte 20, die in Fig.4 im Bereich oberhalb des Abtastbereiches
22 angeordnet sind, sind über Leiterbahnen 21 mit weiteren Leiterplattentestpunkten
20 verbunden. Da diese Leiterbahnen 21 in der Regel nicht auf der
Oberfläche der Leiterplatte sondern in einer Zwischenschicht zwischen zwei Lagen
der Leiterplatte ausgebildet sind, sind sie in Fig. 4 durch eine Strichlinie dargestellt.
Die Länge dieser Leiterbahnen 21 ist größer als der Durchmesser 2r des Abtastbereiches
22, so dass jeweils eine aus zwei Leiterplattentestpunkten 20 und einer Leiterbahn
21 bestehende Struktur elektrisch einfach gegenüber einem anderen Leiterplattentestpunkt
bzw. einer anderen Leiterbahn getestet werden kann.The further printed circuit board test points 20, which in FIG. 4 are in the region above the
Diese Leiterplatte weist eine zweite Gruppe einzelner benachbart angeordneter Leiterplattentestpunkte
20d, 20e auf, die innerhalb eines weiteren Abtastbereiches 22
liegen. Da diese beiden Leiterplattentestpunkte 20d, 20e sehr eng nebeneinander
angeordnet sind, können sie nicht ohne erheblichen Aufwand elektrisch gleichzeitig
und sicher kontaktiert werden. Der Abtastbereich 22 wird deshalb optisch dahingehend
ausgewertet, ob ein Kurzschluss zwischen den beiden Leiterplattentestpunkten
20d, 20e vorliegt.This circuit board has a second group of individual adjacently arranged
Weiterhin weist diese Leiterplatte eine dritte Gruppe von vier Leiterplattentestpunkten
20f auf, die zueinander eng benachbart angeordnet sind. Diese vier Leiterplattentestpunkte
sind paarweise mittels Leiterbahnen 21 elektrisch miteinander verbunden. Da
diese Einheiten aus Leiterbahnen 21 und Leiterplattentestpunkten 20f innerhalb eines
Abtastbereiches 22 liegen, sind sie elektrisch nicht ohne erheblichen Aufwand
gleichzeitig sicher kontaktierbar, weshalb sie mittels einer optischen Auswertung auf
Kurzschlüsse und Unterbrechungen getestet werden.Furthermore, this circuit board has a third group of four board test points
20f, which are arranged closely adjacent to each other. These four circuit board test points
are electrically connected in pairs by means of conductor tracks 21. There
these units of
Mit dem erfindungsgemäßen Verfahren werden somit alle aus Leiterplattentestpunkten und eventuell Leiterbahnen bestehende Paare von Strukturen, die jeweils vollständig innerhalb eines Abtastbereiches mit vorbestimmten Radius r angeordnet sind, durch Auswerten des optisch erfassten Bildes auf Kurzschluss und Unterbrechung getestet. Diese Strukturen werden gegenüber den anderen Strukturen elektrisch auf Kurzschluss getestet und alle übrigen Strukturen werden elektrisch auf Kurzschluss und Unterbrechungen getestet.With the method according to the invention thus all of PCB test points and possibly interconnects existing pairs of structures, each completely within a scanning range of predetermined radius r are by evaluating the optically captured image for short circuit and interruption tested. These structures become electric with respect to the other structures tested for short circuit and all other structures are electrically on Short circuit and interruptions tested.
Fig. 2 zeigt ein zweites Ausführungsbeispiel der erfindungsgemäßen Prüfvorrichtung.
Dieses Ausführungsbeispiel weist wiederum einen Paralleltester 2 und eine optische
Messstation 3 auf. Der Paralleltester 2 und die Fördereinrichtung sind identisch zum
ersten Ausführungsbeispiel ausgebildet, weshalb die entsprechenden gleichen Teile
mit gleichen Bezugszeichen bezeichnet sind.Fig. 2 shows a second embodiment of the test device according to the invention.
This embodiment again has a
Die optische Messstation 3 weist einen Grundkörper 24 auf, dessen Oberseite einen
Aufnahmebereich 23 zum Aufnehmen einer zu testenden Leiterplatte ausgebildet ist.
Der Aufnahmebereich 23 wird von einer Traverse 27 überspannt, die auf dem
Grundkörper 24 in und entgegen zur Förderrichtung 10 verfahrbar ist. An der Traverse
27 ist eine Kamera 25 angeordnet, die an der Traverse 27 quer zur Transportrichtung
10 verfahrbar ist, so dass durch die Verfahrbarkeit der Traverse 27 auf
dem Grundkörper 24 und der Verfahrbarkeit der Kamera 25 an der Traverse 27 die
Kamera 25 über jeder beliebigen Position des Aufnahmebereiches 23 angeordnet
werden kann. Die Kamera 25 ist mit ihrem Objektiv nach unten in Richtung zum Aufnahmebereich
23 gerichtet.The optical measuring station 3 has a
Die Funktionsweise der in Fig. 2 gezeigten Vorrichtung entspricht der in Fig. 1 gezeigten
Vorrichtung, wobei beim optischen Testen die Kamera 25 jeweils über die
Bereiche der Leiterplatte positioniert wird, an welchen sich benachbarte elektrisch
über eine Leiterbahn verbundene Leiterplattentestpunkte befinden. Da die Kamera
25 sehr nahe an der zu testenden Leiterplatte angeordnet ist, können diese Bereiche
sehr genau erfasst und entsprechend präzise ausgewertet werden. Die in Fig. 2 gezeigte
Vorrichtung erlaubt nur das optische Abtasten einer Seite einer zu testenden
Leiterplatte. Dies ist oftmals zweckmäßig, da viele Leiterplatten auf einer Seite Leiterplattentestpunkte
in sehr hoher Dichte aufweisen und auf der anderen Seite relativ
wenige Leiterplattentestpunkte besitzen, die zueinander jeweils einen großen Abstand
besitzen. Bei derartigen Leiterplatten muss jeweils nur die Seite mit der in
dichter Anordnung ausgebildeten Leiterplattentestpunkte optisch getestet werden.The operation of the device shown in Fig. 2 corresponds to that shown in Fig. 1
Device, wherein in optical testing, the
Fig. 3 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Prüfvorrichtung
1, die als Fingertester ausgebildet ist. Diese Prüfvorrichtung 1 weist einen
Grundkörper 24 auf, an dessen Oberseite ein Aufnahmebereich 23 zum Aufnehmen
einer zu testenden Leiterplatte ausgebildet ist. Die Oberseite des Grundkörpers 24 ist
an den Längsseiten durch jeweils eine Schiene 26 begrenzt. Auf den Schienen 26
lagern zwei Traversen 27 die entlang der Schiene 26 verfahrbar sind (in Richtung des
Doppelpfeils 28). An den Traversen 27 sind Kontaktfinger 29 angeordnet, die entlang
der Traversen 27 verfahrbar sind. Die Kontaktfinger 29 weisen an ihren freien Enden
Kontaktspitzen 31 auf, mit welchen die Leiterplattentestpunkte einer zu testenden
Leiterplatte kontaktiert werden können. Durch die Verfahrbarkeit der Traversen 27
und der Kontaktfinger 29 wird sichergestellt, dass an jeder beliebigen Stelle des
Aufnahmebereiches 23 eine Kontaktspitze 31 zum Kontaktieren eines Leiterplattentestpunktes
positioniert werden kann. An den Traversen 27 sind zusätzlich jeweils
eine Kamera 32 angeordnet. Die Kameras 32 sind wiederum entlang der Traversen
27 (in Richtung des Doppelpfeils 30) verfahrbar, so dass über jeder beliebigen Position
des Aufnahmebereiches 23 eine Kamera 32 positioniert werden kann. Fig. 3 shows a further embodiment of a test device according to the invention
1, which is designed as a finger tester. This tester 1 has a
Die Kameras 32 sind mit ihren Objektiven jeweils nach unten in Richtung zum
Aufnahmebereich 23 gerichtet.The
Nachfolgend wird die Arbeitsweise der in Fig. 3 gezeigten Prüfvorrichtung 1 näher erläutert.Hereinafter, the operation of the test apparatus 1 shown in Fig. 3 will be closer explained.
Mit den Kameras 32 werden Abtastbereiche der zu testenden Leiterplatte optisch
abgetastet. Die von den Kameras 32 erzeugten digitalen Bilder werden dahingehend
ausgewertet, ob eine Unterbrechung oder ein Kurzschluss an den Leiterbahnen zwischen
den benachbarten Leiterplattentestpunkten vorliegen. Leiterplattentestpunkte,
die über einen größeren Abstand elektrisch miteinander verbunden sind, werden
mittels der Kontaktfinger 29 abgetastet und elektrisch gemessen.Scanning areas of the circuit board to be tested become optical with the
Die optischen Messungen mittels der Kamera 32 und die elektrischen Messungen
mittels der Kontaktfinger 29 können in beliebiger Reihenfolge ausgeführt werden.
Beim Prüfen mit dieser Prüfvorrichtung 1 werden die oben erläuterten Vorteile durch
die Kombination der optischen und elektrischen Messverfahren erzielt.The optical measurements by means of the
Die Erfindung ist oben anhand mehrerer Ausführungsbeispiele näher erläutert worden. Sie ist jedoch nicht auf die konkrete Ausführungsform der einzelnen Ausführungsbeispiele beschränkt. Im Rahmen der Erfindung ist es z.B. möglich, die in Fig. 3 gezeigte Vorrichtung derart auszubilden, dass zwei Seiten einer Leiterplatte mittels Kontaktfinger und Kameras abgetastet werden können. Werden mehrere Traversen vorgesehen, auf welchen die Kontaktfinger und die Kameras schwenkbar angeordnet sind, können diese Traversen auch statisch ausgebildet sein. Im Rahmen der Erfindung ist es z.B. auch möglich, dass die optischen Messungen vor den elektrischen Messungen ausgeführt werden. Dies bedeutet, dass z.B. die in Fig. 1 und Fig. 2 gezeigten Ausführungsbeispiele mit einer Fördereinrichtung versehen sein können, die in die entgegengesetzte Richtung die Leiterplatten befördert. Das Wesen der Erfindung liegt darin, dass eine elektrische und eine optische Messung derart kombiniert werden, dass eng beieinander liegende Leiterplattentestpunkte optisch vermessen werden und weitere Paare von Leiterplattenpunkte, die elektrisch miteinander verbunden sind, mittels eines elektrischen Messverfahrens getestet werden. Derartige elektrische Messverfahren können Berührungskontakte (Paralleltester, Fingertester) aufweisen oder berührungslose Messungen (Plasma-, Laserstrahl- oder Elektronenstrahlverfahren) ausführen.The invention has been explained above with reference to several embodiments. However, it is not on the specific embodiment of the individual embodiments limited. In the context of the invention it is e.g. possible, the in Fig. 3 shown device such that two sides of a circuit board by means of Contact fingers and cameras can be scanned. Become several traverses provided on which the contact fingers and the cameras pivotally arranged are, these trusses can also be designed statically. Within the scope of the invention it is e.g. also possible that the optical measurements before the electrical Measurements are carried out. This means that e.g. those shown in Fig. 1 and Fig. 2 Embodiments may be provided with a conveyor, the transported in the opposite direction, the circuit boards. The essence of the invention is that an electrical and an optical measurement combined in such a way be optically measured that closely spaced PCB test points and other pairs of PCB points that are electrically connected together are to be tested by means of an electrical measuring method. such electrical measuring methods can be touch contacts (parallel tester, finger tester) or non-contact measurements (plasma, laser beam or electron beam) To run.
Claims (11)
- Method of testing circuit boards, wherein the circuit boards have conductor paths, the end points of which form circuit board test points, comprising the steps:optical testing for short and open circuits in the group of circuit board test points and where applicable in associated conductor paths within scanning zones in which in each case one group of circuit board test points being closely situated to each other and conductor paths is located, andelectrical testing for short and open circuits in the remaining circuit board test points and the remaining conductor paths.
- Method according to claim 1,
characterized in that
the group of circuit board test points and conductor paths is in each case located entirely within the scanning zones. - Method according to claim 1 or 2,
characterized in that
the distance between closely adjacent circuit board test points is less than 300 µm. - Method according to any of claims 1 to 3,
characterized in that
the scanning zones have a radius (r) of 150 to 200 µm. - Method according to claim 4,
characterized in that
the radius (r) of the scanning zones is 50 µm. - Method according to any of claims 1 to 5,
characterized in that
a finger tester or parallel tester is used for the electrical testing. - Method according to any of claims 1 to 5,
characterized in that
electrical testing is effected without contact by means of plasma, laser beam or electron beam methods. - Apparatus for the implementation of the steps of a method according to any of claims 1 to 7, witha device for electrical testing of a circuit board, anda device for optical testing of groups of circuit board test points and where applicable of associated conductor paths within scanning zones, wherein each of the groups of circuit board test points and conductor paths is located entirely within the scanning zones.
- Apparatus according to claim 8,
characterized in that
the device for electrical testing of a circuit board is a parallel tester (2) or a finger tester and that this device is connected to a measuring station (3) having an optical sensor via a conveyor (9) for the transfer of circuit boards. - Apparatus according to claim 8,
characterized in that
the device for electrical testing of a circuit board is a finger tester, with contact fingers (29) and one or more optical sensors (32) for optical scanning. - Apparatus according to claim 9 or 10,
characterized in that
the optical sensor is a camera (32).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10043726A DE10043726C2 (en) | 2000-09-05 | 2000-09-05 | Method for testing circuit boards with a parallel tester and apparatus for carrying out the method |
| DE10043726 | 2000-09-05 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| EP1186898A2 EP1186898A2 (en) | 2002-03-13 |
| EP1186898A3 EP1186898A3 (en) | 2004-02-04 |
| EP1186898B1 true EP1186898B1 (en) | 2005-12-28 |
Family
ID=7655057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP01119256A Expired - Lifetime EP1186898B1 (en) | 2000-09-05 | 2001-08-09 | Procedure and apparatus for testing printed circuit boards |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1186898B1 (en) |
| JP (1) | JP2002156342A (en) |
| CN (1) | CN1174257C (en) |
| AT (1) | ATE314657T1 (en) |
| DE (2) | DE10043726C2 (en) |
| TW (1) | TW541422B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011154464A2 (en) | 2010-06-09 | 2011-12-15 | Dtg International Gmbh | Apparatus and method for examining circuit boards |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BRPI0406466A (en) * | 2003-01-22 | 2005-12-06 | Unilever Nv | Oral composition and perlite use |
| US7084970B2 (en) * | 2004-05-14 | 2006-08-01 | Photon Dynamics, Inc. | Inspection of TFT LCD panels using on-demand automated optical inspection sub-system |
| DE102005028191B4 (en) * | 2005-06-17 | 2009-04-09 | Atg Luther & Maelzer Gmbh | Method and device for testing unpopulated, large-area circuit boards with a finger tester |
| US8436636B2 (en) * | 2006-10-10 | 2013-05-07 | Apple Inc. | Methods and apparatuses for testing circuit boards |
| JP2009133696A (en) * | 2007-11-29 | 2009-06-18 | Panasonic Corp | Inspection method of substrate and inspection device of substrate |
| CN102445648B (en) * | 2010-10-13 | 2013-10-30 | 富葵精密组件(深圳)有限公司 | Method for detecting skip printing of characters of circuit board |
| CN102506729B (en) * | 2011-10-20 | 2013-09-18 | 湖南科技大学 | Online laser measurement device for thickness of thin plate |
| TWI467160B (en) * | 2012-09-07 | 2015-01-01 | Mas Automation Corp | Solar energy module of the image and electrical detection device |
| US8810269B2 (en) * | 2012-09-28 | 2014-08-19 | Xilinx, Inc. | Method of testing a semiconductor structure |
| CN104733915A (en) * | 2013-12-23 | 2015-06-24 | 珠海格力电器股份有限公司 | Alternating current electric connecting wire and circuit board test system |
| CN105988059A (en) * | 2015-03-26 | 2016-10-05 | 上海纪显电子科技有限公司 | Detection device and detection method |
| CN106249125A (en) * | 2016-07-18 | 2016-12-21 | 浙江华鑫实业有限公司 | Rear-panel testing system |
| CN106249126A (en) * | 2016-07-18 | 2016-12-21 | 浙江华鑫实业有限公司 | Backboard detection method |
| DE102017102700A1 (en) | 2017-02-10 | 2018-09-13 | Atg Luther & Maelzer Gmbh | Test apparatus and method for testing printed circuit boards |
| CN109029536A (en) * | 2018-07-06 | 2018-12-18 | 芜湖凯兴汽车电子有限公司 | Automobile instrument power-on detection device |
| CN109782107A (en) * | 2019-01-28 | 2019-05-21 | 程慧玲 | A kind of cell phone mainboard and touch screen continuity test jig |
| CN114441554B (en) * | 2020-11-06 | 2023-09-29 | 李明苍 | Detection method |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2012446C3 (en) * | 1970-03-16 | 1974-11-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Device for optoelectronic testing of layers of single or multi-layer printed circuit boards provided with conductor tracks |
| US4240750A (en) * | 1978-10-02 | 1980-12-23 | Hurd William A | Automatic circuit board tester |
| US4427496A (en) * | 1980-01-25 | 1984-01-24 | Rca Corporation | Method for improving the inspection of printed circuit boards |
| DE3212190A1 (en) * | 1982-04-01 | 1983-10-06 | Siemens Ag | Opto-electronic distinguishing of structures on surfaces |
| EP0095517B1 (en) * | 1982-05-28 | 1985-11-21 | Ibm Deutschland Gmbh | Process and device for an automatic optical inspection |
| ATE45427T1 (en) * | 1983-11-07 | 1989-08-15 | Martin Maelzer | ADAPTER FOR A PCB TESTER. |
| US4650333A (en) * | 1984-04-12 | 1987-03-17 | International Business Machines Corporation | System for measuring and detecting printed circuit wiring defects |
| JPS6261390A (en) * | 1985-09-11 | 1987-03-18 | 興和株式会社 | Method and apparatus for inspecting printed board |
| EP0215146B1 (en) * | 1985-09-16 | 1988-08-03 | MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH | Device for electronic testing of printed boards or similar devices |
| DE3838413A1 (en) * | 1988-11-12 | 1990-05-17 | Mania Gmbh | ADAPTER FOR ELECTRONIC TEST DEVICES FOR PCBS AND THE LIKE |
| DE4237591A1 (en) * | 1992-11-06 | 1994-05-11 | Mania Gmbh | PCB test facility with foil adapter |
| EP0468153B1 (en) * | 1990-07-25 | 1995-10-11 | atg test systems GmbH | Device for contacting elements for testing |
| DE4109684C2 (en) * | 1990-07-25 | 2001-07-12 | Atg Test Systems Gmbh | Contacting device for testing purposes |
| JPH0769155B2 (en) * | 1990-11-27 | 1995-07-26 | 大日本スクリーン製造株式会社 | Printed circuit board pattern inspection method |
| IL96483A (en) * | 1990-11-27 | 1995-07-31 | Orbotech Ltd | Optical inspection method and apparatus |
| WO1992011541A1 (en) * | 1990-12-21 | 1992-07-09 | Huntron Instruments, Inc. | Image acquisition system for use with a printed circuit board test apparatus |
| US5299268A (en) * | 1991-11-27 | 1994-03-29 | At&T Bell Laboratories | Method for detecting the locations of light-reflective metallization on a substrate |
| IL100824A (en) * | 1992-01-31 | 1996-12-05 | Orbotech Ltd | Method of inspecting articles |
| JP3222598B2 (en) * | 1993-01-12 | 2001-10-29 | 谷電機工業株式会社 | Inspection system for printed circuit board units with narrow components |
| DE4323276A1 (en) * | 1993-07-12 | 1995-01-19 | Mania Gmbh | Solid material adapter |
| JP3337794B2 (en) * | 1993-11-15 | 2002-10-21 | 日置電機株式会社 | Circuit board inspection method and apparatus |
| JPH07167795A (en) * | 1993-12-14 | 1995-07-04 | Nec Ibaraki Ltd | Wiring pattern analyzer of multilayer interconnection board |
| DE4406538A1 (en) * | 1994-02-28 | 1995-08-31 | Mania Gmbh | Printed circuit board test device with test adapter and method for setting the same |
| JP3246704B2 (en) * | 1995-02-27 | 2002-01-15 | シャープ株式会社 | Wiring board inspection equipment |
| JPH09203765A (en) * | 1996-01-25 | 1997-08-05 | Hioki Ee Corp | Substrate inspecting device which includes visual inspection |
| JP3468643B2 (en) * | 1996-10-15 | 2003-11-17 | 株式会社日立ユニシアオートモティブ | Appearance inspection method for printed wiring boards |
| DE19709939A1 (en) * | 1997-03-11 | 1998-09-17 | Atg Test Systems Gmbh | Method and device for testing printed circuit boards |
| JP2000012628A (en) * | 1998-06-25 | 2000-01-14 | Nippon Inter Connection Systems Kk | Defect detector for tape carrier, and defect inspection system |
-
2000
- 2000-09-05 DE DE10043726A patent/DE10043726C2/en not_active Expired - Fee Related
-
2001
- 2001-08-01 TW TW090118819A patent/TW541422B/en not_active IP Right Cessation
- 2001-08-09 EP EP01119256A patent/EP1186898B1/en not_active Expired - Lifetime
- 2001-08-09 AT AT01119256T patent/ATE314657T1/en not_active IP Right Cessation
- 2001-08-09 DE DE50108516T patent/DE50108516D1/en not_active Expired - Fee Related
- 2001-08-22 JP JP2001251832A patent/JP2002156342A/en active Pending
- 2001-09-05 CN CNB011326573A patent/CN1174257C/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011154464A2 (en) | 2010-06-09 | 2011-12-15 | Dtg International Gmbh | Apparatus and method for examining circuit boards |
| DE102010023187A1 (en) | 2010-06-09 | 2011-12-15 | Dtg International Gmbh | Apparatus and method for inspecting printed circuit boards |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1174257C (en) | 2004-11-03 |
| DE10043726A1 (en) | 2002-03-21 |
| EP1186898A2 (en) | 2002-03-13 |
| DE50108516D1 (en) | 2006-02-02 |
| DE10043726C2 (en) | 2003-12-04 |
| JP2002156342A (en) | 2002-05-31 |
| EP1186898A3 (en) | 2004-02-04 |
| ATE314657T1 (en) | 2006-01-15 |
| CN1352397A (en) | 2002-06-05 |
| TW541422B (en) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1186898B1 (en) | Procedure and apparatus for testing printed circuit boards | |
| DE10220343B4 (en) | Apparatus and method for testing printed circuit boards and probes | |
| DE102006005800B4 (en) | Method and apparatus for testing unpopulated printed circuit boards | |
| EP1266234B1 (en) | Testing device for printed boards | |
| EP0508062B1 (en) | Method and device for testing an arrangement of electrical conductors | |
| DE19837138B4 (en) | Test card for testing chips with integrated circuits | |
| EP0853242B1 (en) | Method for testing printed-circuit boards | |
| DE102009004555A1 (en) | Method for testing printed circuit boards | |
| DE10039928B4 (en) | Device for automated testing, calibration and characterization of test adapters | |
| EP3740767A1 (en) | Capacitive test needle for measuring electrically conductive layers in printed circuit board holes | |
| EP1315975B1 (en) | Method and device for testing printed circuit boards with a parallel tester | |
| EP1920263B1 (en) | Method of testing unloaded, large-area printed circuit boards with a finger tester | |
| DE19728144C2 (en) | Method and device for generating test patterns | |
| EP3580576B1 (en) | Testing device and method for testing a printed circuit boards | |
| DE60217619T2 (en) | Device for scanning testing printed circuit boards | |
| DE60107881T2 (en) | DEVICE AND METHOD FOR TESTING UNPROCESSED PRINTED CIRCUITS | |
| DE4134193A1 (en) | Testing electrical conductor arrangement, esp. on circuit board | |
| EP0864874A2 (en) | Method and device for testing circuit boards | |
| DE4234856A1 (en) | Method and device for testing needle cards for testing integrated circuits | |
| DE19506720C1 (en) | Testing procedure for contact between chip connection pins and printed conductor paths | |
| DE10207878B4 (en) | Device for detecting, holding and checking electronic assemblies | |
| DE102019000167A1 (en) | Test card for measuring integrated circuits on a semiconductor wafer and test method | |
| DE202014105674U1 (en) | Contacting device for boards | |
| DE19957286A1 (en) | Method and device for testing printed circuit boards | |
| WO2013004775A1 (en) | Adapter for an examination apparatus and examination apparatus for testing printed circuit boards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| AX | Request for extension of the european patent |
Free format text: AL;LT;LV;MK;RO;SI |
|
| PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
| AK | Designated contracting states |
Kind code of ref document: A3 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| AX | Request for extension of the european patent |
Extension state: AL LT LV MK RO SI |
|
| RIC1 | Information provided on ipc code assigned before grant |
Ipc: 7G 01R 1/073 B Ipc: 7G 06K 9/64 B Ipc: 7G 01B 11/06 B Ipc: 7G 01N 21/88 B Ipc: 7G 01R 31/28 A Ipc: 7G 01N 21/41 B |
|
| 17P | Request for examination filed |
Effective date: 20040705 |
|
| 17Q | First examination report despatched |
Effective date: 20040825 |
|
| AKX | Designation fees paid |
Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
| GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
| GBC | Gb: translation of claims filed (gb section 78(7)/1977) | ||
| TCAT | At: translation of patent claims filed | ||
| GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
| AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20051228 Ref country code: IE Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20051228 |
|
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
| REG | Reference to a national code |
Ref country code: CH Ref legal event code: EP |
|
| GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20051229 |
|
| REG | Reference to a national code |
Ref country code: IE Ref legal event code: FG4D Free format text: LANGUAGE OF EP DOCUMENT: GERMAN |
|
| REF | Corresponds to: |
Ref document number: 50108516 Country of ref document: DE Date of ref document: 20060202 Kind code of ref document: P |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060328 Ref country code: DK Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060328 Ref country code: GR Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060328 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: ES Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060408 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: PT Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060529 |
|
| NLV1 | Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act | ||
| ET | Fr: translation filed | ||
| REG | Reference to a national code |
Ref country code: IE Ref legal event code: FD4D |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: LI Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060831 Ref country code: BE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060831 Ref country code: MC Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060831 Ref country code: CH Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060831 |
|
| PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
| 26N | No opposition filed |
Effective date: 20060929 |
|
| REG | Reference to a national code |
Ref country code: CH Ref legal event code: PL |
|
| BERE | Be: lapsed |
Owner name: ATG TEST SYSTEMS G.M.B.H. & CO. KG Effective date: 20060831 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: TR Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20051228 Ref country code: LU Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060809 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20080801 Year of fee payment: 8 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: CY Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20051228 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: AT Payment date: 20080826 Year of fee payment: 8 Ref country code: FI Payment date: 20080827 Year of fee payment: 8 Ref country code: FR Payment date: 20080822 Year of fee payment: 8 Ref country code: IT Payment date: 20080826 Year of fee payment: 8 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20080826 Year of fee payment: 8 |
|
| GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20090809 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FI Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20090809 |
|
| REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20100430 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: AT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20090809 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20090831 Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20100302 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20090809 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20090809 |