DE19957286A1 - Method and device for testing printed circuit boards - Google Patents

Method and device for testing printed circuit boards

Info

Publication number
DE19957286A1
DE19957286A1 DE1999157286 DE19957286A DE19957286A1 DE 19957286 A1 DE19957286 A1 DE 19957286A1 DE 1999157286 DE1999157286 DE 1999157286 DE 19957286 A DE19957286 A DE 19957286A DE 19957286 A1 DE19957286 A1 DE 19957286A1
Authority
DE
Germany
Prior art keywords
circuit board
test
tested
contact
contact arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999157286
Other languages
German (de)
Inventor
Manfred Prokopp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATG Luther and Maelzer GmbH
Original Assignee
ATG Test Systems GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATG Test Systems GmbH and Co KG filed Critical ATG Test Systems GmbH and Co KG
Priority to DE1999157286 priority Critical patent/DE19957286A1/en
Priority to PCT/EP2000/009568 priority patent/WO2001040809A1/en
Priority to EP00964256A priority patent/EP1242827A1/en
Publication of DE19957286A1 publication Critical patent/DE19957286A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten mittels eines Paralleltesters, der eine Kontaktanordnung mit mehreren Testkontakten zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte einer zu testenden Leiterplatte aufweist, wobei das Verfahren folgende Schritte umfaßt: DOLLAR A - Auflegen einer zu testenden Leiterplatte auf die Kontaktanordnung, so daß zumindest Leiterplattentestpunkte eines ersten Bereichs einer zu testenden Leiterplatte mit Testkontakten eines ersten Bereichs der Kontaktanordnung in Kontakt stehen, DOLLAR A - Durchführen eines ersten Testmeßvorgangs in diesem ersten Bereich, DOLLAR A - Verschieben der zu testenden Leiterplatte bzgl. der Kontaktanordnung um einen vorbestimmten Verschiebeweg, so daß zumindest Leiterplattentestpunkte eines zweiten Bereichs der zu testenden Leiterplatte mit Testkontakten eines zweiten Bereichs der Kontaktanordnung in Kontakt stehen, DOLLAR A - Durchführen eines zweiten Testmeßvorgangs in diesem zweiten Bereich. DOLLAR A Mit dem erfindungsgemäßen Verfahren können Leiterplatten mit einem Verzug und/oder einem Versatz mit einem Paralleltester getestet werden.The invention relates to a method and a device for testing printed circuit boards by means of a parallel tester, which has a contact arrangement with several test contacts for simultaneous contacting of several printed circuit board test points of a printed circuit board, the method comprising the following steps: DOLLAR A - placing a printed circuit board on the Contact arrangement so that at least circuit board test points of a first area of a circuit board to be tested are in contact with test contacts of a first area of the contact arrangement, DOLLAR A - performing a first test measurement in this first area, DOLLAR A - shifting the circuit board to be tested with respect to the contact arrangement by one predetermined displacement, so that at least circuit board test points of a second area of the circuit board to be tested are in contact with test contacts of a second area of the contact arrangement, DOLLAR A - performing a second test measurement in this second area. DOLLAR A With the method according to the invention, printed circuit boards with a warpage and / or an offset can be tested with a parallel tester.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten.The present invention relates to a method and an apparatus for testing Circuit boards.

Vorrichtungen zum Testen von Leiterplatten, insbesondere unbestückten Leiterplat­ ten, können grundsätzlich in zwei Gruppen eingeteilt werden, nämlich den Fingerte­ stern und den Paralleltestern.Devices for testing printed circuit boards, in particular bare printed circuit boards can basically be divided into two groups, namely finger fingers stern and the parallel testers.

Fingertester sind Vorrichtungen, bei welchen die einzelnen Leiterplattentestpunkte einer zu prüfenden Leiterplatte sequentiell abgetastet werden, indem eine an einem Schlitten angeordnete Prüfsonde über der zu testenden Leiterplatte verfahren wird, wobei sie über jeweils einen abzutastenden Leiterplattentestpunkt positioniert werden kann, der dann mittels einer Sonde kontaktiert wird. Ein derartiger Fingertester weist zumindest zwei Prüfsonden auf, so daß er eine Leiterbahn der zu testenden Leiter­ platte an zwei Leiterplattentestpunkten kontaktieren kann und den dazwischen lie­ genden Abschnitt prüfen kann, ob darin eine Unterbrechung oder ein Kurzschluss vorliegt. Finger testers are devices in which the individual circuit board test points of a circuit board to be tested are scanned sequentially by one on one Test probe arranged on the slide is moved over the circuit board to be tested, each being positioned over a circuit board test point to be scanned can, which is then contacted by means of a probe. Such a finger tester has at least two test probes so that it has a conductor track of the conductor to be tested board can contact at two circuit board test points and the in between section can check whether there is an interruption or a short circuit is present.  

Ein Fingertester ist beispielsweise in der EP 0 468 153 A1 beschrieben. Die Vorzüge der Fingertester liegen darin, daß sie sehr flexibel sind und unterschiedlichste Arten von Leiterplatten getestet werden können, ohne daß hierbei irgendwelche mechani­ sche Umbauten notwendig sind. Zudem können mit Fingertestern alle beliebigen Leiterplattentypen getestet werden.A finger tester is described, for example, in EP 0 468 153 A1. The benefits The finger testers are that they are very flexible and different types PCBs can be tested without any mechanical cal conversions are necessary. Anyone can also use finger testers PCB types can be tested.

Paralleltester sind Prüfvorrichtungen, die mittels einer Kontaktanordnung, die in der Regel durch einen Adapter dargestellt wird, alle oder zumindest die meisten Kontakt­ stellen einer zu prüfenden Leiterplatten gleichzeitig kontaktieren. Derartige Parallelte­ ster werden bevorzugt zum Testen von unbestückten Leiterplatten verwendet, da mit ihnen eine große Anzahl von Leiterplattentestpunkten schnell und sicher abgetastet werden kann.Parallel testers are test devices which are arranged in a contact arrangement by means of the Usually represented by an adapter, all or at least most contact make contact of a circuit board to be tested at the same time. Such parallelism ster are preferably used for testing bare circuit boards, as with a large number of circuit board test points scanned quickly and safely can be.

Die Vorteile eines Paralleltesters gegenüber einem Fingertester liegen darin, daß mit einem Paralleltester wesentlich schneller eine Leiterplatte getestet werden kann, da alle Messvorgänge im wesentlichen gleichzeitig ausgeführt werden. Jedoch muss bei einem Wechsel des Leiterplattentyps der zu testenden Leiterplatte eine neue Kon­ taktanordnung vorgesehen werden, was in der Regel durch die Herstellung eines neuen Adapters erfolgt.The advantages of a parallel tester over a finger tester are that with a parallel tester can test a circuit board much faster because all measurement processes are carried out essentially simultaneously. However, at a change of the circuit board type of the circuit board to be tested a new con Clock arrangement are provided, which is usually by the production of a new adapter is done.

Die Paralleltester werden deshalb bevorzugt bei der Produktion mit hohen Stückzah­ len eingesetzt, da mit ihnen ein hoher Durchsatz erzielt werden kann.The parallel testers are therefore preferred for high-volume production len because a high throughput can be achieved with them.

Zur Erhöhung der Produktivität werden Leiterplatten oftmals mit mehreren Nutzen bzw. Panels versehen, das heißt sie weisen Bereiche mit identischen Leiterbahn­ strukturen auf. Diese Leiterplatten werden nach dem Test mechanisch in die einzel­ nen Nutzen gespaltet, so daß aus einer großen Leiterplatte mit vielen Nutzen viele kleine Leiterplatten mit jeweils einer Ausführung der bestimmten Leiterbahnstruktur hergestellt werden.In order to increase productivity, printed circuit boards are often used for several purposes or panels, that is, they have areas with identical conductor tracks structures on. After the test, these circuit boards are mechanically divided into the individual ones Nene benefit split, so that many from a large circuit board with many benefits small circuit boards, each with a version of the specific conductor structure getting produced.

Beim Testen großer Leiterplatten mit mehreren Nutzen mittels eines Paralleltesters können nicht alle Nutzen gleichzeitig mit einem Adapter kontaktiert werden, da die Abweichungen der Leiterplattentestpunkte von ihrer Soll-Position aufgrund von Verzügen und Versätzen oftmals so stark sind, daß oftmals kein fehlerloser Kontakt zwi­ schen den Leiterplattentetspunkten und den Prüfkontakten des Adapters möglich ist. Diese Abweichungen summieren sich über die Länge einer zu testenden Leiterplatte, weshalb diese Probleme umso größer werden, je größer die Leiterplatte ist und/oder je kleiner die Leiterplattentestpunkte ausgebildet sind.When testing large circuit boards with multiple benefits using a parallel tester not all the benefits can be contacted at the same time with an adapter, because the Deviations of the circuit board test points from their target position due to warpage  and offsets are often so strong that often no faultless contact between between the circuit board test points and the test contacts of the adapter. These deviations add up over the length of a circuit board to be tested, which is why these problems become greater the larger the circuit board is and / or the smaller the circuit board test points are designed.

Bei derartigen Leiterplatten mit mehreren Nutzen wird deshalb jeder Nutzen einzeln mit der Kontaktanordnung der zu prüfenden Leiterplatte verbunden und getestet. Damit alle Nutzen der Leiterplatte getestet werden, wird ein sogenanntes Stepverfah­ ren ausgeführt, bei dem die einzelnen Nutzen aufeinanderfolgend mit der Kontak­ tanordnung des Paralleltesters in Kontakt gebracht werden. Hierbei ist es möglich, daß jeweils die Leiterplatte um einen Nutzen an dem Paralleltester versetzt wird, oder daß die Leiterplatte während des gesamten Vorgangs von einem Rahmen gehalten wird, der still steht, und der Adapter des Paralleltesters aufeinanderfolgend auf die einzelnen Nutzen gesetzt wird.With such printed circuit boards with several uses, each use is therefore individual connected and tested with the contact arrangement of the circuit board to be tested. So that all the benefits of the circuit board are tested, a so-called step procedure is used ren, in which the individual benefits are consecutive with the contact arrangement of the parallel tester can be brought into contact. Here it is possible that in each case the printed circuit board is displaced by one use on the parallel tester, or that the circuit board is held by a frame throughout the process that stands still, and the adapter of the parallel tester in succession to the individual benefits.

Das aufeinanderfolgende Testen der Nutzen ist zeitaufwendig. Zudem muss vorab die Position jedes einzelnen Nutzens exakt ermittelt werden. Der Mechanismus zum Versetzen der Leiterplatten bzw. des Adapters ist aufwendig, da er ein schnelles Ver­ setzen der Leiterplatten bzw. des Adapters bei einer hohen Genauigkeit ermöglichen soll.Successive testing of the benefits is time consuming. In addition, must be in advance the position of each individual benefit can be determined exactly. The mechanism for Moving the circuit boards or the adapter is complex because it is a quick Ver enable the PCB or adapter to be set with high accuracy should.

Grundsätzlich bestünde die Möglichkeit, einen Adapter zu schaffen, der gleichzeitig alle Nutzen einer Leiterplatte kontaktieren kann. Da diese mehrere Nutzen aufwei­ senden Leiterplatten jedoch eine beträchtlich Größe besitzen, kann die Position der einzelnen Leiterplattentestpunkte gegenüber der Soll-Position an einer idealen Lei­ terplatte des gleichen Leiterplattentyps ("Golden Bord") erheblich durch Verzüge bzw. Versätze der Leiterplatte abweichen. In der Regel werden durch das Herstellungs­ verfahren Verzüge und Versätze an der Leiterplatte verursacht, die einige 0,1 mm betragen können. Weist die Kontaktfläche eines Leiterplattentestpunktes mit einem Durchmesser von 0,1 mm auf, so bedeutet dies, daß bei einer Abweichung von 0,1 mm oder mehr von der Soll- oder Idealposition kein Kontakt mit einem auf die Ideal­ position justierten Testkontakt möglich ist. Deshalb ist es in der Regel praktisch nicht möglich, mit einem einzigen Adapter mehrere Nutzen einer großflächigen Leiterplatte mit kleinen Leiterplattentestpunkten zu kontaktieren. In der Praxis hat sich gezeigt, daß Leiterplatten, deren Verzug größer als 30% des Durchmessers des kleinsten Leiterplattentestpunktes ist, nicht mit einem Paralleltester vollständig getestet werden können.Basically, there would be the possibility to create an adapter that works simultaneously can contact all the benefits of a circuit board. Since this has several benefits Send circuit boards, however, have a considerable size, the position of the individual circuit board test points compared to the target position at an ideal lei board of the same type of board ("golden board") considerably due to warpage or PCB offsets differ. As a rule, by manufacturing process warpage and offsets on the circuit board causing some 0.1 mm can be. Assigns the contact area of a circuit board test point with one Diameter of 0.1 mm, this means that with a deviation of 0.1 mm or more from the target or ideal position no contact with one on the ideal position-adjusted test contact is possible. Therefore, it is usually not practical  possible, with a single adapter, multiple uses of a large circuit board to contact with small circuit board test points. Practice has shown that circuit boards whose warpage is greater than 30% of the diameter of the smallest PCB test point is not to be fully tested with a parallel tester can.

Das durch die Verzüge und Versätze erzeugte Problem beim Kontaktieren von groß­ flächigen Leiterplatten tritt nicht nur bei Leiterplatten mit mehreren Nutzen auf, son­ dern auch bei großflächigen Leiterplatten, die als solche ohne Aufspaltung in mehre­ re Teile verwendet werden. Auch bei derartigen Leiterplatten kann durch einen Ver­ zug bzw. einen Versatz eine Fehlkontaktierung am Adapter verursacht werden. Der­ artige Fehlkontaktierungen sind bei einem Verfahren zum Testen von Leiterplatten unzulässig, da sie einen sicheren Testvorgang verhindern.The problem of contacting large caused by the warpage and offsets Flat printed circuit boards do not only appear on printed circuit boards with several uses, but this also applies to large-area printed circuit boards that, as such, can be split into several re parts are used. Even with such circuit boards can by a Ver incorrect connection on the adapter. The Like mis-connections are in a method for testing printed circuit boards inadmissible because they prevent a safe test process.

Es besteht deshalb ein erheblicher Bedarf, ein Verfahren bzw. eine Vorrichtung zu schaffen, mit der ohne aufwendige Mechanik bzw. Stepmechanismen alle Leiterplat­ tentestpunkte einer großflächigen Leiterplatte im wesentlichen gleichzeitig kontaktiert werden können. Dies ist aber aufgrund der Probleme bei der exakten Positionierung der Leiterplattentestpunkte gegenüber der Kontaktanordnung der bekannten Prüfvor­ richtungen nicht möglich.There is therefore a considerable need to provide a method or a device create all PCBs without elaborate mechanics or step mechanisms tent test points of a large-area circuit board contacted essentially simultaneously can be. However, this is due to the problems with the exact positioning the circuit board test points compared to the contact arrangement of the known test directions not possible.

Es ist bekannt, die Position einer Leiterplatte an sich bezüglich einer Kontaktanord­ nung eines Paralleltesters zu ermitteln und entsprechend zu korrigieren. Hierzu wer­ den sowohl optische als auch elektrische Verfahren verwendet. Bei optischen Verfah­ ren wird mittels einer Kamera die Leiterplattentestpunktanordnung der zu prüfenden Leiterplatte ermittelt. Ergibt sich bei dem optischen Messverfahren eine Abweichung der Anordnung der Leiterplattentestpunkte von ihrer Soll-Anordnung, so wird die Lei­ terplatte entsprechend auf dem Adapter verschoben.It is known to arrange the position of a circuit board per se with respect to a contact determination of a parallel tester and correct it accordingly. About who which uses both optical and electrical processes. With optical procedures Ren is the circuit board test point arrangement of the to be tested by means of a camera Printed circuit board determined. If there is a deviation in the optical measuring method the arrangement of the circuit board test points from their target arrangement, so the Lei accordingly moved on the adapter.

Anstelle des optischen Messvorganges kann auch ein elektrischer Messvorgang ausgeführt werden, bei welchem beispielsweise vorbestimmte Referenzmarken an der zu prüfenden Leiterplatte abgetastet werden, und falls eine entsprechende Ab­ weichung der Ist-Lage von der Soll-Lage festgestellt wird, kann diese durch Verschieben der Leiterplatte bzw. des Adapters ausgeglichen werden. Derartige Verfah­ ren und Vorrichtungen sind beispielsweise in der DE 43 02 509 A1, der JP 4038480 und der EP 0 874 243 A2 offenbart.Instead of the optical measuring process, an electrical measuring process can also be used are carried out, for example, at predetermined reference marks of the circuit board to be tested, and if a corresponding Ab deviation of the actual position from the target position can be determined by moving it  the printed circuit board or adapter. Such procedure Ren and devices are for example in DE 43 02 509 A1, JP 4038480 and EP 0 874 243 A2.

Es sind auch diverse Vorrichtungen bekannt, mit welchen die Leiterplatten bezüglich der Kontaktanordnung ausgerichtet werden können. Hierzu wird beispielhaft auf die DE 44 17 811 A1, DE 43 42 654 A1, US 4,820,975, EP 0 859 239 A2 und die EP 0 831 332 A1 verwiesen.Various devices are also known, with which the printed circuit boards with respect the contact arrangement can be aligned. This is exemplified by the DE 44 17 811 A1, DE 43 42 654 A1, US 4,820,975, EP 0 859 239 A2 and EP 0 831 332 A1 referred.

Mit keiner dieser bekannten Vorrichtungen und Verfahren zum Testen von Leiter­ platten ist es möglich, Abweichungen der Positionen der Leiterplattentestpunkte auf­ grund von Verzügen und/oder Versätzen bei der Positionierung der Leiterplatte auf einen Adapter zu berücksichtigen und entsprechend zu kompensieren.None of these known devices and methods for testing conductors It is possible to detect deviations in the positions of the circuit board test points due to warpage and / or misalignment when positioning the circuit board to consider an adapter and compensate accordingly.

Lediglich aus der WO 94/11743 ist es bekannt, einen sogenannten Gummitranslator zu verwenden, der ein Stück gestreckt werden kann. Mit diesem Translator, der die Funktion eines herkömmlichen Adapters übernimmt, könnten grundsätzlich Leiter­ platten mit Verzügen korrekt kontaktiert werden, das heißt, daß hiermit das Muster der Leiterplattentestpunkte - einschließlich des Verzuges - der zu prüfenden Leiter­ platten korrekt auf ein Grundraster einer Prüfvorrichtung zum Testen von Leiterplat­ ten umgesetzt werden könnte. Dieser Gummitranslator hat sich in der Praxis jedoch nicht bewährt. Insbesondere ist es mit so einem Translator nicht möglich, sehr kleine, eng beieinander liegende Leiterplattentestpunkte fehlerfrei zu kontaktieren, da die Kontaktnoppen des Gummitranslators nicht beliebig klein gestaltet werden können.It is only known from WO 94/11743, a so-called rubber translator to use that can be stretched a bit. With this translator, the Basically, conductors can take over the function of a conventional adapter plates with delays are contacted correctly, which means that this is the pattern the circuit board test points - including the delay - of the conductors to be tested boards correctly on a basic grid of a test device for testing printed circuit boards could be implemented. This rubber translator has, however, in practice not proven. In particular, it is not possible with such a translator, very small, to contact PCB test points close to each other without errors since the Contact studs of the rubber translator can not be designed as small as desired.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten mittels eines Paralleltesters zu schaffen, die es erlauben, selbst großflächige Leiterplatten mit einem Verzug und/oder einem Versatz vollstän­ dig und korrekt mit der Kontaktanordnung des Paralleltesters zu kontaktieren.The invention has for its object a method and an apparatus for Testing of printed circuit boards by means of a parallel tester, which allow even large-area printed circuit boards with a delay and / or an offset completely Dig and correct to contact with the contact arrangement of the parallel tester.

Die Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 oder 11 und durch eine Vorrichtung mit den Merkmalen des Anspruchs 13 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben. The object is achieved by a method having the features of claim 1 or 11 and solved by a device with the features of claim 13. Beneficial Embodiments of the invention are specified in the subclaims.  

Gemäß dem erfindungsgemäßen Verfahren zum Testen von Leiterplatten werden diese mit einem Paralleltester getestet. Ein solcher Paralleltester weist eine Kontak­ tanordnung mit mehreren Testkontakten zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte der zu testenden Leiterplatte auf. Das Verfahren umfaßt fol­ gende Schritte:
According to the inventive method for testing printed circuit boards, they are tested with a parallel tester. Such a parallel tester has a contact arrangement with several test contacts for simultaneous contacting of several circuit board test points of the circuit board to be tested. The process comprises the following steps:

  • - Auflegen einer zu testenden Leiterplatte auf die Kontaktanordnung, so daß zumindest Leiterplattentestpunkte eines ersten Bereichs der zu testenden Leiterplatte mit Testkontakten eines ersten Bereichs der Kontaktanordnung in Kontakt stehen,- Placing a circuit board to be tested on the contact arrangement, so that at least printed circuit board test points of a first area of those to be tested Printed circuit board with test contacts of a first area of the contact arrangement in Be in contact,
  • - Durchführen eines ersten Testmeßvorgangs in diesem ersten Bereich,Performing a first test measurement in this first area,
  • - Verschieben der zu testenden Leiterplatte bezüglich der Kontaktanordnung um einen vorbestimmten Verschiebeweg, so daß zumindest Leiterplattentest­ punkte eines zweiten Bereichs der zu testenden Leiterplatte mit Testkontakten eines zweiten Bereichs der Kontaktanordnung in Kontakt stehen,- Moving the circuit board to be tested with respect to the contact arrangement by a predetermined displacement path, so that at least printed circuit board test points of a second area of the circuit board to be tested with test contacts are in contact with a second region of the contact arrangement,
  • - Durchführen eines zweiten Testmeßvorgangs in diesem zweiten Bereich.- Perform a second test measurement in this second area.

Mit dem erfindungsgemäßen Verfahren werden in einem Paralleltester einzelne Be­ reiche der Leiterplatte aufeinanderfolgend getestet, obwohl die Kontaktanordnung die Kontakte für alle zu testenden Leiterplattentestpunkte vorsieht. Das Problem mit den Verzügen und Versätzen, die bei der Produktion von Leiterplatten nie vollständig vermieden werden können, wird dadurch beseitigt, daß die Leiterplatte bezüglich der Kontaktanordnung nach dem Messen eines Bereiches der Leiterplatte ein Stück be­ wegt wird, so daß ein weiterer Bereich der Leiterplatte gemessen werden kann. Hier­ durch ist es möglich, selbst großflächige Leiterplatten, die kleine Leiterplattentest­ punkte aufweisen, mit einem Verzug und/oder einem Versatz vollständig und korrekt zu kontaktieren und entsprechend vollständig und korrekt zu testen.With the method according to the invention individual Be range of the circuit board tested successively, although the contact arrangement the Provides contacts for all PCB test points to be tested. The problem with the Warpage and offsets that are never complete in the production of printed circuit boards can be avoided, is eliminated in that the circuit board with respect to Contact arrangement after measuring an area of the circuit board be a piece is moved so that a further area of the circuit board can be measured. Here by it is possible to test even large-area circuit boards, the small circuit board have points with a delay and / or an offset completely and correctly to contact and test accordingly fully and correctly.

Die durch einen Verzug und/oder einen Versatz hervorgerufenen Abweichungen der Positionen der Leiterplattentestpunkte gegenüber den entsprechenden Leiterplat­ tentestpunkten einer idealen, keinen Verzug und keinen Versatz aufweisenden Lei­ terplatte können optisch und/oder elektrisch gemessen werden. The deviations caused by a delay and / or an offset Positions of the circuit board test points in relation to the corresponding circuit board tent test points of an ideal Lei with no delay and no offset terplatte can be measured optically and / or electrically.  

Das Verschieben kann manuell oder automatisch ausgeführt werden, wobei eine automatische Verschiebung aufgrund der geringen Verschiebewege, die in der Regel Bruchteile eines Millimeters betragen, zweckmäßig ist. Hierbei kann die zu testende Leiterplatte oder der Adapter bewegt werden.Moving can be done manually or automatically, with one automatic displacement due to the small displacement, which is usually Fractions of a millimeter are appropriate. Here, the one to be tested PCB or the adapter are moved.

Bei einer manuellen Verschiebung ist es vorteilhaft, wenn Hilfsmittel verwendet wer­ den, die die exakte Einstellung derart kleiner Verschiebewege gestatten. Ein derarti­ ges Hilfsmittel ist z. B. aus der EP 0 831 332 A1 bekannt, aus der ein Adapter hervor­ geht, der zwei übereinander liegende Lagen von Leiterplatten aufweist, wobei mit der einen Leiterplatte die Kontaktstifte und mit der anderen Leiterplatte der zu prüfende Prüfling geführt werden. In diesen beiden Leiterplatten sind in einem regelmäßigen Raster übereinander liegende Bohrungen eingebracht, wobei die Bohrungen der bei­ den Raster etwas voneinander abweichen, so daß beim Durchstecken eines Stiftes zwei übereinander liegende Bohrungen die beiden Leiterplatten um einen vorbe­ stimmten Verschiebeweg verschoben werden. Mit einer solchen Lochrasteranord­ nung lassen sich sehr kleine Verschiebewege exakt einstellen.When moving manually, it is advantageous if tools are used those that allow the exact setting of such small displacement paths. Such a Aids are such. B. from EP 0 831 332 A1, from which an adapter emerges goes, which has two superimposed layers of circuit boards, with the one PCB the contact pins and with the other PCB the one to be tested Test specimen. These two circuit boards are in a regular Bores placed one above the other, the bores of the grid differ slightly from each other, so that when inserting a pin two bores lying one above the other the two circuit boards by one agreed displacement path to be moved. With such a grid arrangement Very small displacement paths can be set precisely.

Zur elektrischen Ermittlung des Verschiebeweges ist es möglich, spezielle elektrisch leitende Referenzmarken an den zu testenden Leiterplatten vorzusehen, die von kor­ respondierenden Referenzkontakten der Kontaktanordnung abgetastet werden.For electrical determination of the displacement, it is possible to use special electrical to provide conductive reference marks on the printed circuit boards to be tested, which kor responding reference contacts of the contact arrangement are scanned.

Es ist auch möglich, anstelle von Referenzmarken die Leiterplattentestpunkte einer zu prüfenden Leiterplatte selbst zum Ermitteln der Abweichung der Ist-Position von der Soll-Position der Leiterplattentestpunkte zu bestimmen. Ein derartiges Verfahren geht beispielsweise aus der EP 874 243 A2 hervor.It is also possible to use a PCB test point instead of reference marks PCB to be tested itself to determine the deviation of the actual position from to determine the target position of the circuit board test points. Such a process can be seen, for example, from EP 874 243 A2.

Das erfindungsgemäße Verfahren kann besonders vorteilhaft zum Testen von Leiter­ platten mit mehreren Nutzen eingesetzt werden, wobei jeder Nutzen einen separat zu testenden Leiterplattenbereich bildet und nach jedem Testmeßvorgang, bei dem ein Nutzen getestet wird, die zu prüfende Leiterplatte bzgl. eines weiteren Nutzens aus­ gerichtet wird. The method according to the invention can be particularly advantageous for testing conductors plates with multiple uses can be used, with each use one separately forms the test circuit area and after each test measurement, in which a Benefit is tested, the circuit board to be tested with regard to a further benefit is judged.  

Es ist jedoch auch möglich, großflächige Leiterplatten mit kleinen Leiterplattentest­ punkten zu testen, deren Leiterplattenstruktur nicht in mehrere Nutzen unterteilt ist. Hierbei ist es zweckmäßig, sich überlappende Bereiche vorzusehen, wobei die ein­ zelnen Bereiche separat getestet werden. Die überlappenden Bereiche werden derart festgelegt, daß Leiterbahnen, die sich zumindest über zwei Bereiche erstrecken, ei­ nen Leiterplattentestpunkt in dem überlappenden Abschnitt der sich überlappenden Bereiche aufweisen. Hierdurch ist sichergestellt, daß die entsprechenden Leiterbah­ nen auch bei dem erfindungsgemäßen sequentiellen Testverfahren der einzelnen Bereiche vollständig überprüft werden können.However, it is also possible to test large-area circuit boards with small circuit boards test points whose circuit board structure is not divided into several uses. It is expedient to provide overlapping areas, the one individual areas can be tested separately. The overlapping areas become like this stipulated that conductor tracks, which extend at least over two areas, ei NEN PCB test point in the overlapping section of the overlapping Have areas. This ensures that the appropriate circuit nen also in the sequential test method of the individual according to the invention Areas can be fully checked.

Das erfindungsgemäße Verfahren zum Testen von Leiterplatten mittels eines Paral­ leltesters Kann dahingehend optimiert werden, daß mit jedem Testmeßvorgang ein möglichst großer Bereich getetstet wird. Ein solches Verfahren umfaßt folgende Schritte:The method according to the invention for testing printed circuit boards by means of a parallel leltesters Can be optimized so that with each test measurement a the largest possible area is tested. Such a method includes the following Steps:

Ermitteln der Abweichungen der Leiterplattentestpunkte der zu testenden Lei­ terplatte von ihren Soll-Positionen,
Determining the deviations of the circuit board test points of the circuit board to be tested from their target positions,

  • - Berechnen einer oder mehrerer Anordnungen der Leiterplatte auf der Kontak­ tanordnung, bei welchen möglichst viele Leiterbahnen und/oder möglichst viele Lei­ terplattentestpunkte mit der Kontaktanordnung in Kontakt stehen,- Calculate one or more arrangements of the circuit board on the contact arrangement in which as many conductor tracks and / or as many Lei as possible board test points are in contact with the contact arrangement,
  • - Auflegen der zu testenden Leiterplatte auf die Kontaktanordnung in der einen oder in einer der berechneten Anordnungen,- Placing the circuit board to be tested on the contact arrangement in one or in one of the calculated orders,
  • - Durchführen eines ersten Testmeßvorgangs,Performing a first test measurement process,
  • - Verschieben der zu testenden Leiterplatte bzgl. der Kontaktanordnung, falls mehrere Anordnungen berechnet worden sind, in eine der anderen Anordnungen,- Moving the circuit board to be tested with respect to the contact arrangement, if multiple orders have been calculated into one of the other orders,
  • - Durchführen eines weiteren Testmeßvorgangs,- carrying out a further test measurement process,
  • - Wiederholen des Verschiebevorganges und des Testmeßvorganges, falls weitere Anordnungen berechnet worden sind, bis die Leiterplatte mit allen Anordnun­ gen bzgl. der Kontaktanordnung getestet ist.- Repeat the displacement process and the test measurement process, if further arrangements have been calculated until the circuit board with all arrangements has been tested with regard to the contact arrangement.

Die Erfindung wird nachfolgend beispielhaft anhand eines in der Zeichnung darge­ stellten Ausführungsbeispieles näher erläutert. In der Zeichnung zeigen: The invention is illustrated by way of example using a Darge in the drawing presented embodiment explained in more detail. The drawing shows:  

Fig. 1 schematisch eine Testvorrichtung in einer Schnittansicht mit einem auf einem Grundraster aufliegenden Adapter zum Kontaktieren einer zu testenden Lei­ terplatte, Figure schematically illustrates a test apparatus of a terplatte. 1 in a sectional view with a bearing on a basic grid Adapter for contacting test Lei,

Fig. 2 eine zu testende Leiterplatte in der Draufsicht mit mehreren Nutzen, und Fig. 2 is a circuit board to be tested in plan view with multiple benefits, and

Fig. 3 eine weitere zu testende Leiterplatte. Fig. 3 shows another circuit board to be tested.

Fig. 1 zeigt schematisch vereinfacht eine erfindungsgemäße Vorrichtung 1 zum Te­ sten von Leiterplatten in einer Schnittansicht. Die Testvorrichtung 1 weist einen Ad­ apter 2 auf, der auf einem Grundrasterfeld 3 der Testvorrichtung 1 aufliegt. Das Grundrasterfeld 3 weist in einem regelmäßigen Raster angeordnete Kontaktflächen auf, die elektrisch mit der Prüfschaltung (nicht dargestellt) verbunden sind. Der Ad­ apter 2 dient zum Umsetzen des regelmäßigen Rasters des Grundrasterfeldes 3 auf das Muster der Leiterplattentestpunkte 4 (Fig. 2, 3) einer zu testenden Leiterplatte 5. Fig. 1 shows schematically simplified an inventive device 1 for Te most of printed circuit boards in a sectional view. The test apparatus 1 has a Apter Ad 2 which rests on a ground grid 3 of the test device. 1 The basic grid 3 has contact surfaces arranged in a regular grid, which are electrically connected to the test circuit (not shown). The adapter 2 is used to convert the regular grid of the basic grid 3 to the pattern of the circuit board test points 4 ( FIGS. 2, 3) of a circuit board 5 to be tested.

Der Adapter 2 ist aus mehreren Lagen 6 ausgebildet, die mit Abstand zueinander parallel angeordnet sind und aus einer Kunststoffplatte bestehen. Die Adapterlagen 6 werden von einem Rahmen 7 gehalten. Die Adapterlagen 6 sind mit Bohrungen ver­ sehen, in die Prüfstifte bzw. Prüfnadeln 8 eingesetzt sind. Die Prüfnadeln erstrecken sich von der Unterseite des Adapters bis zur Oberseite des Adapters und stehen so­ wohl an der Unter- als auch an der Oberseite ein Stück vor, so daß sie die Kontakt­ felder des Grundrasterfeldes 3 elektrisch mit den Leiterplattentestpunkten 4 einer zu testenden Leiterplatte 5 verbinden können. Die Prüfstifte 8 können bezüglich einer auf dem Grundrasterfeld 3 senkrecht stehenden Linie schräg angeordnet sein, wo­ durch das in einem gleichmäßigen Raster ausgebildete Grundrasterfeld 3 auf das unregelmäßige Raster der Leiterplattentestpunkte 4 umgesetzt wird. Die oberen En­ den der Prüfstifte 8 bilden Testkontakte, die exakt in dem Muster der Leiterplatten­ testpunkte einer idealen zu testenden Leiterplatte angeordnet sind. Eine solche ideale Leiterplatte weist keinen Verzug und keinen Versatz auf.The adapter 2 is formed from a plurality of layers 6 , which are arranged parallel to one another at a distance from one another and consist of a plastic plate. The adapter layers 6 are held by a frame 7 . The adapter layers 6 are seen with holes in which test pins or test needles 8 are inserted. The test needles extend from the underside of the adapter to the top of the adapter and thus protrude a bit from the bottom and the top so that they electrically contact the contact fields of the basic grid 3 with the circuit board test points 4 of a circuit board 5 to be tested can connect. The test pins 8 may be one on the ground grid 3 perpendicular line be arranged obliquely with respect to where it is converted by the formed in a uniform grid ground grid 3 on the irregular pattern of the circuit board test points. 4 The upper ends of the test pins 8 form test contacts which are arranged exactly in the pattern of the circuit board test points of an ideal circuit board to be tested. Such an ideal printed circuit board has no warpage and no offset.

Die Prüfstifte 8 können als Prüfstifte mit einem federnden Element oder als Starrna­ deln ausgebildet sein. Sind in dem Adapter 2 Starrnadeln eingesetzt, so ist es zweckmäßig, daß zwischen dem Adapter 2 und dem Grundrasterfeld 3 eine Vollra­ sterkassette eingesetzt ist. Eine solche Vollrasterkassette entspricht im Aufbau im wesentlichen dem des Adapters, wobei anstelle der schräg gestellten Prüfstifte par­ allel zueinander angeordnete Prüfstifte vorgesehen sind, die mit einem federnden Abschnitt versehen sind, so daß durch die Prüfstifte der Vollrasterkassette ein Län­ genausgleich der aufeinander stehenden Prüfstifte und Prüfnadeln gewährleistet ist, um Unebenheiten an der zu testenden Leiterplatte 5 kompensieren zu können.The test pins 8 can be designed as test pins with a resilient element or as rigid nails. Are 2 rigid needles used in the adapter, it is appropriate that a Vollra sterkassette is used between the adapter 2 and the basic grid 3 . Such a full grid cassette essentially corresponds in structure to that of the adapter, whereby instead of the inclined test pins, parallel test pins are provided which are provided with a resilient section, so that the test pins of the full grid cassette ensure a length compensation of the stacked test pins and test needles is guaranteed to be able to compensate for unevenness in the circuit board 5 to be tested.

An der obersten Lage 6 des Adapters 2 ist im Innenbereich des Adapters 2 eine Ju­ stiereinrichtung 9 angeordnet, die einen an der Oberseite des Adapters 2 vorstehen­ den Justierstift 10 aufweist. Die Justiereinrichtung 9 weist einen Bewegungsmecha­ nismus auf, der den Justierstift 10 um einen exakt einstellbaren, vorbestimmten Ver­ schiebeweg in der Ebene der zu prüfenden Leiterplatte bewegen kann. Der Justier­ stift 10 kann sowohl in X- als auch in Y-Richtung bewegt werden. Eine derartige Ju­ stiereinrichtung ist beispielsweise in der EP 0 831 332 A1 beschrieben.At the top layer 6 of the adapter 2 of the adapter 2 is a Ju bull device 9 arranged in the inner region having a at the top of the adapter 2 protrude the alignment pin 10th The adjusting device 9 has a Bewegungsmecha mechanism, which can move the adjusting pin 10 by a precisely adjustable, predetermined Ver displacement in the plane of the circuit board to be tested. The adjustment pin 10 can be moved in both the X and Y directions. Such a bull device is described for example in EP 0 831 332 A1.

Vorzugsweise weist ein Adapter 2 zwei derartige Justiereinrichtungen 9 auf, die bei­ spielsweise an gegenüberliegenden Ecken des Adapters angeordnet sind.An adapter 2 preferably has two such adjustment devices 9 , which are arranged at opposite corners of the adapter, for example.

Die Justierstifte 10 greifen jeweils in eine Passausnehmung 11 einer zu testenden Leiterplatte 5 ein. Durch Betätigen der Justiereinrichtung 9 kann eine auf dem Adap­ ter 2 aufliegende Leiterplatte verschoben werden.The adjusting pins 10 each engage in a fitting recess 11 in a circuit board 5 to be tested. By actuating the adjusting device 9 , a printed circuit board resting on the adapter 2 can be moved.

Im Bereich oberhalb des Adapters 2 ist eine Kamera 12 angeordnet, die auf die Lei­ terplatte 5 ausgerichtet ist und deren Blickwinkel 13 vorzugsweise so bemessen ist, daß mit der Kamera 12 der gesamte von der Testvorrichtung 1 abtastbare Bereich einer zu prüfenden Leiterplatte 5 erfaßt werden kann.In the area above of the adapter 2 is disposed a camera 12 which terplatte the Lei 5 is aligned and the angle 13 is preferably dimensioned so that it can be detected to be tested printed circuit board 5 with the camera 12, the entire scannable from the test apparatus 1 region of an .

Nachfolgend wird die Funktionsweise der in Fig. 1 gezeigten Testvorrichtung anhand einer Leiterplatte erläutert, die in Fig. 2 gezeigt ist. Diese Leiterplatte 5 weist vier Nut­ zen 14 bzw. Panels 14 auf. Diese Nutzen 14 besitzen alle die gleiche Leiterbahn­ struktur mit der gleichen Anordnung von Leiterbahnen und Leiterplattentestpunkten 4. Typische Anwendungen für derartige Leiterplatten mit mehreren Nutzen 14 sind z. B. die Herstellung von Platinen für tragbare Telefone, deren einzelne Platinen sehr klein sind, weshalb mehrere gleichzeitig auf einer Leiterplatte im üblichen Format ausgebildet werden können. Diese Platinen bzw. Leiterplatten besitzen jedoch eine sehr dichte Anordnung von Leiterbahnen und eine entsprechend hohe Dichte an sehr kleinen Leiterplattentestpunkten 4.The mode of operation of the test device shown in FIG. 1 is explained below using a printed circuit board which is shown in FIG. 2. This circuit board 5 has four slots 14 and 14 panels. These panels 14 all have the same conductor track structure with the same arrangement of conductor tracks and circuit board test points 4 . Typical applications for such circuit boards with multiple benefits 14 are e.g. B. the production of boards for portable telephones, the individual boards are very small, which is why several can be formed simultaneously on a circuit board in the usual format. However, these circuit boards or circuit boards have a very dense arrangement of conductor tracks and a correspondingly high density at very small circuit board test points 4 .

Diese Leiterplatten können in der Regel nicht ohne Verzug und/oder Versatz herge­ stellt werden. Eine solche Leiterplatte weist einen Verzug auf, wenn Abweichungen der Position der Leiterplattentestpunkte gegenüber den Leiterplattentestpunkten ei­ ner idealen Leiterplatte in einer Richtung allmählich zunehmen. Die Zunahme der Abweichungen von der Soll-Position muß selbstverständlich nicht entlang einer gera­ den Linie verlaufen, d. h., daß der Verzug z. B. in der Form eines Kissens ausgebildet sein kann. Bei einem Versatz sind eine Gruppe von Leiterplattentestpunkten der zu testenden Leiterplatte gegenüber der Position der entsprechenden Leiterplattentest­ punkte einer idealen Leiterplatte um den gleichen Betrag in die gleiche Richtung ver­ schoben bzw. versetzt. In der Regel weisen Leiterplatten sowohl einen Versatz als auch einen Verzug auf, wobei beides kombiniert im gleichen Bereich auftreten kann.These circuit boards can usually not without delay and / or misalignment be put. Such a circuit board has a delay if there are deviations the position of the circuit board test points relative to the circuit board test points gradual increase in one direction. The increase in Of course, deviations from the target position do not have to be along a straight line run the line, d. that is, the delay z. B. in the form of a pillow can be. In the event of an offset, a group of circuit board test points are the PCB testing against the position of the corresponding PCB test ver points of an ideal circuit board by the same amount in the same direction pushed or offset. As a rule, printed circuit boards have an offset as well also a delay, whereby both can occur combined in the same area.

Beträgt der Durchmesser der kleinsten Kontaktstellen einer zu testenden Leiterplatte 100 µm, so ist es bei herkömmlichen Paralleltestern notwendig, daß die Abweichun­ gen der Leiterplattentestpunkte von der idealen Position nicht größer als +/-30 µm sind. Derart geringe Abweichungen können insbesondere bei großflächigen Leiter­ platten oftmals nicht eingehalten werden. Will man die Fläche der Leiterplattentest­ punkte noch weiter verringern, so müssen bei herkömmlichen Paralleltestern noch engere Toleranzen für die Abweichungen der Leiterplattentestpunkte von der idealen Position festgelegt werden.Is the diameter of the smallest contact points on a circuit board to be tested 100 µm, it is necessary with conventional parallel testers that the deviation against the PCB test points from the ideal position no larger than +/- 30 µm are. Such small deviations can occur especially with large-area conductors plates are often not adhered to. Do you want the area of the PCB test To reduce points even further, conventional parallel testers still have to tighter tolerances for the deviations of the PCB test points from the ideal Position to be determined.

Erfindungsgemäß wird die zu prüfende Leiterplatte 5 in mehrere Prüfbereiche I bis IV aufgeteilt. Im dargestellten Ausführungsbeispiel umfaßt jeder Prüfbereich genau ei­ nen Nutzen 14. Grundsätzlich ist es jedoch möglich, daß ein Prüfbereich mehrere Nutzen umfaßt. According to the invention, the circuit board 5 to be tested is divided into several test areas I to IV. In the exemplary embodiment shown, each test area comprises exactly one benefit 14 . In principle, however, it is possible that a test area comprises several benefits.

Zu Beginn des Prüfverfahrens wird die Leiterplatte 5 derart auf den Adapter 2 aufge­ legt, daß in die beiden Passausnehmungen 11 der Leiterplatte 5 die Justierstifte 10 der Justiereinrichtungen 9 eingreifen. Danach wird das Muster der Leiterplattentest­ punkte 4 der Leiterplatte 5 mit der Kamera 12 abgetastet. Anschließend werden die Abweichungen der Leiterplattentestpunkte eines ersten Prüfbereiches (z. B. I) gegen­ über der Position der korrespondierenden durch die Prüfstifte 8 des Adapters 2 aus­ gebildeten Testkontakte ermittelt. Diese Ermittlung erfolgt mittels eines Computers, der für die optische Signalverarbeitung geeignet ist. Es wird sowohl die Länge als auch die Richtung der Abweichung ermittelt.At the beginning of the test method, the circuit board 5 is placed on the adapter 2 in such a way that the adjusting pins 10 of the adjusting devices 9 engage in the two fitting recesses 11 of the circuit board 5 . Then the pattern of the circuit board test points 4 of the circuit board 5 is scanned with the camera 12 . Then the deviations of the circuit board test points of a first test area (for example I) compared to the position of the corresponding test contacts formed by the test pins 8 of the adapter 2 are determined. This determination is carried out by means of a computer which is suitable for optical signal processing. Both the length and the direction of the deviation are determined.

Hierauf werden dann die beiden Justiereinrichtungen 9 derart betätigt, daß die Lei­ terplatte 5 mit dem Prüfbereich I exakt auf den Testkontakten bzw. den Prüfstiften 8 des korrespondierenden Bereiches des Adapters 2 ausgerichtet wird.Then the two adjustment devices 9 are actuated such that the Lei terplatte 5 with the test area I is exactly aligned with the test contacts or the test pins 8 of the corresponding area of the adapter 2 .

Nun kann der eigentliche Messvorgang in an sich bekannter Art und Weise ausge­ führt werden, bei dem die einzelnen Leiterbahnen des Prüfbereichs I auf Unterbre­ chungen und Kurzschlüsse getestet werden.Now the actual measuring process can be carried out in a manner known per se leads, in which the individual tracks of test area I on Unterbre and short circuits are tested.

Nach diesem Testmeßvorgang wird erneut die Lage der Leiterplatte 5 mittels der Kamera 12 erfaßt und die Abweichungen der Leiterplattentestpunkte 4 eines zweiten Prüfbereiches (z. B. II) bzgl. der korrespondierenden Testkontakte des Adapters 2 ermittelt. Hierauf wird die Leiterplatte 5 wiederum derart verschoben, daß diese Ab­ weichungen beseitigt werden, das heißt, daß die Leiterplattentestpunkte 4 des zwei­ ten Prüfbereichs II exakt an den Prüfstiften 8 des korrespondierenden Bereiches des Adapters 2 angeordnet sind. Danach kann der Testmeßvorgang für den zweiten Prüfbereich ausgeführt werden.After this test measurement process, the position of the circuit board 5 is again detected by the camera 12 and the deviations of the circuit board test points 4 of a second test area (for example II) with respect to the corresponding test contacts of the adapter 2 are determined. Then the circuit board 5 is again moved such that these deviations are eliminated, that is, the circuit board test points 4 of the two th test area II are arranged exactly on the test pins 8 of the corresponding area of the adapter 2 . The test measurement process can then be carried out for the second test area.

Diese Abfolge der Verfahrensschritte, Erfassen der Lage der Leiterplatte, Ermitteln der Abweichungen der Leiterplattentestpunkte 4 gegenüber den entsprechenden Kontaktstellen des Adapters 2, Verfahren der Leiterplatte 5 zum Beseitigen dieser Abweichungen, Durchführen des Testmeßvorganges wird für die weiteren Prüfberei­ che III und IV wiederholt ausgeführt. This sequence of process steps, detecting the position of the circuit board, determining the deviations of the circuit board test points 4 compared to the corresponding contact points of the adapter 2 , method of the circuit board 5 to eliminate these deviations, performing the test measurement process is carried out repeatedly for the further test areas III and IV.

Da mit dem erfindungsgemäßen Verfahren jeder Prüfbereich einzeln justiert wird, kann eine großflächige Leiterplatte mit kleinen, sehr dicht angeordneten Kontaktstel­ len auf einem Paralleltester getestet werden, da die Abweichungen der Leiterplat­ tentestpunkte von der Idealposition innerhalb eines Prüfbereiches in der Regel gering sind und die sich über die gesamte Länge der Leiterplatte aufsummierenden Abwei­ chungen durch das Verschieben der Leiterplatte zwischen den einzelnen Testmess­ vorgängen kompensiert werden können.Since each test area is individually adjusted with the method according to the invention, can be a large-area circuit board with small, very densely arranged contact points len be tested on a parallel tester, as the deviations of the PCB Tent test points from the ideal position within a test area are generally low are and the sum total over the entire length of the circuit board by moving the circuit board between the individual test measurements processes can be compensated.

Erfindungsgemäß wird somit die zu testende Leiterplatte 5 zwischen einzelnen Mess­ vorgängen durch eine Bewegung der Leiterplatte bzgl. des Adapters nachjustiert. Ei­ ne solche Bewegung kann einfach automatisiert werden, und die entsprechenden Verschiebewege sind sehr kurz, weshalb die gesamte Prüfung einer Leiterplatte im Vergleich zu den Testverfahren mit bekannten Fingertestern wesentlich schneller ausgeführt werden kann.According to the invention, the circuit board 5 to be tested is thus readjusted between individual measurement processes by moving the circuit board with respect to the adapter. Such a movement can be easily automated, and the corresponding displacement paths are very short, which is why the entire test of a printed circuit board can be carried out much faster in comparison to the test methods with known finger testers.

Es ist auch möglich, das erfindungsgemäße Verfahren in einer Testvorrichtung zum beidseitigen Testen einer Leiterplatte zu verwenden, bei welcher eine zu testende Leiterplatte zwischen zwei Adaptern während des Testvorganges eingelegt wird. Bei einer solchen Testvorrichtung kann selbstverständlich keine optische Abtastung in der Testvorrichtung erfolgen, mit welcher der Großteil der Leiterplatte abgetastet wird. Bei einer solchen Ausführungsform ist es zweckmäßig, entweder vorab die Lei­ terplatte mit einer Kamera zu erfassen und anhand des so erfaßten Bildes die Ver­ sätze und Verzüge der Leiterplatte zu ermitteln. Wird dann die Leiterplatte definiert in die Vorrichtung eingelegt, so können aus den vorab berechneten Versätzen und Ver­ zügen die Verschiebewege zwischen den einzelnen Testmessvorgängen ermittelt und entsprechend ausgeführt werden.It is also possible to test the method according to the invention in a test device to use double-sided testing of a circuit board on which one to be tested PCB is inserted between two adapters during the test process. At such a test device can of course not optical scanning in the test device with which the majority of the circuit board is scanned becomes. In such an embodiment, it is advisable to either advance the Lei terplatte to capture with a camera and the Ver to determine the rates and warpage of the circuit board. Then the circuit board is defined in inserted the device, so from the previously calculated offsets and Ver trains determine the displacement between the individual test measurement processes and be executed accordingly.

Die Erfindung ist oben für bestimmte Ausführungsbeispiele beschrieben. Im Rahmen der Erfindung ist es jedoch auch möglich, die Verschiebewege auf andere Art und Weise zu ermitteln. Z. B. können auf der zu testenden Leiterplatte Referenzmarken angebracht werden, die entweder elektrisch - mittels weiteren Referenztestkontakten - oder optisch - mittels Lichtleiter - abgetastet werden. Derartige Abtasteinrichtun­ gen sind aus dem Stand der Technik bekannt. Diese können in den Adapter integriert werden. Sie können sowohl beim einseitigen als auch beim zweiseitigen Test einge­ setzt werden.The invention is described above for certain exemplary embodiments. As part of the invention, however, it is also possible to move the displacement in a different way and Way to determine. For example, reference marks can be placed on the circuit board to be tested attached, either electrically - by means of further reference test contacts - or optically - by means of light guides. Such scanner gene are known from the prior art. These can be integrated into the adapter  become. You can use both the one-sided and the two-sided test be set.

Anstelle von Referenzmarken können die Leiterplattentestpunkte durch die Testkon­ takte abgetastet werden, und aus dem Muster der kontaktierbaren bzw. nicht­ kontaktierbaren Leiterplattentestpunkte kann die Lage der Leiterplatte und die Ab­ weichungen der Leiterplattentestpunkte von der Idealposition ermittelt werden. Bei diesem Verfahren kann es zweckmäßig sein, zum definierten Ermitteln der Lage der Leiterplatte bzw. der Abweichungen der Leiterplattentestpunkte von der Idealposition mehrere Messvorgängen auszuführen, zwischen welchen die Leiterplatte jeweils um einen vorbestimmten Betrag in eine vorbestimmte Richtung verschoben wird.Instead of reference marks, the circuit board test points can be determined by the test con clocks are scanned, and from the pattern of contactable or not Contactable circuit board test points can the position of the circuit board and the Ab deviations of the circuit board test points from the ideal position can be determined. At this method, it can be useful to determine the position of the PCB or the deviations of the PCB test points from the ideal position carry out several measuring processes, between which the printed circuit board in each case is shifted a predetermined amount in a predetermined direction.

Nachfolgend wird das erfindungsgemäße Verfahren zum Testen einer Leiterplatte 5, die einen einzigen Nutzen aufweist, näher erläutert.The method according to the invention for testing a printed circuit board 5 which has a single use is explained in more detail below.

Diese Leiterplatte wird für einen Messvorgang in drei Bereiche I, II und III unterteilt. Die Leiterplatte 5 weist Leiterbahnen 13a auf, die jeweils nur in einem der Bereiche liegen, Leiterbahnen 13b, die sich über die Grenze zwischen zwei Bereiche hinweg erstrecken, und Leiterbahnen 13c, die sich über die gesamte Leiterplatte 5 erstrec­ ken.This circuit board is divided into three areas I, II and III for a measurement process. The circuit board 5 has conductor tracks 13 a, each of which is only in one of the areas, conductor tracks 13 b, which extend across the boundary between two areas, and conductor tracks 13 c, which over the entire circuit board 5 erstrec ken.

In den einzelnen Bereichen sind Referenzmarken 15 angeordnet, die als elektrisch leitfähige Kontaktstellen ausgebildet sind.Reference marks 15 , which are designed as electrically conductive contact points, are arranged in the individual regions.

Nach dem Auflegen der zu testenden Leiterplatte 5 auf den Adapter 2 der Testvor­ richtung 1 werden anhand der Referenzmarken 15 der Bereiche I und II die Abwei­ chungen der Leiterplattentestpunkte 4 dieser beiden Bereiche von der Idealposition ermittelt und die Leiterplatte 5 derart verschoben, daß die beiden Bereiche I und II mit den entsprechenden Testkontakten der durch die Prüfstifte ausgebildeten Kon­ taktanordnung fehlerfrei kontaktiert werden. Danach wird ein Testmeßvorgang für die beiden Bereiche I und II ausgebildet, die einen ersten Prüfbereich darstellen. Hierbei können alle Leiterbahnen 13a, 13b, die vollständig in den beiden Bereichen I und II liegen und die Abschnitte der Leiterbahnen 13b, 13c, die in diesen beiden Bereichen liegen getestet werden. Bei dem in Fig. 3 gezeigten schematisch vereinfachten Aus­ führungsbeispiel können lediglich die Leiterbahnen nicht bzw. nicht vollständig gete­ stet werden, die vollständig im Bereich III oder mit einem Abschnitt im Bereich III lie­ gen. Nach dem ersten Testmeßvorgang werden deshalb anhand der Referenzmar­ ken 15 der Bereiche II und III die Abweichungen der Bereiche II und III gegenüber den Prüfstiften 8 ermittelt und die Leiterplatte 5 derart verschoben, daß die Leiter­ plattentestpunkte dieser beiden Bereiche II und III fehlerfrei mit dem entsprechenden Prüfstiften 8 des Adapters in Kontakt stehen. Danach können die Leiterbahnen, die vollständig im Bereich III liegen oder die Abschnitte der Leiterbahnen, die sich über die Grenzlinie zwischen den Bereichen II und III erstrecken, geprüft werden.After placing the circuit board 5 to be tested on the adapter 2 of the Testvor device 1 , the deviations of the circuit board test points 4 of these two areas from the ideal position are determined using the reference marks 15 of the areas I and II and the circuit board 5 is shifted such that the two areas I and II can be contacted with the corresponding test contacts of the contact arrangement formed by the test pins without errors. A test measurement process is then formed for the two areas I and II, which represent a first test area. Here, all conductor tracks 13 a, 13 b that lie completely in the two areas I and II and the sections of the conductor tracks 13 b, 13 c that lie in these two areas can be tested. In the example shown in Fig. 3 schematically simplified From operation example, only the conductor tracks can not or are not completely GeTe stet which completely III in region III, or with a section in the region lie gene. According to the first Testmeßvorgang therefore based on the Referenzmar ken 15 the areas II and III the deviations of the areas II and III compared to the test pins 8 determined and the circuit board 5 shifted such that the circuit board test points of these two areas II and III are in error with the corresponding test pins 8 of the adapter in contact. Then the conductor tracks that lie completely in area III or the sections of the conductor tracks that extend over the boundary line between areas II and III can be checked.

Bei diesem Verfahren werden in den beiden Testmessvorgängen zwei überlappende Prüfbereiche, die zum Einen aus den beiden Bereichen I und II und zum Anderen aus den beiden Bereichen II und III bestehen, aufeinanderfolgende getestet. Der überlappende Bereich ist bei dem in Fig. 3 dargestellten Ausführungsbeispiel der Be­ reich II.In this method, two overlapping test areas, which consist on the one hand of the two areas I and II and on the other hand of the two areas II and III, are successively tested in the two test measurement processes. The overlapping area is rich in the embodiment shown in FIG. 3 Be II.

Die Prüfbereiche der beiden Testmessvorgänge sind derart auszuwählen, daß eine Leiterbahn - z. B. 13c -, die sich über mehrere Prüfbereich erstreckt, in den sich überlappenden Bereichen der Prüfbereich jeweils einen Leiterplattentestpunkt 4 auf­ weist, so daß sichergestellt ist, daß alle Abschnitte dieser Leiterbahn in den Test­ messvorgängen getestet werden können.The test areas of the two test measurement processes are to be selected in such a way that a conductor track - e.g. B. 13c -, which extends over several test areas, in the overlapping areas of the test area each has a circuit board test point 4 , so that it is ensured that all sections of this trace can be tested in the test measurement processes.

Die in Fig. 3 gezeigte Leiterplatte dient lediglich zur Veranschaulichung. Bei einer konkreten Ausführungsform sind für eine großflächige Leiterplatte mehr als zwei auf­ einanderfolgend zu testende Prüfbereiche vorzusehen, wobei das Prinzip der über­ lappenden Bereiche jeweils das gleiche ist, nämlich daß die Leiterbahnen, die sich über mehrere dieser Prüfbereiche erstrecken, in den überlappenden Abschnitten der Prüfbereiche jeweils ein Leiterplattentestpunkt 4 aufweisen müssen. Diese Bedin­ gung kann durch geschicktes Wählen der einzelnen Bereiche erfüllt werden. Es ist selbstverständlich auch möglich, bei der Gestaltung einer Leiterplatte darauf zu ach­ ten, daß größere Leiterbahnen in einem vorbestimmten Abstand regelmäßig ange­ ordnete Leiterplattentestpunkte besitzen. The printed circuit board shown in Fig. 3 is used only for illustration. In a specific embodiment, more than two test areas to be tested in succession are to be provided for a large-area circuit board, the principle of the overlapping areas being the same in each case, namely that the conductor tracks, which extend over several of these test areas, in the overlapping sections of the test areas must each have a circuit board test point 4 . This condition can be met by skillfully selecting the individual areas. It is of course also possible to take care when designing a printed circuit board that larger conductor tracks have regularly arranged circuit board test points at a predetermined distance.

Das erfindungsgemäße Verfahren kann dahingehend weiter optimiert werden, daß mit jedem Testmeßvorgang ein möglichst großer Prüfbereich getestet wird. Hierdurch wird die Anzahl der Testmessvorgänge minimiert. Da bei jedem Testmeßvorgang der Adapter gegen den Prüfling gedrückt wird, wird somit auch die Anzahl der Andruck­ phasen, bei welchen der Prüfling beschädigt werden kann, gering gehalten.The method according to the invention can be further optimized in that The largest possible test area is tested with each test measurement. Hereby the number of test measurements is minimized. Because with each test measurement the Adapter is pressed against the test object, the number of pressures will also be phases in which the device under test can be damaged are kept to a minimum.

Bei dieser Optimierung werden die vom Design und der Herstellung bekannten Lei­ terplattendaten, wie die Größe der Leiterplattentestpunkte, die Koordinaten der Lei­ terplattentestpunkte und die Anordnung der Leiterbahnen, d. h. welche Leiterplatten­ testpunkte elektrisch miteinander verbunden sind (= Verknüpfungsstruktur), berück­ sichtigt.This optimization uses the Lei known from design and manufacture Board data, such as the size of the board test points, the coordinates of the Lei board test points and the arrangement of the conductor tracks, d. H. what circuit boards test points are electrically connected to each other (= link structure) inspects.

Die Abweichungen der Leiterplattentestpunkte der gesamten zu testenden Leiter­ platte von den Soll-Positionen werden vor dem Testmeßvorgang entweder optisch oder elektrisch ermittelt. Bei der elektrischen Ermittlung der Abweichungen werden z. B. alle Referenzmarken 15 abgetastet und daraus die Abweichungen der Leiter­ plattentestpunkte aller Bereiche der Leiterplatte ermittelt.The deviations of the circuit board test points of the entire circuit board to be tested from the target positions are determined either optically or electrically before the test measurement process. In the electrical determination of the deviations z. B. all reference marks 15 are scanned and from this the deviations of the circuit board test points of all areas of the circuit board are determined.

Mit den derart ermittelten Abweichungen und den Leiterplattendaten, insbesondere der Größe der Leiterplattentestpunkte und deren Verknüpfungsstruktur, kann be­ rechnet werden, bei welcher Lage der zu testende Leiterplatte auf dem Adapter, wel­ che Leiterplattentestpunkte in Kontakt mit den Testkontakten des Adapters stehen. Die Anordnung der Testkontakte ist bekannt, da die einzelnen Testkontakte an der Soll-Position der Leierplattentestpunkte einer idealen Leiterplatte angeordnet sind.With the deviations determined in this way and the circuit board data, in particular the size of the circuit board test points and their link structure can be are calculated in which position of the circuit board to be tested on the adapter, wel PCB test points are in contact with the test contacts of the adapter. The arrangement of the test contacts is known because the individual test contacts on the The target position of the lyre test points of an ideal printed circuit board are arranged.

Bei dieser Berechnung kann z. B. ermittelt werden, welche Leiterbahnen trotz eines starken Verzuges kontaktiert werden können, obwohl sie sich bis außerhalb des ju­ stierten Bereich erstrecken und wie weit die Position der Leiterplatte bzgl. des Adap­ ters verschoben werden kann, ohne daß der Kontakt zu dieser Leiterbahn unterbro­ chen wird. Mit entsprechenden Optimierungsverfahren können somit bestimmte An­ ordnungen der Leiterplatte auf dem Adapter berechnet werden, bei welchen mög­ lichst viele Leiterbahnen getestet werden können, bzw., bei welchen möglichst viele Leiterplattentestpunkte kontaktiert werden können. In this calculation z. B. determine which traces despite one strong delay can be contacted, even though they are outside the ju stated area and how far the position of the circuit board with respect to the Adap ters can be moved without the contact with this conductor being interrupted will. With appropriate optimization methods, certain types of orders of the circuit board on the adapter can be calculated, where possible As many conductor tracks as possible can be tested, or as many as possible PCB test points can be contacted.  

Leiterbahnen, die an größeren Leiterplattentestpunkten enden, können um einen entsprechend größeren Weg verschoben werden bzw. entsprechend größere Abwei­ chungen kompensieren. Im Idealafall kann es sogar möglich sein, daß eine Anord­ nung der zu testenden Leiterplatte auf dem Adapter berechnet werden kann, bei der die Abweichungen vollständig kompensiert sind, so daß alle Leiterplattentestpunkte gleichzeitig kontaktiert werden. Ist dies nicht möglich, so wird die geringste Anzahl von Anordnungen berechnet, mit welchen alle Leiterplattentestpunkte kontaktiert werden können und ein entsprechendes Prüfprogramm zum automatischen Testen der zu testenden Leiterplatte erstellt. Das Prüfprogramm steuert das Einlegen und das Verschieben der zu testenden Leiterplatte zwischen den einzelnen Testmessvor­ gängen derart, daß die Leiterplatte in die vorberechneten Anordnungen bzw. Positio­ nen für die einzelnen Testmessvorgänge gebracht wird.Conductor paths that end at larger circuit board test points can be increased by one correspondingly larger path are shifted or correspondingly larger deviation compensate. Ideally, it may even be possible that an arrangement voltage of the circuit board to be tested can be calculated on the adapter at which the deviations are fully compensated so that all circuit board test points be contacted at the same time. If this is not possible, the lowest number calculated from arrangements with which all circuit board test points contact and a corresponding test program for automatic testing the circuit board to be tested. The test program controls the loading and moving the circuit board to be tested between the individual test measurements gears such that the circuit board in the pre-calculated arrangements or position is brought for the individual test measurement processes.

Die Erstellung dieses Prüfprogrammes für eine einzeln zu testende Leiterplatte be­ ruht somit auf den Leiterplattendaten. Dies stellt einen selbständigen Erfindungsge­ danken dar, da es bisher nicht bekannt ist, die Lage einer zu testenden Leiterplatte in einem Adapter mittels der Leiterplattendaten zu optimieren, und da hierdurch die Zu­ verlässigkeit des Testmeßvorganges wesentlich gesteigert werden kann.The creation of this test program for a PCB to be tested individually is therefore based on the circuit board data. This represents an independent invention thank, since it is not yet known, the location of a circuit board to be tested in to optimize an adapter by means of the circuit board data, and thereby the Zu reliability of the test measurement process can be significantly increased.

Die Erfindung ist oben anhand eines Ausführungsbeispieles näher erläutert worden. Im Rahmen der Erfindung sind weitere Abwandlungen möglich. Das wesentliche Prinzipien der Erfindung sind, daß eine zu testende Leiterplatte mit einem Parallelte­ ster nur bereichsweise getestet wird, wobei zwischen einzelnen Testmessvorgängen die Lage der Leiterplatte auf dem jeweils zu testenden Bereich justiert wird bzw. daß ein Bereich einer zu testenden Leiterplatte auf Grundlage der ermittelten Abweichun­ gen und der Leiterplattendaten optimiert wird.The invention has been explained in more detail above using an exemplary embodiment. Further modifications are possible within the scope of the invention. The essentials Principles of the invention are that a circuit board to be tested with a parallel is only tested in certain areas, whereby between individual test measurement processes the position of the circuit board on the area to be tested is adjusted or that an area of a circuit board to be tested based on the determined deviation conditions and the PCB data is optimized.

Claims (17)

1. Verfahren zum Testen von Leiterplatten mittels eines Paralleltesters, der eine Kontaktanordnung mit mehreren Testkontakten (8) zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte (4) einer zu testenden Leiterplatte (5) aufweist, wo­ bei das Verfahren folgende Schritte umfaßt:
  • - Auflegen einer zu testenden Leiterplatte (5) auf die Kontaktanordnung, so daß zumindest Leiterplattentestpunkte (4) eines ersten Bereichs einer zu testenden Lei­ terplatte (5) mit Testkontakten (8) eines ersten Bereichs der Kontaktanordnung in Kontakt stehen,
  • - Durchführen eines ersten Testmeßvorgangs in diesem ersten Bereich,
  • - Verschieben der zu testenden Leiterplatte (5) bzgl. der Kontaktanordnung um einen vorbestimmten Verschiebeweg, so daß zumindest Leiterplattentestpunkte (4) eines zweiten Bereichs der zu testenden Leiterplatte (5) mit Testkontakten (8) eines zweiten Bereichs der Kontaktanordnung in Kontakt stehen,
  • - Durchführen eines zweiten Testmeßvorgangs in diesem zweiten Bereich.
1. A method for testing printed circuit boards by means of a parallel tester which has a contact arrangement with a plurality of test contacts ( 8 ) for the simultaneous contacting of several printed circuit board test points ( 4 ) of a printed circuit board ( 5 ), the method comprising the following steps:
  • - Placing a circuit board to be tested ( 5 ) on the contact arrangement, so that at least circuit board test points ( 4 ) of a first area of a circuit board to be tested ( 5 ) are in contact with test contacts ( 8 ) of a first area of the contact arrangement,
  • Performing a first test measurement in this first area,
  • - shifting the circuit board ( 5 ) to be tested with respect to the contact arrangement by a predetermined displacement path, so that at least circuit board test points ( 4 ) of a second area of the circuit board ( 5 ) to be tested are in contact with test contacts ( 8 ) of a second area of the contact arrangement,
  • - Perform a second test measurement in this second area.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehr als zwei Testmeßvorgänge ausgeführt werden, zwischen welchen jeweils ein Verschiebevorgang zum Verschieben der zu testenden Leiterplatte (5) bzgl. der Kontaktanordnung eines Adapters ausgeführt wird. 2. The method according to claim 1, characterized in that more than two test measurements are carried out, between each of which a displacement process for moving the circuit board to be tested ( 5 ) is carried out with respect to the contact arrangement of an adapter. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verschiebeweg eines Verschiebevorgangs als derjenige Weg ermittelt wird, der der mittleren Abweichung der Leiterplattentestpunkte eines Bereichs entspricht, der nach dem Verschiebevorgang getestet wird, gegenüber der Anordnung der Lei­ terplattentestpunkte einer idealen Leiterplatte.3. The method according to claim 1 or 2, characterized, that the displacement path of a displacement process is determined as that path, which corresponds to the mean deviation of the circuit board test points of an area, which is tested after the move, versus the arrangement of the Lei PCB test points of an ideal PCB. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Verschiebeweg elektrisch gemessen wird.4. The method according to claim 3, characterized, that the displacement path is measured electrically. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zum Messen des Verschiebeweges an der zu testenden Leiterplatten den ein­ zelnen Bereichen zugeordnete, elektrisch leitende Referenzmarken (15) vorgesehen sind, die mittels korrespondierenden Referenzkontakten der Kontaktanordnung ab­ getastet werden.5. The method according to claim 4, characterized in that for measuring the displacement on the circuit boards to be tested, the individual areas assigned, electrically conductive reference marks ( 15 ) are provided, which are sensed by means of corresponding reference contacts from the contact arrangement. 6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zum Messen des Verschiebeweges mittels einer elektrischen Messung geprüft wird, ob vorbestimmte Testkontakte (8) der Kontaktanordnung mit den entsprechen­ den Leiterplattentestpunkten (4) in Kontakt stehen, und anhand des sich hierdurch ergebenden Kontaktmusters die mittlere Abweichung des Bereichs berechnet wird, der nach dem Verschiebevorgang getestet wird.6. The method according to claim 4 or 5, characterized in that for measuring the displacement by means of an electrical measurement is checked whether predetermined test contacts ( 8 ) of the contact arrangement with the corresponding circuit board test points ( 4 ) are in contact, and based on the resultant Contact pattern is calculated the average deviation of the area that is tested after the displacement process. 7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß der Verschiebeweg optisch gemessen wird.7. The method according to any one of claims 3 to 6, characterized, that the displacement path is measured optically. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Verschiebevorgang automatisch mittels einer Verschiebeeinrichtung ausge­ führt wird.8. The method according to any one of claims 1 to 7, characterized,  that the displacement process is carried out automatically by means of a displacement device leads. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß sich die einzelnen Bereiche der Testmeßvorgänge überlappen.9. The method according to any one of claims 1 to 8, characterized, that the individual areas of the test measurement processes overlap. 10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die einzelnen Bereiche der Testmeßvorgänge jeweils einem Nutzen (14) ent­ sprechen.10. The method according to any one of claims 1 to 8, characterized in that the individual areas of the test measurement processes each speak a benefit ( 14 ) ent. 11. Verfahren zum Testen von Leiterplatten mittels eines Paralleltesters, der eine Kontaktanordnung mit mehreren Testkontakten (8) zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte (4) einer zu testenden Leiterplatte (5) aufweist, ins­ besondere nach einem der Ansprüche 1 bis 10, wobei das Verfahren folgende Schritte umfaßt:
  • - Ermitteln der Abweichungen der Leiterplattentestpunkte (4) der zu testenden Leiterplatte von ihren Soll-Positionen,
  • - Berechnen einer oder mehrerer Anordnungen der Leiterplatte auf der Kontak­ tanordnung, bei welchen möglichst viele Leiterbahnen und/oder möglichst viele Lei­ terplattentestpunkte mit der Kontaktanordnung in Kontakt stehen,
  • - Auflegen der zu testenden Leiterplatte (5) auf die Kontaktanordnung in der einen oder in einer der berechneten Anordnungen,
  • - Durchführen eines ersten Testmeßvorgangs,
  • - Verschieben der zu testenden Leiterplatte (5) bzgl. der Kontaktanordnung, falls mehrere Anordnungen berechnet worden sind, in eine der anderen Anordnungen,
  • - Durchführen eines weiteren Testmeßvorgangs,
  • - Wiederholen des Verschiebevorganges und des Testmeßvorganges, falls weitere Anordnungen berechnet worden sind, bis die Leiterplatte mit allen Anordnun­ gen bzgl. der Kontaktanordnung getestet ist.
11. A method for testing printed circuit boards by means of a parallel tester, which has a contact arrangement with a plurality of test contacts ( 8 ) for simultaneously contacting a plurality of circuit board test points ( 4 ) of a circuit board ( 5 ) to be tested, in particular according to one of claims 1 to 10, wherein the method includes the following steps:
  • Determining the deviations of the circuit board test points ( 4 ) of the circuit board to be tested from their target positions,
  • Calculating one or more arrangements of the printed circuit board on the contact arrangement, in which as many conductor tracks and / or as many printed circuit board test points as possible are in contact with the contact arrangement,
  • - placing the circuit board ( 5 ) to be tested on the contact arrangement in one or in one of the calculated arrangements,
  • Performing a first test measurement process,
  • - shifting the circuit board ( 5 ) to be tested with respect to the contact arrangement, if several arrangements have been calculated, into one of the other arrangements,
  • - carrying out a further test measurement process,
  • - Repeating the displacement process and the test measurement process, if further arrangements have been calculated, until the circuit board has been tested with all the arrangements relating to the contact arrangement.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß automatisch ein Prüfprogramm erstellt wird, das an einer Vorrichtung das Ver­ fahren nach Anspruch 11 automatisch erstellt.12. The method according to claim 11,  characterized, that a test program is automatically created that ver drive created automatically according to claim 11. 13. Vorrichtung zum Testen von Leiterplatten, insbesondere zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12, mit einer Kontaktanordnung mit mehreren Testkontakten (8) zum gleichzeitigen Kontak­ tieren mehrerer Leiterplattentestpunkte (4) einer zu testenden Leiterplatte (5), und einer Einrichtung zum Verschieben einer zu testenden Leiterplatte (5) zwischen zwei aufeinanderfolgenden Testmeßvorgängen um einen vorbestimmten Verschiebeweg, wobei im ersten der beiden Testmeßvorgänge die Leiterplattentestpunkte (4) eines ersten Bereichs der zu testenden Leiterplatte (5) mit den entsprechenden Testkon­ takten (8) der Kontaktanordnung in Kontakt stehen, und der Verschiebeweg derart bemessen ist, daß im zweiten der beiden Testmeßvorgänge die Leiterplattentest­ punkte (4) eines zweiten Bereichs der zu testenden Leiterplatte (5) mit den entspre­ chenden Testkontakten (8) der Kontaktanordnung in Kontakt stehen.13. An apparatus for testing printed circuit boards, in particular for performing the method according to one of claims 1 to 12, with a contact arrangement with a plurality of test contacts ( 8 ) for simultaneous contacting a plurality of circuit board test points ( 4 ) of a circuit board ( 5 ) to be tested, and a device to move a circuit board to be tested ( 5 ) between two successive test measurement processes by a predetermined displacement distance, the circuit board test points ( 4 ) of a first area of the circuit board to be tested ( 5 ) with the corresponding test contacts ( 8 ) of the contact arrangement in the first of the two test measurement processes Contact are made, and the displacement path is dimensioned such that in the second of the two test measuring processes, the circuit board test points ( 4 ) of a second region of the circuit board ( 5 ) to be tested are in contact with the corresponding test contacts ( 8 ) of the contact arrangement. 14. Vorrichtung nach Anspruch 13, gekennzeichnet durch eine Einrichtung zum Verschieben einer zu testenden Leiterplatte (5) bzgl. der Kon­ taktanordnung.14. The apparatus according to claim 13, characterized by a device for moving a circuit board to be tested ( 5 ) with respect to the con tact arrangement. 15. Vorrichtung nach Anspruch 13 oder 14, gekennzeichnet durch eine Einrichtung zum Ermitteln des Verschiebeweges.15. The apparatus of claim 13 or 14, marked by a device for determining the displacement. 16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Einrichtung zum Ermitteln des Verschiebeweges eine elektrische Meßein­ richtung mit Testkontakten zum Abtasten von vorbestimmten elektrisch leitenden Referenzmarken (15) der Leiterplatte ist.16. The apparatus according to claim 15, characterized in that the device for determining the displacement is an electrical Meßein direction with test contacts for scanning predetermined electrically conductive reference marks ( 15 ) of the circuit board. 17. Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Einrichtung zum ermitteln des Verschiebeweges einen optischen Sensor, wie z. B. eine Kamera (12), umfaßt.17. The apparatus according to claim 15 or 16, characterized in that the device for determining the displacement an optical sensor, such as. B. comprises a camera ( 12 ).
DE1999157286 1999-11-29 1999-11-29 Method and device for testing printed circuit boards Ceased DE19957286A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1999157286 DE19957286A1 (en) 1999-11-29 1999-11-29 Method and device for testing printed circuit boards
PCT/EP2000/009568 WO2001040809A1 (en) 1999-11-29 2000-09-29 Method and device for testing circuit boards
EP00964256A EP1242827A1 (en) 1999-11-29 2000-09-29 Method and device for testing circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999157286 DE19957286A1 (en) 1999-11-29 1999-11-29 Method and device for testing printed circuit boards

Publications (1)

Publication Number Publication Date
DE19957286A1 true DE19957286A1 (en) 2001-07-05

Family

ID=7930652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999157286 Ceased DE19957286A1 (en) 1999-11-29 1999-11-29 Method and device for testing printed circuit boards

Country Status (3)

Country Link
EP (1) EP1242827A1 (en)
DE (1) DE19957286A1 (en)
WO (1) WO2001040809A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005028191B4 (en) * 2005-06-17 2009-04-09 Atg Luther & Maelzer Gmbh Method and device for testing unpopulated, large-area circuit boards with a finger tester
WO2010081834A1 (en) 2009-01-14 2010-07-22 Dtg International Gmbh Method for testing printed circuit boards
US9246659B2 (en) 2005-08-22 2016-01-26 Qualcomm Incorporated Segment sensitive scheduling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2628428A1 (en) * 1976-06-24 1977-12-29 Siemens Ag ADAPTER FOR CONNECTING CONNECTION AND / OR TEST POINTS OF A MODULE WITH A MEASURING CIRCUIT
DE3639361A1 (en) * 1986-11-18 1988-05-19 Luther Erich DEVICE FOR CHECKING PCBS
DE4414770A1 (en) * 1994-04-27 1995-11-02 Hubert Driller Test system for assembled and bare printed circuit boards

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4406538A1 (en) * 1994-02-28 1995-08-31 Mania Gmbh Printed circuit board test device with test adapter and method for setting the same
DE4417811A1 (en) * 1994-05-20 1995-11-23 Luther & Maelzer Gmbh Testing electronic circuit boards
EP0760104B1 (en) * 1994-05-20 1999-02-03 Luther & Maelzer GmbH Process and system for testing the correct position of printed circuit boards having contact islands and conductor paths in a testing device
DE29616272U1 (en) * 1996-09-18 1998-01-29 atg test systems GmbH, 97877 Wertheim Adapter for testing electrical circuit boards
IT1290345B1 (en) * 1997-02-18 1998-10-22 Circuit Line Spa METHOD AND DEVICE FOR THE CORRECTION OF THE ALIGNMENT ERROR BETWEEN TEST NEEDLES AND TEST POINTS IN THE ELECTRICAL TEST PHASE OF
IT1291643B1 (en) * 1997-04-22 1999-01-19 Circuit Line Spa AUTOMATIC ADJUSTMENT METHOD FOR ELIMINATION OF CENTERING ERROR DURING ELECTRICAL TESTING OF PRINTED CIRCUITS
DE19821225A1 (en) * 1998-02-18 1999-08-19 Luther & Maelzer Gmbh Method for testing printed circuit cards
DE19847146A1 (en) * 1998-10-13 2000-05-04 Test Plus Electronic Gmbh Test adapter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2628428A1 (en) * 1976-06-24 1977-12-29 Siemens Ag ADAPTER FOR CONNECTING CONNECTION AND / OR TEST POINTS OF A MODULE WITH A MEASURING CIRCUIT
DE3639361A1 (en) * 1986-11-18 1988-05-19 Luther Erich DEVICE FOR CHECKING PCBS
DE4414770A1 (en) * 1994-04-27 1995-11-02 Hubert Driller Test system for assembled and bare printed circuit boards

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005028191B4 (en) * 2005-06-17 2009-04-09 Atg Luther & Maelzer Gmbh Method and device for testing unpopulated, large-area circuit boards with a finger tester
US9246659B2 (en) 2005-08-22 2016-01-26 Qualcomm Incorporated Segment sensitive scheduling
WO2010081834A1 (en) 2009-01-14 2010-07-22 Dtg International Gmbh Method for testing printed circuit boards
DE102009004555A1 (en) * 2009-01-14 2010-09-30 Atg Luther & Maelzer Gmbh Method for testing printed circuit boards

Also Published As

Publication number Publication date
WO2001040809A1 (en) 2001-06-07
EP1242827A1 (en) 2002-09-25

Similar Documents

Publication Publication Date Title
EP1266234B1 (en) Testing device for printed boards
DE102006005800B4 (en) Method and apparatus for testing unpopulated printed circuit boards
DE2360801C2 (en) Circuit testing device for integrated circuits on layered circuit carriers
EP0285799B1 (en) Device for the functional electric testing of wiring arrays, in particular of circuit boards
DE69734866T2 (en) Test adapter with contact pin guide for printed circuit boards
DE69502276T3 (en) Printed circuit board test arrangement with test adapter and method for aligning the same
DE4237591A1 (en) PCB test facility with foil adapter
EP2458392A2 (en) Electrical test device for an electric device under test and electric testing method
DE102009004555A1 (en) Method for testing printed circuit boards
EP1315975B1 (en) Method and device for testing printed circuit boards with a parallel tester
EP1793231A2 (en) Electrical Test Apparatus for Testing an Electrical Test Piece and Corresponding Method
EP1186898A2 (en) Procedure and apparatus for testing printed circuit boards
DE3340179C1 (en) Arrangement on a printed circuit board tester to adapt the spacing of contacts
EP1739440A2 (en) Electrical testmethod and -device and manufacturing method for a contacting device
EP0875767B1 (en) Device and procedure for testing naked circuit boards
DE19957286A1 (en) Method and device for testing printed circuit boards
WO2004059329A1 (en) Adapter for testing conductor arrangements
DE102022124300A1 (en) METHOD AND DEVICE FOR ELECTRICALLY CONTACTING ELECTRONIC COMPONENTS
EP0005727A1 (en) Sensing probe for determining location of conductive spots
DE68906982T2 (en) ADAPTER FRAME FOR TESTING PRINTED HIGH DENSITY CIRCUITS.
DE19847146A1 (en) Test adapter
DE102005030496B4 (en) Contacting device and method
WO2013004775A1 (en) Adapter for an examination apparatus and examination apparatus for testing printed circuit boards
DE60023113T2 (en) COUPLING AND CENTERING SYSTEM, ESPECIALLY FOR THE ORIENTATION OF PRINTED CIRCUITS IN A TEST PROCEDURE
DE3334000C2 (en)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ATG LUTHER & MAELZER GMBH, 50668 KOELN, DE

8131 Rejection