EP1066702A1 - Bus master switch unit - Google Patents

Bus master switch unit

Info

Publication number
EP1066702A1
EP1066702A1 EP99922080A EP99922080A EP1066702A1 EP 1066702 A1 EP1066702 A1 EP 1066702A1 EP 99922080 A EP99922080 A EP 99922080A EP 99922080 A EP99922080 A EP 99922080A EP 1066702 A1 EP1066702 A1 EP 1066702A1
Authority
EP
European Patent Office
Prior art keywords
bus
bus master
master
switching unit
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP99922080A
Other languages
German (de)
French (fr)
Other versions
EP1066702B1 (en
Inventor
Gunter Griessbach
Enrico Ramm
Bernhard Weissbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1066702A1 publication Critical patent/EP1066702A1/en
Application granted granted Critical
Publication of EP1066702B1 publication Critical patent/EP1066702B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40202—Flexible bus arrangements involving redundancy by using a plurality of master stations

Definitions

  • the present invention relates to a bus master switchover unit and a method for operating redundant bus masters.
  • bus subscribers are usually connected to a bus system, the data being transmitted via a bus system in accordance with a defined protocol.
  • Special data transmission protocols require that at least one of the bus users functions as a so-called bus master, the bus master actively operating the transmission protocol.
  • bus master fails in such a bus system, this usually results in at least a functional impairment of the other bus participants, if not a functional failure of all bus participants, because no data transmission via the bus is possible without the bus master.
  • the bus system comes e.g. the Profibus, while as the bus master e.g. Central units of programmable logic controllers can be used.
  • the central unit with peripheral units, in particular also decentralized, are directly controlled and / or monitored via the bus
  • Process-provided peripheral units can be communicatively connected, whereby on the one hand the states of the technical process are recorded by the peripheral units and transmitted cyclically to the central units, and on the other hand control instructions are transmitted cyclically to the peripheral units.
  • the object of the present invention is, on the one hand, a switchover unit, by means of which a bus master from a group of redundant bus masters can be connected to a non-redundant bus system, and, on the other hand, a Specify procedures for operating redundant bus masters on a non-redundant bus system.
  • a bus master switching unit for connecting a bus master from a group of at least two redundant bus masters to a non-redundant bus system
  • the bus master switching unit having at least connections for connecting one bus master each and at least one connection for connecting the has non-redundant bus systems and at least one bus changeover switch and means connected to the bus for controlling the bus changeover switch, the means or means being controllable exclusively by the bus master or masters, and the bus changeover switch depending on the switching position to connect one bus master connected to the bus master changeover unit causes the bus.
  • a method for operating redundant bus masters on a non-redundant bus system is also achieved, wherein a bus master switchover unit is provided for connecting a bus master from a group of at least two redundant bus masters to the bus system, which has at least connections for connecting one bus master and at least one connection for Has connection of the non-redundant bus system and at least one bus changeover switch and means connected to the bus for controlling the bus changeover switch, the means or means being controlled exclusively by the bus master (s) and, depending on the switching position, the bus changeover switch connecting one bus master connected to the bus master changeover unit to the bus does this task.
  • the bus master switchover unit can be implemented in terms of circuitry in a simple manner if the means or the means have outputs which, with appropriate control assume a predeterminable or predefined logic state for the control of the bus switch by the bus master (s) and thus bring about a defined switching position of the bus switch.
  • the circuit-related feasibility of the bus master switchover unit is further facilitated if the means are designed as application-specific integrated circuits - ASIC - with a plurality of inputs and outputs, the inputs and outputs being written or written by the respectively connected bus master. are legible.
  • a periodic signal change can be effected at least one output of the respective application-specific integrated circuit and this signal change can be recognized by the other bus master via at least one input of the respective application-specific integrated circuit, this is a particularly efficient monitoring option active bus master given by the redundant, currently passive bus master.
  • the periodic signal change represents something like a "sign of life" of the active bus master. If there is no signal change during a predefined or specifiable period of time, this is evaluated by the passive bus master in such a way that the active bus master has failed. The passive bus master can then separate the failed bus master from the bus and "install" itself as bus master on the bus.
  • a data transfer between a first bus master connected to the bus master switchover unit and a second bus master connected to the bus master switchover unit takes place via the inputs or outputs of the application-specific integrated circuits, or if the bus comprises at least one data line and the data line connects everyone to the bus master
  • the bus master can be connected to the switchover unit bypassing the bus switchover, it is also possible to transmit the data transmitted on the bus to the passive bus master. This is done either by the active bus aster transmitting the data to the passive bus master via a communication path implemented between the application-specific integrated circuits, or by the passive bus master listening to the bus traffic at any time through a direct connection at least to the data line.
  • FIG. 1 shows a schematic diagram of a bus master switchover unit
  • FIG. 2 shows a block diagram of a bus master switching unit and FIG. 3, 4 configurations of the bus master switching unit.
  • a plurality of bus masters 1 ', 2' are connected to a non-redundant bus system 11 by means of a bus master switchover unit 10. ..n 'connectable.
  • the bus master switchover unit 10 connects one of the bus masters 1 ', 2' ... n 'connected to it with the non-redundant bus system 11 to which, for example, peripheral modules 12 can be connected.
  • peripheral modules 12 can be connected.
  • a data line 11 'and a clock line two control lines, an alarm line, a ready line, a line for blocking the outputs of the peripheral modules 12 and the power supply are carried in the bus 11.
  • the individual lines of the bus system 11 are not shown in FIG. 2 (the data line 11 ′ is shown as an individual line only in connection with the configuration of the bus master switch 10 according to FIG. 3 to be described below).
  • the data line 11 is looped through by every bus subscriber connected to the bus system 11.
  • the data transmission takes place according to a protocol system which supports an addressing of the bus participants 10, 12 connected to the bus 11 and a data transmission for different data lengths.
  • a BUS-ASIC For the connection of simple peripheral modules 12, e.g. a digital input or digital output module 12, a BUS-ASIC is provided.
  • This BUS-ASIC interprets the bus protocol and, in the operating mode relevant in connection with the present invention, provides an interface for 16 digital inputs and 16 digital outputs in the direction of the connected peripherals, it also being understood that embodiments with more or less than 16 inputs or Exits are conceivable; However, an integer divided by eight divisible number of inputs or outputs is common.
  • bus ASIC is used in the bus master switchover unit 10 to control or trigger the switchover processes.
  • each bus master 1 ', 2' ... n ' is connected to such a BUS-ASIC 4, 5.
  • the bus master 1 ', 2' ... n 'actively operating the transmission protocol agreed for the bus system 11 is thus able to receive this 16 input information via the bus system 11 and can also send the 16 output information.
  • predetermined or specifiable addresses are assigned to the input and output channels. Consequently, each individual bit of the 16 input information can be read separately and each individual bit of the 16 output information can be written separately.
  • a large number of BUS-ASICs can be operated on the bus 11. However, the BUS ASICs are not shown in FIG. 1. As will be shown below with reference to the illustration according to FIG. 2, the BUS-ASICs suitable for operation on the bus 11 are switched on in a bus master switchover unit 10 for switching on a bus master 1 ', 2' ... n 'connected to the bus master switchover unit 10 uses the non-redundant bus system 11.
  • bus masters 1 ', 2' for a bus system 11 be redundant, i.e. several times, e.g. To execute twice, a bus master 1 ', 2' always works actively with the peripherals 12 connected to the bus 11, i.e. it reads inputs and writes outputs.
  • the passive bus master 2 ', 1' must be able to simulate the operations with the periphery 12 at least in the memory in order to be able to switch to the active state at any time.
  • the bus master switchover unit 10 has two connections 1, 2 for a bus master 1 ', 2' and a connection 3 for connecting the peripheral modules 12 via the non-redundant bus 11,
  • switchover unit 10 with more than two connections 1, 2 for bus masters 1 ', 2' - as already shown in FIG. 1 - and with more than one connection 3 for a bus system 11 are also conceivable.
  • the bus switch 6 is e.g. designed as a multiplexer.
  • a bus ASIC 4, 5 is assigned to each bus master connection 1, 2 and is looped into the chain of the peripheral ASICs in the first place with regard to the data line.
  • BUS-ASICs such as the BUS-ASICs 4, 5 shown in FIG. 2 serve to connect the periphery to the bus system 11.
  • bus systems in which the BUS-ASICs are connected in series and bus systems with parallel connection of the BUS ASICs.
  • the BUS-ASICs 4, 5 are arranged in a chain, the BUS-ASICs 4, 5 being arranged in the first position of the chain, ie immediately behind the respective bus master 1 ', 2', according to the exemplary embodiment.
  • the interfaces to the inputs and outputs of the BUS-ASICs 4, 5 form the peripheral side of the BUS-ASICs 4, 5.
  • the BUS-ASICs 4, 5 use this periphery only to control the bus switch 6, which is completely hidden from the user.
  • Real inputs or outputs for example external sensors or actuators of a technical process to be controlled and / or monitored, can be connected to the subsequent BUS-ASICs, that is to say that can be connected to the bus 11 outside the bus master switchover unit 10.
  • the actual bus changeover switch 6 is arranged after the BUS ASICs 4, 5.
  • the bus master 1 'or the bus master 2' can be switched through to the peripheral modules 12 using the bus changeover switch 6. Since the two bus ASICs 4, 5 are arranged in front of the bus switch 6, each bus master 1 ', 2' can operate the ASIC 4, 5 assigned to them at any time, that is, regardless of the current switching position of the bus switch 6.
  • the bus changeover switch 6 is controlled by means of the individual output bits of the 16 output information items of the respective BUS ASICs 4, 5.
  • the respective logical states of the output bits can be tapped at the connection points of the bus ASICs 4, 5 provided for this purpose.
  • the logic states of two output bits of the BUS-ASIC 4 are tapped at the connection points 41, 42 of the BUS-ASIC 4; analogously, the logic states of two output bits of the BUS-ASIC 5 are tapped at the connection points 51, 52 of the BUS-ASIC 5.
  • the logic states of the respective output bits are supplied to a switchover logic 7, 7 ', with on the one hand the output bit 41 of the BUS-ASIC 4 and the inverted output bit 51 of the BUS-ASIC 5 of the switchover logic 7 and on the other hand the output bit 42 of the BUS-ASIC 4 and the inverted output bit 52 of the BUS-ASIC 5 of the switching logic 7 'are supplied.
  • switching signals 74, 75 are generated for the control of the switching unit 6, the switching signal 74 being generated by the switching logic 7 and for one intended for the bus changeover switching element 6 'and the switching signal 75 from the switching logic 7' is generated and control 'is provided for controlling a switching power supply provided for pre ⁇ switching element 6'.
  • the switching elements 6 ', 6'' together form the switching unit 6.
  • a special feature of the implementation according to the exemplary embodiment is therefore that on the one hand both the data lines and the supply lines can be switched over and that on the other hand the data lines and the supply lines can in principle be switched over separately from one another.
  • the corresponding individual lines of the bus system 11 are of course fed to the switching elements 6 ', 6' 'so that they can effect the desired switchover.
  • the switching elements 6 ', 6' 'so that they can effect the desired switchover.
  • at least the data line, the clock line, the two control lines, an alarm line, a ready line and a line for blocking the outputs of the peripheral modules 12 are used for switching the bus by means of the switching element 6 ' switchable.
  • at least the power supply can be switched over by means of the switching element 6 ′′ for the power supply circuit.
  • the data exchange that is, at least the setting of certain output bits to a predeterminable logical state, with the so-called virtual peripherals 4, 5 is reserved for the firmware of the respective bus master 1 ', 2'.
  • the 16 input and 16 output channels per BUS-ASIC 4, 5 can thus be used to control the bus switchover 6.
  • a special feature of the switchover unit 10 is that it is operated itself on the bus 11 to be switched over, so that no special signals are required for the switchover. This makes it possible to interconnect existing bus masters 1 ', 2', which are not actually intended for redundancy operation, to form redundant systems.
  • the switchover unit 10 supports the following processes when switching buses or when operating redundant bus masters 1 ', 2' on a non-redundant bus system 11:
  • An output channel 44, 53 of each ASIC 4, 5 changes with a corresponding control by the respective bus master 1 ', 2' between logic 0 and logic 1 with each peripheral access cycle.
  • the output channel 44, 53 is with an input channel 43, 54 of the other ASICs 5, 4 connected.
  • the other bus master 2 ', 1' can thus monitor the function of the issuing bus master 1 ', 2'.
  • the ASIC 4 When the ASIC 4 is activated by the active bus master 1 ', e.g. the output channel 44 for every peripheral access cycle between logic 0 and logic 1.
  • the output channel 44 is connected to the input channel 54 of the other BUS-ASIC 5, so that the passive bus master 2 'connected to the BUS-ASIC 5' by reading out the state of the Input channel 54 can recognize the signal change.
  • the continuous signal change is understood as a so-called “sign of life”.
  • the output bus master 1 ', 2' has failed. 12 th of the bus master 1 ', 2' before (first switchover criterion), with the switchover the failed bus master becoming a passive bus master and its function being taken over by the redundant bus master.
  • a bus master 1 ', 2' - e.g. for diagnostic purposes - also program-controlled switching of the bus master without the bus master to be passivated having to fail (second switching criterion).
  • connection 45 does not necessarily have to be via a single bidirectional connection 45 but rather via a multiplicity, e.g. eight, individual lines which are led from the respective output channels of the first BUS-ASICs 4, 5 to the corresponding input channels of the second BUS-ASICs 5, 4.
  • the switching logic distinguishes between a so-called “single mode * and a so-called” double mode *. If one of the bus masters is not available, has not yet started up or has failed, the redundant bus master is in "single mode *". The bus masters inform each other about their bit via a bit of the connection 44, 54 or 43, 53 13
  • the respective passive bus master 2 ', 1' can filter out the input information from the transmission protocol.
  • the data line 11 ' is brought to the bus master 1', 2 'regardless of the respective switching state of the bus switch 6, by the data line 11' past the switching elements 6 ', 6' 'past the bus masters 1 ', 2' is fed directly.
  • a listening driver 13 is provided for decoupling.
  • a second, additional bus system 20 which enables direct data exchange between the redundant bus masters 1 ', 2', is also conceivable, as shown in FIG.
  • This additional bus system 20 is also optional and represents a further advantageous embodiment of the invention.
  • a switchover unit 10 In order to operate a bus master 1 'from a group of redundant bus masters 1', 2 'on a fundamentally non-redundant bus system 11, a switchover unit 10 is provided, the special feature of the switchover unit 10 being that it itself is operated on the bus 11 to be switched over and consequently, no special signals are required to switch the bus masters 1 ', 2'.
  • the central aspect of the present invention is therefore that the switchover unit 10 itself is operated on the bus 11 to be switched over, ie no special signals are required for the switchover. This makes it possible to interconnect existing bus masters that are not actually intended for redundancy operation to redundant systems.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Multi Processors (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Platform Screen Doors And Railroad Systems (AREA)
  • Laser Surgery Devices (AREA)

Abstract

A switching unit is provided in order to operate in each case one bus master from a group of redundant bus masters on a fundamentally non-redundant bus system, with the special feature of the switching unit being that it is itself operated on the bus to be switched and, in consequence, no special signals are required to switch the bus masters.

Description

1 Beschreibung 1 description
BusmasterumschalteinheitBus master switchover unit
Die vorliegende Erfindung betrifft eine Busmasterumschaltein- heit bzw. ein Verfahren zum Betreiben redundanter Busmaster.The present invention relates to a bus master switchover unit and a method for operating redundant bus masters.
An ein Bussystem sind üblicherweise mehrere Busteilnehmer angeschlossen, wobei die Datenübertragung über ein Bussystem gemäß einem definierten Protokoll erfolgt. Spezielle Datenübertragungsprotokolle erfordern, daß mindestens einer der Busteilnehmer als sogenannter Busmaster funktioniert, wobei der Busmaster aktiv das Übertragungsprotokoll betreibt.Several bus subscribers are usually connected to a bus system, the data being transmitted via a bus system in accordance with a defined protocol. Special data transmission protocols require that at least one of the bus users functions as a so-called bus master, the bus master actively operating the transmission protocol.
Fällt in einem solchen Bussystem der Busmaster aus, so zieht dies üblicherweise zumindest eine Funktionsbeeinträchtigung der weiteren Busteilnehmer, wenn nicht sogar einen Funktionsausfall sämtlicher Busteilnehmer nach sich, weil ohne den Busmaster keine Datenübertragung über den Bus möglich ist.If the bus master fails in such a bus system, this usually results in at least a functional impairment of the other bus participants, if not a functional failure of all bus participants, because no data transmission via the bus is possible without the bus master.
Als Bussystem kommt z.B. der Profibus in Betracht, während als Busmaster z.B. Zentraleinheiten speicherprogrammierbarer Steuerungen zum Einsatz kommen können. Über den Bus sind die Zentraleinheit mit Peripherieeinheiten, insbesondere auch de- zentralen, unmittelbar im gesteuerten und/oder überwachtenThe bus system comes e.g. the Profibus, while as the bus master e.g. Central units of programmable logic controllers can be used. The central unit with peripheral units, in particular also decentralized, are directly controlled and / or monitored via the bus
Prozeß vorgesehenen Peripherieeinheiten kommunikativ verbindbar, wobei einerseits die Zustände des technischen Prozesses von den Peripherieeinheiten aufgenommen werden und zyklisch an die Zentraleinheiten übermittelt werden und andererseits Steueranweisungen zyklisch an die Peripherieeinheiten übermittelt werden.Process-provided peripheral units can be communicatively connected, whereby on the one hand the states of the technical process are recorded by the peripheral units and transmitted cyclically to the central units, and on the other hand control instructions are transmitted cyclically to the peripheral units.
Die Aufgabe der vorliegenden Erfindung besteht darin, einerseits eine Umschalteinheit, vermittels der jeweils ein Busmaster aus einer Gruppe redundanter Busmaster an ein nicht- redundantes Bussystem anschließbar ist und andererseits ein Verfahren zum Betreiben redundanter Busmaster an einem nichtredundanten Bussystem anzugeben.The object of the present invention is, on the one hand, a switchover unit, by means of which a bus master from a group of redundant bus masters can be connected to a non-redundant bus system, and, on the other hand, a Specify procedures for operating redundant bus masters on a non-redundant bus system.
Diese Aufgabe wird für die Vorrichtung mit einer Busmasterum- schalteinheit zum Anschalten eines Busmasters aus einer Grup- pe von mindestens zwei redundanten Busmastern an ein nichtredundantes Bussystem gelöst, wobei die Busmasterumschaltein- heit zumindest Anschlüsse zum Anschluß jeweils eines Busmasters und zumindest einen Anschluß zum Anschluß des nichtredundanten Bussystems und zumindest einen Busumschalter und an den Bus angeschlossene Mittel zur Ansteuerung des Busumschalters aufweist, wobei das oder die Mittel ausschließlich durch den oder die Busmaster ansteuerbar sind und wobei der Bus-umschalter je nach Schaltstellung eine Anschaltung jeweils eines an die Busmasterumschalteinheit angeschlossenen Busmasters an den Bus bewirkt.This object is achieved for the device with a bus master switching unit for connecting a bus master from a group of at least two redundant bus masters to a non-redundant bus system, the bus master switching unit having at least connections for connecting one bus master each and at least one connection for connecting the has non-redundant bus systems and at least one bus changeover switch and means connected to the bus for controlling the bus changeover switch, the means or means being controllable exclusively by the bus master or masters, and the bus changeover switch depending on the switching position to connect one bus master connected to the bus master changeover unit causes the bus.
Ferner löst auch ein Verfahren zum Betreiben redundanter Busmaster an einem nichtredundanten Bussystem, wobei zum Anschalten eines Busmasters aus einer Gruppe von mindestens zwei redundanten Busmastern an das Bussystem eine Busmaster- umschalteinheit vorgesehen ist, die zumindest Anschlüsse zum Anschluß jeweils eines Busmasters und zumindest einen Anschluß zum Anschluß des nichtredundanten Bussystems und zumindest einen Busumschalter und an den Bus angeschlossene Mittel zur Ansteuerung des Busumschalters aufweist, wobei das oder die Mittel ausschließlich durch den oder die Busmaster angesteuert werden und wobei durch den Busumschalter je nach Schaltstellung eine Anschaltung jeweils eines an die Busmasterumschalteinheit angeschlossenen Busmasters an den Bus bewirkt wird, diese Aufgabe.Furthermore, a method for operating redundant bus masters on a non-redundant bus system is also achieved, wherein a bus master switchover unit is provided for connecting a bus master from a group of at least two redundant bus masters to the bus system, which has at least connections for connecting one bus master and at least one connection for Has connection of the non-redundant bus system and at least one bus changeover switch and means connected to the bus for controlling the bus changeover switch, the means or means being controlled exclusively by the bus master (s) and, depending on the switching position, the bus changeover switch connecting one bus master connected to the bus master changeover unit to the bus does this task.
Eine schaltungstechnisch einfache Realisierung der Busmasterumschalteinheit ist möglich, wenn das oder die Mittel Ausgänge aufweisen, welche bei einer entsprechenden Ansteuerung durch den oder die Busmaster einen vorgebbaren oder vorgegebenen logischen Zustand zur Ansteuerung des Busumschalters einnehmen und damit eine definierte Schaltstellung des Busumschalters bewirken.The bus master switchover unit can be implemented in terms of circuitry in a simple manner if the means or the means have outputs which, with appropriate control assume a predeterminable or predefined logic state for the control of the bus switch by the bus master (s) and thus bring about a defined switching position of the bus switch.
Die schaltungstechnische Realisierbarkeit der Busmasterum- schalteinheit wird weiter erleichtert, wenn die Mittel als anwendungsspezifische integrierte Schaltkreise - ASIC - mit einer Mehrzahl von Ein- bzw. Ausgängen ausgebildet sind, wobei die Ein- bzw. Ausgänge vom jeweils angeschlossenen Busma- ster schreib- bzw. lesbar sind.The circuit-related feasibility of the bus master switchover unit is further facilitated if the means are designed as application-specific integrated circuits - ASIC - with a plurality of inputs and outputs, the inputs and outputs being written or written by the respectively connected bus master. are legible.
Wenn bei einem durch den Busmaster bewirkten Datentransfer auf dem Bus ein periodischer Signalwechsel zumindest eines Ausgangs des jeweiligen anwendungsspezifischen integrierten Schaltkreises bewirkbar ist und dieser Signalwechsel für den anderen Busmaster über zumindest einen Eingang des jeweiligen anwendungsspezifischen integrierten Schaltkreises erkennbar ist, ist eine besonders effiziente Überwachungsmöglichkeit des gerade aktiven Busmasters durch den redundanten, gerade passiven Busmaster gegeben. Der periodische Signalwechsel stellt so etwas wie ein „Lebenszeichen* des aktiven Busmasters dar. Findet während einer vorgegebenen oder vorgebbaren Zeitspanne kein Signalwechsel statt, so wird dies durch den passiven Busmaster dahingehend ausgewertet, daß der aktive Busmaster ausgefallen ist. Der passive Busmaster kann dann eine Trennung des ausgefallenen Busmasters vom Bus bewirken und sich selbst als Busmaster am Bus „installieren* .If, during a data transfer on the bus caused by the bus master, a periodic signal change can be effected at least one output of the respective application-specific integrated circuit and this signal change can be recognized by the other bus master via at least one input of the respective application-specific integrated circuit, this is a particularly efficient monitoring option active bus master given by the redundant, currently passive bus master. The periodic signal change represents something like a "sign of life" of the active bus master. If there is no signal change during a predefined or specifiable period of time, this is evaluated by the passive bus master in such a way that the active bus master has failed. The passive bus master can then separate the failed bus master from the bus and "install" itself as bus master on the bus.
Wenn entweder ein Datentransfer zwischen einem ersten an die Busmasterumschalteinheit angeschlossenen Busmaster und einem zweiten an die Busmasterumschalteinheit angeschlossenen Bus- master über die Ein- bzw. Ausgänge der anwendungsspezifischen integrierten Schaltkreise erfolgt oder der Bus zumindest eine Datenleitung umfaßt und die Datenleitung jedem an die Busma- sterumschalteinheit anschließbaren Busmaster unter Umgehung des Busumschalters zugeführt ist, besteht die Möglichkeit, auch dem passiven Busmaster die am Bus übertragenen Daten zu übermitteln. Dies geschieht entweder indem der aktive Bus a- ster dem passiven Busmaster die Daten über einen zwischen den anwendungsspezifischen integrierten Schaltkreisen realisierten Kommunikationsweg übermittelt oder indem der passive Busmaster den Busverkehr jederzeit durch einen direkten Anschluß zumindest an die Datenleitung mithört.If either a data transfer between a first bus master connected to the bus master switchover unit and a second bus master connected to the bus master switchover unit takes place via the inputs or outputs of the application-specific integrated circuits, or if the bus comprises at least one data line and the data line connects everyone to the bus master If the bus master can be connected to the switchover unit bypassing the bus switchover, it is also possible to transmit the data transmitted on the bus to the passive bus master. This is done either by the active bus aster transmitting the data to the passive bus master via a communication path implemented between the application-specific integrated circuits, or by the passive bus master listening to the bus traffic at any time through a direct connection at least to the data line.
Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus den Unteransprüchen, der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung und der Zeichnung selbst. Dabei bilden alle beschriebenen und/oder bildlich dargestellten Merkmale für sich oder in beliebiger Kombination den Gegenstand der vorliegenden Erfindung, unabhängig von ihrer Zusammenfassung in den Patentansprüchen oder deren Rückbeziehung.Further features, advantages and possible uses of the present invention result from the subclaims, the following description of exemplary embodiments with reference to the drawing and the drawing itself. All of the described and / or illustrated features, alone or in any combination, form the subject of the present invention, regardless of how they are summarized in the claims or their relationship.
Dabei zeigenShow
FIG 1 eine Prinzipdarstellung einer Busmasterumschaltein- heit,1 shows a schematic diagram of a bus master switchover unit,
FIG 2 ein Blockschaltbild einer Busmasterumschalteinheit und FIG 3, 4 Ausgestaltungen der Busmasterumschalteinheit.2 shows a block diagram of a bus master switching unit and FIG. 3, 4 configurations of the bus master switching unit.
Gemäß der Darstellung in FIG 1 sind an ein nichtredundantes Bussystem 11 mittels einer Busmasterumschalteinheit 10 mehrere Busmaster 1' , 2 ' . ..n' anschließbar. Die Busmasterumschalteinheit 10 verbindet jeweils einen der an sie angeschlossenen Busmaster 1', 2'...n' mit dem nichtredundanten Bussystem 11 an das beispielsweise Peripheriebaugruppen 12 anschließbar sind. Zur weiteren Erläuterung des Ausführungsbeispiels soll im folgenden davon ausgegangen werden, daß das nichtredundante Bussystem 11 seriell synchron arbeitet. Im Bus 11 werden neben einer Datenleitung 11' und einer Taktleitung zwei Steuer- leitungen, eine Alarmleitung, eine Readyleitung, eine Leitung zum Sperren der Ausgänge der Peripheriebaugruppen 12 und die Stromversorgung geführt. Die Einzelleitungen des Bussystems 11 sind in FIG 2 nicht dargestellt (lediglich im Zusammenhang mit der Ausgestaltung der Busmasterumschaltung 10 gemäß der weiter unten zu beschreibenden FIG 3 ist die Datenleitung 11' als Einzelleitung dargestellt) .According to the illustration in FIG. 1, a plurality of bus masters 1 ', 2' are connected to a non-redundant bus system 11 by means of a bus master switchover unit 10. ..n 'connectable. The bus master switchover unit 10 connects one of the bus masters 1 ', 2' ... n 'connected to it with the non-redundant bus system 11 to which, for example, peripheral modules 12 can be connected. To further explain the exemplary embodiment, it should be assumed in the following that the non-redundant bus system 11 operates in series synchronism. In addition to a data line 11 'and a clock line, two control lines, an alarm line, a ready line, a line for blocking the outputs of the peripheral modules 12 and the power supply are carried in the bus 11. The individual lines of the bus system 11 are not shown in FIG. 2 (the data line 11 ′ is shown as an individual line only in connection with the configuration of the bus master switch 10 according to FIG. 3 to be described below).
Grundsätzlich wird die Datenleitung 11' durch jeden, an das Bussystem 11 angeschlossenen Busteilnehmer durchgeschleift .Basically, the data line 11 'is looped through by every bus subscriber connected to the bus system 11.
Die Datenübertragung erfolgt nach einem Protokollsystem, wel- ches eine Adressierung der an den Bus 11 angeschlossenen Busteilnehmer 10, 12 und eine Datenübertragung für verschiedene Datenlängen unterstützt.The data transmission takes place according to a protocol system which supports an addressing of the bus participants 10, 12 connected to the bus 11 and a data transmission for different data lengths.
Für den Anschluß einfacher Peripheriebaugruppen 12, z.B. einer Digitaleingabe- bzw. Digitalausgabebaugruppe 12, ist ein BUS-ASIC vorgesehen. Dieser BUS-ASIC interpretiert das Busprotokoll und stellt in der im Zusammenhang mit der vorliegenden Erfindung relevanten Betriebsart in Richtung der angeschlossenen Peripherie eine Schnittstelle für 16 Digitaleingänge und 16 Digitalausgänge zur Verfügung, wobei selbstver- ständlich auch Ausführungsformen mit mehr oder weniger als 16 Ein- oder Ausgängen denkbar sind; üblich ist jedoch eine ganzzahlig durch acht teilbare Anzahl von Ein- oder Ausgängen.For the connection of simple peripheral modules 12, e.g. a digital input or digital output module 12, a BUS-ASIC is provided. This BUS-ASIC interprets the bus protocol and, in the operating mode relevant in connection with the present invention, provides an interface for 16 digital inputs and 16 digital outputs in the direction of the connected peripherals, it also being understood that embodiments with more or less than 16 inputs or Exits are conceivable; However, an integer divided by eight divisible number of inputs or outputs is common.
Ein derartiger BUS-ASIC wird in der Busmasterumschalteinheit 10 zur Steuerung bzw. Auslösung der Umschaltvorgänge eingesetzt. Wie im folgenden noch anhand von FIG 2 beschrieben wird, ist dazu jeder Busmaster 1', 2' ...n' an einen solchen BUS-ASIC 4, 5 angeschlossen.Such a bus ASIC is used in the bus master switchover unit 10 to control or trigger the switchover processes. As described below with reference to FIG 2 each bus master 1 ', 2' ... n 'is connected to such a BUS-ASIC 4, 5.
Der aktiv das für das Bussystem 11 vereinbarte Übertragungsprotokoll betreibende Busmaster 1', 2'...n' ist damit in der Lage, über das Bussystem 11 diese 16 Eingangsinformationen zu erhalten und kann darüber hinaus auch die 16 Ausgangsinformationen verschicken.The bus master 1 ', 2' ... n 'actively operating the transmission protocol agreed for the bus system 11 is thus able to receive this 16 input information via the bus system 11 and can also send the 16 output information.
Dazu sind den Eingangs- und Ausgangskanäle vorgegebene bzw. vorgebbare Adressen zugewiesen. Folglich ist jedes einzelne Bit der 16 Eingangsinformationen separat lesbar und jedes einzelne Bit der 16 Ausgangsinformationen separat schreibbar.For this purpose, predetermined or specifiable addresses are assigned to the input and output channels. Consequently, each individual bit of the 16 input information can be read separately and each individual bit of the 16 output information can be written separately.
Am Bus 11 ist eine Vielzahl von BUS-ASICs betreibbar. Die BUS-ASICs sind in FIG 1 jedoch nicht dargestellt. Wie im folgenden anhand der Darstellung gemäß FIG 2 gezeigt wird, wer- den die zum Betrieb am Bus 11 geeigneten BUS-ASICs in einer Busmasterumschalteinheit 10 zum Anschalten jeweils eines an die Busmasterumschalteinheit 10 angeschlossenen Busmasters 1', 2' ...n' an das nichtredundante Bussystem 11 verwendet.A large number of BUS-ASICs can be operated on the bus 11. However, the BUS ASICs are not shown in FIG. 1. As will be shown below with reference to the illustration according to FIG. 2, the BUS-ASICs suitable for operation on the bus 11 are switched on in a bus master switchover unit 10 for switching on a bus master 1 ', 2' ... n 'connected to the bus master switchover unit 10 uses the non-redundant bus system 11.
Besteht nun die Forderung, die Busmaster 1', 2' für ein Bus- system 11 redundant, d.h. mehrfach, z.B. doppelt, auszuführen, arbeitet stets ein Busmaster 1', 2' aktiv mit der an den Bus 11 angeschlossenen Peripherie 12, d.h. er liest Eingänge und schreibt Ausgänge.There is now a requirement that the bus masters 1 ', 2' for a bus system 11 be redundant, i.e. several times, e.g. To execute twice, a bus master 1 ', 2' always works actively with the peripherals 12 connected to the bus 11, i.e. it reads inputs and writes outputs.
Der passive Busmaster 2', 1' hingegen muß, um jederzeit in den aktiven Zustand wechseln zu können, die Operationen mit der Peripherie 12 zumindest im Speicher simulieren.The passive bus master 2 ', 1', on the other hand, must be able to simulate the operations with the periphery 12 at least in the memory in order to be able to switch to the active state at any time.
Um dabei dem jeweils passiven Busmaster 2', 1' die Informationen über die jeweils aktuellen Zustände der Prozeßperipherie 12 zu übermitteln, gibt es prinzipiell zwei Möglichkei- ten: Im Rahmen der ersten Möglichkeit erfolgt eine unmittel- 7 bare Übertragung der die aktuellen Zustände der Prozeßperi¬ pherie repräsentierenden Daten vom aktiven Busmaster 1', 2' zum passiven Busmaster 2', 1'. Im Rahmen der zweiten Möglichkeit interpretiert auch der passive Busmaster 2', 1' das Bus- protokoll und liest die Zustände der Prozeßperipherie 12, z.B. die Eingangsdaten, mit. Man spricht in diesem Falle vom sogenannten „Mithörbetrieb* .In principle, there are two ways of transmitting the information about the current states of the process peripherals 12 to the respective passive bus master 2 ', 1'. 7 bare transmission of the current states of Prozeßperi ¬ ripherals representative data from the active bus master 1 ', 2' to the passive bus master 2 ', 1'. In the second possibility, the passive bus master 2 ', 1' also interprets the bus protocol and reads the states of the process peripherals 12, for example the input data. In this case one speaks of the so-called "listening mode".
Gemäß der Darstellung in FIG 2 besitzt die Busmasterumschalteinheit 10, im folgenden kürzer als Umschalteinheit 10 be- zeichnet, zwei Anschlüsse 1, 2 für jeweils einen Busmaster 1', 2' und einen Anschluß 3 zur Anschaltung der Peripheriebaugruppen 12 über den nichtredundanten Bus 11, wobei selbstverständlich auch Ausführungsformen der Umschalteinheit 10 mit mehr als zwei Anschlüssen 1, 2 für Busmaster 1', 2' - wie bereits in FIG 1 dargestellt - und mit mehr als einem Anschluß 3 für ein Bussystem 11 denkbar sind. Bei mehr als zwei anschließbaren Busmastern 1', 2' ist der Busumschalter 6 z.B. als Multiplexer ausgebildet.According to the illustration in FIG. 2, the bus master switchover unit 10, hereinafter referred to as switchover unit 10 for short, has two connections 1, 2 for a bus master 1 ', 2' and a connection 3 for connecting the peripheral modules 12 via the non-redundant bus 11, Of course, embodiments of the switchover unit 10 with more than two connections 1, 2 for bus masters 1 ', 2' - as already shown in FIG. 1 - and with more than one connection 3 for a bus system 11 are also conceivable. If there are more than two connectable bus masters 1 ', 2', the bus switch 6 is e.g. designed as a multiplexer.
Jedem Busmasteranschluß 1, 2 ist ein BUS-ASIC 4, 5 zugeord- net, der bezüglich der Datenleitung an erster Stelle in die Kette der Peripherie-ASICs eingeschleift ist.A bus ASIC 4, 5 is assigned to each bus master connection 1, 2 and is looped into the chain of the peripheral ASICs in the first place with regard to the data line.
Grundsätzlich dienen BUS-ASICs derart, wie die in FIG 2 dargestellten BUS-ASICs 4, 5 dem Anschluß der Peripherie an das Bussystem 11. Man unterscheidet zwischen Bussystemen, bei de- nen die BUS-ASICs hintereinander geschaltet sind und Bussystemen mit paralleler Anschaltung der BUS-ASICs. Im Falle einer Hintereinanderschaltung der jeweiligen BUS-ASICs sind diese in einer Kette angeordnet, wobei die BUS-ASICs 4, 5 gemäß dem Ausführungsbeispiel an erster Stelle der Kette, d.h. gleich hinter dem jeweiligen Busmaster 1', 2' angeordnet. Die Schnittstellen zu den Ein- bzw. Ausgängen der BUS-ASICs 4, 5 bilden die Peripherieseite des BUS-ASICs 4, 5. Die BUS-ASICs 4, 5 benutzen diese Peripherie nur zur Steuerung der Busum- schaltung 6, die für den Anwender vollkommen verborgen erfolgt. An die nachfolgenden, also außerhalb der Busmasterumschalteinheit 10 an den Bus 11 anschließbaren BUS-ASICs sind echte Eingänge oder Ausgänge, also z.B. externe Sensorik oder Aktorik eines zu steuernden und/oder überwachenden technischen Prozesses anschließbar.In principle, BUS-ASICs such as the BUS-ASICs 4, 5 shown in FIG. 2 serve to connect the periphery to the bus system 11. A distinction is made between bus systems in which the BUS-ASICs are connected in series and bus systems with parallel connection of the BUS ASICs. In the case of a series connection of the respective BUS-ASICs, these are arranged in a chain, the BUS-ASICs 4, 5 being arranged in the first position of the chain, ie immediately behind the respective bus master 1 ', 2', according to the exemplary embodiment. The interfaces to the inputs and outputs of the BUS-ASICs 4, 5 form the peripheral side of the BUS-ASICs 4, 5. The BUS-ASICs 4, 5 use this periphery only to control the bus switch 6, which is completely hidden from the user. Real inputs or outputs, for example external sensors or actuators of a technical process to be controlled and / or monitored, can be connected to the subsequent BUS-ASICs, that is to say that can be connected to the bus 11 outside the bus master switchover unit 10.
Nach den BUS-ASICs 4, 5 ist der eigentliche Busumschalter 6 angeordnet. Mit dem Busumschalter 6 kann wahlweise der Busmaster 1' oder der Busmaster 2' auf die Peripheriebaugruppen 12 durchgeschaltet werden. Da die beiden BUS-ASICs 4, 5 vor der Busumschaltung 6 angeordnet sind, kann jeder Busmaster 1', 2' jederzeit - also unabhängig von der gerade aktuellen Schalt- Stellung des Busumschalters 6 - den ihm zugeordneten ASIC 4, 5 bedienen.The actual bus changeover switch 6 is arranged after the BUS ASICs 4, 5. The bus master 1 'or the bus master 2' can be switched through to the peripheral modules 12 using the bus changeover switch 6. Since the two bus ASICs 4, 5 are arranged in front of the bus switch 6, each bus master 1 ', 2' can operate the ASIC 4, 5 assigned to them at any time, that is, regardless of the current switching position of the bus switch 6.
Der Busumschalter 6 wird mittels der einzelnen Ausgangsbits der jeweils 16 Ausgangsinformationen der jeweiligen BUS-ASICs 4, 5 angesteuert. Die jeweiligen logischen Zustände der Ausgangsbits sind an dafür vorgesehenen Anschlußstellen der BUS- ASICs 4, 5 abgreifbar. Im Ausführungsbeispiel gemäß FIG 2 werden an den Anschlußstellen 41, 42 des BUS-ASICs 4 die logischen Zustände zweier Ausgangsbits des BUS-ASICs 4 abge- griffen; analog werden an den Anschlußstellen 51, 52 des BUS- ASICs 5 die logischen Zustände zweier Ausgangsbits des BUS- ASICs 5 abgegriffen.The bus changeover switch 6 is controlled by means of the individual output bits of the 16 output information items of the respective BUS ASICs 4, 5. The respective logical states of the output bits can be tapped at the connection points of the bus ASICs 4, 5 provided for this purpose. In the exemplary embodiment according to FIG. 2, the logic states of two output bits of the BUS-ASIC 4 are tapped at the connection points 41, 42 of the BUS-ASIC 4; analogously, the logic states of two output bits of the BUS-ASIC 5 are tapped at the connection points 51, 52 of the BUS-ASIC 5.
Die logischen Zustände der jeweiligen Ausgangsbits werden einer Umschaltlogik 7, 7' zugeführt, wobei einerseits das Aus- gangsbit 41 des BUS-ASICs 4 und das invertierte Ausgangsbit 51 des BUS-ASICs 5 der Umschaltlogik 7 und andererseits das Ausgangsbit 42 des BUS-ASICs 4 und das invertierte Ausgangsbit 52 des BUS-ASICs 5 der Umschaltlogik 7' zugeführt werden. Mit der von der Umschaltlogik 7, 7' bewirkten logischen UND- Verknüpfung der jeweils zugeführten Signale 41, 51 bzw. 42, 52 werden Umschaltsignale 74, 75 zur Ansteuerung der Umschalteinheit 6 generiert, wobei das Umschaltsignal 74 von der Umschaltlogik 7 generiert wird und zur Ansteuerung eines zur Busumschaltung vorgesehenen Schaltelements 6' und das Umschaltsignal 75 von der Umschaltlogik 7' generiert wird und zur Ansteuerung eines zur Stromversorgungsumschaltung vorge¬ sehenen Schaltelements 6'' vorgesehen ist. Die Schaltelemente 6', 6'' bilden zusammen die Umschalteinheit 6.The logic states of the respective output bits are supplied to a switchover logic 7, 7 ', with on the one hand the output bit 41 of the BUS-ASIC 4 and the inverted output bit 51 of the BUS-ASIC 5 of the switchover logic 7 and on the other hand the output bit 42 of the BUS-ASIC 4 and the inverted output bit 52 of the BUS-ASIC 5 of the switching logic 7 'are supplied. With the logic AND operation of the respectively supplied signals 41, 51 and 42, 52 effected by the switching logic 7, 7 ', switching signals 74, 75 are generated for the control of the switching unit 6, the switching signal 74 being generated by the switching logic 7 and for one intended for the bus changeover switching element 6 'and the switching signal 75 from the switching logic 7' is generated and control 'is provided for controlling a switching power supply provided for pre ¬ switching element 6'. The switching elements 6 ', 6''together form the switching unit 6.
Eine Besonderheit der Realisierung gemäß dem Ausführungsbeispiel besteht daher darin, daß einerseits sowohl die Datenleitungen als auch die Versorgungsleitungen umschaltbar sind und daß andererseits die Datenleitungen und die Versorgungsleitungen grundsätzlich getrennt voneinander umschaltbar sind.A special feature of the implementation according to the exemplary embodiment is therefore that on the one hand both the data lines and the supply lines can be switched over and that on the other hand the data lines and the supply lines can in principle be switched over separately from one another.
Wenn die Signale 41, 42 des ASICs 4 den Zustand logisch 1 und die Signale 51, 52 des ASICs 5 den Zustand logisch 0 innehaben bewirkt die Verknüpfung ([41 UND NICHT 51] = [„1* UND NICHT „0*] = [„1* und ,,r] = „1*) an der Umschaltlogik 7, daß auch das Umschaltsignal 74 den Zustand logisch 1 innehat. Analog bewirkt die Verknüpfung ([42 UND NICHT 52] = [„1* UND NICHT „0*] = [„1* und „1*] = „1*) an der Umschaltlogik 7, daß auch das Umschaltsignal 75 den Zustand logisch 1 innehat. Diese beiden Umschaltsignale 74, 75 bewirken eine definierte Schaltstellung der Schaltelemente 6', 6'', die z.B. eine Durchschaltung des Busmasters 1' auf den Bus 11 zur Folge hat.If the signals 41, 42 of the ASIC 4 have the logic 1 state and the signals 51, 52 of the ASIC 5 have the logic 0 state, the combination ([41 AND NOT 51] = ["1 * AND NOT" 0 *] = [ "1 * and" r] = "1 *) on the switchover logic 7 that the switchover signal 74 also has the logic 1 state. Analogously, the link ([42 AND NOT 52] = ["1 * AND NOT" 0 *] = ["1 * and" 1 *] = "1 *) on the switchover logic 7 also causes the switchover signal 75 to have the status logic 1 holds. These two switching signals 74, 75 bring about a defined switching position of the switching elements 6 ', 6' ', which e.g. switching the bus master 1 'to the bus 11 results.
Der komplementäre Zustand, bei dem also die Signale 41, 42 den Zustand logisch 0 und die Signale 51, 52 jeweils den Zustand logisch 1 innehaben, bewirkt für die Umschaltsignale 74, 75 jeweils einen Zustand logisch 0, der entsprechend zu 10 einer zum vorbeschriebenen Fall komplementären Schaltstellung der Schaltelemente 6', 6'' führt, hat mithin z.B. eine Durch- schaltung des Busmasters 2' auf den Bus 11 zur Folge.The complementary state, in which the signals 41, 42 therefore have the logic 0 state and the signals 51, 52 each have the logic 1 state, results in a logic 0 state for the switching signals 74, 75, which correspondingly increases 10 leads to a switching position of the switching elements 6 ', 6''which is complementary to the case described above, consequently, for example, results in the bus master 2' being switched through to the bus 11.
Den Schaltelementen 6' , 6' ' sind - damit sie die gewünschte Umschaltung bewirken können - selbstverständlich die entsprechenden Einzelleitungen des Bussystems 11 zugeführt. So sind gemäß dem Ausführungsbeispiel - auch wenn in FIG 2 nicht explizit dargestellt — mittels des Schaltelements 6' zur Busum- schaltung zumindest die Datenleitung, die Taktleitung, die zwei Steuerleitungen, eine Alarmleitung, eine Readyleitung sowie eine Leitung zum Sperren der Ausgänge der Peripheriebaugruppen 12 umschaltbar. Ferner ist gemäß dem Ausführungsbeispiel mittels des Schaltelements 6' ' zur Stromversorgungs- u schaltung zumindest die Stromversorgung umschaltbar.The corresponding individual lines of the bus system 11 are of course fed to the switching elements 6 ', 6' 'so that they can effect the desired switchover. Thus, according to the exemplary embodiment - even if not explicitly shown in FIG. 2 - at least the data line, the clock line, the two control lines, an alarm line, a ready line and a line for blocking the outputs of the peripheral modules 12 are used for switching the bus by means of the switching element 6 ' switchable. Furthermore, according to the exemplary embodiment, at least the power supply can be switched over by means of the switching element 6 ″ for the power supply circuit.
Die Adressierung der 16 Eingangs- und 16 Ausgangskanäle jeThe addressing of the 16 input and 16 output channels each
BUS-ASIC 4, 5 und das damit bewirkbare Setzen bestimmter Aus- gangsbits auf einen vorgebbaren logischen Zustand bleibt für den Anwender verborgen. Da die BUS-ASICs 4, 5 an den Bus 11 angeschlossen sind, für den Anwender jedoch als Busteilneh- mer, insbesondere als separate Busteilnehmer, nicht in Erscheinung treten, werden die BUS-ASICs 4, 5 auch als virtuelle Busteilnehmer 4, 5, als virtuelle Busperipherie 4, 5 oder kurz als virtuelle Peripherie 4, 5 bezeichnet.BUS-ASIC 4, 5 and the resultant setting of certain output bits to a predefinable logical state remains hidden from the user. Since the BUS-ASICs 4, 5 are connected to the bus 11, but do not appear to the user as a bus subscriber, in particular as a separate bus subscriber, the BUS-ASICs 4, 5 are also used as virtual bus subscribers 4, 5, referred to as virtual bus peripherals 4, 5 or in short as virtual peripherals 4, 5.
Der Datenaustausch, also zumindest das Setzen bestimmter Aus- gangsbits auf einen vorgebbaren logischen Zustand, mit der sogenannten virtuellen Peripherie 4, 5 ist der Firmware des jeweiligen Bus-Masters 1', 2' vorbehalten. Somit können die 16 Eingangs- und 16 Ausgangskanäle je BUS-ASIC 4, 5 zur Steuerung der Busumschaltung 6 verwendet werden.The data exchange, that is, at least the setting of certain output bits to a predeterminable logical state, with the so-called virtual peripherals 4, 5 is reserved for the firmware of the respective bus master 1 ', 2'. The 16 input and 16 output channels per BUS-ASIC 4, 5 can thus be used to control the bus switchover 6.
Wie in FIG 2 dargestellt, sind die BUS-ASICs 4, 5 und die Umschaltlogik 7, 7' zu einem Umschaltmittel 10' zusammenfaßbar, 11 wobei das Umschaltmittel 10' als anwenderspezifischer integrierter Schaltkreis - ASIC - realisierbar ist.As shown in FIG. 2, the BUS ASICs 4, 5 and the switchover logic 7, 7 'can be combined to form a switchover means 10', 11, wherein the switching means 10 'can be implemented as a user-specific integrated circuit - ASIC.
Eine Besonderheit der Umschalteinheit 10 besteht darin, daß diese selbst am umzuschaltenden Bus 11 betrieben wird, also keine Sondersignale zum Umschalten erforderlich sind. Damit ist es möglich, vorhandene Busmaster 1', 2', die eigentlich nicht für den Redundanzbetrieb vorgesehen sind, zu redundanten Systemen zu verschalten.A special feature of the switchover unit 10 is that it is operated itself on the bus 11 to be switched over, so that no special signals are required for the switchover. This makes it possible to interconnect existing bus masters 1 ', 2', which are not actually intended for redundancy operation, to form redundant systems.
Die Umschalteinheit 10 unterstützt folgende Vorgänge bei der Busumschaltung bzw. beim Betrieb redundanten Busmaster 1', 2' an einem nichtredundanten Bussystem 11:The switchover unit 10 supports the following processes when switching buses or when operating redundant bus masters 1 ', 2' on a non-redundant bus system 11:
I . ) Lebenszeichen-Überwachung: Ein Ausgangskanal 44, 53 jedes ASICs 4, 5 wechselt bei entsprechender Ansteuerung durch den jeweiligen Busmaster 1', 2' bei jedem Peripheriezugriffszyklus zwischen logisch 0 und logisch 1. Der Ausgangskanal 44, 53 ist mit einem Eingangskanal 43, 54 des jeweils anderen ASICs 5, 4 verbunden. Der andere Busmaster 2', 1' kann somit die Funktion des ausgebenden Busmasters 1', 2' überwachen.I. ) Sign-of-life monitoring: An output channel 44, 53 of each ASIC 4, 5 changes with a corresponding control by the respective bus master 1 ', 2' between logic 0 and logic 1 with each peripheral access cycle. The output channel 44, 53 is with an input channel 43, 54 of the other ASICs 5, 4 connected. The other bus master 2 ', 1' can thus monitor the function of the issuing bus master 1 ', 2'.
Bei einer Ansteuerung des ASICs 4 durch den aktiven Busmaster 1' wechselt z.B. der Ausgangskanal 44 bei jedem Peripheriezugriffszyklus zwischen logisch 0 und logisch 1. Der Ausgangs- kanal 44 ist mit dem Eingangskanal 54 des anderen BUS-ASICs 5 verbunden, so daß der an den BUS-ASIC 5 angeschlossene passive Busmaster 2' durch Auslesen des Zustands des Eingangskanals 54 den Signalwechsel erkennen kann. Der kontinuierliche Signalwechsel wird als sogenanntes „Lebenszeichen* verstan- den.When the ASIC 4 is activated by the active bus master 1 ', e.g. the output channel 44 for every peripheral access cycle between logic 0 and logic 1. The output channel 44 is connected to the input channel 54 of the other BUS-ASIC 5, so that the passive bus master 2 'connected to the BUS-ASIC 5' by reading out the state of the Input channel 54 can recognize the signal change. The continuous signal change is understood as a so-called “sign of life”.
Bleiben die Signalwechsel aus, ist der ausgebende Busmaster 1', 2' ausgefallen, es liegt eine Notwendigkeit zum Umschal- 12 ten des Busmasters 1', 2' vor (erstes Umschaltkriterium), wobei mit dem Umschalten der ausgefallene Busmaster zum passiven Busmaster wird und dessen Funktion vom redundanten Busmaster übernommen wird.If there are no signal changes, the output bus master 1 ', 2' has failed. 12 th of the bus master 1 ', 2' before (first switchover criterion), with the switchover the failed bus master becoming a passive bus master and its function being taken over by the redundant bus master.
II.) Programmgesteuerte Umschaltung:II.) Program-controlled switching:
Selbstverständlich kann ein Busmaster 1', 2' — z.B. zu Diagnosezwecken — auch programmgesteuert eine Busmasterumschal- tung bewirken, ohne daß der zu passivierende Busmaster ausgefallen sein muß (zweites Umschaltkriterium) .Of course, a bus master 1 ', 2' - e.g. for diagnostic purposes - also program-controlled switching of the bus master without the bus master to be passivated having to fail (second switching criterion).
III.) Datenübertragung:III.) Data transfer:
Da der jeweils passive Busmaster 2', 1' zyklisch die Eingangsinformationen der Peripherie benötigt, besteht die Möglichkeit, die Daten durch Verschaltung weiterer Ausgangskanäle mit Eingangskanälen der Gegenseite zu übergeben. Dazu sind auch Steuerleitungen erforderlich. Zur Erhöhung der Datenrate können beispielsweise immer 8 Kanäle parallel übergeben werden. Die damit bewirkbare Datenübertragung erfolgt über die in FIG 2 mit dem Bezugszeichen 45 bezeichnete bidirektionale Verbindung 45. Es ist jedoch selbstverständlich, daß die Ver- bindung 45 in der Praxis nicht notwendigerweise über eine einzelne bidirektionale Verbindung 45 sondern über eine Vielzahl, z.B. acht, einzelner Leitungen die von den jeweiligen Ausgangskanälen des ersten BUS-ASICs 4, 5 zu den entsprechenden Eingangskanälen des zweiten BUS-ASICs 5, 4 geführt sind, erfolgt.Since the respective passive bus master 2 ', 1' cyclically requires the input information of the periphery, it is possible to transfer the data to the opposite side by connecting further output channels to input channels. Control lines are also required for this. To increase the data rate, for example, 8 channels can always be transferred in parallel. The data transmission which can be effected in this way takes place via the bidirectional connection 45, designated 45 in FIG. 2. However, it goes without saying that in practice the connection 45 does not necessarily have to be via a single bidirectional connection 45 but rather via a multiplicity, e.g. eight, individual lines which are led from the respective output channels of the first BUS-ASICs 4, 5 to the corresponding input channels of the second BUS-ASICs 5, 4.
IV.) Umschaltlogik:IV.) Switching logic:
Die Umschaltlogik unterscheidet zwischen einem sogenannten „Singlemode* und einem sogenannten „Doublemode* . Ist einer der Busmaster nicht vorhanden, noch nicht hochgelaufen oder ausgefallen, befindet sich der redundante Busmaster in „Singlemode* . Die Busmaster informieren sich gegenseitig über ein Bit der Verbindung 44, 54 bzw. 43, 53 über ihre 13The switching logic distinguishes between a so-called "single mode * and a so-called" double mode *. If one of the bus masters is not available, has not yet started up or has failed, the redundant bus master is in "single mode *". The bus masters inform each other about their bit via a bit of the connection 44, 54 or 43, 53 13
Funktionsbereitschaft. Ist einer der Busmaster 1', 2' nicht funktionsbereit, arbeitet der andere Busmaster 2', 1' in „Singlemode* . Die Funktionsbereitschaft des nichtbereiten Masters 1', 2' wird zyklisch abgefragt, bis dieser wieder be- reit ist. Dann erfolgt der Wechsel in den „Doublemode*. Im „Doublemode* erfolgt die Abstimmung beider Busmaster vor dem Umschalten. Im „Singlemode* ist eine solche Abstimmung nicht möglich und wird daher ignoriert.Operational readiness. If one of the bus masters 1 ', 2' is not ready for operation, the other bus master 2 ', 1' operates in "single mode *". The readiness for operation of the not ready master 1 ', 2' is queried cyclically until it is ready again. Then the change to the "double mode *" takes place. In "double mode *", both bus masters are coordinated before the switchover. Such a vote is not possible in "single mode *" and is therefore ignored.
V.) Mithörtreiber:V.) Listening driver:
Falls die Datenübertragung nicht über die virtuelle Peripherie 4, 5 erfolgen soll, kann der jeweils passive Busmaster 2', 1' die Eingangsinformationen aus dem Übertragungsprotokoll herausfiltern. Dazu ist — wie in der Darstellung gemäß FIG 3 gezeigt — die Datenleitung 11' unabhängig vom jeweiligen Schaltzustand des Busumschalters 6 an den Busmaster 1', 2' herangeführt, indem die Datenleitung 11' an den Schaltelementen 6', 6'' vorbei den Busmastern 1', 2' direkt zugeführt ist. In dem jeweils zu einem Busmaster 1', 2' führenden Zweig der Datenleitung 11' ist jeweils zur Entkopplung ein Mithörtreiber 13 vorgesehen.If the data transmission is not to take place via the virtual peripherals 4, 5, the respective passive bus master 2 ', 1' can filter out the input information from the transmission protocol. For this purpose - as shown in the illustration according to FIG. 3 - the data line 11 'is brought to the bus master 1', 2 'regardless of the respective switching state of the bus switch 6, by the data line 11' past the switching elements 6 ', 6' 'past the bus masters 1 ', 2' is fed directly. In the branch of the data line 11 'leading to a bus master 1', 2 ', a listening driver 13 is provided for decoupling.
Zusatzdatenaustausch:Additional data exchange:
Als weitere Alternative für den Datenaustausch zwischen den Busmastern 1', 2' ist gemäß der Darstellung in FIG 4 auch ein zweites, zusätzliches Bussystem 20, das einen direkten Datenaustausch zwischen den redundanten Busmastern 1', 2' ermöglicht, denkbar. Auch dieses zusätzliche Bussystem 20 ist optional und stellt eine weitere vorteilhafte Ausgestaltung der Erfindung dar.As a further alternative for the data exchange between the bus masters 1 ', 2', a second, additional bus system 20, which enables direct data exchange between the redundant bus masters 1 ', 2', is also conceivable, as shown in FIG. This additional bus system 20 is also optional and represents a further advantageous embodiment of the invention.
Zusammenfassend läßt sich die vorliegende Erfindung wie folgt kurz beschreiben: 14In summary, the present invention can be briefly described as follows: 14
Um an einem grundsätzlich nichtredundanten Bussystem 11 jeweils einen Busmaster 1' aus einer Gruppe redundanter Busmaster 1', 2' zu betreiben, ist eine Umschalteinheit 10 vorgesehen, wobei die Besonderheit der Umschalteinheit 10 darin besteht, daß diese selbst am umzuschaltenden Bus 11 betrieben wird und folglich keine Sondersignale zum Umschalten der Busmaster 1', 2' erforderlich sind.In order to operate a bus master 1 'from a group of redundant bus masters 1', 2 'on a fundamentally non-redundant bus system 11, a switchover unit 10 is provided, the special feature of the switchover unit 10 being that it itself is operated on the bus 11 to be switched over and consequently, no special signals are required to switch the bus masters 1 ', 2'.
Der zentrale Aspekt der vorliegenden Erfindung ist daher, daß die Umschalteinheit 10 selbst am umzuschaltenden Bus 11 betrieben wird, also keine Sondersignale zum Umschalten erforderlich sind. Damit ist es möglich, vorhandene Busmaster, die eigentlich nicht für einen Redundanzbetrieb vorgesehen sind, zu redundanten Systemen zu verschalten. The central aspect of the present invention is therefore that the switchover unit 10 itself is operated on the bus 11 to be switched over, ie no special signals are required for the switchover. This makes it possible to interconnect existing bus masters that are not actually intended for redundancy operation to redundant systems.

Claims

15 Patentansprüche 15 claims
1. Busmasterumschalteinheit (10) zum Anschalten eines Busmasters (1', 2') aus einer Gruppe von mindestens zwei redun- danten Busmastern (1', 2') an ein nichtredundantes Bussystem (11) , wobei die Busmasterumschalteinheit (10) zumindest Anschlüsse (1, 2) zum Anschluß jeweils eines Busmasters (1', 2') und zumindest einen Anschluß (3) zum Anschluß des nichtredundanten Bussystems (1) und - zumindest einen Busumschalter (6) und an den Bus (11) angeschlossene Mittel (4, 5) zur Ansteuerung des Busumschalters (6) aufweist, wobei die Mittel (4, 5) ausschließlich durch den Busmaster (1', 2') ansteuerbar sind und - wobei der Busumschalter (6) je nach Schaltstellung eine1. Bus master switching unit (10) for switching on a bus master (1 ', 2') from a group of at least two redundant bus masters (1 ', 2') to a non-redundant bus system (11), the bus master switching unit (10) having at least connections (1, 2) for connecting a bus master (1 ', 2') and at least one connection (3) for connecting the non-redundant bus system (1) and - at least one bus switch (6) and means connected to the bus (11) ( 4, 5) for controlling the bus changeover switch (6), the means (4, 5) being controllable exclusively by the bus master (1 ', 2') and - the bus changeover switch (6) depending on the switching position
Anschaltung jeweils eines an die Busmasterumschalteinheit (10) angeschlossenen Busmasters (1', 2') an den Bus (11) bewirkt.Connection of a bus master (1 ', 2') connected to the bus master switchover unit (10) causes the bus (11).
2. Busmasterumschalteinheit nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Mittel (4, 5) Ausgänge (41, 42, 51, 52) aufweisen, welche bei einer entsprechenden Ansteuerung durch den Busmaster (1', 2') einen vorgebbaren oder vorgegebenen logischen Zustand zur An- Steuerung des Busumschalters (6) einnehmen und damit eine definierte Schaltstellung des Busumschalters (6) bewirken.2. Bus master switchover unit according to claim 1, characterized in that the means (4, 5) have outputs (41, 42, 51, 52) which, when appropriately controlled by the bus master (1 ', 2'), have a predeterminable or predetermined logic state to control the bus switch (6) and thus cause a defined switching position of the bus switch (6).
3. Busmasterumschalteinheit nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Mittel (4, 5) als anwendungsspezifische integrierte Schaltkreise - ASIC -3. Bus master switching unit according to claim 2, d a d u r c h g e k e n n z e i c h n e t that the means (4, 5) as application-specific integrated circuits - ASIC -
(4, 5) mit einer Mehrzahl von Ein- (43, 45, 53) bzw. Ausgängen (41, 42, 44, 45, 51, 52, 54) ausgebildet sind, wobei die Ein- (43, 45, 53) bzw. Ausgänge (41, 42, 44, 45, 51, 52, 54) vom jeweils angeschlossenen Busmaster (1, 2) schreib- bzw. lesbar sind. 16(4, 5) with a plurality of inputs (43, 45, 53) or outputs (41, 42, 44, 45, 51, 52, 54), the inputs (43, 45, 53) or outputs (41, 42, 44, 45, 51, 52, 54) can be written or read by the connected bus master (1, 2). 16
4. Busmasterumschalteinheit nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß durch einen durch den Busmaster (1', 2') bewirkten Datentransfer auf dem Bus (11) ein periodischer Signalwechsel zumindest eines Ausgangs (44, 53) des jeweiligen anwendungsspezifischen integrierten Schaltkreises (4, 5) bewirkbar ist und daß der Signalwechsel für den anderen Busmaster (2', 1') über zumindest einen Eingang (43, 54) des jeweiligen anwendungs- spezifischen integrierten Schaltkreises (5, 4) erkennbar ist.4. bus master switching unit according to claim 3, characterized in that by a bus master (1 ', 2') data transfer on the bus (11) a periodic signal change at least one output (44, 53) of the respective application-specific integrated circuit (4, 5th ) can be effected and that the signal change for the other bus master (2 ', 1') can be recognized via at least one input (43, 54) of the respective application-specific integrated circuit (5, 4).
5. Busmasterumschalteinheit nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß ein Datentransfer zwischen einem ersten an die Busmasterumschalteinheit (10) angeschlossenen Busmaster (1') und einem zweiten an die Busmasterumschalteinheit (10) angeschlossenen Busmaster (2') über die Ein- (43, 45, 53) bzw. Ausgänge (41, 42, 44, 45, 51, 52, 54) der anwendungsspezifischen integrierten Schaltkreise (4, 5) erfolgt.5. Bus master switching unit according to claim 3, characterized in that a data transfer between a first bus master (1) connected to the bus master switching unit (10) and a second bus master (2 ') connected to the bus master switching unit (10) via the inputs (43, 45 , 53) or outputs (41, 42, 44, 45, 51, 52, 54) of the application-specific integrated circuits (4, 5).
6. Busmasterumschalteinheit nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß der Bus (11) zumindest eine Datenleitung (11') umfaßt und daß die Datenlei- tung (11') jedem an die Busmasterumschalteinheit (10) anschließbaren Busmaster (1', 2') unter Umgehung des Busumschalters (6) zugeführt ist.6. bus master switching unit according to claim 3, characterized in that the bus (11) comprises at least one data line (11 ') and that the data line (11') each to the bus master switching unit (10) connectable bus master (1 ', 2') below Bypassing the bus switch (6) is supplied.
7. Verfahren zum Betreiben redundanter Busmaster (1', 2') an einem nichtredundanten Bussystem (11), wobei zum Anschalten eines Busmasters (1', 2') aus einer Gruppe von mindestens zwei redundanten Busmastern (1', 2') an das Bussystem (11) eine Busmasterumschalteinheit (10) vorgesehen ist, die 17 zumindest Anschlüsse (1, 2) zum Anschluß jeweils eines Busmasters (1', 2') und zumindest einen Anschluß (3) zum Anschluß des nichtredundanten Bussystems (1) und zumindest einen Busumschalter (6) und an den Bus (11) an- geschlossene Mittel (4, 5) zur Ansteuerung des Busumschalters (6) aufweist, wobei die Mittel (4, 5) durch den Busmaster (1', 2') angesteuert werden und wobei durch den Busumschalter (6) je nach Schaltstellung eine Anschaltung jeweils eines an die Busmasterumschalteinheit (10) angeschlossenen Busmasters (1', 2') an den Bus (11) bewirkt wird.7. Method for operating redundant bus masters (1 ', 2') on a non-redundant bus system (11), whereby to switch on a bus master (1 ', 2') from a group of at least two redundant bus masters (1 ', 2') the bus system (11) is provided a bus master switchover unit (10) which 17 at least connections (1, 2) for connecting a bus master (1 ', 2') and at least one connection (3) for connecting the non-redundant bus system (1) and at least one bus switch (6) and to the bus (11) - Closed means (4, 5) for controlling the bus switch (6), the means (4, 5) being controlled by the bus master (1 ', 2') and by the bus switch (6) depending on the switching position, an interface in each case one bus master (1 ', 2') connected to the bus master switchover unit (10) is brought about on the bus (11).
8. Verfahren nach Anspruch 7, d a d u r c h g e - k e n n z e i c h n e t , daß die Mittel (4, 5) als anwendungsspezifische integrierte Schaltkreise - ASIC - (4, 5) mit einer Mehrzahl von Ein- (43, 45, 53) bzw. Ausgängen (41, 42, 44, 45, 51, 52, 54) ausgebildet sind und daß ein durch einen Busmaster (1', 2') bewirkter Datentransfer auf dem Bus (11) einen periodischen Signalwechsel zumindest eines Ausgangs (44, 53) des jeweiligen anwendungsspezifischen integrierten Schaltkreises (4, 5) bewirkt und daß der Signalwechsel für den anderen Busmaster (2', 1') über zumindest einen Eingang (43, 54) des jeweiligen anwen- dungsspezifischen integrierten Schaltkreises (5, 4) erkannt wird.8. The method according to claim 7, dadurchge - indicates that the means (4, 5) as application-specific integrated circuits - ASIC - (4, 5) with a plurality of inputs (43, 45, 53) or outputs (41, 42, 44, 45, 51, 52, 54) and that a data transfer on the bus (11) effected by a bus master (1 ', 2') causes a periodic signal change of at least one output (44, 53) of the respective application-specific integrated Circuit (4, 5) and that the signal change for the other bus master (2 ', 1') via at least one input (43, 54) of the respective application-specific integrated circuit (5, 4) is recognized.
9. Verfahren nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß ein Datentransfer zwi- sehen einem ersten an die Busmasterumschalteinheit (10) angeschlossenen Busmaster (1') und einem zweiten an die Busmasterumschalteinheit (10) angeschlossenen Busmaster (2') über die Ein- (43, 45, 53) bzw. Ausgänge (41, 42, 44, 45, 51, 52, 54) der anwendungsspezifischen integrierten Schaltkreise (4, 5) erfolgt. 189. The method according to claim 7, characterized in that a data transfer between see a first bus master (1 ') connected to the bus master switching unit (10) and a second bus master (2') connected to the bus master switching unit (10) via the input (43 , 45, 53) or outputs (41, 42, 44, 45, 51, 52, 54) of the application-specific integrated circuits (4, 5). 18th
10.Verfahren nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß ein Datentransfer zwischen einem ersten an die Busmasterumschalteinheit (10) angeschlossenen Busmaster (1') und einem zweiten an die Busmasterumschalteinheit (10) angeschlossenen Busmaster (2') über ein zusätzliches Bussystem (20) erfolgt. 10. The method according to claim 7, characterized in that a data transfer between a first to the bus master switching unit (10) connected bus master (1 ') and a second to the bus master switching unit (10) connected bus master (2') via an additional bus system (20) .
EP99922080A 1998-04-03 1999-03-31 Bus master switch unit Expired - Lifetime EP1066702B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19815097 1998-04-03
DE19815097A DE19815097C2 (en) 1998-04-03 1998-04-03 bus master
PCT/DE1999/000973 WO1999052245A1 (en) 1998-04-03 1999-03-31 Bus master switch unit

Publications (2)

Publication Number Publication Date
EP1066702A1 true EP1066702A1 (en) 2001-01-10
EP1066702B1 EP1066702B1 (en) 2002-03-06

Family

ID=7863570

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99922080A Expired - Lifetime EP1066702B1 (en) 1998-04-03 1999-03-31 Bus master switch unit

Country Status (8)

Country Link
US (1) US6757777B1 (en)
EP (1) EP1066702B1 (en)
JP (1) JP3803250B2 (en)
CN (1) CN1122392C (en)
AT (1) ATE214221T1 (en)
DE (2) DE19815097C2 (en)
ES (1) ES2174609T3 (en)
WO (1) WO1999052245A1 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950893B2 (en) * 2001-03-22 2005-09-27 I-Bus Corporation Hybrid switching architecture
FR2830152B1 (en) * 2001-09-27 2004-08-20 Airbus France DETERMINIST FIELD BUS AND METHOD FOR MANAGING SUCH A BUS
US7047374B2 (en) * 2002-02-25 2006-05-16 Intel Corporation Memory read/write reordering
DE102004012723A1 (en) * 2004-03-16 2005-10-13 Alexander Wiesner Hard disk change-over switch for digital satellite receiver, has plastic housing, and switches IDE interface between receiver and computer for switching disk from receiver to computer when receiver is in stand by mode for data transfer
US7768908B2 (en) * 2004-04-15 2010-08-03 Cameron International Corporation Systems and methods of providing redundant communication to an electronic device
GB2440867B (en) * 2004-04-15 2008-10-08 Cooper Cameron Corp System and methods of providing redundant communication to an electronic device
US20080123522A1 (en) * 2006-07-28 2008-05-29 David Charles Elliott Redundancy coupler for industrial communications networks
EP1895717B1 (en) 2006-08-28 2010-06-30 Continental Automotive GmbH Method and arrangement for transmitting different data streams over a hardware interface bus
DE102006055889B3 (en) * 2006-11-27 2008-05-29 Beckhoff Automation Gmbh Communication system with a master-slave structure
DE102006055887A1 (en) 2006-11-27 2008-05-29 Beckhoff Automation Gmbh Communication system with a master-slave structure
DE102008037610A1 (en) 2008-01-07 2009-07-09 Fachhochschule Rosenheim Device and method for the selective switching of two masters for assigned slaves
CN101621507B (en) * 2008-07-02 2012-06-13 鸿富锦精密工业（深圳）有限公司 Dual net physical isolation circuit
JP5493575B2 (en) * 2009-08-10 2014-05-14 富士通株式会社 Information processing apparatus and information processing apparatus control method
CN101854574A (en) * 2010-04-28 2010-10-06 中兴通讯股份有限公司 Microphone circuit in dual-mode dual-standby mobile terminal and implementation method thereof
EP2466405A1 (en) * 2010-12-15 2012-06-20 Siemens Aktiengesellschaft Control system for an industrial device with optional switching to different central units
DE102011083001B4 (en) 2011-09-20 2019-12-05 Robert Bosch Gmbh Subscriber of a communication network and method for deterministic transmission over a communication medium of the communication network
FR2986881B1 (en) 2012-02-15 2014-08-29 Schneider Electric Ind Sas METHOD FOR ELECTING ACTIVE MASTER EQUIPMENT AMONG TWO REDUNDANT MASTER EQUIPMENT
EP2693700B1 (en) * 2012-07-31 2015-02-25 Siemens Aktiengesellschaft Method for message transmission in a redundant industrial communication network and communication device for a redundant industrial communication network
EP2917836B1 (en) * 2012-11-07 2017-09-20 ABB Schweiz AG Redundancy device unit and method for determining fault in industrial control system, industrial control system and industrial system comprising redundancy device unit
DE102013106474A1 (en) * 2013-06-20 2014-12-24 Pfeiffer Vacuum Gmbh Arrangement with a vacuum device and method for detecting data communicated in a communication line between a vacuum device and a central control device
DE102015208836B4 (en) * 2015-05-12 2017-01-05 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Device, system and method for communication bus control
WO2018068040A1 (en) * 2016-10-07 2018-04-12 Schneider Electric Systems, Usa, Inc. Systems and methods for communication and/or control of scalable, modular network nodes
DE102017208833B4 (en) * 2017-05-24 2018-12-13 Wago Verwaltungsgesellschaft Mbh module unit
DE102017010691B4 (en) * 2017-11-18 2019-05-29 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Secure transmission of data in an automation system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4484270A (en) * 1982-07-07 1984-11-20 Sperry Corporation Centralized hardware control of multisystem access to shared and non-shared subsystems
FR2551897A1 (en) * 1983-09-13 1985-03-15 Westinghouse Electric Corp APPARATUS AND METHOD FOR REALIZING REDUNDANCY IN A PROCESS CONTROL SYSTEM, DISTRIBUTING
DE4000921A1 (en) * 1990-01-15 1991-07-18 Mtc Mikrotec Gmbh Switchable interface connecting master and slave stations to network - mode control allows routing options between master station outstation and communications network
US5313386A (en) * 1992-06-11 1994-05-17 Allen-Bradley Company, Inc. Programmable controller with backup capability

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9952245A1 *

Also Published As

Publication number Publication date
JP3803250B2 (en) 2006-08-02
DE19815097A1 (en) 1999-10-07
JP2002510937A (en) 2002-04-09
DE19815097C2 (en) 2002-03-14
CN1286856A (en) 2001-03-07
DE59900933D1 (en) 2002-04-11
EP1066702B1 (en) 2002-03-06
ATE214221T1 (en) 2002-03-15
CN1122392C (en) 2003-09-24
ES2174609T3 (en) 2002-11-01
US6757777B1 (en) 2004-06-29
WO1999052245A1 (en) 1999-10-14

Similar Documents

Publication Publication Date Title
EP1066702B1 (en) Bus master switch unit
DE102010049534B4 (en) Coupling units, system with a coupling unit and method for use in a system with a coupling unit
EP2169882B1 (en) Ship rudder control with a CAN bus
DE2840246A1 (en) REMOTE COMMUNICATION SYSTEM
DE2362344A1 (en) DATA TRANSFER SYSTEM
DE19541637A1 (en) Multiplex communication system
DE102005016596A1 (en) Subscriber, master unit, communication system and method of operating the same
EP1622039B1 (en) Method and apparatus for assigning addresses to users of a bus system
DE4416795C2 (en) Redundantly configurable transmission system for data exchange and method for its operation
DE102016000126A1 (en) Serial bus system with coupling modules
EP0920154A2 (en) Method and circuit for selective and digital and serial transmission
EP1881652B1 (en) Field bus system being composed of nodes with integrated bus monitoring unit
DE2242279C3 (en) Circuit arrangement for determining errors in a memory unit of a program-controlled data exchange system
EP1543652A1 (en) Communication system with users and diagnostic units
DE102015208836B4 (en) Device, system and method for communication bus control
DE3806262C1 (en) Circuit arrangement for monitoring the state of switching points in a digital space-division switching network
DE19752031C2 (en) Method and circuit arrangement for the selective digital transmission of bit sequences
WO1997022057A1 (en) Method of setting addresses in bus systems with parallel circuitry, and device for carrying out this method
DE102020112955B4 (en) Modular device, automation system and process automation process
DE2365871C3 (en) Data transmission system
EP0392245B1 (en) Automatic addressing of monitoring and/or control processing units comprised in a digital information transmission system
DE29809721U1 (en) Arrangement for the control and regulation of technical processes
EP0392246B1 (en) Monitoring and control system for digital information transmission systems with master and substitution master
DE3315269C2 (en) Circuit arrangement for increasing operational safety when exchanging information between control devices of telecommunications, in particular telephone switching systems
DE19513315C2 (en) Segmentable Ethernet bus system

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000503

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT CH DE ES FR GB LI

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20010510

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT CH DE ES FR GB LI

REF Corresponds to:

Ref document number: 214221

Country of ref document: AT

Date of ref document: 20020315

Kind code of ref document: T

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: SIEMENS SCHWEIZ AG

Ref country code: CH

Ref legal event code: EP

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20020306

REF Corresponds to:

Ref document number: 59900933

Country of ref document: DE

Date of ref document: 20020411

ET Fr: translation filed
REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2174609

Country of ref document: ES

Kind code of ref document: T3

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20021209

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20080416

Year of fee payment: 10

Ref country code: CH

Payment date: 20080612

Year of fee payment: 10

REG Reference to a national code

Ref country code: CH

Ref legal event code: PCAR

Free format text: SIEMENS SCHWEIZ AG;INTELLECTUAL PROPERTY FREILAGERSTRASSE 40;8047 ZUERICH (CH)

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20090213

Year of fee payment: 11

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090331

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090331

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20090401

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090401

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20111001

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 18

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20160310

Year of fee payment: 18

Ref country code: FR

Payment date: 20160311

Year of fee payment: 18

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20160520

Year of fee payment: 18

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 59900933

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20170331

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20171130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20171003