Die
Erfindung betrifft eine Vorrichtung zur wahlweisen Umschaltung von
mindestens zwei Mastern für mindestens einen zugeordneten
Slave. Die Erfindung betrifft insbesondere eine Vorrichtung zur
wahlweisen Umschaltung von mindestens zwei Mastern für
mindestens einen zugeordneten Slave, wobei jeweils einer der mindestens
zwei Master und die Slaves durch mindestens eine logische Ringschaltung über
ein Bussystem verbunden sind, wobei ein Umschalter vorgesehen ist,
der wahlweise den jeweils sich aktiv in der Ringschaltung befindlichen
Master gegen einen anderen der mindestens zwei Master in der Ringschaltung
austauscht.The
The invention relates to a device for the selective switching of
at least two masters for at least one assigned
Slave. The invention particularly relates to a device for
optional switching of at least two masters for
at least one associated slave, each one of at least
two master and the slaves by at least one logical ring circuit via
a bus system are connected, wherein a switch is provided,
which optionally each located actively in the ring circuit
Master against another of at least two masters in the ring circuit
exchanges.
Die
Erfindung betrifft auch ein Verfahren zur wahlweisen Umschaltung
von mindestens zwei Mastern für mindestens einen zugeordneten
Slave. Die Erfindung betrifft insbesondere ein Verfahren zur wahlweisen Umschaltung
von mindestens zwei Mastern für mindestens einen zugeordneten
Slave, wobei jeweils einer der mindestens zwei Master und die Slaves
durch mindestens eine logische Ringschaltung über ein Bussystem verbunden
sind, wobei ein Umschalter vorgesehen ist, der wahlweise den jeweils
sich aktiv in der Ringschaltung befindlichen Master gegen einen
anderen der mindestens zwei Master in der Ringschaltung austauscht.The
The invention also relates to a method of selective switching
of at least two masters for at least one associated
Slave. In particular, the invention relates to a method for selectively switching
of at least two masters for at least one associated
Slave, each one of the at least two masters and the slaves
connected by at least one logical ring circuit via a bus system
are, with a switch is provided, which optionally the respective
actively in the ring circuit master against a
other exchanges the at least two master in the ring circuit.
Das
SERCOS (SErial Real Time COmmunication System) Interface ist eine
weltweit nach IEC 61491 und EN 61491 genormte
digitale Schnittstelle zur Kommunikation zwischen Steuerungen, Antrieben
und anderen dezentralen Peripheriegeräten. Hiermit lassen
sich numerisch gesteuerte Hochleistungsantriebsapplikationen im
Maschinenbau realisieren. Dabei ist der SERCOS Umschalter eine Netzwerkkomponente
für das SERCOS Interface. Das SERCOS Interface ist ein
ringförmiger Feldbus für elektrische Antriebe.
Dabei kommunizieren eine Mastersteuerung, auch kurz Master genannt,
und mehrere Slaves über eine Leitung, beispielsweise über
eine optische Leitung (SERCOS I, II) oder eine Kupferleitung (SERCOS
III) miteinander. Die Slaves stellen die Busankopplung für
die Antriebe von Unterstationen dar. Um eine ringförmige
Struktur aufbauen zu können, verfügt der Master
und jeder Slave über mindestens einen Sender und einen
Empfänger.The SERCOS (Real Real Time Communication System) interface is a world wide after IEC 61491 and EN 61491 Standardized digital interface for communication between controllers, drives and other distributed peripherals. With this, numerically controlled high-performance drive applications in mechanical engineering can be realized. The SERCOS switch is a network component for the SERCOS interface. The SERCOS interface is a ring-shaped fieldbus for electric drives. In this case, a master control, also called master for short, and several slaves communicate via a line, for example via an optical line (SERCOS I, II) or a copper line (SERCOS III). The slaves represent the bus connection for the drives of substations. In order to be able to establish a ring-shaped structure, the master and each slave have at least one transmitter and one receiver.
Das
SERCOS Interface spezifiziert eine streng hierarchische Kommunikation
mit den Daten in Form von Datenblöcken, den sogenannten
Telegrammen, die in zeitlich konstanten Zyklen (Zyklusphase, cycle
Phase, CP) zwischen dem Master und den mehreren Slaves ausgetauscht
werden. Dabei sei die zeitliche Länge einer einzelnen der
konstanten Zyklusphasen mit TC abgekürzt.
Die Zykluszeit TC wird bei der Initialisierung des
Masters gewählt und bleibt üblicherweise so lange
erhalten wie dieser Master aktiv in der Ringschaltung ist. Der Master
sendet mit einem unabhängigen Sendeschrittakt entweder
Telegramme oder speist Füllzeichen in den Ring ein. Die
Slaves reichen entweder ihre Eingangssignale an die nächsten
Teilnehmer in der Ringschaltung weiter oder sie senden ihr eigenes
Telegramm. Der Master reicht sein Eingangssignal nicht weiter. Jedes
Telegramm beginnt und endet mit einer Telegrammbegrenzung.The SERCOS interface specifies a strictly hierarchical communication with the data in the form of data blocks, the so-called telegrams, which are exchanged in time-constant cycles (cycle phase, cycle phase, CP) between the master and the several slaves. Let the time length of a single one of the constant cycle phases be abbreviated to T C. The cycle time T C is selected during the initialization of the master and usually remains as long as this master is active in the ring circuit. The master sends either telegrams or feeds fill characters into the ring with an independent send step. The slaves either pass on their input signals to the next participants in the ring circuit or they send their own telegram. The master does not pass on its input signal. Each telegram starts and ends with a telegram limit.
Der
Kommunikationszyklus des SERCOS Interface ist in fünf Phasen
unterteilt: CP0, CP1, CP2, CP3 und CP4. Jeder Zyklus wird durch
ein Master-Synchronisationstelegramm (MST) gestartet, das zur Vorgabe der
Kommunikationsphase und der Zeitreferenz dient. Durch die Ringstruktur
des Systems erhalten alle angeschlossenen Knoten dieses Telegramm
nacheinander. Damit erreicht SERCOS zwar Synchronität,
aber keine Gleichzeitigkeit, da es einen zeitlichen Versatz zwischen
den Teilnehmern der Ringschaltung gibt. An das Master-Synchronisationstelegramm
schließen sich die Antriebstelegramme an, die von den einzelnen
Slaves gesendet werden. Nachdem beim Master alle Antriebstelegramme
vorliegen, sendet dieser an alle Slaves ein Master-Datentelegramm.
Exakt nach Ablauf der Zykluszeit TC startet
der Master den nächsten Zyklus mit dem Master-Synchronisationstelegramm.
Somit kennt das SERCOS Interface die folgenden Synchronisationsarten:
Bitsynchronitat, Synchronisation der Kommunikation und die Synchronisation
der Datenverarbeitung in den Slaves.The communication cycle of the SERCOS interface is divided into five phases: CP0, CP1, CP2, CP3 and CP4. Each cycle is started by a Master Synchronization Telegram (MST), which is used to specify the communication phase and the time reference. Due to the ring structure of the system, all connected nodes receive this telegram one after the other. Thus, SERCOS achieves synchrony, but no simultaneity, since there is a time offset between the participants of the ring circuit. The drive telegrams sent by the individual slaves are connected to the master synchronization telegram. After all drive telegrams have been sent to the master, this sends a master data telegram to all slaves. Exactly after the cycle time T C has elapsed, the master starts the next cycle with the master synchronization telegram. Thus, the SERCOS interface knows the following types of synchronization: bit synchronization, synchronization of the communication and the synchronization of the data processing in the slaves.
Für
Testzwecke und bei der Inbetriebnahme von Antrieben und Steuerungen
ist es oft notwendig, einen weiteren Master anzuschließen.
Um die Slaves mit einem anderen Master zu betreiben, ist es erforderlich, die
Verbindung zwischen dem alten Master und dem ersten und gegebenenfalls
dem letzten Slave aufzutrennen, und eine Verbindung mit dem neuen
Master herzustellen. Dazu werden die Slaves in einen definierten Zustand
beziehungsweise in eine definierte Phase gebracht, genauer, in die
Kommunikationsphase CP0, und die Antriebe der Slaves werden heruntergefahren.
Anschließend können die Slaves vom neuen Master
wieder initialisiert werden. Wenn dies von Hand durch Umstecken
der faseroptischen Kabel erfolgt, sind Beschädigungen an
Kabeln und Geräten sowie undefinierte Zustände
der Slaves nicht zu vermeiden.For
Test purposes and commissioning of drives and controls
It is often necessary to connect another master.
To operate the slaves with a different master, it is necessary to use the
Connection between the old master and the first and if necessary
to split the last slave, and connect to the new one
Master. For this, the slaves are in a defined state
or brought into a defined phase, more precisely, in the
Communication phase CP0, and the drives of the slaves are shut down.
Afterwards the slaves can be replaced by the new master
be reinitialized. If this by hand by repositioning
the fiber optic cable is damaged
Cables and devices as well as undefined states
The slaves can not be avoided.
Um
das oben genannte Problem zu lösen, ist es Stand der Technik,
opto-mechanische Umschaltungen zu verwenden. Hierfür sind
am Markt Lösungen erhältlich, beispielsweise der
Optical A/B Switch OS 3121 der Firma LuxLink gemäß http://www.luxlink.com/products/os-3121.htm sowie
der Quick Switch 4184 Fiber Optic der Firma Electro Standards Labarotories
gemäß http://www.electrostandards.com/switches-fiberoptic.htm .In order to solve the above problem, it is state of the art to use opto-mechanical switching. For this purpose, solutions are available on the market, for example the Optical A / B Switch OS 3121 according to the company LuxLink http://www.luxlink.com/products/os-3121.htm and the 4184 Fiber Optic Quick Switch from Electro Standards Labarotories http://www.electrostandards.com/switches-fiberoptic.htm ,
In
der deutschen Patentanmeldung DE 198 15 097 A1 ist eine Busmasterumschalteinheit
für ein grundsätzlich nichtredundantes Bussystem
offenbart, an dem jeweils ein Busmaster aus einer Gruppe redundanter
Busmaster betrieben wird. Die Umschalteinheit wird selbst am umzuschaltenden
Bus betrieben, so dass folglich keine Sondersignale zum Umschalten
der Busmaster erforderlich sind. Der jeweils aktive Master und die
Antriebe werden nicht in einer Ringschaltung betrieben sondern über
eine Linientopologie des Profibusses (Bussystem).In the German patent application DE 198 15 097 A1 discloses a Busmasterumschalteinheit for a fundamentally non-redundant bus system, on each of which a bus master is operated from a group of redundant bus master. The switching unit is operated even on the bus to be switched, so that consequently no special signals for switching the bus master are required. The respective active master and the drives are not operated in a ring circuit but via a line topology of the Profibus (bus system).
Eine
an das SERCOS Interface angepasste Umschaltung inklusive Stecker,
Protokoll, etc., ist so auf dem Markt nicht erhältlich.
Die verfügbaren Geräte aus dem Stand der Technik
unterstützen zum einen nicht das SERCOS-Protokoll bezüglich
der Schnittstellen. Zum anderen sind bei der opto-mechanischen Lösung (SERCOS
I, SERCOS II) Datenverluste und Fehler bei der Umschaltung im Betrieb
unvermeidlich.A
Switching adapted to the SERCOS interface including plug,
Protocol, etc., is not available in the market.
The available devices from the prior art
For one thing, they do not support the SERCOS protocol
the interfaces. On the other hand, the opto-mechanical solution (SERCOS
I, SERCOS II) Data losses and errors in the changeover during operation
inevitable.
SERCOS
III ist die dritte Generation der SERCOS Interface Reihe und kombiniert
die Vorteile von SERCOS I und II, hochgenaue Synchronisierung digitaler
Antriebe in Echtzeit vorwiegend innerhalb von lokalen Netzwerken,
mit den Vorteilen der Ethernet-Physik und des Ethernet-Protokolls,
schnellem Datenaustausch auch über weite Entfernungen und
mehr Flexibilisierung.SERCOS
III is the third generation of the SERCOS Interface series and combined
the advantages of SERCOS I and II, high-precision synchronization of digital
Real-time drives primarily within local area networks,
with the advantages of Ethernet physics and the Ethernet protocol,
fast data exchange even over long distances and
more flexibility.
Der
Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung zu
schaffen, die eine Umschaltung innerhalb mindestens einer logischen
Ringschaltung zwischen mindestens zwei Mastern ermöglicht
und für alle Generationen von SERCOS geeignet ist.Of the
Invention is therefore based on the object to a device
create a switch within at least one logical
Ring switching between at least two masters allows
and is suitable for all generations of SERCOS.
Diese
Aufgabe wird durch eine Vorrichtung gelöst, die die Merkmale
des Anspruchs 1 umfasst. Weitere Vorteile ergeben sich aus den zugehörigen
Unteransprüchen und der Beschreibung.These
Task is solved by a device that has the features
of claim 1. Further advantages result from the associated
Subclaims and the description.
Eine
weitere Aufgabe der vorliegenden Erfindung ist, ein Verfahren zu
schaffen, das fehlerfrei im Betrieb innerhalb mindestens einer logischen
Ringschaltung zwischen mindestens zwei Mastern umschaltet und für
alle Generationen von SERCOS eingesetzt werden kann.A
Another object of the present invention is to provide a method
create that error-free operation within at least one logical
Ring switching between at least two masters switches and for
all generations of SERCOS can be used.
Diese
Aufgabe wird durch ein Verfahren gelöst, das die Merkmale
des Anspruchs 10 umfasst. Weitere Vorteile ergeben sich aus den
zugehörigen Unteransprüchen und der Beschreibung.These
Task is solved by a method that has the characteristics
of claim 10. Further advantages result from the
associated subclaims and the description.
Bei
der Vorrichtung gemäß der vorliegenden Erfindung
zur wahlweisen Umschaltung ist ein Master mit mindestens einem zugeordneten
Slave durch mindestens eine logische Ringschaltung über
ein Bussystem verbunden. Beispielsweise wird bei SERCOS I und II
eine physikalische und gleichzeitig auch logische Ringschaltung über
optische Leitungen (bspw. Lichtwellenleiter) aufgebaut. Dahingegen
kann bei SERCOS III über das Ethernet sowohl eine physikalische
Linientopologie oder eine Ringtopologie gegeben sein, beispielsweise über
Kupferleitungen. Diese physikalische Linien- oder Ringtopologie
bei einer SERCOS III Anwendung kann aufgrund der Duplexeigenschaften
des Ethernets, also der bidirektionalen Signalweiterleitung, als
einfache bzw. doppelte logische Ringschaltung im Sinne der SERCOS-Technologie
verwendet werden, wie in den noch folgenden Beschreibung für
die 14 bis 20 ausführlich
erläutert wird.In the device according to the present invention for selectively switching a master is connected to at least one associated slave by at least one logical ring circuit via a bus system. For example, in SERCOS I and II, a physical and at the same time logical ring circuit is established via optical lines (eg optical waveguides). On the other hand, with SERCOS III, there can be both a physical line topology or a ring topology over the Ethernet, for example via copper lines. This physical line or ring topology in a SERCOS III application can be used as a simple or double logical ring circuit in terms of the SERCOS technology due to the duplexing properties of the Ethernet, so the bidirectional signal forwarding, as in the following description for the 14 to 20 is explained in detail.
Es
ist ein Umschalter vorgesehen, der wahlweise den jeweils sich aktiv
in der Ringschaltung befindlichen Master gegen einen anderen Master
in der Ringschaltung austauscht. Der Umschalter ist dabei als Digitalschaltung
realisiert. Bei der erfindungsgemäßen Vorrichtung
ist also die Signalweiterleitung derart aufgebaut, dass ein abwechselnder
Betrieb der Slaves mit zwei Mastern möglich ist.It
is a switch provided, which optionally each active
in the ring circuit master against another master
exchanged in the ring circuit. The switch is as a digital circuit
realized. In the device according to the invention
Thus, the signal forwarding is constructed such that an alternating
Operation of slaves with two masters is possible.
Der
Umschalter der erfindungsgemäßen Vorrichtung umfasst
diverse Empfänger und Sender aus dem Stand der Technik,
wie in der Beschreibung zu den 1, 4 und 5 detailliert
beschrieben, so dass der Umschalter mit jedem Master und mit jedem
Slave in Ringschaltung schaltbar ist.The switch of the device according to the invention comprises various receivers and transmitters from the prior art, as in the description of the 1 . 4 and 5 described in detail, so that the switch with each master and each slave is connected in a ring circuit.
Um
die Signale der diversen Sender an die diversen Empfänger
geordnet verbinden zu können, damit also beim Umschalten
von dem einen auf den anderen Master keine Störungen des
Busprotokolls und damit Fehlermeldungen entstehen, wird eine Digitalschaltung
mit einem Multiplexer M4_1 und einem Demultiplexer D1_4 aus dem
Stand der Technik eingesetzt, verbunden mit einem funktionalen Block,
der mit dem Multiplexer und dem Demultiplexer über die
Ringschaltung auf dem Bussystem kommuniziert (siehe 10 und 13). Der
Multiplexer, der Demultiplexer und der funktionale Block sind in
dem Umschalter der erfindungsgemäßen Vorrichtung
integriert und mit dem jeweils aktiven Master und den Slaves in
der Ringschaltung verbunden.In order to connect the signals of the various transmitters to the various receivers ordered, so that when switching from one to the other master no interference of the bus protocol and thus error messages, a digital circuit with a multiplexer M4_1 and a demultiplexer D1_4 from the prior Technology used, connected to a functional block that communicates with the multiplexer and the demultiplexer via the ring circuit on the bus system (see 10 and 13 ). The multiplexer, the demultiplexer and the functional block are in the switch of the invention Device integrated and connected to the respective active master and the slaves in the ring circuit.
Mittels
des funktionalen Blocks ist eine Zusatzfunktion „Flying
Master" implementiert, durch die der Umschalter während
des Wechsels zwischen den zwei Mastern den Zeitschlitz des Synchronisationstelegramms
des zuletzt aktiven Masters übernimmt und während
des Wechsels die Daten des zuletzt aktiven Masters blockiert und
sein eigenes Synchronisationstelegramm an die Slaves weiterleitet.
Nach dem Wechsel werden die Daten des nun aktiven Masters weitergeleitet.through
of the functional block is an additional function "Flying
Master "implemented by the switch during
of the change between the two masters the time slot of the synchronization telegram
of the last active master and during
of the change blocks the data of the last active master and
sends its own synchronization telegram to the slaves.
After the change, the data of the now active master is forwarded.
Durch
das Synchronisationstelegramm des Umschalters wird also der Wechsel
in die Kommunikationsphase CP0 und damit das Herunterfahren der
Slaves ausgelöst. Dazu muss zuerst der zeitliche Abstand zwischen
den Master-Synchronisationstelegrammen des zuletzt aktiven Masters
bestimmt werden, was den Zuständen Detect_MST_x entspricht. „x"
identifiziert dabei den jeweiligen Master, „1" steht beispielsweise
für den ersten Master, „2" steht für
den zweiten Master. Der Umschalter ist beispielsweise im Zustand Detect_MST_1,
wenn der zuletzt aktive Master der erste Master. In diesem Zustand
werden die Signale des zuletzt aktiven Masters unverfälscht
an die Slaves weitergeleitet. Ist der Zeitschlitz des Master-Synchronisationstelegramms
(MST) bezüglich des zuletzt aktiven Masters bestimmt, also
der Zustand Detect_MST_x beendet, beginnt der Flying Master des
Umschalters das „falsche" Master-Synchronisationstelegramm
zu senden, was den Zuständen Send_MST_x entspricht, mit „x"
wie oben beschrieben. Bezüglich des oben genannten Beispiels
befindet sich das System dann im Zustand Send_MST_1. Dabei wird
das Signal des zuletzt aktiven Masters blockiert und das Signal
des Flying Masters des Umschalters weitergeleitet. Der Zeitschlitz
des MSTs des Flying Masters entspricht dem des zuletzt aktiven Masters.
Nach einigen Kommunikationszyklen stoppt der Flying Master, das
Master-Synchronisationstelegramm zu erzeugen, und die Signale des
neuen Masters werden weitergeleitet, was den Zuständen
Route_Master_x entspricht. Bezüglich des oben genannten
Beispiels befindet sich das System dann im Zustand Rou te_Master_2,
wobei der zweite Master den ersten Master in der Ringschaltung nun
abgelöst hat.By
the synchronization telegram of the changeover switch becomes the change
in the communication phase CP0 and thus the shutdown of the
Slaves triggered. First, the time interval between
the master synchronization telegrams of the last active master
to be determined, which corresponds to the states Detect_MST_x. "X"
identifies the respective master, "1" stands, for example
for the first master, "2" stands for
the second master. The switch is for example in the state Detect_MST_1,
if the last active master is the first master. In this condition
the signals of the last active master are not corrupted
forwarded to the slaves. Is the time slot of the master synchronization telegram
(MST) with respect to the last active master, ie
the state Detect_MST_x ends, the Flying Master of the
Switch the "wrong" master synchronization telegram
which corresponds to the states Send_MST_x, with "x"
as described above. Regarding the above example
the system is then in the state Send_MST_1. It will
the signal of the last active master blocks and the signal
forwarded to the Flying Masters of the switch. The time slot
The MST of the Flying Master corresponds to the last active Master.
After a few communication cycles, the Flying Master stops
Master synchronization telegram to generate, and the signals of the
new masters are forwarded, reflecting the states
Route_Master_x matches. Regarding the above
For example, if the system is in state Rou te_Master_2,
where the second master is the first master in the ring circuit now
has replaced.
Die
Erfindung offenbart auch ein Verfahren zur wahlweisen Umschaltung
von mindestens zwei Mastern für mindestens einen zugeordneten
Slave, wobei jeweils einer der mindestens zwei Master und die Slaves durch
mindestens eine logische Ringschaltung über ein Bussystem
verbunden sind. Es ist zusätzlich ein Umschalter vorgesehen,
der wahlweise den jeweils sich aktiv in der Ringschaltung befindlichen
Master gegen einen anderen Master in der Ringschaltung austauscht,
vorzugsweise mit einem funktionalen Block wie oben erwähnt.
Der Umschalter ist als Digitalschaltung realisiert. Die Verfahrensschritte
werden in den nachfolgenden Figuren detailliert beschrieben.The
Invention also discloses a method of selective switching
of at least two masters for at least one associated
Slave, whereby in each case one of the at least two masters and the Slaves by
at least one logical ring circuit via a bus system
are connected. In addition, a switch is provided,
which optionally each located actively in the ring circuit
Master exchanges with another master in the ring circuit,
preferably with a functional block as mentioned above.
The switch is realized as a digital circuit. The process steps
are described in detail in the following figures.
Für
SERCOS III bzw. Ethernet geeignete Ausführungsformen der
Erfindung erfolgt die Signalweiterleitung bidirektional statt monodirektional.
Entsprechend sind die Sender bzw. Empfänger als Duplex-Anschlüsse
ausgestaltet, so dass die Sender bzw. Empfänger zugleich
auch Empfänger bzw. Sender sind.For
SERCOS III or Ethernet suitable embodiments of
Invention, the signal transmission is bidirectional instead of monodirectional.
Accordingly, the transmitters or receivers are duplex connections
designed so that the transmitter or receiver at the same time
are also receivers or transmitters.
Die
erfindungsgemäße Vorrichtung und das erfindungsgemäße
Verfahren werden nachfolgend anhand der schematischen Zeichnungen
genauer erläutert. Gleiche Bauteile weisen dabei grundsätzlich
gleiche, ganzzahlige Bezugszeichen auf und werden teilweise nicht
mehrfach erläutert (siehe Bezugszeichenliste). Zusätzlich
und ergänzend werden auch die für die SERCOS Netzwerk-Technologie
gebräuchlichen alphanumerischen Abkürzungen verwendet
(siehe Abschnitt „Abkürzungen"). Pfeile in den
Figuren kennzeichnen sowohl Leitungen als auch Signale, die über
die entsprechenden Leitungen gesendet werden.The
Inventive device and the invention
Methods will be described below with reference to the schematic drawings
explained in more detail. The same components have basically
same, integer reference numerals and will not partially
explained several times (see list of reference numerals). additionally
and in addition, those for the SERCOS network technology
used in common alphanumeric abbreviations
(see section "Abbreviations") Arrows in the
Figures indicate both lines and signals passing over
the corresponding lines are sent.
Die
Figuren zeigen im Einzelnen:The
Figures show in detail:
1:
eine schematische Darstellung des Aufbaus des optischen Feldbusses
in einer Ringschaltung gemäß dem Stand der Technik; 1 a schematic representation of the structure of the optical field bus in a ring circuit according to the prior art;
2:
eine schematische Darstellung des Kommunikationszyklus des SERCOS
Interface mit seinen fünf Phasen gemäß dem
Stand der Technik; 2 : a schematic representation of the communication cycle of the SERCOS interface with its five phases according to the prior art;
3:
ein Diagramm über den zeitlichen Ablauf eines SERCOS Kommunikationszyklus
nach dem Stand der Technik mit beliebiger Kommunikationsphase, betrachtet
am Sender des letzten Slaves; 3 FIG. 2 is a diagram of the timing of a prior art SERCOS communication cycle with arbitrary communication phase, viewed at the transmitter of the last slave; FIG.
4:
eine schematische Darstellung einer Ringschaltung mit zwei Mastern
gemäß dem Stand der Technik; 4 a schematic representation of a ring circuit with two masters according to the prior art;
5:
eine schematische Darstellung einer Ausführungsform der
erfindungsgemäßen Vorrichtung für eine
Ringschaltung mit zwei Mastern und einem Umschalter; 5 : a schematic representation of an embodiment of the device according to the invention for a ring circuit with two masters and a switch;
6:
eine schematische Darstellung einer opto-mechanischen Umschaltung
gemäß dem Stand der Technik in einer Einstellung; 6 a schematic representation of an opto-mechanical switching according to the prior art in a setting;
7:
eine schematische Darstellung einer opto-mechanischen Umschaltung
gemäß dem Stand der Technik in einer anderen Einstellung
als 6; 7 : A schematic representation of an opto-mechanical switching according to the prior art in a setting other than 6 ;
8:
ein Diagramm über den zeitlichen Ablauf eines SERCOS Kommunikationszyklus
mit beliebiger Kommunikationsphase CPx im Kommunikationszyklus n
und der Kommunikationsphase CP0 ab dem Kommunikationszyklus n +
1, betrachtet am Sender des letzten Slaves für den Umschalter
der erfindungsgemäßen Vorrichtung; 8th : a diagram of the timing of a SERCOS communication cycle with any communication phase CPx in the communication cycle n and the communication phase CP0 from the communication cycle n + 1, considered at the transmitter of the last slave for the switch of the device according to the invention;
9:
ein Zustandsdiagramm mit Zuständen und Signalen für
eine einfache Umschaltung; 9 a state diagram with states and signals for easy switching;
10:
ein digitales Prinzipschaltbild für eine Ausführungsform
des Umschalters der erfindungsgemäßen Vorrichtung
mit einem Multiplexer und einem Demultiplexer für eine
einfache Umschaltung; 10 FIG. 2 shows a digital block diagram for an embodiment of the switch of the device according to the invention with a multiplexer and a demultiplexer for a simple switchover;
11:
ein Zustandsdiagramm zum Ablauf der Umschaltung zwischen zwei Mastern
mit dem Umschalter der erfindungsgemäßen Vorrichtung
für eine sichere Umschaltung; 11 a state diagram for the sequence of switching between two masters with the switch of the device according to the invention for a safe switching;
12:
ein Diagramm über den zeitlichen Ablauf eines Umschaltvorgangs
mit beliebiger Kommunikationsphase CPx im Kommunikationszyklus n
und der Kommunikationsphase CP0 ab dem Kommunikationszyklus n +
3, betrachtet am Sender des letzten Slaves für den Umschalter
der erfindungsgemäßen Vorrichtung für
eine sichere Umschaltung; 12 : a diagram of the timing of a switching operation with any communication phase CPx in the communication cycle n and the communication phase CP0 from the communication cycle n + 3, considered at the transmitter of the last slave for the switch of the inventive device for a secure switching;
13:
ein digitales Prinzipschaltbild für eine bevorzugte Ausführungsform
des Umschalters der erfindungsgemäßen Vorrichtung
mit einem Multiplexer, einem Demultiplexer und einem funktionalen
Block für die sichere Umschaltung; 13 FIG. 2 is a digital block diagram of a preferred embodiment of the switch of the device according to the invention, comprising a multiplexer, a demultiplexer and a functional block for safe switching;
14:
eine schematische Anschlusssicht einer einfachen SERCOS III und
Ethernetgeeigneten Ausführungsform der erfindungsgemäßen
Vorrichtung, wobei der Umschalter je einen Duplex-Anschluss zu je
einem Master und je einen Duplex-Anschluss zu dem ersten Slave aufweist; 14 FIG. 2: a schematic connection view of a simple SERCOS III and Ethernet-suitable embodiment of the device according to the invention, the change-over switch each having one duplex connection to one master each and one duplex connection to the first slave;
15:
eine schematische Übertragungskanalsicht der Schaltung
nach 14, wobei der erste Master aktiv ist; 15 a schematic transmission channel view of the circuit according to 14 where the first master is active;
16:
eine schematische Übertragungskanalsicht der Schaltung
nach 14, wobei der zweite Master aktiv ist; 16 a schematic transmission channel view of the circuit according to 14 where the second master is active;
17:
eine schematische Anschlusssicht einer bevorzugten SERCOS III und
Ethernetgeeigneten Ausführungsform der erfindungsgemäßen
Vorrichtung, wobei der Umschalter je zwei Duplex-Anschlüsse
zu je einem Master und je zwei Duplex-Anschlüsse zu den
Slaves aufweist; 17 FIG. 2: a schematic connection view of a preferred SERCOS III and Ethernet-suitable embodiment of the device according to the invention, wherein the change-over switch has two duplex connections to one master each and two duplex connections to the slaves;
18:
eine schematische Übertragungskanalsicht der Schaltung
nach 17, wobei der erste Master aktiv ist; 18 a schematic transmission channel view of the circuit according to 17 where the first master is active;
19:
eine schematische Übertragungskanalsicht der Schaltung
nach 17, wobei der zweite Master aktiv ist; und 19 a schematic transmission channel view of the circuit according to 17 where the second master is active; and
20:
ein Zustandsdiagramm zum Ablauf der Umschaltung zwischen zwei Mastern
mit dem Umschalter der einfachen bzw. bevorzugten SERCOS III und
Ethernetgeeigneten Ausführungsform der erfindungsgemäßen
Vorrichtung für eine sichere Umschaltung. 20 : A state diagram for the sequence of switching between two masters with the switch of the simple or preferred SERCOS III and Ethernet suitable embodiment of the device according to the invention for a safe switching.
1 zeigt
eine schematische Darstellung des Aufbaus des Bussystems 5 in
einer Ringschaltung 1 gemäß dem Stand
der Technik. Es ist nur ein Master 2 und kein Umschalter 4 vorgesehen.
Der Master 2 verfügt über einen optischen
Sender 22 und einen optischen Empfänger 21.
Jeder Slave 3j , j = 1, ..., n,
verfügt über einen optischen Sender 32j und einen optischen Empfänger 31j . Der Sender 22 des Masters 2 sendet
Signale an den Empfänger 311 des
ersten Slave 31 . Der Sender 321 des ersten Slave 31 sendet
Signale an den Empfänger 312 des
zweiten Slave 32 , der Sender 322 des zweiten Slave 32 sendet
Signale an den Empfänger 313 des
dritten Slave 33 , usw., ..., der
Sender 32n-1 des vorletzten Slave 3n-1 , sendet Signale an den Empfänger 31n des letzten Slave 3n .
Die Ringschaltung 1 wird geschlossen, indem der Sender 32n des letzten Slave 3n .
Signale an den Empfänger 21 des Masters 2 sendet. 1 shows a schematic representation of the structure of the bus system 5 in a ring circuit 1 according to the prior art. It's just a master 2 and no switch 4 intended. The master 2 has an optical transmitter 22 and an optical receiver 21 , Every slave 3 y , j = 1, ..., n, has an optical transmitter 32 years and an optical receiver 31 j , The transmitter 22 of the master 2 sends signals to the receiver 31 1 of the first slave 3 1 , The transmitter 32 1 of the first slave 3 1 sends signals to the receiver 31 2 of the second slave 3 2 , the transmitter 32 2 of the second slave 3 2 sends signals to the receiver 31 3 of the third slave 3 3 , etc., ..., the transmitter 32 n-1 of the penultimate slave 3 n-1 , sends signals to the receiver 31 n of the last slave 3 n , The ring circuit 1 is closed by the transmitter 32 n of the last slave 3 n , Signals to the receiver 21 of the master 2 sends.
Mit
den Begriffen „erster Slave" und „letzter Slave"
ist gemeint, dass der erste Slave als erster Slave dem Master folgt
und der Master auf den letzten Slave in der Ringschaltung 1 folgt.By the terms "first slave" and "last slave" is meant that the first slave as the first slave follows the master and the master to the last slave in the ring circuit 1 follows.
2 zeigt
eine schematische Darstellung des Kommunikationszyklus des SERCOS
II Interface mit seinen fünf Phasen CP0, CP1, CP2, CP3
und CP4 (CPx, x = 0, 1 ..., 4) gemäß dem Stand
der Technik. In den Kommunikationsphasen CP0 bis CP3 wird die Kommunikation
initialisiert. In der Kommunikationsphase CP4 findet dann die zyklische
Kommunikation statt. Normalerweise kann von einer Kommunikationsphase
CPx nur in die nächste höhere Kommunikationsphase
CPx + 1 gewechselt werden, mit x zwischen 0 und 3, dargestellt durch
die Initialisierungs-Kommunikationspfade 60. CP0 stellt
dabei eine Ausnahme dar, denn in die Phase CP0 kann von jeder anderen
Kommunikationsphase CP1, CP2, CP3 oder CP4 gewechselt werden, dargestellt durch
die Failsafe-Kommunikationspfade 62. CP0 kann daher als
Failsafe-Zustand betrachtet werden, in dem die Slaves 3j heruntergefahren werden. Sind die
Slaves 3j im Zustand CP0, erwarten
sie keine Telegramme und die Kommunikation kann jederzeit neu initialisiert
werden. 2 shows a schematic representation of the communication cycle of the SERCOS II interface with its five phases CP0, CP1, CP2, CP3 and CP4 (CPx, x = 0, 1 ..., 4) according to the prior art. In the communication phases CP0 to CP3 the communication is initialized. In the communication phase CP4 then the cyclic communication takes place. Normally, from a communication phase CPx, only the next higher communication phase CPx + 1 can be changed, with x between 0 and 3, represented by the initialization communication paths 60 , CP0 is an exception, because in the phase CP0 can be changed from any other communication phase CP1, CP2, CP3 or CP4, represented by the failsafe communication paths 62 , CP0 can therefore be considered a failsafe state in which the slaves 3 y shut down. Are the slaves 3 y in state CP0, they do not expect any telegrams and the communication can be reinitialized at any time.
3 zeigt
ein Diagramm über den zeitlichen Ablauf t eines SERCOS
II Kommunikationszyklus nach dem Stand der Technik mit beliebiger
Kommunikationsphase CPx, x zwischen 0 und 4, betrachtet am Sender des
Senders 32n des letzten Slaves 3n . Ein jeweiliger Kommunikationszyklus
mit der Dauer TC wird, wie oben beschrieben,
nacheinander über den ersten Slave 31 bis
zum letzen Slave 3n gesandt. 3 shows a diagram of the timing t of a SERCOS II communication cycle according to the prior art with any communication phase CPx, x between 0 and 4, considered at the transmitter of the transmitter 32 n of the last slave 3 n , A respective communication cycle with the duration T C is, as described above, successively over the first slave 3 1 to the last slave 3 n sent.
Das
Vorhandensein von Slave-Datentelegrammen, auch Antriebstelegramme
(AT) genannt, und von Master-Datentelegrammen (MDT) ist von der
Kommunikationsphase CPx abhängig. In der Kommunikationsphase
CPx des n-ten Kommunikationszyklus nach 3 laufen
beispielsweise nach dem Master-Synchronisationstelegramm (MST_CPx)
noch AT und MDT Telegramme nacheinander ab. Anschließend
startet zum Zeitpunkt (n + 1)·TC der
nächste Kommunikationszyklus mit einer Kommunikationsphase
CPx mit dem Telegramm MST_CPx. Das einzige Telegramm, welches in
jeder Kommunikationsphase CPx gesendet wird, ist das Master Synchronisationstelegramm
(MST_CPx). Dieses Telegramm markiert den Beginn eines jeden Kommunikationszyklus
und steuert den Wechsel der Slaves 3j ,
j = 1, ..., n, in eine andere Kommunikationsphase CPx innerhalb
des jeweili gen Kommunikationszyklus. Die Zykluszeit TC ist
also auch der Zeitabstand zwischen zwei aufeinanderfolgenden Master-Synchronisationstelegramme
MST.The presence of slave data telegrams, also called drive telegrams (AT), and of master data telegrams (MDT) depends on the communication phase CPx. In the communication phase CPx of the nth communication cycle after 3 For example, after the master synchronization telegram (MST_CPx), AT and MDT telegrams continue one after the other. Subsequently, at the time (n + 1) · T C, the next communication cycle starts with a communication phase CPx with the message MST_CPx. The only telegram sent in each communication phase CPx is the master synchronization telegram (MST_CPx). This telegram marks the beginning of each communication cycle and controls the change of the slaves 3 y , j = 1, ..., n, into another communication phase CPx within the respective communication cycle. The cycle time T C is thus also the time interval between two successive master synchronization telegrams MST.
In
der Kommunikationsphase CP0 (CPx = CP0) wird nur das Master-Synchronisationstelegramm
MST über das Bussystem 5 geschickt. Die Telegramme
AT und MDT werden dagegen während der Kommunikationsphase
CP0 nicht gesendet. Das MST in der Kommunikationsphase CP0 dient
dem aktuell aktiven Master 2i zur Überprüfung
der Ringschaltung 1 auf Geschlossenheit. Die Slaves 3j senden ihre Telegramme ATi noch nicht
beziehungsweise nicht mehr. Die Slaves 3j (Antriebe)
sind heruntergefahren. In dieser Phase erwarten die Slaves 3j keine Telegramme, auch nicht das MST.
Es kann also eine beliebig lange Kommunikationspause entstehen.In the communication phase CP0 (CPx = CP0), only the master synchronization telegram MST is sent via the bus system 5 cleverly. On the other hand, the telegrams AT and MDT are not sent during the communication phase CP0. The MST in the communication phase CP0 serves the currently active master 2 i to check the ring circuit 1 on unity. The slaves 3 y do not yet send their telegrams AT i or not anymore. The slaves 3 y (Drives) are shut down. In this phase, the slaves await 3 y no telegrams, not even the MST. It can therefore be an arbitrarily long communication break.
4 zeigt
eine weitere schematische Darstellung einer Ringschaltung 1.
Im Unterschied zu 1 sind hier zwei Master 21 und 22 gemäß dem
Stand der Technik vorgesehen. In der hier gezeigten Ausführungsform
der Ringschaltung 1 ist noch kein Umschalter 4 dargestellt. 4 shows a further schematic representation of a ring circuit 1 , In contrast to 1 here are two masters 2 1 and 2 2 provided in accordance with the prior art. In the embodiment of the ring circuit shown here 1 is not a switch yet 4 shown.
Jeder
der beiden Master 2i , i = 1 oder
2, verfügt über einen optischen Empfänger 21i und einen optischen Sender 22j . Wie in der Ausführungsform
nach 1 beschrieben, verfügt jeder Slave 3j , j = 1, ..., n, über einen
optischen Empfänger 31j und
einen optischen Sender 32j . Je
nach dem, welcher der Master 2i aktiv
ist, sendet der Sender 22i des
Masters 2i Signale an den Empfänger 311 des ersten Slave 31 .
Der Sender 321 des ersten Slave 31 sendet Signale an den Empfänger 312 des zweiten Slave 32 ,
der Sender 322 des zweiten Slave 32 sendet Signale an den Empfänger 313 des dritten Slave 33 ,
usw., ..., der Sender 32n-1 , des
vorletzten Slave 3n-1 sendet Signale
an den Empfänger 31n des
letzten Slave 3n . Die Ringschaltung 1 wird
geschlossen, indem der Sender 32n des
letzten Slave 3n Signale an den
Empfänger 21i des aktiven
Masters 2i sendet.Each of the two masters 2 i , i = 1 or 2, has an optical receiver 21 i and an optical transmitter 22 years , As in the embodiment according to 1 described, each slave has 3 y , j = 1, ..., n, via an optical receiver 31 j and an optical transmitter 32 years , Depending on which the master 2 i is active, the transmitter sends 22 i of the master 2 i Signals to the receiver 31 1 of the first slave 3 1 , The transmitter 32 1 of the first slave 3 1 sends signals to the receiver 31 2 of the second slave 3 2 , the transmitter 32 2 of the second slave 3 2 sends signals to the receiver 31 3 of the third slave 3 3 , etc., ..., the transmitter 32 n-1 , the penultimate slave 3 n-1 sends signals to the receiver 31 n of the last slave 3 n , The ring circuit 1 is closed by the transmitter 32 n of the last slave 3 n Signals to the receiver 21 i of the active master 2 i sends.
In
der Darstellung nach 4 ist der Master 21 aktiv in der Ringschaltung 1 mit
den Slaves 3j angeschlossen, dargestellt
durch die durchgezogenen Linien. Dahingegen ist der Master 22 nicht an die Ringschaltung 1 angeschlossen.
Der Master 21 soll gegen den Master 22 in der Ringschaltung 1 ausgetauscht
werden können, dargestellt durch die gestrichelten Linien.In the illustration after 4 is the master 2 1 active in the ring circuit 1 with the slaves 3 y connected, represented by the solid lines. On the other hand is the master 2 2 not to the ring circuit 1 connected. The master 2 1 should be against the master 2 2 in the ring circuit 1 can be exchanged, represented by the dashed lines.
Um
die Ringschaltung 1 des SERCOS II Netzwerks ohne automatischen
Umschalter 4 abwechselnd mit zwei Master-Steuerungen 21 und 22 zu
betreiben, sind folgende Schritte notwendig: manuelles Herunterfahren
des zuletzt aktiven Masters 2i und
der Slaves 3j , Abschalten der Spannungsversorgung,
Auftrennen der optischen Verbindung mit dem zuletzt aktiven Masters 2i , also Auftrennen der Verbindungen
zu dem jeweiligen Empfänger 21i und
Sender 22i des Masters 2j , Herstellen der optischen Verbindung
mit dem jeweiligen anderen Empfänger 21i und
anderen Sender 22i des zu aktivierenden
anderen Masters 2i und Wiedereinschalten der
Spannungsversorgung.To the ring circuit 1 of the SERCOS II network without automatic switch 4 alternately with two master controllers 2 1 and 2 2 The following steps are necessary: manual shutdown of the last active master 2 i and the slaves 3 y , Switching off the power supply, disconnecting the optical connection with the last active Masters 2 i , So disconnecting the connections to the respective recipient 21 i and transmitter 22 i of the master 2 years , Establishing the optical connection with the respective other receiver 21 i and other stations 22 i of the other master to be activated 2 i and reconnecting the power supply.
5 zeigt
eine schematische Darstellung einer Ausführungsform der
erfindungsgemäßen Vorrichtung für eine
Ringschaltung 1 mit zwei Mastern 21 und 22 und einem Umschalter 4. Dabei
ist die zugrunde liegende Topologie mit dem Umschalter 4 der
erfindungsgemäßen Vorrichtung dargestellt. Der
Umschalter 4 ist zwischen den Mastern 21 und 22 einerseits und den Slaves 3j andererseits angeordnet, so dass ein
abwechselnder Betrieb der Slaves 3j mit
den zwei Mastern 2i möglich
ist. 5 shows a schematic representation of an embodiment of the device according to the invention for a ring circuit 1 with two masters 2 1 and 2 2 and a switcher 4 , Where is the underlying topology with the switch 4 the device of the invention shown. The switch 4 is between the masters 2 1 and 2 2 on the one hand and the slaves on the other 3 y on the other hand, so that an alternating operation of the slaves 3 j with the two masters 2 i is possible.
Aus
der Ringtopologie der Ringschaltung 1 ergeben sich für
den Umschalter 4 folgende notwendigen Ein- und Ausgänge
beziehungsweise Empfänger und Sender: je ein Empfänger 41i und Sender 42i pro
Master 2i , ein Sender 43 für
den ersten Slave 31 und ein Empfänger 44 für
den letzten Slave 3n . Durch diese
Empfänger und Sender aus dem Stand der Technik ist der
Umschalter 4 der erfindungsgemäßen Vorrichtung
mit jedem Master 2i und mit jedem
Slave 3j in Ringschaltung 1 schaltbar,
wie nachfolgend beschrieben wird.From the ring topology of the ring circuit 1 arise for the switch 4 the following necessary inputs and outputs or receivers and transmitters: one receiver each 41 i and transmitter 42 i per master 2 i , a transmitter 43 for the first slave 3 1 and a receiver 44 for the last slave 3 n , By these receivers and transmitters of the prior art, the switch 4 the device according to the invention with each master 2 i and with every slave 3 y in ring connection 1 switchable, as described below.
Am
Umschalter 4 ist für jeden Master 2i jeweils ein Empfänger 41i angeordnet, wobei der Umschalter 4 derart
mit dem jeweiligen Master 2i verbunden
ist, dass der jeweilige Sender 22i des
jeweiligen Masters 2i Signale an
den jeweiligen Empfänger 41i des
Umschalters 4 senden kann.At the switch 4 is for every master 2 i one receiver each 41i arranged, with the switch 4 so with the respective master 2 i connected is that the respective transmitter 22 i of the respective master 2 i Signals to the respective receiver 41 i of the switch 4 can send.
Der
Umschalter 4 umfasst darüber hinaus für
jeden Master 2i jeweils einen Sender 42i , wobei der Umschalter 4 derart
mit dem jeweiligen Master 2i verbunden
ist, dass der jeweilige Sender 42i des
Umschalters 4 Signale an den jeweiligen Empfänger 21i des jeweiligen Masters 2i senden kann.The switch 4 also includes for each master 2 i one station each 42 i , where the switch 4 so with the respective master 2 i connected is that the respective transmitter 42 i of the switch 4 Signals to the respective receiver 21 i of the respective master 2 i can send.
Der
Umschalter 4 umfasst außerdem einen Sender 43,
wobei der Umschalter 4 derart mit dem ersten Slave 31 verbunden ist, dass der Sender 43 des
Umschalters 4 Signale an den Empfänger 311 des ersten Slave 31 senden
kann.The switch 4 also includes a transmitter 43 , where the switch 4 such with the first slave 3 1 connected is that the transmitter 43 of the switch 4 Signals to the receiver 31 1 of the first slave 3 1 can send.
Der
Umschalter 4 umfasst auch einen Empfänger 44,
wobei der Umschalter 4 derart mit dem letzten Slave 31n verbunden ist, dass der Empfänger 44 des
Umschalters 4 Signale von dem Sender 32n des
letzten Slave 3n empfangen kann.The switch 4 also includes a receiver 44 , where the switch 4 like that with the last slave 31 n connected is that the receiver 44 of the switch 4 Signals from the transmitter 32 n of the last slave 3 n can receive.
6 zeigt
eine schematische Darstellung des Prinzips einer opto-mechanischen
Umschaltung 40 gemäß dem Stand der Technik
in einer Einstellung. Solch eine opto-mechanische Umschaltung 40 kann
in einer Ringschaltung 1 gemäß 4 verwendet
werden. In der Einstellung gemäß 6 ist
der erste Master 21 aktiv in der
Ringschaltung 1 mit den Slaves 3j ,
indem der Empfänger 211 des
ersten Masters 21 mit dem Sender 32n des letzten Slaves 3n verbunden
ist, dadurch dass der Empfänger 44 des Umschalters 4 mit
dem Sender 421 des Umschalters 4 verbunden
ist, und indem der Sender 221 des
ersten Masters 21 mit dem Empfänger 311 des ersten Slave 31 verbunden
ist, dadurch dass der Empfänger 411 des
Umschalters 4 mit dem Sender 43 des Umschalters 4 verbunden
ist. Eine opto-mechanische Kopplung 20 ist entsprechend
eingestellt, dass der erste Master 21 über
das Bussystem 5 aktiv in der Ringschaltung 1 mit
den Slaves 3j ist. 6 shows a schematic representation of the principle of an opto-mechanical switching 40 according to the prior art in a setting. Such an opto-mechanical switching 40 can be in a ring circuit 1 according to 4 be used. In the setting according to 6 is the first master 2 1 active in the ring circuit 1 with the slaves 3 y by the recipient 21 1 of the first master 2 1 with the transmitter 32 n of the last slave 3 n connected by the fact that the receiver 44 of the switch 4 with the transmitter 42 1 of the switch 4 connected, and by the transmitter 22 1 of the first master 2 1 with the receiver 31 1 of the first slave 3 1 connected by the fact that the receiver 41 1 of the switch 4 with the transmitter 43 of the switch 4 connected is. An opto-mechanical coupling 20 is set accordingly, that the first master 2 1 over the bus system 5 active in the ring circuit 1 with the slaves 3 y is.
7 zeigt
eine schematische Darstellung einer opto-mechanischen Umschaltung 40 gemäß dem Stand
der Technik in einer anderen Einstellung als 6. In der
Einstellung gemäß 7 ist der
zweite beziehungsweise weitere Master 22 aktiv
in der Ringschaltung 1 mit den Slaves 3j ,
indem der Empfänger 212 des zweiten
beziehungsweise weiteren Masters 22 mit
dem Sender 32n des letzten Slaves 3n verbunden ist, dadurch dass der Empfänger 44 des
Umschalters 4 mit dem Sender 422 des
Umschalters 4 verbunden ist, und indem der Sender 222 des zweiten beziehungsweise weiteren
Masters 22 mit dem Empfänger 311 des ersten Slave 31 verbunden
ist, dadurch dass der Empfänger 412 des
Umschalters 4 mit dem Sender 43 des Umschalters 4 verbunden
ist. Die opto-mechanische Kopplung 20 gemäß 6 ist
nun anders und derart eingestellt, dass der zweite beziehungsweise
weitere Master 22 über
das Bussystem 5 aktiv in der Ringschaltung 1 mit
den Slaves 3j ist. 7 shows a schematic representation of an opto-mechanical switching 40 according to the prior art in a different setting than 6 , In the setting according to 7 is the second or further master 2 2 active in the ring circuit 1 with the slaves 3 y by the recipient 21 2 of the second or further masters 2 2 with the transmitter 32 n of the last slave 3 n connected by the fact that the receiver 44 of the switch 4 with the transmitter 42 2 of the switch 4 connected, and by the transmitter 22 2 of the second or further masters 2 2 with the receiver 31 1 of the first slave 3 1 connected by the fact that the receiver 41 2 of the switch 4 with the transmitter 43 of the switch 4 connected is. The opto-mechanical coupling 20 according to 6 is now different and set so that the second or further master 2 2 over the bus system 5 active in the ring circuit 1 with the slaves 3 y is.
8 zeigt
ein Diagramm über den zeitlichen Ablauf eines SERCOS Kommunikationszyklus
mit beliebiger Kommunikationsphase CPx im Kommunikationszyklus n
und der Kommunikationsphase CP0 ab dem Kommunikationszyklus n +
1, betrachtet am Sender 32n des
letzten Slaves 3n . Um die Slaves 3j herunterzufahren, detektiert der Umschalter 4 den
Zeitschlitz des MST, welches vom gerade aktiven Master 2i gesendet wird. Daraufhin beendet der
Umschalter 4 zu Beginn des neuen Kommunikationszyklus n
+ 1 die Signalweiterleitung für den aktiven Master 2i und sendet sein eigenes MST im Zeitschlitz
des zuletzt aktiven Masters 2i , mit
welchem er in die Kommunikationsphase CP0 wechselt und die Slaves 3j für eine erneute Initialisierung durch
den neu zu aktivierenden, anderen Master 2i vorbereitet. 8th shows a diagram of the timing of a SERCOS communication cycle with any communication phase CPx in the communication cycle n and the communication phase CP0 from the communication cycle n + 1, considered at the transmitter 32 n of the last slave 3 n , To the slaves 3 y herunterzu drive, detects the switch 4 the time slot of the MST, that of the currently active master 2 i is sent. Then the switch ends 4 at the beginning of the new communication cycle n + 1, the signal forwarding for the active master 2 i and sends its own MST in the time slot of the last active master 2 i with which it changes into the communication phase CP0 and the slaves 3 y for a new initialization by the new master to be activated 2 i prepared.
9 zeigt
ein Zustandsdiagramm mit Zuständen 200, dargestellt
als Ellipsen, und Signalen, dargestellt als Pfeile, für
eine einfache Umschaltung. Für die einfache Umschaltung
sind nur zwei Zustände 200 „Route_Master_1"
und „Route_Master_2" notwendig. Für eine sichere
Umschaltung sind darüber hinaus vier weitere Zustände 200 notwendig,
wie für 11 später beschrieben
wird. Im Zustand 200 „Route_Master_1" werden die
Signale 1221 vom ersten Master 21 an den ersten Slave 31 beziehungsweise
die Signale 132 des letzten Slave 3n an
den ersten Master 21 weitergeleitet.
Durch ein Umschaltsignal 10 (Switch-Signal) wird direkt in
den Zustand 200 „Route_Master_2" beziehungsweise „Route_Master_1"
gewechselt. Im Zustand 200 „Route_Master_2" werden
die Signale 1222 vom zweiten Master 22 an den ersten Slave 31 beziehungsweise die
Signale 132 des letzten Slave 3n an
den zweiten Master 22 weitergeleitet. 9 shows a state diagram with states 200 , represented as ellipses, and signals, shown as arrows, for easy switching. For simple switching, there are only two states 200 "Route_Master_1" and "Route_Master_2" necessary. For a safe switchover there are four further states 200 necessary, as for 11 will be described later. In condition 200 "Route_Master_1" will be the signals 122 1 from the first master 2 1 to the first slave 3 1 or the signals 132 of the last slave 3 n to the first master 2 1 forwarded. By a switching signal 10 (Switch signal) goes directly into the state 200 "Route_Master_2" or "Route_Master_1" changed. In condition 200 "Route_Master_2" will be the signals 2 from the second master 2 2 to the first slave 3 1 or the signals 132 of the last slave 3 n to the second master 2 2 forwarded.
Bei
einer einfachen Umschaltung gemäß 9 können
Fehlerzustände der Slaves 3j bei
der Umschaltung zwischen den mindestens zwei Mastern 2i nicht immer vermieden werden.For a simple switchover according to 9 can error states of the slaves 3 y when switching between the at least two masters 2 i not always avoided.
10 zeigt
ein digitales Prinzipschaltbild für eine Ausführungsform
des Umschalters 4 der erfindungsgemäßen
Vorrichtung mit einer einfachen Umschaltung. Um die Signale geordnet
verbinden zu können, wird eine Digitalschaltung mit einem
Multiplexer 6 in einer Ausgestaltung als M4_1 Multiplexer
sowie mit einem Demultiplexer 7 in einer Ausgestaltung
als D1_4 Demultiplexer aus dem Stand der Technik eingesetzt. Die
Eingänge 613 und 614 des Multiplexers 6 und die
beiden Ausgänge 723 und 724 des Demultiplexers 7 werden
für die Ausführungsform gemäß 10 nicht
benötigt, da sie für die Funktion des Umschalters 4 irrelevant
sind. 10 shows a digital block diagram for one embodiment of the switch 4 the device according to the invention with a simple switching. In order to connect the signals ordered, a digital circuit with a multiplexer 6 in one embodiment as an M4_1 multiplexer and with a demultiplexer 7 used in one embodiment as D1_4 demultiplexer from the prior art. The inputs 61 3 and 61 4 of the multiplexer 6 and the two outputs 72 3 and 72 4 of the demultiplexer 7 be for the embodiment according to 10 not needed, as it is for the function of the switch 4 are irrelevant.
Der
Multiplexer 6 ist für die Signalweiterleitung
vom jeweils aktiven Master 2i an
den ersten Slave 31 und der Demultiplexer 7 für
die Signalweiterleitung vom letzten Slave 3n an
den jeweils aktiven Master 2i zuständig.
Ein funktionaler Block 11 des Umschalters 4 ist
zwischen dem Multiplexer 6 und dem Demultiplexer 7 geschaltet.
Der funktionale Block 11 registriert an einem Eingang 13 ein
Umschaltsignal 10 und sendet daraufhin an seinem Ausgang 15 ein
Kontrollsignal 100 (Routing-Steuersignal Sig_Routeint), das aus zwei Bits besteht. Dabei toggelt
der funktionale Block 11 über seinen Ausgang 15 und
weiter über einen Datenknotenpunkt 57 das niederwertige
Bit des Kontrollsignals 100 und sendet das Kontrollsignal 100 an
den Eingang 63 des Multiplexers 6 und an den Eingang 73 des
Demultiplexers 7. Der Wert des höherwertigen Bits
des Kontrollsignals 100 ist für die Ausführungsform
der Vorrichtung mit der einfachen Umschaltung gemäß 10 irrelevant. Das
höherwertige Bit des Kontrollsignals 100 ist jedoch
für die Ausführungsform mit der sicheren Umschaltung relevant
(siehe 13). Jeweils einer der zwei
möglichen Werte für den Wert des niederwertigen
Bits des Kontrollsignals 100 steht für die einfache
Umschaltung vom ersten Master 21 auf
den zweiten Master 22 , in der Ausführungsform
nach 10 ist das der Wert „0". Umgekehrt steht
der andere der beiden Werte des niederwertigen Bits des Kontrollsignals 100 für
die einfache Umschaltung vom zweiten Master 22 auf
den ersten Master 21 , in der Ausführungsform
nach 10 ist das der Wert „1".The multiplexer 6 is for signal forwarding from the active master 2 i to the first slave 3 1 and the demultiplexer 7 for the signal forwarding from the last slave 3 n to the active master 2 i responsible. A functional block 11 of the switch 4 is between the multiplexer 6 and the demultiplexer 7 connected. The functional block 11 registered at an entrance 13 a switching signal 10 and then sends at its output 15 a control signal 100 (Routing control signal Sig_Route int ), which consists of two bits. The functional block is toggling 11 about his exit 15 and continue via a data hub 57 the least significant bit of the control signal 100 and sends the control signal 100 to the entrance 63 of the multiplexer 6 and to the entrance 73 of the demultiplexer 7 , The value of the high order bit of the control signal 100 is for the embodiment of the device with the simple switching according to 10 irrelevant. The high-order bit of the control signal 100 however, is relevant to the secure switching embodiment (see 13 ). In each case one of the two possible values for the value of the low-order bit of the control signal 100 stands for easy switching from the first master 2 1 to the second master 2 2 , in the embodiment according to 10 this is the value "0." Conversely, the other of the two values of the low-order bit of the control signal 100 for easy switching from the second master 2 2 on the first master 2 1 , in the embodiment according to 10 this is the value "1".
Als
aktiver Master 2i wird derjenige
Master 21 oder 22 bezeichnet,
für den die Signalweiterleitung erfolgt. Die Signalweiterleitung
wird durch das Umschaltsignal 10 festgelegt und erfolgt
wie in den Wahrheitstabellen 1 und 2 dargestellt.As an active master 2 i becomes the master 2 1 or 2 2 designates, for which the signal forwarding takes place. The signal forwarding is by the switching signal 10 determined and carried out as shown in the truth tables 1 and 2.
Gemäß 5 ist
der Sender 43 des Umschalters 4 für die
Weiterleitung des Signals 131 vom Umschalter 4 an
den ersten Slave 31 zuständig
und die Eingänge 41i sind
für den Empfang der Signale 122i des Umschalters 4 vom
jeweiligen Master 2i zuständig.
Gemäß 10 ist
der Sender 43 insbesondere der Ausgang des Multiplexers 6 des
Umschalters 4 und die Eingänge 41i sind
zwei von vier Eingängen des Multiplexers 6 des
Umschalters 4. Für die Signalweiterleitung bei
der einfachen Umschaltung vom jeweils aktiven Master 2i über den Sender 43 des
Multiplexers 6 zum ersten Slave 31 gilt
die folgende Wahrheitstabelle 1: Empfänger
(Eingänge) Sender
(Ausgang)
Eingang 63 des
Multiplexers 6 (Mux_Routein) Empfänger 411 (Sw_M1in)
des Multiplexers 6 für ersten Master 21 Empfänger 412 (Sw_M2in)
des Multiplexers 6 für zweiten Master 22 Sender 43 (Sw_S1out) des Multiplexers 6
Kontrollsignal 100 (Sig_Routeint) an Eingang 63 = „00" Signal 1221 (Sig_M1in)
vom ersten Master 21 Signal 1222 (Sig_M2in)
vom zweiten Master 22 Signal 131 (Sig_S1out) an ersten Slave 31 =
Signal 1221 vom ersten Master 21 Z1
Kontrollsignal 100 an Eingang 63 = „01" Signal 1221 vom ersten Master 21 Signal 1222 vom zweiten Master 22 Signal 131 =
Signal 1222 vom zweiten Master 22 Z2
According to 5 is the transmitter 43 of the switch 4 for the forwarding of the signal 131 from the switch 4 to the first slave 3 1 responsible and the inputs 41 i are for receiving the signals 122 i of the switch 4 from the respective master 2 i responsible. According to 10 is the transmitter 43 in particular the output of the multiplexer 6 of the switch 4 and the entrances 41 i are two out of four inputs of the multiplexer 6 of the switch 4 , For signal forwarding in the case of simple switching from the active master 2 i over the transmitter 43 of the multiplexer 6 to the first slave 3 1 the following truth table 1 applies: Receiver (inputs) Transmitter (output)
entrance 63 of the multiplexer 6 (Mux_Route in ) receiver 41 1 (Sw_M1 in ) of the multiplexer 6 for first master 2 1 receiver 41 2 (Sw_M2 in ) of the multiplexer 6 for second master 2 2 transmitter 43 (Sw_S1 out ) of the multiplexer 6
control signal 100 (Sig_Route int ) to input 63 = "00" signal 122 1 (Sig_M1 in ) from the first master 2 1 signal 2 (Sig_M2 in ) from the second master 2 2 signal 131 (Sig_S1 out ) to first slave 3 1 = Signal 122 1 from the first master 2 1 Z1
control signal 100 at the entrance 63 = "01" signal 122 1 from the first master 2 1 signal 122 2 from the second master 2 2 signal 131 = Signal 2 from the second master 2 2 Z2
Gemäß 5 ist
der Empfänger 44 des Umschalters 4 für
den Empfang des Signals 132 des Umschalters 4 vom
letzten Slave 3n zuständig
und die Sender 42i des Umschalters 4 sind
für die Weiterleitung der jeweiligen Signale 121i an die jeweiligen Master 2i zuständig. Gemäß 10 ist
der Empfänger 44 insbesondere der Eingang des
Demultiplexers 7 des Umschalters 4 und die Sender 42i sind zwei von vier Ausgängen des
Demultiplexers 7 des Umschalters 4. Für
die Weiterleitung des Signals 132 vom letzten Slave 3n über den Empfänger 44 des
Demultiplexers 7 zum jeweils aktiven Master 2i gilt die folgende Wahrheitstabelle
2: Empfänger
(Eingänge) Sender (Ausgänge)
Eingang 73 (Demux_Routenin) von Demultiplexer 7 Eingang 44 (Sw_Snin) von Demultiplexer 7 Sender 421 (Sw_M1out)
von Demultiplexer 7 für ersten Master 21 Sender 422 (Sw_M2out)
von Demultiplexer 7 für zweiten Master 22
Kontrollsignal 100 (Sig_Routeint) an Eingang 73 = „00" Signal 132 (Sig_Snin) vom letzten Slave 3n an
Eingang 44 Signal 1211 (Sig_M1out)
an ersten Master 21 = Signal 132 (Sig_Snin) vom letzten Slave 3n Signal 1212 (Sig_M2out)
an zweiten Master 22 = „0" Z1
Kontrollsignal 100 an Eingang 73 Signal 132 vom
letzten Slave 3n an Eingang 44 Signal 1211 = „0" Signal 1212 = Signal 132 vom letzten
Slave 3n Z2
According to 5 is the recipient 44 of the switch 4 for the reception of the signal 132 of the switch 4 from the last slave 3 n responsible and the broadcasters 42 i of the switch 4 are for forwarding the respective signals 121 i to the respective master 2 i responsible. According to 10 is the recipient 44 in particular the input of the demultiplexer 7 of the switch 4 and the stations 42 i are two out of four outputs of the demultiplexer 7 of the switch 4 , For the forwarding of the signal 132 from the last slave 3 n over the receiver 44 of the demultiplexer 7 to the active master 2 i the following truth table 2 applies: Receiver (inputs) Transmitter (outputs)
entrance 73 (Demux_Routen in ) by demultiplexer 7 entrance 44 (Sw_Sn in ) of demultiplexer 7 transmitter 42 1 (Sw_M1 out ) from demultiplexer 7 for first master 2 1 transmitter 42 2 (Sw_M2 out ) from demultiplexer 7 for second master 2 2
control signal 100 (Sig_Route int ) to input 73 = "00" signal 132 (Sig_Sn in ) from the last slave 3 n at the entrance 44 signal 121 1 (Sig_M1 out ) to first master 2 1 = Signal 132 (Sig_Sn in ) from the last slave 3 n signal 121 2 (Sig_M2 out ) to second master 2 2 = "0" Z1
control signal 100 at the entrance 73 signal 132 from the last slave 3 n at the entrance 44 signal 121 1 = "0" signal 121 2 = Signal 132 from the last slave 3 n Z2
Im
Folgenden wird eine einfache Umschaltung von Master 21 auf Master 22 mittels
des Umschalters 4 der einfachen Ausführungsform
der erfindungsgemäßen Vorrichtung nach 10 dargestellt.
Bei einer einfachen Umschaltung von Master 21 auf
Master 22 ist der Ausgangszustand 200 „Route_Master_1"
nach 9. In diesem Zustand 200 hat das Kontrollsignal 100 am
Eingang 63 des Multiplexers 6 den Wert „00".
Der Multiplexer 6 ist so konfiguriert, dass er die Signale 1221 vom ersten Master 21 als
Signal 131 zum ersten Slave 31 unter
der Bedingung, dass das Kontrollsignal 100 den Wert „00"
hat, gemäß Zeile Z1 der Wahrheitstabelle 1 weiterleitet.
Der Demultiplexer 7 ist so konfiguriert, dass er die Signale 132 vom
letzten Slave 3n als Signal 1211 zum ersten Master 21 ebenfalls
unter der Bedingung, dass das Kontrollsignal 100 den Wert „00"
hat, gemäß Zeile Z1 der Wahrheitstabelle 2 weiterleitet.The following is a simple switch from master 2 1 on master 2 2 by means of the switch 4 the simple embodiment of the device according to the invention 10 shown. In a simple switch from master 2 1 on master 2 2 is the initial state 200 "Route_Master_1" after 9 , In this condition 200 has the control signal 100 at the entrance 63 of the multiplexer 6 the value "00". The multiplexer 6 is configured to receive the signals 122 1 from the first master 2 1 as a signal 131 to the first slave 3 1 on the condition that the control signal 100 has the value "00", according to row Z1 of the truth table 1. The demultiplexer 7 is configured to receive the signals 132 from the last slave 3 n as a signal 121 1 to the first master 2 1 also on the condition that the control signal 100 has the value "00", according to row Z1 of the truth table 2 forwards.
Ein
Umschaltsignal 10 (Switch-Signal) am Switch-Eingang 13 des
funktionalen Blocks 11 wird durch den oberen Pfeil 10 im
Zustandsdiagramm der 9 dargestellt und löst
einen Zustandsübergang in den Zustand 200 „Route_Master_2"
gemäß 9 aus.A switching signal 10 (Switch signal) at the switch input 13 of the functional block 11 is through the top arrow 10 in the state diagram of 9 represents and solves a state transition in the state 200 According to "Route_Master_2" 9 out.
Der
Endzustand 200 ist „Route_Master_2". In diesem
Zustand 200 hat das Kontrollsignal 100 am Eingang 63 des
Multiplexers 6 den Wert „01". Der Multiplexer 6 ist
so konfiguriert, dass er die Signale 1222 vom zweiten
Master 22 als Signal 131 zum
ersten Slave 31 unter der Bedingung,
dass das Kontrollsignal 100 den Wert „01" hat,
gemäß Zeile Z2 der Wahrheitstabelle 1 weiterleitet.
Der Demultiplexer 7 ist so konfiguriert, dass er die Signale 132 vom
letzten Slave 3n als Signal 1212 zum zweiten Master 22 ebenfalls
unter der Bedingung, dass das Kontrollsignal 100 den Wert „01"
hat, gemäß Zeile Z2 der Wahrheitstabelle 2 weiterleitet.The final state 200 is "Route_Master_2" in this state 200 has the control signal 100 at the entrance 63 of the multiplexer 6 the value "01." The multiplexer 6 is configured to receive the signals 2 from the second master 2 2 as a signal 131 to the first slave 3 1 on the condition that the control signal 100 has the value "01", according to line Z2 of the truth table 1. The demultiplexer 7 is configured to receive the signals 132 from the last slave 3 n as a signal 121 to the second master 2 2 2 also on the condition that the control signal 100 has the value "01", according to row Z2 of the truth table 2 forwards.
11 zeigt
ein Zustandsdiagramm zum Ablauf der Umschaltung zwischen den zwei
Mastern 2x , x = 1 oder 2, mit dem
Umschalter 4 der erfindungsgemäßen Vorrichtung
für eine sichere Umschaltung. Für die sichere
Umschaltung von Master 21 auf Master 22 und umgekehrt sind sechs Zustände 200 notwendig.
Es sei der Master 2x bei der nachfolgenden
Beschreibung zu 11 der aktuell aktive Master
und Master 2y der zu aktivierende
Master. 11 shows a state diagram for the sequence of switching between the two masters 2 x , x = 1 or 2, with the switch 4 the device according to the invention for a safe switching. For the safe switching of master 2 1 on master 2 2 and vice versa, there are six states 200 necessary. It is the master 2 x in the description below 11 the currently active master and master 2 y the master to be activated.
Der
Umschalter 4 (nicht dargestellt in 11) befindet
sich zunächst im Zustand 200 „Route_Master_x"
für die Signalweiterleitung des jeweils aktiven Masters 2x zum ersten Slave 31 beziehungsweise
vom letzten Slave 3n zum Master 2x , analog wie oben bereits ausführlich
bei 9 beschrieben.The switch 4 (not shown in 11 ) is initially in the state 200 "Route_Master_x" for the signal forwarding of the active master 2 x to the first slave 3 1 or from the last slave 3 n to the master 2 x , as in detail above 9 described.
Während
des Zustands 200 „Route_Master_x" wird ein Umschaltsignal 10 an
den funktionalen Block 11 des Umschalters 4 (siehe 13)
ausgelöst. Im Unterschied zur einfachen Umschaltung wird
bei der sicheren Umschaltung beim Auslösen des Umschaltsignals 10 nicht
direkt in den Zustand 200 „Route_Master_y" gewechselt,
sondern davor in zwei weitere Zustände 200 „Detect_MST_x"
und „Send_MST_CP0_x", wie nachfolgend ausführlich
beschrieben wird. Das Umschaltsignal 10 löst einen Übergang
des Zustands 200 von „Route_Master_x" zu „Detect_MST_x"
aus.During the state 200 "Route_Master_x" becomes a switching signal 10 to the functional block 11 of the switch 4 (please refer 13 ). In contrast to simple switching, the safe switchover is triggered when the switching signal is triggered 10 not directly in the state 200 "Route_Master_y" changed, but before that in two other states 200 "Detect_MST_x" and "Send_MST_CP0_x", as described in detail below. The switching signal 10 triggers a transition of state 200 from "Route_Master_x" to "Detect_MST_x".
Der
Zustand 200 „Detect_MST_x" ist sowohl für
die Signalweiterleitung des Masters 2x zum
ersten Slave 31 beziehungsweise
vom letzten Slave 3n zum Master 2x als auch für die Suche nach
dem Zeitschlitz des Master-Synchronisationstelegramms (MST) des
Masters 2x und die Erfassung der
Zykluszeit TC des Masters 2x zuständig.
Die Ringschaltung 1 befindet sich solange im Zustand 200 „Detect_MST_x",
bis ein Master-detected-Signal 190 (Sig_MST_detectedint) (siehe 13) ausgelöst
wird. Das Master-detected-Signal 190 signalisiert, dass
der Zeitschlitz des Master-Synchronisationstelegramms MST des jeweils
noch aktiven Masters 2x gefunden
wurde und löst einen Übergang des Zustands 200 von „Detect_MST_x"
zu „Send_MST_CP0_x" aus.The state 200 "Detect_MST_x" is for the signal forwarding of the master 2 x to the first slave 3 1 or from the last slave 3 n to the master 2 x as well as for the search for the time slot of the master synchronization telegram (MST) of the master 2 x and the detection of the cycle time T C of the master 2 x responsible. The ring circuit 1 is in the state as long as possible 200 "Detect_MST_x" until a master detected signal 190 (Sig_MST_detected int ) (see 13 ) is triggered. The master detected signal 190 signals that the time slot of the master synchronization telegram MST of the still active master 2 x was found and triggers a transition of state 200 from "Detect_MST_x" to "Send_MST_CP0_x".
Der
Zustand 200 „Send_MST_CP0_x" ist für
das Generieren eines Flying-Master-Signals 140 (Sig_FMout) vom funktionalen Block 11 an
den Multiplexer 6 mit der Phase CP0 zuständig
(siehe 13). Das Flying-Master-Signal 140 sind
einhundert Master-Synchronisationstelegramme MST des jeweils noch
aktiven Masters 2x mit der Phase
CP0 im Zeitschlitz des zuletzt aktiven Masters 2x .
Das generierte Flying-Master-Signal 140 wird an den ersten
Slave 31 und damit an alle Slaves 3j , j = 1 bis n, weitergeleitet. Es erfolgt
jedoch keine Signalweiterleitung vom letzten Slave 3n aus, so dass die Signalweiterleitung
vom letzten Slave zum zuletzt aktiven Master 2x nun
unterbrochen ist. Der Umschalter 4 befindet sich solange
im Zustand 200 „Send_MST_CP0_x", bis ein MST-sent-Signal 191 (Sig_MST_sentint; siehe 13) ausgelöst
wird. In dieser Zeit fahren alle Slaves 3i herunter.The state 200 Send_MST_CP0_x is for generating a Flying Master signal 140 (Sig_FM out ) from the functional block 11 to the multiplexer 6 responsible for the CP0 phase (see 13 ). The Flying Master signal 140 are one hundred master synchronization telegrams MST of the still active master 2 x with the phase CP0 in the time slot of the last active master 2 x , The generated Flying Master signal 140 gets to the first slave 3 1 and thus to all slaves 3 y , j = 1 to n, forwarded. However, there is no signal forwarding from the last slave 3 n off, allowing signal forwarding from the last slave to the last active master 2 x is now interrupted. The switch 4 is in the state as long as possible 200 "Send_MST_CP0_x" until an MST sent signal 191 (Sig_MST_sent int ; see 13 ) is triggered. During this time, all the slaves are driving 3 i down.
Das
MST-sent-Signal 191 löst zudem einen Übergang
des Zustands 200 von „Send_MST_CP0_x" zu „Route_Master_y"
aus. Damit ist der Master 2y nun
vollständig aktiviert und der Master 2x vollständig
deaktiviert. Es ist für jeden Fachmann selbstverständlich,
dass auch mehr oder weniger als einhundert Master-Synchronisationstelegramme
MST des jeweils noch aktiven Masters 2x mit
der Phase CP0 gesendet werden können, abhängig
vom jeweiligen Bedarf für den oben beschriebenen Zeitpuffer,
ohne dabei den Schutzbereich der Erfindung zu verlassen.The MST sent signal 191 also triggers a transition of state 200 from "Send_MST_CP0_x" to "Route_Master_y". This is the master 2 y now fully activated and the master 2 x completely disabled. It is obvious to any person skilled in the art that more or fewer than one hundred master synchronization telegrams MST of the still active master 2 x can be sent with the phase CP0, depending on the particular need for the time buffer described above, without departing from the scope of the invention.
Die
jeweiligen Werte des Kontrollsignals 100 im jeweiligen
Zustand 200 sind in 11 ebenfalls
genannt.The respective values of the control signal 100 in each state 200 are in 11 also called.
Für
eine weitere Beschreibung der Signale 10, 100, 140, 190 und 191 bei
der sicheren Umschaltung siehe die Beschreibung zu 13.For a further description of the signals 10 . 100 . 140 . 190 and 191 For safe switching, see the description 13 ,
12 zeigt
ein Diagramm über den zeitlichen Ablauf eines Umschaltvorgangsmit
beliebiger Kommunikationsphase CPx im Kommunikationszyklus n und
der Kommunikationsphase CP0 ab dem Kommunikationszyklus n + 3, betrachtet
am Sender 32n des letzten Slaves
für den Umschalter 4 der erfindungsgemäßen Vorrichtung 1 mit
einer sicheren Umschaltung. Die Kommunikation über das
Bussystem 5 läuft wie nachfolgend beschrieben
ab. 12 shows a diagram of the timing of a switching operation with any communication phase CPx in the communication cycle n and the communication phase CP0 from the communication cycle n + 3, as viewed at the transmitter 32 n the last slave for the switch 4 the device according to the invention 1 with a safe switchover. Communication via the bus system 5 runs as described below.
Über
die Dauer mehrerer Zyklusphasen TC werden
während der Phase des Umschaltens die in 11 beschriebenen
Zustände 200 angenommen. Während einer
einzelnen Zyklusphase TC bleibt der jeweils
erreichte Zustand 200 immer erhalten, so dass ein Wechsel
des Zustands 200 immer nur nach einem Vielfachen der Zyklusphase
TC erfolgt.During the phase of switching over the duration of several cycle phases T C , the in 11 described states 200 accepted. During a single cycle phase T C remains the state reached 200 always received, leaving a change of state 200 only after a multiple of the cycle phase T C takes place.
Gemäß dem
Beispiel aus 11 sei zunächst der
Master 2X aktiv und der Master 2y im Verlauf des Umschaltungsprozesses
zu aktivieren. Der n-te Kommunikationszyklus im Zeitintervall von
T = n·Tc bis t = (n + 1)·Tc sei ein beliebiger
Kommunikationszyklus. Der Zustand 200 der Ringschaltung 1 ist „Route_Master_x". Im
Zeitpunkt t = T10 werde nun durch Betätigung
des Umschalters 4 ein Umschaltsignal 10 ausgelöst (Switch-Ereignis)
zur Umschaltung vom Master 2x auf
den Master 2y . Das Umschaltsignal 10 wird üblicherweise
asynchron zum Takt der Zyklen ausgelöst, beispielsweise
durch manuelle Betätigung des Umschalters 4. Der
Zeitpunkt t = T10 fällt also normalerweise
nicht mit einem ganzzahligem Vielfachen der Zykluszeit TC zusammen. Dagegen werden die Signale 190 und 191 intern
vom Umschalter 4 ausgelöst und somit zu den Zeitpunkten
T190 beziehungsweise T191 im
Sendeschrittakt des jeweiligen Masters 2x gesendet.According to the example 11 First, be the master 2 X active and the master 2 y in the course of the switching process. The nth communication cycle in the time interval from T = n * Tc to t = (n + 1) * Tc is an arbitrary communication cycle. The state 200 the ring circuit 1 is "Route_Master_x" At the time t = T 10 will now be by pressing the switch 4 a switching signal 10 triggered (switch event) for switching from the master 2 x on the master 2 y , The switching signal 10 is usually triggered asynchronously to the cycle of the cycles, for example by manual operation of the switch 4 , The time t = T 10 thus normally does not coincide with an integer multiple of the cycle time T C. In contrast, the signals 190 and 191 internally from the switch 4 triggered and thus at the times T 190 and T 191 in the transmission step of the respective master 2 x Posted.
Gemäß 11 ändert
sich durch das Umschaltsignal 10 zum Zeitpunkt T10 der Zustand 200 „Route_Master_x"
in „Detect_MST_x". Frühestens nach zwei vollständigen
Kommunikationszyklen, also bei t = (n + 3)·TC,
hat der Umschalter 4 im hier gezeigten Beispiel den Zeitschlitz
des Master-Synchronisationstelegramms MST vom Master 2x detektiert und die Zykluszeit TC des Masters 2x erfasst.
Mit Eintreten des Ereignisses, dass die Zykluszeit TC erfasst
ist, wird das Master-detected-Signal 190 zum Zeitpunkt
t = T190 ausgelöst.According to 11 changes through the switching signal 10 at time T 10 the state 200 "Route_Master_x" in "Detect_MST_x". At the earliest after two complete communication cycles, ie at t = (n + 3) * T C , the switch has 4 in the example shown here, the time slot of the master synchronization telegram MST from the master 2 x detected and the cycle time T C of the master 2 x detected. Upon occurrence of the event that the cycle time T C is detected, the master detected signal 190 triggered at time t = T 190 .
Gemäß 11 wechselt
das System durch das Master-detected-Signal 190 für
das Zeitintervall t = (n + 3)·Tc bis t = (n + 104)·Tc
in den Zustand 200 „Send_MST_CP0_x". Der Umschalter 4 sendet
während der in diesem Zeitintervall liegenden einhundert
Kommuni kationszyklen das Master-Synchronisationstelegramm MST mit
der Phase CP0. Alle Slaves 3j fahren
ihre Antriebe 31j herunter und
senden in der durch den Umschalter 4 initiierten Phase
CP0 selber keine Telegramme. Die Signalweiterleitung zum zuletzt
aktiven Master 2x ist nun unterbrochen
und der Master 2x ist nun deaktiviert.
Mit Eintreten des Ereignisses, dass die einhundert Master-Synchronisationstelegramm
MST mit der Phase CP0 alle gesendet worden sind, wird das MST-sent-Signal 191 zum
Zeitpunkt t = T191 ausgelöst.According to 11 the system changes through the master detected signal 190 for the time interval t = (n + 3) · Tc to t = (n + 104) · Tc in the state 200 "Send_MST_CP0_x". The switcher 4 During the one hundred communication cycles in this time interval, the master synchronization telegram MST transmits the phase CP0. All slaves 3 y drive their drives 31 j down and send in through the switch 4 initiated phase CP0 itself no telegrams. The signal forwarding to the last active master 2 x is now interrupted and the master 2 x is now deactivated. Upon the occurrence of the event that the one hundred master sync telegram MST with the phase CP0 have all been sent, the MST sent signal 191 triggered at the time t = T 191 .
Ab
dem Zeitpunkt t = T191 befindet sich die
Ringschaltung 1 im Zustand 200 „Route_Master_y".
Der Master 2y kann zu einem beliebigen
Zeitpunkt t = Ty größer
oder gleich T191 beginnen, die Ringschaltung 1 neu zu
initialisieren und wird damit aktiviert.From the time t = T 191 is the ring circuit 1 in condition 200 "Route_Master_y". The master 2 y At any time t = T y greater than or equal to T 191 may begin, the ring circuit 1 to reinitialize and is activated.
13 zeigt
ein digitales Prinzipschaltbild für eine bevorzugte Ausführungsform
des Umschalters 4 der erfindungsgemäßen
Vorrichtung mit einem Multiplexer 6 und einem Demultiplexer 7 für
die Weiterleitung der elektrischen SERCOS Signale sowie mit einem
funktionalen Block 11 für die sichere Umschaltung.
Der funktionale Block 11 des Umschalters 4 dient
der Signalauswertung und -erzeugung, kurz auch „Signal_Evaluation"
genannt. Der funktionale Block 11 steuert den Multiplexer 6 und
den Demultiplexer 7 über das Kontrollsignal 100 wie
in 10 bereits beschrieben. 13 shows a digital block diagram for a preferred embodiment of the switch 4 the device according to the invention with a multiplexer 6 and a demultiplexer 7 for the forwarding of the electrical SERCOS signals as well as with a functional block 11 for safe switching. The functional block 11 of the switch 4 is used for signal evaluation and generation, also called "Signal_Evaluation." The functional block 11 controls the multiplexer 6 and the demultiplexer 7 over the control signal 100 as in 10 already described.
In
der erweiterten Digitalschaltung für die sichere Umschaltung
ist der funktionale Block 11 um einen MST-Detektor 90 für
die Zeitschlitzerfassung des jeweils aktiven Masters 2x und um einen MST-Sender 91 für das
Herunterfahren der Slaves 3j , j
= 1 bis n, erweitert. In der einfachen Ausführungsform
der erfindungsgemäßen Vorrichtung nach 10 entspricht
der funktionale Block 11 im Wesentlichen der Auswertungseinheit 92 der
bevorzugten Ausführungsform nach 13.In the advanced digital circuit for safe switching is the functional block 11 around an MST detector 90 for the time slot detection of the active master 2 x and an MST station 91 for shutting down the slaves 3 y , j = 1 to n, extended. In the simple embodiment of the device according to the invention 10 corresponds to the functional block 11 essentially the evaluation unit 92 the preferred embodiment according to 13 ,
Der
Ausgang 14 des MST-Senders 91 ist mit den zwei übrigen
Eingängen 613 und 614 des Multiplexers 6 verbunden,
um eine durch das Kontrollsignal 100 gesteuerte Signalweiterleitung
eines Flying-Master-Signals 140 (Sig_FMout)
des MST-Senders 91 an den ersten Slave 31 zu
gewährleisten.The exit 14 of the MST transmitter 91 is with the two remaining inputs 61 3 and 61 4 of the multiplexer 6 connected to one by the control signal 100 Controlled signal forwarding of a Flying Master signal 140 (Sig_FM out ) of the MST transmitter 91 to the first slave 3 1 to ensure.
Durch
ein Umschaltsignal 10 (Switch Signal) am Eingang 13 des
funktionalen Blocks 11 wird die Erfassung des Master-Synchronisationstelegramms
MST im MST-Detektor 90 gestartet. Das Kontrollsignal 100 bleibt
unverändert mit dem Wert „00" beziehungsweise „01"
gemäß 11. Nachdem
die Erfassung beendet ist, sendet der MST-Detektor 90 ein
Master-detected-Signal 190 (Sig_MST_detected) an die Auswertungseinheit 92 (Routing
Controller bzw. Route Ctrl) und an den MST-Sender 91.By a switching signal 10 (Switch signal) at the input 13 of the functional block 11 the acquisition of the master synchronization telegram MST in the MST detector 90 started. The control signal 100 remains unchanged with the value "00" or "01" according to 11 , After the acquisition is complete, the MST detector sends 90 a master detected signal 190 (Sig_MST_detected) to the evaluation unit 92 (Routing Controller or Route Ctrl) and to the MST transmitter 91 ,
Durch
das Master-detected-Signal 190 wird das höherwertige
Bit des Kontrollsignals 100 über die Auswertungseinheit 92 auf
den Wert „1" gesetzt und das niederwertige Bit bleibt unverändert.
Dadurch nimmt das Kontrollsignal 100 gemäß 11 den
Wert „10" beziehungsweise „11" an, und das Flying-Master-Signal 140 wird über
den Ausgang 14 an die Eingänge 613 und 614 und dann weiter an den ersten Slave 31 weitergeleitet gemäß den
Zeilen Z3 und Z4 der Tabelle 3. Ist der MST-Sender 91 aktiv,
wird an die Master 21 und 22 kein Signal weitergeleitet gemäß den
Zeilen Z3 und Z4 der nachfolgenden Tabelle 4. Die Antriebe 31j der Slaves 3j können
nun heruntergefahren werden.By the master detected signal 190 becomes the high order bit of the control signal 100 via the evaluation unit 92 is set to the value "1" and the low-order bit remains unchanged 100 according to 11 the value "10" or "11", and the Flying Master signal 140 will be over the exit 14 to the entrances 61 3 and 61 4 and then on to the first slave 3 1 forwarded according to lines Z3 and Z4 of Table 3. Is the MST transmitter 91 active, will be sent to the master 2 1 and 2 2 no signal forwarded according to lines Z3 and Z4 of Table 4 below. The drives 31 j the slaves 3 y can now be shut down.
Ist
das Herunterfahren der Antriebe 31j der
Slaves 3j beendet, sendet der MST-Sender 91 ein MST-sent-Signal 191 an
die Auswertungseinheit 92 (Routing Controller), welche
dann das höherwertige Bit des Kontrollsignals 100 auf
den Wert „0" zurücksetzt und das niederwertige
Bit invertiert, wodurch die Signale 122y des
jeweils anderen Masters 2y , an
den ersten Slave 31 , bzw. die Signale 132 des
letzten Slave 3n an den jeweils
anderen Master 2y werden. Das Kontrollsignal 100 hat
nun den Wert „00" beziehungsweise „01" und die
Umschaltung vom Master 2X auf den
anderen Master 2y ist abgeschlossen.Is the shutdown of the drives 31 j the slaves 3 y stopped, sends the MST transmitter 91 an MST sent signal 191 to the evaluation unit 92 (Routing Controller), which then the higher-order bit of the control signal 100 resets to the value "0" and inverts the least significant bit, causing the signals 122 y of the other master 2 y , to the first slave 3 1 , or the signals 132 of the last slave 3 n to the other master 2 y become. The control signal 100 now has the value "00" or "01" and the switchover from the master 2 X on the other master 2 y is closed.
Der
Multiplexer 6 für die bevorzugte Ausführungsform
der erfindungsgemäßen Vorrichtung mit der sicheren
Umschaltung hat die folgende Wahrheitstabelle 3: Eingänge Ausgang
63 411 412 613 614 43
Kontrollsignal 100 (Sig_Routeint) = „00" Signal 1221 (Sig_M1in) Signal 1222 Flying-Master-Signal 140 (Sig_FMout) F.
M.-Signal 140 Signal 131 (Sig_S1out) = Signal 1221 (Sig_M1in) Z1
Kontrollsignal 100 = „01" Signal 1221 Signal 1222 (Sig_M2in) F.
M.-Signal 140 F.
M.-Signal 140 Signal 131 = Signal 1222 (Sig_M2in) Z2
Kontrollsignal 100 = „10" Signal 1221 Signal 1222 F.
M.-Signal 140 F.
M.-Signal 140 Signal 131 = Signal 140 Z3
Kontrollsignal 100 = „11" Signal 1221 Signal 1222 F.
M.-Signal 140 F.
M.-Signal 140 Signal 131 = Signal 140 Z4
The multiplexer 6 for the preferred embodiment of the secure switching device according to the invention, the following truth table 3 has: inputs output
63 41 1 41 2 61 3 61 4 43
control signal 100 (Sig_Route int ) = "00" signal 122 1 (Sig_M1 in ) signal 2 Flying Master signal 140 (Sig_FM out ) FM signal 140 signal 131 (Sig_S1 out ) = signal 122 1 (Sig_M1 in ) Z1
control signal 100 = "01" signal 122 1 signal 2 (Sig_M2 in ) FM signal 140 FM signal 140 signal 131 = Signal 2 (Sig_M2 in ) Z2
control signal 100 = "10" signal 122 1 signal 2 FM signal 140 FM signal 140 signal 131 = Signal 140 Z3
control signal 100 = "11" signal 122 1 signal 2 FM signal 140 FM signal 140 signal 131 = Signal 140 Z4
In
allen Tabellen steht „0" für logisch 0, „1"
für logisch 1, „X" für einen beliebigen
logischen Wert eines Signals.In
all tables are "0" for logical 0, "1"
for logical 1, "X" for any
logical value of a signal.
Der
Demultiplexer 7 für die bevorzugte Ausführungsform
der erfindungsgemäßen Vorrichtung mit der sicheren
Umschaltung hat die folgende Wahrheitstabelle 4: Eingänge Ausgänge
73 44 421 422
Kontrollsignal 100 (Sig_Routeint) = „00" Signal 132 (Sig_Snin) Signal 1211 (Sig_M1out) =
Signal 132 Signal 1212 (Sig_M2out) = „0" Z1
Kontrollsignal 100 = „01" Signal 132 Signal 1211 = „0" Signal 1212 = Signal 132 Z2
Kontrollsignal 100 = „10" Signal 132 Signal 1211 = „0" Signal 1212 = „0" Z3
Kontrollsignal 100 = „11" Signal 132 Signal 1211 = „0" Signal 1212 = „0" Z4
The demultiplexer 7 for the preferred embodiment of the secure switching device according to the invention, the following truth table 4 has: inputs outputs
73 44 42 1 42 2
control signal 100 (Sig_Route int ) = "00" signal 132 (Sig_Sn in ) signal 121 1 (Sig_M1 out ) = signal 132 signal 121 2 (Sig_M2 out ) = "0" Z1
control signal 100 = "01" signal 132 signal 121 1 = "0" signal 121 2 = Signal 132 Z2
control signal 100 = "10" signal 132 signal 121 1 = "0" signal 121 2 = "0" Z3
control signal 100 = "11" signal 132 signal 121 1 = "0" signal 121 2 = "0" Z4
Der
Demultiplexer 7 verfügt zwar in der hier dargestellten
Ausführungsform über vier Ausgänge 421 , 422 , 723 und 724 .
Es sind jedoch nur die beiden Ausgänge 42x jeweils
mit dem Eingang 21x der Master 2x verbunden, da in der Ausführungsform
der bevorzugten Vorrichtung 1 nach 13 nur
zwei Master 2x verwendet werden.
Die verbleibenden Ausgänge 723 und 724 sind daher nicht verbunden, das heißt
irrelevant hinsichtlich der Funktion des Umschalters 4 für
diese Ausführungsform. Es ist jedoch für jeden
Fachmann selbstverständlich, dass die Ausgänge 723 und 724 in
analoger Weise mit weiteren Mastern 2x verbunden
werden können, wenn mehr als zwei Master 2x in
die Ringschaltung 1 eingebunden werden sollen, ohne dabei
den Schutzbereich der nachstehenden Ansprüche zu verlassen.
Bei Verwendung von mehr als zwei Mastern 2x sind
entsprechende Multiplexer 6 und Demultiplexer 7 mit
mehr Eingängen 41i beziehungsweise
mehr Ausgängen 42i zu
verwenden, und der funktionale Block 11 des Umschalters 4 ist
mit einem Kontrollsignal 100 aus mehr als zwei Bits einzurichten,
um die Anzahl der Schaltmöglichkeiten abbilden zu können.The demultiplexer 7 Although in the embodiment shown here has four outputs 42 1 . 42 2 . 72 3 and 72 4 , However, these are only the two outputs 42 x each with the entrance 21x the master 2 x connected, as in the embodiment of the preferred device 1 to 13 only two masters 2 x be used. The remaining outputs 72 3 and 72 4 are therefore not connected, that is irrelevant to the function of the switch 4 for this embodiment. However, it is obvious to any person skilled in the art that the outputs 72 3 and 72 4 in an analogous manner with other masters 2 x can be connected if more than two masters 2 x in the ring circuit 1 be included without departing from the scope of the following claims. When using more than two masters 2 x are corresponding multiplexers 6 and demultiplexer 7 with more inputs 41 i or more outputs 42 i to use, and the functional block 11 of the switch 4 is with a control signal 100 from more than two bits set up to map the number of switching options.
Über
den Ausgang 421 ist der Demultiplexer 7 mit
dem ersten Master 21 verbunden,
wobei der Demultiplexer 7 über seinen Ausgang 421 ein Signal 1211 (Sig_M1out) an den Empfänger 211 des ersten Masters 21 senden
kann.About the exit 42 1 is the demultiplexer 7 with the first master 2 1 connected, the demultiplexer 7 about his exit 42 1 a signal 121 1 (Sig_M1 out ) to the receiver 21 1 of the first master 2 1 can send.
Über
den Ausgang 422 ist der Demultiplexer 7 mit
dem zweiten beziehungsweise weiteren Master 22 verbunden,
wobei der Demultiplexer 7 über seinen Ausgang 422 ein Signal 1212 (Sig_M2out) an den Empfänger 212 des zweiten beziehungsweise weiteren
Masters 22 senden kann.About the exit 42 2 is the demultiplexer 7 with the second or further master 2 2 connected, the demultiplexer 7 about his exit 42 2 a signal 121 2 (Sig_M2 out) to the receiver 21 2 of the second or further masters 2 2 can send.
Im
Folgenden wird eine sichere Umschaltung von Master 21 auf Master 22 mittels
des Umschalters 4 der bevorzugten Ausführungsform
der erfindungsgemäßen Vorrichtung nach 13 dargestellt.The following is a safe switching of master 2 1 on master 2 2 by means of the switch 4 the preferred embodiment of the device according to the invention 13 shown.
Der
Ausgangszustand 200 ist gemäß 11 „Route_Master_1".
In diesem Zustand 200 hat das Kontrollsignal 100 den
Wert „00". Dadurch ist der Multiplexer 6 so konfiguriert,
dass er die Signale 1221 vom ersten Master 21 als Signale 131 (Sig_S1out) zum ersten Slave 31 gemäß Zeile
Z1 der Wahrheitstabelle 3 weiterleitet. Der Demultiplexer 7 ist
so konfiguriert, dass er die Signale 132 (Sig_Snin) vom letzten Slave 3n als
Signale 1211 (Sig_M1out)
zum ersten Master 21 weiterleitet
gemäß Zeile Z1 der Wahrheitstabelle 4.The initial state 200 is according to 11 "Route_Master_1" in this state 200 has the control signal 100 the value "00" .This is the multiplexer 6 configured to receive the signals 122 1 from the first master 2 1 as signals 131 (Sig_S1 out) to the first slave 3 1 according to line Z1 of the truth table 3 forwards. The demultiplexer 7 is configured to receive the signals 132 (Sig_Sn in ) from the last slave 3 n as signals 121 1 (Sig_M1 out ) to the first master 2 1 forwards the truth table according to line Z1 4 ,
Ein
am Eingang 13 des funktionalen Blocks 11 einkommendes
Umschaltsignal 10 löst gemäß 11 einen Übergang
des Zustands 200 von „Route_Master_1" in „Detect_MST_1"
aus. Wie für 12 beschrieben, kann das das
Umschaltsignal 10 auslösende Umschaltereignis
zu einem beliebigen Zeitpunkt im Kommunikationszyklus stattfinden.One at the entrance 13 of the functional block 11 incoming switching signal 10 triggers according to 11 a transition of state 200 from "Route_Master_1" to "Detect_MST_1". As for 12 described, this can be the switching signal 10 triggering switching event take place at any time in the communication cycle.
Im
Zustand 200 „Detect_MST_1" erfolgt gemäß 11 und
gemäß den Zeilen Z1 der Wahrheitstabellen 3 und 4 die
Signalweiterleitung wie im Zustand 200 „Route_Master_1".
Zusätzlich ist der MST-Detektor 90 aktiv und erfasst,
ausgelöst über ein Signal 194 (Sig_Ctrl_CMin) vom Ausgang 43 des Multiplexers 6 an
den Eingang 12 des funktionalen Blocks 11, den
Zeitschlitz des aktiven Masters 2x und
die Länge TC eines Kommunikationszyklus.In condition 200 "Detect_MST_1" is done according to 11 and according to the lines Z1 of the truth tables 3 and 4 the signal forwarding as in the state 200 "Route_Master_1." In addition, the MST detector is 90 active and detected, triggered by a signal 194 (Sig_Ctrl_CM in ) from the output 43 of the multiplexer 6 to the entrance 12 of the functional block 11 , the time slot of the active master 2 x and the length T C of a communication cycle.
Der
Zustand 200 „Detect_MST_1” wird gemäß 11 durch
ein von einem MST-detected-Ereignis ausgelöstes Master-detected-Signal 190 beendet.
Daraufhin erfolgt ein Zustandswechsel in den Zustand 200 „Send_MST_CP0_1".
Das Ereignis erfolgt gemäß 12 zum
Zeitpunkt t = T190 am Ende des zweiten vollständigen
Kommunikationszyklus nach dem Umschaltereignis mit dem Umschaltsignal 10.
Das Master-detected-Signal 190 wird vom MST-Detektor 90 erzeugt
und an die Auswertungseinheit 92 und den MST-Sender 91 gesendet.The state 200 "Detect_MST_1" is according to 11 by a master detected signal triggered by an MST detected event 190 completed. Thereupon, a state change takes place into the state 200 "Send_MST_CP0_1". The event occurs as described 12 at time t = T 190 at the end of the second complete communication cycle after the switching event with the switching signal 10 , The master detected signal 190 is from the MST detector 90 generated and to the evaluation unit 92 and the MST transmitter 91 Posted.
Im
Zustand 200 „Send_MST_CP0_1" werden die Antriebe
der Slaves 3j heruntergefahren.
Dazu wird vom MST-Sender 91 ein Flying-Master-Signal 140 erzeugt.
Der Multiplexer 6 ist so eingestellt, dass das erzeugte
Flying-Master-Signal 140 an den ersten Slave 31 weitergeleitet wird gemäß Zeile
Z3 der Tabelle 3. Der Demultiplexer 7 ist so eingestellt,
dass keine Signalweiterleitung an die beiden Master 2i erfolgt gemäß Zeile Z3
der Tabelle 4.In condition 200 "Send_MST_CP0_1" become the drives of the slaves 3 y shut down. This is from the MST transmitter 91 a Flying Master signal 140 generated. The multiplexer 6 is set so that the generated Flying Master signal 140 to the first slave 3 1 is forwarded according to line Z3 of Table 3. The demultiplexer 7 is set so that no signal forwarding to the two master 2 i takes place according to line Z3 of Table 4.
Der
Zustand 200 "Send_MST_CP0_1" wird durch ein MST-sent-Ereignis
beendet. Daraufhin erfolgt ein Übergang in den Zustand 200 „Route_Master_2"
gemäß 11. Das
MST-sent-Ereignis wird nach einhundert gesendeten Master-Synchronisationstelegrammen
MST mit der Kommunikationsphase CP0 zum Zeitpunkt t = T191 ausgelöst.
Das MST-sent-Ereignis löst ein MST-sent-Signal 191 aus,
welches vom MST-Sender 91 an die Auswertungseinheit 92 geschickt
wird.The state 200 Send_MST_CP0_1 is terminated by an MST sent event. Thereupon, a transition to the state takes place 200 According to "Route_Master_2" 11 , The MST sent event is triggered after one hundred transmitted master synchronization telegrams MST with the communication phase CP0 at the time t = T 191 . The MST sent event triggers an MST sent signal 191 out, which from the MST transmitter 91 to the evaluation unit 92 is sent.
Mit
dem Zustand 200 „Route_Master_2" ist der Endzustand
der Umschaltung erreicht. In diesem Zustand 200 hat das
Kontrollsignal 100 den Wert „01". Dadurch ist
der Multiplexer 6 gemäß Zeile Z2 der
Tabelle 3 so konfiguriert, das er die Signale 1222 vom
zweiten Master 22 als Signale 131 zum
ersten Slave 31 weiterleitet. Der
Demultiplexer 7 ist so konfiguriert, dass er die Signale 132 vom
letzten Slave 3n als Signale 1212 zum zweiten Master 22 weiterleitet
gemäß Zeile Z2 der Tabelle 4.With the condition 200 "Route_Master_2" has reached the final state of the changeover, in this state 200 has the control signal 100 the value "01." This is the multiplexer 6 According to line Z2 of Table 3, it configures the signals 2 from the second master 2 2 as signals 131 to the first slave 3 1 forwards. The demultiplexer 7 is configured to receive the signals 132 from the last slave 3 n as signals 121 2 to the second master 2 2 forwards according to row Z2 of Table 4.
Die
Umschaltung vom ersten Master 21 auf
den zweiten Master 22 ist damit
abgeschlossen. Die Umschaltung vom zweiten Master 22 auf
den ersten Master 21 geschieht
in analoger Weise wie oben beschrieben.Switching from the first master 2 1 to the second master 2 2 is finished. Switching from the second master 2 2 on the first master 2 1 happens in a similar manner as described above.
Mit
der erfindungsgemäßen Vorrichtung ist es möglich,
den SERCOS-Feldbus zwischen zwei Master-Steuerungen umzuschalten,
ohne dass ein Protokollfehler auftritt. So können beispielsweise
Tests bei der Neuentwicklung einer Master-Steuerung einfach durchgeführt
werden, indem zwischen der neuen Steuerung und einem Referenzsystem
mit Hilfe des Umschalters der erfindungsgemäßen
Vorrichtung gewechselt wird. Ebenso kann eine Fehlersuche bei der
Inbetriebnahme von Anlagen vereinfacht werden, indem zwischen einer bereits
lauffähigen und der zu testenden Steuerung gewechselt wird.
So kann die Diagnose und die Fehlersuche unterstützt und
dadurch Zeit und Geld gespart werden.With
the device according to the invention makes it possible
to switch the SERCOS fieldbus between two master controllers,
without a protocol error occurs. So, for example
Tests performed at the new development of a master control simply
Be by between the new controller and a reference system
with the help of the switch of the invention
Device is changed. Similarly, a troubleshooting in the
Commissioning of facilities can be simplified by placing between one already
executable and the controller to be tested is changed.
So the diagnosis and debugging can be supported and
This saves time and money.
In
den 1 bis 13 wurde der Stand der Technik
bzw. Ausführungsformen der erfindungsgemäßen
Vorrichtung dargestellt, die für die SERCOS I bzw. SERCOS
II Technologie geeignet sind. Wie oben bereits beschrieben, kombiniert
die neuere SERCOS III Technologie die bisherigen Vorteile von SERCOS
mit denen des Ethernets, für die ebenfalls ein geeigneter
Umschalter 4 anzugeben ist. Die folgenden Figurenbeschreibungen
stellen daher Ausführungsformen der erfindungsgemäßen
Vorrichtung dar, die für die SERCOS III Technologie und
damit auch für die bekannte Ethernet-Technologie geeignet
sind.In the 1 to 13 the state of the art or embodiments of the device according to the invention has been shown, which are suitable for the SERCOS I or SERCOS II technology. As above already described, the newer SERCOS III technology combines the previous advantages of SERCOS with those of the Ethernet, for which also a suitable switch is required 4 is to be specified. The following description of the figures therefore represent embodiments of the device according to the invention which are suitable for the SERCOS III technology and thus also for the known Ethernet technology.
14 zeigt
eine schematische Anschlusssicht einer einfachen SERCOS III und
Ethernet-geeigneten Ausführungsform der erfindungsgemäßen
Vorrichtung. Die physikalische bidirektionale Schaltung 8 weist
eine Linientopologie auf, betrachtet vom jeweils aktiven Master 21 oder 22 über
den erfindungsgemäßen Umschalter 4 und
weiter über die Slaves 31 , 32 , ..., 3n .
Die Leitungen des bidirektionalen Bussystems 5 sind beispielsweise Kupferleitungen,
die in beide Richtungen (birektional) Signale weiterleiten, angedeutet
in 14 durch die Pfeile in beiden Richtungen je Leitung. 14 shows a schematic connection view of a simple SERCOS III and Ethernet-suitable embodiment of the device according to the invention. The physical bidirectional circuit 8th has a line topology, as viewed from the active master 2 1 or 2 2 over the switch according to the invention 4 and continue via the slaves 3 1 . 3 2 , ..., 3 n , The lines of the bidirectional bus system 5 For example, copper lines that forward (birectional) signals in both directions are indicated in FIG 14 by the arrows in both directions per line.
Die
in den vorangehenden Figuren bereits beschriebenen Empfänger 211 , 212 , 311 , 312 ,
..., 31n , 411 , 412 sind in der Ausführungsform
nach 14 als Duplex-Anschlüsse (Ports) ausgestaltet, über
die bekanntermaßen eine bidirektionale Signalweiterleitung
möglich ist. Somit sind diese Empfänger auch gleichzeitig
als Sender verwendbar. Entsprechend sind umgekehrt die Sender 221 , 222 , 321 , 322 ,
..., 32n , 43 ebenfalls
als Duplex-Anschlüsse ausgestaltet und somit auch gleichzeitig
als Empfänger verwendbar. Durch die bidirektionale Eigenschaft
von Duplex-Anschlüssen kann eine einfache logische Ringschaltung 1 mit
dem jeweils aktiven Master 21 bzw. 22 aufgebaut werden, wie in den 15, 16 dargestellt
wird.The receivers already described in the preceding figures 21 1 . 21 2 . 31 1 . 31 2 , ..., 31 n . 41 1 . 41 2 are in the embodiment according to 14 designed as duplex ports (ports), over the known bidirectional signal forwarding is possible. Thus, these receivers can also be used simultaneously as a transmitter. Correspondingly, conversely, the transmitter 22 1 . 22 2 . 32 1 . 32 2 , ..., 32 n . 43 also designed as duplex ports and thus also used as a receiver at the same time. The bidirectional nature of duplex connections allows a simple logical ring circuit 1 with the respective active master 2 1 respectively. 2 2 be built, as in the 15 . 16 is pictured.
Der
erfindungsgemäße Umschalter 4 weist in
der hier dargestellten Ausführungsform je einen Duplex-Anschluss 41i zum jeweils aktiven Master 2i und je einen Duplex-Anschluss 43 zu
dem ersten Slave 31 auf.The switch according to the invention 4 In the embodiment shown here, each has a duplex connection 41 i to the active master 2 i and one duplex each 43 to the first slave 3 1 on.
15 zeigt
eine schematische Übertragungskanalsicht der bidirektionalen
Schaltung 8 nach 14, wobei
das Prinzip des Umschalters 4 als mechanischer Schalter
dargestellt ist und der erste Master 21 aktiv ist.
Das bidirektionale Bussystem 5 umfasst einen logischen
Hinkanal 81 für eine der beiden Richtungen der Signalweiterleitung
und einen logischen Rückkanal 82 für
die umgekehrte Richtung der Signalweiterleitung. 15 shows a schematic transmission channel view of the bidirectional circuit 8th to 14 , where the principle of the switch 4 is shown as a mechanical switch and the first master 2 1 is active. The bidirectional bus system 5 includes a logical hint channel 81 for one of the two directions of signal forwarding and a logical return channel 82 for the opposite direction of signal forwarding.
In
der dargestellten Stellung der Schaltung 8 erfolgt die
Signalweiterleitung des logischen Hinkanals 81 und des
logischen Rückkanals 82 für den ersten
Master 21 . Das Signal 132 für
den logischen Rückkanal 82 wird von den Slaves 3n , 3n-1 ,
..., 31 nur weitergeleitet. Es
erfolgt dabei keine Datenverarbeitung. Die Kanäle 81, 82 bilden
eine logische Ringschaltung 1 mit dem ersten Master 21 .In the illustrated position of the circuit 8th the signal forwarding of the logical Hinkanals takes place 81 and the logical return channel 82 for the first master 2 1 , The signal 132 for the logical return channel 82 is from the slaves 3 n . 3 n-1 , ..., 3 1 only forwarded. There is no data processing. The channels 81 . 82 form a logical ring circuit 1 with the first master 2 1 ,
16 zeigt
eine schematische Übertragungskanalsicht der Schaltung 8 nach 14,
wobei im Unterschied zu 15 nun
der zweite Master 22 aktiv ist,
da die Signalweiterleitung des logischen Hinkanals 81 und
des logischen Rückkanals 82 für den zweiten
Master 22 erfolgt. Die Kanäle 81, 82 bilden
nun eine logische Ringschaltung 1 mit dem zweiten Master 22 . 16 shows a schematic transmission channel view of the circuit 8th to 14 , unlike 15 now the second master 2 2 is active because the signal forwarding of the logical Hinkanals 81 and the logical return channel 82 for the second master 2 2 he follows. The channels 81 . 82 now form a logical ring circuit 1 with the second master 2 2 ,
17 zeigt
eine schematische Anschlusssicht einer bevorzugten und Ethernetgeeigneten
Ausführungsform der erfindungsgemäßen
Vorrichtung, wobei die physikalische bidirektionale Schaltung 8 im
Gegensatz zur Ausführungsform nach den 14 bis 16 keine
lineare, sondern ringförmige Topologie aufweist und dadurch
als logische Doppel-Ringschaltung 1 verwendbar ist, wie
in den 18, 19 dargestellt.
Dafür benötigt der Umschalter 4 zwei
(statt einem) Duplex-Anschlüsse 41i , 42i je Master 2i sowie
zwei (statt einen) Duplex-Anschlüsse 43, 44 für
die Slaves 31 , 32 ,
... 3n . 17 shows a schematic connection view of a preferred and Ethernet-suitable embodiment of the device according to the invention, wherein the physical bidirectional circuit 8th in contrast to the embodiment according to the 14 to 16 has no linear but annular topology and thus as a logical double ring circuit 1 is usable as in the 18 . 19 shown. This requires the switch 4 two (instead of one) duplex ports 41 i . 42 i each master 2 i and two (instead of one) duplex ports 43 . 44 for the slaves 3 1 . 3 2 , ... 3 n ,
18 zeigt
eine schematische Übertragungskanalsicht der Schaltung
nach 17, wobei das Prinzip des Umschalters 4 als
mechanischer Schalter dargestellt ist und der erste Master 21 aktiv ist. In der dargestellten Stellung
der Schaltung 8 erfolgt die Signalweiterleitung des Hinkanals 81 und
des Rückkanals 82 für den ersten Master 21 für den ersten logischen
Ring 1 (Primärkanal) und den zweiten logischen
Ring 1 (Sekundärkanal). Das Signal 132 für
den Rückkanal 82 des jeweils aktiven Rings 1 wird
von den Slaves 31 , 32 , ... 3n weitergeleitet.
Es erfolgt dabei keine Datenverarbeitung. Daraus ergibt sich die
logische Doppelringstruktur. 18 shows a schematic transmission channel view of the circuit 17 , where the principle of the switch 4 is shown as a mechanical switch and the first master 2 1 is active. In the illustrated position of the circuit 8th the signal forwarding of the channel takes place 81 and the return channel 82 for the first master 2 1 for the first logical ring 1 (Primary channel) and the second logical ring 1 (Secondary channel). The signal 132 for the return channel 82 of the active ring 1 is from the slaves 3 1 . 3 2 , ... 3 n forwarded. There is no data processing. This results in the logical double ring structure.
19 zeigt
eine schematische Übertragungskanalsicht der Schaltung
nach 17, wobei der zweite Master 22 aktiv
ist. In der dargestellten Stellung der Schaltung 8 erfolgt
die Signalweiterleitung des Hinkanals 81 und des Rückkanals 82 für
den zweiten Master 22 für
den ersten logischen Ring 1 (Primärkanal) und
den zweiten logischen Ring 1 (Sekundärkanal). 19 shows a schematic transmission channel view of the circuit 17 , where the second master 2 2 is active. In the illustrated position of the circuit 8th the signal forwarding of the channel takes place 81 and the return channel 82 for the second master 2 2 for the first logical ring 1 (Primary channel) and the second logical ring 1 (Secondary channel).
20 zeigt
ein Zustandsdiagramm mit den SERCOS III Kommunikationsphasen zum
Ablauf der Umschaltung zwischen zwei Mastern 21 , 22 mit dem Umschalter 4 der
einfa chen bzw. bevorzugten SERCOS III und Ethernet-geeigneten Ausführungsform
der erfindungsgemäßen Vorrichtung für
eine sichere Umschaltung (gemäß den 14 bis 19).
Im Unterschied zu 2 wechseln die Teilnehmer bei
einem Übertragungsfehler über die Error-Kommunikationspfade 64 in
den Zustand „Com Error", von dem aus die Teilnehmer in
den Zustand CP0 über den CP0-Com Error-Kommunikationspfad 66 wechseln
können. Aus dem Zustand CP0 kann die Kommunikation neu
initialisiert werden (Prinzip der „sicheren Umschaltung").
Deswegen muss der Umschalter 4 auf Basis der SERCOS III
Technologie keine weiteren Maßnahmen zur sicheren Umschaltung treffen. 20 shows a state diagram with the SERCOS III communication phases to the process of switching between two masters 2 1 . 2 2 with the switch 4 the simp chen or preferred SERCOS III and Ethernet-suitable embodiment of the device according to the invention for a safe switching (according to the 14 to 19 ). In contrast to 2 In the case of a transmission error, the subscribers change over the error communication paths 64 in the "Com Error" state, from which the participants switch to the state CP0 via the CP0-Com error communication path 66 can change. From the state CP0, the communication can be reinitialized (principle of "safe switching") 4 based on the SERCOS III technology, do not take any further measures for safe switching.
Die
Umschaltung erfolgt in 20 aufgrund der Ethernet-basierten
SERCOS III Technologie nicht opto-mechanisch.Switching takes place in 20 not opto-mechanical due to the Ethernet-based SERCOS III technology.
Abschließend
sei ganz besonders darauf hingewiesen, dass die Erfindung unter
Bezugnahme auf bevorzugte Ausführungsbeispiele beschrieben
wurde. Es ist jedoch für jeden Fachmann selbstverständlich,
dass Abwandlungen und Änderungen gemacht werden können,
ohne dabei den Schutzbereich der nachstehenden Ansprüche
zu verlassen. Es ist weiter zu berücksichtigen, dass die
Größenverhältnisse der einzelnen Elemente
in den Figuren zueinander lediglich zur besseren Darstellung so
gewählt werden und dass die realen Größenverhältnisse
der Elemente zueinander anders sein können, was jedoch
nicht relevant für den Gegenstand der Erfindung ist.Finally
be particularly noted that the invention under
Reference to preferred embodiments described
has been. However, it goes without saying for every expert
that modifications and changes can be made,
without thereby the scope of the following claims
to leave. It is further to be considered that the
Size ratios of the individual elements
in the figures to each other only for better illustration so
be chosen and that the real proportions
the elements may be different from each other, but what
not relevant to the subject matter of the invention.
AbkürzungenAbbreviations
SERCOS Geräte:SERCOS devices:
-
-
M1:M1:
-
erster SERCOS Master 21 first SERCOS Master 2 1
-
M2:M2:
-
zweiter beziehungsweise
weiterer SERCOS Master 22 second or further SERCOS Master 2 2
-
S1:S1:
-
erster SERCOS Slave 31 first SERCOS slave 3 1
-
Sn:Sn:
-
n-ter bzw. letzter
SERCOS Slave 3n nth or last SERCOS slave 3 n
-
Sw:sw:
-
SERCOS Umschalter 4 SERCOS switch 4
SERCOS Telegramme:SERCOS telegrams:
-
-
CPx:CPx:
-
Kommunikationsphase,
x = 0, 1, 2, 3, 4Communication phase,
x = 0, 1, 2, 3, 4
-
MST_CPx:MST_CPx:
-
Master Synchronisationstelegramm
mit beliebiger Kommunikationsphase CPxMaster synchronization telegram
with any communication phase CPx
-
AT:AT:
-
Antriebstelegramm
(Slave Telegramm)Drive telegram
(Slave telegram)
-
MDT:MDT:
-
Master DatentelegrammMaster data telegram
-
MST_M1_CPx:MST_M1_CPx:
-
Master Synchronisationstelegramm
des ersten Masters 21 mit beliebiger
Kommunikationsphase CPxMaster synchronization telegram of the first master 2 1 with any communication phase CPx
-
MST_M2_CPx:MST_M2_CPx:
-
Master Synchronisationstelegramm
des zweiten bzw. weiteren Masters 22 mit
beliebiger Kommunikationsphase CPxMaster synchronization telegram of the second or further master 2 2 with any communication phase CPx
-
MST_FM_CPO:MST_FM_CPO:
-
Master Synchronisationstelegramm
des Flying Masters des Umschalters 4 mit Kommunikationsphase
CP0Master synchronization telegram of the Flying Masters of the changeover switch 4 with communication phase CP0
-
MST_M1_CPO:MST_M1_CPO:
-
Master Synchronisationstelegramm
des ersten Masters 21 mit Kommunikationsphase
CP0Master synchronization telegram of the first master 2 1 with communication phase CP0
-
MST_M2_CPO:MST_M2_CPO:
-
Master Synchronisationstelegramm
des zweiten bzw. weiteren Masters 22 mit
Kommunikationsphase CP0Master synchronization telegram of the second or further master 2 2 with communication phase CP0
Signal-Eingänge:Signal inputs:
-
-
M1in:M1 in :
-
optischer bzw. elektrischer
Signal-Eingang 211 des ersten SERCOS
Masters 21 optical or electrical signal input 21 1 of the first SERCOS Masters 2 1
-
M2in:M2 in :
-
optischer bzw. elektrischer
Signal-Eingang 212 des zweiten
bzw. weiteren SERCOS Masters 22 optical or electrical signal input 21 2 of the second or further SERCOS Masters 2 2
-
S1in:S1 in :
-
optischer bzw. elektrischer
Signal-Eingang 311 des ersten SERCOS
Slaves 31 optical or electrical signal input 31 1 of the first SERCOS slave 3 1
-
Snin:Sn in :
-
optischer bzw. elektrischer
Signal-Eingang 31n des n-ten bzw.
letzten SERCOS Slaves 3n optical or electrical signal input 31 n of the nth or last SERCOS slave 3 n
-
Sw_M1in:Sw_M1 in :
-
optischer bzw. elektrischer
Signal-Eingang 411 des SERCOS Umschalters 4 für
das Ausgangssignal des ersten SERCOS Masters 21 optical or electrical signal input 41 1 of the SERCOS switch 4 for the output signal of the first SERCOS master 2 1
-
Sw_M2in:Sw_M2 in :
-
optischer bzw. elektrischer
Signal-Eingang 412 des SERCOS Umschalters 4 für
das Ausgangssignal des zweiten bzw. weiteren SERCOS Masters 22 optical or electrical signal input 41 2 of the SERCOS switch 4 for the output signal of the second or further SERCOS master 2 2
-
Sw_Snin: Sw_Sn in :
-
optischer bzw. elektrischer
Signal-Eingang 44 des SERCOS Umschalters 4 für
das Ausgangssignal des n-ten bzw. letzten SERCOS Slaves 3n optical or electrical signal input 44 of the SERCOS switch 4 for the output signal of the nth or last SERCOS slave 3 n
Signal-Ausgänge:Signal outputs:
-
-
M1out:M1 out :
-
optischer bzw. elektrischer
Signal-Ausgang 221 des ersten SERCOS
Masters 21 optical or electrical signal output 22 1 of the first SERCOS Masters 2 1
-
M2out:M2 out :
-
optischer bzw. elektrischer
Signal-Ausgang 222 des zweiten
bzw. weiteren SERCOS Masters 22 optical or electrical signal output 22 2 of the second or further SERCOS Masters 2 2
-
S1out:S1 out :
-
optischer bzw. elektrischer
Signal-Ausgang 321 des ersten SERCOS
Slaves 31 optical or electrical signal output 32 1 of the first SERCOS slave 3 1
-
Snout:Sn out :
-
optischer bzw. elektrischer
Signal-Ausgang 32n des n-ten bzw.
letzten SERCOS Slaves 3n optical or electrical signal output 32 n of the nth or last SERCOS slave 3 n
-
Sw_M1out:Sw_M1 out :
-
optischer bzw. elektrischer
Signal-Ausgang 421 des SERCOS Umschalters 4 für
das Eingangssignal des ersten SERCOS Masters 21 optical or electrical signal output 42 1 of the SERCOS switch 4 for the input signal of the first SERCOS master 2 1
-
Sw_M2out:Sw_M2 out :
-
optischer bzw. elektrischer
Signal-Ausgang 422 des SERCOS Umschalters 4 für
das Eingangssignal des zweiten bzw. weiteren SERCOS Masters 22 optical or electrical signal output 42 2 of the SERCOS switch 4 for the input signal of the second or further SERCOS Masters 2 2
-
Sw_S1out:Sw_S1 out :
-
optischer bzw. elektrischer
Signal-Ausgang 43 des SERCOS Umschalters 4 für
das Eingangssignal des ersten SERCOS Slaves 31 optical or electrical signal output 43 of the SERCOS switch 4 for the input signal of the first SERCOS slave 3 1
Eingangssignale:Input signals:
-
-
Sig_M1in:Sig_M1 in :
-
optisches bzw. elektrisches
Eingangssignal des SERCOS Umschalters 4, welches dem Ausgangssignal 1221 des ersten SERCOS Masters 21 entsprichtoptical or electrical input signal of the SERCOS switch 4 which is the output signal 122 1 of the first SERCOS Masters 2 1 corresponds to
-
Sig_M2in:Sig_M2 in :
-
optisches bzw. elektrisches
Eingangssignal des SERCOS Umschalters 4, welches dem Ausgangssignal 1222 des zweiten bzw. weiteren SERCOS Masters 22 entsprichtoptical or electrical input signal of the SERCOS switch 4 which is the output signal 2 of the second or further SERCOS Masters 2 2 corresponds to
-
Sig_Snin:Sig_Sn in :
-
optisches bzw. elektrisches
Eingangssignal des SERCOS Umschalters 4, welches dem Ausgangssignal 132 des
n-ten bzw. letzten SERCOS Slaves 3n entsprichtoptical or electrical input signal of the SERCOS switch 4 which is the output signal 132 of the nth or last SERCOS slave 3 n corresponds to
Ausgangssignale:Output signals:
-
-
Sig_M1out:Sig_M1 out :
-
optisches bzw. elektrisches
Ausgangssignal des SERCOS Umschalters 4, welches dem Eingangssignal 1211 des ersten SERCOS Masters 21 entsprichtoptical or electrical output signal of the SERCOS switch 4 which is the input signal 121 1 of the first SERCOS Masters 2 1 corresponds to
-
Sig_M2out:Sig_M2 out :
-
optisches bzw. elektrisches
Ausgangssignal des SERCOS Umschalters 4, welches dem Eingangssignal 1212 des zweiten SERCOS Masters 22 entsprichtoptical or electrical output signal of the SERCOS switch 4 which is the input signal 121 2 of the second SERCOS Masters 2 2 corresponds to
-
Sig_S1out:Sig_S1 out :
-
optisches bzw. elektrisches
Ausgangssignal des SERCOS Umschalters 4, welches dem Eingangssignal 131 des
ersten SERCOS Slaves 31 entsprichtoptical or electrical output signal of the SERCOS switch 4 which is the input signal 131 of the first SERCOS slave 3 1 corresponds to
Interne Module des SERCOS Umschalters 4:Internal modules of the SERCOS switch 4 :
-
-
Mux:Mux:
-
Multiplexer 6 (4
Eingänge auf 1 Ausgang)multiplexer 6 (4 inputs to 1 output)
-
Demux:Demux:
-
Demultiplexer 7 (1
Eingang auf 4 Ausgänge)demultiplexer 7 (1 input on 4 outputs)
-
Ctrl:Ctrl:
-
funktionaler Block 11 zur
Steuerung der einfachen bzw. sicheren Umschaltungfunctional block 11 for controlling simple or safe switching
-
MST-Detektor:MST detector:
-
Einheit 90 des
funktionalen Blocks 11 zur Auswertung des Signals des aktiven
Masters 2i unit 90 of the functional block 11 for evaluation of the signal of the active master 2 i
-
MST-Sender:MST transmitter:
-
Einheit 91 des
funktionalen Blocks 11 zur Generierung eines SERCOS Mastersignalsunit 91 of the functional block 11 for generating a SERCOS master signal
-
Route Ctrl:Route Ctrl:
-
Einheit 92 des
funktionalen Blocks 11 zur Auswertung der modulinternen
Signale und zur Steuerung der Signalweiterleitungunit 92 of the functional block 11 for the evaluation of the module-internal signals and for the control of the signal forwarding
Interne Signal-Eingänge des SERCOS
Umschalters 4:Internal signal inputs of the SERCOS switch 4 :
-
-
Mux_Routein:Mux_Route in :
-
Eingang 63 des
Multiplexers 6 für das Steuersignal des funktionalen
Blocks 11 entrance 63 of the multiplexer 6 for the control signal of the functional block 11
-
Demux_Routein:Demux_Route in :
-
Eingang 73 des
Demultiplexers 7 für das Steuersignal des funktionalen
Blocks 11 entrance 73 of the demultiplexer 7 for the control signal of the functional block 11
-
Switchin:Switch in :
-
Eingang 13 des
funktionalen Blocks 11 für das Umschaltsignal 10 entrance 13 of the functional block 11 for the switching signal 10
-
Ctrl_CMin:Ctrl_CM in :
-
Eingang 12 des
funktionalen Blocks 11 für das Ausgangsignal des
jeweils aktiven Masters 2i am Ausgang 43 des
Multiplexers 6 des Umschalters 4, wobei dieses
Ausgangssignal dem Eingangssignal des ersten Slaves 31 entsprichtentrance 12 of the functional block 11 for the output signal of the active master 2 i at the exit 43 of the multiplexer 6 of the switch 4 , wherein this output signal is the input signal of the first slave 3 1 corresponds to
Interne Signal-Ausgänge des SERCOS
Umschalters 4:Internal signal outputs of the SERCOS switch 4 :
-
-
Ctrl_Routeout:Ctrl_Route out :
-
Ausgang 15 des
funktionalen Blocks 11 für das Steuersignal zum
Multiplexer 6 und zum Demultiplexer 7 output 15 of the functional block 11 for the control signal to the multiplexer 6 and to the demultiplexer 7
-
Ctrl_FMout:Ctrl_FM out :
-
Ausgang 14 des
funktionalen Blocks 11 für das vom funktionalen
Blocks 11 generierte SERCOS Mastersignaloutput 14 of the functional block 11 for that of the functional block 11 Generated SERCOS master signal
Interne Signale des SERCOS Umschalters 4:Internal signals of the SERCOS switch 4 :
-
-
Sig_Routeint:Sig_Route int :
-
vom Ausgang 15 (Ctrl_Routeout) generiertes internes Kontrollsignal 100,
welches den Zustand der Signalweiterleitung repräsentiertfrom the exit 15 (Ctrl_Route out ) generated internal control signal 100 , which represents the state of the signal forwarding
-
Sig_FMout:Sig_FM out :
-
vom Ausgang 14 des
funktionalen Blocks 11 generiertes internes elektrisches Flying-Master-Signal 140 from the exit 14 of the functional block 11 Generated internal electrical Flying Master signal 140
-
Sig_MST_detectedint:Sig_MST_detected int :
-
internes Master-detected-Signal 190 vom
MST-Detektor 90 zur Auswertungseinheit 92 des
funktionalen Blocks 11, wobei das Signal das MST_detected
Ereignis während der Umschaltung dem Ausgang Ctrl_FMout 14 des funktionalen Blocks 11 generiertes
elektrisches SERCOS Mastersignalinternal master detected signal 190 from the MST detector 90 to the evaluation unit 92 of the functional block 11 wherein the signal is the MST_detected event during the switchover to the output Ctrl_FM out 14 of the functional block 11 Generated electrical SERCOS master signal
-
Sig_Switchin:Sig_Switch in :
-
repräsentiertrepresents
-
Sig_MST_sentint:Sig_MST_sent int :
-
internes Signal 191 vom
MST-Sender 91 zur Auswertungseinheit 92 des funktionalen Blocks 11,
welches das MST_sent Ereignis während der Umschaltung repräsentiertinternal signal 191 from the MST transmitter 91 to the evaluation unit 92 of the functional block 11 which represents the MST_sent event during the switchover
-
11
-
logische
Ringschaltunglogical
ring circuit
-
22
-
Mastermaster
-
2121
-
Empfänger
(Eingang) des Masters (Duplex-Anschluss)receiver
(Input) of the master (duplex connection)
-
2222
-
Sender
(Ausgang) des Masters (Duplex-Anschluss)transmitter
(Output) of the master (duplex connection)
-
33
-
Slave
(Antrieb)slave
(Drive)
-
3131
-
Empfänger
(Eingang) des Slaves (Duplex-Anschluss)receiver
(Input) of the slave (duplex connection)
-
3232
-
Sender
(Ausgang) des Slaves (Duplex-Anschluss)transmitter
(Output) of the slave (duplex connection)
-
44
-
Umschalterswitch
-
4141
-
Empfänger
(Eingang) des Umschalters (Duplex-Anschluss)receiver
(Input) of the changeover switch (duplex connection)
-
4242
-
Sender
(Ausgang) des Umschalters an Master (Duplex-Anschluss)transmitter
(Output) of the switch to master (duplex connection)
-
4343
-
Sender
(Ausgang) des Umschalters an Slave (Duplex-Anschluss)transmitter
(Output) of the switch to slave (duplex connection)
-
4444
-
Empfänger
(Eingang) des Umschalters von Slave (Duplex-Anschluss)receiver
(Input) of the switch of slave (duplex connection)
-
55
-
Bussystembus system
-
5757
-
DatenknotenpunktData hub
-
66
-
Multiplexermultiplexer
-
6161
-
Eingang
des Multiplexersentrance
of the multiplexer
-
6363
-
Eingang
des Multiplexersentrance
of the multiplexer
-
77
-
Demultiplexerdemultiplexer
-
7272
-
Ausgang
des Demultiplexersoutput
of the demultiplexer
-
7373
-
Eingang
des Demultiplexersentrance
of the demultiplexer
-
88th
-
bidirektionale
Schaltungbidirectional
circuit
-
8181
-
logischer
Hinkanallogically
forward channel
-
8282
-
logischer
Rückkanallogically
backchannel
-
9090
-
MST-Detektor
des funktionalen BlocksMST detector
of the functional block
-
9191
-
MST-Sender
des funktionalen BlocksMST transmitter
of the functional block
-
9292
-
Auswertungseinheit
des funktionalen Blocksevaluation unit
of the functional block
-
1010
-
Umschaltsignal
(Signal des Umschalters; Sig_Switchin)Switching signal (switch signal, Sig_Switch in )
-
1111
-
funktionaler
Block („Signal_Evaluation"; Kontrollblock)functional
Block ("Signal_Evaluation")
-
1212
-
erster
Eingang des funktionalen Blocks für das Ausgangssignal
des Multiplexersfirst
Input of the functional block for the output signal
of the multiplexer
-
1313
-
zweiter
Eingang des funktionalen Blocks für das Umschaltsignalsecond
Input of the functional block for the switching signal
-
1414
-
erster
Ausgang des funktionalen Blocks für das vom funktionalen
Block generierte SERCOS Mastersignal („Master CP0_out_Signal"
bzw. Flying Master Signals bzw. Sig_FMout)first output of the functional block of the functional block generated by the SERCOS master signal ( "master CP0_out_Signal" Flying or master signal or Sig_FM out)
-
1515
-
zweiter
Ausgang des funktionalen Blocks für das Kontrollsignal
zum Multiplexer und Demultiplexersecond
Output of the functional block for the control signal
to the multiplexer and demultiplexer
-
2020
-
opto-mechanische
Kopplungopto-mechanical
coupling
-
4040
-
opto-mechanische
Umschaltungopto-mechanical
change
-
400400
-
Ethernet-basierte
UmschaltungEthernet-based
change
-
6060
-
Initialisierungs-KommunikationspfadInitialization communication path
-
6262
-
Failsafe-KommunikationspfadFailsafe communication path
-
6464
-
Error-KommunikationspfadError communication path
-
6666
-
CP0-Com
Error-KommunikationspfadCP0-Com
Error communication path
-
100100
-
Kontrollsignal
vom funktionalen Block an Multiplexer und Demultiplexer (Sig_Routeint)Control signal from the functional block to multiplexer and demultiplexer (Sig_Route int )
-
121121
-
Signal
an Master (Sig_M1out, Sig_M2out)Signal to master (Sig_M1 out , Sig_M2 out )
-
122122
-
Signal
vom Master (Sig_M1in, Sig_M2in)Signal from master (Sig_M1 in , Sig_M2 in )
-
131131
-
Signal
an ersten Slave (Sig_S1out)Signal to first slave (Sig_S1 out )
-
132132
-
Signal
vom letzten Slave (Sig_Snin)Signal from the last slave (Sig_Sn in )
-
140140
-
Flying-Master-Signal
vom ersten Ausgang des funktionalen Blocks an den Multiplexer (Sig_FMout, Master_CP0_out_Signal)Flying Master signal from the first output of the functional block to the multiplexer (Sig_FM out , Master_CP0_out_Signal)
-
190190
-
Master-detected-Signal
vom MST-Detektor des funktionalen Blocks (Sig_MST_detectedint)Master-detected signal from the MST detector of the functional block (Sig_MST_detected int )
-
191191
-
MST-sent-Signal
vom MST-Sender des funktionalen Blocks an die Auswertungseinheit
des funktionalen Blocks (Sig_MST_sentint)MST-sent signal from the MST transmitter of the functional block to the evaluation unit of the functional block (Sig_MST_sent int )
-
194194
-
Master-in-Signal
vom Multiplexer an den ersten Eingang des funktionalen Blocks (Sig_Ctrl_CMin)Master-in signal from the multiplexer to the first input of the functional block (Sig_Ctrl_CM in )
-
200200
-
ZustandStatus
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.This list
The documents listed by the applicant have been automated
generated and is solely for better information
recorded by the reader. The list is not part of the German
Patent or utility model application. The DPMA takes over
no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
- DE 19815097
A1 [0008] - DE 19815097 A1 [0008]
Zitierte Nicht-PatentliteraturCited non-patent literature
-
- IEC 61491 [0003] - IEC 61491 [0003]
-
- EN 61491 [0003] - EN 61491 [0003]
-
- http://www.luxlink.com/products/os-3121.htm [0007] - http://www.luxlink.com/products/os-3121.htm [0007]
-
- http://www.electrostandards.com/switches-fiberoptic.htm [0007] - http://www.electrostandards.com/switches-fiberoptic.htm [0007]