EP0990199B1 - Regulating device - Google Patents

Regulating device Download PDF

Info

Publication number
EP0990199B1
EP0990199B1 EP98934784A EP98934784A EP0990199B1 EP 0990199 B1 EP0990199 B1 EP 0990199B1 EP 98934784 A EP98934784 A EP 98934784A EP 98934784 A EP98934784 A EP 98934784A EP 0990199 B1 EP0990199 B1 EP 0990199B1
Authority
EP
European Patent Office
Prior art keywords
semiconductor component
input
regulator
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP98934784A
Other languages
German (de)
French (fr)
Other versions
EP0990199A1 (en
Inventor
Frank-Lothar Schwertlein
Michael Lenz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP0990199A1 publication Critical patent/EP0990199A1/en
Application granted granted Critical
Publication of EP0990199B1 publication Critical patent/EP0990199B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Description

Die Erfindung betrifft eine Reglervorrichtung, und insbesondere eine Reglervorrichtung mit einer Darlington-Struktur mit geringer Restspannung für Regler mit einem sehr geringen Spannungsabfall.The invention relates to a controller device, and in particular a controller device with a Darlington structure low residual voltage for regulators with a very low Voltage drop.

Regler dienen der Stabilisierung eines Sollwertes, beispielsweise einer Ausgangsspannung oder eines Ausgangsstromes. Ein Stellglied, bei dem es sich üblicherweise um ein (Leistungs-) Halbleiterbauelement in Form eines Transistors handelt, wird durch eine Stellgröße beeinflußt, die aus der Differenz zwischen einem Istwert, z.B. einem bestimmten Bruchteil der Ausgangsspannung bzw. des Ausgangsstromes, und dem Sollwert, z.B. in Form einer Referenzspannung, abgeleitet wird.Controllers are used to stabilize a setpoint, for example an output voltage or an output current. On Actuator, which is usually a (power) Semiconductor component in the form of a transistor is influenced by a manipulated variable, which is the difference between an actual value, e.g. a certain fraction of the output voltage or the output current, and the setpoint, e.g. in the form of a reference voltage.

Stetige Regler lassen sich, je nach Anordnung des Stellgliedes als Serien- bzw. Längsregler oder als Parallelregler ausführen. Serienregler werden in der Praxis wesentlich häufiger eingesetzt als Parallelregler. Bei Serienregelung bzw. Serienstabilisierung liegt das Stellglied in Reihe zur Last, während es bei Parallelregelung bzw. Parallelstabilisierung parallel zur Last liegt. Parallelregler besitzen einen niedrigeren Wirkungsgrad als Serienregler, da sie auch im Leerlauf vollen Leistungsverbrauch aufweisen. Ein weiterer Nachteil von Parallelreglern gegenüber Serienreglern besteht darin, daß der als Stellglied eingesetzte Transistor die volle Ausgangsspannung aufnehmen muß.Continuous controllers can be set depending on the arrangement of the actuator Execute as series or series regulator or as parallel regulator. Series controllers are becoming much more common in practice used as parallel controller. With series control or series stabilization the actuator lies in line with the load while it parallel with parallel control or parallel stabilization burdensome. Parallel controllers have a lower one Efficiency as a series controller, since it is also idle have full power consumption. Another disadvantage of parallel controllers versus series controllers consists of that the transistor used as an actuator has the full output voltage must record.

Fig. 1 zeigt den prinzipiellen Aufbau eines üblichen stetigen Serienreglers. Der in Regler besitzt einen Eingang I und einen Ausgang Q. Zwischen den Eingang I und dem Ausgang Q ist als Stellglied ein erstes steuerbares Halbleiterbauelement T1 in Form eines pnp-Transistors geschaltet, dessen Emitter E1 mit dem Eingang I und dessen Kollektor C1 mit dem Ausgang Q verbunden ist. Der Steuer- bzw. Basisanschluß B1 des Halbleiterbauelements T1 ist an den Kollektor C2 eines zweiten Halbleiterbauelements T2 angeschlossen. Das zweite Halbleiterbauelement T2 ist komplementär zu dem ersten Halbleiterbauelement T1 und als npn-Transistor ausgebildet. Der Emitter E2 des zweiten Halbleiterbauelements T2 ist auf Masse M geschaltet. Der Steuer- bzw. Basisanschluß B2 des zweiten Halbleiterbauelements T2 ist an den Ausgang einer Vergleichsschaltung in Form eines Operationsverstärkers Op geschaltet, welcher einen an einem ersten Eingang (+) anliegende Sollwert-Referenzspannung Vref mit einer Istwert-Spannung vergleicht, die zwischen einem Widerstand R1 und einem Widerstand R2 eines Spannungsteilers abgegriffen wird. Durch den Spannungsteiler R1, R2 wird ein Teil der am Ausgang Q anliegenden Spannung als Istwert an den zweiten Eingang (-) der Vergleichsschaltung rückgekoppelt, wobei die Vergleichsschaltung den rückgekoppelten Istwert mit dem Sollwert, d.h. der am zweiten Eingang (+) anliegenden Referenzspannung vergleicht und ein entsprechendes Ansteuersignal an den Steueranschluß B2 des zweiten Halbleiterbauelements T2 abgibt. Das zweite Halbleiterbauelement T2 dient als Treiber und verstärkt in Abhängigkeit von dem Differenzsignal an den beiden Eingängen der Vergleichsschaltung Op den Steuerstrom an dem Steuer bzw. Basisanschluß des ersten Halbleiterbauelements T1.Fig. 1 shows the basic structure of a conventional continuous Serial controller. The controller has one input I and one Output Q. Between input I and output Q is a first controllable semiconductor component T1 as an actuator switched in the form of a pnp transistor, the emitter E1 with input I and its collector C1 with output Q connected is. The control or base connection B1 of the semiconductor component T1 is on the collector C2 of a second semiconductor component T2 connected. The second semiconductor device T2 is complementary to the first semiconductor device T1 and designed as an npn transistor. The emitter E2 of the second semiconductor component T2 is connected to ground M. The control or base connection B2 of the second semiconductor component T2 is at the output of a comparison circuit switched in the form of an operational amplifier Op, which a reference value reference voltage present at a first input (+) Compares Vref with an actual value voltage, the one between a resistor R1 and a resistor R2 Voltage divider is tapped. Through the voltage divider R1, R2 becomes a part of those present at output Q. Voltage as actual value at the second input (-) of the comparison circuit fed back, the comparison circuit the feedback actual value with the setpoint, i.e. the on second input (+) compares the applied reference voltage and a corresponding control signal to the control connection B2 of the second semiconductor device T2. The second Semiconductor device T2 serves as a driver and amplifies in Dependence on the difference signal at the two inputs the comparison circuit Op the control current at the control or Base connection of the first semiconductor component T1.

Dadurch wird die Ausgangsspannung VQ am Ausgang Q des Reglers abhängig von der Referenzspannung Vref und den Widerständen R1, R2 stabilisiert: VQ = Vref * (R1 + R2) / R2 This stabilizes the output voltage VQ at the output Q of the controller depending on the reference voltage Vref and the resistors R1, R2: VQ = Vref * (R1 + R2) / R2

Bei dem Fig. 1 gezeigten Regler, der auf Bipolarbasis hergestellt ist, ist ein pnp-Transistor als erstes Halbleiterbauelement T1 verwendet. Dieser ist üblicherweise als lateraler pnp-Transistor aufgebaut, d.h. als Bipolartransistor, bei dem Emitter, Basis und Kollektor horizontal bzw. lateral angeordnet sind und der Injektionsstrom vom Emitter zum Kollektor in lateraler Richtung entlang der Oberfläche eines Substrats fließt.In the Fig. 1 regulator shown, which is made on a bipolar basis is a pnp transistor as the first semiconductor device T1 used. This is usually more lateral pnp transistor built, i.e. as a bipolar transistor in which Emitter, base and collector arranged horizontally or laterally and the injection current from the emitter to the collector is in lateral direction along the surface of a substrate flows.

Die Herstellung von solchen lateralen pnp-Transistoren erfolgt üblicherweise durch eine Doppel-ISO-PNP-Technologie DOPL.Such lateral pnp transistors are manufactured usually through double ISO PNP technology DOPL.

Die lateralen pnp-Transistoren weisen allerdings eine relativ geringe Stromverstärkung auf, was zur Folge hat, daß der Steuerstrom des ersten als Stellglied dienenden Halbleiterbauelements T1 insbesondere bei hohen Eingangsspannungen hohe Verlustleistungen hervorruft. Der schlechte Wirkungsgrad und die damit verbundenen hohen Verlustleistungen machen es erforderlich derartige Regler zur Kühlung mit Leistungsgehäusen zu versehen. Die notwendigen Leistungsgehäuse sind teuer und erfordern erheblichen Raum, wodurch eine Miniaturisierung der Reglerschaltung verhindert wird.However, the lateral pnp transistors have a relative low current gain, with the result that the Control current of the first semiconductor component serving as an actuator T1 high especially at high input voltages Causes power losses. The poor efficiency and the associated high power losses make it necessary such controllers for cooling with power housings to provide. The necessary power housings are expensive and require significant space, thereby miniaturizing the Controller circuit is prevented.

Um diese Nachteile zu vermeiden werden daher neuerdings anstatt lateraler Strukturen für das erste Halbleiterbauelement T1 vertikale pnp-Transistoren verwendet. Diese besitzen insbesondere bei höheren Strömen deutlich höhere Stromverstärkungen als laterale pnp-Transistoren.In order to avoid these disadvantages, we are now instead of lateral structures for the first semiconductor component T1 vertical pnp transistors used. These have in particular at higher currents significantly higher current gains as lateral pnp transistors.

Der Einsatz von Darlington-Strukturen wird wegen der zu hohen Abfall bzw. Dropspannung, d.h. der Spannungsdifferenz zischen dem Emitter und dem Kollektor des Darlington-Transistors nicht praktiziert.The use of Darlington structures is too high Drop or drop voltage, i.e. hiss the voltage difference the emitter and collector of the Darlington transistor not practiced.

Ein Nachteil bei der Verwendung von vertikalen pnp-Transistoren besteht darin, daß zu deren Herstellung ein kostenintensiver Prozeß notwendig ist, der etwa 20-30% teurer ist als der Herstellungsprozeß für laterale pnp-Transistoren. Darüberhinaus sind vertikale pnp-Transistoren im Vergleich zu lateralen pnp-Transistoren wesentlich empfindlicher gegenüber Umwelteinflüssen, beispielsweise ESD-Einflüssen, und weniger robust.A disadvantage when using vertical pnp transistors is that it is expensive to manufacture Process is necessary, which is about 20-30% more expensive is as the manufacturing process for lateral pnp transistors. In addition, vertical pnp transistors are compared to lateral pnp transistors much more sensitive to Environmental influences, for example ESD influences, and less robust.

Es ist daher die Aufgabe der Erfindung eine Reglervorrichtung zu schaffen, die eine geringe Verlustleistung aufweist, robust ist und kostengünstig herstellbar ist.It is therefore the object of the invention to provide a control device to create, which has a low power dissipation, robust is and is inexpensive to manufacture.

Diese Aufgabe wird erfindungsgemäß die in Anspruch 1 definierte Reglervorrichtung gelöst, also durch eine Reglervorrichtung mit einem ersten steuerbaren Halbleiterbauelement, das einen mit dem Reglereingang verbundenen Eingangsanschluß, einen mit dem Reglerausgang verbundenen Ausgangsanschluß und einen Steueranschluß aufweist; einem mit dem Steueranschluß des ersten Halbleiterbauelements verbundenen zweiten Halbleiterbauelement, das einen Eingangsanschluß, einen Ausgangsanschluß und einen Steueranschluß aufweist; einer Vergleichseinrichtung, die einen ersten Eingang, einen zweiten Eingang und einen mit dem Steueranschluß des zweiten Halbleiterbauelements verbundenen Ausgang aufweist; wobei an den ersten Eingang eine Referenzspannung anlegbar ist und der zweite Eingang mit dem Reglerausgang verbunden ist; und einer Treibereinrichtung, die bei Überschreiten eines vorbestimmten Schwellenwertes durch ein am Reglereingang anliegendes Eingangssignal den Strom vom Steueranschluß des ersten Halbleiterbauelements teilweise zum Reglerausgang ableitet.According to the invention, this object is the one defined in claim 1 Controller device solved, that is, by a controller device with a first controllable semiconductor component, the one input connection connected to the controller input, an output connection connected to the controller output and has a control port; one with the control connection the second semiconductor component connected to the first semiconductor component, the one input port, one output port and has a control port; a comparison device, a first entrance, a second entrance and one with the control terminal of the second semiconductor device connected output; being at the first Input a reference voltage can be applied and the second Input is connected to the controller output; and a driver device, those when a predetermined one is exceeded Threshold value due to an input signal present at the controller input the current from the control terminal of the first semiconductor component partially derived to the controller output.

Der Erfindung liegt die Idee zugrunde, das erste Halbleiterbauelement ab einer vorbestimmten am Reglereingang anliegenden Grenzspannung bzw. Schwellenspannung als Darlington-Struktur zu betreiben und so die Stromverstärkung und den Wirkungsgrad des Reglers deutlich zu steigern.The invention is based on the idea of the first semiconductor component from a predetermined level at the controller input Limit voltage or threshold voltage as a Darlington structure to operate and so the current gain and Efficiency the controller significantly.

In den Unteransprüchen sind bevorzugte Weiterbildungen der erfindungsgemäßen Reglervorrichtung angegeben.Preferred further developments of the specified controller device according to the invention.

Gemäß einer bevorzugten Weiterbildung weist die Treibereinrichtung eine Stromspiegelschaltung auf. Dies bietet den besonderen Vorteil, daß die Stromverstärkung auf Werte begrenzt wird, bei der die Regelschleife stabil arbeitet.According to a preferred development, the driver device has a current mirror circuit. This offers the special Advantage that the current gain is limited to values at which the control loop works stably.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Stromspiegelschaltung ein drittes und ein viertes steuerbares Halbleiterbauelement auf, deren erste Hauptanschlüsse miteinander und mit dem Steueranschluß des ersten Halbleiterbauelements verbunden sind und deren Steueranschlüsse miteinander verbunden sind, wobei der zweite Hauptanschluß des dritten Halbleiterbauelements mit dem Reglerausgang und der zweite Hauptanschluß des vierten Halbleiterbauelements mit dem einen Hauptanschluß des zweiten Halbleiterbauelements verbunden ist.According to a further preferred development, the Current mirror circuit a third and a fourth controllable Semiconductor component on whose first main connections to each other and with the control connection of the first semiconductor component are connected and their control connections with each other are connected, the second main terminal of the third Semiconductor component with the controller output and the second Main connection of the fourth semiconductor component with one Main terminal of the second semiconductor device connected is.

Gemäß einer weiteren bevorzugten Weiterbildung ist eine Inversstrom-Sperreinrichtung zwischen dem Ausgangsanschluß des ersten steuerbaren Halbleiterbauelements und der Stromspiegelschaltung geschaltet. Dies bietet den besonderen Vorteil, daß ein Inversbetrieb der Stromspiegelschaltung bei niedriger und negativer Eingangsspannung am Reglereingang verhindert wird und eine Umschaltung vom Darlingtonbetrieb des ersten steuerbaren Halbleiterbauelements auf Normalbetrieb ermöglicht wird.According to a further preferred development, there is an inverse current blocking device between the output terminal of the first controllable semiconductor component and the current mirror circuit switched. This offers the particular advantage that an inverse operation of the current mirror circuit at lower and negative input voltage at the controller input prevented and a switch from Darlington operation of the first controllable semiconductor device enables normal operation becomes.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Inversstrom-Sperreinrichtung als Diode ausgebildet. Dies bietet den besonderen Vorteil einer leichten Integration mit den übrigen Halbleiterstrukturen. According to a further preferred development, the inverse current blocking device is designed as a diode. This offers the particular advantage of easy integration with the others Semiconductor structures.

Gemäß einer weiteren bevorzugten Weiterbildung sind die verbundenen Steueranschlüsse der Stromspiegelschaltung an den Steueranschluß des ersten Halbleiterbauelements und an den einen Hauptanschluß des zweiten Halbleiterbauelements angeschlossen.According to a further preferred development, the connected Control connections of the current mirror circuit to the Control connection of the first semiconductor device and to the a main terminal of the second semiconductor device connected.

Gemäß einer weiteren Weiterbildung ist zwischen den verbundenen Steueranschlüssen der Stromspiegelschaltung und dem Steueranschluß des ersten Halbleiterbauelements ein Widerstand oder eine aktive Stromquelle geschaltet.According to a further development is between the connected Control connections of the current mirror circuit and the control connection of the first semiconductor component is a resistor or an active power source.

Gemäß einer weiteren bevorzugten Weiterbildung ist zwischen dem Steueranschluß des ersten Halbleiterbauelements und dem Reglereingang ein Widerstand oder eine aktive Stromquelle geschaltet.According to a further preferred development, between the control connection of the first semiconductor component and the Controller input switched a resistor or an active current source.

Gemäß einer weiteren bevorzugten Weiterbildung ist das erste Halbleiterbauelement ein Lateral-pnp-Transistor.According to a further preferred development, the first is Semiconductor device a lateral pnp transistor.

Gemäß einer weiteren bevorzugten Weiterbildung sind die beiden Halbleiterbauelemente der Stromspiegelschaltung als pnp-Transistoren und das zweite Halbleiterbauelement als npn-Transistor ausgebildet.According to a further preferred development, the two are Semiconductor components of the current mirror circuit as pnp transistors and the second semiconductor component as an NPN transistor educated.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Vergleichseinrichtung ein Differenzverstärker.According to a further preferred development, the comparison device is a differential amplifier.

Gemäß einer weiteren bevorzugten Weiterbildung ist der Differenzverstärker ein Operationsverstärker.According to a further preferred development, the differential amplifier an operational amplifier.

Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Eingang der Vergleichseinrichtung über einen Spannungsteiler mit dem Reglerausgang verbunden. According to a further preferred development, the first is Input of the comparison device via a voltage divider connected to the controller output.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Referenzspannung einstellbar.According to a further preferred development, the reference voltage is adjustable.

Im weiteren wird die Erfindung anhand bevorzugter Ausführungsformen mit Bezug auf die beigefügten Zeichnungen näher erläutert.Furthermore, the invention is based on preferred embodiments with reference to the accompanying drawings explained.

Es zeigen:

Fig. 1
den Aufbau eines üblichen stetigen seriellen Reglers;
Fig. 2
den Aufbau einer bevorzugten Ausführungsform des erfindungsgemäßen Reglers; und
Fig. 3
die Verlustleistungen des bekannten stetigen seriellen Reglers gemäß Fig. 1 und des erfindungsgemäßen Reglers in Abhängigkeit der am Reglereingang anliegenden Spannung.
Show it:
Fig. 1
the construction of a standard continuous serial controller;
Fig. 2
the structure of a preferred embodiment of the controller according to the invention; and
Fig. 3
the power losses of the known continuous serial regulator according to FIG. 1 and the regulator according to the invention as a function of the voltage present at the regulator input.

Fig. 2 zeigt den Aufbau einer bevorzugten Ausführungsform des erfindungsgemäßen Reglers. Der Regler weist einen Reglereingang 1 und einen Reglerausgang 2 auf. Zwischen den Reglereingang 1 und den Reglerausgang 2 ist ein steuerbares Halbleiterbauelement 3 geschaltet. Bei dem in Fig. 2 gezeigten ersten steuerbaren Halbleiterbauelement 3 handelt es sich um einen bipolaren Lateral-pnp-Tranistor. Das erste Halbleiterbauelement 3 besitzt einen Eingangsanschluß 4, der mit dem Reglereingang 1 verbunden ist, und einen Ausgangsanschluß 5, der mit dem Reglerausgang 2 verbunden ist. Das Halbleiterbauelement 3 wird durch einen Steueranschluß 6 gesteuert. Der Steueranschluß 6 ist der Basisanschluß, der Eingangsanschluß 4 ist der Emitter und der Ausgangsanschluß ist der Kollektor dieses pnp-Transistors 3. Fig. 2 shows the structure of a preferred embodiment of the controller according to the invention. The controller has a controller input 1 and a controller output 2. Between the controller input 1 and the controller output 2 is a controllable semiconductor component 3 switched. In the first shown in Fig. 2 controllable semiconductor component 3 a bipolar lateral pnp transistor. The first semiconductor device 3 has an input terminal 4, which with the Controller input 1 is connected, and an output terminal 5, which is connected to controller output 2. The semiconductor device 3 is controlled by a control connection 6. The Control port 6 is the base port, the input port 4 is the emitter and the output terminal is the collector this pnp transistor 3.

An den Steueranschluß 6 des ersten Halbleiterbauelements 3 ist eine Treiberschaltung 40 in Form einer Stromspiegelschaltung 7 angeschlossen, die durch ein drittes steuerbares Halbleiterbauelement 8 und ein viertes steuerbares Halbleiterbauelement 12 gebildet ist. Das dritte Halbleiterbauelement 8 weist einen Steueranschluß 9, einen Eingangsanschluß 10 und einen Ausgangsanschluß 11 auf. Das vierte Halbleiterbauelement 12 weist einen Steueranschluß 13, einen Eingangsanschluß 14 und einen Ausgangsanschluß 15 auf. Die Steueranschlüsse 9, 13 des dritten Halbleiterbauelements 8 und des vierten Halbleiterbauelements 12 sind an einem Knotenpunkt 16 miteinander verbunden. Das dritte und vierte Halbleiterbauelement 8, 12 sind jeweils durch einen pnp-Transistor gebildet. Die Steueranschlüsse 9, 13 bilden jeweils die Basisanschlüsse, die Eingangsanschlüsse 10, 14 jeweils die Emitteranschlüsse und die Ausgangsanschlüsse 11,15 jeweils die Kollektoranschlüsse der pnp-Transistoren 8, 12.To the control connection 6 of the first semiconductor component 3 is a driver circuit 40 in the form of a current mirror circuit 7 connected by a third controllable semiconductor device 8 and a fourth controllable semiconductor component 12 is formed. The third semiconductor component 8 has a control terminal 9, an input terminal 10 and an output terminal 11. The fourth semiconductor device 12 has a control terminal 13, an input terminal 14 and an output terminal 15. The control connections 9, 13 of the third semiconductor component 8 and the fourth semiconductor component 12 are at a node 16 with each other connected. The third and fourth semiconductor component 8, 12 are each formed by a pnp transistor. The control connections 9, 13 each form the base connections, the input connections 10, 14 the emitter connections and the Output connections 11, 15 each the collector connections of the pnp transistors 8, 12.

Der Steueranschluß 6 des ersten Halbleiterbauelements 3 ist über einen Widerstand oder eine aktive Stromquelle 17 mit dem Reglereingang 1 und dem Eingangsanschluß 4 des ersten Halbleiteterbauelements 3 verbunden. Der Steueranschluß 6 ist ferner über einen Widerstand oder eine aktive Stromquelle 18 an den Knotenpunkt 16 und direkt an die Eingangsanschlüsse 10, 14 des dritten und vierten Halbleiterbauelements 8, 12 der Stromspiegelschaltung 7 angeschlossen.The control terminal 6 of the first semiconductor component 3 is via a resistor or an active current source 17 with the Controller input 1 and the input terminal 4 of the first semiconductor device 3 connected. The control connection 6 is also via a resistor or an active current source 18 to node 16 and directly to the input connections 10, 14 of the third and fourth semiconductor component 8, 12 the current mirror circuit 7 connected.

Der Ausgangsanschluß 11 ist an eine Inversstrom-Sperreinrichtung 19, die als Diode ausgebildet ist, angeschlossen. Die Anode der Diode 19 ist mit dem Ausgangsanschluß 11, d.h. dem Kollektor des dritten Halbleiterbauelements 8, und die Kathode der Diode 19 ist mit dem Ausgangsanschluß 5, d.h dem Kollektor des Lateral-pnp-Transistors 3, und mit dem Reglerausgang 2 verbunden. Die Inversstrom-Sperreinrichtung 19 verhindert einen Inversbetrieb des dritten Halbleiterbauelementes 8 bei niedrigen oder negativen Eingangsspannungen am Reglereingang 1 und ermöglicht die Umschaltung vom Darlington-Betrieb des Reglers in den Normal-Betrieb.The output terminal 11 is connected to an inverse current blocking device 19, which is designed as a diode, connected. The Anode of diode 19 is connected to output terminal 11, i.e. the Collector of the third semiconductor device 8, and the cathode the diode 19 is connected to the output terminal 5, i.e. the collector of the lateral pnp transistor 3, and with the controller output 2 connected. The inverse current blocking device 19 prevents an inverse operation of the third semiconductor component 8 with low or negative input voltages at the controller input 1 and enables switching from Darlington operation of the controller in normal operation.

Der Ausgangsanschluß 15 des vierten Halbleiterbauelementes 12 und der Knotenpunkt 16 der Stromspiegelschaltung 7 sind mit dem Eingangsanschluß 21 des zweiten Halbleiterbauelementes 20 verbunden. Das zweite Halbleiterbauelement 20 weist neben dem Eingangsanschluß 21 einen Steueranschluß 22 und einen Ausgangsanschluß 23 auf.The output terminal 15 of the fourth semiconductor component 12 and the node 16 of the current mirror circuit 7 are with the input terminal 21 of the second semiconductor component 20 connected. The second semiconductor component 20 has next to the Input terminal 21, a control terminal 22 and an output terminal 23 on.

Das zweite Halbleiterbauelement 20 ist als bipolarer npn-Transistor ausgebildet und komplementär zu dem ersten Halbleiterbauelement 3. Der Eingangsanschluß 21 wird durch den Kollektor, der Steueranschluß 22 durch die Basis und der Ausgangsanschluß 23 durch den Emitter des bipolaren npn-Transistors gebildet. Der Ausgangsanschluß 23 liegt auf Masse.The second semiconductor component 20 is a bipolar npn transistor formed and complementary to the first semiconductor device 3. The input terminal 21 is through the Collector, the control terminal 22 through the base and the output terminal 23 through the emitter of the bipolar npn transistor educated. The output terminal 23 is grounded.

Der Eingangsanschluß 22 des zweiten Halbleiterbauelementes 20 ist über eine Ansteuerleitung 24 mit dem Ausgang 26 einer Vergleichsschaltung 25, die durch einen Operationsverstärker gebildet wird, verbunden. Die Vergleichsschaltung 25 besitzt einen ersten nicht invertierenden Eingang 27 (+) und einen zweiten invertierenden Eingang 28 (-), wobei an dem ersten Eingang 27 eine Referenzspannung Vref anliegt und der zweite Eingang 28 über eine Rückkoppelleitung 29 mit einem Abgreifknotenpunkt 31 eines Spannungsteilers 30 verbunden ist. Der Abgreifknotenpunkt 31 liegt zwischen zwei in Reihe geschalteten Widerständen 32, 33, wobei der Spannungsteilerwiderstand 33 zwischen dem Abgreifknotenpunkt 31 und Masse geschaltet ist und der Spannungsteilerwiderstand 32 zwischen dem Abgreifpunkt 31 und dem Reglerausgang 2 angeordnet ist. The input terminal 22 of the second semiconductor component 20 is a via a control line 24 with the output 26 Comparison circuit 25 by an operational amplifier is formed, connected. The comparison circuit 25 has a first non-inverting input 27 (+) and one second inverting input 28 (-), being at the first Input 27 has a reference voltage Vref and the second Entrance 28 via a feedback line 29 with a tapping node 31 of a voltage divider 30 is connected. The Tapping node 31 lies between two series connected Resistors 32, 33, the voltage divider resistor 33 connected between the tapping node 31 and ground and the voltage divider resistor 32 between the tapping point 31 and the controller output 2 is arranged.

Durch den Spannungsteiler 30 wird ein Teil der am Reglerausgang 2 anliegenden Spannung über die Rückkoppelleitung 29 zu dem zweiten Eingang 28 der Vergleichsschaltung 25 rückgekoppelt.Through the voltage divider 30 is a part of the controller output 2 applied voltage via the feedback line 29 to the second input 28 of the comparison circuit 25 fed back.

Die Vergleichschaltung 25, die als Differenzverstärker ausgebildet ist, vergleicht den rückgekoppelten Ist-Spannungswert mit einen am ersten Eingang 27 anliegenden Referenz-bzw.Soll-Spannungswert und steuert in Abhängigkeit der zwischen den Eingängen 27,28 anliegenden Spannungsdifferenz über die Steuerleitung 24 den Steuersanschluß 22 des zweiten Halbleiterbaulementes 20. Das zweite Halbleiterbaulement 20 arbeitet als Stromverstärker bzw. Treiber und steuert den Basistrom am Steueranschluß 6 des ersten Halbleiterbauelements 3 in Abhängigkeit von der Spannungsdifferenz zwischen der Referenzspannung Vref und der abgegriffenen und rückgekoppelten Ausgangsspannung des Reglers.The comparison circuit 25, which is designed as a differential amplifier compares the feedback actual voltage value with a reference or target voltage value present at the first input 27 and controls depending on the between voltage difference applied to the inputs 27, 28 the control line 24 the control terminal 22 of the second semiconductor device 20. The second semiconductor device 20 works as a current amplifier or driver and controls the base current at the control connection 6 of the first semiconductor component 3 depending on the voltage difference between the reference voltage Vref and the tapped and fed back Output voltage of the regulator.

Die Stromspiegelschaltung 7 erzeugt aus einem Referenzstrom einen Konstantstrom und begrenzt die Stromverstärkung auf Werte bei der die Regelschleife stabil arbeitet.The current mirror circuit 7 generates from a reference current a constant current and limits the current gain Values at which the control loop works stably.

Überschreitet die am Reglereingang 1 anliegende Eingangsspannung Vi einen vorbestimmten Schwellenwert bzw. eine vorbestimmte Grenzspannung Vg, so wird ein Teil des am Steueranschluß 6 des ersten Halbleiterbauelements anliegenden Stroms durch die zwischen dem ersten Halbleiterbauelement 3 und dem zweiten Halbleiterbauelement 20 angeordnete Treibereinrichtung 40 direkt zum Reglerausgang 2 geleitet. Nach Überschreiten der Grenzspannung Vg schaltet das erste Halbleiterbauelement 3 vom normalen Betrieb auf Darlington-Betrieb um und bildet zusammen mit dem dritten Halbleiterbauelement 8 eine eine aus zwei Transistoren bestehende Darlington-Schaltung. Dadurch wird die Gesamtstromverstärkung erhöht. Exceeds the input voltage at controller input 1 Vi a predetermined threshold or a predetermined Limit voltage Vg, so becomes part of the control connection 6 of the first semiconductor component current applied by the between the first semiconductor device 3 and second semiconductor device 20 arranged driver device 40 passed directly to controller output 2. After exceeding the limit voltage Vg switches the first semiconductor component 3 from normal operation to Darlington operation at and forms a together with the third semiconductor device 8 a Darlington circuit consisting of two transistors. This increases the total current gain.

Der Leistungsverlust Pv in dem zweiten steuerbaren Halbleiterbauelement 20, wird bei Eingangsspannungen die über der Grenzspannung Vg liegen, im Vergleich zu einem herkömmlichen Regler nach dem Stand der Technik, erheblich herabgesetzt. Auf diese Weise entfällt die Notwendigkeit für eine aufwendige und platzraubende Kühlungseinrichtung bzw. für ein Leistungsgehäuse an dem erfindungsgemäßen Regler.The power loss Pv in the second controllable semiconductor component 20, the input voltage is higher than the Limit voltage Vg are compared to a conventional one Regulator according to the prior art, significantly reduced. In this way, the need for an elaborate and space-consuming cooling device or for a power housing on the controller according to the invention.

Fig. 3 zeigt den Leistungsverlustverlauf eines herkömmlichen Reglers und eines erfindungsgemäßen Reglers im Vergleich. Der Leistungsverlust Pv, der durch das Produkt aus Eingangsspannung Vi und der Stromstärke am Steueranschluß 6 des Lateral-pnp-Transistors in Fig. 3 bzw. des Transistors T1 in Fig. 1 bestimmt wird, steigt bei dem herkömmlichen Regler (I) mit zunehmender Eingangsspannung Vi linear an. Bei dem erfindungsgemäßen Regler (II) steigt die Verlustleistung bis zu einer Grenzspannung Vg ebenfalls linear an. Bei Erreichen der Grenzspannung Vg schaltet der erfindungsgemäße Regler von Normal-Betrieb auf Darlington-Betrieb um, der erforderlich Basisstrom und somit sie Verlustleistung sinken zunächst stark ab und steigen mit weiter zunehmender Eingangsspanung Vi linear jedoch mit einer geringeren Steigung als bei dem herkömmlichen Regler an.Fig. 3 shows the power loss curve of a conventional one Controller and a controller according to the invention in comparison. The Power loss Pv caused by the product of input voltage Vi and the current at the control terminal 6 of the lateral pnp transistor 3 and the transistor T1 in FIG. 1 is determined increases with the conventional controller (I) increasing input voltage Vi linear. In the inventive Controller (II) increases the power loss up to a limit voltage Vg also linear. Upon reaching the The regulator according to the invention switches limit voltage Vg from Normal operation to Darlington operation, which is required Base current and thus the power loss initially decrease decrease sharply and increase with increasing input voltage Vi linear, however, with a smaller slope than that conventional controller.

Die Erfindung ist nicht auf die geschilderte Ausführungsform beschränkt: Beispielsweise können die in Fig. 2 dargestellten bipolaren Transistoren durch Feldeffekttransistoren oder sonstige steuerbare Halbleiterbauelemente ersetzt werden. Desweiteren kann der Aufbau des Reglers zu dem in Fig. 2 gezeigten Aufbau komplementär sein, d.h. das erste, dritte und vierte Halbleiterbauelement 3, 8, 12 werden durch npn-Transistoren gebildet und das zweite Halbleiterbauelement 20 durch einen npn-Transistor. Die Referenzspannunung Vref ist bei einer weiteren Ausführungsform einstellbar. Schließlich ist die Treiberschaltung 40 nicht auf eine Stromspiegelschaltung beschränkt, sondern kann durch jegliche geeignete aktive oder passive Treiberschaltung gebildet sein.The invention is not based on the described embodiment limited: For example, the bipolar ones shown in FIG Transistors through field effect transistors or other controllable Semiconductor components are replaced. Furthermore can the structure of the controller is complementary to the structure shown in FIG. 2 be, i.e. the first, third and fourth semiconductor device 3, 8, 12 are formed by npn transistors and the second semiconductor device 20 by an NPN transistor. The reference voltage Vref is at another Embodiment adjustable. Finally, the driver circuit 40 not limited to a current mirror circuit, but can by any suitable active or passive Driver circuit be formed.

Claims (14)

  1. Regulator apparatus having:
    a first controllable semiconductor component (3), which has an input terminal (4) connected to the regulator input (1), an output terminal (5) connected to the regulator output (2), and a control terminal (6);
    a second semiconductor component (20), which is connected to the control terminal (6) of the first semiconductor component (3) and has an input terminal (21), an output terminal (23) and a control terminal (22);
    a comparison device (25), which has a first input (27), a second input (28) and an output (26) connected to the control terminal (22) of the second semiconductor component (20); where a reference voltage (Vref) can be applied to the first input (27) and the second input (28) is connected to the regulator output (2); and
    characterized by
    a driver device (40), which, when a predetermined threshold value (Vg) is exceeded by an input signal present at the regulator input (1), diverts part of the current from the control terminal (6) of the first semiconductor component (3) to the regulator output (2).
  2. Regulator apparatus according to Claim 1,
    characterized in that the driver device (40) has a current mirror circuit (7).
  3. Regulator apparatus according to Claim 2,
    characterized in that the current mirror circuit (7) has a third and a fourth controllable semiconductor component (8, 12), whose first main terminals (10, 14) are connected to one another and to the control terminal (6) of the first semiconductor component (3) and whose control terminals (9, 13) are connected to one another, the second main terminal (11) of the third semiconductor component (8) being connected to the regulator output (2) and the second main terminal (15) of the fourth semiconductor component (12) being connected to the one main terminal (21) of the second semiconductor component (20).
  4. Regulator apparatus according to one of the preceding claims, characterized in that an inverse current blocking device (19) is connected between the output terminal (5) of the first semiconductor component (3) and the current mirror circuit (7).
  5. Regulator apparatus according to Claim 4,
    characterized in that the inverse current blocking device (19) is a diode.
  6. Regulator apparatus according to one of Claims 3 to 5, characterized in that the connected control terminals (9, 13) are connected to the control terminal (6) of the first semiconductor component (3) and to the one main terminal (21) of the second semiconductor component (20).
  7. Regulator apparatus according to one of the preceding Claims 3 to 6, characterized in that a resistor (18) or an active current source is connected between the control terminals (9, 13) and the control terminal (6) of the first semiconductor component (3).
  8. Regulator apparatus according to one of the preceding claims, characterized in that a resistor (17) or an active current source is connected between the control terminal (6) of the first semiconductor component (3) and the regulator input (1).
  9. Regulator apparatus according to one of the preceding claims, characterized in that the first semiconductor component (3) is a lateral pnp transistor or a DMOS transistor.
  10. Regulator apparatus according to one of the preceding Claims 3 to 9, characterized in that the two semiconductor components (8, 12) of the current mirror circuit (7) are pnp transistors and the second semiconductor component (20) is an npn transistor.
  11. Regulator apparatus according to one of the preceding claims, characterized in that the comparison device (25) is a differential amplifier.
  12. Regulator apparatus according to Claim 11,
    characterized in that the differential amplifier is an operational amplifier.
  13. Regulator apparatus according to one of the preceding claims, characterized in that the second input (28) of the comparison device is connected to the regulator output (2) via a voltage divider (30).
  14. Regulator apparatus according to one of the preceding claims, characterized in that the reference voltage is adjustable.
EP98934784A 1997-06-18 1998-05-25 Regulating device Expired - Lifetime EP0990199B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19725841 1997-06-18
DE19725841 1997-06-18
PCT/DE1998/001420 WO1998058302A1 (en) 1997-06-18 1998-05-25 Regulating device

Publications (2)

Publication Number Publication Date
EP0990199A1 EP0990199A1 (en) 2000-04-05
EP0990199B1 true EP0990199B1 (en) 2001-11-07

Family

ID=7832894

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98934784A Expired - Lifetime EP0990199B1 (en) 1997-06-18 1998-05-25 Regulating device

Country Status (4)

Country Link
EP (1) EP0990199B1 (en)
JP (1) JP3425961B2 (en)
DE (1) DE59802077D1 (en)
WO (1) WO1998058302A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1521156A1 (en) * 2003-09-30 2005-04-06 Infineon Technologies AG Regulating system
DE102005011653A1 (en) * 2005-03-14 2006-09-28 Infineon Technologies Ag Circuit arrangement with a transistor with reduced reverse current

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10024515B4 (en) * 2000-05-18 2006-05-04 Infineon Technologies Ag Voltage regulator with a power transistor
JP7193777B2 (en) * 2018-11-22 2022-12-21 凸版印刷株式会社 Stabilized power supply with current limiting function

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227731B (en) * 1988-12-28 1991-05-06 Sgs Thomson Microelectronics VOLTAGE REGULATOR WITH VERY LOW VOLTAGE DROP, SUITABLE TO SUPPORT HIGH VOLTAGE TRANSITORS
US5191278A (en) * 1991-10-23 1993-03-02 International Business Machines Corporation High bandwidth low dropout linear regulator
US5625278A (en) * 1993-06-02 1997-04-29 Texas Instruments Incorporated Ultra-low drop-out monolithic voltage regulator
US5629609A (en) * 1994-03-08 1997-05-13 Texas Instruments Incorporated Method and apparatus for improving the drop-out voltage in a low drop out voltage regulator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1521156A1 (en) * 2003-09-30 2005-04-06 Infineon Technologies AG Regulating system
US7012410B2 (en) 2003-09-30 2006-03-14 Infineon Technologies Ag Regulating system
DE102005011653A1 (en) * 2005-03-14 2006-09-28 Infineon Technologies Ag Circuit arrangement with a transistor with reduced reverse current
DE102005011653B4 (en) * 2005-03-14 2007-12-06 Infineon Technologies Ag Circuit arrangement with a transistor with reduced reverse current
US7362157B2 (en) 2005-03-14 2008-04-22 Infineon Technologies Ag Circuit arrangement with a transistor having a reduced reverse current

Also Published As

Publication number Publication date
JP2002501648A (en) 2002-01-15
EP0990199A1 (en) 2000-04-05
WO1998058302A1 (en) 1998-12-23
JP3425961B2 (en) 2003-07-14
DE59802077D1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
DE3523400C2 (en) Circuit arrangement for a class AB output stage with a large oscillation range
DE69530905T2 (en) Circuit and method for voltage regulation
DE19530472B4 (en) Constant current circuit
DE2424812B2 (en) Amplifier with overcurrent protection
DE3626795A1 (en) INTERNAL SUPPLY VOLTAGE FOR AN INTEGRATED SEMICONDUCTOR CIRCUIT
EP1321843B1 (en) Current source circuit
DE112012000470T5 (en) Apparatus and method for Miller compensation in multi-stage amplifiers
DE10000224B4 (en) Power amplifier with a protection circuit
DE1812292B2 (en) CIRCUIT ARRANGEMENT FOR GAIN CONTROL
DE69815289T2 (en) VOLTAGE REGULATOR CIRCUITS AND SEMICONDUCTOR CIRCUIT
DE4137730C2 (en) Circuit arrangement integrated in a semiconductor circuit
DE2631916C3 (en) Differential amplifier made of MOS field effect transistors built on a semiconductor chip
EP0990199B1 (en) Regulating device
DE2250625B2 (en) Circuit arrangement for keeping a current supplied to a load constant
DE3545392C2 (en)
DE3545039A1 (en) VOLTAGE LIMIT CIRCUIT
EP0499657A1 (en) Integratable shunt regulator
EP1033809B1 (en) Differential amplifier
EP0523266B1 (en) Integratable current mirror
DE3615383A1 (en) A CIRCUIT TO SHIFT THE INPUT LEVEL OF A DIGITAL-ANALOG CONVERTER
EP0277377A1 (en) Current limiting circuit
EP0541164A1 (en) Amplifier
DE2820416A1 (en) SWITCH KEIS
EP0604485A1 (en) Device for generating intermediate voltages.
DE10054971B4 (en) Buffer circuit and holding circuit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19991206

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20010226

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IE IT

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: GERMAN

REF Corresponds to:

Ref document number: 59802077

Country of ref document: DE

Date of ref document: 20011213

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20020115

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030428

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IE

Payment date: 20030430

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040525

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040525

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20040525

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 19

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20170523

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20170526

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20170718

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 59802077

Country of ref document: DE