EP0931270A1 - Digital integration chain with correction of base potential - Google Patents

Digital integration chain with correction of base potential

Info

Publication number
EP0931270A1
EP0931270A1 EP97909382A EP97909382A EP0931270A1 EP 0931270 A1 EP0931270 A1 EP 0931270A1 EP 97909382 A EP97909382 A EP 97909382A EP 97909382 A EP97909382 A EP 97909382A EP 0931270 A1 EP0931270 A1 EP 0931270A1
Authority
EP
European Patent Office
Prior art keywords
signal
digital
pulse
value
absence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP97909382A
Other languages
German (de)
French (fr)
Inventor
Alain Chapuis
Claude Janin
Corinne Mestais
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0931270A1 publication Critical patent/EP0931270A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/17—Circuit arrangements not adapted to a particular type of detector

Definitions

  • the present invention relates to a digital signal integration chain.
  • Such a device can be used in particular for processing the signal from a photodetector such as a photomultiplier, for example.
  • a particular application of the invention can be the processing of the signals of the photomultipliers equipping a detection head of a gamma-camera.
  • a detection head of a gamma camera and in particular a detection head of a gamma camera of the Anger type comprises a scintillating crystal and a plurality of photomultipliers coupled to the crystal.
  • the signal from a photomultiplier does not present an electrical pulse but a continuous background.
  • the level of the continuous background can vary from one photomultiplier to another from the same detection head.
  • the photomultiplier signals are processed in a calculation unit capable of calculating the position of each event on the crystal and the energy of each event.
  • the calculation of the position of the interaction takes into account the relative importance of the pulses of the different photomultipliers of the detection head for each event.
  • the relative importance of the pulses in fact translates the distance separating the photomultipliers respectively from the place of the interaction.
  • the determination of the location of the interaction consists essentially of a barycentric weighting from the contributions of the photomultipliers having received scintillation light during the event.
  • the signals of these photomultipliers are integrated before being directed towards the calculation unit because of the time constant of decay of the light emitted in the crystal (for NaI (Tl) ⁇ 250 ns). This operation is performed by an integrator arranged between the photomultipliers and the calculation unit.
  • the calculation unit as well as the integrator, are generally designed to process numerical values.
  • the calculation unit can be a computer operating according to calculation software and the integrator can be a digital integrator.
  • an analog-digital converter is provided between each photomultiplier and its associated integrator in order to convert the analog signal of each photomultiplier into a digital signal formed by a succession of samples.
  • a photomultiplier When a photomultiplier receives scintillation light following an event, it delivers a pulse which is added to the basic potential.
  • Base potential is not a constant. It depends on the characteristics of each photomultiplier, and in particular on the gain of each photomultiplier. In addition, for the same photomultiplier, the basic potential can be subject to statistical fluctuations and change over time.
  • An object of the invention is to provide a solution to the problem set out above, that is to say the presence of a variable base potential in the signal of each photodetector or photomultiplier.
  • the term photodetector designates both a photomultiplier and a photodetector of the photodiode type or of the semiconductor type.
  • An object of the invention is also to propose a correction system making it possible to subtract from the signal delivered by the integration chain the basic potential of the photodetector which is connected to it.
  • Another aim is to propose a correction system capable of taking account of variations over time in the value of the base potential.
  • an aim is to propose an integration chain with a correction system requiring no adjustment to be adapted to a particular type of photodetector.
  • the invention more specifically relates to a chain of digital integration of the signal of at least 1 ⁇ s from a photodetector, comprising an analog-digital converter connected to the photodetector, for converting an analog signal from the photodetector into a corresponding digital signal, and a digital integrator connected to the analog to digital converter to provide at the output of the integration chain a sum signal established from said digital signal, characterized in that the integration chain also comprises means for correcting the sum signal as a function of a continuous value of the signal from the photodetector .
  • each photodetector is connected to an integration chain as defined above. All the integration chains can be linked to a common calculation unit to calculate the position and energy of events and possibly form an image.
  • the correction means can comprise means for detecting an absence of pulse in the signal from the photodetector and subtraction means for subtracting from the sum signal, a so-called correction sum value , established by the integrator in the absence of a pulse.
  • the correction sum corresponds to the integration of the photodetector output signal, in the absence of a pulse. This integration and the integration of the photodetector signal having pulses are carried out by the same integrator during an identical integration time.
  • the sum signal delivered to the output of the integrator is precisely equal to the correction sum.
  • the signal delivered at the output of the integration chain, that is to say after the subtraction means, is therefore substantially zero in the absence of a pulse.
  • the signal delivered at the output of the integration chain depends only on the energy of the pulse, regardless of the importance of the basic potential of the photodetector.
  • the integration chain of the invention may include a clock for controlling the analog-digital converter.
  • a single clock can also be used for a plurality of integration chains according to the invention.
  • the analog-digital converter controlled by the clock, provides a digital signal comprising a succession of samples. Samples are delivered in response to successive pulses of
  • the means for detecting an absence of pulse can include:
  • a shift register comprising a determined number n of positions, and capable of emitting a signal for detecting an absence of pulse when all the positions are in a validation state, the shift register being controlled by the clock for successively put in a validation state a positions of the shift register each time a sample of the digital signal is transmitted, and
  • - comparison means able to compare a digital value of each sample to the digital value of the previous sample in the succession of samples of the digital signal and able to send a reset register reset signal when the value of a sample differs from that of the previous sample by more than a predetermined amount;
  • reset of the shift register is meant putting all of its positions in a non-validation state.
  • the photodetector delivers a basic potential.
  • the digital signal supplied by the analog-digital converter is then characterized by a succession of samples of substantially equal low value. This characteristic succession of samples is designated by baseline in the remainder of the text.
  • the means for detecting the absence of pulses as described above operate by detecting a baseline comprising n successive samples of low and substantially equal values.
  • the values of the successive samples are considered to be substantially equal when they do not differ by more than a determined quantity which can be, for example, the value of the least significant bit (LSB).
  • LSB least significant bit
  • the digital integrator can be designed to carry out a sliding sum of a determined number m of samples, such as m ⁇ n.
  • the signal correction means then comprise a storage register for storing, in response to the absence of pulse detection signal, the value of a sum of m samples of the digital signal, known as correction sum, established during the no pulse in the digital signal.
  • the correction sum corresponds to a baseline (that is to say an absence of pulse)
  • the number m of samples taken into account to carry out the sliding sum is less than or equal the number n of samples defining a baseline.
  • the storage register can be provided to keep in memory the value of the correction sum established during an absence of pulse detection until the issuance of a new absence of pulse detection signal.
  • the comparison means can comprise a register for storing the value D (t) of at least part of a sample emitted during a clock pulse at an instant (t) up to a next clock pulse at an instant (t + 1), - a first comparator to compare at 1 instant
  • a logic gate connected to an output of the first and second comparator respectively, the gate being capable of emitting the reset signal of the shift register when the following two conditions are satisfied:
  • D (t + 1) of the sample By comparing the value D (t + 1) of the sample to both the value D (t) and the value D (t) +1, it is possible to ensure that the successive values of the line of base do not increase more than the value of the least significant bit (+1).
  • D (t) and D (t + 1) can be the value of the samples or only of a part of the samples comprising the least significant bits.
  • Figure 1 is a block diagram of a digital signal integration chain according to the invention.
  • FIG. 2 is a simplified diagram of means for detecting an absence of pulse, used in the integration chain according to FIG. 1. Description of embodiments
  • the digital integration chain in FIG. 1 has the general reference 10.
  • An input 12 of the chain 10 is connected to a photodetector 14 which in the example described is a photomultiplier.
  • the photomultiplier 14 delivers a current signal whose amplitude is proportional to the light flux it receives.
  • a photomultiplier In a gamma camera, such a photomultiplier emits a basic potential in the absence of an event. When it detects an event, the photomultiplier emits a pulse, added to the basic potential, the amplitude of which depends on the energy of the interaction of the event and the proximity of the photomultiplier to the place of the event.
  • An analog output signal from the photomultiplier 14 is sent to an analog-digital converter 16 of the integration chain 10 via a current-voltage converter 18.
  • the current-voltage converter 18, for example a preamplifier, can be provided to convert the current signal from the photomultiplier into a voltage signal applicable to the input of the analog-digital converter.
  • the analog-digital converter 16 is provided for converting the analog signal from the photomultiplier into a digital signal formed by a plurality of successive samples.
  • the analog-digital converter 16 samples the signal at each clock pulse supplied to it by a clock marked with the letter H in the figure.
  • the analog-digital converter 16 is, for example, a "flash" type converter operating with a high clock frequency, of the order of 10 to 20 MHz. Its resolution is, for example, 8 bits.
  • the digital signal from the analog-digital converter 16 is directed both to a digital integrator 20 and to means 22 for detecting the absence of a pulse in the signal supplied by the photomultiplier.
  • the integrator 20 makes it possible to carry out a sliding sum of the samples of the digital signal.
  • the photomultiplier At each instant, it delivers a sum signal equal to the sum of the last m samples delivered by the analog-digital converter.
  • the choice of the number m of samples of the sliding sum depends on the sampling frequency and on the time decay constant of the signal delivered by the photomultiplier.
  • the signal is integrated for a duration equal to 3 or 4 times the decay time constant of the signal delivered by the photomultiplier.
  • the integration time is then 1 ⁇ s for example.
  • the analog-digital converter delivers a sample every 100 ns, that is to say 10 samples for one pulse.
  • the sum signal calculated by the digital integrator is directed to an output 24 of the integration chain 10 via a subtractor 26.
  • the output 24 can for example be connected to a calculation unit 25 shown in phantom in Figure 1.
  • the subtractor 26 is designed to subtract from the sum signal a value called the correction sum.
  • the correction sum is the sliding sum of the basic potential of the photomultiplier on m samples, that is to say in this case on 10 samples, for example.
  • the correction sum is also established by the integrator 20.
  • the sliding sum made permanently by the integrator 20 is directed not only to the output 24, via the subtractor but also to a storage register 30
  • the storage register 30 is controlled by the means 22 for detecting the absence of pulses and stores the value of the sliding sum of the integrator each time it receives a signal for detecting the absence of pulses. The value of the stored sliding sum then constitutes the correction sum.
  • this sum is subtracted from the sum signal delivered by the integrator.
  • the signal delivered by the integration chain is substantially zero.
  • FIG. 2 shows in more detail the operation of the means 22 for detecting the absence of pulses.
  • An input terminal 50 of the means 22 for detecting the absence of pulses is connected to the analog-digital converter 16, not visible in FIG. 2, for receiving the digital signal.
  • a separator 51 is provided for directing the most significant bits of the samples to a first channel 52 and the least significant bits to a second channel 54.
  • the separation between most significant and least significant bits can be established according to criteria adapted to the envisaged application of the integration chain and according to the quality of the analog-digital converter used.
  • bits denoted bO, bl, b2, b3 and b4, of lower significance (2 °, 2 1 , 2 3 , 2 4 ) are the least significant bits and that the bits denoted b5, b6 and b7 (2 5 , 2 6 , 2 7 ) are the most significant bits.
  • the correction means also comprise a shift register 56.
  • This register comprises a determined number n of positions which may be in a validation state, for example the logic state 1, or in a non-validation state, for example logical state 0.
  • the number n of positions of the shift register is greater than or equal to the number of samples m used to carry out the sliding sum in the adder. As indicated previously, the absence of pulses is determined by the detection of a baseline. It is recalled that the baseline is defined as a succession of n sample values, positive, weak and equal to each other, except for coding noise, that is to say to a bit of least significant weight. The number n of values determining the presence of a baseline is equal to the number n of positions of the shift register 56. The shift register 56 is used as a counter.
  • the positions of the shift register are successively put into the validation state, one after the other, respectively in response to a synchronization signal from the clock H.
  • the positions of the shift register are reinitialized in a non-validation state when at least one of the criteria defining the baseline is not fulfilled.
  • the first criterion defining the baseline is verified from the first channel 52 which receives the most significant bits.
  • the first criterion defining the baseline is that of the succession of samples of low positive values. This criterion is satisfied when all the most significant bits, directed in the channel 52, are zero.
  • the channel 52 is connected to a reset terminal 58 of the shift register 56 by means of a NOR gate (NOR) 60, an AND gate (AND) 62 and a storage register 64.
  • the storage register 64 makes it possible to apply or not to the reset terminal 58 a reset pulse, as a function of the output of the AND gate 62, to each clock pulse. When one of the most significant bits is in logic state "1" a reset pulse is applied to terminal 58 and all the positions of shift register 56 are put in a non-validation state (logic state "0 ").
  • the storage register 64 and the channel 52 thus form part of a system for resetting the shift register within the meaning of the present invention.
  • the verification of the second criterion defining the baseline is carried out from line 54 which receives the least significant bits of the samples.
  • the verification of the second criterion is carried out by comparison means able to compare a numerical value of at least a part of each sample with the numerical value of a corresponding part of the previous sample.
  • the numerical value used for the comparison is the value of the least significant bits of each sample.
  • the comparison can also take place taking into account all the bits of each sample.
  • D (t) and D (t + 1) denote the numerical values of the least significant bits of samples at times (t) and (t + 1).
  • the comparison means comprise two comparators 70, 72 each having two inputs, respectively 70a, 70b and 72a, 72b and an output, respectively 70c, 72c.
  • the value D (t + 1) of each sample is applied respectively to an input 70b and 72a of the comparators 70 and 72.
  • a storage register 74 controlled by the clock H, is provided to keep in memory the value of D (t) corresponding to the sample at the previous clock time.
  • the value D (t) is applied to the input 70a of the comparator 70.
  • an operator 76 is provided to add to the sample D (t) a predetermined fixed value, in this case equal to +1.
  • a predetermined fixed value in this case equal to +1.
  • OR OR
  • the logic state of the door output changes to "0" which corresponds to a reset state.
  • This logic state is applied to the register 64 via the AND gate 62.
  • a reset pulse is then triggered and directed to the reset terminal 58 of the shift register 56.
  • an electrical connection 80 is provided between the output of door 62 and the storage register 74. This connection makes it possible to keep the value D (t) as a reference.
  • the shift register 56 When all the positions of the shift register 56 are in a validation state, the latter emits on its output 82 a validation signal indicating the presence of a baseline, that is to say the absence of pulse in the signal from the photomultiplier.
  • the output 82 is connected to the storage register 30 visible in FIG. 1.
  • the probability of baseline detection decreases with the increase in the number of events detected by the photomultiplier per unit of time. In the case of a gamma camera, this corresponds to the increase in the activity of the source exposed in front of the detection head.

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Measurement Of Radiation (AREA)

Abstract

The invention concerns a digital integration chain of a photodetector signal (14) comprising an analog-to-digital converter (16), and a digital integrator (20) connected to the analog-to-digital converter (16) for supplying a sum signal in an output (24) of the integration chain. The invention is characterised in that the integration chain further comprises means for correcting (22, 26, 30) the sum signal on the basis of a continuous value of the photodetector signal. The invention is useful for gamma-cameras.

Description

CHAINE D'INTEGRATION NUMERIQUE DE SIGNAL A CORRECTION DE POTENTIEL DE BASE DIGITAL SIGNAL INTEGRATION CHAIN WITH BASIC POTENTIAL CORRECTION
DESCRIPTIONDESCRIPTION
Domaine techniqueTechnical area
La présente invention concerne une chaîne d'intégration numérique de signal.The present invention relates to a digital signal integration chain.
Un tel dispositif peut être utilisé notamment pour le traitement du signal d'un photodétecteur tel qu'un photomultiplicateur, par exemple.Such a device can be used in particular for processing the signal from a photodetector such as a photomultiplier, for example.
Ainsi, une application particulière de l'invention peut être le traitement des signaux des photomultiplicateurs équipant une tête de détection d'une gamma-caméra. Les gamma-caméras, sensibles au rayonnement gamma, équipent de nombreux dispositifs d'imagerie médicale.Thus, a particular application of the invention can be the processing of the signals of the photomultipliers equipping a detection head of a gamma-camera. Gamma cameras, sensitive to gamma radiation, equip many medical imaging devices.
Etude de la technique antérieure Une tête de détection d'une gamma-caméra et notamment une tête de détection d'une gamma-caméra de type Anger comporte un cristal scintillateur et une pluralité de photomultiplicateurs couplés au cristal.STUDY OF THE PRIOR ART A detection head of a gamma camera and in particular a detection head of a gamma camera of the Anger type comprises a scintillating crystal and a plurality of photomultipliers coupled to the crystal.
Lorsqu'un rayonnement gamma atteint le cristal scintillateur, ce rayonnement est converti en photons lumineux. Les photons produits dans le cristal scintillateur de la gamma-caméra sont détectés par les photomultiplicateurs. Pour chaque événement, c'est-à- dire pour chaque interaction entre un rayonnement gamma (photon gamma) et le scintillateur, les photomultiplicateurs recevant des photons lumineux produits par l'interaction, délivrent une impulsion électrique. Ces impulsions électriques présentent chacune une amplitude proportionnelle à la quantité de lumière reçue par le photomultiplicateur correspondant. On peut se reporter à ce sujet aux documents (1) et (2) dont la référence est indiquée à la fin de la présente description.When gamma radiation reaches the scintillator crystal, this radiation is converted into light photons. The photons produced in the scintillator crystal of the gamma-camera are detected by the photomultipliers. For each event, that is to say for each interaction between a gamma ray (gamma photon) and the scintillator, the photomultipliers receiving light photons produced by the interaction, deliver an electrical pulse. These electrical pulses present each an amplitude proportional to the quantity of light received by the corresponding photomultiplier. Reference may be made to this subject in documents (1) and (2), the reference of which is indicated at the end of this description.
En l'absence d'événement, le signal d'un photomultiplicateur ne présente pas d'impulsion électrique mais un fond continu. Le niveau du fond continu peut varier d'un photomultiplicateur à l'autre d'une même tête de détection.In the absence of an event, the signal from a photomultiplier does not present an electrical pulse but a continuous background. The level of the continuous background can vary from one photomultiplier to another from the same detection head.
Les signaux des photomultiplicateurs sont traités dans une unité de calcul apte à calculer la position de chaque événement sur le cristal et l'énergie de chaque événement . Le calcul de la position de l'interaction tient compte de l'importance relative des impulsions des différents photomultiplicateurs de la tête de détection pour chaque événement. L'importance relative des impulsions traduit en effet la distance séparant respectivement les photomultiplicateurs du lieu de 1 ' interaction .The photomultiplier signals are processed in a calculation unit capable of calculating the position of each event on the crystal and the energy of each event. The calculation of the position of the interaction takes into account the relative importance of the pulses of the different photomultipliers of the detection head for each event. The relative importance of the pulses in fact translates the distance separating the photomultipliers respectively from the place of the interaction.
Ainsi, la détermination du lieu de l'interaction consiste pour l'essentiel en une pondération barycentrique à partir des contributions des photomultiplicateurs ayant reçu de la lumière de scintillation lors de l'événement.Thus, the determination of the location of the interaction consists essentially of a barycentric weighting from the contributions of the photomultipliers having received scintillation light during the event.
Pour tenir compte avec une bonne précision de la contribution de chaque photomultiplicateur, les signaux de ces photomultiplicateurs sont intégrés avant d'être dirigés vers l'unité de calcul à cause de la constante de temps de décroissance de la lumière émise dans le cristal (pour la NaI(Tl)~250 ns). Cette opération est effectuée par un intégrateur disposé entre les photomultiplicateurs et l'unité de calcul.To take into account with a good precision the contribution of each photomultiplier, the signals of these photomultipliers are integrated before being directed towards the calculation unit because of the time constant of decay of the light emitted in the crystal (for NaI (Tl) ~ 250 ns). This operation is performed by an integrator arranged between the photomultipliers and the calculation unit.
L'unité de calcul, de même que l'intégrateur, sont conçus généralement pour traiter des valeurs numériques. Par exemple, l'unité de calcul peut être un ordinateur fonctionnant selon un logiciel de calcul et l'intégrateur peut être un intégrateur numérique.The calculation unit, as well as the integrator, are generally designed to process numerical values. For example, the calculation unit can be a computer operating according to calculation software and the integrator can be a digital integrator.
A cet effet, un convertisseur analogique-numérique est prévu entre chaque photomultiplicateur et son intégrateur associé afin de convertir le signal analogique de chaque photomultiplicateur en un signal numérique formé d'une succession d'échantillons.To this end, an analog-digital converter is provided between each photomultiplier and its associated integrator in order to convert the analog signal of each photomultiplier into a digital signal formed by a succession of samples.
Comme indiqué précédemment, en l'absence d'événement, et par conséquent en l'absence d'impulsion à la sortie d'un photomultiplicateur, le signal délivré par ce photomultiplicateur n'est pas nul mais présente un fond continu désigné dans la suite du texte par "potentiel de base".As indicated previously, in the absence of event, and consequently in the absence of pulse at the output of a photomultiplier, the signal delivered by this photomultiplier is not zero but presents a continuous background designated in the following. text with "base potential".
Lorsqu'un photomultiplicateur reçoit de la lumière de scintillation suite à un événement, il délivre une impulsion qui se surajoute au potentiel de base.When a photomultiplier receives scintillation light following an event, it delivers a pulse which is added to the basic potential.
Le potentiel de base n'est pas une constante. Il dépend des caractéristiques de chaque photomultiplicateur, et notamment du gain de chaque photomultiplicateur. De plus, pour un même photomultiplicateur, le potentiel de base peut être sujet à des fluctuations statistiques et se modifier au cours du temps .Base potential is not a constant. It depends on the characteristics of each photomultiplier, and in particular on the gain of each photomultiplier. In addition, for the same photomultiplier, the basic potential can be subject to statistical fluctuations and change over time.
Il apparaît ainsi que les variations et les inégalités du potentiel de base des différents photomultiplicateurs sont une source d'imprécision notamment pour le calcul barycentrique du lieu des événements et le calcul de leur énergie. En effet, la contribution effective du signal d'un photomultiplicateur donné pour le calcul de la position ou de l'énergie d'un événement est entachée de l'incertitude sur le potentiel de base de ce photomultiplicateur.It thus appears that the variations and the inequalities of the basic potential of the various photomultipliers are a source of imprecision in particular for the barycentric calculation of the place of the events and the calculation of their energy. Indeed, the effective contribution of the signal of a given photomultiplier for the calculation of the position or the energy of an event is marred by the uncertainty on the basic potential of this photomultiplier.
Exposé de 1 ' inventionStatement of the invention
Un but de l'invention est d'apporter une solution au problème exposé ci-dessus, c'est-à-dire la présence d'un potentiel de base variable dans le signal de chaque photodétecteur ou photomultiplicateur. Dans la suite du texte, le terme photodétecteur désigne aussi bien un photomultiplicateur qu'un photodétecteur du type photodiode ou du type à semi-conducteur. Un but de l'invention est aussi de proposer un système de correction permettant de soustraire au signal délivré par la chaîne d'intégration le potentiel de base du photodétecteur qui y est relié.An object of the invention is to provide a solution to the problem set out above, that is to say the presence of a variable base potential in the signal of each photodetector or photomultiplier. In the remainder of the text, the term photodetector designates both a photomultiplier and a photodetector of the photodiode type or of the semiconductor type. An object of the invention is also to propose a correction system making it possible to subtract from the signal delivered by the integration chain the basic potential of the photodetector which is connected to it.
Un but est encore de proposer un système de correction capable de tenir compte de variations au cours du temps de la valeur du potentiel de base.Another aim is to propose a correction system capable of taking account of variations over time in the value of the base potential.
Un but est enfin de proposer une chaîne d'intégration avec un système de correction ne nécessitant aucun réglage pour être adapté à un type particulier de photodétecteur.Finally, an aim is to propose an integration chain with a correction system requiring no adjustment to be adapted to a particular type of photodetector.
Pour atteindre ces buts, l'invention a plus précisément pour objet une chaîne d'intégration numérique du signal d'au moins 1 μs issu d'un photodétecteur, comprenant un convertisseur analogique- numérique relié au photodétecteur, pour convertir un signal analogique provenant du photodétecteur en un signal numérique correspondant, et un intégrateur numérique relié au convertisseur analogique numérique pour fournir en sortie de la chaîne d'intégration un signal somme établi à partir dudit signal numérique, caractérisée en ce que la chaîne d'intégration comporte en outre des moyens de correction du signal somme en fonction d'une valeur continue du signal du photodétecteur.To achieve these goals, the invention more specifically relates to a chain of digital integration of the signal of at least 1 μs from a photodetector, comprising an analog-digital converter connected to the photodetector, for converting an analog signal from the photodetector into a corresponding digital signal, and a digital integrator connected to the analog to digital converter to provide at the output of the integration chain a sum signal established from said digital signal, characterized in that the integration chain also comprises means for correcting the sum signal as a function of a continuous value of the signal from the photodetector .
Dans la suite du texte, on considère un seul photodétecteur connecté au convertisseur analogique- numérique de la chaîne d'intégration. Par ailleurs, on peut noter que dans une gamma- caméra comprenant une pluralité de photodétecteurs, chaque photodétecteur est connecté à une chaîne d'intégration telle que définie ci-dessus. Toutes les chaînes d'intégration peuvent être reliées à une unité de calcul commune pour calculer la position et l'énergie des événements et éventuellement former une image .In the following text, we consider a single photodetector connected to the analog-digital converter of the integration chain. Furthermore, it can be noted that in a gamma camera comprising a plurality of photodetectors, each photodetector is connected to an integration chain as defined above. All the integration chains can be linked to a common calculation unit to calculate the position and energy of events and possibly form an image.
Selon une mise en oeuvre particulière de l'invention, les moyens de correction peuvent comporter des moyens de détection d'une absence d'impulsion dans le signal du photodétecteur et des moyens de soustraction pour soustraire au signal somme, une valeur dite somme de correction, établie par l'intégrateur en l'absence d'impulsion. La somme de correction correspond à l'intégration du signal de sortie du photodétecteur, en l'absence d'impulsion. Cette intégration et l'intégration du signal du photodétecteur présentant des impulsions sont effectuées par le même intégrateur pendant un temps d'intégration identique.According to a particular implementation of the invention, the correction means can comprise means for detecting an absence of pulse in the signal from the photodetector and subtraction means for subtracting from the sum signal, a so-called correction sum value , established by the integrator in the absence of a pulse. The correction sum corresponds to the integration of the photodetector output signal, in the absence of a pulse. This integration and the integration of the photodetector signal having pulses are carried out by the same integrator during an identical integration time.
En soustrayant au signal somme la somme de correction, il est possible de retirer dans le signal intégré délivré par la chaîne d'intégration la contribution du potentiel de base du photodétecteur.By subtracting from the sum signal the correction sum, it is possible to remove from the signal integrated delivered by the integration chain the contribution of the basic potential of the photodetector.
En particulier, en l'absence d'impulsion, le signal somme délivré à la sortie de 1 ' intégrateur est précisément égal à la somme de correction. Le signal délivré à la sortie de la chaîne d'intégration, c'est- à-dire après les moyens de soustraction, est donc sensiblement nul en l'absence d'impulsion.In particular, in the absence of a pulse, the sum signal delivered to the output of the integrator is precisely equal to the correction sum. The signal delivered at the output of the integration chain, that is to say after the subtraction means, is therefore substantially zero in the absence of a pulse.
Par ailleurs, en présence d'une impulsion, le signal délivré à la sortie de la chaîne d'intégration dépend uniquement de l'énergie de l'impulsion, indépendamment de l'importance du potentiel de base du photodétecteur .Furthermore, in the presence of a pulse, the signal delivered at the output of the integration chain depends only on the energy of the pulse, regardless of the importance of the basic potential of the photodetector.
La chaîne d'intégration de l'invention peut comporter une horloge de pilotage du convertisseur analogique-numérique. Une horloge unique peut par ailleurs être utilisée pour une pluralité de chaînes d'intégration conformes à l'invention.The integration chain of the invention may include a clock for controlling the analog-digital converter. A single clock can also be used for a plurality of integration chains according to the invention.
Le convertisseur analogique-numérique, piloté par l'horloge, fournit un signal numérique comportant une succession d'échantillons. Les échantillons sont délivrés en réponse à des impulsions successives deThe analog-digital converter, controlled by the clock, provides a digital signal comprising a succession of samples. Samples are delivered in response to successive pulses of
1 ' horloge .1 clock.
Selon une réalisation particulière de la chaîne d'intégration, les moyens de détection d'une absence d'impulsion peuvent comporter :According to a particular embodiment of the integration chain, the means for detecting an absence of pulse can include:
- un registre à décalage comportant un nombre déterminé n de positions, et apte à émettre un signal de détection d'une absence d'impulsion lorsque toutes les positions sont dans un état de validation, le registre à décalage étant piloté par l'horloge pour successivement mettre dans un état de validation une des positions du registre à décalage à chaque émission d'un échantillon du signal numérique, eta shift register comprising a determined number n of positions, and capable of emitting a signal for detecting an absence of pulse when all the positions are in a validation state, the shift register being controlled by the clock for successively put in a validation state a positions of the shift register each time a sample of the digital signal is transmitted, and
- des moyens de comparaison aptes à comparer une valeur numérique de chaque échantillon à la valeur numérique de l'échantillon précédent dans la succession d'échantillons du signal numérique et apte à émettre un signal de réinitialisation du registre à décalage lorsque la valeur d'un échantillon diffère de celle de l'échantillon précédent de plus d'une quantité prédéterminée ; et- comparison means able to compare a digital value of each sample to the digital value of the previous sample in the succession of samples of the digital signal and able to send a reset register reset signal when the value of a sample differs from that of the previous sample by more than a predetermined amount; and
- un système de réinitialisation du registre à décalage lorsqu'au moins un bit parmi un nombre prédéterminé de bits de poids fort d'un échantillon est non-nul.a system for resetting the shift register when at least one bit among a predetermined number of most significant bits of a sample is non-zero.
On entend par réinitialisation du registre à décalage le fait de mettre toutes ses positions dans un état de non validation.By reset of the shift register is meant putting all of its positions in a non-validation state.
Comme indiqué précédemment, en l'absence d'impulsions, le photodétecteur délivre un potentiel de base. Le signal numérique fourni par le convertisseur analogique-numérique est alors caractérisé par une succession d'échantillons de valeur faible sensiblement égale. Cette succession d'échantillons caractéristique est désignée par ligne de base dans la suite du texte.As indicated previously, in the absence of pulses, the photodetector delivers a basic potential. The digital signal supplied by the analog-digital converter is then characterized by a succession of samples of substantially equal low value. This characteristic succession of samples is designated by baseline in the remainder of the text.
Les moyens de détection d'absence d'impulsions tels que décrits ci-dessus fonctionnent en détectant une ligne de base comportant n échantillons successifs de valeurs faibles et sensiblement égales.The means for detecting the absence of pulses as described above operate by detecting a baseline comprising n successive samples of low and substantially equal values.
Les valeurs des échantillons successifs sont considérées comme sensiblement égales lorsqu'elles ne différent pas de plus d'une quantité déterminée qui peut être, par exemple, la valeur du bit de plus faible poids (LSB) .The values of the successive samples are considered to be substantially equal when they do not differ by more than a determined quantity which can be, for example, the value of the least significant bit (LSB).
Dans une construction particulière de la chaîne d'intégration, l'intégrateur numérique peut être conçu pour effectuer une somme glissante d'un nombre déterminé m d'échantillons, tel que m<n. Les moyens de correction du signal comportent alors un registre de stockage pour mémoriser, en réponse au signal de détection d'absence d'impulsion, la valeur d'une somme de m échantillons du signal numérique, dite somme de correction, établie pendant l'absence d'impulsion dans le signal numérique. Pour s'assurer que la somme de correction correspond bien à une ligne de base (c'est-à-dire à une absence d'impulsion), le nombre m d'échantillons pris en compte pour effectuer la somme glissante est inférieur ou égal au nombre n d'échantillons définissant une ligne de base.In a particular construction of the chain of integration, the digital integrator can be designed to carry out a sliding sum of a determined number m of samples, such as m <n. The signal correction means then comprise a storage register for storing, in response to the absence of pulse detection signal, the value of a sum of m samples of the digital signal, known as correction sum, established during the no pulse in the digital signal. To ensure that the correction sum corresponds to a baseline (that is to say an absence of pulse), the number m of samples taken into account to carry out the sliding sum is less than or equal the number n of samples defining a baseline.
Le registre de stockage peut être prévu pour garder en mémoire la valeur de la somme de correction établie lors d'une détection d'absence d'impulsion jusqu'à l'émission d'un nouveau signal de détection d'absence d'impulsion.The storage register can be provided to keep in memory the value of the correction sum established during an absence of pulse detection until the issuance of a new absence of pulse detection signal.
En renouvelant ainsi la valeur de la somme de correction lors de chaque détection d'absence d'impulsion, c'est-à-dire à chaque détection de ligne de base, il est possible de tenir compte de l'évolution et des modifications dans le temps du potentiel de base .By thus renewing the value of the correction sum during each detection of absence of pulse, that is to say at each detection of baseline, it is possible to take into account the evolution and modifications in the time of base potential.
Selon un aspect particulier, les moyens de comparaison peuvent comporter un registre de stockage de la valeur D(t) d'au moins une partie d'un échantillon émis lors d'une impulsion d'horloge à un instant (t) jusqu'à une prochaine impulsion d'horloge à un instant (t+1) , - un premier comparateur pour comparer à 1 ' instantAccording to a particular aspect, the comparison means can comprise a register for storing the value D (t) of at least part of a sample emitted during a clock pulse at an instant (t) up to a next clock pulse at an instant (t + 1), - a first comparator to compare at 1 instant
(t+1) la valeur D(t+1) d'au moins une partie d'un échantillon suivant émis à l'instant (t+1), à la valeur D (t ) , et - un deuxième comparateur pour comparer à 1 ' instant (t+1) la valeur D(t+1) à la valeur D(t)+1, et(t + 1) the value D (t + 1) of at least part of a next sample sent at the instant (t + 1), to the value D (t), and - a second comparator to compare at 1 instant (t + 1) the value D (t + 1) to the value D (t) +1, and
- une porte logique reliée à une sortie respectivement du premier et deuxième comparateur, la porte étant apte à émettre le signal de réinitialisation du registre à décalage lorsque les deux conditions suivantes sont vérifiées :a logic gate connected to an output of the first and second comparator respectively, the gate being capable of emitting the reset signal of the shift register when the following two conditions are satisfied:
En comparant la valeur D(t+1) de l'échantillon à la fois à la valeur D(t) et à la valeur D(t)+1, il est possible de s'assurer que les valeurs successives de la ligne de base n'augmentent pas de plus de la valeur du bit de poids le plus faible (+1). D(t) et D(t+1) peuvent être la valeur des échantillons ou seulement d'une partie des échantillons comportant les bits de poids faible. By comparing the value D (t + 1) of the sample to both the value D (t) and the value D (t) +1, it is possible to ensure that the successive values of the line of base do not increase more than the value of the least significant bit (+1). D (t) and D (t + 1) can be the value of the samples or only of a part of the samples comprising the least significant bits.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description qui suit, en référence aux dessins annexés, donnée à titre purement illustratif et non limitatif.Other characteristics and advantages of the present invention will emerge from the description which follows, with reference to the appended drawings, given purely by way of non-limiting illustration.
Brève description des dessinsBrief description of the drawings
La figure 1 est un schéma de principe d'une chaîne d'intégration numérique de signal conforme à l'invention.Figure 1 is a block diagram of a digital signal integration chain according to the invention.
La figure 2 est un schéma simplifié de moyens de détection d'une absence d'impulsion, utilisés dans la chaîne d'intégration conforme à la figure 1. Description de modes de réalisationFIG. 2 is a simplified diagram of means for detecting an absence of pulse, used in the integration chain according to FIG. 1. Description of embodiments
La chaîne d'intégration numérique porte, sur la figure 1, la référence générale 10. Une entrée 12 de la chaîne 10 est reliée à un photodétecteur 14 qui dans l'exemple décrit est un photomultiplicateur.The digital integration chain in FIG. 1 has the general reference 10. An input 12 of the chain 10 is connected to a photodetector 14 which in the example described is a photomultiplier.
Le photomultiplicateur 14 délivre un signal en courant dont l'amplitude est proportionnelle au flux lumineux qu'il reçoit. Dans une gamma-caméra, un tel photomultiplicateur émet un potentiel de base en l'absence d'événement. Lorsqu'il détecte un événement, le photomultiplicateur émet une impulsion, ajoutée au potentiel de base, dont l'amplitude dépend de l'énergie de l'interaction de l'événement et de la proximité du photomultiplicateur du lieu de l'événement.The photomultiplier 14 delivers a current signal whose amplitude is proportional to the light flux it receives. In a gamma camera, such a photomultiplier emits a basic potential in the absence of an event. When it detects an event, the photomultiplier emits a pulse, added to the basic potential, the amplitude of which depends on the energy of the interaction of the event and the proximity of the photomultiplier to the place of the event.
Un signal analogique de sortie du photomultiplicateur 14 est dirigé vers un convertisseur analogique-numérique 16 de la chaîne d'intégration 10 par l'intermédiaire d'un convertisseur courant-tension 18. Le convertisseur courant-tension 18, par exemple un préamplificateur, peut être prévu pour convertir le signal en courant du photomultiplicateur en un signal en tension applicable à l'entrée du convertisseur analogique-numérique.An analog output signal from the photomultiplier 14 is sent to an analog-digital converter 16 of the integration chain 10 via a current-voltage converter 18. The current-voltage converter 18, for example a preamplifier, can be provided to convert the current signal from the photomultiplier into a voltage signal applicable to the input of the analog-digital converter.
Le convertisseur analogique-numérique 16 est prévu pour convertir le signal analogique du photomultiplicateur en un signal numérique formé d'une pluralité d'échantillons successifs. Le convertisseur analogique-numérique 16 échantillonne le signal à chaque impulsion d'horloge qui lui est fournie par une horloge repérée avec la lettre H sur la figure. Le convertisseur analogique-numérique 16 est, par exemple, un convertisseur de type "flash" fonctionnant avec une fréquence d'horloge élevée, de l'ordre de 10 à 20 MHz. Sa résolution est, par exemple, de 8 bits. Le signal numérique issu du convertisseur analogique-numérique 16 est dirigé à la fois vers un intégrateur numérique 20 et des moyens 22 de détection d'absence d'impulsion dans le signal fourni par le photomultiplicateur . L'intégrateur 20 permet d'effectuer une somme glissante des échantillons du signal numérique. Il délivre à chaque instant, un signal somme égal à la somme des m derniers échantillons délivrés par le convertisseur analogique-numérique. Le choix du nombre m d'échantillons de la somme glissante dépend de la fréquence d'échantillonnage et de la constante de temps de décroissance du signal délivré par le photomultiplicateur .The analog-digital converter 16 is provided for converting the analog signal from the photomultiplier into a digital signal formed by a plurality of successive samples. The analog-digital converter 16 samples the signal at each clock pulse supplied to it by a clock marked with the letter H in the figure. The analog-digital converter 16 is, for example, a "flash" type converter operating with a high clock frequency, of the order of 10 to 20 MHz. Its resolution is, for example, 8 bits. The digital signal from the analog-digital converter 16 is directed both to a digital integrator 20 and to means 22 for detecting the absence of a pulse in the signal supplied by the photomultiplier. The integrator 20 makes it possible to carry out a sliding sum of the samples of the digital signal. At each instant, it delivers a sum signal equal to the sum of the last m samples delivered by the analog-digital converter. The choice of the number m of samples of the sliding sum depends on the sampling frequency and on the time decay constant of the signal delivered by the photomultiplier.
A titre indicatif, on intègre le signal pendant une durée égale à 3 ou 4 fois la constante de temps de décroissance du signal délivré par le photomultiplicateur. La durée d'intégration est alors de 1 μs par exemple. Avec une horloge fonctionnant à une fréquence de 10 MHz, le convertisseur analogique- numérique délivre un échantillon toutes les 100 ns, c'est-à-dire 10 échantillons pour une impulsion. Ainsi, l'intégrateur numérique peut être conçu pour effectuer une somme glissante sur 10 échantillons (m=10).As an indication, the signal is integrated for a duration equal to 3 or 4 times the decay time constant of the signal delivered by the photomultiplier. The integration time is then 1 μs for example. With a clock operating at a frequency of 10 MHz, the analog-digital converter delivers a sample every 100 ns, that is to say 10 samples for one pulse. Thus, the digital integrator can be designed to carry out a sliding sum over 10 samples (m = 10).
Le signal somme calculé par l'intégrateur numérique est dirigé vers une sortie 24 de la chaîne d'intégration 10 par l'intermédiaire d'un soustracteur 26. La sortie 24 peut être reliée par exemple à une unité de calcul 25 représentée en trait mixte sur la figure 1.The sum signal calculated by the digital integrator is directed to an output 24 of the integration chain 10 via a subtractor 26. The output 24 can for example be connected to a calculation unit 25 shown in phantom in Figure 1.
Le soustracteur 26 est prévu pour soustraire au signal somme, une valeur dite somme de correction. La somme de correction est la somme glissante du potentiel de base du photomultiplicateur sur m échantillons, c'est-à-dire en l'occurrence sur 10 échantillons, par exemple .The subtractor 26 is designed to subtract from the sum signal a value called the correction sum. The correction sum is the sliding sum of the basic potential of the photomultiplier on m samples, that is to say in this case on 10 samples, for example.
La somme de correction est également établie par l'intégrateur 20. En effet, la somme glissante effectuée en permanence par l'intégrateur 20 est dirigée non seulement vers la sortie 24, par l'intermédiaire du soustracteur mais aussi vers un registre de stockage 30. Le registre de stockage 30 est piloté par les moyens 22 de détection d'absence d'impulsions et mémorise la valeur de la somme glissante de l'intégrateur à chaque fois qu'il reçoit un signal de détection d'absence d'impulsion. La valeur de la somme glissante mémorisée constitue alors la somme de correction .The correction sum is also established by the integrator 20. In fact, the sliding sum made permanently by the integrator 20 is directed not only to the output 24, via the subtractor but also to a storage register 30 The storage register 30 is controlled by the means 22 for detecting the absence of pulses and stores the value of the sliding sum of the integrator each time it receives a signal for detecting the absence of pulses. The value of the stored sliding sum then constitutes the correction sum.
Comme indiqué ci-dessus, cette somme est retranchée au signal somme délivré par l'intégrateur.As indicated above, this sum is subtracted from the sum signal delivered by the integrator.
Ainsi, en l'absence d'impulsion, c'est-à-dire lorsque la somme glissante est égale à la somme de correction, le signal délivré par la chaîne d'intégration est sensiblement nul.Thus, in the absence of a pulse, that is to say when the sliding sum is equal to the correction sum, the signal delivered by the integration chain is substantially zero.
Par contre, en présence d'une impulsion, le signal délivré n'est proportionnel qu'à l'énergie de l'impulsion et ne tient pas compte du potentiel de base . La figure 2 montre de façon plus détaillée le fonctionnement des moyens 22 de détection d'absence d ' impulsions .On the other hand, in the presence of a pulse, the signal delivered is only proportional to the energy of the pulse and does not take account of the basic potential. FIG. 2 shows in more detail the operation of the means 22 for detecting the absence of pulses.
Une borne d'entrée 50 des moyens 22 de détection d'absence d'impulsions est reliée au convertisseur analogique-numérique 16, non visible sur la figure 2, pour recevoir le signal numérique. Un séparateur 51 est prévu pour diriger les bits de poids fort des échantillons vers une première voie 52 et les bits de poids faible vers une deuxième voie 54.An input terminal 50 of the means 22 for detecting the absence of pulses is connected to the analog-digital converter 16, not visible in FIG. 2, for receiving the digital signal. A separator 51 is provided for directing the most significant bits of the samples to a first channel 52 and the least significant bits to a second channel 54.
La séparation entre bits de poids fort et faible peut être établie selon des critères adaptés à l'application envisagée de la chaîne d'intégration et en fonction de la qualité du convertisseur analogique- numérique utilisé.The separation between most significant and least significant bits can be established according to criteria adapted to the envisaged application of the integration chain and according to the quality of the analog-digital converter used.
A titre d'exemple pour un convertisseur analogique-numérique apte à délivrer des échantillons codés sur 8 bits, on peut considérer que les bits notés bO, bl, b2, b3 et b4, de plus faible signification (2°, 21, 23, 24) sont les bits de poids faible et que les bits notés b5, b6 et b7 (25, 26, 27) sont les bits de poids fort.As an example for an analog-digital converter able to deliver samples coded on 8 bits, it can be considered that the bits denoted bO, bl, b2, b3 and b4, of lower significance (2 °, 2 1 , 2 3 , 2 4 ) are the least significant bits and that the bits denoted b5, b6 and b7 (2 5 , 2 6 , 2 7 ) are the most significant bits.
Les moyens de correction comportent par ailleurs un registre à décalage 56. Ce registre comprend un nombre n déterminé de positions qui peuvent être dans un état de validation, par exemple l'état logique 1, ou dans un état de non-validation, par exemple l'état logique 0.The correction means also comprise a shift register 56. This register comprises a determined number n of positions which may be in a validation state, for example the logic state 1, or in a non-validation state, for example logical state 0.
Le nombre n de positions du registre à décalage est supérieur ou égal au nombre d'échantillons m utilisés pour effectuer la somme glissante dans le sommateur . Comme indiqué précédemment, l'absence d'impulsions est déterminée par la détection d'une ligne de base. On rappelle que la ligne de base est définie comme une succession de n valeurs d'échantillons, positives, faibles et égales entre elles, au bruit de codage près c'est-à-dire à un bit de plus faible poids près. Le nombre n de valeurs déterminant la présence d'une ligne de base est égal au nombre n de positions du registre à décalage 56. Le registre à décalage 56 est utilisé comme un compteur .The number n of positions of the shift register is greater than or equal to the number of samples m used to carry out the sliding sum in the adder. As indicated previously, the absence of pulses is determined by the detection of a baseline. It is recalled that the baseline is defined as a succession of n sample values, positive, weak and equal to each other, except for coding noise, that is to say to a bit of least significant weight. The number n of values determining the presence of a baseline is equal to the number n of positions of the shift register 56. The shift register 56 is used as a counter.
Lorsque les critères définissant la ligne de base sont remplis, les positions du registre à décalage sont successivement mises dans l'état de validation, l'une après l'autre, en réponse respectivement à un signal de synchronisation provenant de l'horloge H. Les positions du registre à décalage sont par contre toutes réinitialisées dans un état de non validation lorsque au moins l'un des critères définissant la ligne de base n'est pas rempli.When the criteria defining the baseline are met, the positions of the shift register are successively put into the validation state, one after the other, respectively in response to a synchronization signal from the clock H. On the other hand, the positions of the shift register are reinitialized in a non-validation state when at least one of the criteria defining the baseline is not fulfilled.
La vérification du premier critère définissant la ligne de base est effectuée à partir de la première voie 52 qui reçoit les bits de poids fort.The first criterion defining the baseline is verified from the first channel 52 which receives the most significant bits.
Le premier critère définissant la ligne de base est celui de la succession d'échantillons de valeurs positives faibles. Ce critère est satisfait lorsque tous les bits de poids fort, dirigés dans la voie 52, sont nuls.The first criterion defining the baseline is that of the succession of samples of low positive values. This criterion is satisfied when all the most significant bits, directed in the channel 52, are zero.
La voie 52 est reliée à une borne de réinitialisation 58 du registre à décalage 56 par l'intermédiaire d'une porte NON OU (NOR) 60, d'une porte ET (AND) 62 et d'un registre de stockage 64. Le registre de stockage 64 permet d'appliquer ou non à la borne de réinitialisation 58 une impulsion de réinitialisation, en fonction de la sortie de la porte ET 62, à chaque impulsion d'horloge. Lorsqu'un des bits de poids fort est à l'état logique "1" une impulsion de réinitialisation est appliquée à la borne 58 et toutes les positions du registre à décalage 56 sont mis dans un état de non- validation (état logique "0"). Le registre de stockage 64 et la voie 52 font ainsi partie d'un système de réinitialisation du registre à décalage au sens de la présente invention.The channel 52 is connected to a reset terminal 58 of the shift register 56 by means of a NOR gate (NOR) 60, an AND gate (AND) 62 and a storage register 64. The storage register 64 makes it possible to apply or not to the reset terminal 58 a reset pulse, as a function of the output of the AND gate 62, to each clock pulse. When one of the most significant bits is in logic state "1" a reset pulse is applied to terminal 58 and all the positions of shift register 56 are put in a non-validation state (logic state "0 "). The storage register 64 and the channel 52 thus form part of a system for resetting the shift register within the meaning of the present invention.
La vérification du deuxième critère définissant la ligne de base est effectuée à partir de la ligne 54 qui reçoit les bits de poids faible des échantillons.The verification of the second criterion defining the baseline is carried out from line 54 which receives the least significant bits of the samples.
La vérification du deuxième critère est effectuée par des moyens de comparaison aptes à comparer une valeur numérique d'au moins une partie de chaque échantillon à la valeur numérique d'une partie correspondante de l'échantillon précédent. Dans le présent exemple, la valeur numérique utilisée pour la comparaison est la valeur des bits de poids faible de chaque échantillon. La comparaison peut avoir lieu aussi en tenant compte de l'ensemble des bits de chaque échantillon.The verification of the second criterion is carried out by comparison means able to compare a numerical value of at least a part of each sample with the numerical value of a corresponding part of the previous sample. In the present example, the numerical value used for the comparison is the value of the least significant bits of each sample. The comparison can also take place taking into account all the bits of each sample.
On désigne par D(t) et D(t+1) les valeurs numériques des bits de poids faible d'échantillons aux temps (t) et (t+1) .D (t) and D (t + 1) denote the numerical values of the least significant bits of samples at times (t) and (t + 1).
Les moyens de comparaison comportent deux comparateurs 70, 72 ayant chacun deux entrées, respectivement 70a, 70b et 72a, 72b et une sortie, respectivement 70c, 72c. La valeur D(t+1) de chaque échantillon est appliquée respectivement à une entrée 70b et 72a des comparateurs 70 et 72.The comparison means comprise two comparators 70, 72 each having two inputs, respectively 70a, 70b and 72a, 72b and an output, respectively 70c, 72c. The value D (t + 1) of each sample is applied respectively to an input 70b and 72a of the comparators 70 and 72.
Un registre de stockage 74, piloté par l'horloge H, est prévu pour garder en mémoire la valeur de D(t) correspondant à l'échantillon au temps d'horloge précédent. La valeur D(t) est appliquée à l'entrée 70a du comparateur 70.A storage register 74, controlled by the clock H, is provided to keep in memory the value of D (t) corresponding to the sample at the previous clock time. The value D (t) is applied to the input 70a of the comparator 70.
Par ailleurs, un opérateur 76 est prévu pour ajouter à l'échantillon D(t) une valeur fixe prédéterminée, égale en l'occurrence à +1. La valeurFurthermore, an operator 76 is provided to add to the sample D (t) a predetermined fixed value, in this case equal to +1. The value
D(t)+1, disponible à la sortie de l'opérateur 76 est appliquée à l'entrée 72b du comparateur 72.D (t) +1, available at the output of the operator 76, is applied to the input 72b of the comparator 72.
Enfin, les sorties 70c et 72c sont dirigées vers une porte OU (OR) 78.Finally, the outputs 70c and 72c are directed to an OR gate (OR) 78.
L'état logique de la sortie de la porte 78 est égal à "1" et ne provoque pas de réinitialisation lorsque l'une des conditions suivantes est respectée : D(t+l)=D(t) ou D(t+l)=D(t)+lThe logic state of the output of gate 78 is equal to "1" and does not cause a reset when one of the following conditions is met: D (t + l) = D (t) or D (t + l ) = D (t) + l
Si aucune de ces conditions n'est remplie, l'état logique de la sortie de la porte passe à "0" ce qui correspond à un état de réinitialisation. Cet état logique est appliqué au registre 64 par l'intermédiaire de la porte ET 62. Une impulsion de réinitialisation est alors déclenchée et dirigée vers la borne de réinitialisation 58 du registre à décalage 56.If none of these conditions is met, the logic state of the door output changes to "0" which corresponds to a reset state. This logic state is applied to the register 64 via the AND gate 62. A reset pulse is then triggered and directed to the reset terminal 58 of the shift register 56.
On peut noter qu'une liaison électrique 80 est prévue entre la sortie de la porte 62 et le registre de stockage 74. Cette liaison permet de garder la valeur D(t) comme référence.It can be noted that an electrical connection 80 is provided between the output of door 62 and the storage register 74. This connection makes it possible to keep the value D (t) as a reference.
Lorsque toutes les positions du registre à décalage 56 sont dans un état de validation, celui-ci émet sur sa sortie 82 un signal de validation indiquant la présence d'une ligne de base, c'est-à-dire l'absence d'impulsion dans le signal du photomultiplicateur.When all the positions of the shift register 56 are in a validation state, the latter emits on its output 82 a validation signal indicating the presence of a baseline, that is to say the absence of pulse in the signal from the photomultiplier.
La sortie 82 est reliée au registre de stockage 30 visible à la figure 1.The output 82 is connected to the storage register 30 visible in FIG. 1.
On peut noter que la probabilité de détection de ligne de base diminue avec l'augmentation du nombre d'événements détectés par le photomultiplicateur par unité de temps. Dans le cas d'une gamma-caméra, ceci correspond à l'augmentation de l'activité de la source exposée devant la tête de détection.It can be noted that the probability of baseline detection decreases with the increase in the number of events detected by the photomultiplier per unit of time. In the case of a gamma camera, this corresponds to the increase in the activity of the source exposed in front of the detection head.
Il apparaît toutefois que, statistiquement, la probabilité de détection d'une ligne de base n'est jamais nulle. L'existence de périodes d'absence d'impulsion dans le signal est d'autant plus probable que la chaîne d'intégration ne traite que les signaux d'un seul photomultiplicateur et non de l'ensemble de la tête de détection d'une gamma-caméra.However, it appears that, statistically, the probability of detecting a baseline is never zero. The existence of periods of no pulse in the signal is all the more likely since the integration chain only processes signals from a single photomultiplier and not from the whole of the detection head of a gamma camera.
DOCUMENTS CITESCITED DOCUMENTS
(D(D
US-A-3 011 057US-A-3,011,057
(2) FR-A-2 669 439 (2) FR-A-2 669 439

Claims

REVENDICATIONS
1. Chaîne d'intégration numérique du signal d'au moins un photodétecteur (14) comprenant un convertisseur analogique-numérique (16) relié au photodétecteur (14), pour convertir un signal analogique provenant du photodétecteur en un signal numérique correspondant, et un intégrateur numérique (20) relié au convertisseur analogique-numérique (16) pour fournir en une sortie (24) de la chaîne d'intégration un signal somme établi à partir dudit signal numérique, caractérisée en ce que la chaîne d'intégration comporte en outre des moyens de correction (22, 26, 30) du signal somme en fonction d'une valeur continue du signal du photodétecteur. 1. Digital integration chain of the signal of at least one photodetector (14) comprising an analog-digital converter (16) connected to the photodetector (14), for converting an analog signal originating from the photodetector into a corresponding digital signal, and a digital integrator (20) connected to the analog-digital converter (16) to supply at an output (24) of the integration chain a sum signal established from said digital signal, characterized in that the integration chain further comprises means for correcting (22, 26, 30) the sum signal as a function of a continuous value of the signal from the photodetector.
2. Chaîne d'intégration selon la revendication 1, caractérisée en ce que les moyens (22, 26, 30) de correction comportent des moyens (22) de détection d'une absence d'impulsion dans le signal du photodétecteur et des moyens de soustraction (26) pour soustraire au signal somme, une valeur dite somme de correction, établie par l'intégrateur (20) en l'absence d ' impulsion .2. Integration chain according to claim 1, characterized in that the correction means (22, 26, 30) comprise means (22) for detecting an absence of pulse in the photodetector signal and means for subtraction (26) to subtract from the sum signal, a so-called correction sum value, established by the integrator (20) in the absence of a pulse.
3. Chaîne d'intégration selon la revendication 2, caractérisée en ce qu'elle comporte une horloge (H) de pilotage du convertisseur analogique-numérique (16), le signal numérique fourni par le convertisseur analogique-numérique (16) comportant une succession d'échantillons délivrés en réponse à des impulsions successives de l'horloge (H) . 3. Integration chain according to claim 2, characterized in that it comprises a clock (H) for controlling the analog-digital converter (16), the digital signal supplied by the analog-digital converter (16) comprising a succession samples delivered in response to successive clock pulses (H).
4. Chaîne d'intégration selon la revendication 3, caractérisée en ce que les moyens (22) de détection d'une absence d'impulsion comportent : - un registre à décalage (56) comportant un nombre déterminé n de positions, et apte à émettre un signal de détection d'une absence d'impulsion lorsque toutes les positions sont dans un état de validation, le registre à décalage (56) étant piloté par l'horloge4. Integration chain according to claim 3, characterized in that the means (22) for detecting an absence of pulse comprise: - a shift register (56) comprising a determined number n of positions, and capable of emitting a signal for detecting an absence of pulse when all the positions are in a validation state, the shift register (56) being clock driven
(H) pour successivement mettre dans un état de validation une des positions du registre à décalage à chaque émission d'un échantillon du signal numérique, et - des moyens de comparaison (70, 72) aptes à comparer une valeur numérique de chaque échantillon à la valeur numérique de l'échantillon précédent dans la succession d'échantillons du signal numérique et apte à émettre un signal de réinitialisation du registre à décalage (56) lorsque la valeur d'un échantillon diffère de celle de l'échantillon précédent de plus d'une quantité prédéterminée ; et(H) to successively put in a validation state one of the positions of the shift register on each transmission of a sample of the digital signal, and - comparison means (70, 72) capable of comparing a digital value of each sample with the digital value of the previous sample in the succession of samples of the digital signal and capable of transmitting a reset register reset signal (56) when the value of a sample differs from that of the previous sample by more than '' a predetermined quantity; and
- un système de réinitialisation du registre à décalage (56) lorsqu'au moins un bit parmi un nombre prédéterminé de bits de poids fort d'un échantillon est non-nul.- a system for resetting the shift register (56) when at least one bit among a predetermined number of most significant bits of a sample is non-zero.
5. Chaîne d'intégration selon la revendication 4, caractérisée par le fait que l'intégrateur numérique (20) est conçu pour effectuer une somme glissante d'un nombre déterminé m d'échantillons, tel que m<n, et en ce que les moyens (22, 26, 30) de correction du signal comportent un registre de stockage (30) pour mémoriser, en réponse au signal de détection d'absence d'impulsion, une valeur de somme de m échantillons du signal numérique, dite somme de correction, établie pendant une absence d'impulsion dans le signal numérique . 5. Integration chain according to claim 4, characterized in that the digital integrator (20) is designed to carry out a sliding sum of a determined number m of samples, such as m <n, and in that the signal correction means (22, 26, 30) comprise a storage register (30) for storing, in response to the absence of pulse detection signal, a sum value of m samples of the digital signal, called the sum correction, established during an absence of pulse in the digital signal.
6. Chaîne d'intégration selon la revendication 5, caractérisée en ce que le registre de stockage (30) est relié aux moyens de soustraction (26) pour appliquer à ces moyens (26) la somme de correction établie pendant une absence d'impulsion jusqu'à l'émission d'un nouveau signal de détection d'absence d'impulsion.6. Integration chain according to claim 5, characterized in that the storage register (30) is connected to the subtraction means (26) for applying to these means (26) the correction sum established during an absence of pulse until the issuance of a new absence of pulse detection signal.
7. Chaîne d'intégration selon la revendication 4, caractérisée en ce que les moyens de comparaison comportent un registre de stockage (76) de la valeur D(t) d'au moins une partie d'un échantillon émis lors d'une impulsion d'horloge à un instant (t) jusqu'à une prochaine impulsion d'horloge à un instant (t+1),7. Integration chain according to claim 4, characterized in that the comparison means comprise a storage register (76) of the value D (t) of at least part of a sample emitted during a pulse clock at an instant (t) until a next clock pulse at an instant (t + 1),
- un premier comparateur (70) pour comparer à l'instant (t+1) la valeur D(t+1) d'au moins une partie d'un échantillon suivant émis à l'instant (t+1), à l'échantillon précédent D(t), et- a first comparator (70) for comparing at time (t + 1) the value D (t + 1) of at least part of a next sample emitted at time (t + 1), at l 'previous sample D (t), and
- un deuxième comparateur (72) pour comparer à l'instant (t+1) la valeur D(t+1) à la valeur D(t)+1 et, - une porte logique (78) reliée à une sortie (70c, 72c) respectivement du premier et deuxième comparateur, la porte (78) étant apte à émettre le signal de réinitialisation du registre à décalage (56) lorsque les deux conditions suivantes sont vérifiées : D(t+l)=j=D(t) 8. Chaîne d'intégration selon l'une quelconque des revendications précédentes, caractérisée en ce que le photodétecteur est un photomultiplicateur. - a second comparator (72) for comparing at the instant (t + 1) the value D (t + 1) with the value D (t) +1 and, - a logic gate (78) connected to an output (70c , 72c) respectively of the first and second comparator, the gate (78) being able to emit the reset signal of the shift register (56) when the following two conditions are satisfied: D (t + l) = j = D (t ) 8. Integration chain according to any one of the preceding claims, characterized in that the photodetector is a photomultiplier.
EP97909382A 1996-10-14 1997-10-10 Digital integration chain with correction of base potential Withdrawn EP0931270A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9612496 1996-10-14
FR9612496A FR2754665B1 (en) 1996-10-14 1996-10-14 DIGITAL SIGNAL INTEGRATION CHAIN WITH BASIC POTENTIAL CORRECTION
PCT/FR1997/001808 WO1998016850A1 (en) 1996-10-14 1997-10-10 Digital integration chain with correction of base potential

Publications (1)

Publication Number Publication Date
EP0931270A1 true EP0931270A1 (en) 1999-07-28

Family

ID=9496625

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97909382A Withdrawn EP0931270A1 (en) 1996-10-14 1997-10-10 Digital integration chain with correction of base potential

Country Status (4)

Country Link
EP (1) EP0931270A1 (en)
JP (1) JP2001506746A (en)
FR (1) FR2754665B1 (en)
WO (1) WO1998016850A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115694A (en) * 1977-04-13 1978-09-19 General Electric Company Scintillation camera system with improved means for correcting nonuniformity in real time
JPS60102582A (en) * 1983-11-09 1985-06-06 Hitachi Medical Corp Scintillation camera
US4984085A (en) * 1989-08-03 1991-01-08 Allen-Bradley Company, Inc. Image processor with dark current compensation
FR2669439B1 (en) * 1990-11-21 1993-10-22 Commissariat A Energie Atomique NUCLEAR DETECTION METHOD WITH CORRECTION OF BASIC POTENTIAL AND APPARATUS (ESPECIALLY GAMMA-CAMERA).
CA2121610C (en) * 1993-04-27 1999-09-21 Fumikazu Nagano Image scanning device
JPH07209426A (en) * 1994-01-24 1995-08-11 Hitachi Medical Corp Scintillation camera

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9816850A1 *

Also Published As

Publication number Publication date
FR2754665A1 (en) 1998-04-17
FR2754665B1 (en) 1998-11-27
JP2001506746A (en) 2001-05-22
WO1998016850A1 (en) 1998-04-23

Similar Documents

Publication Publication Date Title
FR2754606A1 (en) DEVICE AND METHOD FOR COLLECTING AND ENCODING SIGNALS FROM PHOTODETECTORS
EP0043313B1 (en) Method and apparatus for measuring gamma radiation in a borehole
EP0490753B1 (en) Apparatus for measuring the radioactive contamination of an object
EP0131478B1 (en) Process and gamma camera for treating localization pulses delivered by that camera
EP0252566B1 (en) Scintillation camera
EP0487403B1 (en) Method of nuclear detection with base potential correction and corresponding device, notably a gamma camera
FR2580819A1 (en) SYSTEM FOR DETECTING THE PRESENCE OF A PURE SIGNAL IN A DISCRETE NOISE SIGNAL MEASUREMENT AT A MIDDLE RATE OF CONSTANT NOISE WITH FALSE PROBABILITY DETECTION LESS THAN A PREDETERMINE DETECTION RATE OF FAKE.
WO1998016850A1 (en) Digital integration chain with correction of base potential
EP0415815B1 (en) Signal connection procedure for a linear radiation detector and apparatus therefor
EP0130095B1 (en) Process and gamma camera for treating localization pulses delivered by that camera
EP0277391B1 (en) Scintillation camera
FR2540995A1 (en) SCINTILLATOR RADIATION MEASURING DEVICE AND PHOTOMULTIPLIER TUBE, AND SCINTILLATION CAMERA PROVIDED WITH SUCH A DEVICE
EP0357468B1 (en) Photosensitive matrix with two diodes of the same polarity and a capacitor at each photosensitive point
EP0309320A1 (en) System for detecting a pure signal from a noisy raw signal by suppressing the variable background noise
EP0931381A1 (en) Unit and method for encoding photodetector signal, with correction of input level, and use of such a unit for a gamma-camera
FR2570507A1 (en) Device for measuring nuclear radiation, and scintillation camera fitted with such a device
EP1402285B1 (en) Device for reducing the lag and the dark current in a particle detector, in particular a photon detector
EP1537826A1 (en) Method of signal processing in a dental radiologic apparatus
FR2497356A1 (en) SCINTILLATION CAMERA
EP0938685A1 (en) Method and device for processing signals from a set of photodetectors with cellular architecture, and application to gamma-cameras
EP1256018A1 (en) Assembly and method for measuring ionising radiation with background noise correction
FR2569013A1 (en) Radiation measuring device with a scintillator and a photomultiplier tube, and scintillation camera equipped with such a device
EP0452395B1 (en) System for detecting the presence of a pure signal in a discrete signal with noise, measured at a constant mean noise level
FR2601783A1 (en) Device for calculating a weighted sum and digital summing stage for scintillation camera composed of such devices
FR2601461A1 (en) Scintillation camera

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990401

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT NL

17Q First examination report despatched

Effective date: 20010424

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20010501