FR2601783A1

FR2601783A1 - Device for calculating a weighted sum and digital summing stage for scintillation camera composed of such devices

Info

Publication number: FR2601783A1
Application number: FR8610326A
Authority: FR
Inventors: Vincent Pauzat; Michel Jatteau
Original assignee: Laboratoires dElectronique et de Physique Appliquee
Current assignee: Laboratoires dElectronique Philips SAS
Priority date: 1986-07-16
Filing date: 1986-07-16
Publication date: 1988-01-22
Also published as: FR2601783B1

Abstract

Device for calculating a weighted sum, noteworthy in that it comprises in series a first shaping circuit 10 sequentially receiving the digital signals whose weighted sum it is desired to calculate, a processing circuit 110, a digital multiplier 20 receiving on its first input the output of the said processing circuit, an adder/accumulator 30 for the successive output signals of the said digital multiplier and a second shaping circuit 40 intended to deliver the output signals of the device, the processing circuit 110 being controlled by the clock signal which fixes the rate of supply of the digital signals to the input of the device, a digital register 100 being associated with the said processing circuit in order to supply it with an optionally modifiable threshold value, and the said digital multiplier receiving on a second input the output of a digital memory 50 intended to deliver the weighting coefficients to be assigned to the said digital signals.

Description

DISPOSITIF DE CALCUL DE SOMME PONDEREE ET ETAGE DE SOMMATION
NUMERIQUE POUR CAMERA A SCINTILLATION COMPOSE DE TELS
DISPOSITIFS
La présente invention concerne un dispositif de calcul de somme pondérée. Ce dispositif est utilisable notamment dans l'étage de sommation numérique d'une caméra à scintillation comprenant un cristal scintillateur éventuellement équipé d'un collimateur, un guide de lumière couplant ce cristal à la fenêtre d'entrée d'un jeu de photodétecteurs tels que des tubes photomultiplicateurs, et p voies d'acquisition qui reçoivent respectivement les signaux de sortie des photodétecteurs et fournissent p signaux numériques à un calculateur par l'intermédiaire d'un bus, inclus ou non dans le calculateur.WEIGHTED SUM CALCULATION DEVICE AND SUMMATION STAGE
DIGITAL CAMERA WITH SCINTILLATION COMPRISING SUCH
DEVICES
The present invention relates to a weighted sum calculation device. This device can be used in particular in the digital summing stage of a scintillation camera comprising a scintillator crystal possibly equipped with a collimator, a light guide coupling this crystal to the input window of a set of photodetectors such as photomultiplier tubes, and p acquisition channels which respectively receive the output signals from the photodetectors and supply p digital signals to a computer via a bus, included or not in the computer.

Une telle caméra à scintillation est par exemple décrite dans une précédente demande de brevet français n" 86 09 986 également déposée par la demanderesse. Such a scintillation camera is for example described in a previous French patent application no. 86 09 986 also filed by the applicant.

Le but de l'invention est de proposer un dispositif de calcul de somme pondérée de type nouveau, pouvant être utilisé notamment, et de préférence en nombre m = 2, 3, ou 4, dans une caméra à scintillation de ce type, en lieu et place des dispositifs de sommation pondérée numérique composant l'étage de sommation de cette caméra. The object of the invention is to propose a device for calculating a weighted sum of the new type, which can be used in particular, and preferably in number m = 2, 3, or 4, in a scintillation camera of this type, instead and places digital weighted summing devices composing the summing stage of this camera.

A cet effet, l'invention concerne un dispositif de calcul de somme pondérée caractérisé en ce qu'il comprend en série un premier circuit de mise en forme recevant séquentiellement les signaux numériques dont on veut effectuer une somme pondérée, un circuit de traitement, un multiplieur numérique recevant sur sa première entrée la sortie dudit circuit de traitement, un additionneur-accumulateur des signaux de sortie successifs dudit multiplieur numérique, et un deuxième circuit de mise en forme destiné à délivrer les signaux de sortie du dispositif de calcul de somme pondérée, le circuit de traitement étant commandé par le signal d'horloge qui fixe la cadence de présentation des signaux numériques à l'entrée du dispositif, un registre numérique étant associé audit circuit de traitement pour lui fournir une valeur de seuil éventuellement modifiable, et ledit multiplieur numérique recevant sur une deuxième entrée la sortie d'une mémoire numérique destinée à délivrer les coefficients de pondération à affecter auxdits signaux numériques. Cette mémoire peut être de type
ROM, et les coefficients sont alors fixés une fois pour toutes, ou par exemple de type RAM, et les coefficients peuvent alors être modifiés, par l'intermédiaire d'un circuit additionnel câblé ou microprogrammé.To this end, the invention relates to a weighted sum calculation device characterized in that it comprises in series a first shaping circuit sequentially receiving the digital signals for which it is desired to carry out a weighted sum, a processing circuit, a digital multiplier receiving on its first input the output of said processing circuit, an adder-accumulator of the successive output signals of said digital multiplier, and a second shaping circuit intended to deliver the output signals of the weighted sum calculation device, the processing circuit being controlled by the clock signal which fixes the rate of presentation of the digital signals at the input of the device, a digital register being associated with said processing circuit to provide it with a possibly modifiable threshold value, and said multiplier digital receiving on a second input the output of a digital memory intended to deliver the coefficients of po nderation to assign to said digital signals. This memory can be of type
ROM, and the coefficients are then fixed once and for all, or for example of the RAM type, and the coefficients can then be modified, by means of an additional wired or microprogrammed circuit.

Dans le cas d'une application à une caméra à scintillation, l'étage de sommation numérique selon l'invention est caractérisé en ce qu'il est situé à la suite du bus, en tête du calculateur, et reçoit les signaux en provenance de ce bus, et en ce qu'il comprend en parallèle m dispositifs de calcul de somme pondérée tels que définis précédemment, le nombre m étant inférieur à p. In the case of an application to a scintillation camera, the digital summing stage according to the invention is characterized in that it is located after the bus, at the head of the computer, and receives the signals coming from this bus, and in that it comprises in parallel m weighted sum calculation devices as defined above, the number m being less than p.

Les particularités et avantages de l'invention apparaîtront maintenant de façon plus détaillée dans la description qui suit et dans les dessins annexés, donnés à titre d'exemples non limitatifs et dans lesquels
- la figure 1 montre un exemple de réalisation d'un dispositif de calcul de somme pondérée selon l'invention
- la figure 2 montre la forme de différents signaux présents en divers points du dispositif de la figure 1
- la figure 3 montre un exemple de réalisation d'une caméra à scintillation incluant des dispositifs selon 1 'inven- tion
- la figure 4 montre un exemple de réalisation du calculateur de la caméra à scintillation de la figure 3.The features and advantages of the invention will now appear in more detail in the following description and in the accompanying drawings, given by way of non-limiting examples and in which
- Figure 1 shows an embodiment of a weighted sum calculation device according to the invention
- Figure 2 shows the shape of different signals present at various points of the device of Figure 1
- Figure 3 shows an embodiment of a scintillation camera including devices according to the invention
FIG. 4 shows an exemplary embodiment of the computer of the scintillation camera of FIG. 3.

Le dispositif de calcul de somme pondérée représenté sur la figure 1 et conforme à l'invention comprend un multiplieur numérique 20, qui reçoit séquentiellement par l'intermédiaire d'un premier circuit de mise en forme 10 les
signaux dont on veut effectuer la somme pondérée, un additionneur-accumulateur 30, et un deuxième circuit de mise en forme 40. Le premier des circuits de mise en forme est essentiellement destiné à la remise en forme des signaux qui, à leur arrivée, sont éventuellement pollués par les circuits précédemment traversés, tandis que le deuxième réalise notamment, outre une remise en forme, un gain en courant et/ou une adaptation d'impédance.The weighted sum calculation device represented in FIG. 1 and in accordance with the invention comprises a digital multiplier 20, which receives sequentially via a first shaping circuit 10 the
signals whose weighted sum is to be carried out, an adder-accumulator 30, and a second shaping circuit 40. The first of the shaping circuits is essentially intended for reshaping the signals which, when they arrive, are possibly polluted by the circuits previously crossed, while the second notably achieves, in addition to fitness, a gain in current and / or an adaptation of impedance.

Une mémoire numérique 50 fournit au multiplieur numérique 20 les coefficients de pondération à affecter auxdits signaux. Les multiplieurs-numériques actuellement disponibles en circuit intégré sur le marché (et dont certains incorporent d'ailleurs 1 'additionneur-accumulateur) permettent de travailler aussi bien sur des données signées que non signées. On peut ainsi stocker dans la mémoire numérique 50 des coefficients de pondération soit positifs, soit négatifs. A digital memory 50 supplies the digital multiplier 20 with the weighting coefficients to be assigned to said signals. The digital multipliers currently available in integrated circuit on the market (and some of which also incorporate the adder-accumulator) make it possible to work on both signed and unsigned data. It is thus possible to store in the digital memory 50 weighting coefficients either positive or negative.

Entre le premier circuit de mise en forme 10 et le multiplieur numérique 20, il est prévu, en série, un circuit de traitement 110. Ce circuit 110 est commandé par un signal d'horloge qui est décrit plus loin. A ce circuit de traitement 110 est ici associé un registre numérique 100 contenant une valeur de seuil, éventuellement modifiable (y compris jusqu'à la valeur 0). Le circuit de traitement 110 peut être simplement un circuit d'élimination des signaux inférieurs à ce seuil ou être un circuit de structure plus complexe. Between the first shaping circuit 10 and the digital multiplier 20, there is provided, in series, a processing circuit 110. This circuit 110 is controlled by a clock signal which is described below. With this processing circuit 110 is associated here a digital register 100 containing a threshold value, possibly modifiable (including up to the value 0). The processing circuit 110 may simply be a circuit for eliminating signals below this threshold or be a circuit with a more complex structure.

Dans un premier mode de réalisation, la mémoire numérique 50 est une mémoire de type ROM (en anglais "Read-Only Memory") à lecture seule. Les coefficients que contient cette mémoire sont alors fixés une fois pour toutes lors de sa fabrication. Dans un mode de réalisation plus perfectionné, la mémoire 50 peut être par exemple de type RAM (en anglais : "Random Access Memory") à écriture et lecture aléatoires. Les coefficients de pondération peuvent alors être modifiés par l'intermédiaire d'un circuit additionnel câblé, ou microprogrammé (microproces-seur, microordinateur,...). In a first embodiment, the digital memory 50 is a read-only memory (ROM). The coefficients contained in this memory are then fixed once and for all during its manufacture. In a more perfected embodiment, the memory 50 can for example be of the RAM (Random Access Memory) type with random writing and reading. The weighting coefficients can then be modified via an additional wired or microprogrammed circuit (microprocessor, microcomputer, ...).

Le fonctionnement du dispositif de calcul de somme pondérée selon l'invention est maintenant décrit en ré
férence à la figure 2, qui montre la forme des signaux présents en différents points du dispositif.The operation of the weighted sum calculation device according to the invention is now described in re
refer to figure 2, which shows the shape of the signals present at different points of the device.

Les signaux numériques qui se présentent à l'entrée du circuit de mise en forme 10 sont--référencés S1,
S2,..., Si,..., Sp, ... etc... et sont représentés sur la fi- gure 2a. Après mise en forme, ces signaux sont reçus par le circuit de traitement 110 au rythme du signal horloge représenté sur la figure 2b et avec lequel l'arrivée des signaux numériques S1, S2,..., Sp,..., est synchrone. Ce signal d'hor- loge est reçu sur la connexion 112. Dans l'exemple décrit, le circuit 100 définit la valeur d'un seuil et les signaux de sortie du circuit 10 sont transmis, ou non, au multiplieur numérique 20 selon qu'ils sont supérieurs ou égaux, ou au contraire inférieurs respectivement, à ladite valeur de seuil.The digital signals which appear at the input of the shaping circuit 10 are - referenced S1,
S2, ..., Si, ..., Sp, ... etc ... and are shown in Figure 2a. After shaping, these signals are received by the processing circuit 110 at the rate of the clock signal represented in FIG. 2b and with which the arrival of the digital signals S1, S2, ..., Sp, ..., is synchronous . This clock signal is received on connection 112. In the example described, circuit 100 defines the value of a threshold and the output signals of circuit 10 are transmitted or not to digital multiplier 20 depending on whether 'They are greater than, equal to, or on the contrary less than, respectively, said threshold value.

Les signaux présents en sortie du circuit de traitement 110 sont alors multipliés par des coefficients de pondération respectifs au rythme d'un signal fourni sur la connexion 22. Ce signal, représenté sur la figure 2c, est identique à celui de la figure 2b, mais retardé par rapport à lui du temps nécessaire au transfert des signaux. Les coefficients de pondération sont fournis par la mémoire 50, dont l'adressage est effectué au rythme du signal représenté sur la figure 2d, présent sur la connexion 52 et en phase avec celui de la figure 2a. The signals present at the output of the processing circuit 110 are then multiplied by respective weighting coefficients at the rate of a signal supplied on the connection 22. This signal, represented in FIG. 2c, is identical to that of FIG. 2b, but delayed from it by the time required for signal transfer. The weighting coefficients are provided by the memory 50, the addressing of which is carried out at the rate of the signal represented in FIG. 2d, present on the connection 52 and in phase with that of FIG. 2a.

L'additionneur-accumulateur 30 effectue alors la sommation progressive des signaux numériques pondérés se présentant sur son entrée, et ce au rythme du signal représenté sur la figure 2e, identique à celui de la figure 2b mais également retardé -de façon distincte du cas précédent- par rapport à lui pour la compensation des temps de propagation des signaux. Ce signal de la figure 2e est reçu sur la connexion 32, une connexion 34 étant prévue pour délivrer un signal de remise à zéro de l'additionneur-accumulateur représenté sur la figure 2f. Enfin, un signal de validation représenté sur la figure 29 et fourni au circuit de mise en forme 40, sur la connexion 42 de celui-ci, permet de disposer en sortie de ce circuit 40 du signal de sommation pondérée recherché. Ce signal de sommation est représenté sur la figure 2h (l'état précédant son arrivée est un état dit de haute impédance). The adder-accumulator 30 then performs the progressive summation of the weighted digital signals present on its input, and this at the rate of the signal represented in FIG. 2e, identical to that of FIG. 2b but also delayed - distinctly from the previous case - with respect to it for the compensation of the propagation times of the signals. This signal of FIG. 2e is received on connection 32, a connection 34 being provided for delivering a reset signal from the adder-accumulator represented in FIG. 2f. Finally, a validation signal shown in FIG. 29 and supplied to the shaping circuit 40, on the connection 42 thereof, makes it possible to have, at the output of this circuit 40, the desired weighted summation signal. This summation signal is represented in FIG. 2h (the state preceding its arrival is a so-called high impedance state).

Dans les modes de réalisation qui viennent d'être envisagés ou dans les variantes qui pourraient encore en être déduites sans sortir du cadre de l'invention, le dispositif de calcul de somme pondérée selon cette invention trouve une intéressante application dans le domaine des caméras à scintillation. In the embodiments which have just been envisaged or in the variants which could still be deduced therefrom without departing from the scope of the invention, the weighted sum calculation device according to this invention finds an interesting application in the field of handheld cameras. scintillation.

Plus particulièrement, la demanderesse a en effet décrit, dans ladite précédente demande de brevet français n" 86 09 986, une caméra à scintillation composée, comme indiqué sur la figure 3, d'un cristal scintillateur 15 auquel est éventuellement associé un collimateur 25. Le cristal 15 est couplé par l'intermédiaire d'un guide de lumière 35 à la fenêtre d'entrée d'un jeu de photodétecteurs, par exemple des tubes photomultiplicateurs 55. Ceux-ci convertissent chaque scintillation en un courant qui est alors traité par p voies d'acquisition 65.Les p voies, comprenant chacune un circuit 66 d'amplification et de filtrage, un circuit de réalignement temporel 67 et un dispositif de conversion et d'intégration 68 fournissent p signaux numériques à un calculateur 105, éventuellement par l'intermédiaire de mémoires dites FIFO (en anglais : "First-In, First-Out") régularisant le débit des événements et permettant donc de travailler à des fréquences plus faibles. More particularly, the applicant has in fact described, in said previous French patent application No. 86 09 986, a scintillation camera composed, as shown in FIG. 3, of a scintillator crystal 15 with which a collimator 25 is possibly associated. The crystal 15 is coupled via a light guide 35 to the entry window of a set of photodetectors, for example photomultiplier tubes 55. These convert each scintillation into a current which is then processed by p acquisition channels 65. The p channels, each comprising an amplification and filtering circuit 66, a time realignment circuit 67 and a conversion and integration device 68 supply p digital signals to a computer 105, possibly by through so-called FIFO memories (in English: "First-In, First-Out") regulating the flow of events and therefore making it possible to work at lower frequencies.

Dans cette précédente demande, le calculateur 105 comprend, comme indiqué par exemple sur la figure 4, un bus de transfert 155 des signaux numériques, puis un étage de sommation numérique 250 comprenant ici m = 4 dispositifs 251 à 254 de sommation pondérée numérique, et un étage de traitement des événements 550 comprenant lui-même m = 4 circuits de calcul de désempilement 551 à 554, deux diviseurs 555 et 556 délivrant des signaux de coordonnées et d'énergie x, y, E pour chacune des scintillations détectées, et un circuit de réalignement temporel 557. Un étage de détection, séquencement et stockage 450 commandé par la sortie d'un amplificateur analogique de sommation 165 assure la synchronisation de l'ensemble des éléments de la caméra à scintillation.Le nombre m, inférieur à p, est en général égal à quatre, mais ce choix n'est pas limitatif et m peut être égal à trois seulement, lorsqu'on utilise les moyens de correction de défauts de linéarité et d'énergie mis en oeuvre, dans les caméras gamma actuellement disponibles, à partir des signaux de sortie du calculateur. Ce nombre peut même être égal à deux si, au lieu d'utiliser un jeu de photodétecteurs répartis sur toute une surface, on n'emploie qu'une- barrette linéaire de ces photodétecteurs, supprimant ainsi toute mesure selon l'une des dimensions c'est-à-dire tout calcul de coordonnée correspondant. In this previous request, the computer 105 comprises, as indicated for example in FIG. 4, a transfer bus 155 of the digital signals, then a digital summing stage 250 comprising here m = 4 devices 251 to 254 of digital weighted summation, and an event processing stage 550 itself comprising m = 4 stacking calculation circuits 551 to 554, two dividers 555 and 556 delivering coordinate and energy signals x, y, E for each of the scintillations detected, and a time realignment circuit 557. A detection, sequencing and storage stage 450 controlled by the output of an analog summing amplifier 165 ensures the synchronization of all the elements of the scintillation camera. The number m, less than p, is generally equal to four, but this choice is not limiting and m can be equal to only three, when using the means for correcting linearity and energy faults used, in cameras gamma eras currently available, from the computer output signals. This number can even be equal to two if, instead of using a set of photodetectors distributed over an entire surface, only one linear array of these photodetectors is used, thus eliminating any measurement according to one of the dimensions c that is, any corresponding coordinate calculation.

C'est en lieu et place de ces m dispositifs de sommation pondérée numérique, tels qu'utilisés dans ladite précédente demande, que peuvent être employés m dispositifs de calcul de somme pondérée conformes à la présente invention. It is in place of these m digital weighted summation devices, as used in said previous application, that m weighted sum calculation devices in accordance with the present invention can be used.

Il en résulte en effet une amélioration des caractéristiques de la caméra à scintillation, et notamment de sa résolution spatiale intrinsèque. Dans l'exemple décrit, les p signaux de sortie des p voies d'acquisition sont donc transmis séquentiellement aux quatre dispositifs de calcul de somme pondérée. L'adressage de p voies d'acquisition est identique à celui de la mémoire numérique 50 de chaque dispositif, ces mémoires 50 étant là encore de type ROM ou RAM selon le degré de flexibilité souhaité pour la caméra à scintillation.This in fact results in an improvement in the characteristics of the scintillation camera, and in particular in its intrinsic spatial resolution. In the example described, the p output signals of the p acquisition channels are therefore transmitted sequentially to the four weighted sum calculation devices. The addressing of p acquisition channels is identical to that of the digital memory 50 of each device, these memories 50 again being of the ROM or RAM type depending on the degree of flexibility desired for the scintillation camera.

Dans le cadre des essais qui ont été réalisés, la mise en place de tels dispositifs de calcul de somme pondérée dans une caméra à scintillation a conduit à des durées de cycle de calcul voisines de 50 nanosecondes. Un cycle d'une telle brièveté permet d'accepter-des taux de comptage effectifs de la caméra à scintillation supérieurs à 300.000 coups par seconde, pour une caméra comprenant par exemple 61 tubes photomultiplicateurs et 61 voies d'acquisition. In the context of the tests which have been carried out, the installation of such weighted sum calculation devices in a scintillation camera has led to calculation cycle times close to 50 nanoseconds. A cycle of such brevity makes it possible to accept effective counting rates of the scintillation camera greater than 300,000 counts per second, for a camera comprising for example 61 photomultiplier tubes and 61 acquisition channels.

Bien entendu, la présente invention n'est pas limité aux exemples de réalisation décrits et représentés, à partir desquels des variantes peuvent être proposées sans pour cela sortir du cadre de l'invention. En particulier, le seuil imposé par le registre numérique 100 peut être par exemple modifiable simplement entre des cycles de calcul complets, ou bien au contraire de façon dynamique en liaison avec la valeur de chacun des signaux. Il en est de même pour les coefficients de pondération, modifiables soit avant un cycle de fonctionnement, par exemple pour le calibrage de la caméra à scintillation ou encore parce qu on utilise des sources radioactives d'énergies différentes, soit de façon dynamique en fonction de la valeur de chacun des signaux. Of course, the present invention is not limited to the embodiments described and shown, from which variants can be proposed without thereby departing from the scope of the invention. In particular, the threshold imposed by the digital register 100 can, for example, be modified simply between complete calculation cycles, or else, on the contrary, dynamically in connection with the value of each of the signals. The same is true for the weighting coefficients, which can be modified either before an operating cycle, for example for the calibration of the scintillation camera or even because radioactive sources of different energies are used, or dynamically as a function of the value of each of the signals.

Claims

1. Weighted sum calculation device characterized in that it comprises in series a first shaping circuit receiving sequentially the digital signals for which a weighted sum is to be carried out, a processing circuit, a digital multiplier receiving on its first input the output of said processing circuit, an adder-accumulator of the successive output signals of said digital multiplier, and a second shaping circuit intended to deliver the output signals of the weighted sum calculation device, the processing circuit being controlled by the clock signal which fixes the rate of presentation of the digital signals at the input of the device, a digital register being associated with said processing circuit to supply it with a possibly modifiable threshold value, and said digital multiplier receiving on a second input the output of a digital memory intended to deliver the weighting coefficients to be assigned to said signals digital ux.

2. Device according to claim 1, characterized in that said digital memory is a so-called ROM memory.

3. Device according to claim 1, characterized in that said digital memory is a memory called RAM with which is associated an additional circuit for modifying coefficients.

4. Device according to claim 3, characterized in that said additional circuit for modifying the coefficients is a wired circuit.

5. Device according to claim 3, characterized in that said additional circuit for modifying coefficients is a microprogrammed circuit such as a microprocessor or a microcomputer.

6. Digital summation stage for a scintillation camera comprising a scintillator crystal possibly equipped with a collimator, a light guide coupling this crystal to the input window of a set of photodetectors such as photomultiplier tubes, and p channels d acquisition which respectively receive the output signals from the photodetectors and supply p digital signals to a computer via a bus included or not in the computer, said digital summation stage being characterized in that it is located at the continuation of the bus, at the head of the computer, and receives the signals coming from this bus, and in that it comprises in parallel m weighted sum calculation devices according to one of claims 1 to 5, the number m being less to p.