EP0875922A1 - Technologie sans gravure pour intégration de composants - Google Patents

Technologie sans gravure pour intégration de composants Download PDF

Info

Publication number
EP0875922A1
EP0875922A1 EP98400784A EP98400784A EP0875922A1 EP 0875922 A1 EP0875922 A1 EP 0875922A1 EP 98400784 A EP98400784 A EP 98400784A EP 98400784 A EP98400784 A EP 98400784A EP 0875922 A1 EP0875922 A1 EP 0875922A1
Authority
EP
European Patent Office
Prior art keywords
epitaxy
mask
integration method
substrate
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98400784A
Other languages
German (de)
English (en)
Inventor
Denis Jahan
Philippe Legay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of EP0875922A1 publication Critical patent/EP0875922A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Definitions

  • the present invention relates to the field of semiconductors.
  • the invention relates monolithic integration, i.e. integration on the same substrate, different semiconductor structures corresponding to different components.
  • This integration concerns the areas of optoelectronics in the case for example of a laser / modulator integration, microelectronics in the case, for example, of making circuits integrated, or these two areas together in the case by example of the integration of a laser with its circuit ordered.
  • EPVOM Selective organometallic epitaxy
  • a second known method, growth on engraved substrate includes three technological steps that we have shown in Figures 1 to 3.
  • the first step is to partially burn a substrate 2 in order to achieve a high level 7 and a low level 9 on the surface of substrate 2.
  • the second step is to epitax two components 11 and 12 successively on the structure overall. Given the initial level difference due to the etching, we manage to adjust the two components side by side on the high level (realizing for this an engraving between the two levels 7 and 9 deep equal to the thickness of the first component 11).
  • the third step is to planarize the final structure by engraving only the structure of the second epitaxial component 12, in the regions corresponding to the high level 7 of the substrate 2. For this, the structure of the second epitaxial component 12 is protected in regions corresponding to low level 9 of substrate 2 by a mask 22 for protection against engravings.
  • the third etching step (planarizing) is tricky when the dimensions components decrease. There may also be growth, between high level 7 and low level 9, whether on the flanks of mesas 3 or on the sides of components 11 and 12, which makes it appear bridges between the two levels.
  • a major drawback of this technique is in the fact that it is difficult to epitaxialize perfectly functional components on surfaces previously engraved. Indeed, the engravings generate crystallographic defects and contaminations interface.
  • a third known technique is the recovery localized epitaxy.
  • the structure of the first component is first epitaxially full plate on a flat substrate.
  • a dielectric mask generally SiNx or SiO 2 is then deposited and then etched in certain places.
  • the parts of the structure of the first component not protected by the mask are then engraved.
  • a surface treatment called surface regeneration, is then made on the engraved surface to minimize maximum effects of defects caused by engraving.
  • Resumption of localized epitaxy of the structure of the second component is then performed on the areas of the semiconductor thus discovered.
  • This technique is based on the fact that under certain temperature and element flow conditions III and V, it is possible to grow selectively, monocrystalline, one semiconductor on another semiconductor while preventing growth on surfaces of another nature (dielectric for example).
  • This last property is necessary for integrate two photonic components and allow, between other, the passage of light with low losses. It is carried out with perfect self-alignment and quality contiguous interface between the two structures epitaxial. Self-alignment also improves the performance of certain microelectronic components.
  • Resumption of localized epitaxy is a technique planarizing, that is to say that all the components at the end of realization can be located on the same level. Flatness ensures good mechanical properties to future interconnections and promotes stages of finer lithography in size.
  • Optical losses in waveguides epitaxial on engraved surfaces are much more important than those observed in guides epitaxially grown on non-etched planar substrates. Faults lens and roughness are involved in this case.
  • Contamination of engraved surfaces consisting essentially of C and Si, can be electrically activates and can thus modify the electrical properties components epitaxially locally on these surfaces.
  • the differences in refractive indices between the semiconductor layers that can be obtained are weak, which usually means multiplying the number of layers of Bragg mirrors.
  • the purpose of the present invention is to allow integrate at least two structures on the same substrate semiconductor materials that can be very different, the two structures being epitaxied on undisturbed areas of the substrate for example by a preliminary engraving.
  • This first characteristic allows to obtain structures of crystallographic quality excellent.
  • Another aim is to propose a process which also allows flat integration.
  • Another aim is to propose a process which provides quality contiguous interfaces between two epitaxial structures.
  • Another object of the invention is to propose a process also allowing self-alignment of perfect structures and easily implemented.
  • FIGS. 4 to 10 show, different consecutive technological stages of a monolithic integration process according to the invention.
  • FIG. 4 shows a flat substrate 2.
  • This substrate is of the non-etched type, prepared by the supplier to be ready for use.
  • This type of substrate is commonly called “epi-ready” substrate.
  • a nitride mask 1 has been deposited on the surface of this substrate 2.
  • the mask 1 can be produced with any material capable of constituting a mask for localized epitaxy, such as SiO 2 .
  • These masks have the property of having an outer surface which is not very reactive with respect to the incident species, partly due to the fact that these masks are amorphous and have a low density of pendant bonds.
  • the deposition of the nitride mask 1 on the substrate 2 is performed by CVD (Chemical Vapor) technique Deposition) plasma-assisted from silane and nitrogen.
  • CVD Chemical Vapor
  • the localized epitaxy of structure 10 is performed by a known technique of jet epitaxy chemicals. There are many details on this technique in [3].
  • the epitaxial component A is here produced at from III-V semiconductor materials such as GaAs or InP.
  • the opening 4 made in the mask 1 exposes selected areas 5 of the semiconductor substrate 2 to the fluxes elements III and V.
  • the invention is not limited to the use of such an epitaxial technique but also provides than any other deposition technique, in particular a technique for obtaining a 10-sided structure be adopted.
  • a fourth step is to add, also by localized epitaxy, an additional layer 15 of high aluminum alloy on the surface structure 10.
  • the alloy constituting the layer 15 is preferably an alloy whose aluminum concentration is greater than 80%.
  • the alloy used in the example described here is an alloy of formula Al x Ga 1-x As where x is greater than 0.80.
  • the aluminum concentration is given by the parameter x. There is thus a concentration of 100% of As among the elements V, a concentration of 80% of aluminum among the elements III, and a concentration of 20% of Ga among the elements III.
  • the localized epitaxy of the alloy takes place at the end of growth of structure 10. Structure 10 and the layer 15 are therefore deposited one after the other in a same localized epitaxy operation.
  • the constituent alloy of layer 15 can also be chosen from AlAs, Al x ln 1-x As, or AlAs y Sb 1-y .
  • the alloy may disagree with mesh with semiconductor material A.
  • This layer 15 will be used later, and after a treatment capable of changing its properties, of mask for localized epitaxy.
  • the alloy layer 15 thus deposited has the property of being perfectly aligned on the surface of the first structure 10.
  • the additional layer 15 deposited at the end of growth of the first epitaxial structure 10 has a thickness between 10 and 150 nanometers.
  • the nitride mask 1 is then removed by chemical etching, taking care not to alter the materials other than nitride.
  • This first property is used to this step of removing the mask by chemical etching primary 1, by the fact that the alloy layer remains unaltered and perfectly aligned with the structure 10 during the chemical attack of the primary mask.
  • the inventors have taken advantage of such property of inalterability to chemical etching, in depositing this alloy intended to become a mask, before removing the primary mask 1.
  • the next step is to perform a selective oxidation of the aluminum-rich alloy.
  • Figure 11 shows a device called a bench of oxidation, allowing this oxidation to be carried out selective.
  • a nitrogen flow regulated by a flow meter mass 100, is sent to a bubbler 200 filled with water and brought to a temperature close to 80 ° C.
  • the flow of nitrogen B saturated with water, is directed to a furnace 300 in which the structure consisting of substrate 2, structure 10 and of the alloy layer 15.
  • the oven 300 is brought to a fluctuating temperature between 300 and 540 ° C depending on the material to be ideally, the oxidation temperature is chosen between 350 and 400 ° C.
  • the oxidation time is variable. It depends on material to be oxidized, its thickness and temperature. On leaving the oven 300, the water vapor contained in nitrogen is condensed by a condenser 400 in order to check the reproducibility of the experiment.
  • lines 500 which connect the flow meter 100 in the bubbler 200, the bubbler 200 in the oven 300, the flow meter 110 in the oven 300 and the oven 300 in the capacitor 400, are heated to around 60 ° C.
  • the AlAs y Sb 1-y oxidizes notably from 300 ° C, the AlAs from 350 ° C, the Al 0.48 In 0.52 As , which is an alloy tuned in mesh on a structure of InP, from 500 ° C, and InP from 5000C also.
  • Alloy 15 is therefore transformed into an oxide without that the material of the substrate 2 nor the structure of semiconductor component 10 do not undergo notable transformation.
  • Such oxidation selectivity is say that the alloy layer 15 is oxidized without that the layers on which it is placed nor the substrate are oxidized, is particularly important for the steps which will be described later.
  • the inventors have discovered that to achieve satisfactory selectivity, advantageously used as a constituent material of layer 15 an alloy with high aluminum content. More specifically, we use advantageously an alloy having a concentration of aluminum greater than 80%.
  • the oxide obtained by the described oxidation process previously is insulating, amorphous and mechanically stable unlike those that form in the ambient air.
  • this oxide has the characteristics necessary to constitute a mask for localized epitaxy.
  • This second epitaxy gives rise to a localized growth in zone 6 of substrate 2 previously masked by the nitride mask 1.
  • This zone 6 is complementary to zone 5 of the substrate previously discovered in the etching step of the mask of the nitride 1.
  • the oxide perfectly covers the surface of the first epitaxial structure 10, so that one achieves perfect self-alignment between the first epitaxial structure 10 and the second epitaxial structure 20.
  • the sides of the structure 10 are vertical.
  • first and second structures are not will not join directly through active layers, but there will appear a very disturbed area between the two structures.
  • MOCVD localized epitaxy does more appear overgrowths on the sides not vertical so it's hard to get a planarity of the whole.
  • oxidation of layer 15 alloy is selective. Indeed, if oxidation is not not selective, oxidation does not occur negligible of the substrate 2 and / or of the structure 10, that the structure 10 or the substrate 2 are for example of InP or GaAs.
  • the oxide of GaAs or InP when it is too large, does not desorb or partially desorb during a possible prepitaxial annealing.
  • the quality of the second structure is not essential when this second structure is a constriction layer, such defects are not tolerable in the case of component structures.
  • the self-alignment mentioned above is enabled by the fact that the structure 10 presents vertical flanks and also by the fact that neither these vertical sides or substrate 2 are not oxidized, due to that the oxidation of layer 15 is an oxidation selective.
  • any material that can be deposited by epitaxy on the first epitaxial structure 10 then be selectively transformed into a suitable material to serve as a mask for localized epitaxy can be used in place of the high content alloy aluminum.
  • any other process can be used which can allow selective oxidation forming a stable oxide and having the properties necessary for localized epitaxy.
  • the mask 15 is removed by chemical etching.
  • the mask 15 can be removed by an RIE engraving of a type chosen so as not to attack the semiconductor. Those skilled in the art know such engravings. In the specific case of this example of realization, it is easier to remove the mask 15 by chemical etching.
  • the various masks are all deposited by selective epitaxy and removed by chemical etching, these two techniques being harmless to others component structures.
  • the invention has been described in a variant elementary of the invention where only two types of semiconductor materials have been epitaxied side by side.
  • the invention also provides for the integration of a higher number of components on the same substrate of based.
  • FIGS. 12A to 12K have thus been represented, a sequence of steps to integrate three side-by-side semiconductor structures, referenced 10, 110 and 120.
  • the similar elements to those of FIGS. 4 to 10 bear the same references.
  • the structure is then covered in its whole layer of nitride 101 (FIG. 12E), identical to that applied in the first step (figure 12A) on the substrate 2, and by an identical technique.
  • At least one area of 5bis growth by etching in the mask 101 (figure 12F), on which a localized growth of the second semiconductor structure 110, covered a thin layer 115 of alloy with a high content of aluminum (Figure 12G).
  • Mask 101 is then removed (Figure 12H), layers 15 and 115 are oxidized selectively (Figure 12I), and are used as masks for selective epitaxy of a third semiconductor structure 120 ( Figure 12J).
  • the third structure 120 therefore covers the entire surface of substrate 2 not occupied by structures 10 and 110.
  • the oxide masks 15 and 115 are then removed ( Figure 12K) by chemical etching.
  • n for example a nitride mask is deposited on all structures numbered from 1 to (n - 1) already made on the substrate and comprising a layer upper alloy, then we realize in the mask a selected localized growth zone, by etching, which is not adjacent to existing structures. After localized growth by epitaxy of structure n to semiconductor in this selected area, and its layer upper alloy, the nitride mask is removed.
  • This last structure is self-aligned with each of structures 1 to n. We finally remove the masks oxide.
  • the invention extends to a component obtained by the implementation of a process in accordance with the spirit of processes described above.
  • the invention makes it possible to take advantage, in micro and opto-electronics, of a self-alignment perfect and easily implemented.
  • Such material may not contain aluminum.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

L'invention concerne un procédé d'intégration de plusieurs structures à semi-conducteur sur un substrat, selon lequel on réalise :
  • un dépôt d'un masque primaire sur ledit substrat (2),
  • des ouvertures dans ce masque découvrant des zones choisies de la surface du substrat (2),
  • une épitaxie d'une structure A de composant semi-conducteur localisée dans ces zones, terminée par
  • une épitaxie d'un matériau B (15) localisée sur la structure A (10), le matériau B (15) étant apte à être transformé sélectivement en un matériau C pouvant constituer un masque (15) pour épitaxie localisée,
  • un retrait dudit masque primaire,
  • une transformation sélective dudit matériau B en ledit matériau C de sorte que le matériau C constitue un autre masque (15) pour épitaxie localisée, et
  • une épitaxie d'une structure D (20) de composant semi-conducteur localisée à l'extérieur dudit autre masque.

Description

La présente invention concerne le domaine des semi-conducteurs.
Plus précisément, l'invention concerne l'intégration monolithique, c'est-à-dire l'intégration sur un même substrat, de différentes structures de semi-conducteurs correspondant à des composants différents.
Cette intégration concerne les domaines de l'optoélectronique dans le cas par exemple d'une intégration laser/modulateur, de la micro-électronique dans le cas par exemple d'une réalisation de circuits intégrés, ou ces deux domaines ensemble dans le cas par exemple de l'intégration d'un laser avec son circuit de commande.
Plusieurs techniques d'intégration existent actuellement.
L'épitaxie par organométallique sélective (EPVOM) ne nécessite qu'une seule étape d'épitaxie : son principe repose sur le fait qu'il est possible de faire varier la composition et l'épaisseur d'un alliage quaternaire GaxIn1-xAsyP1-y sur une surface donnée en la limitant par un masque diélectrique de géométrie appropriée. On peut ainsi épitaxier bout à bout deux quaternaires de longueurs d'onde d'émission différentes avec une interface graduelle entre les deux. Cette technique a été appliquée à l'intégration laser-modulateur [1].
L'inconvénient majeur de cette technique est que seuls deux composants de structure très proche peuvent être intégrés. Pour un premier composant donné, le choix du deuxième composant à intégrer est restreint. D'autre part, cette technique s'avère inadaptée pour l'épitaxie de structures épaisses (supérieures à 1 micron).
Une seconde méthode connue, la croissance sur substrat gravé, comprend trois étapes technologiques que l'on a représentées aux figures 1 à 3.
La première étape consiste à graver partiellement un substrat 2 afin de réaliser un niveau haut 7 et un niveau bas 9 à la surface du substrat 2.
La deuxième étape consiste à épitaxier deux composants 11 et 12 successivement sur la structure d'ensemble. Etant donné la différence de niveau initiale due à la gravure, on arrive à ajuster les deux composants côte-à-côte sur le niveau haut (en réalisant pour cela une gravure entre les deux niveaux 7 et 9 de profondeur égale à l'épaisseur du premier composant 11).
La troisième étape consiste à planariser la structure finale en gravant uniquement la structure du deuxième composant épitaxié 12, dans les régions correspondant au niveau haut 7 du substrat 2. Pour cela, on protège la structure du deuxième composant épitaxié 12 dans les régions correspondant au niveau bas 9 du substrat 2 par un masque 22 de protection contre les gravures.
Cette technique a notamment été utilisée avec succès pour l'intégration d'un photodétecteur et d'un transistor à effet de champ [2].
Toutefois, la troisième étape de gravure (planarisante) s'avère délicate lorsque les dimensions des composants diminuent. Il peut de plus y avoir croissance, aux limites entre niveau haut 7 et niveau bas 9, que ce soit sur les flancs de mésas 3 ou sur les flancs des composants 11 et 12, ce qui fait apparaítre des ponts entre les deux niveaux.
Un inconvénient majeur de cette technique réside dans le fait qu'il est difficile d'épitaxier des composants parfaitement fonctionnels sur des surfaces préalablement gravées. En effet, les gravures engendrent des défauts cristallographiques et des contaminations d'interface.
Une troisième technique connue est la reprise d'épitaxie localisée.
Dans cette technique, la structure du premier composant est d'abord épitaxiée pleine plaque sur un substrat plan.
Un masque de diélectrique, généralement SiNx ou SiO2 est ensuite déposé, puis gravé en certains endroits.
Les parties de la structure du premier composant non protégées par le masque sont alors gravées. Un traitement de surface appelé régénération de surface, est ensuite réalisé sur la surface gravée pour minimiser au maximum les effets des défauts engendrés par la gravure.
Une reprise d'épitaxie localisée de la structure du second composant est ensuite effectuée sur les zones du semi-conducteur ainsi découvertes.
Cette technique est basée sur le fait que sous certaines conditions de température et de flux d'éléments III et V, il est possible de faire croítre sélectivement, de façon monocristalline, un semi-conducteur sur un autre semi-conducteur tout en empêchant la croissance sur des surfaces d'une autre nature (diélectrique par exemple).
Dans ce cas, il n'y a aucun dépôt sur le masque [3]. L'épitaxie par jets chimiques (EJC ou CBE) et l'épitaxie en phase vapeur aux organométalliques (EPVOM) permettent de réaliser ces épitaxies localisées. On obtient ainsi, l'une à côté de l'autre, deux structures de composants différents. Les interfaces latérales entre les deux composants peuvent être de bonne qualité.
Cette dernière propriété est nécessaire pour intégrer deux composants photoniques et permettre, entre autre, le passage de la lumière avec de faibles pertes. Elle est réalisée avec un auto-alignement parfait et une interface jointive de qualité entre les deux structures épitaxiées. L'auto-alignement permet aussi d'améliorer les performances de certains composants microélectroniques.
La reprise d'épitaxie localisée est une technique planarisante, c'est-à-dire que tous les composants en fin de réalisation peuvent être situés sur une même niveau. La planéité assure de bonnes caractéristiques mécaniques aux futures interconnexions et favorise des étapes de lithographie plus fines en dimension.
L'inconvénient de cette technique est là encore inhérent à la gravure. En effet, la reprise d'épitaxie est effectuée sur une surface de substrat préalablement gravée et donc perturbée. La régénération de la surface, effectuée juste avant l'épitaxie localisée, n'est pas suffisante pour éliminer les défauts et la contamination.
De manière générale, les performances des composants épitaxiés sur substrat gravé sont dégradées.
Deux exemples illustrent ceci :
Les pertes optiques dans des guides d'ondes épitaxiés sur surfaces gravées sont beaucoup plus importantes que celles observées dans des guides épitaxiés sur des substrats plans non gravés. Les défauts cristallins et la rugosité sont dans ce cas en cause.
La contamination des surfaces gravées, constituée essentiellement de C et de Si, peut être électriquement active et peut ainsi modifier les propriétés électriques des composants épitaxiés localement sur ces surfaces.
On connaít, par ailleurs, les travaux de J.P. Dallesasse sur l'oxydation sélective des alliages contenant de l'aluminium [4]. Ils ont montré que ces oxydes ont des propriétés électriques et mécaniques intéressantes.
Ils sont notamment très utiles pour la réalisation de couches de confinement électriques et optiques, notamment dans les lasers à cavité verticale. Ces couches sont obtenues par l'oxydation partielle d'un alliage AlxGa1-xAs.
On connaít une seconde application de ces oxydes, elle aussi dans la réalisation de miroirs de Bragg.
On cherche, dans un miroir de Bragg, à empiler, par épitaxies successives, des couches de matériaux d'indices de réfraction qui soient différents d'une couche à l'autre, de manière à obtenir de fortes différences d'indices au travers des couches.
Or, les différences d'indices de réfraction entre les couches de semi-conducteurs que l'on peut obtenir sont faibles, ce qui oblige habituellement à multiplier le nombre de couches des miroirs de Bragg.
On met à profit, dans cette seconde application, la différence de valeur de l'indice de réfraction de l'alliage et de son oxyde.
On intercale des couches de semi-conducteurs d'alliage contenant de l'aluminium avec des couches de semi-conducteurs d'indice de réfraction assez proche de celui de l'alliage. Les alliages contenant de l'aluminium sont ensuite oxydés sélectivement, formant ainsi des couches dont l'indice de réfraction est éloigné de ceux des couches de semi-conducteurs adjacentes. L'oxydation sélective des alliages à forte teneur en aluminium permet ainsi de réaliser des empilements de couches de matériaux avec de forts écarts d'indices de réfraction entre les couches et ainsi de réaliser des miroirs de Bragg ayant un nombre de couches particulièrement faible.
Le but de la présente invention est de permettre d'intégrer sur un même substrat au moins deux structures de matériaux semi-conducteurs pouvant être très différents, les deux structures étant épitaxiées sur des zones du substrat non perturbées par exemple par une gravure préalable. Cette première caractéristique permet d'obtenir des structures de qualité cristallographique excellente.
Un autre but est de proposer un procédé qui permette également une intégration plane.
Un autre but est de proposer un procédé qui permette d'obtenir des interfaces jointives de qualité entre deux structures epitaxiées.
Un autre but de l'invention est de proposer un procédé permettant également un auto-alignement des structures parfait et aisément mis en oeuvre.
Ces buts sont atteints selon la présente invention grâce à un procédé d'intégration de plusieurs structures à semi-conducteur sur un même substrat, selon lequel on réalise :
  • a) un dépôt d'un masque primaire sur ledit substrat,
  • b) des ouvertures dans ce masque primaire découvrant des zones choisies de la surface du substrat,
  • c) une épitaxie d'une structure A de composant semi-conducteur localisée dans lesdites zones choisies du substrat, terminée par
  • d) une épitaxie d'un matériau B localisée sur la structure A, le matériau B étant apte à être transformé sélectivement en un matériau C pouvant constituer un masque pour épitaxie localisée,
  • e) un retrait dudit masque primaire,
  • f) une transformation sélective dudit matériau B en ledit matériau C de sorte que le matériau C constitue un autre masque pour épitaxie localisée, et
  • g) une épitaxie d'une structure D de composant semi-conducteur localisée à l'extérieur dudit autre masque.
    • D'autres caractéristiques, buts et avantages de la présente invention apparaítront à la lecture de la description détaillée qui va suivre, et en regard des dessins annexés, donnés à titre d'exemple non limitatif et sur lesquels :
    • la figure 1 précédemment décrite est une vue en coupe d'un substrat gravé, selon un plan de coupe perpendiculaire à la surface du substrat selon une technique classique ;
    • la figure 2 précédemment décrite est une même vue du même substrat gravé sur lequel deux composants ont été épitaxiés successivement sur le substrat entier selon une technique classique ;
    • la figure 3 est une même vue du même ensemble dans laquelle la structure classique finale a été planarisée ;
    • la figure 4 est une vue en coupe d'un substrat recouvert d'un masque, selon un plan de coupe perpendiculaire à la surface du substrat, conforme à la présente invention;
    • la figure 5 est une vue en coupe du même ensemble, dans lequel le masque a été gravé dans une zone choisie, conforme à la présente invention ;
    • la figure 6 est une même vue en coupe du même ensemble comportant en outre une première structure de semi- conducteur épitaxiée et une couche d'alliage à forte teneur en aluminium déposée par épitaxie sur cette première structure, conforme à la présente invention ;
    • la figure 7 est une même vue du même ensemble, dans laquelle le masque a été retiré conformément à la présente invention ;
    • la figure 8 est une même vue en coupe du même ensemble dans lequel l'alliage à forte teneur en aluminium a été oxydé conformément à la présente invention ;
    • la figure 9 est une même vue du même ensemble dans lequel une seconde structure de matériau semi-conducteur conforme à la présente invention a été déposée par épitaxie sur le substrat, aux endroits non protégés par l'alliage oxydé ;
    • la figure 10 est une même vue du même ensemble dans lequel l'alliage oxydé a été enlevé conformément à la présente invention ;
    • la figure 11 est une vue sous forme de blocs fonctionnels d'un dispositif de traitement de structures de semi-conducteurs permettant de réaliser une oxydation sélective d'une couche d'alliage à forte teneur en aluminium, conforme à la présente invention ; et
    • les figures 12A à 12K sont des vues en coupe selon un même plan de coupe perpendiculaire à la surface d'un substrat, d'étapes d'une intégration monolithique conforme à une variante de l'invention, où trois structures à semi-conducteur sont intégrées sur un même substrat.
    On a représenté, sur les figures 4 à 10, différentes étapes technologiques consécutives d'un procédé d'intégration monolithique selon l'invention.
    On décrira maintenant ces différentes étapes.
    On a représenté à la figure 4 un substrat plan 2. Ce substrat est de type non gravé, préparé par le fournisseur pour être prêt à l'emploi. Ce type de substrat est appelé communément substrat "épi-ready". A la surface de ce substrat 2 a été déposé un masque 1 de nitrure. En variante, le masque 1 peut être réalisé avec tout matériau apte à constituer un masque pour épitaxie localisée, tel que SiO2. Ces masques ont la propriété de présenter une surface extérieure peu réactive vis-à-vis des espèces incidentes, en partie grâce au fait que ces masques sont amorphes et possèdent une faible densité de liaisons pendantes.
    Le dépôt du masque de nitrure 1 sur le substrat 2 est effectué par la technique CVD (Chemical Vapor Deposition) assistée par plasma à partir du silane et de l'azote.
    Dans un deuxième temps, on définit sur le masque primaire 1 des motifs par un procédé de lithographie classique : une résine photosensible protège le nitrure aux endroits où il doit rester, tandis que les parties exposées du nitrure sont gravées par Gravure Ionique Réactive (RIE).
    De manière connue, on sait réaliser la gravure de façon à ne pas altérer la surface du substrat 2.
    En effet, l'homme de l'art sait réaliser des gravures, qu'elles soient des gravures ioniques réactives ou des gravures chimiques, qui ne réagissent qu'avec un tel masque de nitrure et ne réagissent pas avec un matériau semi-conducteur.
    On réalise donc une ouverture 4 dans le masque de nitrure 1, découvrant une surface 5 de substrat aucunement altérée, qui constitue ainsi une surface propice à la croissance localisée par épitaxie, ayant gardé ses qualités de surface initiales, c'est-à-dire avant le dépôt du masque de nitrure 1. L'ensemble constitué par le substrat 2 et le masque 1 gravé est représenté à la figure 5.
    Comme représenté à la figure 6, on réalise dans un troisième temps, une croissance par épitaxie localisée d'une première structure 10 de composant semi-conducteur A.
    L'épitaxie localisée de la structure 10 est réalisée par une technique connue d'épitaxie par jets chimiques. On trouvera de nombreuses précisions sur cette technique dans [3].
    La croissance localisée est un cas particulier de croissance sélective où la croissance est confinée spatialement. Le composant A épitaxié est ici réalisé à partir de matériaux semi-conducteurs III-V tel que GaAs ou InP.
    L'ouverture 4 faite dans le masque 1 expose des zones choisies 5 du substrat semi-conducteur 2 aux flux d'éléments III et V.
    On observe alors une croissance monocristalline sur la zone exposée 5 du substrat, tandis qu'il n'y a aucun dépôt sur le masque diélectrique 1.
    L'épitaxie localisée par jets chimiques permet, comme représenté sur la figure 6, que la croissance monocristaline 10 obtenue présente des flancs verticaux.
    Plus précisément, de tels flancs verticaux sont facilement obtenus grâce à une épitaxie par jets chimiques réalisée sous des conditions de croissance optimisées. On trouvera de telles conditions de croissance optimisées dans le document [3], et dans le document [5].
    L'invention ne se limite pas à l'utilisation d'une telle technique épitaxique mais prévoit également que toute autre technique de dépôt, notamment une technique permettant d'obtenir une structure 10 à flancs verticaux, soit adoptée.
    Une quatrième étape consiste à ajouter, également par épitaxie localisée, une couche supplémentaire 15 d'un alliage à forte teneur en aluminium sur la surface supérieure de la structure 10.
    Plus précisément, l'alliage constituant la couche 15 est préférentiellement un alliage dont la concentration en aluminium est supérieure à 80%.
    L'homme de l'art entend par concentration en aluminium, la proportion en nombre d'atomes d'aluminium par rapport au nombre total d'atomes d'éléments III contenus dans l'alliage.
    L'alliage utilisé dans l'exemple décrit ici est un alliage de formule AlxGa1-xAs où x est supérieur à 0,80.
    Dans le cas d'un tel alliage de formule AlxGa1-xAs, la concentration en aluminium est donnée par le paramètre x. Il y a ainsi une concentration de 100 % d'As parmi les éléments V, une concentration de 80 % d'aluminium parmi les éléments III, et une concentration de 20 % de Ga parmi les éléments III.
    L'épitaxie localisée de l'alliage a lieu en fin de croissance de la structure 10. La structure 10 et la couche 15 sont donc déposées l'une après l'autre en une même opération d'épitaxie localisée.
    L'alliage constitutif de la couche 15 peut également être choisi parmi AlAs, Alxln1-xAs, ou AlAsySb1-y.
    L'alliage est éventuellement en désaccord de maille avec le matériau semi-conducteur A.
    Cette couche 15 servira ultérieurement, et après un traitement apte à changer ses propriétés, de masque pour épitaxie localisée.
    La couche 15 d'alliage ainsi déposée a la propriété d'être parfaitement alignée sur la surface de la première structure 10.
    Il n'y a pas nécessité ici d'une étape de lithographie visant à aligner les bords de la couche 15 sur les bords de la structure 10, comme c'est le cas dans le cadre d'un dépôt de masque classique. Cette lithographie serait d'ailleurs difficilement praticable pour des faibles dimensions, inférieures à un micron.
    La couche supplémentaire 15 déposée en fin de croissance de la première structure épitaxiée 10 a une épaisseur comprise entre 10 et 150 nanomètres.
    Le masque de nitrure 1 est ensuite retiré par gravure chimique, en veillant à ne pas altérer les matériaux autres que le nitrure.
    On utilise donc, à cette étape du procédé, une première propriété d'un alliage contenant de l'aluminium : un tel alliage, lorsqu'il n'est pas oxydé, résiste à une gravure chimique qui ne soit pas destinée à réagir avec un semi-conducteur, par exemple une gravure consistant à tremper une structure dans un bain de fluorure d'hydrogène.
    Cette première propriété est mise à profit à cette étape de retrait par gravure chimique du masque primaire 1, par le fait que la couche d'alliage reste inaltérée et parfaitement alignée sur la structure 10 pendant l'attaque chimique du masque primaire.
    Les inventeurs ont mis à profit une telle propriété d'inaltérabilité à la gravure chimique, en déposant cet alliage destiné à devenir un masque, avant le retrait du masque primaire 1.
    On dépose ainsi, par épitaxie sélective, et donc avec un alignement parfait, une couche à transformer en masque, cette couche 15 restant en place malgré l'attaque chimique de retrait du masque 1.
    On réalise donc, grâce à cette succession d'étapes, un retrait selectif d'un premier masque 1 sans enlever un second masque 15.
    L'étape suivante consiste à réaliser une oxydation sélective de l'alliage riche en aluminium. Le procédé d'oxydation sélective utilisé pour cela fait intervenir un recuit autour de 400°C sous flux d'azote saturée en eau.
    Ce procédé résulte des travaux de Dallesasse et al. sur l'oxydation des alliages AlxGa1-xAs [4].
    La figure 11 présente un dispositif appelé banc d'oxydation, permettant de réaliser cette oxydation sélective.
    Un débit d'azote A, régulé par un débitmètre massique 100, est envoyé dans un bulleur 200 rempli d'eau et porté à une température voisine de 80°C. A la sortie du bulleur 200, le flux d'azote B, saturé en eau, est dirigé vers un four 300 dans lequel se trouve la structure constituée du substrat 2, de la structure 10 et de la couche d'alliage 15.
    Le four 300 est porté à une température fluctuant entre 300 et 540°C suivant le matériau à oxyder.Idéalement, la température d'oxydation est choisie entre 350 et 400°C.
    Le temps d'oxydation est variable. Il dépend du matériau à oxyder, de son épaisseur et de la température. A la sortie du four 300, la vapeur d'eau contenue dans l'azote est condensée par un condenseur 400 afin de contrôler la reproductibilité de l'expérimentation.
    Il est possible d'ajouter un flux A' supplémentaire d'azote à la sortie du bulleur 200 afin de diminuer la pression de vapeur d'eau dans la ligne et ainsi d'éviter la condensation. Le flux d'azote est alors régulé par un débitmètre 110, comme représenté à la figure 11.
    On note aussi que les lignes 500, qui relient le débitmètre 100 au bulleur 200, le bulleur 200 au four 300, le débitmètre 110 au four 300 et le four 300 au condensateur 400, sont chauffées autour de 60°C.
    De cette manière, il est possible d'obtenir une très forte sélectivité d'oxydation entre les matériaux contenant peu ou pas du tout d'aluminium et ceux qui en contiennent beaucoup. A titre d'exemple, on peut dire que l'AlAsySb1-y s'oxyde notablement à partir de 300°C, l'AlAs à partir de 350°C, l'Al0,48In0,52As, qui est un alliage accordé en maille sur une structure d'InP, à partir de 500°C, et l'InP à partir de 5000C également.
    L'alliage 15 est donc transformé en un oxyde sans que le matériau constitutif du substrat 2 ni la structure de composant semi-conducteur 10 ne subissent de transformation notable.
    Une telle selectivité de l'oxydation, c'est à dire le fait que la couche d'alliage 15 soit oxydée sans que les couches sur lesquelles elle est posée ni le substrat soient oxydés, est particulièrement importante pour les étapes qui seront décrites ultérieurement.
    Les inventeurs ont découvert que pour atteindre une sélectivité satisfaisante, on utilise avantageusement comme matériau constitutif de la couche 15 un alliage à forte teneur en aluminium. Plus précisément, on utilise avantageusement un alliage ayant une concentration en aluminium supérieure à 80%.
    L'oxyde obtenu par le procédé d'oxydation décrit précédemment est isolant, amorphe et stable mécaniquement à la différence de ceux qui se forment à l'air ambiant.
    Il est, de plus, apte à constituer un masque pour la diffusion, comme l'a montré J.P. Dallesasse [4].
    Les inventeurs ont constaté que cet oxyde présente les caractéristiques nécessaires pour constituer un masque pour épitaxie localisée.
    On obtient donc, après oxydation de la couche 15 une structure 10 recouverte par un masque 15 pour épitaxie localisée qui est parfaitement aligné sur la structure 10, le substrat 2 qui entoure la structure 10 ne présentant aucune altération dûe à une éventuelle gravure propre à réagir sur un semi-conducteur, ni aucune altération dûe à une éventuelle oxydation.
    Cette aptitude de la couche 15 oxydée à constituer un masque pour épitaxie localisée est mise à profit lors d'une nouvelle étape d'épitaxie localisée.
    Cette deuxième épitaxie donne lieu à une croissance localisée sur la zone 6 du substrat 2 précédemment masquée par le masque de nitrure 1. Cette zone 6 est complémentaire de la zone 5 du substrat découverte précédemment à l'étape de gravure du masque du nitrure 1.
    On comprend que cette épitaxie localisée a lieu, comme celle de la première structure épitaxiée 10, sur une surface de substrat qui n'a pas subi de gravure ni de dégradation par oxydation et qui est donc de bonne qualité.
    L'oxyde recouvre parfaitement la surface de la première structure épitaxiée 10, de sorte que l'on obtient un auto-alignement parfait entre la première structure épitaxiée 10 et la seconde structure épitaxiée 20. On obtient également une interface jointive de qualité, qualifiable de jonction parfaite, entre les flancs des structures 10 et 20.
    Ces deux propriétés sont particulièrement importantes pour des applications de couplage optique. Pour obtenir cet autoalignement parfait et cette interface jointive, il est préférable que les flancs de la structure 10 soient verticaux.
    En effet, si l'on épitaxie une seconde structure en bordure d'une première structure à flancs non verticaux, comme par exemple une première structure obtenue par une technique d'épitaxie localisée en phase vapeur et aux organométalliques sélective (MOCVD ou EPVOM), la première et la seconde structure ne se rejoindront pas directement par des couches actives, mais il apparaítra une zone très perturbée entre les deux structures.
    En effet, lors de la seconde épitaxie localisée, il y a dans ce cas deux fronts de croissance : l'un sur la surface du substrat, l'autre sur les côtés non verticaux de la première structure.
    L'épitaxie localisée MOCVD fait de plus apparaítre des surcroissances sur les flancs non verticaux de sorte qu'il est difficile d'obtenir une planarité de l'ensemble.
    Si une telle zone perturbée n'est pas gênante lorsque l'on souhaite entourer la première structure par une simple couche de constriction, cette zone perturbée n'est pas tolérable dans le cas de structures multi-couches de composants.
    Il est important que l'oxydation de la couche 15 d'alliage soit sélective. En effet, si l'oxydation n'est pas sélective, il se produit une oxydation non négligeable du substrat 2 et/ou de la structure 10, que la structure 10 ou le substrat 2 soient par exemple de l'InP ou du GaAs.
    Dans un tel cas, il reste généralement des morceaux d'oxyde résiduels, par exemple d'oxyde du substrat 2.
    En effet, l'oxyde de GaAs ou d'InP, lorsqu'il est trop important, ne desorbe pas ou désorbe partiellement lors d'un éventuel recuit préepitaxial. Il en résulte qu'il peut être rendu impossible d'épitaxier la seconde structure, et plus généralement, lorsque des résidus d'oxyde du substrat sont présents, on obtient une seconde structure épitaxiée de qualité cristallographique médiocre.
    Si la qualité de la seconde structure n'est pas primordiale lorsque cette seconde structure est une couche de constriction, de tels défauts ne sont pas tolérables dans le cas de structures de composants.
    Ainsi, si l'oxydation n'est pas sélective, on obtient généralement une seconde structure dont la qualité n'est pas meilleure que celle qui serait obtenue sur un substrat ou une structure préalablement gravée.
    De plus, l'auto-alignement évoqué précédemment est permis par le fait que la structure 10 présente des flancs verticaux et également par le fait que ni ces flancs verticaux ni le substrat 2 ne sont oxydés, du fait que l'oxydation de la couche 15 est une oxydation sélective.
    Nous utilisons, dans l'exemple préférentiel décrit, la propriété que possèdent les alliages à forte teneur en aluminium de s'oxyder sélectivement par rapport aux autres matériaux.
    Plus généralement, tout matériau pouvant être déposé par épitaxie sur la première structure épitaxiée 10 puis être transformé sélectivement en un matériau apte à servir de masque pour épitaxie localisée peut être utilisé à la place de l'alliage à forte teneur en aluminium.
    Tout matériau pouvant s'oxyder sélectivement par rapport aux autres en donnant un oxyde stable et possédant les propriétés nécessaires pour constituer un masque pour l'épitaxie localisée, peut être utilisé.
    De même, on peut utiliser tout autre procédé d'oxydation pouvant permettre une oxydation sélective formant un oxyde stable et possédant les propriétés nécessaires pour l'épitaxie localisée.
    On peut ainsi envisager un procédé de transformation en masque qui soit autre que l'oxydation. Par exemple, on peut envisager une nitruration sélective, s'il est possible de nitrurer un matériau sélectivement par rapport aux autres. Dans ce cas, le masque pour l'épitaxie localisée formé ne serait plus un oxyde mais un nitrure.
    Une fois la deuxième structure 20 épitaxiée, le masque 15 est enlevé par gravure chimique. Dans une variante de l'invention, le masque 15 peut être enlevé par une gravure RIE d'un type choisi pour ne pas attaquer le semi-conducteur. L'homme de l'art connaít de telles gravures. Dans le cas précis du présent exemple de réalisation, il est plus simple d'enlever le masque 15 par gravure chimique.
    On utilise ici la propriété d'un masque d'oxyde à pouvoir être facilement retiré par gravure chimique, sans endommager les structures sur lesquelles il est déposé.
    Ainsi, on a utilisé une double propriété de l'alliage contenant de l'aluminium, qui est de résister à une gravure chimique lorsqu'il n'est pas oxydé, et d'être facilement retiré par gravure chimique ou par gravure ionique réactive lorsqu'il est oxydé.
    On utilise la première propriété de résistance à la gravure pour enlever sélectivement le masque primaire 1, et on utilise la deuxième propriété de faible résistance à la gravure chimique pour enlever à son tour, sélectivement, le masque 15.
    Grâce à la succession d'étapes particulière de l'invention, les différents masques sont tous déposés par épitaxie sélective et enlevés par gravure chimique, ces deux techniques étant inoffensives pour les autres structures du composant. On peut grâce à cette succession d'étapes réaliser une intégration de composants sans faire appel à une technique qui soit dommageable à une quelconque partie du composant, telle que par exemple une gravure directe du substrat, par exemple une gravure RIE non sélective ou une gravure chimique de nature à réagir sur des semi-conducteurs.
    La technologie décrite précédemment a été élaborée pour les semi-conducteurs III-V. Le même principe peut aussi être appliqué pour la technologie du Silicium ou pour les semi-conducteurs II-VI.
    L'invention a été décrite dans une variante élémentaire de l'invention où seulement deux types de matériaux semi-conducteurs ont été épitaxiés côte-à-côte.
    L'invention prévoit également l'intégration d'un nombre plus élevé de composants sur un même substrat de base.
    On a ainsi représenté, sur les figures 12A à 12K, un enchaínement d'étapes permettant d'intégrer trois structures de semi-conducteurs côte-à-côte, référencées 10, 110 et 120. Sur cette figure, les éléments similaires à ceux des figures 4 à 10 portent les mêmes références.
    Dans un premier temps, une croissance localisée de la structure 10 et d'une couche 15 d'un alliage à forte teneur en aluminium est réalisée (figures 12A à 12D) en reprenant les étapes décrites précédemment et représentées aux figures 4 à 7.
    La structure est ensuite recouverte dans son ensemble d'une couche de nitrure 101 (figure 12E), identique à celle appliquée à la première étape (figure 12A) sur le substrat 2, et par une technique identique. On réalise par gravure RIE au moins une zone de croissance 5bis par gravure dans le masque 101 (figure 12F), sur laquelle on réalise une croissance localisée de la deuxième structure de semi-conducteur 110, recouverte d'une fine couche 115 d'alliage à forte teneur en aluminium (figure 12G). Le masque 101 est ensuite enlevé (figure 12H), les couches 15 et 115 sont oxydées sélectivement (figure 12I), et sont utilisées comme masques pour une épitaxie sélective d'une troisième structure 120 de semi-conducteur (figure 12J). La troisième structure 120 couvre donc l'ensemble de la surface du substrat 2 non occupé par les structures 10 et 110.
    Les masques d'oxyde 15 et 115 sont ensuite retirés (figure 12K) par gravure chimique.
    On obtient alors trois structures à semi-conducteur 10, 110 et 120 intégrées sur un substrat non gravé 2, et parfaitement auto-alignées.
    De manière plus générale, on peut réaliser ainsi un grand nombre n de structures à semi-conducteur recouvertes d'une couche d'alliage à forte teneur en aluminium, et non accolées.
    Pour cela, avant chaque croissance localisée, numérotée n, on dépose par exemple un masque de nitrure sur l'ensemble des structures numérotées de 1 à (n - 1) déjà réalisées sur le substrat et comportant une couche supérieure d'alliage, puis on réalise dans le masque une zone de croissance localisée choisie, par gravure, qui est non adjacente aux structures existantes. Après croissance localisée par épitaxie de la structure n à semi-conducteur dans cette zone choisie, et de sa couche d'alliage supérieure, le masque de nitrure est enlevé.
    Dans une étape finale, après retrait des couches de nitrure, on oxyde l'ensemble des couches d'alliage et on réalise une croissance localisée d'une dernière structure à semi-conducteur, complémentaire, aux endroits non occupés par les structures 1 à n et protégées par leur masque d'oxyde.
    Cette dernière structure est auto-alignée avec chacune des structures 1 à n. On enlève enfin les masques d'oxyde.
    L'invention s'étend à un composant obtenu par la mise en oeuvre d'un procédé conforme à l'esprit des procédés décrits ci-dessus.
    Les performances des différents types de composants sont améliorées par le fait qu'ils ne comportent pas de défauts engendrés par une éventuelle gravure du substrat.
    On comprend également que l'invention permet de tirer parti, en micro et en opto-électronique, d'un auto-alignement parfait et aisément mis en oeuvre.
    Bien sûr, l'invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, mais s'étend à toute variante conforme à son esprit.
    En particulier, on peut remplacer la couche d'alliage d'aluminium par une couche de tout matériau comportant la double propriété de résister dans un premier état à une gravure de retrait d'un masque primaire et de constituer dans un deuxième état un masque pour épitaxie localisée. Un tel matériau peut ne pas contenir d'aluminium.
    Cette double propriété sera, grâce à la succession des étapes du procédé selon l'invention, mise à profit pour obtenir un masque pour épitaxie parfaitement aligné sur une structure qui est entourée par un substrat non altéré.
  • [1] "Monolithic integration of multiple quantum well DFB laser and electroabsorption modulators", A. Ramdane, A. Ougazzaden, Ph. Krauz, Microelectronics Journal 25 (1994) 691.
  • [2] "Molecular Beam Epitaxy of AlGaInAs on patterned substrates for optoelectronic applications", J.P. Praseuth, Microelectronic applications 1995.
  • [3] "Epitaxie localisée par jets chimiques sur substrats GaAs et InP", Ph. Legay, thèse présentée à l'Université de Nantes (1995).
  • [4] Dallesasse J.M., Holonyack N., Sugg A.R., Richard T.A., El-Zein N. "Hydrolysation oxidation of AlxGal-xAs-AlAs-GaAs quantum well heterostructures and superlattices", Appl. Phys. Lett. 57, (1990) 2844.
  • [5] Journal of Cristal Growth, 124, 1992, p.186, H. Heinecke, B.Baur, A.Mirklis, R.Matz, C.Cremer, R.Höger.

    • Claims (20)

    1. Procédé d'intégration de plusieurs structures à semi-conducteur (10, 20, 110, 120) sur un même substrat (2), caractérisé en ce qu'on réalise :
      a) un dépôt d'un masque primaire (1) sur ledit substrat (2),
      b) des ouvertures dans ce masque primaire (1) découvrant des zones choisies (5) de la surface du substrat (2),
      c) une épitaxie d'une structure A de composant semi-conducteur localisée dans lesdites zones choisies (5) du substrat (2), terminée par
      d) une épitaxie d'un matériau B (15) localisée sur la structure A (10), le matériau B (15) étant apte à être transformé sélectivement en un matériau C pouvant constituer un masque (15) pour épitaxie localisée,
      e) un retrait dudit masque primaire (1),
      f) une transformation sélective dudit matériau B en ledit matériau C de sorte que le matériau C constitue un autre masque (15) pour épitaxie localisée, et
      g) une épitaxie d'une structure D (20) de composant semi-conducteur localisée à l'extérieur dudit autre masque (15).
    2. Procédé d'intégration selon la revendication 1, caractérisé en ce que l'on réalise les étapes a, b, c, d, e de la revendication 1, puis on réalise au moins une fois l'enchaínement des étapes suivantes :
      e1) on réalise un dépôt d'un nouveau masque primaire (101) sur l'ensemble formé par le substrat (2), et les différentes structures épitaxiées (10) sur ce substrat (2),
      e2) on réalise des ouvertures (5bis) dans ce nouveau masque primaire (101), découvrant des nouvelles zones choisies (5bis) de la surface du substrat (2),
      e3) on réalise une épitaxie d'une structure de composant semi-conducteur A2 (110) localisée dans lesdites nouvelles zones choisies (5bis) du substrat (2), terminée par
      e4) une épitaxie du matériau B (115) localisée sur la structure A2 (10),
      e5) on retire ledit nouveau masque primaire (101),
      et en ce qu'on procède ensuite à une phase finale consistant à réaliser :
      f1) une transformation sélective dudit matériau B (15, 115) en ledit matériau C de sorte que le matériau C constitue au moins un dit autre masque (15, 115) pour épitaxie localisée,
      f2) une épitaxie d'une structure de composant semi-conducteur D (120) localisée à l'extérieur du ou des autre(s) masque(s) (15, 115).
    3. Procédé d'intégration selon la revendication 1 ou 2, caractérisé en ce que l'on réalise également, après l'épitaxie localisée à l'extérieur du ou des autre (s) masques, un retrait du ou desdits autre(s) masque(s) (15, 115).
    4. Procédé d'intégration selon l'une quelconque des revendications 1, 2, ou 3, caractérisé en ce que ledit matériau B (15, 115) est un alliage à forte teneur en aluminium et en ce que les étapes f et/ou f1 consistent à réaliser une oxydation sélective de cet alliage.
    5. Procédé d'intégration selon la revendication 4, caractérisé en ce que ladite oxydation sélective est réalisée à une température comprise entre 300°C et 540°C sous flux d'azote saturé en eau.
    6. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que le matériau B (15,115) est un alliage de concentration en aluminium parmi les éléments III qui est supérieure à 80%.
    7. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que le matériau B (15, 115) est un alliage de formule Alx Ga1-x As où x est supérieur à 0,80.
    8. Procédé d'intégration selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le matériau B (15, 115) est un alliage de formule AlAs.
    9. Procédé d'intégration selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le matériau B (15, 115) est un alliage de formule AlInAs.
    10. Procédé d'intégration selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le matériau B (15, 115) est un alliage de formule AlAsSb.
    11. Procédé d'intégration selon l'une quelconque des revendications 4 à 10, caractérisé en ce que ledit matériau B est déposé sur la structure A (10) selon une couche (15, 115) ayant une épaisseur comprise entre 10 et 150 nanomètres.
    12. Procédé d'intégration selon l'une quelconque des revendications 1 à 11, caractérisé en ce que les structures A et D sont réalisées à partir de matériaux semi-conducteurs III-V.
    13. Procédé d'intégration selon l'une quelconque des revendications 1 à 12, caractérisé en ce que les structures A et D sont réalisées à partir de matériaux semi-conducteurs II-VI.
    14. Procédé d'intégration selon l'une quelconque des revendications 1 à 13, caractérisé en ce que les structures A et D sont réalisées à partir de matériaux basés sur la technologie du silicium.
    15. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que lesdits masques primaires (1) sont des masques de nitrure déposés par la technique CVD (Chemical Vapor Deposition).
    16. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que lesdites ouvertures (5, 5bis) dans lesdits masques primaires (1) sont réalisées par Gravure Ionique Réactive.
    17. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que l'épitaxie de la structure A et/ou de la structure A2 est de nature à former une structure (10) à flancs verticaux.
    18. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que au moins une épitaxie localisée est réalisée par jets chimiques.
    19. Procédé d'intégration selon l'une quelconque des revendications précédentes, caractérisé en ce que lesdits retraits des masques (1, 15, 115) sont effectués par gravure chimique.
    20. Composant obtenu par la mise en oeuvre du procédé conforme à l'une quelconque des revendications 1 à 19.
    EP98400784A 1997-04-03 1998-04-02 Technologie sans gravure pour intégration de composants Withdrawn EP0875922A1 (fr)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    FR9704070 1997-04-03
    FR9704070A FR2761811B1 (fr) 1997-04-03 1997-04-03 Technologie sans gravure pour integration de composants

    Publications (1)

    Publication Number Publication Date
    EP0875922A1 true EP0875922A1 (fr) 1998-11-04

    Family

    ID=9505478

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP98400784A Withdrawn EP0875922A1 (fr) 1997-04-03 1998-04-02 Technologie sans gravure pour intégration de composants

    Country Status (2)

    Country Link
    EP (1) EP0875922A1 (fr)
    FR (1) FR2761811B1 (fr)

    Cited By (15)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    WO2002009150A2 (fr) * 2000-07-24 2002-01-31 Motorola, Inc., A Corporation Of The State Of Delaware Structure semi-conductrice utilisee avec des signaux a haute frequence
    US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
    US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
    US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
    US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
    US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
    US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
    US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
    US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
    US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
    US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
    US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
    US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
    US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
    US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon

    Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US3914137A (en) * 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
    JPH01313985A (ja) * 1988-06-14 1989-12-19 Fujitsu Ltd 半導体発光装置の製造方法
    EP0392480A2 (fr) * 1989-04-12 1990-10-17 Sumitomo Electric Industries, Ltd. Méthode de fabrication d'un circuit intégré à semi-conducteur
    EP0477096A1 (fr) * 1990-09-20 1992-03-25 France Telecom Procédé d'épitaxie sélective et de gravure de matèriau III-V ou II-VI dans un même bâti de croissance OMCVD
    EP0758143A1 (fr) * 1995-08-07 1997-02-12 Motorola, Inc. Procédés améliorés pour masquage pendant la fabrication d'un dispositif semi-conducteur
    US5604764A (en) * 1994-07-25 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser

    Patent Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US3914137A (en) * 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
    JPH01313985A (ja) * 1988-06-14 1989-12-19 Fujitsu Ltd 半導体発光装置の製造方法
    EP0392480A2 (fr) * 1989-04-12 1990-10-17 Sumitomo Electric Industries, Ltd. Méthode de fabrication d'un circuit intégré à semi-conducteur
    EP0477096A1 (fr) * 1990-09-20 1992-03-25 France Telecom Procédé d'épitaxie sélective et de gravure de matèriau III-V ou II-VI dans un même bâti de croissance OMCVD
    US5604764A (en) * 1994-07-25 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
    EP0758143A1 (fr) * 1995-08-07 1997-02-12 Motorola, Inc. Procédés améliorés pour masquage pendant la fabrication d'un dispositif semi-conducteur

    Non-Patent Citations (3)

    * Cited by examiner, † Cited by third party
    Title
    DALLESASSE J M ET AL: "Hydrolyzation oxidation of Al/sub x/Ga/sub 1-x/As-AlAs-GaAs quantum well heterostructures and superlattices", APPLIED PHYSICS LETTERS, 24 DEC. 1990, USA, vol. 57, no. 26, ISSN 0003-6951, pages 2844 - 2846, XP002051031 *
    HEINECKE H ET AL: "EVIDENCE FOR VERTICAL SUPERLATTICES GROWN VY SURFACE SELECTIVE GROWTH IN MOMBE (CBE)", 1 November 1992, JOURNAL OF CRYSTAL GROWTH, VOL. 124, NR. 1/04, PAGE(S) 186 - 191, XP000411773 *
    PATENT ABSTRACTS OF JAPAN vol. 014, no. 117 (E - 0898) 5 March 1990 (1990-03-05) *

    Cited By (17)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
    US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
    WO2002009150A3 (fr) * 2000-07-24 2003-02-13 Motorola Inc Structure semi-conductrice utilisee avec des signaux a haute frequence
    US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
    WO2002009150A2 (fr) * 2000-07-24 2002-01-31 Motorola, Inc., A Corporation Of The State Of Delaware Structure semi-conductrice utilisee avec des signaux a haute frequence
    US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
    US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
    US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
    US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
    US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
    US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
    US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
    US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
    US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
    US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
    US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
    US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials

    Also Published As

    Publication number Publication date
    FR2761811A1 (fr) 1998-10-09
    FR2761811B1 (fr) 1999-07-16

    Similar Documents

    Publication Publication Date Title
    EP0875922A1 (fr) Technologie sans gravure pour intégration de composants
    EP3540878B1 (fr) Dispositif photonique comportant un laser optiquement connecté à un guide d onde silicium et procédé de fabrication d'un tel dispositif photonique
    EP2092618B1 (fr) Dispositif laser a source laser et guide d'onde couples
    EP0765014B1 (fr) Composant d'émission laser à cavité verticale à émission par la surface à une longeur d'onde comprise entre 1,3 et 1,5 micromètre et procédé pour sa réalisation
    EP1262003B1 (fr) Laser a cascade quantique et procede pour la fabrication d'un tel laser
    FR2907916A1 (fr) Nouvelle structure de guide a fente
    EP0347992B1 (fr) Procédé de réalisation de dispositifs semiconducteurs incluant au moins une étape de gravure ionique réactive
    FR2683054A1 (fr) Modulateur electrooptique integre et procede de fabrication de ce modulateur.
    EP0887668A1 (fr) Réflecteur de bragg en semi-conducteur et procédé de fabrication
    EP1856778B1 (fr) Procede d'oxydation planaire pour realiser un isolant enterre localise
    EP0864886A1 (fr) Procédé de fabrication de circuits optiques intégrés permettant de minimiser les pertes optiques de couplage
    EP0666604A1 (fr) Procédé pour la réalisation d'un composant électro-optique et/ou photonique
    FR2951740A1 (fr) Procede de realisation d'un cristal magneto-photonique, cristal magneto-photonique et composant comprenant un tel cristal.
    FR2921498A1 (fr) Dispositif optique dispersif a cristal photonique tridimensionnel.
    EP1470622B1 (fr) Composant a absorbant saturable et procede de fabrication de composant a absorbant saturable
    FR3026571A1 (fr) Procede d'elaboration d'une structure resonante d'un laser a semi-conducteur a contre-reaction repartie
    EP0902306B1 (fr) Procédé de fabrication d'un composant optique intégré comprenant un guide d'onde épais couplé à un guide d'onde mince
    EP0982606A1 (fr) Procédé de fabrication d'un circuit optique intégré
    FR2743197A1 (fr) Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif
    EP3417322B1 (fr) Procédé de fabrication d'au moins une structure semi-conductrice présentant un empilement d'une ou de plusieurs couches d'arséniure de gallium-aluminium
    EP0689088B1 (fr) Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale "tout optique"
    FR2829883A1 (fr) Composant optique semi-conducteur et procede de fabrication d'un tel composant
    FR2649537A1 (fr) Dispositif optoelectronique integre incluant une diode photoluminescente
    FR2854469A1 (fr) Procede de fabrication d'un dispositif optique semi-conducteur comportant une region munie d'une couche active a epaisseur variable
    FR2683392A1 (fr) Procede de realisation de composants optoelectroniques par epitaxie selective dans un sillon.

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): DE FR

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;MK;RO;SI

    17P Request for examination filed

    Effective date: 19990503

    AKX Designation fees paid

    Free format text: DE FR GB

    RBV Designated contracting states (corrected)

    Designated state(s): DE FR

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: ALCATEL

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

    18D Application deemed to be withdrawn

    Effective date: 20031103