EP0843914A1 - Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre - Google Patents

Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre

Info

Publication number
EP0843914A1
EP0843914A1 EP96927739A EP96927739A EP0843914A1 EP 0843914 A1 EP0843914 A1 EP 0843914A1 EP 96927739 A EP96927739 A EP 96927739A EP 96927739 A EP96927739 A EP 96927739A EP 0843914 A1 EP0843914 A1 EP 0843914A1
Authority
EP
European Patent Office
Prior art keywords
sensor
output
converter
circuit
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP96927739A
Other languages
German (de)
English (en)
Inventor
Patrice Toillon
Olivier Le Borgne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales Avionics SAS
Original Assignee
Thales Avionics SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales Avionics SAS filed Critical Thales Avionics SAS
Publication of EP0843914A1 publication Critical patent/EP0843914A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection

Definitions

  • the present invention relates to a method for exploiting the output signal of a sensor or converter receiving intermittent pulse energy, and to an implementation device.
  • a sensor such as a photodetector coupled to an optical fiber receives a train of optical pulses, it translates them into electrical pulses.
  • the average value of these electrical pulses is not constant. It is linked on the one hand to the occurrence (cadence) and to the levels of the different optical pulses received and, on the other hand, it fluctuates according to the dark current, variable characteristic of the photodetector (according to the temperature especially).
  • These electrical pulses restored by the opto-electric conversion element therefore have an offset value (continuous component) which is not stable during the phase of reception of the physical information. The risk being the non-detection of one or more useful optical pulses of low level arriving at the sensor with as a consequence the loss of logical information.
  • optical pulses emitted by equipment close to the receiving equipment have a level sufficient to be easily exploited by the receiving equipment while those emitted by remote equipment have a lower level, and when the difference between extreme levels reaches or exceeds 24 dB, the weakest optical pulses arriving immediately after high level pulses may not be taken into account, as specified above. The converse also applies for higher optical pulses arriving immediately after low level pulses.
  • the present invention relates to a method allowing in a pulse energy receiving system to take into account low level pulses, and in particular the first of them, arriving immediately after a train of high level pulses and vice versa. . It concerns the capacity of the receiving system to take these different levels into account relatively for pulses successive and absolutely with respect to the variable continuous component of the physical information received.
  • the present invention also relates to a device for implementing such a method, a device which is simple, reliable and faithfully reproduces reproducible logical information from the reception scenarios.
  • the method according to the invention is characterized in that during the reception of the energy, the electrical pulses coming from the sensor or converter are normally restored, and that outside the periods of reception of the energy, one s 'slaves to a value determined according to the output level of the sensor.
  • the determined value corresponds to the output level of the sensor or converter in the absence of reception.
  • This device therefore has two operating phases: the first offset compensation phase, in particular at power-up and during periods of bus inactivity.
  • the second phase of acquisition by sampling of the physical information received, of analysis and restitution.
  • the device according to the invention comprises at the output of the sensor or converter a circuit for controlling the output voltage of this sensor or converter.
  • FIG. 1 is a block diagram of a device for pulse acquisition and offset correction according to the invention
  • FIG. 2 is a block diagram of one of the circuits of the device in FIG. 1,
  • - Figure 3 is a block diagram of an offset control circuit of the device of Figure 1, in a digital version
  • - Figure 4 is the block diagram of a simplified, analog version of the circuit offset control device of Figure 1.
  • the present invention is described below with reference to an optical / electrical converter connected to an optical, multiplex bus such as the ARINC 629 bus, but it is understood that it is not limited to such an application, and that '' it can be implemented in many areas in which a sensor or a converter (for example a pulse transformer) receiving intermittent pulse energy, in particular at variable level, transforms it into electrical signals, the secondary of the sensor or converter being electrically isolated from the energy source.
  • a sensor or a converter for example a pulse transformer
  • the device 1 shown in FIG. 1 receives light energy from an optical fiber 2, converted into electrical energy by an opto ⁇ electronic sensor 3 (PIN photodiode for example).
  • This sensor 3 is connected to a circuit 4 of the transimpedance type (current / voltage conversion).
  • the output of circuit 4 is connected to the input "+" of an adder 5, the output of which is connected to the analog input of an analog-digital converter 6, which is advantageously of the "Flash" type.
  • the output of the converter 6 is connected to a set of circuits 7 for analyzing the received signals and restoring the clock signal, as well as to a set of circuits 8 for controlling the offset of reception.
  • the output of the assembly 8 is connected by a digital-analog converter 9 to the input "-" of the adder 5.
  • the circuits 6, 7 and 8 receive a clock signal called, in a standard way, "RICKT ".
  • Circuit sets 7 and 8 receive the following standardized signals: “RXE” ("Reception enable”), “RXCK” (reception clock signal), and circuit set 7 produces the standardized signals: “RXI” ( Manchester logic reception signal), “RXN” ("Manchester logic reverse reception signal”), as well as the signal “ERR” (Error detection signal see figure 2).
  • RXE Transmission enable
  • RXCK reception clock signal
  • circuit set 7 produces the standardized signals: “RXI” ( Manchester logic reception signal), “RXN” (“Manchester logic reverse reception signal”), as well as the signal “ERR” (Error detection signal see figure 2).
  • RXI Manchester logic reception signal
  • RXN Manchester logic reverse reception signal
  • ERP Error detection signal see figure 2
  • the assembly 7 comprises, at its input, a circuit 10 for shaping the signals received from the converter 6.
  • the signals taken from the bus 2 come from several sources located at different distances from the sensor 3, and have therefore different amplitudes and are deformed differently. The possibility of simultaneous transmission of these distant sources also results in the presence of different amplitudes and different pulse shapes.
  • Circuit 10 transforms them into pulses of the same amplitude and standard form, provided that circuit 11 of error signaling of the pulses received and the circuit 12 for level coherence monitoring in the same message (all the pulses of the same message, therefore coming from the same source must have substantially the same amplitude) recognize as good the pulses received.
  • the output of circuit 10 is connected to a sampling circuit 13, itself connected to a circuit 14 for detecting synchronization errors and collision errors (overlapping pulses) causing the triggering of time monitoring.
  • the output of circuit 10 is also connected to a phase detector 15, the sequencing input of which is connected to a clock signal generator 16 (providing signals at a period of 150 ⁇ s in the present example).
  • the outputs "phase delay” and “phase advance” of the detector 15 are connected to the control inputs of a clock signal generator 17 (providing signals with a period of 250 nanoseconds in the present example), the output of which is connected to the sequencing input of circuit 13.
  • circuit 10 is finally connected to a bus activity detector 18 (in fact detecting the phases of inactivity on the bus), the output of which is connected to the inhibit / activate clock input 17.
  • bus activity detector 18 in fact detecting the phases of inactivity on the bus
  • the logic information then restored RXI, RXN
  • the periods of inactivity of the bus must be consistent in duration with the specifications of the bus protocol, that is to say with the limits of duration of the "intermessage gap" of the bus (ARINC 629 protocol in this case ). It is also the role of the time coherence monitoring circuit 14.
  • Circuit 18 also provides direct "Bus Quiet" information used by all of the offset control circuits 8 for the start of each adaptation phase.
  • the phase detection carried out by the circuit 15 and the application of an advance or a delay on the clock for sampling and restitution of the logic information are necessary for the compensation of the drift of this clock.
  • circuit 8 of Figure 1 There is shown in Figure 3 a digital embodiment of circuit 8 of Figure 1.
  • the input terminal 19 of this circuit is connected to the output of the converter 6.
  • Terminal 19 is connected to three threshold detection circuits, respectively referenced 20, 21 and 22.
  • Circuit 20 is adjusted to a threshold below which the pulses received are estimated to be insignificant, during transient periods ( in particular when the device is switched on).
  • the circuits 21 and 22 are adjusted to thresholds situated respectively slightly above and slightly below a value equal to the output voltage of the circuit established during a period of inactivity on the fiber 2.
  • circuit 20 is connected via a circuit 23 for detecting transient phases to a first input of an OR gate 24, the second input of which is connected to a bus inactivity detector, such as circuit 18 in FIG. 2
  • the output of the OR 24 is connected to the validation input of a clock pulse generator 25, with a period of 200 ⁇ s in the present example.
  • the output of generator 25 is connected to the input of clock signals from an accumulation register 26.
  • circuits 21 and 22 are respectively connected to the inputs "-" and "+” of an adder 27, the output of which is connected via an amplifier 28 to a first input of an adder 29, the second input of which is connected to the output of register 26.
  • the output of adder 29 is connected to the input of register 26, the output of which is also connected to the output terminal 30 of circuit 8.
  • the operation of the device described above is as follows. During the periods of reception of pulse trains circulating on the optical bus 2, the assembly 8 is inhibited (the clock 25 controlling the register 26 is not validated by the output signal from the OR 24. because this is neither the power-up phase nor a period of bus inactivity The optical pulses, converted into electrical pulses by the sensor 3, sampled by the CAN converter 6 and checked by the set 7 , are sent as signals (RXI, RXN) to the operating circuits, not shown, connected downstream of the assembly 7.
  • a logic validation signal appears at the output of OR gate 24, which releases the clock 25 and validates the register 26.
  • a signal appears on one of the outputs of circuits 21 or 22. This signal, amplified at 28, is algebraically added to the previous content of register 26.
  • a digital signal which, after conversion into an analog signal by the converter 9, makes it possible to slave the DC component of the output signal of the circuit 4 to a value (slightly positive in the present case) which is such as pulses, even of very low amplitude, occurring after a short period of bus 2 inactivity, can be taken into account.
  • the input signal of the converter 6 is, in the absence of the circuit of the invention, superimposed on a DC component which varies slowly with respect to the period of the impulses, which can mask subsequent impulses occurring soon after.
  • this DC component is slaved to a slightly positive value which makes it possible to take into account all the significant pulses (level between 6mV and 1.5 V in the present case) occurring even little long after the last pulse of a train.
  • FIG. 4 shows a simplified embodiment, with analog circuits of the control circuit of the invention.
  • the circuit assembly 8 ′ has the same elements 3, 4 and 5 as the assembly 8 in FIG. 3.
  • the output of the adder 5 is connected to an amplifier 31 whose output is connected on the one hand to a comparator 32, and on the other hand, via a switch 33, at the input of an integrating amplifier 34 partially replacing the functionality of the circuit 8 and of the DAC converter 9.
  • the output of the amplifier 34 is connected to the 'input "-" of the adder 5.
  • the output of the comparator 32 is connected to a set of circuits 7' similar to the set 7.
  • the bus inactivity detection output of the set T is connected to the control input of the switch 33.
  • This switch 33 is controlled in such a way that when the bus is active, a zero voltage is applied to the input of the amplifier 34 is in an inactive state not causing the application of '' a modification of the offset compensation, and that when the bus is inactive, the input d the amplifier 34 is connected to the output of the amplifier 31.
  • the operation of the assembly 8 'described above is similar to that of the assembly 8.
  • the input of the amplifier 34 is 0 volts, and maintains the value of the offset developed during the previous acquisition phase.
  • the input of the amplifier 34 is switched to the output of the amplifier 31, performing the measurement of the offset present, which forces the output voltage of the amplifier 31 to zero. So at the end of the period of inactivity of the bus, the input voltage of the amplifier 34 is practically zero, there is storage by the amplifier as soon as the switch 33 switches, and so on.
  • the assembly 8 ' is slower than the circuit assembly 8, in particular because of the reaction times of the amplifiers 31 and 34, but comprises fewer components than the latter, and is therefore less expensive than it.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Le dispositif de l'invention est relié à un bus optique (2). Il comporte essentiellement une boucle d'asservissement (5, 6, 8, 9) autour d'une valeur correspondant à la valeur moyenne du niveau de sortie du capteur (3, 4) lorsqu'il reçoit des trains d'impulsions optiques.

Description

PROCEDE D'EXPLOITATION DU SIGNAL DE SORTIE D'UN CAPTEUR
OU D'UN CONVERTISSEUR RECEVANT UNE ENERGIE
IMPULSIONNELLE INTERMITTENTE, ET DISPOSITIF DE MISE EN
OEUVRE
La présente invention se rapporte à un procédé d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une énergie impulsionnelle intermittente, et à un dispositif de mise en oeuvre.
Lorsqu'un capteur tel qu'un photodétecteur couplé à une fibre optique reçoit un train d'impulsions optiques, il les traduit en impulsions électriques. La valeur moyenne de ces impulsions électriques n'est pas constante. Elle est liée d'une part à l'occurrence (la cadence) et aux niveaux des différentes impulsions optiques reçues et, d'autre part, elle fluctue en fonction du courant d'obscurité, caractéristique variable du photodétecteur (en fonction de la température notamment). Ces impulsions électriques restituées par l'élément de conversion opto-électrique présentent donc une valeur d'offset (composante continue) non stable durant la phase de réception des informations physiques. Le risque étant la non détection d'une ou plusieurs impulsions optiques utiles de faible niveau arrivant au capteur avec pour conséquence la perte d'informations logiques. Ceci peut être le cas par exemple d'un système à bus optique auquel sont raccordés plusieurs équipements distants les uns des autres. Les impulsions optiques émises par un équipement proche de l'équipement récepteur ont un niveau suffisant pour être facilement exploitées par l'équipement récepteur tandis que celles émises par un équipement distant ont un niveau plus faible, et lorsque l'écart entre niveaux extrêmes atteint ou dépasse 24 dB, les impulsions optiques les plus faibles arrivant aussitôt après des impulsions de niveau élevé peuvent ne pas être prises en compte, comme précisé ci- dessus. La réciproque s'applique aussi pour des impulsions optiques les plus élevées arrivant aussitôt après des impulsions de niveau faible.
La présente invention a pour objet un procédé permettant dans un système récepteur d'énergie impulsionnelle de prendre en compte des impulsions de faible niveau, et en particulier les premières d'entre elles, arrivant aussitôt après un train d'impulsions de niveau élevé et réciproquement. Elle concerne la capacité du système récepteur à tenir compte de ces différents niveaux de manière relative pour des impulsions successives et de manière absolue vis-à-vis de la composante continue variable de l'information physique reçue. La présente invention a également pour objet un dispositif de mise en oeuvre d'un tel procédé, dispositif qui soit simple, fiable et restitue fidèlement de façon reproductible les informations logiques à partir des scénarios de réception.
Le procédé conforme à l'invention est caractérisé par le fait que lors de la réception de l'énergie, on restitue normalement les impulsions électriques issues du capteur ou convertisseur, et qu'en dehors des périodes de réception de l'énergie, on s'asservit à une valeur déterminée en fonction du niveau de sortie du capteur. De façon avantageuse, la valeur déterminée correspond au niveau de sortie du capteur ou convertisseur en l'absence de réception.
Ce dispositif comporte donc deux phases de fonctionnement : la première phase de compensation d'offset, notamment à la mise sous tension et pendant les périodes d'inactivité du bus. La seconde phase d'acquisition par échantillonnage de l'information physique reçue, d'analyse et de restitution.
Le dispositif conforme à l'invention comporte à la sortie du capteur ou convertisseur un circuit d'asservissement de la tension de sortie de ce capteur ou convertisseur.
La présente invention sera mieux comprise à la lecture de la description détaillée de plusieurs modes de réalisation, pris à titre d'exemples non limitatifs et illustrés par le dessin annexé, sur lequel :
- la figure 1 est un schéma de principe d'un dispositif d'acquisition d'impulsions et de correction d'offset conforme à l'invention,
- la figure 2 est un bloc-diagramme de l'un des circuits du dispositif de la figure 1 ,
- la figure 3 est un bloc-diagramme d'un circuit de contrôle d'offset du dispositif de la figure 1 , dans une version numérique, et - la figure 4 est le bloc-diagramme d'une version simplifiée, analogique, du circuit de contrôle d'offset du dispositif de la figure 1.
La présente invention est décrite ci-dessous en référence à un convertisseur optique/électrique relié à un bus optique, multiplexe tel que le bus ARINC 629, mais il est bien entendu qu'elle n'est pas limitée à une telle application, et qu'elle peut être mise en oeuvre dans de nombreux domaines dans lesquels un capteur ou un convertisseur (par exemple un transformateur d'impulsions) recevant une énergie impulsionnelle intermittente, en particulier à niveau variable, la transforme en signaux électriques, le secondaire du capteur ou convertisseur étant électriquement isolé de la source d'énergie.
Le dispositif 1 représenté en figure 1 reçoit d'une fibre optique 2 une énergie lumineuse, convertie en énergie électrique par un capteur opto¬ électronique 3 (PIN photodiode par exemple). Ce capteur 3 est relié à un circuit 4 de type transimpédance, (conversion courant/tension). La sortie du circuit 4 est reliée à l'entrée "+" d'un additionneur 5 dont la sortie est reliée à l'entrée analogique d'un convertisseur analogique- numérique 6, qui est avantageusement du type "Flash".
La sortie du convertisseur 6 est reliée à un ensemble de circuits 7 d'analyse des signaux reçus et de restitution de signal d'horloge, ainsi qu'à un ensemble de circuits 8 de contrôle d'offset de réception. La sortie de l'ensemble 8 est reliée par un convertisseur numérique-analogique 9 à l'entrée "-" de l'additionneur 5. Les circuits 6, 7 et 8 reçoivent un signal d'horloge appelé, de façon standard, "RICKT".
Les ensembles de circuits 7 et 8 reçoivent les signaux standardisés suivants : "RXE" ("Réception enable"), "RXCK" (signal d'horloge réception), et l'ensemble de circuits 7 produit les signaux standardisés : "RXI" (signal de réception logique Manchester), "RXN" ("Signal de réception inverse logique Manchester"), ainsi que le signal "ERR" (Signal de détection d'erreur voir figure 2). On a représenté en figure 2 un exemple de réalisation de l'ensemble 7 de la figure 1. Les éléments de ce circuit étant connus en soi, ne seront décrits ici que brièvement.
L'ensemble 7 comporte, à son entrée, un circuit 10 de mise en forme des signaux reçus du convertisseur 6. En effet, les signaux prélevés sur le bus 2 proviennent de plusieurs sources se trouvant à des distances différentes du capteur 3, et ont donc des amplitudes différentes et sont déformés différemment. La possibilité de simultanéité d'émission de ces sources distantes entraîne aussi la présence d'amplitudes différentes et de formes d'impulsions différentes. Le circuit 10 les transforme en impulsions de même amplitude et de forme standard, à condition que le circuit 11 de signalisation d'erreur de forme des impulsions reçues et le circuit 12 de surveillance de cohérence de niveau dans un même message (toutes les impulsions d'un même message, donc provenant d'une même source doivent avoir sensiblement la même amplitude) reconnaissent comme bonnes les impulsions reçues.
La sortie du circuit 10 est reliée à un circuit 13 d'échantillonnage, lui-même relié à un circuit 14 de détection d'erreurs de synchronisation et d'erreurs de collision (chevauchement d'impulsions) entraînant le déclenchement de la surveillance temporelle. La sortie du circuit 10 est également reliée à un détecteur de phase 15 dont l'entrée de séquencement est reliée à un générateur de signaux d'horloge 16 (fournissant des signaux à une période de 150 μs dans le présent exemple). Les sorties "retard de phase" et "avance de phase" du détecteur 15 sont reliées aux entrées de commande d'un générateur de signaux d'horloge 17 (fournissant des signaux avec une période de 250 nanosecondes dans le présent exemple) dont la sortie est reliée à l'entrée de séquencement du circuit 13. La sortie du circuit 10 est enfin reliée à un détecteur d'activité de bus 18 (détectant en fait les phases d'inactivité sur le bus) dont la sortie est reliée à l'entrée d'inhibition/activation de l'horloge 17. Lorsque le bus est inactif, il y a desactivation de l'échantillonnage et de la restitution effectués par le circuit 13, l'information logique alors restituée (RXI, RXN) étant au niveau bas. Bien entendu, les périodes d'inactivité du bus doivent être cohérentes en durée avec les spécifications du protocole du bus, c'est-à-dire avec les limites de durée du "gap intermessage" du bus (protocole ARINC 629 dans le cas présent). C'est également le rôle du circuit 14 de surveillance de cohérence temporelle.
Le circuit 18 fournit en outre l'information directe "Bus Quiet" utilisée par l'ensemble des circuits 8 de contrôle d'offset pour le lancement de chaque phase d'adaptation. La détection de phase effectuée par le circuit 15 et l'application d'une avance ou d'un retard sur l'horloge d'échantillonnage et de restitution de l'information logique sont nécessaires pour la compensation de la dérive de cette horloge.
On a représenté en figure 3 un mode de réalisation numérique du circuit 8 de la figure 1. La borne d'entrée 19 de ce circuit est reliée à la sortie du convertisseur 6. La borne 19 est reliée à trois circuits de détection de seuil, respectivement référencés 20, 21 et 22. Le circuit 20 est réglé à un seuil en-dessous duquel les impulsions reçues sont estimées non significatives, pendant des périodes transitoires (en particulier à la mise sous tension du dispositif). Les circuits 21 et 22 sont réglés à des seuils se trouvant respectivement légèrement au-dessus et légèrement en-dessous d'une valeur égale à la tension de sortie établie du circuit en période d'inactivité sur la fibre 2.
La sortie du circuit 20 est reliée via un circuit 23 de détection de phases transitoires à une première entrée d'une porte OU 24 dont la seconde entrée est reliée à un détecteur d'inactivité du bus, tel que le circuit 18 de la figure 2. La sortie du OU 24 est reliée à l'entrée de validation d'un générateur d'impulsions d'horloge 25, à période de 200 μs dans le présent exemple. La sortie du générateur 25 est reliée à l'entrée de signaux d'horloge d'un registre d'accumulation 26.
Les sorties des circuits 21 et 22 sont respectivement reliées aux entrées "-" et "+" d'un additionneur 27 dont la sortie est reliée via un amplificateur 28 à une première entrée d'un additionneur 29 dont la seconde entrée est reliée à la sortie du registre 26. La sortie de l'additionneur 29 est reliée à l'entrée du registre 26 dont la sortie est également reliée à la borne de sortie 30 du circuit 8.
Le fonctionnement du dispositif décrit ci-dessus est le suivant. Pendant les périodes de réception de trains d'impulsions circulant sur le bus optique 2, l'ensemble 8 est inhibé (l'horloge 25 commandant le registre 26 n'est pas validée par le signal de sortie du OU 24. du fait qu'il ne s'agit ni de la phase de mise sous tension ni d'une période d'inactivité du bus. Les impulsions optiques, converties en impulsions électriques par le capteur 3, échantillonnées par le convertisseur CAN 6 et contrôlées par l'ensemble 7, sont envoyées en tant que signaux (RXI, RXN) aux circuits d'exploitation, non représentés, branchés en aval de l'ensemble 7.
Pendant la phase transitoire suivant immédiatement la mise sous tension ou pendant les périodes d'inactivité du bus 2, un signal logique de validation apparaît à la sortie de la porte OU 24, ce qui libère l'horloge 25 et valide le registre 26. Lorsque l'amplitude des échantillons arrivant sur la borne 19 du circuit 8 se situe en-dehors de l'intervalle délimité par les seuils des circuits 21 et 22, il apparaît un signal sur l'une des sorties des circuits 21 ou 22. Ce signal, amplifié en 28, est algébriquement ajouté au contenu précédent du registre 26. Ainsi, on obtient à la sortie 30 du circuit 8 un signal numérique qui, après conversion en signal analogique par le convertisseur 9, permet d'asservir la composante continue du signal de sortie du circuit 4 à une valeur (légèrement positive dans le cas présent) qui est telle que des impulsions, même de très faible amplitude, survenant après une courte période d'inactivité du bus 2, peuvent être prises en compte. En effet, après la dernière impulsion d'un train d'impulsions, le signal d'entrée du convertisseur 6 est, en l'absence du circuit de l'invention, superposé à une composante continue qui varie lentement par rapport à la période des impulsions, ce qui peut masquer des impulsions ultérieures survenant peu après. Par contre, grâce au circuit de l'invention, cette composante continue est asservie à une valeur légèrement positive qui permet de prendre en compte toutes les impulsions significatives (de niveau compris entre 6mV et 1,5 V dans le cas présent) survenant même peu de temps après la dernière impulsion d'un train.
On a représenté en figure 4 un mode de réalisation simplifié, à circuits analogiques du circuit d'asservissement de l'invention. Sur cette figure, les mêmes éléments que ceux de la figure 3 sont affectés des mêmes références numériques. L'ensemble de circuits 8' comporte les mêmes éléments 3, 4 et 5 que l'ensemble 8 de la figure 3. La sortie de l'additionneur 5 est reliée à un amplificateur 31 dont la sortie est reliée d'une part à un comparateur 32, et d'autre part, via un commutateur 33, à l'entrée d'un amplificateur intégrateur 34 remplaçant de manière partielle la fonctionnalité du circuit 8 et du convertisseur CNA 9. La sortie du l'amplificateur 34 est reliée à l'entrée "-" de l'additionneur 5. La sortie du comparateur 32 est reliée à un ensemble de circuits 7' similaire à l'ensemble 7. La sortie de détection d'inactivité de bus de l'ensemble T est reliée à l'entrée de commande du commutateur 33. Ce commutateur 33 est commandé de telle façon que lorsque le bus est actif, une tension nulle est appliquée à l'entrée de l'amplificateur 34 est dans un état inactif n'entraînant pas l'application d'une modification de la compensation d'offset, et que lorsque le bus est inactif, l'entrée de l'amplificateur 34 est reliée à la sortie de l'amplificateur 31. Le fonctionnement de l'ensemble 8' décrit ci-dessus est similaire à celui de l'ensemble 8.
Pendant la réception des premières impulsions, l'entrée de l'amplificateur 34 est 0 volt, et assure le maintien de la valeur de l'offset élaborée durant la phase d'acquisition antérieure. Dès que le bus devient inactif, l'entrée de l'amplificateur 34 est commutée vers la sortie de l'amplificateur 31 , effectuant la mesure de l'offset présent, ce qui force vers zéro la tension de sortie de l'amplificateur 31. Donc à la fin de la période d'inactivité du bus, ia tension d'entrée de l'amplificateur 34 est pratiquement nulle, il y a mémorisation par l'amplificateur dès le basculement du commutateur 33, et ainsi de suite. L'ensemble 8' est moins rapide que l'ensemble de circuits 8, en particulier à cause des temps de réaction des amplificateurs 31 et 34, mais comprend moins de composants que ce dernier, et est ainsi moins onéreux que lui.

Claims

REVENDICATIONS
1 - Procédé d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une énergie impulsionnelle intermittente, caractérisé en ce que lors de la réception de l'énergie, on restitue normalement les impulsions électriques issues du capteur ou convertisseur, et qu'en dehors des périodes de réception de cette énergie, on asservit à une valeur déterminée le niveau de sortie du capteur.
2 - Procédé selon la revendication 1 , caractérisé en ce que ladite valeur déterminée correspond au niveau de sortie du capteur ou convertisseur en l'absence de réception.
3 - Procédé selon ia revendication 1 ou 2, appliqué à un bus optique du type ARINC 629, caractérisé en ce que l'asservissement est également mis en oeuvre à la mise sous tension du système comportant le bus.
4 - Dispositif d'exploitation du signal de sortie d'un capteur ou convertisseur (3) recevant une énergie impulsionnelle intermittente, caractérisé en ce qu'il comporte à la sortie du capteur ou convertisseur un circuit d'asservissement de la tension de sortie de ce capteur ou convertisseur (8, 8').
5 - Dispositif selon la revendication 4, caractérisé en ce que le circuit d'asservissement comporte, entre un convertisseur analogique- numérique (6) et un convertisseur numérique-analogique (9) un circuit à seuil supérieur (21 ) et un circuit à seuil inférieur (22) reliés à un comparateur (27) et suivis d'un accumulateur (26, 29).
6 - Dispositif selon la revendication 4, caractérisé en ce que le circuit d'asservissement comporte un amplificateur-intégrateur (34).
7 - Dispositif selon la revendication 5 ou 6, dont le capteur (3) coopère avec un bus optique (2) de type ARINC 629, caractérisé en ce qu'il est relié à un détecteur d'activité du bus (7, 7').
8 - Dispositif selon la revendication 7, caractérisé en ce qu'il comporte un dispositif de détection de phase de mise sous tension (20, 23).
EP96927739A 1995-08-11 1996-08-02 Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre Withdrawn EP0843914A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9509758 1995-08-11
FR9509758A FR2737825B1 (fr) 1995-08-11 1995-08-11 Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre
PCT/FR1996/001240 WO1997007593A1 (fr) 1995-08-11 1996-08-02 Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre

Publications (1)

Publication Number Publication Date
EP0843914A1 true EP0843914A1 (fr) 1998-05-27

Family

ID=9481886

Family Applications (1)

Application Number Title Priority Date Filing Date
EP96927739A Withdrawn EP0843914A1 (fr) 1995-08-11 1996-08-02 Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre

Country Status (4)

Country Link
EP (1) EP0843914A1 (fr)
CA (1) CA2226308A1 (fr)
FR (1) FR2737825B1 (fr)
WO (1) WO1997007593A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165335A (en) 1996-04-25 2000-12-26 Pence And Mcgill University Biosensor device and method
WO2000052456A1 (fr) 1999-03-02 2000-09-08 Helix Biopharma Corporation Dispositif biocapteur et methode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1603016A (en) * 1978-05-31 1981-11-18 Abbott Lab Amplifier with dark current compensation
US4289399A (en) * 1978-08-12 1981-09-15 Iwasaki Tsushinki Kabushiki Kaisha Light signal observation device
FR2657719B1 (fr) * 1990-01-30 1994-08-26 Thomson Composants Militaires Circuit d'echantillonnage de signaux analogiques.
DE4041203A1 (de) * 1990-12-21 1992-06-25 Licentia Gmbh Schaltungsanordnung
US5319266A (en) * 1993-02-24 1994-06-07 Antel Optronics Inc. Differential boxcar integrator with auto-zero function

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9707593A1 *

Also Published As

Publication number Publication date
CA2226308A1 (fr) 1997-02-27
FR2737825A1 (fr) 1997-02-14
WO1997007593A1 (fr) 1997-02-27
FR2737825B1 (fr) 1997-09-12

Similar Documents

Publication Publication Date Title
EP1740962B1 (fr) Procede et dispositif de mesure avec detection synchrone et echantillonnage correle
EP2238471B1 (fr) Dispositif pour imagerie active 3d
EP0709254A1 (fr) Système de communication d'informations par courants porteurs, notamment pour un véhicule automobile
FR2583524A1 (fr) Procede et appareil de detection de personnes.
FR2484754A1 (fr) Procede et dispositif de surveillance d'une scene par camera video
JP2009543454A (ja) 高ダイナミック・レンジ読み出し用のアナログおよびデジタル混成ピクセル
FR2934390A1 (fr) Transmission multicanaux sur un bus unifilaire
EP1916770A1 (fr) Convertisseur analogique/numérique à approximations successives, composant intégré et procédé de conversion correspondants
FR2804761A1 (fr) Methode de test et appareil aux signaux synchrones de source
EP0843914A1 (fr) Procede d'exploitation du signal de sortie d'un capteur ou d'un convertisseur recevant une energie impulsionnelle intermittente, et dispositif de mise en oeuvre
US7388535B1 (en) Digitizing front end for optical receiver
US5367154A (en) Photosensor readout detector having dynamic reset rate
EP2327160B1 (fr) Compteur analogique et imageur incorporant un tel compteur
WO1997007610A1 (fr) Procede de surveillance et de restitution de formes d'ondes, et dispositif de mise en oeuvre
FR2699768A1 (fr) Procédé de contrôle automatique de gain pour un récepteur numérique, notamment un récepteur à accès multiple à répartition dans le temps et dispositif pour sa mise en Óoeuvre.
EP0010010A1 (fr) Dispositif à seuil permettant de distinguer le blanc du noir sur un document et émetteur de télécopie comportant un tel dispositif
EP2320567B1 (fr) Circuit de raccordement de capteurs
EP0589749A1 (fr) Circuit de codage analogique-numérique à compensation automatique du décalage du zéro
EP0905946B1 (fr) Commande d'échantillonnage d'un signal biphase
FR2535554A1 (fr) Procede et appareil pour la reception de messages radio a signaux de type biphase
FR3108817A1 (fr) Procédé de communication selon un protocole TDMA entre un dispositif maître et au moins un dispositif esclave
FR2515898A1 (fr) Procede et dispositif de conversion analogique-numerique de type adaptatif
FR2493553A1 (fr) Appareillage pour la datation precise d'un evenement par rapport a une reference de temps
FR2608880A1 (fr) Systeme d'extraction et de mesure d'amplitude des signaux de synchronisation dans les recepteurs-emetteurs de television, en particulier pour transmission par satellite
JP2785074B2 (ja) 信号取込み回路

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19980202

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT

17Q First examination report despatched

Effective date: 19980724

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THOMSON-CSF SEXTANT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19991228