EP0626771A2 - Method and apparatus for detection of the sampling phase and subsequent sampling of the bits of a data packet - Google Patents

Method and apparatus for detection of the sampling phase and subsequent sampling of the bits of a data packet Download PDF

Info

Publication number
EP0626771A2
EP0626771A2 EP94107927A EP94107927A EP0626771A2 EP 0626771 A2 EP0626771 A2 EP 0626771A2 EP 94107927 A EP94107927 A EP 94107927A EP 94107927 A EP94107927 A EP 94107927A EP 0626771 A2 EP0626771 A2 EP 0626771A2
Authority
EP
European Patent Office
Prior art keywords
bits
bit
keyword
yes
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP94107927A
Other languages
German (de)
French (fr)
Other versions
EP0626771A3 (en
Inventor
Daniel Beeler
Stephen M. Topliss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ascom Tech AG
Original Assignee
Ascom Tech AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ascom Tech AG filed Critical Ascom Tech AG
Publication of EP0626771A2 publication Critical patent/EP0626771A2/en
Publication of EP0626771A3 publication Critical patent/EP0626771A3/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5605—Fibre
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/561—Star, e.g. cross-connect, concentrator, subscriber group equipment, remote electronics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Definitions

  • the invention relates to a method and a device for determining a respective sampling phase for data packets that arrive time-multiplexed with an unknown bit phase, and for subsequently sampling the bits of the respective data packet in accordance with the preamble of the independent claims.
  • Reading digital data signals on a receiver side where these data arrive distorted and overlaid by noise signals, is a known task, and it is important to optimally sample each bit of the digital data signal.
  • the bits are to be scanned approximately in the middle by a single scanning step, i.e. at the point of the largest eye opening.
  • the means for this consists primarily in a suitable synchronization of the sampling steps with respect to the clock and the phase of the data signal to be sampled.
  • a synchronization system for solving the above-mentioned task is known from the document US Re.32.945 (RA Smithson, Rockwell Int. Corp.).
  • the input signal to be synchronized is present in parallel at eight independent, identical memories.
  • the internal clock of the system whose clock frequency exactly matches the clock of the input signal, the phase of which differs from the phase of the input signal in an unknown manner, is gradually delayed by one eighth of the bit length of the clock by seven serial delay stages.
  • the clock input and the output of each delay stage are now assigned to one of the memories and control this memory. Bit sequences accumulate step by step in the memories derive different sampling times from the single input signal.
  • a subsequent decision logic finally determines which of the parallel memories contains the largest sum signal and thereby determines the phase delay of the clock that best matches the input signal.
  • EP 0 448 074 discloses a synchronization device for synchronizing ATM cells (ATM Asynchronous Transfer Mode), in which shift registers and decision logic also play a role.
  • a passive packet network for example a PON (Passive Optical Network) for ATM cells
  • PON Passive Optical Network
  • the single reader must therefore scan independent cells, although the time slots are well known, but the timing of the cells within the time slots can vary by a few bit lengths. In other words, this means that every cell has one Jitter range of length of about 2 to 3 data bits must be taken into account.
  • FIG. 1 shows the general block diagram of a phase determination device 11 as state of the art.
  • This device 11 has a data input 13, a clock input 15, a trigger input 17 and a data output 19. Seen as a whole, the device 11 fulfills the tasks ⁇ sampling a keyword, the is contained in the header of an incoming data packet, whereby the bit clock is known, but the bit phase is unknown ⁇ , ⁇ evaluation of the sampling results ⁇ , ⁇ selection of the probable bit phase ⁇ and ⁇ suitable shifting of all subsequent bits of the respective data packet and the sampling pulses against each other ⁇ .
  • the phase determination device 11 has a delay chain 30, eight shift registers 33.0-33.7, eight word correlators 35.0-35.7, a selector logic 37 and an eight-pole switch 39.
  • the signal delay chain 30 is connected downstream of the data input 13 and delays the signals of the incoming data packets D step by step in analog technology by seven times 1/8 bit length. In other words, this means that each delay element 31.1-31.7 causes a signal delay by the eighth part of the length of a data bit.
  • the signal delay chain has eight taps 32.0 - 32.7, which are connected to the inputs of shift registers 33.0 - 33.7.
  • the shift registers 33.0 - 33.7 are the same and have a length which corresponds to the length of the keyword S sought, in the selected example eight bits.
  • 2 shows the schematic structure of the shift register, for example register 33.0. This has eight D flip-flops 34.1-34.8, which have a common clock line 115.
  • the D input of the first flip-flop 34.1 is connected to the first tap 32.0 of the delay chain 30.
  • the D inputs of the other flip-flops 34.2 - 34.8 are connected to the Q output of the previous flip-flop.
  • the first flip-flop 34.1 with its D input ie the serial input of the register, samples the relatively indefinite, analog signal at the associated tap 32.0-32.7 of the delay chain 30, while clearly defined digital signals are fed to the other flip-flops 34.2-34.8.
  • the QB and Q outputs of all D flip-flops 34.1 to 34.8 form the parallel outputs of the shift register 33.0, from which the content of the register can be tapped.
  • the Q output of the last flip-flop forms the serial output 43.0 of the register.
  • Fig. 3 shows the schematic structure of a word correlator, e.g. of the correlator 35.0. It is a digital logic with a total of forty-one AND and OR gates, eight inverters and eight quadruple inputs. These inputs are connected to the outputs of the assigned shift register, e.g. 33.0 connected as well as with the trigger input 17.
  • the digital logic is constructed in such a way that, upon command of a trigger pulse at the input 17, it compares the content of the assigned shift register with the specified keyword S. If the content of the shift register 33.0 does not match the keyword S, then there is a logic 0 at the output 36. If the content, however, matches the keyword S, there is a logic 1. Here there is a one-bit error tolerance for the Contents of the shift register 33.0.
  • FIG. 4 shows the schematic structure of a first part of the selector logic 37.
  • This part has the eight inputs 36.0-36.7, followed by eight first 51 and eight second D flip-flops 52. These are used to hold the respectively current or the previous test bits P
  • the outputs of the flip-flops 51, 52 are connected to a further eight flip-flops 58 by a total of twenty-nine AND gates 53, 55 and six OR gates 56.
  • These third flip-flops 58 indicate to which of the inputs 36.0-36.7 a yes value J is present and to which of the inputs a no value K.
  • In parallel there is a further OR gate 57 at the output of which it is possible to read whether at least a group of three directly adjacent yes values J is present or not.
  • the outputs 59 of the first part form the inputs of the second part of the selector logic 37 shown in FIG. 5.
  • This second part comprises eighty AND gates and forty five OR gates, which successively follow one another in six groups. Each group corresponds to one of the logical processing steps described below.
  • the eight outputs together form the control output 38, which is connected to the switch 39.
  • the phase determination device 11 works as follows: Data packets D continuously and time-multiplexed reach the input amplifier 23 via the transmission line 24. At the output of this amplifier 23 or at the data input 13, there are thus distorted bits due to the transmission which are subsequently to be regenerated into perfect digital bits. The exact start time of each of the data packets D and the phase position of its bits are initially unknown. However, it is known that a bit sequence is placed at the beginning of the data packets D that corresponds to the predefined keyword S. The task now is to recognize this bit sequence.
  • the bits of the data packets D now run into the delay chain 30, by means of which they are continuously and successively delayed in steps of 1/8 bit length.
  • identical signals are present at the taps 32.0-32.7 of the delay chain 30, which differ only in their different time delays.
  • the actual phase determination process begins with a signal at the trigger input 17, by means of which all flip-flops of the device 11 are reset to their initial position (clear). Controlled by the clock T at the clock input 15, the signal values currently present at the taps 32.0 - 32.7 of the delay chain 30 are now simultaneously sampled at a distance of one bit from all shift registers 33.0 - 33.7. The sample values A obtained in this way are written into the first flip-flop 34.1 of the shift registers 33.0-33.7. This process is repeated, as a result of which all shift registers 33.0-33.7 are successively filled with a sequence of sample values A. Each word correlator 35.0 - 35.7 constantly reads the content of the respectively assigned shift register 33.0 - 33.7 in cycle T.
  • each word correlator 35.0 - 35.7 initially only results in no values K of the check bits P. Because the word correlators 35.0 - 35.7 are compatible with one error, the possibility of a positive correlation and thus a yes value J can arise for the first time after seven clock steps. However, it can also take significantly longer before there is at least one single yes value J, ie before the sequence of the sample values in one of the shift registers 33.0-33.7 corresponds to the keyword S.
  • At least one yes value J must generally also appear at the next clock step. In total, at least three yes values J should occur, but in the maximum case not more than eight yes values J. This is because the phase of the data bits sought generally does not match the phase of the clock T at the clock input 13 and therefore the data bits the clock signals T are cut. Only in the special cases of coincidence of the two phases mentioned or very poor correlation do yes values J only result during a single clock step T.
  • the further processing of the yes values J is carried out by the selector logic 37. This is designed such that regardless of the respective distribution of the yes values J and no values K at the outputs 36.0-36.7 of the various word correlators 35.0-35.7 and two described, successive cycle steps, a single mean value M is output in each case. This process can best be described using examples. 6 shows for this purpose in the third column from the left a first distribution of test bits P, which are assigned to two clock steps (T-1) and T and individually to the taps 32.0-32.7 of the delay chain 30.
  • check bits P are now combined with their neighboring bits by logical ANDs (represented by symbols of AND gates), which results in first intermediate bits Z1 (second column from the left) which have the logical value 1 only if both assigned check bits P indicate a yes value J.
  • the AND process is repeated, which results in second intermediate bits Z2 with a single logic 1.
  • the second intermediate bits Z2 of the two clock steps (T-1) and T are added.
  • the result is formed by third intermediate bits Z3 with likewise only a single logical 1.
  • the mean value M has already been found. This corresponds to the position of logical 1 and is therefore assigned to tap 32.7.
  • FIG. 7 shows a further example, this time with seven yes values J. Analogously to the description of FIG. 6, after three steps, a total of six third intermediate bits Z3 with the value logic 1 result. In further AND processes, the number of values now becomes logic 1 reduced until there is only one such value logic 1 at the end. This last, only value, logical 1, now forms the searched mean M. In the example chosen, it is also assigned to tap 32.7.
  • the serial output 43.1-43.7 of the shift register 33.0-33.7 which is connected to the tap 32.0-32.7 selected by the determined mean value M is finally connected to the data output 19 of the device 11 via the switch 39.
  • all other bits of the data packet D are scanned with the optimal phase and thus regenerated and delayed by the dwell time in the respective shift register 33.0-33.7 to the data output 19.
  • the delay in the shift register is therefore necessary so that none of the bits is lost, which is more direct Connection of the respective tap 32.0 - 32.7 to the data output 19 would be the case.
  • the keyword S can, for example, comprise eight bits as described and the bit sequence can be 11110110. In principle, however, any other bit sequence is possible that can be correlated well. As further demands are certain Compatibility with errors and insensitivity to leading, unknown, ie arbitrary bits are required. Furthermore, the length of the keyword S should not be too large in order not to unnecessarily increase the hardware outlay, for example the length of the shift registers 33.0-33.7.
  • the series 111001011 consisting of nine bits has proven itself in practice. Nine bits because one-fault compatibility is taken into account.
  • the phase determination device 11 in the described embodiment is suitable for integration as a semiconductor component.
  • a module can be used in a passive, optical network PON, i.e. for passive subscriber connections that are at different distances from an active node and do not have their own clock unit. For this reason, there are only imprecisely known and different delays in such subscriber connections, in particular caused by different transit times.
  • N can be greater or less than eight.
  • the various functions and procedures described can, as described, be carried out by special circuit arrangements or also by processor arrangements which are controlled by means of assigned programs.
  • phase determination device 11 finally shows a variant of the described phase determination device 11 corresponding to FIG. 1.
  • this second phase determination device 11 ' according to the document US Pat. No. 5,140,617, the data packets D arriving via the transmission line 24 are not delayed, but rather the clock signals T present at the clock input 15. This results in staggered sampling times for the data signal arriving via data input 13 at inputs 32.0 - 32.7 of shift registers 33.0 - 33.7.
  • the evaluation of the results of the Word correlators 35.0 - 35.7, ie the check bits P by the selector logic 37 each take place at the end of the respective cycle T or - which is the same - at the beginning of the subsequent cycle (T + 1). Otherwise, the two versions of the phase determination device 11 and 11 'work the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

In a passive optical COUPLE ATM network, sampling times are obtained which cannot be accurately defined in time due to delay differences. It is therefore the object to find the exact phase angle of each data packet. For this purpose, the header of the packets is in each case sampled continuously and staggered in time, the staggering corresponding to the time "bit duration/N different samplers" (N = number of). The samples are read in parallel with one another into N shift registers (33.0 - 33.7). The content of the shift registers which is being built up during this process is checked at the bit rate of the packets for whether it corresponds to a predetermined keyword (S) or not. The resultant check bits (P) are stored for the duration of one clock interval. The in each case current check bits and the stored check bits are jointly used for determining the centre of the agreements found. The serial output (43.0 - 43.7) of the shift register (33.0 - 33.7) which corresponds to the respective centre then supplies the samples of the respective packet. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Ermitteln einer jeweiligen Abtastphase für Datenpakete, die mit unbekannter Bitphase zeitmultiplexiert ankommen, und zum nachfolgenden Abtasten der Bits des jeweiligen Datenpakets entsprechend dem Oberbegriff der unabhängigen Ansprüche.The invention relates to a method and a device for determining a respective sampling phase for data packets that arrive time-multiplexed with an unknown bit phase, and for subsequently sampling the bits of the respective data packet in accordance with the preamble of the independent claims.

Das Lesen digitaler Datensignale auf einer Empfängerseite, an der diese Daten verzerrt und durch Rauschsignale überlagert ankommen, stellt eine bekannte Aufgabe dar.Es kommt dabei darauf an, jedes Bit des digitalen Datensignals optimal abzutasten. Insbesondere sollen die Bits zeitlich etwa in ihrer Mitte durch einen einzigen Abtastschritt abgetastet werden, d.h. an der Stelle der grössten Augenöffnung. Das Mittel hierfür besteht vor allem in einer geeigneten Synchronisierung der Abtastschritte bezüglich des Taktes und der Phase des abzutastenden Datensignals.Reading digital data signals on a receiver side, where these data arrive distorted and overlaid by noise signals, is a known task, and it is important to optimally sample each bit of the digital data signal. In particular, the bits are to be scanned approximately in the middle by a single scanning step, i.e. at the point of the largest eye opening. The means for this consists primarily in a suitable synchronization of the sampling steps with respect to the clock and the phase of the data signal to be sampled.

Durch die Schrift US Re.32.945 (R.A. Smithson, Rockwell Int. Corp.) ist ein Synchronisierungssystem zur Lösung der genannten Aufgabe bekannt. Hierbei liegt das zu synchronisierende Eingangssignal parallel an acht unabhängigen, gleichen Speichern an. Der interne Takt des Systems, der in der Taktfrequenz exakt mit dem Takt des Eingangssignals übereinstimmt, dessen Phase von der Phase des Eingangssignals jedoch in unbekannter Weise verschieden ist, wird durch sieben serielle Verzögerungsstufen schrittweise um jeweils ein Achtel der Bitlänge des Taktes verzögert. Der Takteingang und der Ausgang jeder Verzögerungsstufe sind nun einem der Speicher zugeordnet und steuern diesen Speicher. In den Speichern sammeln sich jeweils schrittweise Bitfolgen an, die sich aufgrund der unterschiedlichen Abtastzeitpunkte aus dem einzigen Eingangssignal ableiten. Eine nachfolgende Entscheidungslogik ermittelt abschliessend, in welchem der parallelen Speicher das grösste Summensignal enthalten ist und bestimmt hierdurch diejenige Phasenverzögerung des Taktes, die mit dem Eingangssignal am besten übereinstimmt.A synchronization system for solving the above-mentioned task is known from the document US Re.32.945 (RA Smithson, Rockwell Int. Corp.). The input signal to be synchronized is present in parallel at eight independent, identical memories. The internal clock of the system, whose clock frequency exactly matches the clock of the input signal, the phase of which differs from the phase of the input signal in an unknown manner, is gradually delayed by one eighth of the bit length of the clock by seven serial delay stages. The clock input and the output of each delay stage are now assigned to one of the memories and control this memory. Bit sequences accumulate step by step in the memories derive different sampling times from the single input signal. A subsequent decision logic finally determines which of the parallel memories contains the largest sum signal and thereby determines the phase delay of the clock that best matches the input signal.

Durch die Schrift US 5,140,617 (Kubo; Mitsubishi) ist eine weitere Schaltungsanordnung zur Lösung der eingangs genannten Aufgabe bekannt. Bei dieser Anordnung wird das Eingangssignal schrittweise verzögert, während das einzige Taktsignal parallel das Abtasten der verschieden verzögerten Eingangsssignal-Teilsignale steuert. Die gespeicherten Abtastwerte werden mit einem Testwort kreuzkorreliert. Eine nachgeschaltete Entscheidungslogik ermittelt sodann aus den parallel entstehenden, unterschiedlichen Korrelationsergebnissen ein Maximum, das der jeweils gesuchten Phasenverzögerung zugeordnet ist.From US 5,140,617 (Kubo; Mitsubishi) a further circuit arrangement for solving the above-mentioned object is known. With this arrangement, the input signal is gradually delayed, while the single clock signal controls the sampling of the differently delayed input signal partial signals in parallel. The stored samples are cross-correlated with a test word. A subsequent decision logic then determines a maximum from the different correlation results that arise in parallel, which is assigned to the phase delay sought in each case.

Durch eine weitere, sehr umfangreiche Schrift EP 0 448 074 (Hyodo, Fujitsu) ist eine Synchronisierungseinrichtung zum Synchronisieren von ATM-Zellen bekannt (ATM Asynchronous Trnasfer Mode), bei dem ebenfalls Schieberegister und eine Entscheidungslogik eine Rolle spielen.Another, very extensive document EP 0 448 074 (Hyodo, Fujitsu) discloses a synchronization device for synchronizing ATM cells (ATM Asynchronous Transfer Mode), in which shift registers and decision logic also play a role.

Ausgehend von diesem Stand der Technik ist es die Aufgabe der Erfindung in einem passiven Paketnetz, z.B. einem PON (Passive Optical Network) für ATM-Zellen, für jede ankommende Zelle (bzw. jedes Paket) die richtige Abtastphase einzustellen. Dies ist notwendig, da die Zellen zeitmultiplexiert, jedoch mit unterschiedlichen, unbekannten Laufzeiten von unterschiedlichen Datensendern herkommen. Die einzige Lesevorrichtung muss daher unabhängige Zellen abtasten, wobei zwar die Zeitschlitze wohlbekannt sind, wobei jedoch die zeitliche Lage der Zellen innerhalb der Zeitschlitze um einige wenige Bitlängen schwanken kann. Mit anderen Worten bedeutet dies, dass bei jeder Zelle ein Jitterbereich der Länge von etwa 2 bis 3 Datenbits berücksichtigt werden muss.Starting from this prior art, it is the object of the invention in a passive packet network, for example a PON (Passive Optical Network) for ATM cells, to set the correct sampling phase for each incoming cell (or each packet). This is necessary because the cells are time-multiplexed, but come from different data senders with different, unknown transit times. The single reader must therefore scan independent cells, although the time slots are well known, but the timing of the cells within the time slots can vary by a few bit lengths. In other words, this means that every cell has one Jitter range of length of about 2 to 3 data bits must be taken into account.

Die Lösung dieser Aufgabe ist durch den kennzeichnenden Teil der unabhängigen Ansprüche gegeben. Die abhängigen Ansprüche geben Ausgestaltungen der Erfindung an.The solution to this problem is given by the characterizing part of the independent claims. The dependent claims provide embodiments of the invention.

Im folgenden wird die Erfindung anhand von acht Figuren beispielsweise näher beschrieben. Hierbei wird durchgängig von Datenpaket gesprochen. Unter diesem Begriff soll insbesondere auch die Zelle eines ATM-Netzes verstanden werden. Es zeigen:

  • Fig. 1 - Blockschaltbild einer Phasenermittlungsvorrichtung (Stand der Technik)
  • Fig. 2 - Schematischer Aufbau eines Schieberegisters (Stand der Technik)
  • Fig. 3 - Aufbau eines Wortkorrelators
  • Fig. 4 - Aufbau des ersten Teils einer Selektor-Logik
  • Fig. 5 - Aufbau des zweiten Teils der Selektor-Logik
  • Fig. 6 - erstes Beispiel zur Erklärung der Funktion der Selektor-Logik
  • Fig. 7 - zweites Beispiel zur Erklärung der Funktion der Selektor-Logik
  • Fig. 8 - Blockschaltbild einer zweiten Phasenermittlungsvorrichtung.
The invention is described in more detail below with reference to eight figures. The term data packet is used throughout. This term is also to be understood in particular as the cell of an ATM network. Show it:
  • 1 - block diagram of a phase determination device (prior art)
  • 2 - Schematic structure of a shift register (prior art)
  • Fig. 3 - Structure of a word correlator
  • Fig. 4 - Structure of the first part of a selector logic
  • Fig. 5 - Structure of the second part of the selector logic
  • Fig. 6 - first example to explain the function of the selector logic
  • Fig. 7 - second example to explain the function of the selector logic
  • Fig. 8 - block diagram of a second phase determination device.

Fig. 1 zeigt als Stand der Technik das generelle Blockschaltbild einer Phasenermittlungsvorrichtung 11. Diese Vorrichtung 11 besitzt einen Dateneingang 13, einen Takteingang 15, einen Triggereingang 17 und einen Datenausgang 19. Als ganzes gesehen erfüllt die Vorrichtung 11 die Aufgaben 〈Abtasten eines Schlüsselwortes, das im Kopfteil eines ankommenden Datenpaketes enthalten ist, wobei der Bittakt bekannt, die Bitphase jedoch unbekannt ist〉, 〈Auswertung der Abtastergebnisse〉, 〈Auswählen der wahrscheinlichen Bitphase〉 und 〈geeignetes Verschieben aller nachfolgenden Bits des jeweiligen Datenpaketes und der Abtastpulse gegeneinander〉.1 shows the general block diagram of a phase determination device 11 as state of the art. This device 11 has a data input 13, a clock input 15, a trigger input 17 and a data output 19. Seen as a whole, the device 11 fulfills the tasks 〈sampling a keyword, the is contained in the header of an incoming data packet, whereby the bit clock is known, but the bit phase is unknown〉, 〈evaluation of the sampling results〉, 〈selection of the probable bit phase〉 and 〈suitable shifting of all subsequent bits of the respective data packet and the sampling pulses against each other〉.

Der Phasenermittlungsvorrichtung 11 sind zwei periphäre Einheiten zugeordnet:

  • · Eine Takt- und Triggereinheit 21, die zum einen an den Takteingang 15 einen Takt T abgibt, der dem exakten Bittakt der Datenpakete entspricht. Zum anderen gibt die Einheit 21 nach Abschluss jedes Datenpakets an den Eingang 17 ein Triggersignal ab, das den Beginn des Abtastvorgangs des Schlüsselwortes des nächsten Paketes markiert.
  • · Ein Eingangsverstärker 23 zum Verstärken der z.B. von einer Übertragungsleitung 24 herkommenden Datenpakete. Hierbei wird die Signalamplitude auf einen vorbestimmten Maximalwert begrenzt. Diesem Eingangsverstärker 23 ist der Dateneingang 13 nachgeschaltet.
Two peripheral units are assigned to the phase determination device 11:
  • A clock and trigger unit 21 which on the one hand outputs a clock T to the clock input 15 which corresponds to the exact bit clock of the data packets. On the other hand, after each data packet has been completed, the unit 21 emits a trigger signal at the input 17 which marks the start of the scanning process of the keyword of the next packet.
  • An input amplifier 23 for amplifying the data packets coming from a transmission line 24, for example. The signal amplitude is limited to a predetermined maximum value. The data input 13 is connected downstream of this input amplifier 23.

Die Phasenermittlungsvorrichtung 11 erledigt im speziellen folgende Verfahrenschritte:

  • Sie verzögert die in den Dateneingang 13 seriell einlaufenden Datenpakete D in Analogtechnik schrittweise, so dass sich an N Abgriffen 32.0 - 32.7 einer Verzögerungskette 30 die gleichen Datensignale mit unterschiedlichen Phasen abtasten lassen. Hierbei besteht von Abgriff zu Abgriff eine Verzögerung der Grösse Bitdauer/N, wobei N eine ganze Zahl, z.B. die Zahl 8 ist.
  • In Schritten des genannten Taktes T werden an den N Abgriffen 32.0 - 32.7 der Verzögerungskette 30 die jeweiligen, momentan anliegenden Signalwerte des Datenpakets D gleichzeitig abgetastet. Hierbei werden zweiwertige Abtastbits A gebildet, d.h. digitale Werte 0 oder 1, je nach den zum Abtastzeitpunkt bestehenden Signalamplituden.
  • Die Abtastbits A werden parallel zueinander in die Serielleingänge von zugeordneten Schieberegistern 33.0 - 33.7 eingelesen. Hierdurch füllen sich diese Schieberegister im Takt T mit jeweils einer Folge von Abtastbits A.
The phase determination device 11 specifically carries out the following method steps:
  • It delays the data packets D entering the data input 13 serially in analog technology, so that the same data signals with different phases can be sampled at N taps 32.0-32.7 of a delay chain 30. There is a delay of the size bit duration / N from tap to tap, where N is an integer, for example the number 8.
  • In steps of the clock T mentioned, the respective, currently applied signal values of the data packet D are sampled simultaneously on the N taps 32.0-32.7 of the delay chain 30. In this case, two-value sample bits A are formed, ie digital values 0 or 1, depending on the signal amplitudes existing at the time of sampling.
  • The scan bits A are read parallel to one another into the serial inputs of assigned shift registers 33.0-33.7. As a result, these shift registers are filled in clock T with a sequence of scan bits A.

Bis hierher gehört das Verfahren zum Stand der Technik. Die weiteren Schritte sind gegenüber dem genannten Stand der Technik neu.

  • Die Folge der Abtastbits A in jedem der Schieberegister 33.0 - 33.7, d.h. der Inhalt der Register wird nach jedem Taktschritt T durch Kreuzkorrelation daraufhin geprüft, ob die jeweilige Folge mit einem vorgegebenen Schlüsselwort S übereinstimmt oder nicht. Dieses Schlüsselwort S weist eine Länge von n Bit, beispielsweise acht Bit auf und ist so gewählt, dass es auch bei Ein-Bit-Fehlern einwandfrei und mit gutem Ergebnis korrelierbar ist. Dies bedeutet, dass bei n korrelierten Bit bereits die Gleichheit von (n-1) der n Bit als Übereinstimmung der Folge und des Schlüsselwortes S gewertet wird. Das Ergebnis jeder Korrelation bzw. Prüfung wird durch jeweils ein Prüfbit P angezeigt, das das Prüfergebnis 〈Übereinstimmung der korrelierten Wörter ja〉 (J) oder 〈Übereinstimmung der korrelierten Wörter nein〉 (K) angibt.
  • Die Gesamtheit der Prüfbits P wird im Takt T auf das Auftreten wenigstens eines Wertes ja (J) überwacht. Weiter werden alle Prüfbits P jeweils für die Dauer eines Taktschrittes T gespeichert.
  • Die Gesamtheit der gespeicherten und der aktuellen Prüfbits P wird im Takt T gemeinsam ausgewertet zur Ermittlung eines eventuellen Mittelwertes M von mehreren, gemeinsam auftretenden Prüfbits P mit dem Wert ja J. Dies erfolgt in mehreren, sukzessiven Auswerteschritten. Hierbei fügt der erste Schritt die gespeicherten und die aktuellen Prüfbits P mittels der logischen UND-Funktion zusammen. Der zweite Schritt führt die jeweils benachbarten Ergebnisbits des ersten Schrittes ebenfalls mittels der logischen UND-Funktion zusammen. Der dritte Schritt prüft nun, ob nur noch ein einziges Bit des Wertes logisch 1 vorhanden ist oder nicht. Sind mehrere Bit des Wertes logisch 1 vorhanden, dann wiederholen die weiteren Schritte den beschriebenen zweiten und dritten Schritt.
  • Ist das verbleibende, einzige Bit schliesslich gefunden, dann gibt der letzte Verfahrenschritt die Position dieses Bits als den gesuchten Mittelwert M an. Weiter wird derjenige Abgriff 32.0 - 32.7, der diesem Mittelwert M zugeordnet ist, in der Folge zum Abtasten der Bits des aktuellen Datenpakets D verwendet.
Up to this point, the process has been part of the prior art. The further steps are new compared to the prior art mentioned.
  • The sequence of the scan bits A in each of the shift registers 33.0-33.7, ie the content of the registers is checked after each clock step T by cross-correlation to determine whether the respective sequence matches a predetermined keyword S or not. This keyword S has a length of n bits, for example eight bits, and is selected such that it can be correlated perfectly and with a good result even in the case of one-bit errors. This means that if there are n correlated bits, the equality of (n-1) of the n bits is evaluated as a match between the sequence and the keyword S. The result of each correlation or test is indicated by a test bit P, which indicates the test result 〈match of the correlated words yes〉 (J) or 〈match of the correlated words no〉 (K).
  • The entirety of the test bits P is monitored in cycle T for the occurrence of at least one value yes (J). Furthermore, all check bits P are each stored for the duration of a clock step T.
  • The entirety of the stored and the current test bits P is evaluated together in cycle T in order to determine a possible mean value M of several test bits P occurring together with the value yes J. This takes place in several successive evaluation steps. Here, the first step combines the stored and the current test bits P by means of the logical AND function. The second step also merges the adjacent result bits of the first step using the logical AND function. The third step now checks whether there is only a single bit of the value logical 1 or not. If there are several bits of the value logical 1, the further steps repeat the described second and third step.
  • If the remaining, only bit is finally found, then the last method step indicates the position of this bit as the mean M sought. The tap 32.0 - 32.7 that has this mean M is assigned, subsequently used to sample the bits of the current data packet D.

Die Phasenermittlungsvorrichtung 11 besitzt zur Durchführung der beschriebenen Verfahrenschritte eine Verzögerungskette 30, acht Schieberegister 33.0 - 33.7, acht Wortkorrelatoren 35.0 - 35.7, eine Selektor-Logik 37 und einen achtpoligen Schalter 39.To carry out the method steps described, the phase determination device 11 has a delay chain 30, eight shift registers 33.0-33.7, eight word correlators 35.0-35.7, a selector logic 37 and an eight-pole switch 39.

Die Signalverzögerungskette 30 ist dem Dateneingang 13 nachgeschaltet und verzögert die Signale der ankommenden Datenpakete D in Analogtechnik schrittweise um sieben mal 1/8 Bitlänge. Dies bedeutet mit anderen Worten, dass jedes Verzögerungsglied 31.1 - 31.7 eine Signalverzögerung um den achten Teil der Länge eines Datenbits bewirkt. Die Signalverzögerungskette weist acht Abgriffe 32.0 - 32.7 auf, die mit den Eingängen der Schieberegister 33.0 - 33.7 verbunden sind.The signal delay chain 30 is connected downstream of the data input 13 and delays the signals of the incoming data packets D step by step in analog technology by seven times 1/8 bit length. In other words, this means that each delay element 31.1-31.7 causes a signal delay by the eighth part of the length of a data bit. The signal delay chain has eight taps 32.0 - 32.7, which are connected to the inputs of shift registers 33.0 - 33.7.

Die Schieberegister 33.0 - 33.7 sind gleich und weisen eine Länge auf, die der Länge des gesuchten Schlüsselwortes S entspricht, im gewählten Beispiel acht Bit. Fig. 2 zeigt den schematischen Aufbau der Schieberegister, z.B. das Register 33.0. Dieses weist acht D-Flipflops 34.1 - 34.8 auf, die eine gemeinsame Taktleitung 115 besitzen. Der D-Eingang des ersten Flipflops 34.1 ist mit dem ersten Abgriff 32.0 der Verzögerungskette 30 verbunden. Die D-Eingänge der weiteren Flipflops 34.2 - 34.8 sind mit dem Q-Ausgang des jeweils vorhergehenden Flipflops verbunden. Dies bedeutet, dass das erste Flipflop 34.1 mit seinem D-Eingang, d.h. dem Serielleingang des Registers, das relativ unbestimmte, analoge Signal am zugeordneten Abgriff 32.0 - 32.7 der Verzögerungskette 30 abtastet, während den anderen Flipflops 34.2 - 34.8 eindeutig definierte Digitalsignale zugeführt werden. Die QB- und die Q-Ausgänge aller D-Flipflops 34.1 - 34.8 bilden die Parallelausgänge des Schieberegisters 33.0, an denen der Inhalt des Registers abgreifbar ist. Der Q-Ausgang des letzten Flipflops bildet den Seriellausgang 43.0 des Registers.The shift registers 33.0 - 33.7 are the same and have a length which corresponds to the length of the keyword S sought, in the selected example eight bits. 2 shows the schematic structure of the shift register, for example register 33.0. This has eight D flip-flops 34.1-34.8, which have a common clock line 115. The D input of the first flip-flop 34.1 is connected to the first tap 32.0 of the delay chain 30. The D inputs of the other flip-flops 34.2 - 34.8 are connected to the Q output of the previous flip-flop. This means that the first flip-flop 34.1 with its D input, ie the serial input of the register, samples the relatively indefinite, analog signal at the associated tap 32.0-32.7 of the delay chain 30, while clearly defined digital signals are fed to the other flip-flops 34.2-34.8. The QB and Q outputs of all D flip-flops 34.1 to 34.8 form the parallel outputs of the shift register 33.0, from which the content of the register can be tapped. The Q output of the last flip-flop forms the serial output 43.0 of the register.

Fig. 3 zeigt den schematischen Aufbau eines Wortkorrelators, z.B. des Korrelators 35.0. Es handelt sich dabei um eine Digitallogik mit insgesamt einundvierzig UND- und ODER-Toren, acht Invertern und acht Vierfach-Eingängen. Diese Eingänge sind mit den Ausgängen des jeweils zugeordneten Schieberegisters, z.B. 33.0 verbunden sowie mit dem Triggereingang 17. Die Digitallogik ist so aufgebaut, dass sie auf Befehl eines Triggerpulses am Eingang 17 den Inhalt des zugeordneten Schieberegisters mit dem vorgegebenen Schlüsselwort S vergleicht. Stimmt der Inhalt des Schieberegisters 33.0 mit dem Schlüsselwort S nicht überein, dann ergibt sich am Ausgang 36 eine logische 0. Stimmt der Inhalt dagegen mit dem Schlüsselwort S überein, so ergibt sich eine logische 1. Hierbei besteht eine Ein-Bit-Fehlertoleranz für den Inhalt des Schieberegisters 33.0.Fig. 3 shows the schematic structure of a word correlator, e.g. of the correlator 35.0. It is a digital logic with a total of forty-one AND and OR gates, eight inverters and eight quadruple inputs. These inputs are connected to the outputs of the assigned shift register, e.g. 33.0 connected as well as with the trigger input 17. The digital logic is constructed in such a way that, upon command of a trigger pulse at the input 17, it compares the content of the assigned shift register with the specified keyword S. If the content of the shift register 33.0 does not match the keyword S, then there is a logic 0 at the output 36. If the content, however, matches the keyword S, there is a logic 1. Here there is a one-bit error tolerance for the Contents of the shift register 33.0.

Fig 4 zeigt den schematischen Aufbau eines ersten Teils der Selektor-Logik 37. Dieser Teil besitzt den acht Eingängen 36.0 - 36.7 nachgeschaltete acht erste 51 und acht zweite D-Flipflops 52. Diese dienen zum Halten der jeweils aktuellen bzw. der jeweils vorhergehenden Prüfbits P. Die Ausgänge der Flipflops 51, 52 sind durch insgesamt neunundzwanzig UND-Tore 53, 55 und sechs ODER-Tore 56 mit weiteren acht Flipflops 58 verbunden. Diese dritten Flipflops 58 zeigen an, an welchen der Eingänge 36.0 - 36.7 ein Ja-Wert J anliegt und an welchen der Eingänge ein Nein-Wert K. Parallel hierzu gibt es ein weiteres ODER-Tor 57, an dessen Ausgang ablesbar ist, ob wenigstens eine Gruppe von drei direkt benachbarten Ja-Werten J vorhanden ist oder nicht. Die Ausgänge 59 des ersten Teils bilden die Eingänge des in Fig. 5 gezeigten zweiten Teils der Selektor-Logik 37. Dieser zweite Teil umfasst achtzig UND-Tore und fünfundvierzig ODER-Tore, die in sechs Gruppen sukzessive aufeinanderfolgen. Jede Gruppe entspricht dabei einem der weiter unten beschriebenen, logischen Verarbeitungsschritte.4 shows the schematic structure of a first part of the selector logic 37. This part has the eight inputs 36.0-36.7, followed by eight first 51 and eight second D flip-flops 52. These are used to hold the respectively current or the previous test bits P The outputs of the flip-flops 51, 52 are connected to a further eight flip-flops 58 by a total of twenty-nine AND gates 53, 55 and six OR gates 56. These third flip-flops 58 indicate to which of the inputs 36.0-36.7 a yes value J is present and to which of the inputs a no value K. In parallel there is a further OR gate 57, at the output of which it is possible to read whether at least a group of three directly adjacent yes values J is present or not. The outputs 59 of the first part form the inputs of the second part of the selector logic 37 shown in FIG. 5. This second part comprises eighty AND gates and forty five OR gates, which successively follow one another in six groups. Each group corresponds to one of the logical processing steps described below.

Die acht Ausgänge bildet insgesamt den genannten, mit dem Schalter 39 verbundenen Steuerausgang 38.The eight outputs together form the control output 38, which is connected to the switch 39.

Die Phasenermittlungsvorrichtung 11 arbeitet wie folgt: Über die Übertragungsleitung 24 erreichen laufend und zeitmultiplexiert Datenpakete D den Eingangsverstärker 23. Am Ausgang dieses Verstärkers 23 bzw. am Dateneingang 13 liegen damit durch die Übertragung verzerrte Bits an, die nachfolgend zu einwandfreien Digitalbits regeneriert werden sollen. Der genaue Anfangszeitpunkt jedes der Datenpakete D und die Phasenlage seiner Bits sind dabei vorerst unbekannt.Es ist aber bekannt, dass am Anfang der Datenpakete D jeweils eine Bitfolge plaziert ist, die dem vorgegeben Schlüsselwort S entspricht. Es gilt nun, diese Bitfolge zu erkennen.The phase determination device 11 works as follows: Data packets D continuously and time-multiplexed reach the input amplifier 23 via the transmission line 24. At the output of this amplifier 23 or at the data input 13, there are thus distorted bits due to the transmission which are subsequently to be regenerated into perfect digital bits. The exact start time of each of the data packets D and the phase position of its bits are initially unknown. However, it is known that a bit sequence is placed at the beginning of the data packets D that corresponds to the predefined keyword S. The task now is to recognize this bit sequence.

Die Bits der Datenpakete D laufen nun in die Verzögerungskette 30 ein, durch die sie in Schritten von 1/8 Bitlänge ständig und sukzessive verzögert werden. An den Abgriffen 32.0 - 32.7 der Verzögerungskette 30 liegen hierdurch identische Signale an, die sich nur durch ihre unterschiedlichen Zeitverzögerungen unterscheiden.The bits of the data packets D now run into the delay chain 30, by means of which they are continuously and successively delayed in steps of 1/8 bit length. As a result, identical signals are present at the taps 32.0-32.7 of the delay chain 30, which differ only in their different time delays.

Der eigentliche Phasenermittlungsprozess beginnt durch ein Signal am Triggereingang 17, durch welches zum einen alle Flipflops der Vorrichtung 11 in ihre Ausgangslage zurückgestellt werden (clear). Gesteuert durch den Takt T am Takteingang 15 werden zum zweiten nun im Abstand von jeweils einem Bit von allen Schieberegistern 33.0 - 33.7 gleichzeitig die jeweils momentan an den Abgriffen 32.0 - 32.7 der Verzögerungskette 30 anliegenden Signalwerte abgetastet. Die hierbei gewonnenen Abtastwerte A werden in das jeweils erste Flipflop 34.1 der Schieberegister 33.0 - 33.7 eingeschrieben. Dieser Vorgang wiederholt sich, wodurch sich alle Schieberegister 33.0 - 33.7 sukzessive mit einer Folge von Abtastwerten A füllen. Jeder Wortkorrelator 35.0 - 35.7 liest ständig im Takt T den Inhalt des jeweils zugeordneten Schieberegisters 33.0 - 33.7. Am Ausgang 36 jedes Wortkorrelators 35.0 - 35.7 ergeben sich hierbei anfangs nur Nein-Werte K der Prüfbits P. Wegen der Ein-Fehler-Verträglichkeit der Wortkorrelatoren 35.0 - 35.7 kann sich erstmals nach sieben Taktschritten die Möglichkeit einer positiven Korrelation und damit ein Ja-Wert J ergeben. Es kann aber auch wesentlich länger dauern, bevor sich wenigstens ein einziger Ja-Wert J ergibt, d.h. bevor die Folge der Abtastwerte in einem der Schieberegister 33.0 - 33.7 dem Schlüsselwort S entspricht.The actual phase determination process begins with a signal at the trigger input 17, by means of which all flip-flops of the device 11 are reset to their initial position (clear). Controlled by the clock T at the clock input 15, the signal values currently present at the taps 32.0 - 32.7 of the delay chain 30 are now simultaneously sampled at a distance of one bit from all shift registers 33.0 - 33.7. The sample values A obtained in this way are written into the first flip-flop 34.1 of the shift registers 33.0-33.7. This process is repeated, as a result of which all shift registers 33.0-33.7 are successively filled with a sequence of sample values A. Each word correlator 35.0 - 35.7 constantly reads the content of the respectively assigned shift register 33.0 - 33.7 in cycle T. At exit 36 each word correlator 35.0 - 35.7 initially only results in no values K of the check bits P. Because the word correlators 35.0 - 35.7 are compatible with one error, the possibility of a positive correlation and thus a yes value J can arise for the first time after seven clock steps. However, it can also take significantly longer before there is at least one single yes value J, ie before the sequence of the sample values in one of the shift registers 33.0-33.7 corresponds to the keyword S.

Sobald der erste Ja-Wert J auftritt, muss im allgemeinen beim nächsten Taktschritt ebenfalls wenigstens ein Ja-Wert J auftreten. Insgesamt sollten wenigstens drei Ja-Werte J auftreten, im Höchstfall jedoch nicht mehr als acht Ja-Werte J. Dies rührt daher, dass die gesuchte Phase der Datenbits im allgemeinen nicht mit der Phase des Taktes T am Takteingang 13 übereinstimmt und daher die Datenbits durch die Taktsignale T zerschnitten werden. Nur in den Sonderfällen zufälliger Übereinstimmung der genannten beiden Phasen oder sehr schlechter Korrelation ergeben sich Ja-Werte J nur während eines einzigen Taktschrittes T.As soon as the first yes value J occurs, at least one yes value J must generally also appear at the next clock step. In total, at least three yes values J should occur, but in the maximum case not more than eight yes values J. This is because the phase of the data bits sought generally does not match the phase of the clock T at the clock input 13 and therefore the data bits the clock signals T are cut. Only in the special cases of coincidence of the two phases mentioned or very poor correlation do yes values J only result during a single clock step T.

Die Weiterverarbeitung der Ja-Werte J erfolgt durch die Selektor-Logik 37. Diese ist so ausgebildet, dass unabhängig von der jeweiligen Verteilung der Ja-Werte J und Nein-Werte K an den Ausgängen 36.0 - 36.7 der verschiedenen Wortkorrelatoren 35.0 - 35.7 und der zwei beschriebenen, aufeinanderfolgenden Taktschritte jeweils ein einziger Mittelwert M ausgegeben wird. Dieser Ablauf lässt sich am besten anhand von Beispielen beschreiben. Fig 6 zeigt hierzu in der dritten Spalte von links eine erste Verteilung von Prüfbits P, die zwei Taktschritten (T-1) und T und einzeln den Abgriffen 32.0 - 32.7 der Verzögerungskette 30 zugeordnet sind. Diese Prüfbits P werden nun durch logische UNDs mit ihren Nachbar-Bits kombiniert (dargestellt durch Symbole von UND-Toren), wodurch sich erste Zwischen-Bits Z1 ergeben (zweite Spalte von links), die nur dann den logischen Wert 1 besitzen, wenn beide zugeordneten Prüfbits P einen Ja-Wert J angeben. In einem weiteren Schritt wird der UND-Prozess wiederholt, wodurch sich zweite Zwischenbits Z2 ergeben mit einer einzigen logisch 1. In einem dritten Schritt werden die zweiten Zwischenbits Z2 der beiden Taktschritte (T-1) und T addiert. Das Ergebnis bilden dritte Zwischenbits Z3 mit ebenfalls nur einer einzigen logischen 1. In diesem extremen Beispiel mit nur drei Ja-Werten J am Anfang ist hiermit der Mittelwert M bereits gefunden. Dieser entspricht der Position der logischen 1 und ist demnach dem Abgriff 32.7 zugeordnet.The further processing of the yes values J is carried out by the selector logic 37. This is designed such that regardless of the respective distribution of the yes values J and no values K at the outputs 36.0-36.7 of the various word correlators 35.0-35.7 and two described, successive cycle steps, a single mean value M is output in each case. This process can best be described using examples. 6 shows for this purpose in the third column from the left a first distribution of test bits P, which are assigned to two clock steps (T-1) and T and individually to the taps 32.0-32.7 of the delay chain 30. These check bits P are now combined with their neighboring bits by logical ANDs (represented by symbols of AND gates), which results in first intermediate bits Z1 (second column from the left) which have the logical value 1 only if both assigned check bits P indicate a yes value J. In a further step, the AND process is repeated, which results in second intermediate bits Z2 with a single logic 1. In a third step, the second intermediate bits Z2 of the two clock steps (T-1) and T are added. The result is formed by third intermediate bits Z3 with likewise only a single logical 1. In this extreme example with only three yes values J at the beginning, the mean value M has already been found. This corresponds to the position of logical 1 and is therefore assigned to tap 32.7.

Fig. 7 zeigt ein weiteres Beispiel, diesmal mit sieben Ja-Werten J. Analog zur Beschreibung von Fig. 6 ergeben sich nach drei Schritten insgesamt sechs dritte Zwischenbits Z3 mit dem Wert logisch 1. In weiteren UND-Prozessen wird nun die Zahl der Werte logisch 1 solange vermindert, bis zum Schluss nur noch ein einziger solcher Wert logisch 1 vorhanden ist. Dieser letzte, einzige Wert logisch 1 bildet nun den gesuchten Mittelwert M. Im gewählten Beispiel ist er ebenfalls dem Abgriff 32.7 zugeordnet.FIG. 7 shows a further example, this time with seven yes values J. Analogously to the description of FIG. 6, after three steps, a total of six third intermediate bits Z3 with the value logic 1 result. In further AND processes, the number of values now becomes logic 1 reduced until there is only one such value logic 1 at the end. This last, only value, logical 1, now forms the searched mean M. In the example chosen, it is also assigned to tap 32.7.

Der Seriellausgang 43.1 - 43.7 desjenigen Schieberegisters 33.0 - 33.7, das an den durch den ermittelten Mittelwert M ausgewählten Abgriff 32.0 - 32.7 angeschlossen ist, wird zum Schluss über den Schalter 39 an den Datenausgang 19 der Vorrichtung 11 angeschaltet. Hierdurch gelangen alle weiteren Bits des Datenpaketes D mit der optimalen Phase abgetastet und damit regeneriert sowie um die Verweildauer im jeweiligen Schieberegister 33.0 - 33.7 verzögert an den Datenausgang 19. Die Verzögerung im Schieberegister ist deswegen nötig, damit keines der Bits verloren geht, was bei direkter Verbindung des jeweiligen Abgriffs 32.0 - 32.7 mit dem Datenausgang 19 der Fall wäre.The serial output 43.1-43.7 of the shift register 33.0-33.7 which is connected to the tap 32.0-32.7 selected by the determined mean value M is finally connected to the data output 19 of the device 11 via the switch 39. As a result, all other bits of the data packet D are scanned with the optimal phase and thus regenerated and delayed by the dwell time in the respective shift register 33.0-33.7 to the data output 19. The delay in the shift register is therefore necessary so that none of the bits is lost, which is more direct Connection of the respective tap 32.0 - 32.7 to the data output 19 would be the case.

Das Schlüsselwort S kann beispielsweise wie beschrieben acht Bits umfassen und die Bitfolge 11110110 sein. Es ist jedoch grundsätzlich jede andere Bitfolge möglich, die gut korrelierbar ist. Als weitere Forderungen sind eine gewisse Fehlerverträglichkeit und die Unempfindlichkeit gegenüber vorauslaufenden, unbekannten, d.h. beliebigen Bits gefragt. Weiter sollte die Länge des Schlüsselwortes S nicht zu gross sein, um den Hardware-Aufwand, zum Beispiel die Länge der Schieberegister 33.0 - 33.7, nicht unnötig zu vergrössen. Praktisch bewährt hat sich die Folge 111001011 aus neun Bits. Neun Bits deshalb, weil eine Ein-Fehler-Verträglichkeit berücksichtigt ist.The keyword S can, for example, comprise eight bits as described and the bit sequence can be 11110110. In principle, however, any other bit sequence is possible that can be correlated well. As further demands are certain Compatibility with errors and insensitivity to leading, unknown, ie arbitrary bits are required. Furthermore, the length of the keyword S should not be too large in order not to unnecessarily increase the hardware outlay, for example the length of the shift registers 33.0-33.7. The series 111001011 consisting of nine bits has proven itself in practice. Nine bits because one-fault compatibility is taken into account.

Die Phasenermittlungsvorrichtung 11 in der beschriebenen Ausführung ist zur Integration als Halbleiterbaustein geeignet. Ein solcher Baustein lässt sich in einem passiven, optischen Netzwerk PON einsetzen, d.h. bei passiven Teilnehmeranschlüssen, die in unterschiedlichen Abständen von einem aktiven Knoten liegen und keine eigene Takteinheit aufweisen. Aus diesem Grund ergeben sich bei solchen Teilnehmeranschlüssen nur ungenau bekannte und unterschiedliche Verzögerungen, insbesondere hervorgerufen durch unterschiedliche Laufzeiten.The phase determination device 11 in the described embodiment is suitable for integration as a semiconductor component. Such a module can be used in a passive, optical network PON, i.e. for passive subscriber connections that are at different distances from an active node and do not have their own clock unit. For this reason, there are only imprecisely known and different delays in such subscriber connections, in particular caused by different transit times.

Neben den genannten Varianten sind eine ganze Reihe weiterer Ausführungsarten der Erfindung möglich. So kann die Zahl N grösser oder kleiner als acht sein. Die verschiedenen, beschriebenen Funktionen und Prozeduren können wie geschildert durch spezielle Schaltungsanordnungen durchgeführt werden oder auch durch Prozessoranordnungen, die mittels zugeordneter Programme gesteuert werden.In addition to the variants mentioned, a whole series of further embodiments of the invention are possible. So the number N can be greater or less than eight. The various functions and procedures described can, as described, be carried out by special circuit arrangements or also by processor arrangements which are controlled by means of assigned programs.

Fig. 8 zeigt zum Schluss eine Variante der beschriebenen Phasenermittlungsvorrichtung 11 entsprechend Fig. 1. Bei dieser zweiten Phasenermittlungsvorrichtung 11' werden entsprechend der genannten Schrift US 5,140,617 nicht die über die Übertragungsleitung 24 ankommenden Datenpakete D verzögert, sondern die am Takteingang 15 anliegenden Taktsignale T. Hierdurch ergeben sich an den Eingängen 32.0 - 32.7 der Schieberegister 33.0 - 33.7 wie gehabt zeitlich gestaffelte Abtastzeitpunkte für das über den Dateneingang 13 ankommende Datensignal. Die Auswertung der Ergebnisse der Wortkorrelatoren 35.0 - 35.7, d.h. der Prüfbits P durch die Selektor-Logik 37 erfolgt jeweils am Ende des jeweiligen Taktes T oder - was das gleiche ist - zu Beginn des jeweils nachfolgenden Taktes (T+1). Ansonsten arbeiten die beiden Versionen der Phasenermittlungsvorrichtung 11 und 11' gleich.8 finally shows a variant of the described phase determination device 11 corresponding to FIG. 1. In this second phase determination device 11 ', according to the document US Pat. No. 5,140,617, the data packets D arriving via the transmission line 24 are not delayed, but rather the clock signals T present at the clock input 15. This results in staggered sampling times for the data signal arriving via data input 13 at inputs 32.0 - 32.7 of shift registers 33.0 - 33.7. The evaluation of the results of the Word correlators 35.0 - 35.7, ie the check bits P by the selector logic 37 each take place at the end of the respective cycle T or - which is the same - at the beginning of the subsequent cycle (T + 1). Otherwise, the two versions of the phase determination device 11 and 11 'work the same.

Claims (6)

Verfahren zum Ermitteln einer jeweiligen Abtastphase für Datenpakete (D), die mit unbekannter Bitphase zeitmultiplexiert ankommen, und zum nachfolgenden Abtasten der Bits des jeweiligen Datenpakets (D), - wobei in jedem Datenpaket (D) und dem Empfänger ein einheitliches Schlüsselwort (S) enthalten ist, - wobei jedes Datenpaket (D) mit einem Takt (T), der dem Bittakt der Datenpakete entspricht, jeweils mehrmals zeitlich gestaffelt abgetastet wird, - wobei die im genannten Takt (T) entstehenden Abtastbits (A) jeweils gespeichert und hierdurch in einer Mehrzahl paralleler Speicher (33.0 - 33.7) sukzessive unterschiedliche Abtastworte gebildet werden, - wobei jedes dieser Abtastworte zur Feststellung seiner Gleichheit mit dem einheitlichen Schlüsselwort (S) durch Kreuzkorrelation mit dem im Empfänger enthaltenen Schlüsselwort verglichen wird, und - wobei aus den Ergebnissen der Kreuzkorrelationen die gesuchte Abtastphase ermittelt wird, mit der nachfolgend die Bits des jeweiligen Datenpakets (D) abgetastet werden, dadurch gekennzeichnet, - dass nach jedem Taktschritt mit dem Inhalt jedes der Speicher (33.0 - 33.7) und dem im Empfänger enthaltenen Schlüsselwort (S) eine Kreuzkorrelation durchgeführt wird, - dass als Ergebnis jeder dieser Kreuzkorrelationen ein zweiwertiges Prüfbit (P) abgegeben wird, wobei eine wenigstens weitgehende Gleichheit zwischen dem jeweiligen Abtastwort und dem Schlüsselwort (S) durch einen Ja-Wert (J) angezeigt wird, - dass die Gesamtheit der Prüfbits (P) eines Taktschrittes jeweils für die Dauer des jeweils nächsten Taktschrittes gespeichert und jeweils auf das Auftreten wenigstens eines Ja-Wertes (J) überwacht wird, und - dass nach demjenigen Taktschritt, der auf das erste Auftreten eines Ja-Wertes (J) folgt, die mittlere Position (M) der Gesamtheit der gespeicherten und der aktuellen jeweiligen Ja-Werte (J) ermittelt wird. Method for determining a respective sampling phase for data packets (D) that arrive time-multiplexed with an unknown bit phase, and for subsequently sampling the bits of the respective data packet (D), - a uniform keyword (S) being contained in each data packet (D) and the recipient, each data packet (D) is scanned several times in time with a clock (T) which corresponds to the bit clock of the data packets, the scanning bits (A) arising in said cycle (T) are each stored and successively different scanning words are thereby formed in a plurality of parallel memories (33.0 - 33.7), - wherein each of these sample words is compared to determine its equality with the uniform keyword (S) by cross-correlation with the keyword contained in the receiver, and the searched sampling phase is determined from the results of the cross-correlations, with which the bits of the respective data packet (D) are subsequently sampled, characterized in that that after each clock step a cross-correlation is carried out with the content of each of the memories (33.0 - 33.7) and the keyword (S) contained in the receiver, that as a result of each of these cross-correlations a two-value check bit (P) is emitted, an at least substantial equality between the respective scan word and the keyword (S) being indicated by a yes value (J), - The totality of the test bits (P) of a clock step is stored for the duration of the next clock step and is monitored for the occurrence of at least one yes value (J), and - That after the cycle step that follows the first occurrence of a yes value (J), the average position (M) of the total of the stored and the current respective yes values (J) is determined. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass ein Ja-Wort (J) abgegeben wird, wenn bei einer Länge von n Bits des Schlüsselwortes (S) entweder n oder (n - 1) Bits des Abtastwortes mit den entsprechenden Bits des Schlüsselwortes (S) übereinstimmen.Method according to claim 1,
characterized,
that a yes word (J) is given if, with a length of n bits of the keyword (S), either n or (n-1) bits of the sample word match the corresponding bits of the keyword (S). Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass das Schlüsselwort (S) die Bit-Folge 111001011 mit einer Länge von (n + 1) ist, wobei die Wertigkeit 1 des Prüfbits (P) dem Ja-Werte (J) entspricht.Method according to claim 1,
characterized,
that the key word (S) is the bit sequence 111001011 with a length of (n + 1), the value 1 of the check bit (P) corresponding to the yes value (J). Verfahren nach Anspruch 1,
dadurch gekennzeichnet, - dass die mittlere Position (M) in sukzessiven Logikschritten ermittelt wird, - indem die gespeicherten und die aktuellen Prüfbits (P) als eine einzige Folge angesehen werden, - indem alle Paare benachbarter Bits dieser Folge mittels der logischen UND-Funktion kombiniert werden zur Bildung einer zweiten Bit-Folge, - indem geprüft wird, ob in der neuen Bit-Folge nur ein einziger Ja-Wert (J) vorhanden ist oder nicht, - indem, sofern mehr als ein einziger Ja-Wert (J) vorhanden ist, mittels der logischen UND-Funktion aus den Paaren benachbarter Bits der zweiten Bit-Folge eine dritte Bit-Folge gebildet wird, und - indem in analoger Weise fortgefahren wird, bis ein schliesslich gefundener, einziger Ja-Wert (J) die gesuchte mittlere Position (M) angibt. Method according to claim 1,
characterized, that the middle position (M) is determined in successive logic steps, by considering the stored and the current test bits (P) as a single sequence, by combining all pairs of adjacent bits of this sequence using the logical AND function to form a second bit sequence, - by checking whether or not there is only a single yes value (Y) in the new bit sequence, - In that, if there is more than one single yes value (J), a third bit sequence is formed from the pairs of adjacent bits of the second bit sequence by means of the logical AND function, and - by continuing in an analogous manner until a finally found, only yes value (J) indicates the sought-after middle position (M). Vorrichtung (11) zum Ermitteln einer jeweiligen Abtastphase für Datenpakete (D), die mit unbekannter Bitphase zeitmultiplexiert ankommen, und zum nachfolgenden Abtasten der Bits des jeweiligen Datenpakets (D), entsprechend dem Verfahren nach Anspruch 1, - mit wenigstens einem Dateneingang (13), einem Datenausgang (19) und einem Takteingang (15), - mit einer Verzögerungskette (30), die N parallele Abgriffe (32.0 - 32.7) und N-1 gleiche, seriell angeordnete Verzögerungsglieder (31.1 - 31.7) aufweist, wobei jedes Verzögerungsglied eine Verzögerung bewirkt, die etwa der Grösse Bitdauer/N entspricht, - mit N gleichen Schieberegistern (33.0 - 33.7) als Speicher, die eine Länge aufweisen, die der Länge N des Schlüsselwortes (S) entspricht, und die einen Serielleingang, Parallelausgänge und jeweils einen Seriellausgang (43.0 - 43.7) besitzen, - mit N gleichen Wortkorrelatoren (35.0 - 35.7), die jeweils an die Parallelausgänge eines zugeordneten der Schieberegister (33.0 - 33.7) angeschlossen sind, zum Prüfen, ob der Inhalt der Schieberegister dem Schlüsselwort (S) entspricht oder nicht und zum Abgeben jeweils eines zugeordneten Prüfbits (P) an den jeweiligen Ausgang (36.0 - 36.7),
gekennzeichnet - durch eine Selektor-Logik (37) mit N parallelen Eingängen, die an die Ausgänge (36.0 - 36.7) der Wortkorrelatoren (35.0 - 35.7) angeschlossen sind und mit einem einzigen Ausgang (38), zum Ermitteln der mittleren Position (M) der jeweiligen Ja-Werte (J), und - durch einen über den Ausgang (38) des Selektor-Logik (37) gesteuerten, N-poligen Schalter (39), dessen Eingangspole an die Seriellausgänge (43.0 - 43.7) der Schieberegister (33.0 - 33.7) angeschlossen sind, und dessen Ausgang den Datenausgang (19) der Vorrichtung (11) bildet. Device (11) for determining a respective sampling phase for data packets (D) that arrive time-multiplexed with an unknown bit phase, and for subsequently sampling the bits of the respective data packet (D), according to the method according to claim 1, - With at least one data input (13), one data output (19) and one clock input (15), with a delay chain (30) which has N parallel taps (32.0 - 32.7) and N-1 identical, serially arranged delay elements (31.1 - 31.7), each delay element causing a delay which corresponds approximately to the size of the bit duration / N, with N same shift registers (33.0 - 33.7) as memory, which have a length which corresponds to the length N of the keyword (S) and which have a serial input, parallel outputs and in each case one serial output (43.0 - 43.7), - With N identical word correlators (35.0 - 35.7), each of which is connected to the parallel outputs of an assigned shift register (33.0 - 33.7), to check whether the content of the shift register corresponds to the keyword (S) or not and to output an assigned one Test bits (P) at the respective output (36.0 - 36.7),
featured - By a selector logic (37) with N parallel inputs, which are connected to the outputs (36.0 - 36.7) of the word correlators (35.0 - 35.7) and with a single output (38) for determining the middle position (M) of the respective yes values (J), and - By a via the output (38) of the selector logic (37) controlled, N-pole switch (39), the input poles of which are connected to the serial outputs (43.0 - 43.7) of the shift register (33.0 - 33.7), and the output of which Data output (19) of the device (11) forms. Vorrichtung nach Anspruch 5,
dadurch gekennzeichnet,
dass die Vorrichtung (11) als integrierter Halbleiterbaustein ausgebildet ist.Device according to claim 5,
characterized,
that the device (11) is designed as an integrated semiconductor module.
EP94107927A 1993-05-26 1994-05-24 Method and apparatus for detection of the sampling phase and subsequent sampling of the bits of a data packet Withdrawn EP0626771A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH157993 1993-05-26
CH1579/93 1993-05-26

Publications (2)

Publication Number Publication Date
EP0626771A2 true EP0626771A2 (en) 1994-11-30
EP0626771A3 EP0626771A3 (en) 1998-04-29

Family

ID=4213725

Family Applications (1)

Application Number Title Priority Date Filing Date
EP94107927A Withdrawn EP0626771A3 (en) 1993-05-26 1994-05-24 Method and apparatus for detection of the sampling phase and subsequent sampling of the bits of a data packet

Country Status (1)

Country Link
EP (1) EP0626771A3 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995010898A1 (en) * 1993-10-12 1995-04-20 Telefonaktiebolaget Lm Ericsson Synchronizing circuit arrangement
EP0833477A2 (en) * 1996-09-19 1998-04-01 Siemens Aktiengesellschaft Method for the determination of a sampling phase
EP0973289A2 (en) * 1998-07-15 2000-01-19 Fujitsu Limited Burst synchronizing circuit
EP1821448A1 (en) * 2006-02-15 2007-08-22 SICK STEGMANN GmbH Method for synchronising the transfer of a bitstream
EP2034657A1 (en) * 2006-06-26 2009-03-11 Mitsubishi Electric Corporation Communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794626A (en) * 1986-03-31 1988-12-27 Kabushiki Kaisha Toshiba Apparatus for reliably fetching data, on the basis of framing code detection process, and method therefor
DE4027262A1 (en) * 1990-08-29 1992-03-05 Broadcast Television Syst METHOD FOR SYNCHRONIZING DIGITAL DATA
US5103465A (en) * 1989-08-25 1992-04-07 Motorola, Inc. Symbol synchronization circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794626A (en) * 1986-03-31 1988-12-27 Kabushiki Kaisha Toshiba Apparatus for reliably fetching data, on the basis of framing code detection process, and method therefor
US5103465A (en) * 1989-08-25 1992-04-07 Motorola, Inc. Symbol synchronization circuit
DE4027262A1 (en) * 1990-08-29 1992-03-05 Broadcast Television Syst METHOD FOR SYNCHRONIZING DIGITAL DATA

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BEELER D ET AL: "TIME INTEGRATING CORRELATOR (TIC) FOR REAL-TIME PROCESSING OF SPREAD-SPECTRUM SIGNALS" PROCEEDINGS OF THE CUSTOM INTEGRATED CIRCUITS CONFERENCE, BOSTON, MAY 13 - 16, 1990, Nr. CONF. 12, 13.Mai 1990, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, Seiten 761-764, XP000167819 *
M. W. WILLIARD: "Optimum Code Patterns for PCM Synchronization" PROCEEDINGS OF THE NATIONAL TELESYSTEMS CONFERENCE (NTC), 23.Mai 1962, WASHINGTON D.C. ; US, Seiten 5.5.1-5.5.11, XP002057340 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995010898A1 (en) * 1993-10-12 1995-04-20 Telefonaktiebolaget Lm Ericsson Synchronizing circuit arrangement
EP0833477A2 (en) * 1996-09-19 1998-04-01 Siemens Aktiengesellschaft Method for the determination of a sampling phase
EP0833477A3 (en) * 1996-09-19 2001-08-29 Siemens Aktiengesellschaft Method for the determination of a sampling phase
EP0973289A2 (en) * 1998-07-15 2000-01-19 Fujitsu Limited Burst synchronizing circuit
EP0973289A3 (en) * 1998-07-15 2004-09-15 Fujitsu Limited Burst synchronizing circuit
EP1821448A1 (en) * 2006-02-15 2007-08-22 SICK STEGMANN GmbH Method for synchronising the transfer of a bitstream
EP2034657A1 (en) * 2006-06-26 2009-03-11 Mitsubishi Electric Corporation Communication device
EP2034657A4 (en) * 2006-06-26 2011-03-02 Mitsubishi Electric Corp Communication device
US8719674B2 (en) 2006-06-26 2014-05-06 Mitsubishi Electric Corporation Communication apparatus

Also Published As

Publication number Publication date
EP0626771A3 (en) 1998-04-29

Similar Documents

Publication Publication Date Title
DE19736434C2 (en) Methods and devices for recognizing the position of data packets lying in a serial data reception stream
DE4017494C2 (en)
EP0234386B1 (en) Frame decoding
EP0262478B1 (en) Method for frame synchronization of an exchange of a pcm-tdm telecommunication network
DE69924277T2 (en) METHOD AND CIRCUIT FOR GENERATING A VARIABLE CLOCK FREQUENCY
DE2838757A1 (en) INTERFACE CIRCUIT FOR TIME MULTIPLEX CABLES OF MESSAGE SWITCHING SYSTEMS
DE2924922A1 (en) METHOD AND CIRCUIT ARRANGEMENT FOR CLOCK SYNCHRONIZATION WHEN TRANSMITTING DIGITAL MESSAGE SIGNALS
EP0626771A2 (en) Method and apparatus for detection of the sampling phase and subsequent sampling of the bits of a data packet
DE2219016C3 (en) Method for phase synchronization at the receiving end to the phase position of the bit clock of a received data block
EP0291135A2 (en) Concentrator stage for a broadband switching network
DE60130594T2 (en) SDH test device and SDH test procedure
EP0591231B1 (en) Process for determining the origin of bit errors
DE4038561C2 (en)
EP0407903B1 (en) TDM information transmission system with a synchronising circuit at the receiver responding the coding of words inserted in the transmitted information
EP0787389B1 (en) Ranging process for point-to-multipoint communication systems
EP0725484B1 (en) Process and arrangement for determining the phase difference between clock signals in communications equipment
DE2849744A1 (en) CIRCUIT ARRANGEMENT FOR MONITORING THE CONNECTIONS IN A TIME-MULTIPLE COUPLING NETWORK
DE2242639B2 (en) TIME MULTIPLEX TELEGRAPHY SYSTEM FOR NESTING BY CHARACTER
EP0833477A2 (en) Method for the determination of a sampling phase
DE10345163B4 (en) Method and apparatus for frequency division and demultiplexing
DE10000942C2 (en) Time division multiplex transmission of data bits
EP0508070B1 (en) Method and device for recognizing loss of synchronization between two streams of words of a reference signal and a measure signal
EP0993150A2 (en) Method and device for switching between two data streams without data loss
DE1283885B (en) Synchronization code receiver for time division multiplex transmission systems based on the pulse code modulation method
DE2030763B2 (en) Code converter for converting a ternary code with limited disparity into a binary code

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): CH DE FR GB LI SE

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): CH DE FR GB LI SE

17P Request for examination filed

Effective date: 19980811

17Q First examination report despatched

Effective date: 20001116

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20011107