EP0556627A2

EP0556627A2 - Circuit for reversible image forming on a printing form in a printing machine

Info

Publication number: EP0556627A2
Application number: EP93101532A
Authority: EP
Inventors: Rainer Buschulte
Original assignee: Heidelberger Druckmaschinen AG
Current assignee: Heidelberger Druckmaschinen AG
Priority date: 1992-02-21
Filing date: 1993-02-02
Publication date: 1993-08-25
Anticipated expiration: 2013-02-02
Also published as: DE59309144D1; EP0556627B1; ATE173672T1; EP0556627A3; US5911176A; DE4205304A1

Abstract

The invention relates to a circuit for a reversible image structure of an area matrix of a printing forme of a printer, an electrical circuit being assigned to each zone of the area matrix, which zone can be activated or cleared by repeated actuation. There is provision for each circuit (21) to have at least one threshold value switch (23, first threshold value switch) which changes its switching state by selective actuation and, as a result, activates or clears the associated zone (3). <IMAGE>

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen reversiblen Bildaufbau einer Flächenmatrix einer Druckform einer Druckmaschine, wobei jedem durch wiederholtes Ansteuern aktivierbaren beziehungsweise löschbaren Bereich der Flächenmatrix eine elektrische Schaltung zugeordnet ist.The invention relates to a circuit arrangement for a reversible image structure of an area matrix of a printing form of a printing press, an electrical circuit being associated with each area of the area matrix that can be activated or deleted by repeated activation.

Aus der europäischen Patentanmeldung 0 367 048 ist eine Druckform für eine Druckmaschine bekannt, die eine Halbleiterschicht aufweist. In dieser Halbleiterschicht werden durch Dotierung kapazitive oder induktive Bereiche erzeugt. Durch eine ent sprechende Ansteuerung der Bereiche lassen sich diese kapazitiven oder induktiven Bereiche aufladen beziehungsweise erregen. In dem erregten Zustand können über eine entsprechende Einfärbevorrichtung der Druckform Farbe, beispielsweise Ferrofluidfarbe, zugeführt werden, die dann an den aufgeladenen beziehungsweise erregten Bereichen haften bleibt. Durch Entladung beziehungsweise Entregung lassen sich die Bereiche für einen Druckbildwechsel neutralisieren.From European patent application 0 367 048 a printing form for a printing press is known which has a semiconductor layer. Capacitive or inductive regions are produced in this semiconductor layer by doping. By appropriately controlling the areas, these capacitive or inductive areas can be charged or excited. In the excited state, ink, for example ferrofluid ink, can be supplied to the printing form via a corresponding inking device, which then adheres to the charged or excited areas. The areas for a print image change can be neutralized by discharge or de-excitation.

Der reversible Bildaufbau hat gegenüber den klassischen Druckformen den Vorteil, daß auf einfache Weise ein Druckbildwechsel vorzugsweise innerhalb der Maschine durchgeführt werden kann. Es entfällt daher die aufwendige fotochemische Herstellung der klassischen Druckformen sowie deren Ein- und Ausbau.The reversible image structure has the advantage over the classic printing forms that a print image change can be carried out in a simple manner, preferably inside the machine. The elaborate photochemical production of the classic printing forms and their installation and removal are therefore eliminated.

Aus der DE-OS 38 25 850 geht eine Druckform für Druckmaschinen hervor, bei der hydrophobe (wasserabstoßende) und hydrophile (wasserannehmende) Bereiche entsprechend einem zu druckenden Bild ausgebildet werden können, wobei Mittel vorgesehen sind, mit denen die Bereiche für die Erstellung einer Druckvorlage auf elektrochemischem Wege vom hydrophoben in den hydrophilen Zustand unter Einsatz einer vorzugsweise matrixartig wirkenden Stromflußeinrichtung umsteuerbar sind. Hierzu ist vorgesehen, auf einen hydrophilen Träger entsprechend einem zu druckenden Bild ein hydrophobes Polymer abzuscheiden oder von dem Träger zu entfernen. Alternativ ist es aus dieser Literaturstelle ferner bekannt, ein hydrophobes Polymer abzuscheide n oder von einem hydrophoben Träger zu entfernen.DE-OS 38 25 850 shows a printing form for printing presses in which hydrophobic (water-repellent) and hydrophilic (water-accepting) areas can be formed in accordance with an image to be printed, means being provided with which the areas for the creation of a print template can be reversed electrochemically from the hydrophobic to the hydrophilic state using a current flow device that preferably acts like a matrix. For this purpose, it is provided that a hydrophobic polymer is deposited on a hydrophilic support in accordance with an image to be printed or removed from the support. Alternatively, it is also known from this reference to deposit a hydrophobic polymer or to remove it from a hydrophobic carrier.

Bei allen bisher bekannten Schaltungsanordnungen für einen reversiblen Bildaufbau einer Flächenmatrix besteht die Schwierigkeit, auf kleinstem Raum eine Vielzahl von Schaltungs- und Halbleiterarchitekturen aufzubauen, wobei dies über die Gesamtabmessungen der Flächenmatrix und gegebenenfalls unter Berücksichtigung der Oberflächenwölbung (Druckzylinder) erfolgen muß. Eine wirtschaftliche Herstellung derartiger Schaltungsanordnungen steht somit in Frage.With all previously known circuit arrangements for reversible image construction of an area matrix, there is the difficulty of building up a multiplicity of circuit and semiconductor architectures in the smallest space, this having to be done over the overall dimensions of the area matrix and, if necessary, taking into account the surface curvature (pressure cylinder). An economical production of such circuit arrangements is therefore in question.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die einen einfachen Aufbau aufweist, optimale Druckergebnisse herbeiführt und wirtschaftlich herstellbar ist.The invention is therefore based on the object of providing a circuit arrangement of the type mentioned at the outset which has a simple structure, produces optimum printing results and can be produced economically.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jede Schaltung mindestens einen Schwellwertschalter (erster Schwellwertschalter) aufweist, der durch gewünschte Ansteuerung seinen Schaltzustand ändert und dadurch den zugehörigen Bereich aktiviert oder löscht. Dieser Aufbau gestattet den Einsatz einfacher, problemlos herstellbarer Schaltungselemente, mit denen ein funktionssicherer Betrieb bei einfacher Ansteuerung möglich ist. Der erfindungsgemäße Einsatz eines Schwellwertschalters ermöglicht es, für die Druckbilderzeugung einen der jeweiligen Schaltung zugeordneten Bereich durch einfache Spannungsbeaufschlagung beziehungsweise -erhöhung zu aktivieren oder zu löschen. Wird bei dem Schwellwertschalter die Schwellwertspannung überschritten, so ändert er seinen Schaltzustand. Es ist dabei ausreichend, lediglich kurzfristig die Schwellspannung zu überschreiten, was vorzugsweise durch einen Spannungsimpuls herbeigeführt werden kann. Hat der Schwellwertschalter seinen Schaltzustand geändert, so bleibt dieser erhalten, auch wenn dann nicht mehr die Schwellspannung, sondern eine niedrigere Spannung, nämlich die Haltespannung, an dem Schwellwertschalter anliegt. Somit ist auf einfache Weise eine Schaltzustandsspeicherung realisiert. Überdies lassen sich derartige Schwellwertschalter einfach herstellen, wobei sie in ihrer Funktion unproblematisch und sicher sind.This object is achieved according to the invention in that each circuit has at least one threshold switch (first threshold switch), which changes its switching state by the desired activation and thereby activates or deletes the associated area. This structure allows the use of simple circuit elements that can be easily produced and with which reliable operation with simple control is possible. The invention The use of a threshold switch makes it possible to activate or to delete an area assigned to the respective circuit for the print image generation by simply applying or increasing voltage. If the threshold voltage is exceeded in the threshold switch, it changes its switching state. It is sufficient to only briefly exceed the threshold voltage, which can preferably be brought about by a voltage pulse. If the threshold switch has changed its switching state, it remains intact, even if it is then no longer the threshold voltage but a lower voltage, namely the holding voltage, that is present at the threshold switch. Switching state storage is thus implemented in a simple manner. In addition, threshold switches of this type can be easily produced, and their function is unproblematic and safe.

Nach einer Weiterbildung der Erfindung ist vorgesehen, daß der Bereich als pixelartige Elektrode ausgebildet ist. Diese Elektrode läßt sich durch die gewünschte Ansteuerung aktivieren. Für die Druckbilderzeugung wird die Druckform vorz ugsweise mit einem Beschriftungsmedium versehen (z. B. Fluid oder Folie), wobei das Beschriftungsmedium über einen Elektrolyten mit einer Gegenelektrode in Verbindung steht. Das Aktivieren der Elektrode führt zur Ausbildung eines Strompfades, der das Beschriftungsmedium durchsetzt und sich über den Elektrolyten bis zur Gegenelektrode erstreckt. Er bewirkt ein Auflösen oder Umwandeln des Mediums, so daß dies im Strompfad-Bereich andere Eigenschaften als in Bereichen aufweist, die nicht von einem Strom durchsetzt wurden. Aufgrund der unterschiedlichen Eigenschaften lassen sich hydrophile und hydrophobe Bereiche ausbilden, die die Anwendung eines konventionellen Druckverfahrens ermöglichen.According to a development of the invention, it is provided that the area is designed as a pixel-like electrode. This electrode can be activated by the desired control. For printing image generation, the printing form is preferably provided with an inscription medium (for example fluid or film), the inscription medium being connected to a counter electrode via an electrolyte. Activating the electrode leads to the formation of a current path which penetrates the labeling medium and extends over the electrolyte to the counter electrode. It causes the medium to dissolve or convert, so that this has different properties in the current path region than in regions which have not been penetrated by a current. Due to the different properties, hydrophilic and hydrophobic areas can be formed, which enable the use of a conventional printing process.

Nach einer Weiterbildung der Erfindung ist jeder Schaltung eine x- und y-Adressleitung zugeordnet, welche über den ersten Schwellwertschalter miteinander gekoppelt sind. Um einen bestimmten Bereich zu aktivieren beziehungsweise zu löschen, ist es zunächst erforderlich, diesen Bereich aus der Vielzahl der Bereiche der Flächenmatrix herauszuwählen. Dies erfolgt durch eine sogenannte Adressierung.According to a development of the invention, each circuit is assigned an x and y address line, which are coupled to one another via the first threshold switch. To activate or delete a specific area, it is first necessary to select this area from the large number of areas of the area matrix. This is done by so-called addressing.

Den Schaltungen sind x-Adressleitungen sowie die y-Adressleitungen zugeordnet, so daß über die matrixartig erfolgende Anwahl mittels der entsprechenden x- und y-Adressleitung die gewünschte Schaltung ansteuerbar, d. h. adressierbar ist. Da zwischen der ausgewählten x- und der ausgewählten y-Adressleitung der zugehörige Schwellwertschalter liegt, kann dieser durch die Ansteuerung (zum Beispiel mittels eines Spannungsimpulses) in seinem Schaltzustand geändert werden.The circuits are assigned x address lines and the y address lines, so that the desired circuit can be controlled by means of the matrix-like selection by means of the corresponding x and y address line, ie. H. is addressable. Since the associated threshold switch lies between the selected x and the selected y address line, its switching state can be changed by the control (for example by means of a voltage pulse).

Vorzugsweise ist vorgesehen, daß zwischen der x- und der y-Adressleitung eine Haltespannung liegt, die für ein Adressieren des zugehörigen Bereichs -wie bereits vorstehend ausgeführt- mittels eines Spannungsimpulses kurzfristig erhöht wird. Hierdurch schaltet der erste Schwellwertschalter, wobei der angenommene Schaltzustand des ersten Schwellwertschalters auch nach Abklingen des Spannungsimpulses aufgrund der Haltespannung erhalten bleibt. Damit ist durch die Adressierung eine bestimmte elektrische Schaltung "ausgewählt", so daß es für eine Beschriftung der Druckform nachfolgend nur noch erforderlich ist, die pixelartige Elektrode zu aktivieren.It is preferably provided that there is a holding voltage between the x and y address lines, which is briefly increased by means of a voltage pulse for addressing the associated area, as already stated above. As a result, the first threshold switch switches, the assumed switching state of the first threshold switch being retained even after the voltage pulse has subsided due to the holding voltage. This means that a specific electrical circuit is "selected" by the addressing, so that it is only necessary to subsequently activate the pixel-like electrode for labeling the printing form.

Nach einem bevorzugten Ausführungsbeispiel ist eine der Adressleitungen mittels eines elektronischen Schalters, insbesondere eines Transistors, vorzugsweise eines Feldeffekttransistors, und eines weiteren, zweiten Schwellwertschalters mit der ande ren Adressleitung gekoppelt.According to a preferred exemplary embodiment, one of the address lines is by means of an electronic switch, in particular a transistor, preferably a field effect transistor, and another, second Threshold switch coupled to the other address line.

Der elektronische Schalter ist insbesondere als Transistor, vorzugsweise als Feldeffekttransistor ausgebildet. An einen zwischen dem elektronischen Schalter und dem zweiten Schwellwertschalter liegenden Anschluß ist eine Beschriftungssteuerspannung zum Aktivieren des zugehörigen Bereichs anlegbar. Durch das Anlegen der Beschriftungssteuerspannung zwischen Anschluß (26) und Gegenelektrode (52) und y-Adressleitungen wird der elektronische Schalter von seinem leitenden in seinen sperrenden Zustand überführt. Ferner ist vorgesehen, daß der erste Schwellwertschalter mit einem dritten Schwellwertschalter in Reihe liegt, wobei an den dritten Schwellwertschalter die Elektrode angeschlossen ist. Die Schwellwertschalter können vorzugsweise als Halbleiterschwellwertschalter, insbesondere als Varistoren, ausgebildet sein.The electronic switch is designed in particular as a transistor, preferably as a field effect transistor. A label control voltage for activating the associated area can be applied to a connection located between the electronic switch and the second threshold switch. By applying the labeling control voltage between connection (26) and counter electrode (52) and y address lines, the electronic switch is switched from its conductive to its blocking state. It is further provided that the first threshold switch is in series with a third threshold switch, the electrode being connected to the third threshold switch. The threshold switches can preferably be designed as semiconductor threshold switches, in particular as varistors.

Wird nun der erste Schwellwertschalter durch das vorstehend erläuterte Adressieren in seinen niederohmigen Zustand versetzt und spricht ferner durch die Beschriftungssteuerspannung der zugehörige elektronische Schalter an, so nehmen auch der zweite und der dritte Schwellwertschalter jeweils ihre niederohmigen Zustände an, wodurch sich ein von der Elektrode ausgehender, durch ein auf der Druckform befindliches Beschriftungsmedium zu einer Gegenelektrode fließender Beschriftungsstrompf ad ausbildet. Vorzugsweise befindet sich zwischen dem Beschriftungsmedium und der Gegenelektrode der vorstehend schon erwähnte Elektrolyt. Der Beschriftungsstrompfad beeinflußt den Zustand des Beschriftungsmediums derart, daß ein zuvor hydrophiler Bereich in einen hydrophoben Bereich beziehungsweise ein zuvor hydrophober Bereich in einen hydrophilen Bereich umgewandelt wird.If the first threshold switch is now set to its low-resistance state by the addressing explained above and, furthermore, the associated electronic switch responds by means of the labeling control voltage, then the second and the third threshold switch also assume their low-resistance states, as a result of which a starting, by means of an inscription medium located on the printing form to form a lettering current path ad flowing to a counter electrode. The above-mentioned electrolyte is preferably located between the labeling medium and the counter electrode. The labeling current path influences the state of the labeling medium in such a way that a previously hydrophilic area is converted into a hydrophobic area or a previously hydrophobic area into a hydrophilic area.

Zur Realisierung der gesamten Flächenmatrix ist -je nach Größe der Druckform- eine entsprechend verfahrenstechnische Lösung zur Erstellung der Ansteuerungseinheiten und der Schaltungen erforderlich. Die Gesamtgröße der Flächenmatrix sowie die kleinen Abmessungen der einzelnen Bereiche (Matrixflächen mit einer Kantenlänge von 5 bis 10 µm schließen eine konventionelle Bauteilkonstruktion aus. Die bekannten Schaltungs- und Halbleiterarchitekturen in MOS-, CMOS-, MNOS- Technik basieren auf einkristallinen Halbleiterscheiben, die jedoch wegen der Gesamtabmessungen der Flächenmatrix und auch der Oberflächenwölbung (Druckzylinder) nicht auf eine Druckform für eine Druckmaschine übertragbar sind. Obwohl durch die Entwicklung in den letzten Jahren integrierte Schaltungen nicht mehr auf einkristalline Wafer als Ausgangsmaterial angewiesen sind, scheitert die wirtschaftliche Erzeugung großflächiger Ansteuerungseinheiten an der Schaltungslithographie und der zugehörigen Anlagentechnik. Insofern ist erfindungsgemäß vorgesehen, daß die den einzelnen Bereichen der Flächenmatrix zugeordneten Schaltungen auf einer mit Senken und Erhebungen versehenen Oberflächenstruktur der Druckform, insbesondere eines Substrats, angeordnet sind. Aufgrund dieser speziellen Oberflächenstruktur des Ausgangsmaterials ist es mit entsprechenden Produktionsprozeßfolgeschritten -auf die noch näher eingegangen wird- möglich, mit der heutigen Prozeß- und Anlagentechnik die gewünschte Halbleiterarchitektur herzustellen. Somit sind große, gekrümmte Matrizen, bestehend aus vielen einfachen und identischen Schaltungen einschließlich der zugehörigen Adressendecoder, erzeugbar.Depending on the size of the printing form, a corresponding procedural solution to create the control units and the circuits is required to implement the entire area matrix. The total size of the area matrix and the small dimensions of the individual areas (matrix areas with an edge length of 5 to 10 µm preclude a conventional component design. The known circuit and semiconductor architectures in MOS, CMOS, MNOS technology are based on single-crystal semiconductor wafers, but Due to the overall dimensions of the surface matrix and also the surface curvature (printing cylinder), they cannot be transferred to a printing form for a printing press. Although, in recent years, integrated circuits have no longer relied on single-crystalline wafers as the starting material, the economical production of large-area control units fails because of this In this respect, it is provided according to the invention that the circuits assigned to the individual areas of the surface matrix are placed on a surface structure of the print, provided with depressions and elevations ckform, in particular a substrate, are arranged. Due to this special surface structure of the starting material, it is possible with corresponding production process steps - which will be discussed in more detail - to produce the desired semiconductor architecture with today's process and plant technology. Large, curved matrices, consisting of many simple and identical circuits including the associated address decoders, can thus be generated.

Vorzugsweise wird die Oberflächenstruktur von Rillen erzeugt. Die Rillen bilden die erwähnten Senken, wobei diese zueinander parallel beabstandet verlaufen, so daß zwischen ihnen die erwähnten Erhebungen ausgebildet sind.The surface structure of grooves is preferably produced. The grooves form the above-mentioned depressions, these being parallel and spaced apart from one another, so that the above-mentioned elevations are formed between them.

Die Rillen können durch mechanische Bearbeitung, insbesondere durch Lasercaving, partielle Oberflächenbeschichtung und/oder chemisches oder elektrochemisches Ätzen hergestellt werden. Vorzugsweise besitzen sie eine Breite von jeweils 5 bis 10 µm, vorzugsweise 7 bis 8 µm.The grooves can be produced by mechanical processing, in particular by lasercaving, partial surface coating and / or chemical or electrochemical etching. They preferably have a width of 5 to 10 μm, preferably 7 to 8 μm.

Nach einem bevorzugten Ausführungsbeispiel verlaufen die Rillen in Umfangsrichtung des Druckzylinders. Der Zylinder selbst kann dabei das erwähnte Substrat bilden, wobei das Substrat aus Kupfer besteht oder Kupfer aufweist. Alternativ ist es auch möglich, daß das Substrat aus elektrisch leitfähigen Siliciumsubstanzen besteht oder diese aufweist.According to a preferred embodiment, the grooves run in the circumferential direction of the printing cylinder. The cylinder itself can form the substrate mentioned, the substrate consisting of copper or comprising copper. Alternatively, it is also possible for the substrate to consist of or have electrically conductive silicon substances.

Jede einzelne Rille ist in Längsabschnitte unterteilt. Die aneinander gereihten Längsabschnitte sind somit in Umfangsrichtung über den Druckzylinder verteilt. Jedem Längsabschnitt ist eine der erwähnten Schaltungen zum Aktivieren beziehungsweise Löschen des zugehörigen Bereichs der Flächenmatrix zugeordnet. Die einzelnen Längsabschnitte sind mittels Isoliergräben voneinander elektrisch abgetrennt. Quer zu den einzelnen Rillen, also in Druckzylinder-Längsrichtung, bilden die Erhebungen Grenzen zwischen den in dieser Richtung zueinander benachbart angeordneten Schaltungen. Es ist vorgesehen, daß im wesentlichen innerhalb jedes Längsabschnittes der Rillen die zugehörige Schaltung, insbesondere als Schichtarchitektur, untergebracht ist.Each individual groove is divided into longitudinal sections. The lined up longitudinal sections are thus distributed over the pressure cylinder in the circumferential direction. One of the mentioned circuits for activating or deleting the associated area of the area matrix is assigned to each longitudinal section. The individual longitudinal sections are electrically separated from one another by means of insulating trenches. Transversely to the individual grooves, that is to say in the longitudinal direction of the impression cylinder, the elevations form boundaries between the circuits arranged adjacent to one another in this direction. It is envisaged that the associated circuit, in particular as a layered architecture, is accommodated essentially within each longitudinal section of the grooves.

Die Zeichnungen veranschaulichen die Erfindung, und zwar zeigt:

Fig. 1: eine Draufsicht auf eine Abwicklung einer Flächenmatrix einer Druckform einer Druckmaschine,
Fig. 2: ein Blockschaltbild zur Erläuterung eines reversiblen Bildaufbaus der Flächenmatrix,
Fig. 3: eine Schaltung zur Ansteuerung eines aktivierbaren beziehungsweise löschbaren Bereichs der Flächenmatrix,
Fig. 4: die Oberflächenstruktur eines die Schaltung tragenden Substrats,
Fig. 5: einen Querschnitt durch die Architektur der Schaltung gemäß Figur 3,
Fig. 6: die Schichtarchitektur eines Decoders,
Fig. 7: die Funktionen der einzelnen Schichten des Decoders,
Fig. 8: die Anordnung der Figur 5, jedoch aus einer quer zu den Rillen der Oberflächen struktur verlaufenden Richtung und Figur 9 eine Prinzipdarstellung des Beschriftungsvorganges der Druckform.

The drawings illustrate the invention, in which:

Fig. 1: 2 shows a plan view of a development of a surface matrix of a printing form of a printing press,
Fig. 2: 2 shows a block diagram to explain a reversible image structure of the area matrix,
Fig. 3: a circuit for controlling an activatable or erasable region of the area matrix,
Fig. 4: the surface structure of a substrate carrying the circuit,
Fig. 5: 3 shows a cross section through the architecture of the circuit according to FIG. 3,
Fig. 6: the layer architecture of a decoder,
Fig. 7: the functions of the individual layers of the decoder,
Fig. 8: the arrangement of Figure 5, but from a direction transverse to the grooves of the surface structure and Figure 9 is a schematic diagram of the labeling process of the printing form.

Die Figur 1 zeigt eine Abwicklung einer Flächenmatrix 1 einer Druckform 2 einer Druckmaschine. Die Flächenmatrix 1 dient dem Bildaufbau, das heißt, auf ihr werden hydrophobe beziehungsweise hydrophile Bereiche entsprechend dem Sujet eines zu druckenden Bildes geschaffen. Hierzu weist die Flächenmatrix 1 eine Vielzahl von aktivierbaren beziehungsweise löschbaren Bereichen 3 auf, wobei die einzelnen Bereiche 3 durch wiederholtes Ansteuern von dem löschbaren in den aktivierbaren Zustand und umgekehrt gebracht werden können. Die einzelnen Bereiche 3 können beispielsweise einen quadratischen Grundriß mit einer Kantenlänge von 5 µm aufweisen. Für die erforderliche Auflösung ist es vorteilhaft, möglichst viele Bereiche 3 innerhalb eines Flächenelements der Flächenmatrix 1 unterzubringen. Im Ausführungsbeispiel bildet die Flächenmatrix 3,3 x 10¹⁰ Bereiche 3 aus. Für eine Ansteuerung der einzelnen Bereiche 3 der Flächenmatrix 1 ist ein x-Decoder 4 und ein y-Decoder 5 vorgesehen. Sowohl der x-Decoder 4 als auch der y-Decoder 5 sind mit einer 18 Bit Schnittstelle 6 versehen. Die Stromversorgung der Adressleitungen erfolgt mit Versorgungseinrichtungen 7, wobei sowohl dem x-Decoder 4 als auch dem y-Decoder 5 jeweils eine Versorgungseinrichtung 7 zugeordnet ist.FIG. 1 shows a development of an area matrix 1 of a printing form 2 of a printing press. The surface matrix 1 is used for image construction, that is, hydrophobic or hydrophilic areas are created on it in accordance with the subject of an image to be printed. For this purpose, the surface matrix 1 has a large number of activatable or erasable regions 3, the individual regions 3 being able to be brought from the erasable to the activatable state and vice versa by repeated activation. The individual areas 3 can, for example, have a square plan with an edge length of 5 μm. For the required resolution, it is advantageous to accommodate as many areas 3 as possible within a surface element of the surface matrix 1. In the exemplary embodiment, the surface matrix forms 3.3 x 10¹⁰ regions 3. For a control An x decoder 4 and a y decoder 5 are provided for the individual regions 3 of the area matrix 1. Both the x-decoder 4 and the y-decoder 5 are provided with an 18-bit interface 6. The address lines are supplied with power by means of supply devices 7, a supply device 7 being assigned to both the x-decoder 4 and the y-decoder 5.

Wie zuvor erwähnt, handelt es sich bei der Darstellung der Figur 1 um eine Abwicklung, das heißt, die Anordnung befindet sich im nicht abgewickelten Zustand auf der Zylindermantelfläche eines Druckzylinders der Druckmaschine.As mentioned above, the illustration in FIG. 1 is a development, that is to say the arrangement is in the uncoiled state on the cylindrical surface of a printing cylinder of the printing press.

Die Figur 2 verdeutlicht anhand eines Logikplans die Funktion eines Bereichs 3 der Flächenmatrix 1. Dargestellt sind drei Und-Glieder 8, 9 und 10. Der Ausgang 11 des Und-Glieds 10 führt zu einer pixelartig ausgebildeten Elektrode 12, die den entsprechenden Bereich 3 bildet. Ferner sind Befehlsleitungen 13, 14, 15 und 16 vorgesehen, wobei die Befehlsleitung 13 die Bezeichnung "y", die Befehlsleitung 14 die Bezeichnung "x", die Befehlsleitung 15 die Bezeichnung "L" und die Befehlsleitung 16 die Bezeichnung "B" trägt. Die Bezeichnungen bedeuten:
y = y-Adresse
x = x-Adresse
L = Löschen
B = Beschriften
Zur Adressenauffindung erfolgt eine matrixartige Ansteuerung, das heißt, es gibt eine Vielzahl von x- und eine Vielzahl von y-Adressleitungen. Diese werden mit x1 .. xi... xn, y1... yi... ym bezeichnet, wobei die Zahl n die Anzahl der in x-Richtung und die Zahl m die Anzahl der in y-Richtung vorgesehenen Elektroden der Flächenmatrix 1 kennzeichnet.FIG. 2 illustrates the function of an area 3 of the area matrix 1 on the basis of a logic plan. Three AND elements 8, 9 and 10 are shown. The output 11 of the AND element 10 leads to a pixel-like electrode 12 which forms the corresponding area 3 . In addition, command lines 13, 14, 15 and 16 are provided, the command line 13 bearing the designation "y", the command line 14 the designation "x", the command line 15 the designation "L" and the command line 16 the designation "B". The names mean:
y = y address
x = x address
L = delete
B = labeling
To find the address, a matrix-like control takes place, that is to say there are a large number of x and a large number of y address lines. These are designated x1 .. xi ... xn, y1 ... yi ... ym, where the number n is the number of electrodes of the surface matrix 1 provided in the x direction and the number m is the number of electrodes provided in the y direction indicates.

Um einen bestimmten Bereich 3 zu aktivieren, werden die zugehörigen x- und y-Adressleitungen (Befehlsleitungen 13 und 14) angesprochen, so daß eine Adressierung des zugehörigen Bereichs 3 beziehungsweise der Elektrode 12 erfolgt. Diese Adressierung bleibt permanent erhalten, solange sie nicht mittels eines Löschbefehls auf der Befehlsleitung 15 zurückgesetzt wird. Erfolgt auf der Befehlsleitung 16 die Anweisung "Beschriften", so führt dies zu einer Aktivierung der zugehörigen Elektrode 12.In order to activate a specific area 3, the associated x and y address lines (command lines 13 and 14) are addressed so that the associated area 3 or the electrode 12 is addressed. This addressing is permanently retained as long as it is not reset on the command line 15 by means of a delete command. If the instruction "label" is given on the command line 16, this leads to an activation of the associated electrode 12.

Die vorstehend beschriebenen Funktionen sollen nachfolgend näher erläutert werden. Zum Adressieren nehmen beispielsweise die beiden Befehlsleitungen 13 und 14 den Zustand "logisch 1" an. Somit steht am Ausgang 17 des Und-Glieds 8 ebenfalls der Zustand "logisch 1" an. Es sei nun vorausgesetzt, daß auf der Befehlsleitung 15 der Zustand "logisch 0" und auf der Befehlsleitung 16 der Zustand "logisch 1" vorliegt, das heißt, es soll eine Beschriftung/Aktivierung erfolgen. Damit liegt an den beiden Eingängen des Und-Glieds 10 jeweils der Zustand "logisch 1" an, so daß auch am Ausgang 11 dieser Zustand vorliegt. Die Elektrode 12 ist damit aktiviert. Soll ein Löschvorgang durchgeführt werden, so nimmt die Befehlsleitung 15 den Zustand "logisch 1" an. Dies hat aufgrund des intervertierenden Eingangs 20 des Und-Glieds 9 zur Folge, daß der Ausgang 19 des Und-Glieds 9 den Zustand "logisch 0" annimmt, der an den entsprechenden Eingang des Und-Glieds 10 weitergegeben wird . Damit liegt jedoch auch am Ausgang 11 des Und-Glieds 10 der Zustand "logisch O" vor, das heißt, die Elektrode 12 ist nicht aktiviert.The functions described above will be explained in more detail below. For addressing, for example, the two command lines 13 and 14 assume the "logic 1" state. The state "logical 1" is thus also present at the output 17 of the AND element 8. It is now a prerequisite that the "logic 0" state is present on the command line 15 and the "logic 1" state is present on the command line 16, that is to say labeling / activation is to take place. Thus, the "logic 1" state is present at the two inputs of the AND element 10, so that this state is also present at the output 11. The electrode 12 is thus activated. If a deletion process is to be carried out, the command line 15 assumes the "logic 1" state. Because of the interverting input 20 of the AND element 9, this has the consequence that the output 19 of the AND element 9 assumes the "logic 0" state, which is passed on to the corresponding input of the AND element 10. However, this means that the "logic O" state also exists at the output 11 of the AND element 10, that is to say the electrode 12 is not activated.

Die Figur 3 zeigt den Aufbau einer elektronischen Schaltung 21. Jedem Bereich 3 der Flächenmatrix 1 ist eine derartige Schaltung 21 zugeordnet. Die Adressleitungen verlaufen matrixartig. Der in der Figur 3 wiedergegebenen Schaltung 21 ist die Adressleitung xi und die Adressleitung yn zugeordnet. Die Schaltung 21 weist einen elektronischen Schalter 22, einen ersten Schwellwertschalter 23, einen zweiten Schwellwertschalter 24 und einen dritten Schwellwertschalter 25 auf. Der elektronische Schalter 22 ist als MES-FET-Transistor TR1 ausgebildet. Bei den Schwellwertschaltern 23, 24 und 25 handelt es sich um Halbleiterschwellwertschalter, nämlich Varistoren R2, R1 und R3. Die ebenfalls noch in der Figur 3 angedeuteten MES-FET-Transistoren TR2 , TR3 und TR4 gehören bereits benachbarten Schaltungen 21 an, die jedoch identisch zur detailliert dargestellten Schaltung 21 ausgebildet sind, so daß hierauf nicht näher eingegangen zu werden braucht.FIG. 3 shows the structure of an electronic circuit 21. Such a circuit 21 is assigned to each area 3 of the surface matrix 1. The address lines run in a matrix. The circuit 21 shown in FIG. 3 is assigned the address line xi and the address line yn. The circuit 21 has an electronic switch 22, a first threshold switch 23, a second threshold switch 24 and a third threshold switch 25. The electronic switch 22 is designed as a MES-FET transistor TR1. The threshold switches 23, 24 and 25 are semiconductor threshold switches, namely varistors R2, R1 and R3. The MES-FET transistors TR2, TR3 and TR4, which are also indicated in FIG. 3, already belong to adjacent circuits 21, which, however, are designed identically to the circuit 21 shown in detail, so that there is no need to go into this in detail.

Der Varistor R1 ist mit einem Anschluß an die Adressleitung xi und mit seinem anderen Anschluß an die Adressleitung yn angeschlossen. Die Verbindung zu den benachbarten Schaltungen 21 führt über den elektronischen Schalter 22, jedoch nicht über dessen Schaltstrecke. Die Schaltstrecke liegt einerseits an der Adressleitung yn und andererseits an einem Anschluß 26. In Reihe mit der Schaltstrecke des elektronischen Schalters 22 liegt der zweite Schwellwertschalter 24 (Varistor R2), wobei der eine Anschluß des Varistors R2 mit dem Anschluß 26 und der andere Anschluß mit der Adressleitung xi verbunden ist. Ein Substrat S ist mit dem Anschluß 26 verbunden. Bei dem Substrat handelt es sich um die Druckform 27 (Figur 4). Über das Substrat S ist eine Beschriftungssteuerspannung zwischen Anschluß 26 und Gegenelektroden 52 Anschluß 26 und Adressleitung zuleitbar. Der dritte Schwellwertschalter 25 (Varistor R3) liegt mit einem Anschluß an der Verbindung zwischen dem elektronischen Schalter 22 und dem zugehörigen Anschluß des ersten Schwellwertschalters 23. Der andere Anschluß des Varistors R3 führt -gegebenenfalls über eine nicht dargestellte Diode- zur Elektrode 12.The varistor R1 is connected with one connection to the address line xi and with its other connection to the address line yn. The connection to the adjacent circuits 21 leads via the electronic switch 22, but not via its switching path. The switching path is on the one hand at the address line yn and on the other hand at a connection 26. In series with the switching path of the electronic switch 22 is the second threshold switch 24 (varistor R2), with one connection of the varistor R2 with the connection 26 and the other connection with the address line xi is connected. A substrate S is connected to the terminal 26. The substrate is the printing form 27 (FIG. 4). A label control voltage can be supplied between the connection 26 and counterelectrodes 52 via connection S and the address line via the substrate S. The third threshold switch 25 (varistor R3) has a connection at the connection between the electronic switch 22 and the associated connection of the first threshold switch 23. The other connection of the varistor R3 leads - possibly via a diode (not shown) - to the electrode 12.

Nachstehend wird auf die Betriebsweisen "Adressieren" sowie "Beschriften" eingegangen:The operating modes "Addressing" and "Labeling" are discussed below:

Address:

Zum Adressieren der Schaltung 21 wird zwischen die Adressleitungen xi und yn eine Grundspannung gelegt. Das Substrat S liegt auf dem gleichen Spannungsniveau wie die Adressleitung yn. Dies hat zur Folge, daß der elektronische Schalter 22 durchgeschaltet ist. Zum Adressieren wird nun die Spannung zwischen den Adressleitungen xi und yn und zwischen dem Anschluß 26 und Adressleitung xi derart erhöht, daß die Schwellspannung der Varistoren R2 und R1 überschritten wird. Die zuvor anliegende Grundspannung ist also kleiner als die Schwellspannung und reicht daher nicht aus, die Varistoren R1 und R2 durchzuschalten. Die erwähnte Spannungserhöhung kann mittels eines Spannungsimpulses erfolgen. Durch diesen Spannungsimpuls gehen die Varistoren R1 und R2 von ihrem hochohmigen in ihren niederohmigen Leitungszustand über. Ist der Spannungsimpuls abgeklungen, so bleibt dennoch der neue Betriebszustand bedingt durch die anliegende Grundspannung (Haltespannung) erhalten. Die Schaltung 21 ist damit adressiert.To address the circuit 21, a basic voltage is applied between the address lines xi and yn. The substrate S is at the same voltage level as the address line yn. As a result, the electronic switch 22 is turned on. For addressing, the voltage between the address lines xi and yn and between the connection 26 and the address line xi is now increased such that the threshold voltage of the varistors R2 and R1 is exceeded. The previously applied basic voltage is therefore less than the threshold voltage and is therefore not sufficient to switch through the varistors R1 and R2. The voltage increase mentioned can take place by means of a voltage pulse. This voltage pulse causes the varistors R1 and R2 to change from their high-resistance to their low-resistance conduction state. If the voltage pulse has decayed, the new operating state is still retained due to the applied basic voltage (holding voltage). The circuit 21 is thus addressed.

Alternativ zu der beschriebenen Selbsthaltung mittels der Grundspannung ist es bei Verwendung von Chalkogenid-Halbleitern auch möglich, eine Schaltzustandsänderung durch Licht oder Wärme herbeizuführen.As an alternative to the self-retention described by means of the basic voltage, when using chalcogenide semiconductors it is also possible to bring about a change in the switching state by means of light or heat.

Label:

Für den Beschriftungsvorgang, das heißt, für die Aktivierung der Elektrode 12, wird zwischen dem Substrat S, der Adressleitung yn sowie der Elektrode 12 eine Spannungsdifferenz erzeugt, die dazu führt, daß der elektronische Schalter 22 seinen nicht leitenden Zustand annimmt. Die zwischen dem Substrat und Elektrode 12 liegende Spannung versetzt ebenfalls den Varistor R3 in den leitenden Zustand, sofern zuvor -wie beschrieben- die Varistoren R1 und R2 durchgeschaltet wurden. Nunmehr kommt ein Stromfluß zustande, der vom Substrat S ausgeht, über den Varistor R1, den Varistor R2 und den Varistor R3 zur Elektrode 12 führt und von dort die Ausbildung eines Strompfades zur Folge hat, der das Beschriftungsmedium und den Elektrolyten durchsetzt und bis zur Gegenelektrode führt. Die erwähnte Spannungserhöhung zwischen dem Substrat S, der Adressleitung yn sowie der Elektrode 12 stellt somit eine Beschriftungssteuerspannung dar.For the labeling process, that is, for the activation of the electrode 12, a voltage difference is generated between the substrate S, the address line yn and the electrode 12, which leads to the electronic switch 22 assuming its non-conductive state. The voltage between the substrate and the electrode 12 also places the varistor R3 in the conductive state State if the varistors R1 and R2 have been switched through as previously described. Now there is a current flow, which starts from the substrate S, leads via the varistor R1, the varistor R2 and the varistor R3 to the electrode 12 and from there results in the formation of a current path which passes through the labeling medium and the electrolyte and up to the counter electrode leads. The voltage increase mentioned between the substrate S, the address line yn and the electrode 12 thus represents a labeling control voltage.

Die Figur 9 zeigt -in schematischer Darstellung- die Ausbildung des -bereits erwähnten- Strompfades 51. Dieser erstreckt sich von der Elektrode 12 des zugehörigen Bereichs 3 der Druckform 27 bis zu einer Gegenelektrode 52. Auf der Druckform 27 befindet sich ein Beschriftungsmedium 53, das beispielsweise ein Fluid oder eine Folie sein kann. Zwischen dem Beschriftungsmedium 53 und der Gegenelektrode 52 ist ein Elektrolyt 54 aufgebracht. Durch Ausbildung des Strompfades 51 wird der von ihm erfaßte Bereich 55 des Beschriftungsmediums 51 derart verändert, daß die zuvor vorhandene hydrophile Eigenschaft in eine hydrophobe Eigenschaft oder die zuvor vorhandene hydrophobe Eigenschaft in eine hydrophile Eigenschaft umgewandelt wird. Auf diese Art und Weise kann auf der Oberfläche der Druckform 27 das Druckbild durch entsprechendes Ansteuern der Elektroden 12 erzeugt werden. Ist das Druckbild hergestellt, so kann -auf übliche Weise- die so beschriftete Druckform 27 für den Druckprozeß eingesetzt werden.FIG. 9 shows - in a schematic representation - the design of the current path 51 already mentioned. This extends from the electrode 12 of the associated area 3 of the printing form 27 to a counter electrode 52. On the printing form 27 there is an inscription medium 53 which for example, can be a fluid or a film. An electrolyte 54 is applied between the labeling medium 53 and the counter electrode 52. By forming the current path 51, the area 55 of the labeling medium 51 which it detects is changed such that the previously present hydrophilic property is converted into a hydrophobic property or the previously existing hydrophobic property into a hydrophilic property. In this way, the print image can be generated on the surface of the printing form 27 by correspondingly controlling the electrodes 12. Once the printed image has been produced, the printing form 27 labeled in this way can be used for the printing process in the usual way.

Zur Herstellung der mit einer Vielzahl von elektronischen Schaltungen versehenen Flächenmatrix ist vorgesehen, daß die das Substrat S bildende Druckform 27 mit einer Oberflächenstruktur 28 versehen wird. Gemäß Figur 4 besteht diese Oberflächenstruktur 28 aus einer Vielzahl zueinander parallel beabstandeter Rillen 29, die Vertiefungen 30 darstellen, zwischen denen Erhebungen 31 liegen. Die Rillen 29 verlaufen in Umfangsrichtung der als Druckzylinder ausgebildeten Druckform 27. Das Substrat S beziehungsweise die Druckform 27 kann aus Kupfer bestehen. Alternativ ist es jedoch auch möglich, daß elektrisch leitende Siliciumsubstanzen das Material dafür bilden. Der Abstand zwischen zwei Erhebungen beträgt gemäß Figur 4 10 µm; die Tiefe der Rillen 29 weist - gemessen zwischen den Kronen der Erhebungen 31 und dem Grund der Vertiefungen 30 den Wert 3 µm auf. Die Rillen 29 werden durch mechanische Bearbeitung, insbesondere durch Lasercaving, partielle Oberflächenbeschichtung, das heißt, durch Aufbringen der Erhebungen 31, und/oder durch chemisches oder elektrochemisches Ätzen (Ätzen der Vertiefungen 30) erzeugt.To produce the surface matrix provided with a large number of electronic circuits, it is provided that the printing form 27 forming the substrate S is provided with a surface structure 28. According to FIG. 4, this surface structure 28 consists of a multiplicity of grooves 29 spaced parallel to one another, the depressions 30 represent between which elevations 31 lie. The grooves 29 run in the circumferential direction of the printing form 27 designed as a printing cylinder. The substrate S or the printing form 27 can consist of copper. Alternatively, however, it is also possible for electrically conductive silicon substances to form the material for this. According to FIG. 4, the distance between two elevations is 10 μm; the depth of the grooves 29 has a value of 3 μm, measured between the crowns of the elevations 31 and the base of the depressions 30. The grooves 29 are produced by mechanical processing, in particular by lasercaving, partial surface coating, that is to say by applying the elevations 31, and / or by chemical or electrochemical etching (etching of the depressions 30).

Die Figur 5 zeigt, daß die Schaltung 21 im wesentlichen in einer der Rillen 29 untergebracht ist, wobei hierzu die entsprechende Rille 29 in Längsabschnitte 32 unterteilt ist. Dies geht aus der Figur 8 hervor, wobei die einzelnen Längsabschnitte mittels Isolationsgräben 33 voneinander abgetrennt sind. Zum Aufbau der Schichtarchitektur der Schaltung 21 ist zunächst der Grundkörper, also die Druckform 27, mit der vorstehend erläuterten Oberflächenstruktur 28 zu versehen. Die Druckform 27 dient der Energieversorgung der Schaltung 21; als Material ist daher vorzugsweise Metall, insbesondere Kupfer, oder elektrisch leitend beschichtetes Glas oder elektrisch leitend beschichtete Keramik vorgesehen. Innerhalb der Rille 29 wird eine Kontaktschicht 34 angeordnet. Diese stellt den elektrischen Kontakt zu einer folgenden Schicht 35 dar, die den Varistor R2 gemäß der Figur 3 bildet. Die Schicht 35 ist als amorpher oder polykristalliner Mischhalbleiter ausgebildet. Die folgenden Schichten 36 und 37 bilden die Adressleitung xi. Sie bestehen aus Poly-Silicium/Silizid-Polyzid-Leiterbahnen. Es schließt sich dann die Schicht 38 an, die randseitig die zuvor erwähnten Schichten 34 bis 37 überlappt und knapp unter halb des Kopfes der jeweiligen Erhebung 31 endet. Die Schicht 38 bildet den Varistor R1; sie besteht aus einem amorphen oder polykristallinen Mischhalbleiter.FIG. 5 shows that the circuit 21 is essentially accommodated in one of the grooves 29, the corresponding groove 29 being divided into longitudinal sections 32 for this purpose. This can be seen from FIG. 8, the individual longitudinal sections being separated from one another by means of isolation trenches 33. To build up the layer architecture of the circuit 21, the base body, that is to say the printing form 27, must first be provided with the surface structure 28 explained above. The printing form 27 is used to supply power to the circuit 21; metal, in particular copper, or electrically conductive coated glass or electrically conductive coated ceramic is therefore preferably provided as the material. A contact layer 34 is arranged within the groove 29. This represents the electrical contact to a subsequent layer 35, which forms the varistor R2 according to FIG. 3. The layer 35 is designed as an amorphous or polycrystalline mixed semiconductor. The following layers 36 and 37 form the address line xi. They consist of poly-silicon / silicide-polycide conductor tracks. This is followed by layer 38, which overlaps the previously mentioned layers 34 to 37 on the edge and just below half of the head of the respective elevation 31 ends. Layer 38 forms varistor R1; it consists of an amorphous or polycrystalline mixed semiconductor.

Die folgende Schicht 39 überdeckt ganzflächig die Oberflächenstruktur 38, wobei die Köpfe der Erhebungen 31 in die Schicht 39 hineinragen. Die Schicht 39 bildet die Adressleitung yn. Die sich anschließende Schicht 40 besteht aus einem amorphen oder polykristallinen Mischhalbleiter; sie bildet den Varistor R3. Es folgt eine Deckschicht 41, die der Passivierung dient. Sie besteht vorzugsweise aus Siliziumoxid Si02. Aus der Figur 8 ist ersichtlich, daß zur Flächenelementabgrenzung die Isolationsgräben 33 zwischen den einzelnen Längsabschnitten 32 der Rillen 29 vorgesehen sind. Innerhalb dieser Isolationsgräben 33 befindet sich als Isolation beispielsweise Siliziumoxid.The following layer 39 covers the entire surface of the surface structure 38, the heads of the elevations 31 protruding into the layer 39. Layer 39 forms address line yn. The adjoining layer 40 consists of an amorphous or polycrystalline mixed semiconductor; it forms the varistor R3. A cover layer 41 follows, which serves for passivation. It preferably consists of silicon oxide SiO 2. It can be seen from FIG. 8 that the isolation trenches 33 are provided between the individual longitudinal sections 32 of the grooves 29 in order to delimit the surface elements. Silicon oxide, for example, is located as insulation in these trenches 33.

Zusammenfassend sei nochmals erwähnt, daß -entsprechend der Figur 5- zwischen der das Substrat S bildenden Druckform 27 und der Schicht 36 der Varistor R2 ausgebildet ist. Zwischen der Schicht 36 und der Schicht 39 ist der Varistor R1 ausgebildet. Zwischen der Schicht 39 und der Oberfläche der Schicht 41 ist der Varistor R 3 gegebenenfalls unter Ausbildung einer Diode D gebildet. Der als MES-FET-Transistor ausgebildete elektronische Schalter 22 (TR1) ist zwischen der Druckform 27 und den Schichten 39 gebildet.In summary, it should be mentioned once again that, in accordance with FIG. 5-, the varistor R2 is formed between the printing form 27 forming the substrate S and the layer 36. The varistor R1 is formed between the layer 36 and the layer 39. The varistor R 3 is optionally formed with the formation of a diode D between the layer 39 and the surface of the layer 41. The electronic switch 22 (TR1) designed as an MES-FET transistor is formed between the printing form 27 and the layers 39.

Der Aufbau der Decoder 4, 5 unterscheidet sich abgesehen von der Passivierung durch eine SiO₂-, Si₃N₄-Doppelschicht, anstelle der Mischhalbleiterschicht, durch eine reine untere n-Si-Adressleitung anstelle eines Polizid-Aufbaus und durch eine zusätzliche SiO₂ - und Metallschicht von der Schichtenarchitektur der Schaltung 21. Die Materialreihenfolge der Doppelschicht als Bestandteil eines MNOS-Transistors ist in den jeweiligen Decodern x-Decoder 4 beziehungsweise y-Decoder 5- unterschiedlich und abhängig davon, welche Leitung als Gate fungieren soll. Im nachfolgenden wird anhand der Figur 6 näher auf die Schichtarchitektur des Decoders eingegangen.The structure of the decoder 4, 5 differs apart from the passivation by an SiO₂, Si₃N₄ double layer, instead of the mixed semiconductor layer, by a pure lower n-Si address line instead of a policide structure and by an additional SiO₂ and metal layer from the Layer architecture of the circuit 21. The material sequence of the double layer as part of an MNOS transistor is different and dependent in the respective decoders x-decoder 4 or y-decoder 5- of which line should act as a gate. The layer architecture of the decoder is discussed in more detail below with reference to FIG. 6.

Gemäß Figur 6 weist der Schichtaufbau des dort dargestellten Decoders 8 zunächst wieder die das Substrat S bildende Druckform 27 auf.According to FIG. 6, the layer structure of the decoder 8 shown there initially again has the printing form 27 forming the substrate S.

Die Schicht 43 besteht aus amorphen oder polykristallinen Mischhalbleiter. Die folgende Schicht 44 bildet einen x-Adressleitung; sie besteht aus Polysilizium und ist leitend dotiert. Es folgt dann die Schicht 45, die eine MNOS-Gate Isolation bildet und aus Si0₂ beziehungsweise Si₃N₄ besteht. Die anschließende Schicht 46 bildet ebenfalls eine MNOS-Gate Isolation. Sie besteht prinzipiell aus den gleichen Materialien wie die Schicht 45. Es folgt dann die Schicht 47, die die y-Adressleitung darstellt und aus leitend dotiertem Galiumarsen (n-GaAs) besteht. Es folgt dann die als Isolation dienende Schicht 48 (zum Beispiel aus SiO₂). Schließlich ist von der anschließenden Schicht 49 eine Refresh-Steuerleitung gebildet, die auch der Stromversorgung dient. Sie besteht aus Silizid oder Aluminium. Die Schichtenfolge wird mit einer Schicht 50 abgeschlossen, die die Passivierung vornimmt (SiO₂, PSG). Insgesamt wird deutlich, daß die Schichtarchitektur für den Decoder der Schichtarchitektur für die Matrixzellen entsprechend der Figur 5 weitestgehend ähnelt. Um die Decodierfunktion ausüben zu können, sind einzelne Bereiche der homogen aufgebauten Anordnung gemäß Figur 6 neutralisiert, das heißt, es ist zwischen aktiven und neutralisierten Transistoren im Bereich der jeweiligen Rillen 29 der Oberflächenstruktur 28 zu unterscheiden. Aus der Figur 6 ist ersichtlich, daß sich die Schicht 48 nicht bis auf die rechte Seite der Darstellung, also nicht bis in die dort dargestellte Rinne 29 erstreckt. Insofern liegt dort ein neutralisierter Transistor vor. Anhand der Figur 7 sind die schaltungstechnischen Funktionen der einzelnen Schichten eines x-Decoders 4 dargestellt. Es werden MES- sowie MNOS-Halbleiter ausgebildet. Bei einem (nicht dargestellten) y-Decoder vertauschen sich die Leitungsfunktionen der Gate- und Source/Drain-Anschlüsse des MNOS-Transistors.The layer 43 consists of amorphous or polycrystalline mixed semiconductors. The following layer 44 forms an x address line; it consists of polysilicon and is conductively doped. There then follows the layer 45, which forms an MNOS gate insulation and consists of Si0₂ or Si₃N₄. The subsequent layer 46 also forms an MNOS gate insulation. In principle, it consists of the same materials as layer 45. Layer 47 then follows, which represents the y-address line and consists of conductively doped galium arsenic (n-GaAs). This is followed by the layer 48 serving as insulation (for example made of SiO₂). Finally, the subsequent layer 49 forms a refresh control line, which also serves for the power supply. It consists of silicide or aluminum. The layer sequence is completed with a layer 50 which carries out the passivation (SiO₂, PSG). Overall, it is clear that the layer architecture for the decoder largely resembles the layer architecture for the matrix cells according to FIG. In order to be able to perform the decoding function, individual areas of the homogeneously constructed arrangement according to FIG. 6 are neutralized, that is to say a distinction must be made between active and neutralized transistors in the area of the respective grooves 29 of the surface structure 28. It can be seen from FIG. 6 that the layer 48 does not extend to the right side of the illustration, that is to say not into the groove 29 shown there. In this respect, there is a neutralized transistor. The circuitry functions of the individual layers are shown in FIG an x decoder 4 shown. MES and MNOS semiconductors are formed. In the case of a y decoder (not shown), the line functions of the gate and source / drain connections of the MNOS transistor are interchanged.

Sowohl die Schichtarchitektur gemäß Figur 5 als auch die der Figur 6 ist in einer Serienproduktion einfach herstellbar. Damit entfallen mehrfache positionsgenaue Lithographien zur Schaltungsstrukturerzeugung sowie chemisch-physikalische Ätzprozesse, um mit anisotropen Ätzen maßgerechte Abbildungen zu erhalten, wie dies nach dem Stand der Technik bekannt ist. Die Produktion der erfindungsgemäßen Ausbildung beschränkt sich auf die sich teilweise wiederholenden Arbeitsschritte:

Physikalische oder chemische Oberflächenstrukturerzeugung
Reinigen
CVD-Verfahren zur Schichtabscheidung
Lackbeschichtung
Belichtung
Chemisches Ätzen

Both the layer architecture according to FIG. 5 and that of FIG. 6 can be easily produced in series production. This eliminates the need for multiple position-accurate lithographs for circuit structure generation and chemical-physical etching processes in order to obtain dimensionally accurate images with anisotropic etching, as is known in the prior art. The production of the training according to the invention is limited to the partially repeating steps:

Physical or chemical surface structure generation
Clean
CVD process for layer deposition
Paint coating
exposure
Chemical etching

Im einzelnen kann vorzugsweise wie folgt vorgegangen werden:
Für die Erzeugung der Oberflächenstruktur 28 kann eine mechanische Bearbeitung, eine partielle Oberflächenbeschichtung oder ein chemisches oder elektrochemisches Ätzen eingesetzt werden. Das jeweils eingesetzte Verfahren wird maßgeblich durch das Material und die Ausführung der Druckform 27 bestimmt. Die wichtigsten Anforderungen an den Werkstoff sind Verschleißfestigkeit und Temperaturbeständigkeit insbesondere bis 800° C. Als geeignete Werkstoffe kommen Glas, Keramik als Sintermaterial oder warmfeste oder hitzebeständige Eisenwerkstoffe in Frage.The individual procedure can preferably be as follows:
Mechanical processing, partial surface coating or chemical or electrochemical etching can be used to produce the surface structure 28. The method used in each case is largely determined by the material and the design of the printing form 27. The most important requirements for the material are wear resistance and temperature resistance, in particular up to 800 ° C. Suitable materials are glass, ceramic as a sintered material or heat-resistant or heat-resistant iron materials.

Der Reinigungsvorgang wird vornehmlich in Reinigungsbädern unter Verwendung von Ultraschall durchgeführt. Diese Anlagen stehen mit den erforderlichen Arbeitsraumabmessungen problemlos zur Verfügung.The cleaning process is primarily carried out in cleaning baths using ultrasound. These plants are easily available with the required workspace dimensions.

Das Gasphasenabscheidungsverfahren kann als einfachstes Verfahren zur Schichtabscheidung herangezogen werden. Bevorzugt ist das sogenannte LPCVD-Verfahren (Low Pressure Chemical Vapor Deposition).The gas phase deposition process can be used as the simplest process for layer deposition. The so-called LPCVD method (Low Pressure Chemical Vapor Deposition) is preferred.

Die Lackbeschichtung wird vorzugsweise im Siebdruckverfahren durchgeführt. Es sind Oberflächenbeschichtungen mit Schichtdicken von 10 bis 15 µm möglich, die das Oberflächenprofil optimal einebnen.The lacquer coating is preferably carried out using the screen printing method. Surface coatings with layer thicknesses of 10 to 15 µm are possible, which optimally level the surface profile.

Die Schichtarchitektur und Produktionsprozeßfolge macht nur den Einsatz naßchemischer und/oder trockenchemischer Ätzverfahren erforderlich. Allerdings ist auch der Einsatz physikalisch-chemischer Ätz technologien für eine anisotrope Bearbeitung möglich. Dies ist jedoch nur in anlagetechnisch aufwendigen Einrichtungen durchführbar.The layer architecture and production process sequence only requires the use of wet chemical and / or dry chemical etching processes. However, the use of physical-chemical etching technologies for anisotropic processing is also possible. However, this can only be carried out in complex facilities.

Das Dotieren der Schaltungen ist mit LP-CVD-öfen realisierbar. Mit partieller Beschichtung ist eine bereichsweise durchzuführende Dotierung möglich.The circuits can be doped with LP-CVD furnaces. Partial doping is possible with partial coating.

Für Belichtungsprozeduren können die Rotationsbelichtungsmaschinen aus der heutigen Druckvorlagenlithographie eingesetzt werden.The rotary exposure machines from today's artwork lithography can be used for exposure procedures.

Aus folgender Tabelle gehen die wesentlichen Prozeßschritte zur Herstellung der Flächenmatrix mit den wichtigsten Parametern hervor.

The following table shows the essential process steps for producing the surface matrix with the most important parameters.

Bei der Decoder-Herstellung sind gegenüber der vorstehenden Tabelle spezielle Zwischenschritte durchzuführen. Die nachfolgenden Prozeßnummern beziehen sich auf die entsprechenden Nummern in der vorstehenden Tabelle:

8a) partielle Silizidrückätzung
9a) partielle Mischhalbleiterrückätzung
9b,c) partielle Si02- und Si3N4-Beschichtung durch Gesamtflächenbeschichtung mit nach folgender gezielter Rückätzung oder durch Abdecken nicht zu beschichtender Bereiche mittels Gasphasenabscheidung (CVD).
12a,b) Rückätzung von Si0₂, Si₃N₄
14a) Dekoderflächenweite Si0₂-Beschichtung
15a) Dekoderflächenweite Mischhalbleiterrückätzung
15b) partielle Photoresistbeschichtung
15c) Belichtung
15d) Entwicklung
15e) Si0₂ -Rückätzung
15f) Dekoderflächenweite AL- oder Silizidbeschichtung
23) zusätzliche Passivierung

In the decoder manufacture, special intermediate steps have to be carried out compared to the table above. The following process numbers refer to the corresponding numbers in the table above:

8a) partial silicide etching back
9a) partial mixed semiconductor etching back
9b, c) partial Si02 and Si3N4 coating by total surface coating with subsequent subsequent etching back or by covering areas not to be coated by means of gas phase deposition (CVD).
12a, b) etching back of Si0₂, Si₃N₄
14a) Decoder surface area Si0₂ coating
15a) Decoder area wide mixed semiconductor etching back
15b) partial photoresist coating
15c) exposure
15d) development
15e) Si0₂ etchback
15f) Decoder surface area AL or silicide coating
23) additional passivation

Claims

Circuit arrangement for a reversible image structure of an area matrix of a printing form of a printing press, an electrical circuit being assigned to each area of the area matrix which can be activated or deleted by repeated activation,
characterized,
that each circuit (21) has at least one threshold switch (23, first threshold switch), which changes its switching state by the desired activation and thereby activates or deletes the associated area (3).

Circuit arrangement according to claim 1,
characterized,
that the control is carried out by voltage pulses.

Circuit arrangement according to one of the preceding claims,
characterized,
that the area (3) is designed as a pixel-like electrode (12).

Circuit arrangement according to one of the preceding claims,
characterized,
that each circuit (21) is assigned an x and y address line, which are coupled to one another via the first threshold switch (23).

Circuit arrangement according to one of the preceding claims,
characterized,
that between the x and y address lines there is a holding voltage which is briefly increased by means of a voltage pulse for addressing the associated area (3), that the first threshold switch (23) switches due to the pulse-like voltage increase, and that due to the switching assumed state of the first threshold switch (23) is retained even after the voltage pulse has subsided due to the holding voltage.

Circuit arrangement according to one of the preceding claims,
characterized,
that one of the address lines (x, y) is coupled to the other address line (y, x) by means of an electronic switch (22), in particular a transistor, preferably a field effect transistor, and a further, second threshold value switch (24).

Circuit arrangement according to one of the preceding claims,
characterized,
that a label control voltage for activating the associated area (3) can be applied to a connection (26) between the electronic switch (22) and the second threshold switch (24).

Circuit arrangement according to one of the preceding claims,
characterized,
that by applying the inscription control voltage between the terminal (26) and counter electrode (52) and y address lines of the electronic switch (22) is transferred from its managerial to its blocking state.

Circuit arrangement according to one of the preceding claims,
characterized,
that the first threshold switch (23) is in series with a third threshold switch (25), and that the electrode (12) is connected to the third threshold switch (25).

Circuit arrangement according to one of the preceding claims,
characterized,
that the threshold switches (23, 24, 25) are designed as semiconductor threshold switches, in particular as varistors (R2, R1, R3).

Circuit arrangement according to one of the preceding claims,
characterized,
that the first threshold switch (23) is set to its low-resistance state by addressing, and that the labeling control voltage between the connection (26) and the counterelectrode (52) causes the second and third threshold switches (24, 25) to be set to their low-resistance states , whereby an inscription current path (51) flowing from the electrode (12) and flowing via an inscription medium (53) located on the printing form (27) to a counter electrode (52) is formed.

Circuit arrangement according to one of the preceding claims,
characterized,
that the circuits (21) assigned to the individual areas (3) of the surface matrix (1) are arranged on a surface structure (28) of the printing form (2), in particular a substrate (S), provided with depressions (depressions 30) and elevations (31) are.

Circuit arrangement according to one of the preceding claims,
characterized,
that the surface structure (28) is formed by grooves (29).

Circuit arrangement according to one of the preceding claims,
characterized,
that the grooves (29) are parallel and spaced apart.

Circuit arrangement according to one of the preceding claims,
characterized,
that the grooves (29) are produced by mechanical processing, in particular by lasercaving, partial surface coating and / or chemical or electrochemical etching.

Circuit arrangement according to one of the preceding claims,
characterized,
that the grooves (29) have a width of 5 to 10 microns, preferably 7 to 8 microns.

Circuit arrangement according to one of the preceding claims,
characterized,
that the printing form (27) is designed as a printing cylinder.

Circuit arrangement according to one of the preceding claims,
characterized,
that the grooves (29) extend in the circumferential direction of the printing cylinder.

Circuit arrangement according to one of the preceding claims,
characterized,
that the printing cylinder forms or has the substrate (S).

Circuit arrangement according to one of the preceding claims,
characterized,
that the substrate (S) consists of copper or has copper.

Circuit arrangement according to one of the preceding claims,
characterized,
that the substrate (S) consists of electrically conductive silicon substances or has them.

Circuit arrangement according to one of the preceding claims,
characterized,
that each groove (29) is divided into longitudinal sections (32), a circuit (21) being associated with each longitudinal section (22).

Circuit arrangement according to claim 22,
characterized,
that the longitudinal sections (32) are only electrically separated from one another by means of insulation trenches (33) from the layer plane of the second (upper) address line.

Circuit arrangement according to one of the preceding claims,
characterized,
that the associated circuit (21), in particular as a layered architecture, is accommodated essentially within each longitudinal section (32) of the grooves (29).