EP0273926A1 - Process for operating a switching controller and switching controler operating according to this process - Google Patents

Process for operating a switching controller and switching controler operating according to this process

Info

Publication number
EP0273926A1
EP0273926A1 EP87903679A EP87903679A EP0273926A1 EP 0273926 A1 EP0273926 A1 EP 0273926A1 EP 87903679 A EP87903679 A EP 87903679A EP 87903679 A EP87903679 A EP 87903679A EP 0273926 A1 EP0273926 A1 EP 0273926A1
Authority
EP
European Patent Office
Prior art keywords
voltage
comparator
input
output
flyback converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP87903679A
Other languages
German (de)
French (fr)
Inventor
Domenic Melcher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melcher Elektronische Gerate AG
Original Assignee
Melcher Elektronische Gerate AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melcher Elektronische Gerate AG filed Critical Melcher Elektronische Gerate AG
Publication of EP0273926A1 publication Critical patent/EP0273926A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Definitions

  • the present invention relates to a power supply device from the class of switching regulators or switching power supplies and from this class the subgroup of flyback converters.
  • the state of the art in relation to flyback converters is shown in the document "Switching Power Supplies” by Joachim Wüstehube (ed.), Grafenau / Berlin. Supplements to the state of the art can be found in the "Technical Notice” 3/85, Siemens AG, Kunststoff.
  • the direct short-circuit on the secondary side causes an almost complete breakdown of the output voltage U 0 when operating at a fixed frequency, combined with a sharp rise in the current. Therefore, the short circuit is answered by switching off the switching regulator and switching it on again with a so-called slow start circuit. If the short circuit persists, this process is repeated as often as desired, with the current increasing again and again in accordance with the threshold characteristic.
  • - Switching frequency should be variable but limited so that there is no relationship to an internal phase position of the controller; it should be limited and reasonably stable to prevent the prostitutes 1 to facilitate ionization and to stay outside the listening area.
  • 5 flyback converters according to the invention are characterized in that the output voltage U 0 , the maximum average output current Io, the demagnetization of the transformer via the minimum secondary current, the maximum input voltage-time integral in
  • the method and the device are characterized in that the value of the input voltage-time integral specified by the apparatus is reduced if the maximum output current at the voltage Uo is not used, as a result of which both the input
  • Switching time t » and the pause length thousand can be shortened; the switching frequency thus remains variable within narrow limits.
  • FIG. 2 an extension of FIG. 1 with additional monitoring and control functions
  • Fig. 3 shows the voltage and current curves over time
  • Fig. 4 shows the basic circuit diagram of a flyback converter
  • Fig. 5 shows the circuit diagram of the flyback converter according to the invention
  • FIG. 6 shows a first detailed variant of FIG. 5
  • FIG. 7 shows a second detailed variant of FIG. 5
  • Fig. 8 variants for obtaining a control signal in a flyback converter with several outputs.
  • a flyback converter 61 is subdivided into a primary part 62 and a secondary part 63.
  • the control method is implemented by five function blocks 64, 65, 66, 67, 68.
  • Function block 64 forms the integral
  • FIG. 4 shows the voltage and current curves over time that arise in a flyback converter according to the basic circuit diagram shown as FIG. 4.
  • the rectified direct voltage UE smoothed with the aid of a capacitor 3 is switched to the primary winding 1 of a transformer 2 with the aid of a transistor 4.
  • the transistor 4 is operated in a clocked or blocking manner by the control loop - which is formed by the function blocks 64 to 68 in FIG. 1.
  • a current will only flow on the secondary winding 5 of the transformer 2, owing to its connection to a diode 6, a capacitor 7 and possibly an external load 8, when the transistor 4 blocks.
  • FIG. 3a shows the voltage curve at the primary winding 1.
  • the output voltage Uo of the barrier wall which is transformed back by the translation ratio ü lers.
  • t e in) The extended current course applies to the so-called triangular mode, the dashed line for the trapezoidal mode. It is general
  • the voltage-time area formed by the integral is therefore a direct measure of Ipmax • W ⁇ rc * ⁇ acn t made the transistor 4 blocking, the maximum energy has been transferred to the primary winding:
  • Ipmax is determined by integral formation. If a predetermined value has been reached, the control phase of the transistor 4 is ended by a control signal to a bistable switch 70, which in turn acts on the transistor 4.
  • the function block 65 which receives its input signal from the secondary side 63 of the flyback converter 61, monitors this value and sends a control signal to an AND gate 69 when a predetermined threshold is reached.
  • the maximum current I 0 is monitored by the function block 66.
  • This function block only then sends a control or release signal to the AND gate 69 if the output current remains below the predetermined threshold I 0 .
  • a short circuit on the secondary side has the consequence here that the output current rises to this maximum value.
  • the short circuit is to be distinguished from sudden load changes by means of a suitable current notification method. Its input signal refersrhythms ⁇ the block 66 by the function block 65 - "since the integral of the secondary current i s over t from the time mean value of the output current corresponding to the circuit is short-circuit proof now..
  • the function block 67 monitors the output voltage Uo of the secondary side 63 of the flyback converter 61. It outputs its release control signal to the AND gate 69 if the predetermined size is undershot.
  • the time course of i s is given by
  • the comparison threshold which limits the size of the voltage-time integral in function block 64, is influenced by a further function block 68. Depending on the pause length t a us, the threshold for
  • the length of the break is also shortened, because - due to the smaller transmitted energy - the thresholds of the function blocks 65, 66, 67 are also closer
  • the frequency remains above a minimum frequency determined by the function block 68, both in the event of a short circuit and when idling.
  • FIG. 2 shows an expansion of the method according to FIG. 1 according to the invention by three further function blocks 71, 72, 73.
  • the function block 71 monitors the input voltage U for exceeding a predetermined maximum value; function block 72 blocks when U falls below a minimum value; Finally, the function block 73 is used for remote control and allows the bistable switch 70 to be held in the position in which the transistor 4 blocks.
  • a barrier wall 1er which corresponds to that of FIG. 4, is supplemented by a measuring resistor 9 and a voltage divider, consisting of resistors 27, 28, which divide the output voltage Uo.
  • the partial voltage UoR is fed to a comparator 29, which compares it with a reference voltage Upef. If U 0 R - ⁇ - U re f, the output of the comparator 29 is raised and feeds an input 30 of an AND gate 18.
  • the comparator 29 is the switching element corresponding to the function block 67; ., the AND gate 18 corresponds to the AND gate 69 of Figures 1 and 2.
  • the secondary current i s produced across the sense resistor 9 a wastehers ⁇ URS "in a comparator 20 with a small voltage Schwellenspan- URs m ⁇ - is compared to n . If URs- ⁇ URSmin ⁇ r ⁇ ⁇ c ' he output of the comparator 20 is raised and thus controls a further input 19 of the AND gate 18.
  • the threshold URSmin is reached when the transformer 2 is sufficiently de-magnetized to be from the Primary winding 1 to be re-magnetized. This prevents the core of the transformer 2 from becoming saturated.
  • the voltage URS is simultaneously applied to a resistor 33 which, together with a capacitor 34, forms an RC element.
  • the time constant of this RC element is large compared to the expected length of the switching frequency.
  • the comparison voltage U ⁇ 0 is the output of the comparator is Kom ⁇ 31 is only set high so chosen if URS ⁇ U IO. If this condition is not met - which is the case in the event of a short circuit, the AND gate 18 remains blocked since the comparator 31 connects to a further input 32 of the AND
  • the comparator 20 corresponds to the function block 65, the comparator 31 together with the RC element 33, 34 forms the function block 66.
  • Function block 64 shown in FIG. 5 (outlined with dashed lines), contains a comparator 13 which compares its voltage from function block 68
  • the input signal of the comparator 13 is obtained on an RC element consisting of a resistor 10, which is connected to the UE, and a capacitor 11.
  • Another RC element consisting of a resistor 47 and a capacitor 46, is connected to a constant voltage U ⁇ st ⁇ Ref *
  • the comparator 49 which is provided, for example, with an open collector output, then discharges a further capacitor 51 with the time constant given by the combination of two resistors 50, 52 and the capacitor 51 onto which Voltage, which is given by UR e f, which is present at resistor 52, and the division ratio of resistors 50, 52.
  • This voltage which is determined in this way, serves as a comparison voltage for the comparator 13. If the pause is a thousand short enough, the open collector output of the 5 comparator 49 remains inactive and the comparator 13 is connected to the resistor 52 the full reference voltage. This corresponds to the operation at maximum voltage-time area. The longer the time, thousand, the lower the comparison voltage for the comparator 13. This results in a shortening .
  • the above-mentioned switching elements 46 to 52 together form the functional block 68 according to FIGS. 1 and 2.
  • the comparator 13 acts on an individual pulse generator 14, which simultaneously transmits its output signal to a flip-flop 15 and an inverter 16.
  • the flip-flop 15 corresponds to the bistable switch 70 of FIGS. 1 and 2.
  • the pulse from the individual pulse generator 14 signals the end of the phase t e in u ⁇ is applied to the reset input R of the flip-flop 15. As a result, its output Q "is increased : phase thousand begins.
  • the switching elements contained in the function blocks 64, 68 thus represent a frequency control loop which regulates slowly in comparison to the switching frequency of the flyback converter.
  • the output signals of the inverter 16 and the comparators 20, 29, 31 are located at the AND gate 18. If two further comparators 53, 55 and an inverter 58 are initially disregarded, the output of the AND gate 18 is set high when the comparators 20, 29, 31 mentioned also have outputs which are set high.
  • the output of the inverter 16, which acts on an input 17 of the AND gate 18, is constantly high, with the exception of the pulse from the individual pulse generator 14. This prevents the simultaneous application of set and reset commands to the flip-flop 15 and defines a minimum duration of t a us »which corresponds to the pulse length of the individual pulse generator 14.
  • the comparators 53, 55 are used to monitor the input voltage U of the flyback converter, which supplies its input signal via two voltage dividers 74, 75.
  • the output of comparator 53 is set low when its input voltage becomes greater than the set threshold; the output of comparator 55 is set low when the minimum input The voltage falls below the set threshold. So wi rd t ei ne additional phase en prevented.
  • the inverter 58 the output of which is normally high, is used for remote control of the flyback converter according to the invention.
  • the comparators 53, 55 and the inverter 58 act on the inputs 54, 56, 57 of the AND gate 18.
  • the signal for the comparators 13, 20, 29 can be used simultaneously with the solution shown in FIG. 7 and 31 can be won.
  • 5 carries a third winding 24.
  • a capacitor 26, which forms an RC element together with a resistor 25 is charged, the voltage U c increases linearly, provided that RC ⁇ t a .
  • the capacitor 26 is discharged or reloaded in the time t off , and the voltage drops linearly.
  • the voltage rise is processed by the comparator 13, the drop by the comparator 20 or the comparator 31.
  • the reverse voltage of the winding 24 can be rectified via a diode (not shown) and can be screened in a known manner by means of a filter capacitor. An image of the output voltage U 0 is then obtained on this filter capacitor, which can be supplied to the comparator 29 for voltage regulation. It can be seen that the function blocks 64 to 68 are both primary and can be arranged secondary or mixed.
  • each individual output, or several together can be monitored for short-circuiting or simply exceeding the limit current I 0 .
  • Such devices are shown in Fig. 8a, b. Representing several outputs, two of them are provided here. 8a, the secondary winding 5 from FIG. 5 is divided into two partial windings 35, 36,. which each work via a diode 37, 38 on a capacitor 39, 40.
  • a resistor 41 is connected in series with the partial windings 35, 36, which thus monitors the sum of the output currents and the measuring resistor 9 from FIG 5 corresponds to.
  • a prerequisite for the functioning of the monitoring is that the consumers both work against ground.
  • FIG. 8b A variant of this is shown in Fig. 8b.
  • each output circuit has an individually monitored secondary winding 42.43.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

Le procédé de mise en action repose sur l'existence et la coopération d'au moins six blocs fonctionnels (64, 65, 66, 67, 68, 70), les blocs fonctionnels (65, 66, 67) ayant une fonction de surveillance et de commande, les blocs (64, 68, 70) formant ensemble le circuit de réglage de fréquence et de temps de repos. Le bloc (65) surveille la démagnétisation du transformateur (2), le bloc (66), le courant de sortie moyen dans le temps et le bloc (67) la tension de sortie du circuit de réglage. Le bloc fonctionnel (64) forme l'intégrale dans le temps de la tension d'entrée et le bloc (68) établit la valeur de consigne de cette intégrale selon la durée du temps de repos déterminée. Le procédé peut être élargi à la surveillance de la tension d'entrée quant au dépassement d'une valeur maximale par un bloc fonctionnel (71) et quant à une descente au-dessous d'une valeur minimale par un bloc fonctionnel (72). Une nouvelle phase d'enclenchement ne peut commencer que lorsque tous les blocs fonctionnels (65, 66, 67, 71, 72) à fonction de surveillance délivrent un signal de déblocage à une porte ET (69) qui commande un commutateur bistable (70).The actuation method relies on the existence and cooperation of at least six functional blocks (64, 65, 66, 67, 68, 70), the functional blocks (65, 66, 67) having a monitoring function. and control, the blocks (64, 68, 70) together forming the frequency and rest time adjustment circuit. The block (65) monitors the demagnetization of the transformer (2), the block (66), the average output current over time and the block (67) the output voltage of the control circuit. The functional block (64) forms the time integral of the input voltage and the block (68) establishes the set value of this integral according to the duration of the determined rest time. The method can be extended to monitoring the input voltage as regards the exceeding of a maximum value by a functional block (71) and as to a descent below a minimum value by a functional block (72). A new switch-on phase can only start when all the functional blocks (65, 66, 67, 71, 72) with monitoring function deliver an unlock signal to an AND gate (69) which controls a bistable switch (70) .

Description

Verfahren zum Betrieb eines Schaltreglers und nach diesem Verfahren arbeitender Schaltregler. Method for operating a switching regulator and switching regulator operating according to this method.
Die vorliegende Erfindung betrifft ein Stromversorgungsgerät aus der Klasse der Schaltregler oder Schaltnetzteile und aus dieser Klasse die Untergruppe der Sperrwandler. Der Stand der Technik in bezug auf Sperr¬ wandler ist dargestellt in der Schrift "Schaltnetzteile" von Joachim Wüstehube (Hrsg), Grafenau/ Berlin. Ergänzungen zum Stand der Technik finden sich in der "Technischen Mitteilung" 3/85, Siemens AG, München.The present invention relates to a power supply device from the class of switching regulators or switching power supplies and from this class the subgroup of flyback converters. The state of the art in relation to flyback converters is shown in the document "Switching Power Supplies" by Joachim Wüstehube (ed.), Grafenau / Berlin. Supplements to the state of the art can be found in the "Technical Notice" 3/85, Siemens AG, Munich.
Während die Beherrschung normaler Betriebszustände bei bestehenden Be¬ triebsverfahren in der Regel keine Probleme stellt, sind es die Extrem¬ zustände und die besonderen Anforderungen, die an Schaltregler gestellt werden, die oft nicht gleichzeitig bzw. mit dem gleichen Betriebsver- fahren gemeistert werden. Solche Extremzustände sind beispielsweiseWhile the mastery of normal operating states generally does not pose any problems in existing operating methods, it is the extreme states and the special requirements that are placed on switching regulators that are often not mastered simultaneously or using the same operating method. Such extreme conditions are, for example
- Kurzschiuss- Short circuit
- Leerlauf- Neutral
- plötzliche starke Lastwechsel- sudden strong load changes
- grosse Schwankungen in der Eingangsspannung Als besondere Anforderungen können bezeichnet werden- large fluctuations in the input voltage can be described as special requirements
- Parallelschaltung von Schaltreglern- Parallel connection of switching regulators
- eingeschränkter Bereich für die Schaltfrequenz- restricted range for the switching frequency
Der direkte sekundärseitige Kurzschluss bewirkt einen, bei Betrieb auf fester Frequenz, nahezu vollständigen Zusammenbruch der Ausgangsspannung U0, verbunden mit einem starken Anstieg des Stromes. Daher wird der Kurzschluss durch Abschalten des Schaltreglers und erneutes Einschalten mit einer sogenannten Langsam-Anlauf-Schaltung beantwortet. Bleibt der Kurzschluss bestehen, so wiederholt sich dieser Vorgang beliebig oft, wobei der Strom immer wieder - gemäss der Schwellencharakteristik - an¬ steigt.The direct short-circuit on the secondary side causes an almost complete breakdown of the output voltage U 0 when operating at a fixed frequency, combined with a sharp rise in the current. Therefore, the short circuit is answered by switching off the switching regulator and switching it on again with a so-called slow start circuit. If the short circuit persists, this process is repeated as often as desired, with the current increasing again and again in accordance with the threshold characteristic.
Da mit den bisher bekannten Verfahren und Mitteln ein eigentlicher Leer¬ laufbetrieb nicht möglich ist, greift man in bekannten Lösungen dazu, bei Erreichen einer maximalen Spannung U0 , bei Betrieb auf fester Fre- quenz, Pulse auszulassen bis Uo≤Uosol.T, oder es wird mit einer einge- bauten Vorlast gearbeitet.Since an actual idle operation is not possible with the previously known methods and means, known solutions are used to omit pulses up to Uo≤Uosol when a maximum voltage U 0 is reached , when operating at a fixed frequency . T, or it is entered with a built preload.
Werden zwei Sperrwandler, die mit einer Langsam-Anlauf-Schaltung ver¬ sehen sind, parallel geschaltet, so ist die Wahrscheinlichkeit, dass beide Sperrwandler phasengleich arbeiten, verschwindend. Sie werden einander also beim Wiedereinschaltversuch gegenseitig behindern. Die bekannten Betriebsverfahren von Schaltreglern basieren auf einem SteuerosztT.Tator, der in der Regel auf fester Frequenz schwingt. Eine feste: Frequenz, kann angezeigt sein, um Interferenzen mit dem vom Regler gespeisten Gerät (beispielsweise Fernsehgerät) zu vermeiden. Variabel ist dann nur das Tastverhältnis zwischen Einschaltdauer der Primär¬ wicklung des Transformators und der Periodendauer der Oszillator- schwingung. Wird die Frequenz hingegen variabel gehalten, so schwankt sie, je nach Betriebszustand, zwischen etwa 200 kHz und einigen wenigen kHz. Damit gelangt sie - bei etwa 16 kHz - in den Hörbereich des menschlichen Ohres. Die Dimensionierung der Eingangsfilter wird so äusserst schwierig, zudem wird der Schaltregler zur akustischen Störquelle.If two flyback converters, which are provided with a slow start-up circuit, are connected in parallel, the probability that both flyback converters work in phase is negligible. They will hinder each other when trying to restart. The known operating methods of switching regulators are based on a control oscillator, which usually oscillates at a fixed frequency. A fixed: frequency, can be displayed to avoid interference with the device powered by the controller (e.g. TV). Only the duty cycle between the duty cycle of the primary winding of the transformer and the period of the oscillator oscillation is then variable. If, on the other hand, the frequency is kept variable, it fluctuates between approximately 200 kHz and a few kHz, depending on the operating state. This means that it reaches the hearing range of the human ear at around 16 kHz. The dimensioning of the input filter becomes extremely difficult, and the switching regulator also becomes an acoustic source of interference.
Die Aufgabe, die mit dem vorliegenden erfindungsgemässen Verfahren und der erfindungsgemässen Vorrichtung gelöst wird, ist folgende:The object that is achieved with the present method and device according to the invention is as follows:
- Die Nachteile bekannter Lösungen sollen überwunden werden- The disadvantages of known solutions are to be overcome
- Es soll ein Verfahren gegeben werden, mit dem alle Betriebszustände beherrscht werden. Unter letzterem wird insbesondere verstanden:- There should be a procedure with which all operating conditions can be mastered. The latter means in particular:
- Die Ausgangsspannung ist geregelt- The output voltage is regulated
- Der Ausgangsstrom ist geregelt- The output current is regulated
- Leer1auffestigkeit inkl. Leer!aufbetrieb- Empty resistance, including empty operation
- Kurzschlussfestigkeit mit Konstantstrom-Kurzschlusskennl nie - Grosser Eingangsspannungsbereich- Short-circuit strength with constant current short-circuit characteristic never - Large input voltage range
- Parallelschaltbarkeit mit anderen Sperrwandlern nach dem gleichen Betriebsverfahren und der gleichen Bauart- Can be connected in parallel with other flyback converters using the same operating method and design
- Schaltfrequenz soll variabel aber begrenzt sein, damit keine Beziehung zu einer internen Phasenlage des Reglers entsteht; sie soll begrenzt und einigermassen stabil sein, um die Dirnen- 1 sionierung zu erleichtern und um ausserhalb des Hörbereichs zu bleiben.- Switching frequency should be variable but limited so that there is no relationship to an internal phase position of the controller; it should be limited and reasonably stable to prevent the prostitutes 1 to facilitate ionization and to stay outside the listening area.
Das erfindungsgemässe Betriebsverfahren und der zur Durchführung desThe operating method according to the invention and for carrying out the
5 Verfahrens geeignete erfindungsgemässe Sperrwandler zeichnen sich dadurch aus, dass die Ausgangsspannung U0, der maximale gemittelte Ausgangsstrom Io, die Demagnetisierung des Transformators über den minimalen Sekundärstrom, das maximale Eingangsspannungs-Zeitintegral in5 flyback converters according to the invention are characterized in that the output voltage U 0 , the maximum average output current Io, the demagnetization of the transformer via the minimum secondary current, the maximum input voltage-time integral in
10 Ueberwachungsfunktionen und -Schaltelementen je für sich erfasst werden. Sie zeichnet sich ferner dadurch aus, dass der Sperrwandler von der Eingangsspannung getrennt wird, wenn das genannte Eingangsspan¬ nungs-Zeitintegral einen apparativ vorgegebenen Wert erreicht hat, und dass das Wiedereinschalten erst erfolgt, wenn sowohl Uo, Io ihre Höchst-10 monitoring functions and switching elements can be recorded individually. It is also distinguished by the fact that the flyback converter is disconnected from the input voltage when the input voltage-time integral mentioned has reached a value specified by the apparatus, and that it is only switched on again when both Uo, Io have reached their maximum
15 werte nicht überschritten haben, als auch der Sekundärstrom seine Mindestschwelle unterschritten hat. Ferner zeichnen sich Verfahren und Vorrichtung dadurch aus, da'ss der apparativ vorgegebene Wert des Ein- gangsspannungs-Zeitintegrals gesenkt wird, wenn nicht der maximale Aus¬ gangsstrom bei der Spannung Uo gebraucht wird, wodurch sowohl die Ein-15 values did not exceed when the secondary current also fell below its minimum threshold. Furthermore, the method and the device are characterized in that the value of the input voltage-time integral specified by the apparatus is reduced if the maximum output current at the voltage Uo is not used, as a result of which both the input
2. " schaltzeit tein» als auch die Pausenlänge taus verkürzt werden; damit bleibt die Schaltfrequenz in engen Grenzen variabel.2. " Switching time t » and the pause length thousand can be shortened; the switching frequency thus remains variable within narrow limits.
Mit Hilfe der beiliegenden Zeichnung wird das erfindungsgemässe Verfah¬ ren auf der Grundlage eines erfindungsgemässen Schaltreglers näher er- 5 läutert.With the aid of the accompanying drawing, the method according to the invention is explained in more detail on the basis of a switching regulator according to the invention.
Es zeigenShow it
Fig. 1 das Funktionsblockschema des erfindungsgemässen RegelVerfahrens,1 shows the functional block diagram of the control method according to the invention,
0 Fig. 2 eine Erweiterung von Fig. 1 mit zusätzlichen Ueberwachungs- und Steuerfunktionen,2 an extension of FIG. 1 with additional monitoring and control functions,
Fig. 3 die zeitlichen Spannungs- und StromverläufeFig. 3 shows the voltage and current curves over time
5 Fig. 4 das Prinzipschaltbild eines Sperrwandlers Fig. 5 das Schaltschema des erfindungsgemässen Sperrwandlers5 Fig. 4 shows the basic circuit diagram of a flyback converter Fig. 5 shows the circuit diagram of the flyback converter according to the invention
Fig. 6 eine erste DetailVariante zu Fig. 56 shows a first detailed variant of FIG. 5
Fig. 7 eine zweite DetailVariante zu Fig. 57 shows a second detailed variant of FIG. 5
Fig. 8 Varianten zur Gewinnung eines Steuersignals bei einem Sperrwandler mit mehreren Ausgängen.Fig. 8 variants for obtaining a control signal in a flyback converter with several outputs.
Das erfindungsgemässe Regelverfahren für einen freischwingenden Sperr¬ wandler wird erläutert anhand von Fig. 1. Ein Sperrwandler 61 ist unter¬ teilt in einen Primärteil 62 und einen Sekundärteil 63. Das Regelverfah¬ ren wird verwirklicht durch fünf Funktionsblöcke 64,65,66,67,68. Der Funktionsblock 64 bildet das IntegralThe control method according to the invention for a freely oscillating flyback converter is explained with reference to FIG. 1. A flyback converter 61 is subdivided into a primary part 62 and a secondary part 63. The control method is implemented by five function blocks 64, 65, 66, 67, 68. Function block 64 forms the integral
In Fig. 3a,b,c sind die zeitlichen Spannungs- und Stromverläufe darge¬ stellt, die in einem Sperrwandler gemäss dem als Fig. 4 dargestellten Prinzipschaltbild entstehen. Die gleichgerichtete und mit Hilfe eines Kondensators 3 geglättete Gleichspannung UE wird mit Hilfe eines Tran¬ sistors 4 auf die Primärwicklung 1 eines Transformators 2 geschaltet. Der Transistor 4 wird in einem durch den Regelkreis - der in Fig. 1 durch die Funktionsblöcke 64 bis 68 gebildet wird - gegebenen Takt lei- tend oder sperrend betrieben. Auf der Sekundärwicklung 5 des Transforma¬ tors 2 wird, bedingt durch ihre Beschaltung mit einer Diode 6, einem Kondensator 7 und gegebenenfalls einer äusseren Last 8, nur dann ein Strom fliessen, wenn der Transistor 4 sperrt.3a, b, c show the voltage and current curves over time that arise in a flyback converter according to the basic circuit diagram shown as FIG. 4. The rectified direct voltage UE smoothed with the aid of a capacitor 3 is switched to the primary winding 1 of a transformer 2 with the aid of a transistor 4. The transistor 4 is operated in a clocked or blocking manner by the control loop - which is formed by the function blocks 64 to 68 in FIG. 1. A current will only flow on the secondary winding 5 of the transformer 2, owing to its connection to a diode 6, a capacitor 7 and possibly an external load 8, when the transistor 4 blocks.
Fig. 3a zeigt den Spannungsverlauf an der Primärwicklung 1. Während der Zeit tein liegt sie auf UE, während der Zeit taus - wenn der Transistor 4 sperrt - liegt sie auf der Rückschlagspannung, der um das Ueberset- zungsverhältnis ü rücktransformierten Ausgangsspannung Uo des Sperrwand¬ lers. Während tein steigt - wie Fig. 3b zeigt - der Primärstrom ip line- ar an (vorausgesetzt UE = const. während tein)- Der ausgezogene Strom- verlauf gilt für den sogenannten Dreiecksbetrieb, der gestrichelte für den Trapezbetrieb. Es gilt allgemeinFIG. 3a shows the voltage curve at the primary winding 1. During the time tein it is at UE, during the time thousand - when the transistor 4 is blocking - it is at the return voltage, the output voltage Uo of the barrier wall which is transformed back by the translation ratio ü lers. While t e in increases - as FIG. 3b shows - the primary current i p linear (assuming UE = const. During t e in) - The extended current course applies to the so-called triangular mode, the dashed line for the trapezoidal mode. It is general
und spezielland specially
Die durch das Integral gebildete Spannungs-Zeit-Fl che ist also ein di¬ rektes Mass für Ipmax • Wιrc* πacn tein der Transistor 4 sperrend gemacht, so ist die maximale Energie auf die Primärwicklung übertragen worden: The voltage-time area formed by the integral is therefore a direct measure of Ipmax • Wιrc * πacn t made the transistor 4 blocking, the maximum energy has been transferred to the primary winding:
.2 . 2.2. 2
^max = 2 • ("ipmax - ipl )'Lp^ max = 2 • ( " ipmax - ipl) 'lp
wo ipι der Einschaltwert des -Stromes für Trapezbetrieb und L die Induk¬ tivität der Primärwicklung 1 bedeuten. Der Anstieg von ip ist gegeben durchwhere i p ι the switch-on value of the current for trapezoidal operation and L the inductance of the primary winding 1. The increase in ip is given by
dip _ UE dt " Lp di p _ UE dt " L p
Auf diesen Gesetzlosigkeiten beruht die Funktionsweise des Funktions¬ blockes 64. Durch Integralbildung wird ipmax ermittelt. Ist ein vorge- gebener Wert erreicht, so wird durch ein Steuersignal an einen bista¬ bilen Schalter 70, der wiederum auf den Transistor 4 wirkt, die Leitpha¬ se des Transistors 4 beendet.The functioning of the function block 64 is based on these lawlessnesses. Ipmax is determined by integral formation. If a predetermined value has been reached, the control phase of the transistor 4 is ended by a control signal to a bistable switch 70, which in turn acts on the transistor 4.
Nun fällt der Sekundärstrom i≤ von einem Normalwert - siehe Fig. 3c - linear ab; auf Null im Dreiecksbetrieb, bis auf is2 im Trapezbetrieb. Der Funktionsblock 65, der sein Eingangssignal von der Sekundärseite 63 des Sperrwandlers 61 bezieht, überwacht diesen Wert und gibt bei Errei¬ chen einer vorgegebenen Schwelle ein Steuersignal an ein UND-Tor 69.Now the secondary current i≤ falls linearly from a normal value - see FIG. 3c; to zero in triangular operation, except for i s 2 in trapezoidal operation. The function block 65, which receives its input signal from the secondary side 63 of the flyback converter 61, monitors this value and sends a control signal to an AND gate 69 when a predetermined threshold is reached.
Durch den Funktionsblock 66 wird der Maximalstrom I0 überwacht. Dieser Funktionsblock gibt nur dann ein Steuer- oder Freigabesignal an das UND-Tor 69, wenn der Ausgangsstrom unter der vorgegebenen Schwelle I0 bleibt. Ein sekundärseitiger Kurzschluss hat also hier zur Folge, dass der Ausgangsstrom zu diesem Maximalwerte ansteigt. Von plötzlichem Lastwechsel ist der Kurzschluss durch ein geeignetes Strom-Mitteilungs- verfahren zu unterscheiden. Sein Eingangssignal bezieht der Funktions¬ block 66 vom Funktionsblock 65,--"da das Integral des Sekundärstromes is über tausdem Zeitmittelwert des Ausgangsstromes entspricht. Der Kreis ist jetzt kurzschlussfest.The maximum current I 0 is monitored by the function block 66. This function block only then sends a control or release signal to the AND gate 69 if the output current remains below the predetermined threshold I 0 . A short circuit on the secondary side has the consequence here that the output current rises to this maximum value. The short circuit is to be distinguished from sudden load changes by means of a suitable current notification method. Its input signal refers Funktions¬ the block 66 by the function block 65 - "since the integral of the secondary current i s over t from the time mean value of the output current corresponding to the circuit is short-circuit proof now..
Der Funktionsblock 67 überwacht die Ausgangsspannung Uo der Sekundärsei¬ te 63 des Sperrwandlers 61. Sein Freigabe-Steuersignal gibt er an das UND-Tor 69, wenn die vorgegebene Grosse unterschritten wird. Der zeitli¬ che Verlauf von is ist ja gegeben durchThe function block 67 monitors the output voltage Uo of the secondary side 63 of the flyback converter 61. It outputs its release control signal to the AND gate 69 if the predetermined size is undershot. The time course of i s is given by
die ÜUQ,the ÜUQ,
5 dt Ls5 dt Ls
Je höher Uo, desto schneller fällt is ab. Das würde im Leerlauf - bei unbelastetem Ausgang des Sperrwandlers 61 - zu unbegrenztem Ansteigen der Ausgangsspannung U0 führen, da ja primärseitig, wie gezeigt, immer die grösstmögliche Energie pro Leitphase des Transistors 4 übertragen wird. Der Funktionsblock 67 gibt das UND-Tor 69 also nur dann f ei, wennThe higher Uo, the faster it falls. This would lead to an unlimited increase in the output voltage U 0 when the output of the flyback converter 61 is idle, since the greatest possible energy per conducting phase of the transistor 4 is always transmitted on the primary side, as shown. The function block 67 therefore only releases the AND gate 69 if
U0^uosoll-U 0 ^ u osoll-
Da sowohl im Leerlauf als auch bei Kurzschluss die sekundärseitige Leistung sehr klein wird, würde dies die Schaltfrequenz des TransistorsSince the secondary-side power becomes very small both in open circuit and in the event of a short circuit, this would be the switching frequency of the transistor
4 sehr stark sinken lassen. Um dies zu verhindern, wird die Vergleichs- schwelle, die im Funktionsblock 64 die Grosse des Spannungs-Zeitinte- grals begrenzt, von einem weiteren Funktionsblock 68 beeinflusst. In Abhängigkeit der Pausenlänge taus wird die Schwelle für4 let it sink very sharply. To prevent this, the comparison threshold, which limits the size of the voltage-time integral in function block 64, is influenced by a further function block 68. Depending on the pause length t a us, the threshold for
c fUεdt = ipmaxc fUεdt = ipmax
gesenkt, so dass die nächste Leitphase tein verkürzt wird. Als Folge davon wird auch die Pausenlänge verkürzt, da - wegen der kleineren über- tragenen Energie - auch die Schwellen der Funktionsblöcke 65,66,67 eher erreicht sind: Die Frequenz bleibt sowohl bei Kurzschluss als auch im Leerlauf oberhalb einer durch den Funktionsblock 68 bestimmten Mindest¬ frequenz.lowered so that the next lead phase tein is shortened. As a result, the length of the break is also shortened, because - due to the smaller transmitted energy - the thresholds of the function blocks 65, 66, 67 are also closer The frequency remains above a minimum frequency determined by the function block 68, both in the event of a short circuit and when idling.
Die Fig. 2 zeigt eine erfindungsgemässe Erweiterung des Verfahrens ge- äss Fig. 1 durch drei weitere Funktionsblöcke 71,72,73. Der Funktions¬ block 71 überwacht die Eingangsspannung U auf Ueberschreiten eines vor¬ gegebenen Höchstwertes; der Funktionsblock 72 sperrt, wenn U einen Min¬ destwert unterschreitet; der Funktionsblock 73 schliesslich dient zur Fernbedienung und gestattet, den bistabilen Schalter 70 in der Stellung zu halten, in der der Transistor 4 sperrt.FIG. 2 shows an expansion of the method according to FIG. 1 according to the invention by three further function blocks 71, 72, 73. The function block 71 monitors the input voltage U for exceeding a predetermined maximum value; function block 72 blocks when U falls below a minimum value; Finally, the function block 73 is used for remote control and allows the bistable switch 70 to be held in the position in which the transistor 4 blocks.
In Fig. 5 ist ein erfindungsgemässer Sperrwandler dargestellt, mit wel¬ chem das erfindungsgemässe Verfahren durchgeführt wird. Ein Sperrwand- 1er, welcher demjenigen von Fig. 4 entspricht, ist ergänzt durch einen Messwiderstand 9 und einen Spannungsteiler, bestehend aus Widerständen 27,28, welche die Ausgangsspannung Uo teilen. Die Teilspannung UoR wird einem Komparator 29 zugeführt, der sie mit einer Referenzspannung Upef vergleicht. Ist U0R -≤- Uref, so wird der Ausgang des Komparators 29 hochgesetzt, und speist einen Eingang 30 eines UND-Tores 18. Der Kompa¬ rator 29 ist das dem Funktionsblock 67 entsprechende Schaltelement; das UND-Tor 18 entspricht dem UND-Tor 69 aus Fig. 1 und 2. Der Sekundärstrom is erzeugt über dem Messwiderstand 9 einen Spannungs¬ abfall URS» der in einem Komparator 20 mit einer kleinen Schwellenspan- nung URsmι-n verglichen wird. Wenn URs-≤URSmin ^ r<^ c'er Ausgang des Kom¬ parators 20 hochgesetzt und steuert damit einen weiteren Eingang 19 des UND-Tores 18. Die Schwelle URSmin wird erreicht, wenn der Transformator 2 hinreichend de agnetisiert ist, um von der Primärwicklung 1 neu magne- tisiert zu werden. Damit wird vermieden, dass der Kern des Transforma- tors 2 in Sättigung gerät.5 shows a flyback converter according to the invention, with which the method according to the invention is carried out. A barrier wall 1er, which corresponds to that of FIG. 4, is supplemented by a measuring resistor 9 and a voltage divider, consisting of resistors 27, 28, which divide the output voltage Uo. The partial voltage UoR is fed to a comparator 29, which compares it with a reference voltage Upef. If U 0 R -≤- U re f, the output of the comparator 29 is raised and feeds an input 30 of an AND gate 18. The comparator 29 is the switching element corresponding to the function block 67; ., the AND gate 18 corresponds to the AND gate 69 of Figures 1 and 2. The secondary current i s produced across the sense resistor 9 a waste Spannungs¬ URS "in a comparator 20 with a small voltage Schwellenspan- URs mι - is compared to n . If URs-≤URSmin ^ r < ^ c ' he output of the comparator 20 is raised and thus controls a further input 19 of the AND gate 18. The threshold URSmin is reached when the transformer 2 is sufficiently de-magnetized to be from the Primary winding 1 to be re-magnetized. This prevents the core of the transformer 2 from becoming saturated.
Die Spannung URS liegt gleichzeitig an einem Widerstand 33, der zusammen mit einem Kondensator 34 ein RC-Glied bildet. Die Zeitkonstante dieses RC-Gliedes ist gross gegenüber der zu erwartenden Periodenlänge der Schaltfrequenz. Dadurch erscheint am Signaleingang eines weiteren Kompa- rators 31 der nur um kleine Werte schwankende zeitliche Mittelwert von V is. Die Vergleichsspannung Uι0 ist so gewählt, dass der Ausgang des Kom¬ parators 31 nur hochgesetzt wird, falls URS<UIO. Ist diese Bedingung nicht erfüllt - was bei Kurzschluss zutrifft, so bleibt das UND-Tor 18 gesperrt, da der Komparator 31 auf einen weiteren Eingang 32 des UND-The voltage URS is simultaneously applied to a resistor 33 which, together with a capacitor 34, forms an RC element. The time constant of this RC element is large compared to the expected length of the switching frequency. As a result, the time average of only fluctuating around small values appears at the signal input of a further comparator 31 V i s . The comparison voltage Uι 0 is the output of the comparator is Kom ¬ 31 is only set high so chosen if URS <U IO. If this condition is not met - which is the case in the event of a short circuit, the AND gate 18 remains blocked since the comparator 31 connects to a further input 32 of the AND
5 Tores gelegt ist. Der Komparator 20 entspricht dem Funktionsblock 65, der Komparator 31 zusammen mit dem RC-Glied 33,34 bildet den Funktions¬ block 66.5 goals. The comparator 20 corresponds to the function block 65, the comparator 31 together with the RC element 33, 34 forms the function block 66.
Der Funktionsblock 64, in Fig. 5 (gestrichelt umrandet) enthält einen Komparator 13, der seine Vergleichsspanπung vom Funktionsblock 68Function block 64, shown in FIG. 5 (outlined with dashed lines), contains a comparator 13 which compares its voltage from function block 68
10 (ebenfalls gestrichelt umrandet) erhält.10 (also shown with a dashed border).
Das Eingangssignal des Komparators 13 wird an einem RC-Glied, bestehend aus einem Widerstand 10, der an UE liegt, und einem Kondensator 11, ge¬ wonnen. Ein Transistor 12, sperrend während der Zeit te-jn des Transis¬ tors 4, schliesst den Kondensator kurz während der Zeit taus. Der Span-The input signal of the comparator 13 is obtained on an RC element consisting of a resistor 10, which is connected to the UE, and a capacitor 11. A transistor 12, blocking during the time t e -j n Transis¬ of the gate 4, closes the short capacitor during the time t out. The chip
T5 nungsverlauf am Kondensator 11 ist also, sofern RC^tejn, linear und proportional zum Verlauf von ip, somit auch proportional zu The course of the voltage on the capacitor 11 is thus, provided that RC ^ t e j n , linear and proportional to the course of ip, thus also proportional to
**
Ein weiteres RC-Glied, aus einem Widerstand 47 und einem Kondensator 46, liegt an einer konstanten Spannung U^st^Ref* Der Kondensator 46 wirdAnother RC element, consisting of a resistor 47 and a capacitor 46, is connected to a constant voltage U ^ st ^ Ref *
20 kurzgeschlossen durch einen Transistor 48, der aber zeitlich synchron mit dem Transistor 4 arbeitet. Die Spannung am Kondensator 46 bildet das Eingangssignal eines Komparators 49; dessen Vergleichsspaπnung ist U ef. Während te-jn leitet der Transistor 48, der Kondensator 46 ist also kurz¬ geschlossen; der Ausgang des Komparators 49 liegt hoch. Während taus 5 sperrt der Transistor 48. Der Kondensator 46 lädt sich auf und kann, bei zu langem taus> die Vergleichsspannung U ef erreichen, dann schaltet der Komparator 49 und sein Ausgang liegt tief. Der Komparator 49, der bei¬ spielsweise mit einem open-collector-Ausgang versehen ist, entlädt dann einen weiteren Kondensator 51 mit der Zeitkonstanten, die durch die Kom- 0 bination von zwei Widerständen 50,52 und dem Kondensator 51 gegeben ist, auf die Spannung, die durch URef, die am Widerstand 52 anliegt, und das Teilungsverhältnis der Widerstände 50,52 gegeben ist. Diese so bestimmte Spannung dient als Vergleichsspannung für den Komparator 13. Ist die Pause taus nocn kurz genug, so bleibt der open-collector-Ausgang des 5 Komparators 49 inaktiv, und am Komparator 13 liegt über den Widerstand 52 die volle Referenzspannung. Dies entspricht dem Betrieb bei maximaler Spannungs-Zeitfläche.Je länger also die Zeit taus dauert, desto tiefer liegt die Vergleichsspannung für den Komparator 13. Daraus ergibt sich eine Verkürzung.der nachfolgenden Integrationszeit und als Folge davon auch eine Verkürzung der Pause.Durch Wahl des Widerstandes 47 und des Kondensators 46 wird so die Schaltfrequenz in vergleichsweise engen Grenzen gehalten werden, wobei das Tastverhältnis tein/taus sehr klein werden kann. Die genannten Schaltelemente 46 bis 52 bilden zusammen den Funktionsblock 68 ge äss Fig. 1 und 2. Der Komparator 13 wirkt auf einen Einzelpulsgeber 14, der sein Ausgangs¬ signal gleichzeitig an ein Flip Flop 15 und einen Inverter 16 übermit¬ telt. Das Flip-Flop 15 entspricht dem bistabilen Schalter 70 von Fig. 1 und 2. Der Puls vom Einzelpulsgeber 14 signalisiert das Ende der Phase tein uπ wird auf den Rücksetzeingang R des Flip-Flops 15 gelegt. Da- durch wird dessen Ausgang Q" hochgesetzt: Die Phase taus beginnt.20 short-circuited by a transistor 48, but which operates in time with the transistor 4. The voltage on the capacitor 46 forms the input signal of a comparator 49; its reference voltage is U e f. During t e -j n the transistor 48 conducts, the capacitor 46 is therefore short-circuited; the output of the comparator 49 is high. While t of 5 blocks the transistor 48. The capacitor 46 charges up, and may, in too long a t us> the comparison voltage U e f reach, the comparator switches 49 and its output is low. The comparator 49, which is provided, for example, with an open collector output, then discharges a further capacitor 51 with the time constant given by the combination of two resistors 50, 52 and the capacitor 51 onto which Voltage, which is given by UR e f, which is present at resistor 52, and the division ratio of resistors 50, 52. This voltage, which is determined in this way, serves as a comparison voltage for the comparator 13. If the pause is a thousand short enough, the open collector output of the 5 comparator 49 remains inactive and the comparator 13 is connected to the resistor 52 the full reference voltage. This corresponds to the operation at maximum voltage-time area. The longer the time, thousand, the lower the comparison voltage for the comparator 13. This results in a shortening . the subsequent integration time and, as a result, a shortening of the pause. By selecting the resistor 47 and the capacitor 46, the switching frequency is kept within comparatively narrow limits, and the pulse duty factor tein / thousand can become very small. The above-mentioned switching elements 46 to 52 together form the functional block 68 according to FIGS. 1 and 2. The comparator 13 acts on an individual pulse generator 14, which simultaneously transmits its output signal to a flip-flop 15 and an inverter 16. The flip-flop 15 corresponds to the bistable switch 70 of FIGS. 1 and 2. The pulse from the individual pulse generator 14 signals the end of the phase t e in uπ is applied to the reset input R of the flip-flop 15. As a result, its output Q "is increased : phase thousand begins.
Die in den Funktionsblöcken 64, 68 enthaltenen Schaltelemente stellen also einen Frequenzregelkreis dar, der im Vergleich zur Schaltfrequenz des Sperrwandlers langsam regelt.The switching elements contained in the function blocks 64, 68 thus represent a frequency control loop which regulates slowly in comparison to the switching frequency of the flyback converter.
Am UND-Tor 18 liegen die Ausgangs-Signale des Inverters 16 und der Kom- paratoren 20,29,31. Wird zunächst von zwei weiteren Komparatoren 53,55 und einem Inverter 58 abgesehen, so wird der Ausgang des UND-Tores 18 hoch gesetzt, wenn die genannten Komparatoren 20,29,31 ebenfalls hoch¬ gesetzte Ausgänge haben. Der Ausgang des Inverters 16, der auf einen Eingang 17 des UND-Tores 18 wirkt, ist dauernd hoch, mit Ausnahme wäh- rend des Pulses vom Einzelpulsgeber 14. Dadurch wird das gleichzeitige Anliegen von Setz- und Rücksetzbefehlen am Flip-Flop 15 verhindert und eine minimale Dauer von taus» die der Pulslänge des Einzelpulsgebers 14 entspricht, definiert.Das UND-Tor 18, das auf den mit S bezeichneten Setz-Eingang des Flip-Flops 15 wirkt, startet damit die Phase tein, setzt den Ausgang Q des Flip-Flops 15 hoch und den Ausgang Q tief.The output signals of the inverter 16 and the comparators 20, 29, 31 are located at the AND gate 18. If two further comparators 53, 55 and an inverter 58 are initially disregarded, the output of the AND gate 18 is set high when the comparators 20, 29, 31 mentioned also have outputs which are set high. The output of the inverter 16, which acts on an input 17 of the AND gate 18, is constantly high, with the exception of the pulse from the individual pulse generator 14. This prevents the simultaneous application of set and reset commands to the flip-flop 15 and defines a minimum duration of t a us »which corresponds to the pulse length of the individual pulse generator 14. The AND gate 18, which acts on the set input of the flip-flop 15 labeled S, thus starts the phase tein, sets the output Q. of the flip-flop 15 high and the output Q low.
Die Komparatoren 53,55 dienen zur Ueberwachung der Eingangsspannung U des Sperrwandlers, die deren Eingangssignal über zwei Spannungsteiler 74,75 liefert. Der Ausgang des Komparators 53 wird tief gesetzt, wenn seine Eingangsspannung grösser wird als die gesetzte Schwelle; der Aus- gang des Komparators 55 wird tief gesetzt, wenn die minimale Eingangs- srjrannung U £ di e gesetzte Schwel l e unterschreitet. Damit wi rd ei ne weitere Phase- te n verhindert .The comparators 53, 55 are used to monitor the input voltage U of the flyback converter, which supplies its input signal via two voltage dividers 74, 75. The output of comparator 53 is set low when its input voltage becomes greater than the set threshold; the output of comparator 55 is set low when the minimum input The voltage falls below the set threshold. So wi rd t ei ne additional phase en prevented.
Der Inverter 58, dessen Ausgang normalerweise hoch liegt, dient zum Fernsteuern des erfindungsgemässen Sperrwandlers. Die Komparatoren 53,55 und der Inverter 58 wirken auf die Eingänge 54, 56, 57 des UND-Tores 18.The inverter 58, the output of which is normally high, is used for remote control of the flyback converter according to the invention. The comparators 53, 55 and the inverter 58 act on the inputs 54, 56, 57 of the AND gate 18.
In vielen Fällen ist es notwendig, die Sekundärseite des Sperrwandlers von der Primärseite galvanisch zu trennen. Es ist erfindungsgemäss, bei¬ spielsweise die SignalVerbindungen der Komparatoren 20,29,31 und des In- verters 58 mit dem UND-Tor 18 durch Koppelele ente, beispielsweise Opto¬ koppler zu ersetzen. Es ist ferner im Erfindungsgedanken mitenthalten, das Signal U S, das durch Spannungsabfall am Messwiderstand 9 gewonnen wird, durch einen Stromwandler 21 zu ersetzen, der in Fig. 6 gezeigt ist. Der Strom is speist den Stromwandler 21, dessen Sekundärstrom durch eine Diode 22 und einen Messwiderstand 23 fliesst. Der Spannungsabfall über dem Messwiderstand 23, ist dann das Signal URS, das behandelt wird, wie zu Fig. 5 gesagt. Auch mit der Lösung nach Fig. 6 ist Netztrennung d.h. galvanische Trennung von Primär- und Sekundärseite bewirkt. Immer im Erfindungsgedanken enthalten ist auch eine Kombination von optischer Signalkoppelung - beispielsweise des Ausgangssignals des Komparators 29 - mit potentialfreier Nachbildung von URS gemäss Fig. 6. Andererseits kann mit der in Fig. 7 gezeigten Lösung gleichzeitig das Signal für die Komparatoren 13, 20, 29 und 31 gewonnen werden. Der Transformator 2 gemäss Fig. 5 trägt eine dritte Wicklung 24. In der Zeit teι-n wird ein Kondensator 26, der zusammen mit einem Widerstand 25 ein RC-Glied bildet, aufgeladen, die Spannung Uc steigt linear an, voraus¬ gesetzt R-C^tein. In der Zeit taus findet Ent- bzw. Umladen des Kon¬ densators 26 statt, die Spannung fällt linear ab. Der Spannungsanstieg wird vom Komparator 13 verarbeitet, der Abfall vom Komparator 20, bzw. dem Komparator 31. Die Rückschlagspannung der Wicklung 24 kann über eine nicht gezeichnete Diode gleichgerichtet und in bekannter Art mittels eines Siebkondensators gesiebt werden. Man erhält dann an diesem Siebkondensator ein Abbild der Ausgangsspannung U0, das zur Spannungsregelung dem Komparator 29 zugeführt werden kann. Damit ist ersichtlich, dass die Funktionsblöcke 64 bis 68 sowohl primär als auch sekundär, oder auch gemischt angeordnet werden können.In many cases it is necessary to electrically isolate the secondary side of the flyback converter from the primary side. It is in accordance with the invention, for example, to replace the signal connections of the comparators 20, 29, 31 and the inverter 58 with the AND gate 18 by coupling elements, for example opto-couplers. It is also included in the inventive concept to replace the signal US, which is obtained by voltage drop across the measuring resistor 9, with a current transformer 21, which is shown in FIG. 6. The current i s feeds the current transformer 21, the secondary current of which flows through a diode 22 and a measuring resistor 23. The voltage drop across the measuring resistor 23 is then the signal URS, which is treated as said for FIG. 5. 6 is also network isolation, ie galvanic isolation of the primary and secondary side. Also always included in the inventive concept is a combination of optical signal coupling - for example the output signal of the comparator 29 - with potential-free simulation of URS according to FIG. 6. On the other hand, the signal for the comparators 13, 20, 29 can be used simultaneously with the solution shown in FIG. 7 and 31 can be won. 5 carries a third winding 24. In the time t e - n , a capacitor 26, which forms an RC element together with a resistor 25, is charged, the voltage U c increases linearly, provided that RC ^ t a . The capacitor 26 is discharged or reloaded in the time t off , and the voltage drops linearly. The voltage rise is processed by the comparator 13, the drop by the comparator 20 or the comparator 31. The reverse voltage of the winding 24 can be rectified via a diode (not shown) and can be screened in a known manner by means of a filter capacitor. An image of the output voltage U 0 is then obtained on this filter capacitor, which can be supplied to the comparator 29 for voltage regulation. It can be seen that the function blocks 64 to 68 are both primary and can be arranged secondary or mixed.
Ist der erfindungsgemässe Schaltregler mit mehreren Ausgängen versehen, so kann jeder einzelne Ausgang, oder mehrere gemeinsam, hinsichtlich Kurzschluss oder einfach Ueberschreitung des Grenzstromes I0 überwacht werden. Solche Vorrichtungen sind in Fig. 8a,b gezeichnet. Stellvertre¬ tend für mehrere Ausgänge sind hier deren zwei vorgesehen. In Fig. 8a ist die Sekundärwicklung 5 aus Fig. 5 aufgeteilt in zwei Teilwicklungen 35,36,. die je über eine Diode 37,38 auf einen Kondensator 39,40 arbei¬ ten. In- Serie zu den Teilwicklungen 35,36 ist ein Widerstand 41 geschal- tet, der somit die Summe der Ausgangsströme überwacht und dem Messwider¬ stand 9 aus Fig. 5 entspricht. Voraussetzung für das Funktionieren der Ueberwachung ist hier, dass die Verbraucher beide gegen Masse arbeiten. Eine Variante hierzu zeigt Fig. 8b. Hier verfügt jeder Ausgangskreis über eine einzeln überwachte Sekundärwicklung 42,43. Demzufolge sind auch zwei Messwiderstände 44,45 vorhanden.If the switching regulator according to the invention is provided with several outputs, each individual output, or several together, can be monitored for short-circuiting or simply exceeding the limit current I 0 . Such devices are shown in Fig. 8a, b. Representing several outputs, two of them are provided here. 8a, the secondary winding 5 from FIG. 5 is divided into two partial windings 35, 36,. which each work via a diode 37, 38 on a capacitor 39, 40. A resistor 41 is connected in series with the partial windings 35, 36, which thus monitors the sum of the output currents and the measuring resistor 9 from FIG 5 corresponds to. A prerequisite for the functioning of the monitoring is that the consumers both work against ground. A variant of this is shown in Fig. 8b. Here each output circuit has an individually monitored secondary winding 42.43. As a result, there are also two measuring resistors 44, 45.
Werden beide Kreise miteinander überwacht, so geschieht das mit der in Fig. 5 gezeigten Schaltung. Die Variante "von Fig. 8b bedingt dann Ver¬ doppelung der durch die Komparatoren 20,31 aus Fig. 5 gebildeten Regel- Schaltung. If both circuits are monitored with one another, this is done with the circuit shown in FIG. 5. The variant " of FIG. 8b then causes the control circuit formed by the comparators 20, 31 from FIG. 5 to be doubled.

Claims

Patentansprüche Claims
T. Verfahren zum Betrieb eines freischwingenden Sperrwandlers,dadurch gekennzeichnet, dass Ueberwachung und Steuerung der Spannungen Ströme und der Schaltfrequenz in mehrere Funktionsblöcke (64, 65, 66, 67, 68) aufgeteilt ist,T. Method for operating a free-running flyback converter, characterized in that monitoring and control of the voltages, currents and the switching frequency is divided into several function blocks (64, 65, 66, 67, 68),
- wobei der Funktionsblock (65) die Demagnetisierung der Sekundärwick¬ lung (5) des Transformators (2) überwacht und bei Unterschreiten des Schwellenwertes einer Schwelleπspannuπg ein Freigabesignal abgibt, - wobei der Funktionsblock (66) den Höchstwert des gemittelten Sekundär¬ stromes des Transformators (2) überwacht und ein Freigabesignal abgibt, solange dieser Höchstwert unterschritten ist.- The function block (65) monitors the demagnetization of the secondary winding (5) of the transformer (2) and emits an enable signal when the threshold voltage falls below a threshold voltage, - the function block (66) shows the maximum value of the average secondary current of the transformer ( 2) monitored and emits an enable signal as long as this maximum is not reached.
- wobei der Funktionsblock (67) die Ausgangsspannung des Sperrwandlers überwacht und ein Freigabesignal abgibt, solange diese Ausgangsspannung einen vorgegebenen Höchstwert nicht überschreitet,- The function block (67) monitors the output voltage of the flyback converter and emits an enable signal as long as this output voltage does not exceed a predetermined maximum value,
- wo ferner die Freigabesignale der Funktionsblöcke (65,66,67) als Eiπ- gangssignale eines UND-Tores (69) dienen, das seinerseits einen bista¬ bilen Schalter (70) so steuert, dass er die Eingangsspannung des Sperr¬ wandlers mit der Primärwicklung (61) des Schaltreglers verbindet, - wo der Funktionsblock (64) das Spannungszeitintegral der Eingangs¬ spannung des Sperrwandlers bildet, dessen vorgegebene Grosse durch den Funktionsblock (68) nach Massgabe der Zeitspanne gesenkt wird, in der die Eingangsspannuπg des Sperrwandlers von der Primärwicklung (1) ge¬ trennt ist, - wo der Funktionsblock (64) nach Erreichen der vorgegebenen Grosse des- Where also the enable signals of the function blocks (65, 66, 67) serve as input signals of an AND gate (69), which in turn controls a bistable switch (70) in such a way that it controls the input voltage of the flyback converter with the Primary winding (61) of the switching regulator connects - where the function block (64) forms the voltage-time integral of the input voltage of the flyback converter, the predetermined size of which is reduced by the function block (68) in accordance with the time period in which the input voltage of the flyback converter from the primary winding (1) is separated, - where the function block (64) after reaching the predetermined size of the
Spannungszeitintegrals ein Steuersignal an den bistabilen Schalter (70) abgibt und diesen zurücksetzt.Voltage time integral outputs a control signal to the bistable switch (70) and resets it.
2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass durch zwei weitere Funktionsblöcke (71, 72) die Eingangsspannung des Sperr¬ wandlers überwacht wird, wobei der Funktionsblock (7T) solange ein Frei¬ gabesignal abgibt,, als ein vorgegebener Höchstwert der Eingangsspannung nicht überschritten wird, und der Funktionsblock (72) solange ein Frei¬ gabesignal abgibt, als ein vorgegebener Mindestwert nicht unterschritten wird, wobei die Ausgangssignale der Funktionsblöcke (71, 72) ebenfalls auf das UND-Tor (69) wirken.2. The method according to claim 1, characterized in that the input voltage of the flyback converter is monitored by two further function blocks (71, 72), the function block (7T) emitting a release signal as long as a predetermined maximum value of the input voltage is not is exceeded, and the function block (72) emits a release signal as long as it does not fall below a predetermined minimum value, the output signals of the function blocks (71, 72) likewise act on the AND gate (69).
3. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass mittels eines weiteren Funktionsblockes (73) der Schaltregler fernbe- dient ein- und ausgeschaltet wird, wobei das Ausgangssignal des Funk¬ tionsblockes (73') ebenfalls auf das UND-Tor (69) wirkt.3. The method according to claim 1 or 2, characterized in that the switching controller is remotely switched on and off by means of a further function block (73), the output signal of the function block (73 ' ) also being applied to the AND gate (69 ) works.
4. Freischwingender Sperrwandler zur Ausführung des Verfahrens gemäss Patentanspruch 1 bis 3, mit einem Transformator (2), der eine Primär- " wicklung (1) und mindestens eine Sekundärwicklung (5,24,42,43) aufweist, mit einem Kondensator (3) auf der Primärseite, einer Diode (6), einem Kondensator (7) auf der Sekundärseite und einem Transistor (4), um die Eingangsspannung ein- und auszuschalten, dadurch gekennzeichnet, dass4. Free-floating flyback converter for carrying out the method according to claim 1 to 3, with a transformer (2) having a primary " winding (1) and at least one secondary winding (5,24,42,43) with a capacitor (3rd ) on the primary side, a diode (6), a capacitor (7) on the secondary side and a transistor (4) to switch the input voltage on and off, characterized in that
- der Funktionsblock (65), der den Strom der Sekundärwicklung (5) über- wacht, besteht aus einem Komparator (20), dessen Eingangssignal der- The function block (65), which monitors the current of the secondary winding (5), consists of a comparator (20), the input signal of which
Spannungsabfall eines Messwiderstandes (9) ist, durch welchen der Sekun- därstrom fliesst, und "dessen Referenzspannung die Schaltschwelle URS in festlegt, wobei die Ausgangsspannung des Komparators (20) hoch liegt, wenn der Spannungsabfall über dem 'Messwiderstand die Referenzspannung URSmin erreicht oder unterschreitet,Voltage drop of a measuring resistor (9), flows through which the secondary därstrom, and "its reference voltage, the switching threshold URS sets in, with the output voltage of the comparator (20) is high when the voltage drop across the 'measuring resistor reaches the reference voltage URSmin or falls below ,
- der Funktionsblock (66), der den Ausgangsstrom überwacht, aus einem Komparator (31) besteht, dessen Eingangssignal der über ein RC-Glied, bestehend aus einem Widerstand ( 33) und einem Kondensator (34), gemit- telte Spannungsabfall über dem genannten Messwiderstand (9) bildet, und dessen Referenzspannung dem maximalen mittleren Ausgangsstrom ent¬ spricht, wobei die Eingänge der Komparatoren (20) und (31) durch den Widerstand (33) verbunden sind, und der Eingang des Komparators (31) über den Kondensator (34) an Spannungsbezugspunkt gelegt ist, und die Ausgangsspannung des Komparators (31) hoch liegt, wenn die zwischen dem Widerstand (33) und dem Kondensator (34) liegende Spannung die Referenzspannung des Komparators (31) erreicht oder unterschreitet, - der Funktionsblock (29), der die Ausgangsspannung U0 überwacht, be¬ steht aus einem Komparator (29), dessen Eingangssignal von einem Span¬ nungsteiler, bestehend aus Widerständen (27,28), geliefert wird, die von der Ausgangsspannung U0 gespeist sind, und dessen Referenzspannung diese Ausgangsspannung festlegt, wobei die Ausgangsspannung des Komparators (29) hoch liegt, wenn die am genannten Spannungsteiler (27,28) abgegrif¬ fene Spannung die Referenzspannung des Komparators (29) erreicht oder unterschreitet, - die Ausgänge der Komparatoren (20,29,31) zusammen mit dem Ausgang ei¬ nes Inverters (16) mit den Eingängen (19,30,32,17) eines UND-Tores (18) verbunden sind, dessen Ausgangsspannung hoch liegt, wenn alle Eingangs¬ spannungen hoch liegen, wobei der Ausgang des UND-Tores (18) auf den Setz-Eingang (S) eines Flip-Flops (15) gelegt ist, - der Rücksetz-Eingang (R) des Flip-Flops (15) von einem Einzelpulsgeber (14) gespeist wird und zugleich mit dem Eingang des Inverters (16) ver¬ bunden ist,- The function block (66), which monitors the output current, consists of a comparator (31), whose input signal is the voltage drop across the above-mentioned, which is determined by an RC element consisting of a resistor (33) and a capacitor (34) Measuring resistor (9) forms, and its reference voltage corresponds to the maximum average output current, the inputs of the comparators (20) and (31) being connected by the resistor (33), and the input of the comparator (31) via the capacitor ( 34) is connected to the voltage reference point and the output voltage of the comparator (31) is high when the voltage between the resistor (33) and the capacitor (34) reaches or falls below the reference voltage of the comparator (31), - the functional block (29 ), which monitors the output voltage U 0 , consists of a comparator (29), the input signal of which is supplied by a voltage divider consisting of resistors (27, 28), which is supplied by the output voltage U 0 are fed, and its reference voltage this The output voltage of the comparator (29) is high when the voltage tapped at the voltage divider (27, 28) reaches or falls below the reference voltage of the comparator (29), - the outputs of the comparators (20, 29, 31) ) are connected together with the output of an inverter (16) to the inputs (19, 30, 32, 17) of an AND gate (18), the output voltage of which is high when all input voltages are high, the output the AND gate (18) is placed on the set input (S) of a flip-flop (15), - the reset input (R) of the flip-flop (15) is fed by a single pulse generator (14) and at the same time connected to the input of the inverter (16),
- der Funktionsblock (64) aus einem Komparator (13), einem RC-Glied - bestehend aus einem Widerstand (10) und einem Kondensator (11) - und einem Transistor (12) gebildet ist, wobei der Signaleingang des Kompa- • rators (13) über den Widerstand (10) von der Eingangsspanπung U des Sperrwandlers gespeist wird- und zugleich sowohl über den Kondensator (11) als auch - parallel dazu - über den Transistor (12) mit dem Span¬ nungsbezugspunkt verbunden ist, wobei der Transistor (12) von dem mit Q bezeichneten Ausgang des Flip-Flops (15) gesteuert wird, und die Referenzspannung des Komparators (13) vom Ausgang des Funktionsblocks (68) geliefert wird,- the function block (64) of a comparator (13), an RC element - is formed and a transistor (12), wherein the signal input of the compati- • rators (- consisting of a resistor (10) and a capacitor (11) 13) is fed via the resistor (10) from the input voltage U of the flyback converter - and at the same time is connected to the voltage reference point both via the capacitor (11) and - in parallel - via the transistor (12), the transistor ( 12) is controlled by the output of the flip-flop (15) designated by Q, and the reference voltage of the comparator (13) is supplied by the output of the function block (68),
- der Funktionsblock (68) besteht aus einem Komparator (49), dessen Ausgang mit einer open-collector-Schaltung versehen ist, die ihren Strom von einem Widerstand (50) bezieht, der über einen weiteren Widerstand (52) an der Referenzspannung des Komparators (49) liegt und über einen Kondensator (51) mit dem Spannungsbezugspunkt verbunden ist, wo der Punkt, an dem die Widerstände (50,52) und der Kondensator (51) miteinander verbunden sind, mit dem Eingang des Komparators (13) verbunden ist,- The function block (68) consists of a comparator (49), the output of which is provided with an open collector circuit which draws its current from a resistor (50), which via a further resistor (52) on the reference voltage of the comparator (49) and is connected via a capacitor (51) to the voltage reference point, where the point at which the resistors (50, 52) and the capacitor (51) are connected to one another is connected to the input of the comparator (13) ,
- der Signaleingang des Komparators (49) über einen Widerstand (47) an einer konstanten Spannung liegt, die höher ist, als die Referenzspannung des Komparators (49), und der Eingang sowohl über einen Kondensator (46) als auch über einen Transistor (48) mit dem Spannungsbezugspunkt verbun- den ist, wobei der Transistor (48) vom mit Q bezeichneten 'Ausgange des Flip-Flops (15) gesteuert wird, der auch den Transistor (4) steuert, welcher die Primärwicklung (1) des Sperrwandlers mit der Eingangsspan¬ nung U E verbindet,- The signal input of the comparator (49) via a resistor (47) is at a constant voltage which is higher than the reference voltage of the comparator (49), and the input via both a capacitor (46) and a transistor (48 ) is connected to the voltage reference point, the transistor (48) from the 'Q' output of the Flip-flops (15) is controlled, which also controls the transistor (4) which connects the primary winding (1) of the flyback converter to the input voltage UE,
- die Zeitkonstante, gebildet aus dem Widerstände (47) und dem Kondensa- tor (46) grösser ist, als die Ausschaltzeit taaιuιse des Sperrwandlers, die dieser benötigt, um die maximale Energie pro tein zu übertragen,- The time constant formed from the resistors (47) and the capacitor (46) is greater than the switch-off time ta a ι u ι s e of the flyback converter, which it needs to transmit the maximum energy per tein,
- die genannte Zeitkonstante (47,46) und die Spannung Ucst>URef so bemessen sind, dass die Zeit, in der die Spannung am Kondensator (46) den Wert URef erreicht, gleich gross ist wie die Mindestlänge der Zeit taus, die der Sperrwandler benötigt, um die maximale Energie abzugeben, wodurch der Einsatzpunkt der Pausenregulierung gegeben ist.- said time constant (47,46) and the voltage UCST> URef are dimensioned so that the time in which the voltage across the capacitor (46) reaches the value UR e f, is equal to the minimum length of time t off, which the flyback converter needs to deliver the maximum energy, which provides the starting point for the pause regulation.
- der Ausgang des Komparators (49) hoch liegt, wenn die Spannung am Kondensator (46) kleiner ist, als die Referenzspannung des Komparators (49), - der Ausgang des Komparators (13) tief liegt, wenn die Spannung am Kondensator (11) kleiner ist, als die Referenzspannung des Komparators (13),- The output of the comparator (49) is high when the voltage on the capacitor (46) is lower than the reference voltage of the comparator (49), - The output of the comparator (13) is low when the voltage on the capacitor (11) is less than the reference voltage of the comparator (13),
- der Ausgang des Komparators (13), wenn er hoch gesetzt wird, den genannten Einzelpulsgeber (14) ansteuert, welcher dann einen Einzelpuls vorgegebener Länge abgibt und damit das Flip-Flop (15) umsteuert, wodurch die Einschaltzeit te-jn beendet und die Sperrphase oder Pause taus de Transistoren (4, 48) eingeleitet wird.- The output of the comparator (13), when it is set high, controls said single-pulse generator (14), which then emits a single pulse of a predetermined length and thus reverses the flip-flop (15), thereby ending the switch-on time t e -j n and the blocking phase or pause of thousands of transistors (4, 48) is initiated.
5. Freischwingender Sperrwandler nach Patentanspruch 4, dadurch gekennzeichnet, dass zusätzlich zu den genannten Schaltelementen5. Free-running flyback converter according to claim 4, characterized in that in addition to the switching elements mentioned
- ein Komparator (53) vorhanden ist, dessen Eingangssignal die durch einen Spannungsteiler (74) geteilte Eingangsspannung UE des Sperr¬ wandlers ist, und der dieses Eingangssignal mit einer festen Referenz¬ spannung vergleicht, dergestalt, dass sein Ausgang hoch liegt, sofern das Eingangssignal die Referenzspannung nicht überschreitet- A comparator (53) is present, the input signal of which is the input voltage UE of the flyback converter divided by a voltage divider (74), and which compares this input signal with a fixed reference voltage, in such a way that its output is high if the input signal does not exceed the reference voltage
- ein Komparator (55) vorhanden ist, dessen Eingangssignal die durch einen Spannungsteiler (75) geteilte Eingangsspannung U des Sperr¬ wandlers ist, und der dieses Eingangssignal mit einer festen Referenz¬ spannung vergleicht, dergestalt, dass sein Ausgang hoch liegt, sofern das Eingangssignal die Referenzspannung nicht unterschreitet, - ein Inverter (58) vorhanden ist, dessen Eingang von einer ausserhalb des Sperrwandlers liegenden Spannungsquelle gesteuert wird, wobei die Ausgänge der genannten Komparatoren (53,55) und des Inverters (58) auf drei weitere Eingänge (54,56,57) des UND-Tores (18) gelegt sind und diesen Ausgang nur hoch gelegt wird, wenn auch die Eingänge (54,56,57) hoch liegen.- A comparator (55) is present, the input signal of which is the input voltage U of the flyback converter divided by a voltage divider (75), and which compares this input signal with a fixed reference voltage, in such a way that its output is high if the input signal does not fall below the reference voltage, - An inverter (58) is present, the input of which is controlled by a voltage source located outside the flyback converter, the outputs of the comparators (53, 55) and the inverter (58) being connected to three further inputs (54, 56, 57) of the AND gates (18) are set and this output is only set high if the inputs (54,56,57) are high.
6. Freischwingender Sperrwandler nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, dass der Transformator (2) eine einzige Sekundärwicklung (5) und einen Messwiderstand (9) aufweist.6. Free-running flyback converter according to claim 4 or 5, characterized in that the transformer (2) has a single secondary winding (5) and a measuring resistor (9).
7. Freischwingender Sperrwandler nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, dass die Sekundärwicklung (5) des Transformators (2) in zwei TeilWicklungen (35,36) aufgeteilt ist und einen dazu in Reihe geschalteten Messwiderstand (41) aufweist,7. Free-running flyback converter according to claim 4 or 5, characterized in that the secondary winding (5) of the transformer (2) is divided into two partial windings (35, 36) and has a measuring resistor (41) connected in series with it,
8. Freischwingender Sperrwandler nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, dass8. Free-floating flyback converter according to claim 4 or 5, characterized in that
- der Transformator (2) zwei Sekundärwicklungen (42,43) aufweist, und zwei Messwiderstände (44,45) vorhanden sind, wobei der Messwiderstand- The transformer (2) has two secondary windings (42, 43), and two measuring resistors (44, 45) are present, the measuring resistor
(44) in Reihe zur Sekundärwicklung (42) und der Messwiderstand (45) in Reihe zur Sekundärwicklung (43) geschaltet ist,(44) is connected in series with the secondary winding (42) and the measuring resistor (45) is connected in series with the secondary winding (43),
- der Komparator (20), sowie der Komparator (31), und der sie ver¬ knüpfende Widerstand (33) und der Kondensator (34) je doppelt vorhanden sind, wobei das eine Paar von Komparatoren (20,31) von der Spannung am Messwiderstand (44), und das andere Paar von Komparatoren (20,31) von der Spannung am Messwiderstand (45) gespeist werden.- The comparator (20), as well as the comparator (31), and the resistor (33) linking them and the capacitor (34) are each provided twice, the one pair of comparators (20, 31) being dependent on the voltage at Measuring resistor (44), and the other pair of comparators (20, 31) are fed by the voltage at the measuring resistor (45).
9. Freischwingender Sperrwandler nach Patentanspruch 4 oder einem auf Patentanspruch 4 rückbezogenen Patentanspruch, dadurch gekennzeichnet, dass die Eingangssignale mittels galvanischer Verbindungen den Kompa¬ ratoren (20,31,29) zugeführt werden.9. Free-running flyback converter according to claim 4 or a claim referring back to claim 4, characterized in that the input signals are supplied to the comparators (20, 31, 29) by means of galvanic connections.
10. Freischwingender Sperrwandler nach Patentanspruch 4 oder einem der auf Patentanspruch 4 rückbezogenen Patentanspruch, dadurch gekenn- zeichnet, dass die Eingangssignale den Komparatoren (20,31,29) mittels optischer Koppelung zugeführt werden.10. Free-floating flyback converter according to claim 4 or one of the claims referring back to claim 4, characterized in shows that the input signals are fed to the comparators (20, 31, 29) by means of optical coupling.
11. Freischwingender Sperrwandler nach Patentanspruch 5 oder einem der auf Patentanspruch 5 rückbezogenen Patentanspruch, dadurch gekenn¬ zeichnet, dass die Eingangssignale den Komparatoren (20,31,29) mittels optischer Koppelung, den Komparatoren (53,55) und dem Inverter (58) mittels galvanischer Verbindungen zugeführt werden.11. Free-running flyback converter according to claim 5 or one of the claims referring back to claim 5, characterized in that the input signals to the comparators (20, 31, 29) by means of optical coupling, the comparators (53, 55) and the inverter (58) can be supplied by means of galvanic connections.
12. Freischwingender Sperrwandler nach Patentanspruch 5 oder einem der auf Patentanspruch 5 rückbezogenen Patentanspruch dadurch gekennzeich¬ net, dass die Einganssignale den Komparatoren (13,53,55) und dem Inver¬ ter (58) mittels optischer Koppelung, den Komparatoren (20,31,29) hin¬ gegen mittels galvanischer Verbindung zugeführt werden.12. Free-running flyback converter according to claim 5 or one of the claims referring back to claim 5, characterized in that the input signals to the comparators (13, 53, 55) and the inverter (58) by means of optical coupling, the comparators (20, 31 , 29), however, can be supplied by means of a galvanic connection.
13. Freischwingender Sperrwander nach Patentanspruch 4 oder 5 dadurch gekennzeichnet, dass in Reihe zum Transformator (2) ein Stromwandler (21) geschaltet ist, dessen Sekundärkreis eine Diode (22) und einen Messwiderstand (23) enthält, der die Eingangssignale der Komparatoren (20,31) liefert.13. Free-floating barrier hike according to claim 4 or 5, characterized in that a current transformer (21) is connected in series with the transformer (2), the secondary circuit of which contains a diode (22) and a measuring resistor (23) which receives the input signals of the comparators (20 , 31) delivers.
14. Freischwingender Sperrwandler nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, dass der Transformator (2) eine zweite Sekundärwicklung aufweist, die ein aus einem Widerstand (25) und einem Kondensator (26) bestehendes RC-Glied speist, dessen Zeitkonstante gross ist gegenüber der grössten zu erwartenden Periode der Schaltfrequenz, wobei die Span¬ nung über dem Kondensator (26) die Eingangssignale der Komparatoren (20,31) liefert. 14. Free-floating flyback converter according to claim 4 or 5, characterized in that the transformer (2) has a second secondary winding which feeds an RC element consisting of a resistor (25) and a capacitor (26), the time constant of which is large compared to that largest expected period of the switching frequency, the voltage across the capacitor (26) supplying the input signals of the comparators (20, 31).
EP87903679A 1986-07-03 1987-06-18 Process for operating a switching controller and switching controler operating according to this process Withdrawn EP0273926A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH2687/86 1986-07-03
CH268786 1986-07-03

Publications (1)

Publication Number Publication Date
EP0273926A1 true EP0273926A1 (en) 1988-07-13

Family

ID=4239316

Family Applications (1)

Application Number Title Priority Date Filing Date
EP87903679A Withdrawn EP0273926A1 (en) 1986-07-03 1987-06-18 Process for operating a switching controller and switching controler operating according to this process

Country Status (5)

Country Link
US (1) US4864480A (en)
EP (1) EP0273926A1 (en)
JP (1) JPH01500080A (en)
KR (1) KR880701994A (en)
WO (1) WO1988000408A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2048805T3 (en) * 1989-09-29 1994-04-01 Siemens Ag CIRCUIT PROVISION FOR A LOCKING CONVERTER CONNECTION POWER SUPPLY.
US5305192A (en) * 1991-11-01 1994-04-19 Linear Technology Corporation Switching regulator circuit using magnetic flux-sensing
FR2725324B1 (en) * 1994-09-30 1996-12-20 Sgs Thomson Microelectronics CUT-OUT CURRENT REGULATOR
DE19514555A1 (en) * 1995-04-20 1996-10-24 Bettermann Obo Gmbh & Co Kg Circuit arrangement of a charging circuit for a welding capacitor
US5680034A (en) * 1995-09-22 1997-10-21 Toko, Inc. PWM controller for resonant converters
EP1124315B1 (en) 2000-02-11 2007-01-03 Semiconductor Components Industries, LLC Switched mode power supply with programmable pulse skipping mode
JP4729675B2 (en) * 2000-10-13 2011-07-20 エスティー‐エリクソン、ソシエテ、アノニム Switching mode power supply
US20060133115A1 (en) * 2004-12-22 2006-06-22 Phadke Vijay G Adaptive blanking of transformer primary-side feedback winding signals

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1069177A (en) * 1976-07-21 1980-01-01 Gte Lenkurt Electric (Canada) Ltd. Constant current series-switching regulator
DE3363026D1 (en) * 1982-06-14 1986-05-22 Domenic Melcher Circuit for regulation of the output voltage of a dc-dc converter
US4504898A (en) * 1983-06-06 1985-03-12 At&T Bell Laboratories Start-up transient control for a DC-to-DC converter powered by a current-limited source
US4612610A (en) * 1984-03-06 1986-09-16 Hughes Aircraft Company Power supply circuit utilizing transformer winding voltage integration for indirect primary current sensing
US4654771A (en) * 1984-08-07 1987-03-31 Siemens Aktiengesellschaft Switched power supply comprising a free-running flow converter and electrically separated control loop
US4739462A (en) * 1984-12-26 1988-04-19 Hughes Aircraft Company Power supply with noise immune current sensing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8800408A1 *

Also Published As

Publication number Publication date
WO1988000408A1 (en) 1988-01-14
JPH01500080A (en) 1989-01-12
US4864480A (en) 1989-09-05
KR880701994A (en) 1988-11-07

Similar Documents

Publication Publication Date Title
DE60020334T2 (en) DC-DC CONVERTER
DE60101991T2 (en) DC to DC converter
DE19545154C2 (en) Power supply facility
DE69735572T2 (en) DC-DC down-voltage regulator
EP0498917B1 (en) Clock-controlled converter with current limiting
DE60205002T2 (en) DC converter switching power supply
DE10018229B4 (en) Method for regulating the output current and / or the output voltage of a switched-mode power supply
DE4025457A1 (en) READY / OPERATING POWER SUPPLY AND CONTROL CIRCUIT
DE1438633A1 (en) Circuit with controlled rectifiers
EP0170932B1 (en) Circuit arrangement for supplying electrical appliances via a switching-mode controller
DE60001590T2 (en) Switching power supply unit
DE3032034A1 (en) BARRIER SWINGER POWER SUPPLY
DE60112627T2 (en) Switching Power Supply
EP0419728A1 (en) Circuit arrangement for a fixed frequency flyback switching power supply
DE4304694A1 (en)
EP0273926A1 (en) Process for operating a switching controller and switching controler operating according to this process
DE3615901C2 (en)
DE3834959A1 (en) IGNITION REGULATOR WITH CONSTANT RADIO RADIO RATE
DE2063314A1 (en) AC power supply for direct current supply of a consumer
DE2110427A1 (en) Circuit arrangement for outputting a specific output voltage when an input voltage is received
DE4008663C1 (en)
DE2165602C2 (en) Arrangement for generating a high DC output voltage which changes cyclically and in steps at a high frequency
DE3025719A1 (en) INTEGRATABLE CIRCUIT ARRANGEMENT FOR SUPPLY VOLTAGE REGULATION ACCORDING TO THE SWITCHING REGULATOR PRINCIPLE IN TELEVISION DEVICES
DE19830758B4 (en) Switching Power Supply
EP0635171B1 (en) Switched electronic supply unit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19880212

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

17Q First examination report despatched

Effective date: 19900703

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Withdrawal date: 19910315