EP0051531A1 - Appareillage pour la datation précise d'un évènement par rapport à une référence de temps - Google Patents

Appareillage pour la datation précise d'un évènement par rapport à une référence de temps Download PDF

Info

Publication number
EP0051531A1
EP0051531A1 EP81401716A EP81401716A EP0051531A1 EP 0051531 A1 EP0051531 A1 EP 0051531A1 EP 81401716 A EP81401716 A EP 81401716A EP 81401716 A EP81401716 A EP 81401716A EP 0051531 A1 EP0051531 A1 EP 0051531A1
Authority
EP
European Patent Office
Prior art keywords
current
circuit
discharge
integration circuit
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP81401716A
Other languages
German (de)
English (en)
Other versions
EP0051531B1 (fr
Inventor
Michel Geesen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Dassault Electronique SA
Electronique Serge Dassault SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dassault Electronique SA, Electronique Serge Dassault SA filed Critical Dassault Electronique SA
Priority to AT81401716T priority Critical patent/ATE13780T1/de
Publication of EP0051531A1 publication Critical patent/EP0051531A1/fr
Application granted granted Critical
Publication of EP0051531B1 publication Critical patent/EP0051531B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
    • G04F10/105—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time with conversion of the time-intervals
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac

Definitions

  • the subject of the invention is an apparatus for dating an event with respect to clock signals, in particular an event represented by the arrival of a pulse edge at a place provided with a clock.
  • the determination of this time interval is carried out by dating the respective arrival of each of these laser pulses on the satellite using a clock with which the satellite is provided and by measuring the difference between the two corresponding dates. This last measurement can be carried out on the ground using the information retransmitted by the satellite on the dates. respective arrival of the two pulses.
  • the present invention solves this problem and allows dating with very high precision events such as the arrival of a laser pulse on a satellite.
  • the charge signal is composed by the superposition of the first predetermined current and a discharge current, of much smaller amplitude and in the opposite direction to the current grip, which is applied to the integration circuit from the start of the charging period.
  • a discharge current of much smaller amplitude and in the opposite direction to the current grip, which is applied to the integration circuit from the start of the charging period.
  • the first predetermined current is again switched to pass through the first circuit and the discharge current remains applied at least until the end of the discharge period of the integration circuit.
  • the control of this discharge current outside the charge and discharge periods can be effected by means of a switching device which establishes a short circuit at the terminals of the integration device through which the discharge current flows outside. periods of operation of the latter.
  • provision is made to regulate the first predetermined current in order to maintain the current flowing through the first circuit at a constant level at the output of the first switching member to compensate for variations in the electrical characteristics of the latter.
  • this indirectly provides regulation of the level of current at the output of the second switching device in the integration circuit during short periods of operation under load of the latter.
  • a delay circuit is provided for delaying the instant of interruption of the charge (and therefore the start of the discharge) of the integration circuit for a time. at least equal to the time taken by the latter to reach a linear charge regime after the reception of the pulse representative of the event to be dated.
  • the discharge time of the integration circuit provides a measure of the time interval separating the arrival of the event to date from the clock pulse which immediately follows.
  • the discharge duration is preferably read by letting these counting means operate continuously and by reading the instantaneous state of the counter at the beginning and at the end of the discharge period in response to the corresponding signals.
  • the invention is advantageously used for dating laser pulses received by a satellite, in particular for the synchronization of atomic clocks located at separate sites on the ground.
  • the satellite S which can be a "spinned" satellite, that is to say stabilized by rotation, comprises an optical apparatus 21 (FIG. 2) suitable for projecting onto a photoelectric converter 22 a laser brush coming from one and / or the other from a multiplicity of stations P1 , P2, P 3, etc ... each equipped with a clock, for example an atomic clock.
  • a clock for example an atomic clock.
  • the purpose of the installation is to synchronize said clocks by determining the time interval which separates a pulse from one clock from a pulse from another clock, in order to determine the synchronism difference between the clocks.
  • the converter 22 can comprise a photodiode or other single photoelectric cell, as shown, or else a multiplicity of photodiodes, each of which is assigned to a wavelength used by one or more transmitting stations.
  • Each station P emits a laser pulse in a time slot allocated to it, and advantageously benefits from a multiplicity of slots, for example, one hundred, so that the measurement corresponds to an average of measurements.
  • the emissions of laser pulses by each of the stations are dated using their atomic clock and the installation carried by satellite S aims to date the arrival of a laser pulse emitted by a station and the arrival from that issued by another station so that it is possible to know the time interval separating these arrivals and to make on the atomic clocks of one and / or the other station the adjustments required to bring these last in exact synchronism to take account of their offset or to be informed about the value of it.
  • the information on the instant of impact of each laser pulse on the satellite S, instant determined by reference to clock signals available on the satellite is, for this purpose, sent by telemetry each of the stations or, preferably , to a central station C linked by telemetry not only to satellite S but also to the various stations.
  • the optical equipment 21 comprises a reflector for reflecting towards each station the laser brush that it receives from said station.
  • the measurement at each station, for example at said station Pl, of the time interval which separates the instant of emission from the pulse of the echo thus received by reflection provides information on the journey time of l pulse between said station and the satellite.
  • the optical apparatus 21 includes means for directing the laser energy reaching the satellite towards a photodiode 22 through an optic such as a lens not shown.
  • the electrical output 24 of the photodiode 22 is connected through an amplifier-detector 25 to an input CE27 of a flip-flop 28 of type D, the input D29 of which is fixed at a stable level equivalent to a logic level 1 permanently.
  • the flip-flop 28 has a reset input R30 and two outputs, direct and reverse, respectively Q 31 and Q 32.
  • the output Q 31 of the flip-flop 28 is connected, on the one hand, to a control input 35 of a switching circuit 36 capable, in a first condition, of short-circuiting two terminal terminals 37 and 38 and, in a second condition, of interrupting the short circuit between the terminals 37 and 38.
  • the output Q 31 is also connected to the input D40 of a flip-flop 41 of type D, by a link 33.
  • the flip-flop 41 receives on its clock input CE42 output signals from an amplifier 43, itself supplied by a clock circuit 44, operating in the example chosen at a frequency of 15 MHz.
  • the flip-flop circuit 41 includes an output Q 45 connected, through a delay circuit 46, which can be constituted by a series connection of two logic gates, to an input 47 of an OR gate 48 of which the other input 49 is connected to the output Q 32 of the flip-flop 28.
  • the output of the delay circuit 46 is also connected to an interface circuit 50 by a link 51 transmitting to this circuit information known as the start of conversion. Given the operating time of the interface 50, it is also possible to connect the line 51 upstream of the delay circuit 46. In this interface 5 0 is derived a line 53 resetting reset connected to the R input 30 of flip-flop 28.
  • the interface 50 also receives at an input 54 signals from d an inverting output 55 of the clock signal amplifier 43. This interface moreover has a certain number of outputs which will be explained below.
  • the OR gate 48 has a direct output 58 and an inverting output 60, the first output 58 being connected to the base 61 of an NPN type transistor Q71 while the inverting output 60 of the OR gate 48 is connected to the base 62 of a transistor Q72 chosen to have characteristics as close as possible to those of transistor Q71.
  • These two transistors Q71 and Q72 have their transmitters connected in common to a terminal 65 of an adjustable current generator 66 supplying a current designated hereinafter by the letter I.
  • the generator 66 is connected to a voltage source which, in the example considered, is -15 volts.
  • the nominal current of generator 66 is approximately 20 milli-amperes in this example.
  • the current generator 66 has an input 68 capable of receiving a voltage signal from a comparison circuit 70 controlling the level of current supplied by this generator for the purpose of regulation as will be explained below.
  • the comparison circuit 70 receives on its input 73 a voltage signal taken from the collector 75 of the transistor Q71 to which this input 73 is connected.
  • the comparator circuit 70 has a second input 74 capable of receiving a reference voltage stabilized by Z ener diode and providing a reference from which the level of the current of the generator 66 is regulated.
  • the collector 75 of transistor Q71 is connected to ground M via a resistor R78. An input terminal 37 of the switching circuit 36 is also grounded.
  • the collector 76 of the transistor Q72 is directly connected to the terminal 38 of the switching circuit 36, this terminal 38 being itself connected to one end of a second constant current generator 80, the other end 81 of which is connected to a source voltage, for example +12 volts.
  • This generator 80 is suitable for producing a current to which reference will be made below under the designation i, i being in the example chosen of an order of magnitude of 20 micro-amps, that is to say about a thousand times lower than current I.
  • a capacitor C 84 is also connected between terminals 37 and 38, its armature 85 being connected to terminal 37 and therefore to ground, while its armature 86 is connected to terminal 38.
  • This armature 86 is also connected to the input of a level detector 88 whose output 90 is connected, on the one hand to an i end of conversion line 92 suitable for transmitting information when the discharge of the capacitor C84 has ended, and on the other hand, via a line 94, to an input 95 of the switching circuit 36 in order to re-establish the connection between the terminals 37 and 38 as soon as a signal appears on the output 90 of the comparator or level detector 88 .
  • the input 35 of the switching circuit 36 is connected (FIG. 6) to an armature of a capacitor 103, the other armature of which is connected to the base 104 of a PNP transistor 105 and, through a resistor 107 to the input 95 of circuit 36 from output 90 of detector 88.
  • a resistor 110 connected between a source of negative potential (-v) and the base 104 forms with the resistor 1 0 7 a bias circuit of this base at a sufficiently low value, when the detector 88 is at rest, so that the transistor 105, the emitter 111 of which is connected to junction 37 and the collector 113 to junction 38 through a resistor 112, that is to say.
  • the transistor 105 short-circuits the capacitor C84 while maintaining only between the plates 85 and 86 a residual voltage equal to the potential drop of the current i in the resistor 112. This potential drop is always greater than the voltage of offset of the comparator 88 in order to allow a frank switching of the latter when a capacitor charge signal is applied to its negative input 120, the positive input 121 being connected to ground.
  • the general operating principle is as follows: As soon as a laser pulse arrives, the capacitor C84 begins to charge at a stable and relatively high rate. the charge is stopped upon reception of the first signal from the reference clock 44 carried by the satellite following reception of the laser pulse. From this moment, the capacitor C84 is discharged at a known rate, about a thousand times lower than the charge rate and the discharge time of this capacitor is measured. Clock 44 is used for this timing, as will be indicated below. The end of the discharge is detected by the detector 88 which then emits an end of conversion signal which is dated to measure the elapsed time.
  • FIG. 2 Detailed operation will be clearly understood if reference is made to FIG. 2 at the same time as to the signal diagrams represented in FIG. 5.
  • the switching circuit 36 Before receiving a laser pulse, the switching circuit 36 is in its closed position (level O in the diagram SA in FIG. 5).
  • the output Q 31 is at its level O, Q32 being at the level 1 (figure 5 C).
  • the clock 44 produces a crenellated signal H , as shown in FIG. 5 D, on the input C E42 of the flip-flop 41; the output Q45 of this rocker is on level O; the base of Q71 is supplied by the output Q32 of the flip-flop 28 through the OR gate 48, which keeps the transistor Q71 in the conducting state.
  • the base of Q 72 is not supplied and this latter transistor is blocked (FIG. 5 G).
  • the capacitor C84 is discharged, its armatures being short-circuited by the switching circuit 36 (FIG. 5H).
  • Terminal 38 is therefore now connected to current generator 66 and capacitor C 84, whose armatures are no longer short-circuited, begins to charge negatively (Figure 5H) under the effect of a current equal to ( Ii) if we ignore for the moment the base emitter current of transistor Q72.
  • the signal of the output Q31 (FIG. 6) charges the capacitor 103 at a level which causes the transistor 105 to switch off. Under the effect of the charge of the capacitor C84, the level voltage at the output of detector 88 rises and confirms by input 95 the non-conduction polarization of base 104.
  • the capacitor C84 begins to discharge under the effect of the current i, the current I being deflected by the transistor Q71.
  • This discharge is represented in FIG. 5H by the line of low positive slope which, in reality is about a thousand times less inclined than the straight line of negative slope charge preceding it.
  • the duration of this discharge is timed by means which will be ex plicites below.
  • the return of the armature 86 to a potential level close to 0, causes the output voltage 90 of the detector 88 to drop.
  • the voltage of the base 104 drops and the transistor 105 allows sufficient current to pass through to prevent capacitor C84 from charging substantially in the opposite direction under the action of current i at an undesirable level.
  • the fallout of the output voltage 90 of the detector 88 controls the transfer of the dating information in a memory described below, and at the end of this, the resetting of the flip-flop 28 whose outputs Q31 and Q32 change state and cause, on the one hand, the return to its resting voltage of the capacitor C84 and on the other hand, to the next clock signal, the delivery of the output Q45 to its initial state.
  • the capacitor C 84 is returned to its resting voltage when the output Q 31 returns to its initial state by reducing the bias voltage of the base 1 0 4 to a level which restores the full conduction of the transistor 105 (FIG. 6).
  • the frequency of the clock signal specific to the satellite originating from circuit 44 is for example, 15 MHz
  • the corresponding period between two clock fronts is very large with respect to the accuracy, by one nanosecond or less, required to date the arrival of the above-mentioned laser pulses.
  • the circuit which has just been described makes it possible to locate in time the position of the arrival of such a pulse between two successive clock fronts, such as FA in FIG. 5 D, by measuring the discharge time of the capacitor . This time is, in fact, very long and can be measured by counting a corresponding number of slots of this same clock.
  • the capacitor discharge rate is a thousand times lower than the latter's charge rate
  • the charge level corresponding to the continuous integration between two successive clock slots will be discharged over an expanded time interval corresponding to a thousand slots of this same clock. If the timed discharge time corresponds for example to 600 slots, it is deduced therefrom that the laser pulse had been received at an instant preceding the arrival of the clock signal which triggered the discharge by an interval equal to sixty percent ( 60%) of the period of this clock to within a constant depending on the delay ⁇ .
  • the curve representing the charge of the capacitor C84 is shown in FIG. 4. It has a non-linear initial part a, followed by a linear part b. Charging continues until the time H of arrival of the delayed clock signal on the input 47 of the OR gate 48. The transistor Q72 is blocked, while the transistor Q71 is turned on and the capacitor C84 is discharged linearly.
  • the dotted line is shown in FIG. 4, on the right of the theoretical charge of the capacitor C84 after the arrival of the laser pulse at time t l .
  • the theoretical and real charge and discharge curves have also been shown for a laser pulse arriving at time t 2 .
  • the end of conversion signals are provided respectively at times T 1 and T 2 for the real curves (solid line) and T ' l and T' 2 for the theoretical curves (dotted line).
  • T l -T 2 T ' 1 -T' 2 and therefore that the information of. dating corresponds to theoretical conditions as long as the clock signal passing from fast charge to slow discharge occurs on a straight part of the charge curve.
  • the delay circuit 46 shown in FIG. 2 has the function of delaying the application to the OR gate 48 of the clock signal immediately following the arrival of the laser pulse for a time at least equal to the time ⁇ necessary for the capacitor C84 to acquire a linear load regime.
  • the instant H at which the transistors Q71 and Q72 are switched to approach the discharge of C84 is therefore always separated from the arrival of the laser pulse by an interval which can be taken, for example, equal to one tenth of the period of l clock 44.
  • the discharge cannot start at a point of a por non-linear tion of the charge curve of the capacitor C 84.
  • the charge time of the capacitor may be slightly greater than one period of this clock. Under these conditions, the number of pulses counted during the discharge of the capacitor may be slightly greater than K, K being the expansion factor of the time scale used to date the reception of a laser pulse between two pulses clock.
  • the charging current of the capacitor C84 is not strictly equal to the difference (Ii) of the currents from the generators 66 and 80, but to the difference between the collector current (point 76) of the transistor Q72 and current i.
  • This collector current is itself equal to the difference of current I and base-emitter current of transistor Q72. Since the base-emitter current of this transistor can vary, the current I is regulated and, since the transistor Q72 only comes into operation for short periods, regulation of the collector current Q71 is preferably carried out.
  • the collector voltage (voltage at point 75) is taken by comparator 70 and compared to a reference voltage admitted on input 74 of this comparator.
  • the current of the generator 66 is adjusted according to the error signal appearing at the output of comparator 7 0 .
  • the collector voltage signal is representative of the collector current passing through the resistor R78. Since the transistors Q71 and Q72 are very close to each other, as regards both their environment and their characteristics, the compensation of the current I, to take account of variations in the base-emitter current of one, is suitable , except for a very small error, to take account of variations in the base-emitter current of the other. When the transistor Q72 goes into conduction, its collector current, which ensures the charge of the capacitor C84 in combination with the current i is thus well maintained at a constant value, with an accuracy depending on that of the reference voltage Zener on the entry 74.
  • the interface 50 of FIG. 2 has the role of converting or adapting the signals produced or received by the circuits shown, which are produced in ECL logic, to a TTL or C HOS logic, in which the other portions of the information processing and dating system according to the invention.
  • a reset reset signal is applied to input 205 of the interface, which causes the flip-flop 28 to be reset by line 53.
  • An output 201 of interface 50 provides the clock signals at the frequency of the signals present on line 54.
  • An output 203 transmits to the outside of the interface a conversion start signal as soon as such a signal appears on line 51.
  • line 92 connected to the output of the level detector 88 transmits an end of conversion signal as explained above.
  • the measurement circuit represented in this figure is intended for timing the discharge time of the circuit of the capacitor C84 under the action of the discharge current i.
  • a counter 221 is supplied on its input 223 by the clock pulses coming from the output 201 of the interface 50 at the frequency of these pulses at the input of the flip-flop 41.
  • This counter "rotates" freely, it is that is, it counts in per manence from its initial value to its maximum capacity, after which it resumes counting at its initial value and so on, as long as it receives clock pulses. It is connected, by a multi-bit link 219, to two registers 218 and 229.
  • the register 218 has a control input 217 connected to the output 2 0 3 of the interface 50 to read in the register 218 the content of the counter at the time where the conversion start pulse is generated at the output 203 of the interface 50.
  • the register 229 is suitable for reading the state of the least significant stages, for example twelve in number, of the counter 221 when its input 231 receives the indication of the end of conversion signal from line 92 of FIG. 2. It therefore records the instantaneous state of these low-order stages of counter 221 at the moment when the end of the discharge is detected.
  • the outputs of registers 218 and 229 are respectively connected to inputs 225 and 234 of a writing device which introduces the content of this register into a memory 237 by a line 235 connecting the output of the writing device to the input 236 of this memory.
  • the memory 237 is associated with a reading device 238 which controls the serial output of the information stored on an output 242 via a control line 240.
  • This reading circuit comprises two inputs, a timing input 241 and a transfer authorization input 239 to allow control by the read circuit of the bit-by-bit transfer out of the memory on the output 242.
  • serial output bits on line 242 are transmitted by telemetry to a ground station responsible for centralizing the information necessary for the synchronization of clocks.
  • the very high operating precision of the dating circuit which has just been described makes it possible to take advantage of very large time scale expansion ratios, greater than L 500 and possibly exceeding one thousand, for measuring the separate time. rant the arrival of the pulse from the next clock pulse.
  • Such expansion factors which result from the ratio between the charge and discharge rate of the capacitor used for expansion would be illusory in the absence of very high precision in time of the switching operations linked to the dating, precisions authorized by the various implementation characteristics which have been described.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Gyroscopes (AREA)
  • Pulse Circuits (AREA)
  • Electric Clocks (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)

Abstract

Afin de dater avec précision un événement tel qu'une impulsion par rapport à une référence de temps fournie par des signaux d'horloge, on utilise un circuit d'intégration (C84) et des moyens (66, 80) pour charger et décharger ce circuit, la vitesse de décharge étant très inférieure à celle de charge. L'application du signal de charge au circuit d'intégration (C84) est faite en réponse à une impulsion à dater et la charge est interrompue dès l'instant où est reçue l'impulsion d'horloge suivant l'impulsion à dater. Le temps de décharge est chronométré afin de déterminer l'intervalle séparant les deux impulsions à l'origine respectivement du début et de la fin de la décharge. Le circuit de charge du circuit d'intégration comprend des moyens (66) propres à faire circuler un premier courant dans un circuit (R78) indépendant du circuit d'intégration (C84) et des moyens de commutation (Q71, Q72) commandés de façon symétrique en opposition pour diriger ce courant vers le circuit d'intégration (C84) en réponse à l'impulsion à dater et vice-versa. Application à la datation de l'instant de réception d'impulsion laser sur un satellite.

Description

  • L'invention a pour objet un appareillage pour dater un évènement par rapport à des signaux d'horloge, notamment un évènement représenté par l'arrivée d'un front d'impulsion en un lieu pourvu d'une horloge.
  • Pour synchroniser deux ou un plus grand nombre d'horloges espacées à la surface de la terre, par exemple des horloges atomiques, sans déplacer ces horloges, on a proposé d'émettre, à partir du site de chaque horloge, une ou deux séries d'impulsion (s) laser à des instants qui peuvent être repérés avec une grande précision en référence à l'horloge dudit site. Les impulsions laser en provenance de deux sites distincts sont dirigées vers un objectif commun placé de manière à "voir" simultanément ces deux sites, ledit objectif étant avantageusement un satellite de la terre, et on détermine l'intervalle de temps séparant l'arrivée sur le satellite d'impulsions laser provenant d'une horloge de celles provenant de l'autre horloge.
  • La détermination de cet intervalle de temps s'effectue en datant l'arrivée respective de chacune de ces impulsions laser sur le satellite à l'aide d'une horloge dont est muni le satellite et en mesurant l'écart entre les deux dates correspondantes. Cette dernière mesure peut s'effectuer au sol à l'aide des informations retransmises par le satellite sur les dates respectives d'arrivée des deux impulsions.
  • Dans cette application, la précision de chaque datation doit être exceptionnellement élevée, meilleure que la nanoseconde.
  • La présente invention résout ce problème et permet d'effectuer des datations avec une très grande précision d'évènements tels que l'arrivée d'une impulsion laser sur un satellite.
  • Conformément à l'invention, il est proposé un dispositif de datation d'un événement par rapport à une référence de temps fournie par des signaux d'horloge comprenant :
    • un circuit d'intégration ;
    • des moyens pour produire un signal de charge et un signal de décharge de ce circuit d'intégration dont les amplitudes respectives sont telles que le taux de charge du circuit d'intégration soit grand par rapport à son taux de décharge ;
    • des moyens de commande pour déclencher l'application du signal de charge au circuit d'intégration en réponse à une impulsion représentative dans le temps de l'évènement à dater, et pour interrompre l'application du signal de charge de ce circuit d'intégration dernier en réponse à un signal d'horloge suivant ladite impulsion et provoquer sa décharge ;
    • un détecteur propre à détecter qu'un niveau de décharge prédéterminé a été atteint par le circuit d'intégration ; et
    • un dispositif de mesure du temps écoulé entre le début de la décharge et la détection dudit niveau de décharge prédéterminé,
    • les moyens pour produire le signal de charge comprenant des moyens propres à faire passer un premier courant prédéterminé dans un premier circuit ou circuit de dérivation indépendant du circuit d'intégration, et, un premier et un deuxième organe de commutation de caractéristiques électriques pratiquement identiques respectivement montés sur le premier circuit et sur le circuit d'intégration et commandés individuellement ou de façon indépendante par lesdits moyens de commande en opposition l'un par rapport à l'autre pour interrompre ledit premier courant sur le premier circuit et le laisser passer dans le circuit d'intégration, d'une manière simultanée, en réponse à l'impulsion présentative de l'évènement à dater, et vice versa en réponse au signal d'horloge commandant l'interruption de la charge.
  • Ainsi, conformément à cette disposition, il est possible d'obtenir une commutation extrêmement précise du début de la charge d'un intégrateur avec un minimum de phénomènes transitoires. En prévoyant que le premier courant est déjà stabilisé à un niveau prédéterminé dans un circuit parallèle au circuit d'intégration, et en commutant ce premier courant vers le circuit d'intégration, on réduit les transitoires. En outre, par le jeu de la commande rigoureusement symétrique des organes de conmutation utilisés à cet effet on évite tout retard à la commutation du courant dans l'un des circuits de dérivation et d'intégration par rapport à l'autre, aussi bien au début qu'à la fin de la période de charge.La commande de chacun de ces organes peut être réalisée d'une façon extrêne- ment franche entre une condition de blocage dans laquelle les courants de fuites sont réduits au minimum, et une condition passante dans laquelle ces organes de commutation affectent peu ledit premier courant. Ces précautions sont particulièrement utiles pour un équipement embarqué à bord d'un satellite et destiné à fonctionner sur de longues durées sans possibilité d'intervention humaine et en subissant l'action de variations de températures qui peuvent être importantes.
  • Conformément à une forme de réalisation, le signal de charge est composé par la superposition du premier courant prédéterminé et d'un courant de décharge, d'amplitude beaucoup plus faible et de sens opposé au prenier courant, qui est appliqué au circuit d'intégration dès le début de la période de charge. A la fin de la charge, seul le premier courant prédéterminé est à nouveau commuté pour traverser le premier circuit et le courant de décharge reste appliqué au moins jusqu'à la fin de la période de décharge du circuit d'intégration, La commande de ce courant de décharge en dehors des périodes de charge et de décharge peut être effectuée à l'aide d'un dispositif de commutation qui établit un court-circuit aux bornes du dispositif d'intégration par lequel s'écoule le courant de décharge en dehors des périodes de fonctionnement de ce dernier.
  • Avantageusement, on prévoit de réguler le premier courant prédéterminé afin de maintenir à un niveau constant le courant traversant le premier circuit à la sortie du premier organe de commutation pour compenser les variations de caractéristiques électriques de ce dernier. Dans la mesure où ces variations sont sensiblement identiques pour le deuxième organe de commutation dont les caractéristiques ont été choisies aussi voisines que possible de celles du premier organe , on assure ainsi indirectement une régulation du niveau de courant à la sortie du deuxième organe de commutation dans le circuit d'intégration pendant les courtes périodes de fonctionnement en charge de ce dernier.
  • Conformément à un mode de réalisation avantageux de la commande de la commutation, il est prévu un circuit à retard pour retarder l'instant d'interruption de la charge (et par conséquent le début de la décharge) du circuit d'intégration pendant un temps au moins égal au temps mis par ce dernier pour atteindre un régime de charge linéaire après la réception de l'impulsion représentative de l'évènement à dater.
  • Cette réalisation est d'un intérêt particulier lorsqu'on désire déterminer l'intervalle de-.temps séparant deux évènements. Dans - ce cas, en effet, le défaut de linéarité de la charge d'un condensateur au début de son régime n'intervient pas sur la précision de la détermination, dans la mesure où l'interruption de la charge de l'intégrateur n'est entreprise qu'à partir d'un état où celle-ci est devenue linéaire.
  • La durée de décharge du circuit d'intégration fournit une mesure de l'intervalle de temps séparant l'arrivée de l'évènement à dater de l'impulsion d'horloge qui suit immédiatement. Avantageusement, on utilise, pour le chronométrage de cette durée de décharge, des moyens de comptage des impulsions de l'horloge de référence employée pour le repérage de l'impulsion représentative de l'évènement à dater. La lecture de la durée de décharge se fait de préférence en laissant ces moyens de comptage fonctionner en permanence et en venant lire l'état instantané du compteur au début et à la fin de la période de décharge en réponse aux signaux correspondants.
  • L'invention est avantageusement utilisée pour la datation d'impulsions laser reçues par un satellite, en vue notamment de la synchronisation d'horloges atomiques situées en des sites distincts au sol.
  • D'autres aspects et avantages de l'invention apparaîtront à la lecture de la description qui va suivre, faite à titre d'exemple, en référence aux dessins annexés, dans lesquels :
    • la figure 1 représente schématiquement un satellite et des stations terrestres avec lesquelles il communique en vue de la mise en oeuvre de l'invention ;
    • la figure 2 est un schéma synoptique d'un circuit pour la détermination de la position d'une impulsion laser par rapport à une horloge de référence ;
    • la figure 3 est un schéma synoptique du circuit de chronométrage utilisé en aval du dispositif de la figure 2 ;
    • la figure 4 est un diagramme illustrant le fonctionnement en charge et en décharge d'un circuit d'intégration utilisé pour la datation de l'impulsion laser ;
    • la figure 5 est un diagramme de signaux illustrant le fonctionnement des différentes parties du circuit de la figure 2 ; et,
    • la figure 6 représente le détail d'un des circuits de la figure 2.
  • Le satellite S (figure 1), qui peut être un satellite "spinné", c'est-à-dire stabilisé par rotation, comprend un appareillage optique 21 (figure 2) propre à projeter sur un convertisseur photoélectrique 22 un pinceau laser provenant de l'une et/ou de l'autre d'une multiplicité de stations P1, P2, P3, etc... équipées chacune d'une horloge, par exemple une horloge atomique. Dans cet exemple, le but de l'installation est de synchroniser lesdites horloges en déterminant l'intervalle de temps qui sépare une impulsion d'une horloge d'une impulsion d'une autre horloge, afin de déterminer l'écart de synchronisme entre les horloges.
  • Le convertisseur 22 peut comprendre une photodiode ou autre cellule photoélectrique unique, comme représenté, ou bien une multiplicité de photodiodes dont chacune est affectée à une longueur d'onde utilisée par une ou plusieurs stations d'émission.
  • Chaque station P émet une impulsion laser dans un créneau de temps qui lui est affecté, et bénéficie avantageusement d'une multiplicité de créneaux, par exemple, une centaine, de manière que la mesure corresponde à une moyenne de mesures.
  • Les émissions d'impulsions laser par chacune des stations sont datées à l'aide de leur horloge atomique et l'installation portée par le satellite S a pour but de dater l'arrivée d'une impulsion laser émise par un poste et l'arrivée de celle émise par un autre poste de sorte qu'il soit possible de connaître l'intervalle de temps séparant ces arrivées et d'effectuer sur les horloges atomiques de l'un et/ou de l'autre poste les ajustements requis pour amener ces dernières en synchronisme exact pour tenir compte de leur décalage ou bien d'être informé sur la valeur de celui-ci. L'information sur l'instant d'impact de chaque impulsion laser sur le satellite S, instant déterminé par référence à des signaux d'horloge disponibles sur le satellite est, dans ce but, envoyée par télémesure chacune des stations ou bien, de préférence, vers une station centrale C liée par télémesure non seulement au satellite S mais également aux divers postes.
  • L'appareillage optique 21 comprend un réflecteur pour réfléchir vers chaque station le pinceau laser qu'il reçoit de ladite station. La mesure à chaque station, par exemple à ladite station Pl, de l'intervalle de temps qui sépare l'instant d'émission de l'impulsion de l'écho ainsi reçu par réflexion fournit l'information sur le temps de trajet de l'impulsion entre ladite station et le satellite.
  • outre le réflecteur, non représenté, l'appareillage optique 21 comprend des moyens pour diriger l'énergie laser atteignant le satellite vers une photodiode 22 à travers une optique telle qu'une lentille non représentée.
  • La sortie électrique 24 de la photodiode 22 est connectée à travers un amplificateur-détecteur 25 à une entrée CE27 d'une bascule 28 de type D, dont l'entrée D29 est fixée à un niveau stable équivalent à un niveau logique 1 en permanence. La bascule 28 comporte une entrée de remise à zéro R30 et deux sorties, directe et inverse, respectivement Q 31 et Q 32. La sortie Q 31 de la bascule 28 est reliée, d'une part, à une entrée de commande 35 d'un circuit de commutation 36 propre, dans une première condition, à court-cicuiter deux bornes terminales 37 et 38 et, dans une deuxième condition, à interrompre le court-circuit entre les terminaux 37 et 38. La sortie Q 31 est également reliée à l'entrée D40 d'une bascule 41 de type D, par une liaison 33. La bascule 41 reçoit sur son entrée d'horloge CE42 des signaux de sortie.d'un amplificateur 43, lui-même alimenté par un circuit d'horloge 44, fonctionnant dans l'exemple choisi à une fréquence de 15 MHz.
  • Le circuit de bascule 41 comporte une sortie Q 45 reliée, à travers un circuit à retard 46, qui peut être constitué par un branchement en série de deux portes logiques, à une entrée 47 d'une porte OU 48 dont l'autre entrée 49 est connectée à la sortie Q 32 de la bascule 28. La sortie du circuit à retard 46 est également reliée à un circuit d'interface 50 par une liaison 51 transmettant à ce circuit une information dite de début de conversion. Compte tenu du temps de fonctionnement de l'interface 50, il est également possible de connecter la ligne 51 en amont du circuit de retard 46. De cette interface 50 est issue une ligne 53 de remise à zéro RAZ connectée à l'entrée R 30 de la bascule 28. L'interface 50 reçoit également sur une entrée 54 des signaux issus d'une sortie inverseuse 55 de l'amplificateur de signaux d'horloge 43. Cette interface par ailleurs possède un certain nombre de sorties qui seront explicitées ci-après.
  • La porte OU 48 comporte une sortie directe 58 et une sortie inverseuse 60, la première sortie 58 étant connectée à la base 61 d'un transistor de type NPN Q71 tandis que la sortie inverseuse 60 de la porte OU 48 est reliée à la base 62 d'un transistor Q72 choisi pour avoir des caractéristiques aussi proches que possible de celles du transistor Q71. Ces deux transistors Q71 et Q72 ont leurs émetteurs connectés en commun à une borne 65 d'un générateur de courant réglable 66 fournissant un courant désigné ci-après par la lettre I. A son extrémité 67 opposée à la borne 65, le générateur 66 est raccordé à une source de tension qui, dans l'exemple considéré, est de -15 volts. Le courant nominal du générateur 66 est d'environ 20 milli-ampères dans cet exemple. Le générateur de courant 66 possède une entrée 68 susceptible de recevoir un signal de tension d'un circuit de comparaison 70 commandant le niveau de courant fourni par ce générateur dans un but de régulation comme il sera expliqué ci-après. Le circuit de comparaison 70 reçoit sur son entrée 73 un signal de tension prélevé au collecteur 75 du transistor Q71 auquel cette entrée 73 est raccordée. Le circuit comparateur 70 possède une deuxième entrée 74 susceptible de recevoir une tension de référence stabilisée par diode Zener et fournissant une référence à partir de laquelle le niveau du courant du générateur 66 est régulé.
  • Le collecteur 75 du transistor Q71 est relié à la masse M par l'intermédiaire d'une résistance R78. Une borne d'entrée 37 du circuit de commutation 36 est également à la masse. Le collecteur 76 du transistor Q72 est relié directement à la borne 38 du circuit de commutation 36, cette borne 38 étant elle-même connectée à une extrémité d'un deuxième générateur à courant constant 80 dont l'autre extrémité 81 est reliée à une source de tension, par exemple de +12 volts. Ce générateur 80 est propre à produire un courant auquel il sera fait référence ci-après sous la désignation i, i étant dans l'exemple choisi d'un ordre de grandeur de 20 micro-ampères, c'est-à-dire environ mille fois plus faible que le courant I. Un condensateur C84 est également connecté entre les bornes 37 et 38, son armature 85 étant reliée à la borne 37 et donc à la masse, tandis que son armature 86 est reliée à la borne 38. Cette armature 86 est également reliée à l'entrée d'un détecteur de niveau 88 dont la sortie 90 est connectée, d'une part à une i ligne de fin de conversion 92 propre à transmettre une information lorsque la décharge du condensateur C84 a pris fin, et d'autre part, par l'intermédiaire d'une ligne 94, à une entrée 95 du circuit de commutation 36 afin de rétablir la liaison entre les bornes 37 et 38 dès qu'un signal apparaît sur la sortie 90 du comparateur ou détecteur de niveau 88.
  • L'entrée 35 du circuit de commutation 36 est reliée (figure 6) à une armature d'un condensateur 103, dont l'autre armature est reliée à la base 104 d'un transistor PNP 105 et, à travers une résistance 107 à l'entrée 95 du circuit 36 issue de la sortie 90 du détecteur 88.
  • Une résistance 110 reliée entre une source de potentiel négatif (-v) et la base 104 forme avec la résistance 107 un circuit de polarisation de cette base à une valeur suffisamment basse, lorsque le détecteur 88 est au repos , pour que le transistor 105, dont l'émetteur 111 est relié à la jonction 37 et le collecteur 113 à la jonction 38 à travers une résistance 112, soit'passant. Dans cet état, le transistor 105 court- circuite le condensateur C84 en maintenant seulement entre les armatures 85 et 86 une tension résiduelle égale à la chute de potentiel du courant i dans la résistance 112. Cette chute de potentiel est toujours supérieure à la tension de décalage du comparateur 88 afin de permettre une commutation franche de celui-ci lorsqu'un signal de charge du condensateur est appliqué sur son entrée négative 120, l'entrée positive 121 étant reliée à la masse.
  • Le principe général de fonctionnement est le suivant : Dès l'arrivée d'une impulsion laser, on commence à charger le condensateur C84 à un taux stable et relativement élevé. on arrête la charge lors de la réception du premier signal de l'horloge de référence 44 portée par le satellite suivant la réception de l'impulsion laser. A partir de cet instant, on permet la décharge du condensateur C84 à un taux connu, environ mille fois plus faible que le taux de charge et on mesure le temps de décharge de ce condensateur. L'horloge 44 est utilisée pour ce chronométrage, comme il sera indiqué ci-après. La fin de la décharge est détectée par le détecteur 88 qui émet alors un signal de fin de conversion que l'on date pour mesurer le temps écoulé.
  • Le fonctionnement détaillé sera bien compris si l'on se réfère à la figure 2 en même temps qu'aux diagrammes de signaux représentés sur la figure 5.
  • Avant la réception d'une impulsion laser, le circuit de commutation 36 est dans sa position fermée (niveau O sur le diagramme SA de la figure 5). La sortie Q31 est à son niveau O, Q32 étant au niveau 1 (figure 5 C). L'horloge 44 produit un signal crénelé H, tel que représenté à la figure 5 D, sur l'entrée CE42 de la bascule 41 ; la sortie Q45 de cette bascule se trouve au niveau O ; la base de Q71 est alimentée par la sortie Q32 de la bascule 28 à travers la porte OU 48, ce qui maintient le transistor Q71 à l'état conducteur. La base de Q72 n'est pas alimentée et ce dernier transistor est bloqué (figure 5 G). Le condensateur C84 est déchargé, ses armatures étant court-circuitées par le circuit de commutation 36 (figure 5 H).
  • L'arrivée d'une impulsion laser sur la photodiode 22 se traduit par la production d'une impulsion électrique sur la sortie 24 de celle-ci dont le front avant est admis, après amplification, sur l'entrée d'horloge CE27 de la bascule 28 et fait passer la sortie Q31 de cette dernière à un niveau 1, ce qui a pour effet d'ouvrir le circuit de commutation 36, interrompant le court-circuit entre les bornes 37 et 38. Simultanément, le niveau de la sortie Q32 est passé à 0, interrompant ainsi la tension d'alimentation de la base 61 du transistor Q71, qui se trouve bloqué, et provoquant par la sortie inverseuse 60 la mise en conduction du transistor Q72 dont la base 62 se trouve maintenant alimentée. La borne 38 est donc maintenant reliée au générateur de courant 66 et le condensateur C84, dont les armatures ne sont plus en court-circuit, commence à se charger négativement (figure 5 H) sous l'effet d'un courant égal à (I-i) si l'on fait abstraction pour le moment du courant base émetteur du transistor Q72.
  • Le fonctionnement détaillé du circuit de commutation 36 est le suivant : le signal de la sortie Q31 (figure 6) charge le condensateur 103 à un niveau qui provoque la coupure du transistor 105. Sous l'effet de la charge du condensateur C84, le niveau de tension à la sortie du détecteur 88 s'élève et vient confirmer par l'entrée 95 la polarisation en non conduction de la base 104.
  • En même temps que les sorties Q31 et Q32 de la bascule 28 changeaient d'état, l'entrée D40 de la bascule 41 se trouve portée au niveau 1. Cette bascule est donc prête à basculer à la réception du prochain front d'horloge en provenance du circuit 44. Ce front FA est représenté sur la figure 5 D. Il provoque le changement d'état de la sortie Q45 lequel est transmis par le circuit à retard 46. (Ce dernier peut être constitué simplement par la mise en série de deux portes dont les délais de transition s'accumulent pour fournir un léger retard, suffisant cependant pour remplir la fonction explicitée ci-après). A l'issue de ce retard désigné par δ sur la figure 5 E., un signal est présent sur l'entrée 47 de la porte OU 48 qui va rétablir les sorties 58 et 60 dans leur état initial en entraînant la conduction de Q71 et le reblocage de Q72 respectivement. Dès lors, le condensateur C84 commence à se décharger sous l'effet du courant i, le courant I étant dévié par le transistor Q71. Cette décharge est représentée sur la figure 5 H par la ligne de pente positive faible qui, dans la réalité est d'environ mille fois moins inclinée que la droite de charge à pente négative la précédant. La durée de cette décharge est chronométrée par des moyens qui seront explicités ci-après.
  • A la fin de la décharge du condensateur C84, le retour de l'armature 86 a un niveau de potentiel voisin de 0, fait retomber la tension de sortie 90 du détecteur 88. La tension de la base 104 s'abaisse et le transistor 105 laisse passer un courant suffisant pour empêcher le condensateur C84 de se charger sensiblement en sens inverse sous l'action du courant i à un niveau indésirable.
  • La retombée de la tension de sortie 90 du détecteur 88 (signal de fin de conversion) commande le transfert de l'information de datation dans une mémoire décrite ci-après, et à la fin de celui-ci, la remise à zéro de la bascule 28 dont les sorties Q31 et Q32 changent d'état et provoquent, d'une part, la remise à sa tension de repos du condensateur C84 et d'autre part, au top d'horloge suivant, la remise de la sortie Q45 à son état initial. La remise à sa tension de repos du condensateur C84 intervient lorsque la sortie Q31 revient à son état initial en ramenant la tension de polarisation de la base 104 à un niveau qui rétablit la pleine conduction du transistor 105 (figure 6).
  • On conçoit que si la fréquence du signal d'horloge propre au satellite issue du circuit 44, est à titre d'exemple, de 15MHz, la période correspondante entre deux fronts d'horloge soit très grande par rapport à la précision, d'une nanoseconde ou moins, requise pour dater l'arrivée des impulsions laser sus-mentionnées. Le circuit qui vient d'être décrit permet de localiser dans le temps la position de l'arrivée d'une telle impulsion entre deux fronts d'horloge successifs, tels que FA sur la figure 5 D, en mesurant le temps de décharge du condensateur. Ce temps est, en effet, très long et peut être mesuré par le comptage d'un nombre correspondant de créneaux de cette même horloge. Si, par exemple, le taux de décharge du condensateur est mille fois inférieur au taux de charge de ce dernier, le niveau de charge correspondant à l'intégration continue entre deux créneaux d'horloge successifs sera déchargé sur un intervalle de temps dilaté correspondant à mille créneaux de cette même horloge. Si le temps de décharge chronométré correspond par exemple à 600 créneaux, on en déduit que l'impulsion laser avait été reçue à un instant précédant l'arrivée du signal d'horloge ayant déclenché la décharge d'un intervalle égal à soixante pour cent (60 %) de la période de cette horloge à une constante près dépendant du retard δ.
  • La courbe représentative de la charge du condensateur C84 est montrée sur la figure 4. Elle présente une partie initiale a non linéaire, suivie d'une partie b, linéaire. La charge se poursuit jusqu'à l'instant H d'arrivée du signal d'horloge retardé sur l'entrée 47 de la porte OU 48. Le transistor Q72 se bloque, tandis que le transistor Q71 se débloque et le condensateur C84 se décharge linéairement.
  • On a montré en trait pointillé sur la figure 4, en d la droite de la charge théorique du condensateur C84 après l'arrivée de l'impulsion laser au temps tl. On a représenté également les courbes de charge et de décharge théoriques et réelles pour une impulsion laser parvenant au temps t2. Les signaux de fin de conversion sont fournis respectivement aux temps T1 et T2 pour les courbes réelles (trait plein) et T'l et T'2 pour les courbes théoriques (trait pointillé). La datation des impulsions laser s'effectuant par différence, on constate que : Tl-T2 = T'1-T'2 et donc que l'information de. datation correspond aux conditions théoriques aussi longtemps que le signal d'horloge faisant passer de la charge rapide à la décharge lente se produit sur une partie rectiligne de la courbe de charge.
  • Le circuit de retard 46 montré sur la figure 2 a pour fonction de retarder l'application sur la porte OU 48 du signal d'horloge suivant immédiatement l'arrivée de l'impulsion laser pendant un temps au moins égal au temps δ nécessaire au condensateur C84 pour acquérir un régime de charge linéaire. L'instant H auquel les transistors Q71 et Q72 sont commutés pour aborder la décharge de C84 est donc toujours séparé de l'arrivée de l'impulsion laser d'un intervalle qui peut être pris par exemple, égal au dixième de la période de l'horloge 44. Ainsi, la décharge ne peut pas débuter en un point d'une portion non linéaire de la courbe de charge du condensateur C84. Si l'impulsion laser suit de très près une impulsion d'horloge ou un front d'horloge, il est possible que la durée de charge du condensateur soit légèrement supérieure à une période de cette horloge. Dans ces conditions, le nombre d'impulsions comptées pendant la décharge du condensateur pourra être légèrement supérieur à K, K étant le facteur de dilatation de l'échelle des temps utilisé pour effectuer la datation de la réception d'une impulsion laser entre deux impulsions d'horloge.
  • Grâce à ces dispositions, il est possible d'utiliser sur le satellite une horloge de fréquence relativement basse, de l'ordre de la dizaine de MHz : On obtient cependant une datation avec une précision supérieure à la nanoseconde, de l'ordre de quelques dizaines de picosecondes. La consommation en énergie électrique reste modérée et l'équipement du satellite léger. L'invention prévoit des mesures contribuant à l'obtention d'une telle précision.
  • Pour une parfaite stabilité du niveau du courant de charge utilisé - une très faible erreur sur celui-ci pouvant se traduire par des différences considérables de temps de décharge en échelle dilatée -, on utilise des transistors Q71 et Q72 ayant des caractéristiques aussi voisines que possible.
  • En outre, comme indiqué précédemment, le courant de charge du condensateur C84 n'est pas rigoureusement égal à la différence (I-i) des courants issus des générateurs 66 et 80, mais à la différence entre le courant de collecteur (point 76) du transistor Q72 et le courant i. Ce courant de collecteur est lui-même égal à la différence du courant I et du courant base-émetteur du transistor Q72. Le courant base-émetteur de ce transistor pouvant varier, on régule le courant I et, étant donné que le transistor Q72 n'entre en fonctionnement que pendant de brèves durées, on effectue de préférence une régulation du courant de collecteur Q71. Ainsi, pendant les périodes de conduction du transistor Q71, la tension de collecteur (tension au point 75) est prélevée par le comparateur 70 et comparée à une tension de référence admise sur l'entrée 74 de ce comparateur. Le courant du générateur 66 est ajusté en fonction du signal d'erreur apparaissant à la sortie du comparateur 70. Le signal de tension de collecteur est représentatif du courant collecteur traversant la résistance R78. Les transistors Q71 et Q72 étant très voisins l'un de l'autre, tant en ce qui concerne leur environnement que leurs caractéristiques, la compensation du courant I, pour tenir compte des variations du courant base-émetteur de l'un, est convenable, à une très faible erreur près, pour tenir compte des variations du couant base-émetteur de l'autre. Lorsque le transistor Q72 entre en conduction, son courant de collecteur, qui assure la charge du condensateur C84 en combinaison avec le courant i est ainsi bien maintenu à une valeur constante, avec une précision dépendant de celle de la tension de référence Zener sur l'entrée 74.
  • L'interface 50 de la figure 2 a un rôle de conversion ou d'ap- tation des signaux produits ou reçus par les circuits représentés, qui sont réalisés en logique ECL, à une logique TTL ou C HOS, dans laquelle se trouvent réalisées les autres portions du système de traitement des informations et de la datation selon l'invention. Ainsi, on applique à l'entrée 205 de l'interface un signal de remise à zéro RAZ, qui entraîne la remise à zéro de la bascule 28 par la ligne 53. Une sortie 201 de l'interface 50 fournit les signaux d'horloge à la fréquence des signaux présents sur la ligne 54. Une sortie 203 transmet à l'extérieur de l'interface un signal de début de conversion dès qu'un tel signal apparaît sur la ligne 51. Enfin, la ligne 92 connectée à la sortie du détecteur de niveau 88 transmet un signal de fin de conversion ainsi qu'il est expliqué auparavant.
  • On se réfère maintenant à la figure 3. Le circuit de mesure représenté sur cette figure est destiné à effectuer le chronométrage de la durée de décharge du circuit du condensateur C84 sous l'action du courant de décharge i.
  • Un compteur 221 est alimenté sur son entrée 223 par les impulsions d'horloge issues de la sortie 201 de l'interface 50 à la fréquence de ces impulsions à l'entrée de la bascule 41. Ce compteur "tourne" librement, c'est-à-dire qu'il compte en permanence à partir de sa valeur initiale jusqu'à sa capacité maximale, après quoi, il reprend le comptage à sa valeur initiale et ainsi de suite, et cela aussi longtemps qu'il reçoit des impulsions d'horloge. Il est relié, par une liaison multibits 219, à deux registres 218 et 229. Le registre 218 possède une entrée de commande 217 reliée à la sortie 203 de l'interface 50 pour lire dans le registre 218 le contenu du compteur au moment où l'impulsion de début de conversion est engendrée à la sortie 203 de l'interface 50. Le registre 229 est propre à lire l'état des étages de poids les plus faibles, par exemple au nombre de douze, du compteur 221 lorsque son entrée 231 reçoit l'indication du signal de fin de conversion à partir de la ligne 92 de la figure 2. Il enregistre donc l'état instantané de ces étages de poids faibles du compteur 221 au moment où la fin de la décharge est détectée.
  • 1 Les sorties des registres 218 et 229 sont connectées respectivement aux entrées 225 et 234 d'un dispositif d'écriture qui introduit le contenu de ce registre dans une mémoire 237 par une ligne 235 reliant la sortie du dispositif d'écriture à l'entrée 236 de cette mémoire. La mémoire 237 est associée à un dispositif de lecture 238 qui commande la sortie en série des informations mémorisées sur une sortie 242 par l'intermédiaire d'une ligne de commande 240. Ce circuit de lecture comprend deux entrées, une entrée de cadencement 241 et une entrée d'autorisation de transfert 239 pour permettre la commande par le circuit de lecture du transfert bit à bit hors de la mémoire sur la sortie 242.
  • Dans l'application aux satellites envisagée, les bits de sortie série sur la ligne 242 sont transmis par télémesure à une station au sol chargée de centraliser les informations nécessaires à la synchronisation des horloges.
  • La très grande précision de fonctionnement du circuit de datation qui vient d'être décrit permet de tirer parti de rapports de dilatation de l'échelle de temps très importants, supérieurs L 500 et pouvant dépasser mille, pour la mesure du temps séparant l'arrivée de l'impulsion à dater de l'impulsion d'horloge suivante. De tels facteurs de dilatation qui résultent du rapport entre le taux de charge et de décharge du condensateur utilisé pour la dilatation seraient illusoires en l'absence d'une très haute précision dans le temps des opérations de commutation liées à la datation, précisions autorisées par les diverses caractéristiques de réalisation qui ont été décrites.

Claims (11)

1. Dispositif de datation d'un évènement par rapport à une référence de temps fournie par des signaux d'horloge comprenant :
un circuit d'intégration (C84) ;
des moyens (80, 66) pour produire un signal de charge et un signal de décharge de ce circuit d'intégration dont les amplitudes respectives sont telles que la vitesse de charge du circuit d'intégration soit grande par rapport à sa vitesse de décharge ;
des moyens de commande (28, 41) pour déclencher l'application du signal de charge à ce circuit d'intégration en réponse à une impulsion représentative dans le temps de l'évènement à dater et pour interrompre l'application du signal de ce circuit d'intégration en réponse à un signal d'horloge suivant ladite impulsion et pour provoquer sa décharge ;
un détecteur (88) propre à détecter qu'un niveau de décharge prédéterminé a été atteint par le circuit d'intégration et,
un dispositif de mesure (221, 218, 229) du temps écoulé entre le début de la décharge et la détection dudit niveau de décharge prédéterminé,
lesdits moyens pour produire le signal de charge comprenant des moyens propres à faire passer un premier courant prédéterminé dans un premier circuit indépendant du circuit d'intégration et des moyens de commutation pour diriger ledit premier courant prédéterminé de ce premier circuit vers le circuit d'intégration en réponse à l'impulsion représentative de l'évènement à dater,
caractérisé en ce que lesdits moyens de commutation comprennent un premier et un deuxième organe de commutation sensiblement identiques respectivement montés sur ledit premier circuit et sur le circuit d'intégration et commandés indépendanrnent par lesdits moyens de commande, en opposition l'un par rapport à l'autre pour, simultanément, interrompre le passage dudit premier courant dans ledit premier circuit et permettre son passage dans le circuit d'intégration, en réponse à l'impulsion représentative de l'évènement à dater et vice versa en réponse au signal d'horloge commandant l'interruption de la charge.
2. Dispositif selon la revendication 1, caractérisé en ce que lesdits moyens propres à faire passer ledit premier courant prédéterminé comprennent un générateur de courant connecté en un point commun dudit premier circuit et dudit circuit d'intégration en amont desdits organes de commutation.
3. Dispositif selon la revendication 2, caractérisé en ce qu'il comprend un détecteur de niveau de courant (70) traversant le premier circuit, placé en aval dudit premier organe de commutation, ledit générateur de courant (66) étant réglable et placé sous la commande de ce détecteur de niveau de courant pour maintenir ledit niveau de courant à une valeur stable en dépit d'éventuelles variations des caractéristiques électriques desdits organes de commutation.
4. Dispositif selon la revendication 1, caractérisé en ce sue les premier et deuxième organes de commutation sont respectivement constitués par un premier et un second transistor dont les émetteurs sont connectés en comnun à la sortie du générateur de courant et dont les bases sont reliées à deux sorties desdits moyens de commande propres à produire des signaux logiques inverses en fonction desdites impulsions de commande et dudit signal d'horloge.
5. Dispositif selon l'une des revendications précédentes, caractérisé en ce que les moyens de commande sont propres à provoquer la décharge dudit circuit d'intégration dès.l'interruption du signal de charge.
6. Dispositif selon la revendication 5, caractérisé en ce que les moyens pour produire le signal de charge et de décharge comportent un générateur de courant de décharge (80) et les moyens de commande sont propres à appliquer ce courant de décharge dans le circuit d'intégration (C84) en opposition audit premier courant déterminé dès le début de la charge en réponse à l'impulsion à dater et à modifier l'application de ce courant de décharge en réponse à la détection dudit niveau de décharge prédéterminé.
7. Dispositif selon la revendication 6, caractérisé en ce que les moyens d'application du courant de décharge comportent un dispositif de commutation (36) du courant de décharge propre à, dans une première position, court-circuiter le circuit d'intégration et, dans une deuxième position, appliquer le courant de décharge audit circuit d'intégration.
8. Dispositif selon l'une quelconque des revendications 1 à 7, caractérisé en ce que les moyens de commande comportent en outre une première bascule (28) déclenchée en réponse à ladite impulsion représentative de l'évènement à dater et une deuxième bascule (41) validée en réponse à ladite impulsion pour basculer en réponse à une impulsion d'horloge suivant immédiatement l'impulsion représentative de l'évènement à dater, lesdits organes de commutation (Q71, Q72) étant placés sous la commande de ladite première et de ladite deuxième bascules.
9. Dispositif selon l'une des revendications 1 à 7, caractérisé en ce que les moyens de commande comportent un circuit à retard propre à retarder l'interruption de la charge du circuit d'intégration pour un temps au moins égal au temps mis par ce dernier pour atteindre un régime de charge linéaire.
10. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le dispositif de mesure de temps comporte des moyens (221) de comptage des impulsions de l'horloge de référence.
11. Dispositif selon la revendication 10, caractérisé en ce que le dispositif de chronométrage comporte en outre des moyens (226) de lecture de l'état instantané desdits moyens de comptage au début et à la fin de la période de décharge sans modifier le fonctionnement desdits moyens de comptage en réponse auxdits signaux d'horloge de référence.
EP81401716A 1980-10-31 1981-10-27 Appareillage pour la datation précise d'un évènement par rapport à une référence de temps Expired EP0051531B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT81401716T ATE13780T1 (de) 1980-10-31 1981-10-27 Einrichtung zur genauen datierung eines ereignisses bezueglich einer referenzzeit.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8023404A FR2493553A1 (fr) 1980-10-31 1980-10-31 Appareillage pour la datation precise d'un evenement par rapport a une reference de temps
FR8023404 1980-10-31

Publications (2)

Publication Number Publication Date
EP0051531A1 true EP0051531A1 (fr) 1982-05-12
EP0051531B1 EP0051531B1 (fr) 1985-06-12

Family

ID=9247577

Family Applications (1)

Application Number Title Priority Date Filing Date
EP81401716A Expired EP0051531B1 (fr) 1980-10-31 1981-10-27 Appareillage pour la datation précise d'un évènement par rapport à une référence de temps

Country Status (7)

Country Link
US (1) US4408895A (fr)
EP (1) EP0051531B1 (fr)
AT (1) ATE13780T1 (fr)
CA (1) CA1171290A (fr)
DE (1) DE3170949D1 (fr)
ES (1) ES8300207A1 (fr)
FR (1) FR2493553A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141122A1 (fr) * 1983-09-08 1985-05-15 Siemens Aktiengesellschaft Montage pour la mesure d'intervalles de temps courts
EP0142644A1 (fr) * 1983-09-08 1985-05-29 Siemens Aktiengesellschaft Montage pour la mesure d'intervalles de temps courts

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516861A (en) * 1983-10-07 1985-05-14 Sperry Corporation High resolution and high accuracy time interval generator
JPH02297021A (ja) * 1989-05-12 1990-12-07 Nippon Soken Inc 物理量測定装置
FR2730830B1 (fr) * 1995-02-22 1997-06-06 Dassault Electronique Chronometrie electronique tres precise d'un evenement
WO1997039360A2 (fr) * 1996-04-02 1997-10-23 Lecroy Corporation Appareil et procede permettant de mesurer des intervalles de temps avec une tres haute resolution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983481A (en) * 1975-08-04 1976-09-28 Ortec Incorporated Digital intervalometer
FR2468153A1 (fr) * 1979-10-25 1981-04-30 Tektronix Inc Systeme chronometrique

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104590A (en) * 1976-11-30 1978-08-01 Sergei Vasilievich Zhevnerov Digital device for measuring instantaneous parameter values of slowly varying processes
US4339712A (en) * 1980-05-01 1982-07-13 The Boeing Company Method and system for measuring width and amplitude of current pulse
US4362394A (en) * 1980-09-30 1982-12-07 Marconi Instruments Limited Time interval measurement arrangement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983481A (en) * 1975-08-04 1976-09-28 Ortec Incorporated Digital intervalometer
FR2468153A1 (fr) * 1979-10-25 1981-04-30 Tektronix Inc Systeme chronometrique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nuclear Instruments and Methods, Volume 109, No. 3, 15 Juin 1973, Amsterdam (NL) R.E.H. JONES et al. "The Time Stretcher", pages 461-477 * page 469, colonne de droite, lignes 21-44; page 471, colonne de droite, lignes 14-18; figures 4,7,9 * *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141122A1 (fr) * 1983-09-08 1985-05-15 Siemens Aktiengesellschaft Montage pour la mesure d'intervalles de temps courts
EP0142644A1 (fr) * 1983-09-08 1985-05-29 Siemens Aktiengesellschaft Montage pour la mesure d'intervalles de temps courts

Also Published As

Publication number Publication date
US4408895A (en) 1983-10-11
ES506724A0 (es) 1982-10-01
ATE13780T1 (de) 1985-06-15
CA1171290A (fr) 1984-07-24
EP0051531B1 (fr) 1985-06-12
ES8300207A1 (es) 1982-10-01
FR2493553B1 (fr) 1985-05-03
DE3170949D1 (en) 1985-07-18
FR2493553A1 (fr) 1982-05-07

Similar Documents

Publication Publication Date Title
EP0806710B2 (fr) Stabilisation d'un circuit électronique de régulation du mouvement mécanique d'une piéce d'horlogerie
EP2238471B1 (fr) Dispositif pour imagerie active 3d
FR2589585A1 (fr) Circuit destine a la synchronisation d'un controleur de circuit a canaux multiples
FR2984522A1 (fr) Dispositif de detection de la proximite d'un objet, comprenant des photodiodes spad
FR2468153A1 (fr) Systeme chronometrique
EP2766990A1 (fr) Dispositif de conversion d'impulsions de courant en impulsions de tension
EP0190730A1 (fr) Dispositif de distribution d'horloge tripliquée, chaque signal d'horloge comportant un signal de synchronisation
EP0051531B1 (fr) Appareillage pour la datation précise d'un évènement par rapport à une référence de temps
CA2172197A1 (fr) Dispositif de faible cot et integrable pour l'acquisition de signaux electriques selon la norme arinc 429
EP0002415A1 (fr) Procédé et dispositif de comptage des erreurs de transmission dans une liaison hertzienne numérique
EP2327160B1 (fr) Compteur analogique et imageur incorporant un tel compteur
EP0793153B1 (fr) Dispositif de mesure précise de la durée d'un intervalle de temps et dispositif de télémétrie laser le comprenant
EP0909373B1 (fr) Procede et dispositif de mesure d'un debit de fluide en ecoulement
EP0020205B1 (fr) Dispositif de synchronisation d'un signal d'horloge et système de transmission de données synchrones comportant un tel dispositif
FR2707814A1 (fr) Dispositif de mesure de la durée d'un intervalle de temps.
EP0706100B1 (fr) Dispositif de mesure de la durée d'un intervalle de temps
EP0193453A1 (fr) Dispositif pour contrôler la période séparant des impulsions
EP0006384B1 (fr) Dispositif de synchronisation à partir d'un signal numérique reçu et système de transmission comportant un tel dispositif
EP0092879A2 (fr) Dispositif de synchronisation bit pour modulateur-démodulateur ou récepteur de transmission de données
EP0944970A1 (fr) Dispositif de synchronisation precise
EP0697768B1 (fr) Détecteur de transition d'un signal logique engendrant une impulsion de durée calibrée
EP4213413A1 (fr) Dispositif récepteur, système, procédé de réception et méthode de communication par signal de lumière
EP0299848A1 (fr) Procédé de radiolocalisation d'un véhicule porteur d'un dispositif récepteur, par mesure des différences de temps de réception de signaux de radiofréquence et dispositif récepteur pour la mise en oeuvre de ce procédé
FR2584813A1 (fr) Debitmetre a double flux pour la mesure de debit ou de consommation d'un fluide
EP0012056A1 (fr) Dispositif de télémétrie et son utilisation dans un radar de poursuite

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT BE CH DE GB IT LI NL SE

17P Request for examination filed

Effective date: 19820802

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ELECTRONIQUE SERGE DASSAULT

ITF It: translation for a ep patent filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): AT BE CH DE GB IT LI NL SE

REF Corresponds to:

Ref document number: 13780

Country of ref document: AT

Date of ref document: 19850615

Kind code of ref document: T

REF Corresponds to:

Ref document number: 3170949

Country of ref document: DE

Date of ref document: 19850718

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19890228

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Effective date: 19891027

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19891031

Ref country code: CH

Effective date: 19891031

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

ITTA It: last paid annual fee
NLT1 Nl: modifications of names registered in virtue of documents presented to the patent office pursuant to art. 16 a, paragraph 1

Owner name: DASSAULT ELECTRONIQUE TE ST.-CLOUD, FRANKRIJK.

ITPR It: changes in ownership of a european patent

Owner name: CAMBIO RAGIONE SOCIALE;DASSAULT ELECTRONIQUE

EAL Se: european patent in force in sweden

Ref document number: 81401716.6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19971016

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19971020

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19971029

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19971031

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19971104

Year of fee payment: 17

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981027

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981028

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981031

BERE Be: lapsed

Owner name: ELECTRONIQUE SERGE DASSAULT

Effective date: 19981031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19990501

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19981027

EUG Se: european patent has lapsed

Ref document number: 81401716.6

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 19990501

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19990803