EP0029209A1 - Circuitry for storing information in data transmission technique subscriber posts - Google Patents

Circuitry for storing information in data transmission technique subscriber posts Download PDF

Info

Publication number
EP0029209A1
EP0029209A1 EP80106978A EP80106978A EP0029209A1 EP 0029209 A1 EP0029209 A1 EP 0029209A1 EP 80106978 A EP80106978 A EP 80106978A EP 80106978 A EP80106978 A EP 80106978A EP 0029209 A1 EP0029209 A1 EP 0029209A1
Authority
EP
European Patent Office
Prior art keywords
character
subgroup
unit
memory
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP80106978A
Other languages
German (de)
French (fr)
Other versions
EP0029209B1 (en
Inventor
Szilárd Dipl.-Ing. Sass
Alfréd Dipl.-Ing. Bauer
Lászlò Dipl.-Ing. Schöller
János Keller
István Dipl.-Ing. Hatlaczky
Attila Dipl.-Ing. Körmendy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Telefongyar Kft
Original Assignee
Siemens Telefongyar Kft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Telefongyar Kft filed Critical Siemens Telefongyar Kft
Publication of EP0029209A1 publication Critical patent/EP0029209A1/en
Application granted granted Critical
Publication of EP0029209B1 publication Critical patent/EP0029209B1/en
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
    • H04L13/02—Details not particular to receiver or transmitter
    • H04L13/08—Intermediate storage means

Definitions

  • the invention relates to a circuit arrangement for storing information in data transmission subscriber points.
  • a basic requirement for such systems is the error-free transmission of information between the sender and receiver side.
  • appropriate error protection must be provided in these systems, and an automatic character repetition must be requested after an error has been discovered.
  • the transmitted data must be stored for a certain duration, and a storage unit and a control unit connected to it are therefore often provided for the data transmission points.
  • the present invention aims to eliminate the above-mentioned shortcomings.
  • the invention has for its object to provide a circuit arrangement for 'information storage in data transmission subscriber points, with which the information, apart from the functional durations, is essentially stored and extracted at the same time and the characters are reproduced, supplemented or deleted as often as required without repeated reading can be checked during operation.
  • a circuit arrangement for storing information in data transmission subscriber points which has a character storage unit, a block storage unit connected to its output, and a control and delay unit connected to the character storage and block storage unit, the character storage unit according to the invention comprising a first character storage subgroup and one second time Chen Lance subgroup connected in series and the block storage unit has a block storage subgroup with an output fed back to the input.
  • control and delay unit connected to the character memory unit and the block memory unit is equipped with a character memory control subgroup and a block memory control and delay subgroup.
  • the character memory control subgroup is connected to the first character memory subgroup via a first decoder and to the second character memory subgroup via a second decoder.
  • the parallel input of the first character memory subgroup is connected to the parallel information input of the character memory unit via a first combination circuit.
  • the output of the block memory subgroup is advantageously connected to the series input of the first character memory subgroup via a third combination circuit and a fourth combination circuit.
  • the third combination circuit has a fifth combination circuit connected to an output of the third combination circuit is connected to the serial information output of the block storage unit.
  • the input of the block memory subgroup is connected to the serial information input of the character memory unit via a sixth combination circuit and a seventh combination circuit.
  • the output of the second character memory subgroup is expediently fed back to its input via an eighth combination circuit.
  • the first character memory subgroup is advantageously connected to the second character memory subgroup via the eighth combination circuit.
  • the basic advantage of the circuit arrangement according to the invention is that the input and output of the information is carried out practically simultaneously and independently of one another.
  • the possibility of checking, repeating and deleting during the sign traffic also means another advantage.
  • the circuit arrangement according to the invention can be equipped to carry out all combinations of serial and parallel input and output.
  • the single figure of the drawing shows a block diagram of the circuit arrangement for information storage.
  • the embodiment of the circuit arrangement for information Mation storage has a character storage unit KE, a block storage unit BE and a control and delay unit VIE.
  • the character storage unit KE has a series information input IBs, a parallel information input IBp, a third input 11 and a first, second and third output 11, 12th and 13 each
  • the block storage unit BE has a series information output IKs, a parallel information output IKb, a third output 24 and one each first, second and third inputs 21, 22 and 23.
  • the character storage unit KE has a first character storage sub-group KT1 and a second character storage sub-group KT2, which are connected to one another in series.
  • the first character memory subgroup KT1 has a series input 31, a parallel input 32 and a series output 33 and the second character memory subgroup KT2 has a series input 41, a parallel output 42 and a series output 43.
  • the parallel input 32 of the first character memory subgroup KT1 is connected to the parallel information input IBp via a first combination circuit K1
  • the parallel output 42 of the second character memory subgroup KT2 is connected to its parallel information output IKp via a second combination circuit K2 of the block memory unit BE.
  • the block storage unit BE has a block storage subgroup BT which has an input 51 and an output 52. This output 52 is connected via a third combination circuit K3 to the third output 24 of the block memory unit BE, the latter being connected to the third input 11 of the character memory unit KE or via a fourth combination circuit K4 to the series input 31 of the first character memory subgroup KT1.
  • the output 52 of the block memory subgroup BT is also connected via the third combination circuit K3 and a further fifth combination circuit K5 to the series information output IKs of the block memory unit BE and at the same time fed back via a sixth combination circuit K6 to the input S1 of the block memory subgroup BT.
  • the series information input IBs of the character memory unit KE is via a seventh combination circuit K7, which is accommodated in the character memory unit KE, and via the second output 13 of the character memory unit KE, the second input 22 of the block memory unit BE and the sixth combination circuit K6. also connected to the input 51 of the block memory subgroup BT. Thereto is via the first output 12 of the character memory unit KE, the first input 21 of the blocks p Eicher unit BE and the sixth combination circuit K6 and the serial output 43 of the second character memory subgroup KT2 connected.
  • the series input 41 of the second character memory subgroup KT2 is connected to the series output 33 of the character memory subgroup KT1 via an eighth combination circuit K8.
  • the output 43 of the second character memory subgroup KT2 is fed back via the eighth combination circuit K8 to its input 41.
  • the control and delay unit VIE has a character memory control sub-group KTV and a block memory control and delay sub-group BTVI, which are known to each other and with the sub-groups and combination circuits of the character memory unit KE and the block memory unit BE and are therefore not described in detail here Communicating way.
  • the character memory control unit KTV is connected to the first character memory subgroup KT1 and the second character memory subgroup KT2 via a first decoder D1 and a second decoder D2.
  • the block memory control and delay subgroup BTVI via the character memory control subgroup KTV and the sixth combination circuit K6 prevent the operation of the block memory subgroup BT and the third, fourth, fifth and seventh combination circuits K3, K4, K5 and K7 .
  • the information (characters with a maximum length of eight bits) reach the first character control sub-group KT1 via the parallel information input IBp and the first combination circuit K1 in a parallel manner (first clock). From the first character memory subgroup KT1, the information is determined by the character memory control subgroup KTV via the eighth combination circuit K8 as standard into the second character control subgroup KT2 (second cycle). The information is output by the character memory control subgroup KTV determined via the second combination circuit K2 (third cycle).
  • the cycle constructed from bars 1 to 3 is repeated with each character.
  • the content of the character or of the character pairs in the first and second character memory subgroups KT1 and KT2 are controlled via the first and second decoders D1 and D2, and accordingly, during the transmission cycles, by changing the control signals of the character memory control subgroup KTV, the addition of any characters or the character absorption is possible.
  • the transmission cycle is structured as follows: IBp-K1-KT1-K8-KT2-K2-IKp.
  • the block memory control and delay subgroup BTVI via the character memory control subgroup KTV prevents the operation of the second, fourth and seventh combination circuits K2, K4 and K7.
  • the first and second cycle of the transmission cycle coincide with those of the IBp - IKp company.
  • the content of the second character memory subgroup KT2 (characters with a maximum of eight bits) is led via the sixth combination circuit K6 to the block memory subgroup BT, which enables the storage of two so-called information blocks with bits of the specified number.
  • the block lengths can be changed in the extent of the capacity of the block storage subset BT.
  • the information ie the information bits in the block memory subgroup BT
  • the memory fields which have increasing addresses (for example the eight bits of the first character at addresses O to 7) determined by the block memory control and delay subgroup BTVI are recorded.
  • the informa circulates tion in the block memory subset BT at high speed in the feedback loop, which is determined by the output 52, the combination circuit K6 and the input 52.
  • the bits of the following character are read in as described above, with the only difference that the bits are now written to the consecutive addresses of the block memory subgroup BT (e.g. addresses 8 to 15).
  • addresses 8 to 15 e.g. addresses 8 to 15.
  • a double entry occurs, namely the restoration of the previously read (circulating) information to the same addresses and the reading in of the new information received by the second character memory subgroup KT2 to further (free) addresses.
  • the information in the block memory subgroup BT is output bit by bit in increasing order of the addresses, i.e. in the same order in which the entry was made.
  • the bits which occur during the circulation at the output of the block memory subgroup BT are fed to the series information outputs IKs via the third and fifth combination circuits K3 and K5 from the addresses determined by the block memory control and delay subgroup BTVI and at the point in time determined thereby.
  • a bit is transmitted to the third combination circuit K3 at a speed which corresponds to the rotational speed, while the output from the fifth combination circuit K5 is carried out at a substantially lower speed.
  • the information output from the block storage subgroup BT can be started immediately after the first character has been entered, ie the waiting for the block to be filled sub-group BT with blocks is superfluous.
  • the restoration (circulation) of the information also makes it possible to repeatedly output any stored block as often as desired. During the repeated cycle, character entry from the second character memory subgroup KT2 is reliably prevented.
  • the content of the characters or character pairs located in the character memory subgroups KT1 and KT2 can also be monitored in this operation via the decoders D1 and D2 and an addition or absorption can be carried out accordingly.
  • the transmission cycle is structured as follows: IBp-K1-KT1-K8-KT2-K6-BT-K3-K5-IKs.
  • the operation of the first and fifth combination circuits K1 and K5 is prevented by the block memory control and delay subgroup BTVI via the character memory control subgroup KTV.
  • the information is written bit by bit via the serial information input IBs, the seventh and sixth combination circuits K7 and K6 into the block memory subgroup BT into the memory fields marked with the increasing addresses determined by the block memory control and delay subgroup BTVI until information in the Length of a block can be entered (fifth bar).
  • the information in the block memory sub-group BT is loaded bit-by-bit and character by character into the first character memory sub-group KT1 via the third and fourth combination circuits K3 and K4 (sixth cycle ). From now on the information will be output accordingly the second and third bars of the IBp - IKp company. The transfer of the characters from the block memory subgroup BT to the parallel information output IKp continues until the point in time at which the stored block is completely output.
  • the block memory control and delay subgroup BTVI can also be used to delete the block stored in the block memory subgroup BT.
  • the contents of the characters or character pairs located in the character memory subgroups KT1 and KT2 can also be monitored via decoders D1 and D2, or additions or absorption can be carried out.
  • the transmission cycle is structured as follows: IBs-K7-K6-BT-K3-K4-KT1-K8-KT2-K2-IKp.

Landscapes

  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Systems (AREA)
  • Communication Control (AREA)
  • Error Detection And Correction (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Rod-Shaped Construction Members (AREA)
  • Prostheses (AREA)
  • Telephone Function (AREA)
  • Facsimiles In General (AREA)

Abstract

1. Circuit arrangement for the storage of information in technical data-transmission subscriber stations, which comprises a data-word store unit (KE), a block store unit (BE) connected to its output and comprising a block store sub-unit (BT) with output connected as a feed-back to its own input, as well as a control and delay unit (VIE) connected to the data-word store unit and to the block store unit, characterized in that the data-word store unit (KE) comprises a first data-word store sub-unit (KT1) and a second data-word store sub-unit (KT2) connected in series, and in that there is provided a data-word store control sub-unit (KTV) which is connected to the first data-word store sub-unit (KT1) by way of a first decoder (D1) and to the second data-word store sub-unit (KT2) by way of a second decoder (D2).

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Speicherung von Informationen in datenübertragungstechnischen Abonnentenpunkten.The invention relates to a circuit arrangement for storing information in data transmission subscriber points.

Im Bereich der Rechentechnik rückt die Frage nach der Möglichkeit der Übertragung von Informationen zu Erfassungs-und Bearbeitungssystemen über Fernsprech- oder Fernschreibkanäle immer mehr in den Vordergrund, Die wichtigsten Baugruppen derartiger Systeme sind die Abonnentenpunkte in Form von Terminals oder Endgeräten, die im allgemeinen aus einer Steuereinheit, einer Zeichenumwandlungseinheit und peripheren Einrichtungen wie Eingabe- und Ausgabegeräten zur Ein- und/oder Ausgabe der Informationen zusammengesetzt sind.In the field of computing technology, the question of the possibility of transmitting information to acquisition and processing systems via telephone or telex channels is becoming increasingly important. The most important components of such systems are the subscriber points in the form of terminals or terminal devices, which generally consist of one Control unit, a character conversion unit and peripheral devices such as input and output devices for input and / or output of the information are composed.

Eine Grundforderung für derartige Systeme ist die fehlerfreie Übertragungsmöglichkeit von Informationen zwischen Sender- und Empfängerseite. Angesichts dieses Prinzips muß in diesen Systemen ein entsprechender Fehlerschutz vorgesehen werden, und nach Entdeckung eines Fehlers muß eine automatische Zeichenwiederholung angefordert werden. Zur Fehlererkennung und Datenwiederholung müssen die übertragenen Daten für eine bestimmte Dauer abgespeichert werden, und für die datenübertragungstechnischen Abonnentenpunkte sind deshalb oft eine Speichereinheit sowie eine damit verbundene Steuereinheit vorgesehen.A basic requirement for such systems is the error-free transmission of information between the sender and receiver side. In view of this principle, appropriate error protection must be provided in these systems, and an automatic character repetition must be requested after an error has been discovered. For error detection and data repetition, the transmitted data must be stored for a certain duration, and a storage unit and a control unit connected to it are therefore often provided for the data transmission points.

Die Anwendungsmöglichkeit derartiger Schaltungen zur Informationsspeicherung wird in herkömmlichen datenübertragungstechnischen Abonnentenpunkten durch die folgenden Mängel erheblich eingeschränkt:

  • 1. Ein gleichzeitiges Ein- bzw. Auslesen der Speichereinheit ist unmöglich; erst nach vollständigem Einlesen des Speichers kann ausgelesen werden;
  • 2. Nur nach wiederholtem Einlesen in den Speicher können die Zeichen wiederholt werden;
  • 3. Es gibt keine Möglichkeiten zur Prüfung, Ergänzung und Löschen der in den Speicher eingelesenen Zeichen während der Funktion.
The possibility of using such circuits for In Formation storage is significantly restricted in conventional data transmission subscriber points by the following shortcomings:
  • 1. Simultaneous reading or reading of the storage unit is impossible; Only after the memory has been read in completely can the data be read out;
  • 2. The characters can only be repeated after repeated reading into the memory;
  • 3. There are no options for checking, supplementing and deleting the characters read into the memory during the function.

Die vorliegende Erfindung bezweckt die Beseitigung der oben genannten Mängel.The present invention aims to eliminate the above-mentioned shortcomings.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur'Informationsspeicherung in datenübertragungstechnischen Abonnentenpunkten zu schaffen, mit welcher die Information, abgesehen von den Funktionsdauern, im wesentlichen gleichzeitig ein- und ausgespeichert und die Zeichen ohne wiederholtes Einlesen beliebig oft reproduziert, ergänzt bzw. gelöscht sowie im Laufe des Betriebes geprüft werden können.The invention has for its object to provide a circuit arrangement for 'information storage in data transmission subscriber points, with which the information, apart from the functional durations, is essentially stored and extracted at the same time and the characters are reproduced, supplemented or deleted as often as required without repeated reading can be checked during operation.

Diese Aufgabe wird mit einer Schaltungsanordnung zur Speicherung von Informationen in datenübertragungstechnischen Abonnentenpunkten gelöst, welche eine Zeichenspeichereinheit, eine an deren Ausgang angeschlossene Blockspeichereinheit sowie eine mit der Zeichenspeicher- und der Blockspeichereinheit verbundene Steuer- und Verzögerungseinheit aufweist, wobei die Zeichenspeichereinheit erfindungsgemäß eine erste Zeichenspeicheruntergruppe und eine zweite Zeichenspeicheruntergruppe in Reihe geschaltet und die Blockspeichereinheit eine Blockspeicheruntergruppe mit auf den Eingang rückgekoppeltem Ausgang aufweist.This object is achieved with a circuit arrangement for storing information in data transmission subscriber points, which has a character storage unit, a block storage unit connected to its output, and a control and delay unit connected to the character storage and block storage unit, the character storage unit according to the invention comprising a first character storage subgroup and one second time Chenspeicher subgroup connected in series and the block storage unit has a block storage subgroup with an output fed back to the input.

In einer vorteilhaften Ausführungsform der erfindungsgemässen Schaltungsanordnung ist die mit der Zeichenspeichereinheit und der Blockspeichereinheit verbundene Steuer- und Verzögerungseinheit mit einer Zeichenspeicher-Steuerungsuntergruppe und einer Blockspeicher-c-teuerungs- und Verzögerungsuntergruppe ausgerüstet.In an advantageous embodiment of the circuit arrangement according to the invention, the control and delay unit connected to the character memory unit and the block memory unit is equipped with a character memory control subgroup and a block memory control and delay subgroup.

In einer weiteren vorteilhaften Ausführungsform steht die Zeichenspeicher-Steuerungsuntergruppe mit der ersten Zeichenspeicheruntergruppe über einen ersten Dekodierer und mit der zweiten Zeichenspeicheruntergruppe über einen zweiten Dekodierer in Verbindung.In a further advantageous embodiment, the character memory control subgroup is connected to the first character memory subgroup via a first decoder and to the second character memory subgroup via a second decoder.

In einer weiteren vorteilhaften Ausführungsform ist der Paralleleingang der ersten Zeichenspeicheruntergruppe über eine erste Kombinationsschaltung mit dem Parallelinformationseingang der Zeichenspeichereinheit verbunden.In a further advantageous embodiment, the parallel input of the first character memory subgroup is connected to the parallel information input of the character memory unit via a first combination circuit.

Eine vorteilhafte Ausführungsform ergibt sich daraus, daß der Parallelausgang der zweiten Zeichenspeicheruntergruppe über eine zweite Kombinationsschaltung mit dem Parallelinformationsausgang der Blockspeichereinheit verbunden ist.An advantageous embodiment results from the fact that the parallel output of the second character memory subgroup is connected to the parallel information output of the block memory unit via a second combination circuit.

Vorteilhafterweise wird der Ausgang der Blockspeicheruntergruppe über eine dritte Kombinationsschaltung und eine vierte Kombinationsschaltung mit dem Serieneingang der ersten Zeichenspeicheruntergruppe verbunden.The output of the block memory subgroup is advantageously connected to the series input of the first character memory subgroup via a third combination circuit and a fourth combination circuit.

Es ist ebenfalls vorteilhaft, wenn die dritte Kombinationsschaltung über eine fünfte, an einem Ausgang der dritten Kombinationsschaltung angeschlossene Kombinationsschaltung am Serieninformationsausgang der Blockspeichereinheit angeschlossen ist.It is also advantageous if the third combination circuit has a fifth combination circuit connected to an output of the third combination circuit is connected to the serial information output of the block storage unit.

Bei einer vorteilhaften Ausführung ist der Eingang der Blockspeicheruntergruppe über eine sechste Kombinationsschaltung und eine siebente Kombinationsschaltung mit dem Serieninformationseingang der Zeichenspeichereinheit verbunden.In an advantageous embodiment, the input of the block memory subgroup is connected to the serial information input of the character memory unit via a sixth combination circuit and a seventh combination circuit.

Bei einer weiteren Ausführungsform wird der Ausgang der zweiten Zeichenspeicheruntergruppe zweckmäßigerweise über eine achte Kombinationsschaltung auf seinen Eingang rückgekoppelt.In a further embodiment, the output of the second character memory subgroup is expediently fed back to its input via an eighth combination circuit.

Schließlich ist vorteilhafterweise die erste Zeichenspeicheruntergruppe mit der zweiten Zeichenspeicheruntergruppe über die achte Kombinationsschaltung verbunden.Finally, the first character memory subgroup is advantageously connected to the second character memory subgroup via the eighth combination circuit.

Der grundliegende Vorteil der erfindungsgemäßen Schaltungsanordnung liegt darin, daß die Ein- bzw. Ausgabe der Informationen praktisch gleichzeitig und voneinander unabhängig durchgeführt wird. Die Möglichkeit zur Kontrolle, Wiederholung und Löschung während des Zeichenverkehrs bedeutet überdies einen weiteren Vorteil. Die erfindungsgemäße Schaltungsanordnung kann zur Ausführung aller Kombinationen der seriellen und parallelen Ein- und Ausgabe ausgestattet werden.The basic advantage of the circuit arrangement according to the invention is that the input and output of the information is carried out practically simultaneously and independently of one another. The possibility of checking, repeating and deleting during the sign traffic also means another advantage. The circuit arrangement according to the invention can be equipped to carry out all combinations of serial and parallel input and output.

Im folgenden ist die Erfindung in bezug auf ein Ausführungsbeispiel anhand der Zeichnung eingehend erörtert.In the following the invention is discussed in detail with reference to an embodiment with reference to the drawing.

Die einzige Figur der Zeichnung zeigt ein Blockschaltbild der Schaltungsanordnung zur Informationsspeicherung.The single figure of the drawing shows a block diagram of the circuit arrangement for information storage.

Das Ausführungsbeispiel der Schaltungsanordnung zur Informationsspeicherung weist eine Zeichenspeichereinheit KE, eine Blockspeichereinheit BE und eine Steuer- und Verzögerungseinheit VIE auf. Die Zeichenspeichereinheit KE weist einen Serieninformationseingang IBs, einen Parallelinformationseingang IBp, einen dritten Eingang 11 sowie je einen ersten, zweiten und dritten Ausgang 11, 12.und 13 und die Blockspeichereinheit BE einen Serieninformationsausgang IKs, einen Parallelinformationsausgang IKb, einen dritten Ausgang 24 sowie je einen ersten, zweiten und dritten Eingang 21, 22 und 23 auf.The embodiment of the circuit arrangement for information Mation storage has a character storage unit KE, a block storage unit BE and a control and delay unit VIE. The character storage unit KE has a series information input IBs, a parallel information input IBp, a third input 11 and a first, second and third output 11, 12th and 13 each, and the block storage unit BE has a series information output IKs, a parallel information output IKb, a third output 24 and one each first, second and third inputs 21, 22 and 23.

Die Zeichenspeichereinheit KE hat eine erste Zeichenspeicheruntergruppe KT1 und eine zweite Zeichenspeicheruntergruppe KT2, die miteinander in Reihe verbunden sind. Die erste Zeichenspeicheruntergruppe KT1 weist einen Serieneingang 31, einen Paralleleingang 32 und einen Serienausgang 33 und die zweite Zeichenspeicheruntergruppe KT2 einen Serieneingang 41, einen Parallelausgang 42 und einen Serienausgang 43 auf. - The character storage unit KE has a first character storage sub-group KT1 and a second character storage sub-group KT2, which are connected to one another in series. The first character memory subgroup KT1 has a series input 31, a parallel input 32 and a series output 33 and the second character memory subgroup KT2 has a series input 41, a parallel output 42 and a series output 43. -

Der Paralleleingang 32 der ersten Zeichenspeicheruntergruppe KT1 ist über eine erste Kombinationsschaltung K1 am Parallelinformationseingang IBp, der Parallelausgang 42 der zweiten Zeichenspeicheruntergruppe KT2 über eine zweite Kombinationsschaltung K2 der Blockspeichereinheit BE an deren Parallelinformationsausgang IKp angeschlossen.The parallel input 32 of the first character memory subgroup KT1 is connected to the parallel information input IBp via a first combination circuit K1, and the parallel output 42 of the second character memory subgroup KT2 is connected to its parallel information output IKp via a second combination circuit K2 of the block memory unit BE.

Die Blockspeichereinheit BE besitzt eine Blockspeicheruntergruppe BT, die einen Eingang 51 und einen Ausgang 52 aufweist. Dieser Ausgang 52 steht über eine dritte Kombinationsschaltung K3 mit dem dritten Ausgang 24 der Blockspeichereinheit BE in Verbindung, wobei diese letztere mit dem dritten Eingang 11 der Zeichenspeichereinheit KE bzw. über eine vierte Kombinationsschaltung K4 mit dem Serieneingang 31 der ersten Zeichenspeicheruntergruppe KT1 verbunden ist.The block storage unit BE has a block storage subgroup BT which has an input 51 and an output 52. This output 52 is connected via a third combination circuit K3 to the third output 24 of the block memory unit BE, the latter being connected to the third input 11 of the character memory unit KE or via a fourth combination circuit K4 to the series input 31 of the first character memory subgroup KT1.

Der Ausgang 52 der Blockspeicheruntergruppe BT ist über die dritte Kombinationsschaltung K3 und eine weitere fünfte Kombinationsschaltung K5 auch mit dem Serieninformationsausgang IKs der Blockspeichereinheit BE verbunden und gleichzeitig über eine sechste Kombinationsschaltung K6 auf den Eingang S1 der Blockspeicheruntergruppe BT rückgekoppelt.. Der Serieninformationseingang IBs der Zeichenspeichereinheit KE ist über eine siebente Kombinationsschaltung K7, die in der Zeichenspeichereinheit KE untergebracht ist, sowie über den zweiten Ausgang 13 der Zeichenspeichereinheit KE, den zweiten Eingang 22 der Blockspeichereinheit BE und die sechste Kombinationsschaltung K6. ebenfalls mit dem Eingang 51 der Blockspeicheruntergruppe BT verbunden. Hieran ist über den ersten Ausgang 12 der Zeichenspeichereinheit KE, den ersten Eingang 21 der Blockspeichereinheit BE und die sechste Kombinationsschaltung K6 auch der Serienausgang 43 der zweiten Zeichenspeicheruntergruppe KT2 angeschlossen.The output 52 of the block memory subgroup BT is also connected via the third combination circuit K3 and a further fifth combination circuit K5 to the series information output IKs of the block memory unit BE and at the same time fed back via a sixth combination circuit K6 to the input S1 of the block memory subgroup BT. The series information input IBs of the character memory unit KE is via a seventh combination circuit K7, which is accommodated in the character memory unit KE, and via the second output 13 of the character memory unit KE, the second input 22 of the block memory unit BE and the sixth combination circuit K6. also connected to the input 51 of the block memory subgroup BT. Thereto is via the first output 12 of the character memory unit KE, the first input 21 of the blocks p Eicher unit BE and the sixth combination circuit K6 and the serial output 43 of the second character memory subgroup KT2 connected.

Der Serieneingang 41 der zweiten Zeichenspeicheruntergruppe KT2 ist über eine achte Kombinationsschaltung K8 mit dem Serienausgang 33 der Zeichenspeicheruntergruppe KT1 verbunden.The series input 41 of the second character memory subgroup KT2 is connected to the series output 33 of the character memory subgroup KT1 via an eighth combination circuit K8.

Der Ausgang 43 der zweiten Zeichenspeicheruntergruppe KT2 ist über die achte Kombinationsschaltung K8 auf deren Eingang 41 rückgekoppelt.The output 43 of the second character memory subgroup KT2 is fed back via the eighth combination circuit K8 to its input 41.

Die Steuer- und Verzögerungseinheit VIE besitzt eine Zeichenspeicher-Steuerungsuntergruppe KTV und eine Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI, die sowohl untereinander, als auch mit den Untergruppen und Kombinationsschaltungen der Zeichenspeichereinheit KE und der Blockspeichereinheit BE auf an sich bekannte und daher hier nicht eingehend beschriebene Weise in Verbindung stehen.The control and delay unit VIE has a character memory control sub-group KTV and a block memory control and delay sub-group BTVI, which are known to each other and with the sub-groups and combination circuits of the character memory unit KE and the block memory unit BE and are therefore not described in detail here Communicating way.

Weiter ist die Zeichenspeicher-Steuerungseinheit KTV über einen ersten Dekodierer D1 bzw. einen zweiten Dekodierer D2 mit der ersten Zeichenspeicheruntergruppe KT1 bzw. der zweiten Zeichenspeicheruntergruppe KT2 verbunden.Furthermore, the character memory control unit KTV is connected to the first character memory subgroup KT1 and the second character memory subgroup KT2 via a first decoder D1 and a second decoder D2.

In drei grundsätzlichen Betriebsarten wird die Funktion der beispielshalber dargestellten Schaltungsanordnung zur Informationsspeicherung im folgenden verdeutlicht:

  • 1. Parallele Informationseingabe - parallele Informationsausgabe (IBp - IKp);
  • 2. Parallele Informationseingabe - serielle Informationsausgabe (IBp - IKs);
  • 3. Serielle Informationseingabe - parallele Informationsausgabe (IBs - IKp).
The function of the circuit arrangement for information storage shown by way of example is illustrated in the following in three basic operating modes:
  • 1. Parallel information input - parallel information output (IBp - IKp);
  • 2. Parallel information input - serial information output (IBp - IKs);
  • 3. Serial information input - parallel information output (IBs - IKp).

Im Betrieb IBp - IKp verhindert die Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI über die Zeichenspeicher-Steuerungsuntergruppe KTV und die sechste Kombinationsschaltung K6 den Betrieb der Blockspeicheruntergruppe BT sowie der dritten, der vierten, der fünften und der siebenten Kombinationsschaltungen K3, K4, K5 und K7. Die Informationen (Zeichen mit einer Länge von max. acht Bits) erreichen die erste Zeichensteueruntergruppe KT1 über den Parallelinformationseingang IBp und die erste Kombinationsschaltung K1 auf parallele Weise (erster Takt). Aus der ersten Zeichenspeicheruntergruppe KT1 gehen die Informationen durch die Zeichenspeicher-Steuerungsuntergruppe KTV bestimmt über die achte Kombinationsschaltung K8 serienmäßig in die zweite Zeichensteueruntergruppe KT2 (zweiter Takt). Die Informationsausgabe erfolgt durch die Zeichenspeicher-Steuerungsuntergruppe KTV bestimmt über die zweite Kombinationsschaltung K2 (dritter Takt) .In operation IBp - IKp, the block memory control and delay subgroup BTVI via the character memory control subgroup KTV and the sixth combination circuit K6 prevent the operation of the block memory subgroup BT and the third, fourth, fifth and seventh combination circuits K3, K4, K5 and K7 . The information (characters with a maximum length of eight bits) reach the first character control sub-group KT1 via the parallel information input IBp and the first combination circuit K1 in a parallel manner (first clock). From the first character memory subgroup KT1, the information is determined by the character memory control subgroup KTV via the eighth combination circuit K8 as standard into the second character control subgroup KT2 (second cycle). The information is output by the character memory control subgroup KTV determined via the second combination circuit K2 (third cycle).

Der aus den Takten 1 bis 3 aufgebaute Zyklus spielt sich bei jedem Zeichen immer wieder ab. Während der Übertragung der informationsenthaltenden Zeichen kann der Inhalt des Zeichensbzw. der Zeichenpaare in der ersten und der zweiten Zeichenspeicheruntergruppe KT1 und KT2 über den ersten und zweiten Dekodierer D1 und D2 kontrolliert werden, und dementsprechend ist während der Übertragungszyklen durch Änderung der Steuersignale der Zeichenspeicher-Steuerungsuntergruppe KTV die Ergänzung mit beliebigen Zeichen oder die Zeichenabsorbierung möglich.The cycle constructed from bars 1 to 3 is repeated with each character. During the transmission of the information-containing characters, the content of the character or of the character pairs in the first and second character memory subgroups KT1 and KT2 are controlled via the first and second decoders D1 and D2, and accordingly, during the transmission cycles, by changing the control signals of the character memory control subgroup KTV, the addition of any characters or the character absorption is possible.

In dieser Betriebsart baut sich der Übertragungszyklus folgendermaßen auf: IBp-K1-KT1-K8-KT2-K2-IKp.In this operating mode, the transmission cycle is structured as follows: IBp-K1-KT1-K8-KT2-K2-IKp.

Im Betrieb IBp - IKs verhindert die Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI über die Zeichenspeicher-Steuerungsuntergruppe KTV den Betrieb der zweiten, der vierten und der siebenten Kombinationsschaltungen K2, K4 und K7. Der erste und der zweite Takt des Übertragungszyklus stimmt mit denen des Betriebes IBp - IKp überein. Dann wird hier jedoch der Inhalt der zweiten Zeichenspeicheruntergruppe KT2 (Zeichen mit max. acht Bits) über die sechste Kombinationsschaltung K6 zur Blockspeicheruntergruppe BT geführt, welche die Speicherung von zwei sog. Informationsblocks mit Bits angegebener Anzahl ermöglicht. Die Blocklängen können im Ausmaß der Kapazität der Blockspeicheruntergruppe BT geändert werden.In operation IBp - IKs, the block memory control and delay subgroup BTVI via the character memory control subgroup KTV prevents the operation of the second, fourth and seventh combination circuits K2, K4 and K7. The first and second cycle of the transmission cycle coincide with those of the IBp - IKp company. Then, however, the content of the second character memory subgroup KT2 (characters with a maximum of eight bits) is led via the sixth combination circuit K6 to the block memory subgroup BT, which enables the storage of two so-called information blocks with bits of the specified number. The block lengths can be changed in the extent of the capacity of the block storage subset BT.

Aus der zweiten Zeichenspeicheruntergruppe KT2 werden die Informationen, d.h. die Informationsbits in der Blockspeicheruntergruppe BT, in den Speicherfeldern, die mit durch die Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI bestimmten ansteigenden Adressen (z.B. die acht Bits des ersten Zeichens auf Adressen O bis 7) markiert sind, aufgezeichnet. Nach Aufzeichnung zirkuliert die Information in der Blockspeicheruntergruppe BT mit hoher Geschwindigkeit in der rückgekoppelten Schleife, die durch den Ausgang 52, die Kombinationsschaltung K6 und den Eingang 52 bestimmt ist.From the second character memory subgroup KT2, the information, ie the information bits in the block memory subgroup BT, is marked in the memory fields which have increasing addresses (for example the eight bits of the first character at addresses O to 7) determined by the block memory control and delay subgroup BTVI are recorded. After recording, the informa circulates tion in the block memory subset BT at high speed in the feedback loop, which is determined by the output 52, the combination circuit K6 and the input 52.

Das Einlesen der Bits des folgenden Zeichens erfolgt wie oben beschrieben, nur mit dem Unterschied, daß die Bits nun auf die auf der Reihe folgender Adressen der Blockspeicheruntergruppe BT (z.B. auf Adressen 8 bis 15) geschrieben werden. Beim Laden der Blockspeicheruntergruppe BT kommt also eine doppelte Eingabe zustande, und zwar die Rückspeicherung der früher eingelesenen (zirkulierenden) Informationen auf dieselben Adressen und das Einlesen der neuen, von der zweiten Zeichenspeicheruntergruppe KT2 erhaltenen Informationen auf weitere (freie) Adressen.The bits of the following character are read in as described above, with the only difference that the bits are now written to the consecutive addresses of the block memory subgroup BT (e.g. addresses 8 to 15). When the block memory subgroup BT is loaded, a double entry occurs, namely the restoration of the previously read (circulating) information to the same addresses and the reading in of the new information received by the second character memory subgroup KT2 to further (free) addresses.

Die Ausgabe der in der Blockspeicheruntergruppe BT befindlichen Informationen erfolgt bitweise in zunehmender Reihenfolge der Adressen, d.h. in derselben Reihenfolge, in der die Eingabe stattfand. Den Serieninformationsausgängen IKs werden die während des Umlaufes am Ausgang der Blockspeicheruntergruppe BT auftretenden Bits über die dritte und die fünfte Kombinationsschaltungen K3 und K5 von den durch die Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI bestimmten Adressen und im durch diese bestimmten Zeitpunkt zugeführt. Die Übertragung eines Bits in die dritte Kombinationsschaltung K3 erfolgt mit einer Geschwindigkeit, die mit der Umlaufgeschwindigkeit übereinstimmt, während die Ausgabe aus der fünften Kombinationsschaltung K5 mit einer wesentlich niedrigeren Geschwindigkeit erfolgt.The information in the block memory subgroup BT is output bit by bit in increasing order of the addresses, i.e. in the same order in which the entry was made. The bits which occur during the circulation at the output of the block memory subgroup BT are fed to the series information outputs IKs via the third and fifth combination circuits K3 and K5 from the addresses determined by the block memory control and delay subgroup BTVI and at the point in time determined thereby. A bit is transmitted to the third combination circuit K3 at a speed which corresponds to the rotational speed, while the output from the fifth combination circuit K5 is carried out at a substantially lower speed.

Die Informationsausgabe aus der Blockspeicheruntergruppe BT kann unmittelbar nach Eingabe des ersten Zeichens begonnen werden, d.h. das Abwarten der Auffüllung der Blockspeicheruntergruppe BT mit Blocks ist überflüssig. Die Rückspeicherung (Umlauf) der Informationen ermöglicht darüber hinaus, jedweden abgespeicherten Block beliebig oft wiederholt auszugeben. Während des wiederholten Zyklus wird die Zeicheneingabe aus der zweiten Zeichenspeicheruntergruppe KT2 sicher verhindert.The information output from the block storage subgroup BT can be started immediately after the first character has been entered, ie the waiting for the block to be filled sub-group BT with blocks is superfluous. The restoration (circulation) of the information also makes it possible to repeatedly output any stored block as often as desired. During the repeated cycle, character entry from the second character memory subgroup KT2 is reliably prevented.

Der Inhalt der in den Zeichenspeicheruntergruppen KT1 und KT2 befindlichen Zeichen bzw. Zeichenpaare kann über die Dekodierer D1 und D2 auch in diesem Betrieb überwacht und dementsprechend eine Ergänzung oder Absorbierung vorgenommen werden.The content of the characters or character pairs located in the character memory subgroups KT1 and KT2 can also be monitored in this operation via the decoders D1 and D2 and an addition or absorption can be carried out accordingly.

In diesem Betrieb baut sich der Übertragungszyklus folgenderweise auf: IBp-K1-KT1-K8-KT2-K6-BT-K3-K5-IKs.In this operation, the transmission cycle is structured as follows: IBp-K1-KT1-K8-KT2-K6-BT-K3-K5-IKs.

Im Betrieb IBs - IKp wird der Betrieb der ersten und der fünften Kombinationsschaltung K1 und K5 von der Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI über die Zeichenspeicher-Steuerungsuntergruppe KTV verhindert. Die Informationen werden bitweise über den Serieninformationseingang IBs, die siebente und die sechste Kombinationsschaltung K7 und K6 in die Blockspeicheruntergruppe BT in die Speicherfelder, die mit den durch die Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI bestimmten ansteigenden Adressen markiert sind, geschrieben, bis Informationen in der Länge eines Blockes eingetragen werden (fünfter Takt). Bewirkt durch die Steuerungs- und Verzögerungssignale der Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI und der Zeichenspeicher-Steuerungsuntergruppe KTV werden die in der Blockspeicheruntergruppe BT befindlichen Informationen bitseriell und zeichenweise über die dritte und vierte Kombinationsschaltung K3 und K4 in die erste Zeichenspeicheruntergruppe KT1 geladen (sechster Takt). Von nun an erfolgt die Informationsausgabe entsprechend dem zweiten und dritten Takt des Betriebes IBp - IKp. Die Übertragung der Zeichen von der Blockspeicheruntergruppe BT zum Parallelinformationsausgang IKp dauert bis zu dem Zeitpunkt an, wobei der abgespeicherte Block restlos ausgegeben wird.In operation IBs - IKp, the operation of the first and fifth combination circuits K1 and K5 is prevented by the block memory control and delay subgroup BTVI via the character memory control subgroup KTV. The information is written bit by bit via the serial information input IBs, the seventh and sixth combination circuits K7 and K6 into the block memory subgroup BT into the memory fields marked with the increasing addresses determined by the block memory control and delay subgroup BTVI until information in the Length of a block can be entered (fifth bar). Due to the control and delay signals of the block memory control and delay sub-group BTVI and the character memory control sub-group KTV, the information in the block memory sub-group BT is loaded bit-by-bit and character by character into the first character memory sub-group KT1 via the third and fourth combination circuits K3 and K4 (sixth cycle ). From now on the information will be output accordingly the second and third bars of the IBp - IKp company. The transfer of the characters from the block memory subgroup BT to the parallel information output IKp continues until the point in time at which the stored block is completely output.

Auch das Löschen des in der Blockspeicheruntergruppe BT abgespeicherten Blockes ist durch den Befehl der Blockspeicher-Steuerungs- und Verzögerungsuntergruppe BTVI möglich.The block memory control and delay subgroup BTVI can also be used to delete the block stored in the block memory subgroup BT.

In diesem Betrieb kann der Inhalt der in den Zeichenspeicheruntergruppen KT1 und KT2 befindlichen Zeichen bzw. Zeichenpaare über die Dekodierer D1 und D2 ebenfalls überwacht bzw. Ergänzungen oder Absorption vorgenommen werden.In this mode, the contents of the characters or character pairs located in the character memory subgroups KT1 and KT2 can also be monitored via decoders D1 and D2, or additions or absorption can be carried out.

In dieser Betriebsart baut sich der Übertragungszyklus wie folgt auf: IBs-K7-K6-BT-K3-K4-KT1-K8-KT2-K2-IKp.In this operating mode, the transmission cycle is structured as follows: IBs-K7-K6-BT-K3-K4-KT1-K8-KT2-K2-IKp.

Claims (10)

1. Schaltungsanordnung zur Speicherung von Informationen in datenübertragungstechnischen Abonnentenpunkten, welche eine Zeichenspeichereinheit (KE), eine an deren Ausgang angeschlossene Blockspeichereinheit (BE) sowie eine mit der Zeichenspeicher- und der Blockspeichereinheit verbundene Steuer- und Verzögerungseinheit (VIE) aufweist, dadurch gekennzeichnet, daß die Zeichenspeichereinheit (KE) eine erste Zeichenspeicheruntergruppe (KT1) und eine zweite Zeichenspeicheruntergruppe (KT2) in Reihe geschaltet und die Blockspeichereinheit (BE) eine Blockspeicheruntergruppe (BT) mit auf den eigenen Eingang rückgekoppeltem Ausgang aufweist.1. A circuit arrangement for storing information in data transmission subscriber points, which has a character storage unit (KE), a block storage unit (BE) connected to its output and a control and delay unit (VIE) connected to the character storage and block storage unit, characterized in that the character storage unit (KE) has a first character storage sub-group (KT1) and a second character storage sub-group (KT2) connected in series and the block storage unit (BE) has a block storage sub-group (BT) with an output fed back to its own input. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die mit der Zeichenspeichereinheit (KE) und der Blockspeichereinheit (BE) verbundene Steuer- und Verzögerungseinheit (VIE) mit einer Zeichenspeicher-Steuerungsuntergruppe (KTV) und einer Blockspeicher-Steuerungs- und Verzögerungsuntergruppe (BTVI) ausgerüstet ist.2. Circuit arrangement according to claim 1, characterized in that the with the character memory unit (KE) and the block memory unit (BE) connected control and delay unit (VIE) with a character memory control subgroup (KTV) and a block memory control and delay subgroup (BTVI ) is equipped. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Zeichenspeicher-Steuerungsuntergruppe (KTV) mit der ersten Zeichenspeicheruntergruppe (KT1) über einen ersten Dekodierer (D1) und mit der zweiten Zeichenspeicheruntergruppe (KT2) über einen zweiten Dekodierer (D2) in Verbindung steht.3. Circuit arrangement according to claim 2, characterized in that the character memory control sub-group (KTV) with the first character memory sub-group (KT1) via a first decoder (D1) and with the second character memory sub-group (KT2) via a second decoder (D2) is connected . 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Paralleleingang der ersten Zeichenspeicheruntergruppe (KT1) über eine erste Kombinationsschaltung (K1) mit dem Parallelinformationseingang (IBp) der Zeichenspeichereinheit (KE) verbunden ist.4. Circuit arrangement according to claim 1, characterized in that the parallel input of the first character memory subgroup (KT1) is connected via a first combination circuit (K1) to the parallel information input (IBp) of the character memory unit (KE). 5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Parallelausgang der zweiten Zeichenspeicheruntergruppe (KT2) über eine zweite Kombinationsschaltung (K2) mit dem Parallelinformationsausgang der Blockspeichereinheit (BE) verbunden ist.5. Circuit arrangement according to claim 1, characterized in that the parallel output of the second character memory subgroup (KT2) is connected via a second combination circuit (K2) to the parallel information output of the block memory unit (BE). 5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der Blockspeicheruntergruppe (BT) über eine dritte Kombinationsschaltung (K3) und eine vierte Kombinationsschaltung (K4) mit dem Serieneingang der ersten Zeichenspeicheruntergruppe (KT1) verbunden ist.5. Circuit arrangement according to claim 1, characterized in that the output of the block memory subgroup (BT) via a third combination circuit (K3) and a fourth combination circuit (K4) is connected to the series input of the first character memory subgroup (KT1). 7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Kombinationsschaltung (K3) über eine fünfte an einem Ausgang der dritten Kombinationsschaltung (K3) angeschlossene Kombinationsschaltung (K5) am Serieninformationsausgang (IKc) der Blockspeichereinheit (BE) angeschlossen ist.7. Circuit arrangement according to claim 1, characterized in that the third combination circuit (K3) via a fifth at an output of the third combination circuit (K3) connected combination circuit (K5) is connected to the serial information output (IKc) of the block memory unit (BE). 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang der Blockspeicheruntergruppe (BT) über eine sechste Kombinationsschaltung (K6) und eine siebente Kombinationsschaltung (K7) mit dem Serieninformationseingang (IBs) der Zeichenspeichereinheit (KE) verbunden ist.3. Circuit arrangement according to claim 1, characterized in that the input of the block memory subgroup (BT) via a sixth combination circuit (K6) and a seventh combination circuit (K7) with the series information input (IBs) of the character memory unit (KE) is connected. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der zweiten Zeichenspeicheruntergruppe (KT2) über eine achte Kombinationsschaltung (K8) auf den eigenen Eingang rückgekoppelt ist.3. Circuit arrangement according to claim 1, characterized in that the output of the second character memory subgroup (KT2) is fed back to its own input via an eighth combination circuit (K8). 10. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zeichenspeicheruntergruppe (KT1) mit der zweiten Zeichenspeicheruntergruppe (KT2) über eine achte Kombinationsschaltung (K8) verbunden ist. 10th Circuit arrangement according to Claim 1, characterized in that the first character memory subgroup (KT1) is connected to the second character memory subgroup (KT2) via an eighth combination circuit (K8).
EP80106978A 1979-11-16 1980-11-12 Circuitry for storing information in data transmission technique subscriber posts Expired EP0029209B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
HUTE000941 1979-11-16
HU79TE941A HU178767B (en) 1979-11-16 1979-11-16 Connection arrangement for storing informations for data transfer substations

Publications (2)

Publication Number Publication Date
EP0029209A1 true EP0029209A1 (en) 1981-05-27
EP0029209B1 EP0029209B1 (en) 1983-11-02

Family

ID=11002097

Family Applications (1)

Application Number Title Priority Date Filing Date
EP80106978A Expired EP0029209B1 (en) 1979-11-16 1980-11-12 Circuitry for storing information in data transmission technique subscriber posts

Country Status (8)

Country Link
EP (1) EP0029209B1 (en)
AT (1) ATE5223T1 (en)
CS (1) CS222190B2 (en)
DD (1) DD154408A5 (en)
DE (1) DE3065479D1 (en)
HU (1) HU178767B (en)
PL (1) PL134541B1 (en)
RO (1) RO84259B (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524002A1 (en) * 1965-05-07 1970-03-26 Western Electric Co Buffer arrangement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1344357A (en) * 1962-10-05 1963-11-29 Constr Telephoniques Improvements to data transmission systems
DE1251799B (en) * 1964-07-02 1967-10-12 Telef unken Patentverwertungsgesellschaft m.b.H., Ulm/Donau Method and arrangement for the secure transmission of binary coded data in blocks
DE1294432B (en) * 1967-04-13 1969-05-08 Telefunken Patent Method for the secure transmission of binary coded data
DE1921056A1 (en) * 1969-04-25 1970-10-29 Licentia Gmbh Arrangement for secure data transmission
US3972034A (en) * 1975-05-12 1976-07-27 Fairchild Camera And Instrument Corporation Universal first-in first-out memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524002A1 (en) * 1965-05-07 1970-03-26 Western Electric Co Buffer arrangement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, Band 17, Nr. 3, August 1974, New York, US, WILLIAMS: "High-speed randomaccess memory with simultaneous read/write operation" Seiten 933, 934 * Das ganze Dokument * *

Also Published As

Publication number Publication date
EP0029209B1 (en) 1983-11-02
RO84259B (en) 1984-07-30
DD154408A5 (en) 1982-03-17
CS222190B2 (en) 1983-05-27
DE3065479D1 (en) 1983-12-08
HU178767B (en) 1982-06-28
ATE5223T1 (en) 1983-11-15
PL227850A1 (en) 1981-08-21
RO84259A (en) 1984-05-23
PL134541B1 (en) 1985-08-31

Similar Documents

Publication Publication Date Title
DE3121540C2 (en)
DE2148906C2 (en) Circuit arrangement for the transmission of data between a computer and a large number of terminals
DE3208240C2 (en) Series-parallel converter
DE3010357A1 (en) METHOD AND ARRANGEMENT FOR TRANSMITTING DATA BETWEEN SYSTEM UNITS
DE2158891B2 (en) Circuit arrangement for the transmission of information data between a data processing system and a number of data input / output devices
DE2406740A1 (en) PROCESS EQUIPMENT REGULATION SYSTEM
DE2036815C3 (en) Circuit arrangement for a private branch exchange with a limited number of extensions
DE3423710A1 (en) METHOD FOR DATA TRANSFER CONTROL
DE2442736B1 (en) Digital data transmission system
DE1268181B (en) Control device for data transmission between several identifiable remote stations and a control center
DE2333187A1 (en) STATIC REMOTE CONTROL RELAY
DE1187264B (en) Circuit arrangement for the acceptance and storage of data and their transmission to output channels connected in a cyclical sequence
DE1275088B (en) Circuit arrangement for computer-controlled storage switching systems
DE2751828A1 (en) METHOD AND EQUIPMENT FOR CONTACT-FREE SERIAL TRANSMISSION OF DATA
EP0029209B1 (en) Circuitry for storing information in data transmission technique subscriber posts
DE2500320C2 (en)
DE3317385C2 (en) Method for operating terminals of a digital subscriber line
DE2652920B2 (en) Multi-stage coupling device for time division
DE1474017B2 (en) Data processing system
DE2512303B1 (en) CIRCUIT ARRANGEMENT FOR THE RECEIVING SIDE STEP LENGTH DURING THE CHARACTER-FRAME-BONDED TIME-MULTIPLEX TRANSFER OF DATA
DE2319507A1 (en) METHOD AND DEVICE FOR ENTRYING A CONTROL PROGRAM INTO A COMPUTER FOR NUMERICAL CONTROL OF A MACHINE TOOL
DE2403599B1 (en) Identifier for teleprinters or data recorders
DE1292699B (en) Converter arrangement for information words between a central station and a large number of transmission lines
DE2636272C3 (en) Control circuit for inserting or removing an alphanumeric character at a runner position within a text that can be displayed by a demonstration device
DE2627009C2 (en) Method for synchronizing a PCM connection and arrangement for carrying out the method

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT DE FR GB SE

17P Request for examination filed

Effective date: 19811021

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): AT DE FR GB SE

REF Corresponds to:

Ref document number: 5223

Country of ref document: AT

Date of ref document: 19831115

Kind code of ref document: T

REF Corresponds to:

Ref document number: 3065479

Country of ref document: DE

Date of ref document: 19831208

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19841128

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19841207

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19841231

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19861127

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19881112

Ref country code: AT

Effective date: 19881112

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19881113

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19890731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19890801

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

EUG Se: european patent has lapsed

Ref document number: 80106978.2

Effective date: 19890726