DE2500320C2

DE2500320C2 -

Info

Publication number: DE2500320C2
Application number: DE19752500320
Authority: DE
Inventors: Bobby George Cumberland R.I. Us Burkett; Raymond Wilson Dallas Tex. Us Henry
Original assignee: Texas Instruments Inc
Current assignee: Siemens AG
Priority date: 1974-01-07
Filing date: 1975-01-07
Publication date: 1988-06-16
Also published as: DE2500320A1; JPS6227404B2; IT1032183B; GB1490550A; GB1490549A; NL7500095A; JPS50116887A; GB1490548A; FR2325103B1; FR2325103A1

Description

Die Erfindung bezieht sich auf eine programmierbare, digital arbeitende elektronische Steueranordnung gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a programmable, digital working electronic control arrangement according to the Preamble of claim 1.

Eine Steueranordnung dieser Art ist in der US-PS 37 61 882 beschrieben. Eine solche Steueranordnung kann überall dort eingesetzt werden, wo einzelne zu steuernde Elemente, beispielsweise Motoren oder Steuerrelais, programmgesteuert betätigt werden sollen, also Elemente, die unter Verwendung jeweils einen einzigen Bits in Betrieb gesetzt oder abgeschaltet werden können. Zur Verwirklichung solcher Steueranordnungen wurden früher Relaisschaltungen eingesetzt, die dann gemäß der genannten Druckschrift durch elektronische Schaltungen ersetzt wurden. Die aus dieser Druckschrift bekannte Steueranordnung enthält ein Register mit Paralleleingang, dessen Inhalt über einen Multiplexer zu einer Zentraleinheit übertragen werden kann. Besondere Steuervorrichtungen empfangen Ein/Aus-Zustände repräsentierende Signale in paralleler Form aus einem Register, das seinerseits aus einem Zwischenspeicherregister in paralleler Form Ausgabezustände empfängt, wobei diese Ausgabezustände aus der Zentraleinheit über einen Demultiplexer in das Zwischenspeicherregister eingegeben worden sind. Zur Synchronisierung, also zur Zeitsteuerung der Eingabevorgänge wird ein Spitzenamplitudendetektor verwendet, und zur Synchronisierung der Ausgabevorgänge wird ein Nulldurchgangsdetektor verwendet. Das Vorsehen von zwei Registern für die eingegebenen Signale und für die auszugebenden Signale und das Vorsehen von zwei Baueinheiten zur Erzielung der Synchronisierung der Eingabe- und Ausgabevorgänge ist aufwendig und somit verbesserungsfähig.A control arrangement of this type is in US-PS 37 61 882 described. Such a control arrangement can be anywhere there are used where individual elements to be controlled, for example Motors or control relays, program-controlled to be operated, i.e. elements that are used one bit each put into operation or switched off can be. To implement such tax arrangements previously relay circuits were used, which then by electronic means in accordance with the cited document Circuits were replaced. The from this publication known control arrangement contains a register with parallel input, its content via a multiplexer to a Central unit can be transferred. Special control devices receive representing on / off states Signals in parallel form from a register, which in turn from a buffer register in parallel form Receives output states, these output states off the central unit via a demultiplexer into the buffer register have been entered. For synchronization, is used to time control the input processes uses a peak amplitude detector, and for synchronization the output operations become a zero crossing detector used. The provision of two registers for the entered signals and for the signals to be output and the provision of two structural units to achieve synchronization the input and output processes are complex and thus can be improved.

Der Erfindung liegt die Aufgabe zugrunde, eine Steueranordnung der bekannten Art so weiterzubilden, daß sie einen wesentlich einfacheren Aufbau hat, so daß sie demgemäß auch kostengünstiger angeboten werden kann.The invention has for its object a control arrangement of the known type so that they are one has a much simpler structure, so that it accordingly can also be offered more cheaply.

Diese Aufgabe wird gemäß der Erfindung mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. In der erfindungsgemäßen Steueranordnung wird ein Bildregister zur Aufnahme der Zustände der Eingabevorrichtungen und zum Ausgeben der Ein/Aus-Zustände für die Ausgabevorrichtungen verwendet. Sowohl das Eingeben als auch das Ausgeben in das Register erfolgen in serieller Form. Die Zeitsteuerung der Eingabe- und Ausgabevorgänge erfolgt mit Hilfe eines einzigen Bauteils, die die Steuersignale einmal pro Halbperiode des Wechselstromsignals erzeugt. Die erfindungsgemäße Steueranordnung hat somit einen sehr einfachen Aufbau und läßt sich somit unter Aufwendung geringer Kosten verwirklichen.This object is achieved according to the invention with the in the mark of claim 1 specified features. An image register is used in the control arrangement according to the invention for recording the states of the input devices and for outputting the on / off states for the output devices used. Both input and output in the register are done in serial form. The timing the input and output processes take place with the help of a single component that sends the control signals once generated per half period of the AC signal. The invention Control arrangement thus has a very simple one Structure and can thus be reduced with expenditure Realize costs.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous developments of the invention are in the Subclaims marked.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigtThe invention will now be described by way of example with reference to the drawing explained. It shows

Fig. 1 eine Übersichtsdarstellung einer nach der Erfindung ausgebildeten Steueranordnung, Fig. 1 is an overview of a designed according to the invention, control arrangement,

Fig. 1a und 1b eine schematische Darstellung der Schaltermatrix der in der Steueranordnung von Fig. 1 verwendeten Tastatur-Eingabeeinheit, Fig. 1a and 1b a schematic representation of the switching matrix used in the control arrangement of Fig. 1 keyboard input unit,

Fig. 2 eine typische Leiterschaltung, die die Anordnung von Fig. repräsentiert, Fig. 2 shows a typical circuit, representing the arrangement of FIG.

Fig. 3 und 4 das Schaltbild eines Hauptabschnitts der Steueranordnung, FIGS. 3 and 4, the circuit diagram of a main portion of the control arrangement,

Fig. 5 die Speicherabschnitte der Steueranordnung, Fig. 5 shows the storage portions of the control arrangement,

Fig. 6 einzelne Steuereinheiten in der Anordnung von Fig. 3 bis 5, Fig. 6 individual control units in the arrangement of Fig. 3 to 5,

Fig. 7 bis 10 Einzelheiten der verwendeten Programmiereinheit, Fig. 7 to 10 details of the programming unit used,

Fig. 11a bis 11e Impulsdiagramme, FIG. 11a to 11e are timing diagrams,

Fig. 12 eine Darstellung der gegenseitigen Lage der Fig. 3 und 4, der Fig. 7 bis 10, derFig. 11a bis 11c und der Fig. 13 und 14 sowie FIG. 12 shows the mutual position of FIGS. 3 and 4, FIGS . 7 to 10, FIGS . 11a to 11c and FIGS . 13 and 14 as well

Fig. 13 und 14 die in der Steueranordnung verwendeten Ein/Ausgabe-Einheiten. Fig. 13 and 14, the A / used in the control arrangement output units.

Die Erfindung wird hier im Zusammenhang mit einer Ausführungsform einer programmierbaren Steuerwerkanordnung beschrieben, bei der drei getrennte Einheiten vorhanden sind. Die erste Einheit ist ein Steuerwerk, das aus einer programmierbaren Ablaufsteueranordnung mit einem in einem Speicher gespeicherten Befehlssatz besteht und Einrichtungen enthält, die Eingangsvorrichtungen seriell abfragen, die dazu dienen, den Zustand von verschiedenen, gesteuerten Geräten zugeordneten Eingangselementen anzuzeigen.The invention is here in connection with an embodiment described a programmable control unit arrangement, where there are three separate units. The first Unit is a control unit that consists of a programmable Sequence control arrangement with a stored in a memory Instruction set exists and contains facilities that input devices serial queries that serve the State of different, controlled devices assigned Display input elements.

Die zweite Einheit ist eine Programmiereinheit, die dazu verwendet wird, den gewünschten Befehl anfänglich in die Ablaufsteueranordnung einzuspeichern, damit dann eine gewünschte Gruppe von Operationen unabhängig von einer Steuerung entsprechend sich ändernder Bedingungen bearbeitet wird. Zum anfänglichen Programmieren eines gegebenen Steuerwerks kann ein Programmiertastenfeld verwendet werden, das dann von der Anordnung abgetrennt und an anderer Stelle verwendet werden kann, bis das Steuerwerk eine weitere Änderung seiner Arbeitsweise erfordert.The second unit is a programming unit used for this the desired command initially into the sequencer save, so that then a desired Group of operations independent of a controller accordingly changing conditions is processed. To the initial programming of a given controller a programming keypad can be used, which is then from the Arrangement separated and used elsewhere can until the control unit makes another change in its operation required.

Die dritte Einheit besteht aus einer Gruppe von Eingabe- und Ausgabevorrichtungen, die an verschiedenen gewünschten Stellen längs eines von der Ablaufsteueranordnung ausgehenden Kabels angeschlossen sind. Allgemein dienen eine oder mehrere der Ausgabevorrichtungen dazu, eine Wechselstromversorgungsquelle mit einem Verbraucher wie einem Motor, einer Anzeigelampe, einem Elektromagnet oder dergleichen zu verbinden. Die Anordnung arbeitet dabei so, daß Eingangsvorrichtungen längs des Kabels zur Bestimmung ihres Zustandes in einer geordneten Folge wenigstens einmal pro Halbzyklus der Versorgungsspannung abgefragt werden. Die Zustände der Eingabevorrichtungen werden in der Ablaufsteueranordnung gespeichert. Danach werden zuvor aufgrund der Tätigkeit der Ablaufsteueranordnung gebildete Steuerzustände seriell aus dem Speicher der Ablaufsteueranordnung gelesen, an das Kabel angelegt und Speichervorrichtungen der Ausgabevorrichtungen zugeführt, damit der Zustand der Ausgabevorrichtungen bei Bedarf beispielsweise zum Einschalten oder Abschalten des Motors verändert wird.The third unit consists of a group of input and Dispensers in various desired locations along one of the sequence control arrangement Cables are connected. Generally one or more serve of the output devices to an AC power source with a consumer like a motor, an indicator lamp, to connect an electromagnet or the like. The arrangement works so that input devices along the cable to determine their condition in one ordered sequence at least once per half cycle of the supply voltage be queried. The states of the input devices are stored in the sequence control arrangement. After that, due to the activity of Sequence control arrangement serially formed control states read the memory of the sequence control arrangement to the cable created and storage devices of the output devices fed so that the state of the output devices at Required for example to switch on or switch off the Motors is changed.

Danach wird der im Speicher der Ablaufsteueranordnung gespeicherte Befehlssatz abgefragt und zur Verarbeitung der Eingangsdaten verwendet, die von den Eingabevorrichtungen erhalten worden sind, damit eine neue Gruppe von Ausgangszuständen erzeugt wird. Auf diese Weise können die Bedingungen des Ausgabesystems selektiv in Intervallen geändert werden, die nicht größer als eine Periodendauer der Versorgungsspannung sind.Then the one stored in the memory of the sequence control arrangement Command set queried and for processing the Input data used by the input devices have been obtained for a new set of initial states is produced. That way the conditions of the output system selectively changed at intervals be no longer than a period of the supply voltage are.

Die hier beschriebene Anordnung betrifft Verbesserungen der Ausführung des Abschnitts des Betriebs, bei dem durch die Tätigkeit der Ablaufsteueranordnung Kennzeichen erzeugt werden. Insbesondere betrifft die hier beschriebene Anordnung Operationen, bei denen Zwischenergebnisse der Tätigkeit der Ablaufsteueranordnung in einem Lese/Schreib-Speicher in Form eines Bildregisters gespeichert werden, so daß sie jederzeit auf Abruf während der Erzeugung der Ausgangszustände verfügbar sind. The arrangement described here relates to improvements the execution of the section of the operation at which the activity of the sequence control arrangement generates indicators will. In particular, the arrangement described here relates Operations where interim results of the activity the sequence control arrangement in a read / write memory in Form an image register can be saved so that they on call at any time during the generation of the initial states Are available.

Fig. 1

In Fig. 1 ist ein programmierbares Steuerwerk 10 dargestellt, das über einen Stecker 398 und ein mehradriges Kabel 399 mit einer Ein/Ausgabe-Grundeinheit 400 und von da aus über ein Kabel 399 a mit einer Ein/Ausgabe-Grundeinheit 401 verbunden ist, wobei ein Kabel 399 b in Richtung des Pfeils 402 zu weiteren Ein/Ausgabe-Grundeinheiten führen kann, die sich an beliebigen gewünschten Punkten befinden können. Das programmierbare Steuerwerk 10 ist ein fest verdrahtetes, in sich abgeschlossenes Prozeß-Ablaufsteuerwerk, das von einer Einsteck-Eingabeeinheit 600 programmiert ist. Die Eingabeeinheit 600 ist mit Hilfe eines Kabels 600 a über einen Stecker 600 b mit dem Steuerwerk 10 verbunden.In Fig. 1, a programmable control unit 10 is shown, which is connected via a plug 398 and a multi-core cable 399 to an input / output base unit 400 and from there via a cable 399 a to an input / output base unit 401 , wherein a cable 399 b in the direction of arrow 402 to the other a output repeat units can lead /, which may be located at any desired points. The programmable control unit 10 is a hard-wired, self-contained process sequence control unit which is programmed by a plug-in input unit 600 . The input unit 600 is connected to the control unit 10 with the aid of a cable 600 a via a plug 600 b .

Die Ein/Ausgabe-Grundeinheit 400 enthält mehrere Ein/Ausgabe-Anschlüsse, beispielsweise den Anschluß 409, für verschiedene Schaltungselemente. Die Ein/Ausgabe-Grundeinheit 401 ist ebenfalls mit mehreren Ein/Ausgabe-Anschlüssen wie den Anschlüssen 411 und 414 versehen. Die Anschlüsse werden beispielsweise bei der Steuerung eines X-Y-Koordinaten-Zeichentisches 404 verwendet. Ein Motor 405 treibt den Tisch 404 längs einer Achse an. Längs der anderen Achse wird der Tisch 404 von einem Motor 406 angetrieben. Ein Grenzschalter 407 ist so angebracht, daß er betätigt wird, wenn er vom Tisch 404 berührt wird. Der Motor 406 ist über Verbindungsleiter 408 mit dem Ausgangsanschluß 409 an der Ein/Ausgabe-Grundeinheit 400 angeschlossen. Der Schalter 407 ist über Verbindungsleiter 410 mit dem Eingangsanschluß 411 an der Ein/Ausgabe-Grundeinheit 401 angeschlossen. Über Verbindungsleiter 413 ist ein Druckschalter 412 mit dem Eingangsanschluß 414 am Sockel 401 angeschlossen.The I / O base 400 includes a plurality of I / O ports, such as port 409 , for various circuit elements. The basic input / output unit 401 is also provided with a plurality of input / output connections, such as the connections 411 and 414 . The connections are used, for example, when controlling an XY coordinate drawing table 404 . A motor 405 drives the table 404 along an axis. Along the other axis, the table 404 is driven by a motor 406 . A limit switch 407 is mounted so that it is operated when it is touched by the table 404 . The motor 406 is connected to the output terminal 409 on the input / output base unit 400 via a connecting conductor 408 . The switch 407 is connected to the input terminal 411 on the input / output base unit 401 via a connecting conductor 410 . A pressure switch 412 is connected to the input connection 414 on the base 401 via a connecting conductor 413 .

Das programmierbare Steuerwerk 10 wird beispielsweise dazu verwendet, den Motor 406 nur dann einzuschalten, wenn die beiden Schalter 407 und 412 geschlossen sind. Eine solche Wirkung würde abhängig von Steuerzuständen eintreten, die in einem Speicher im Steuerwerk 10 gespeichert sind. Der Speicher im Steuerwerk 10 kann über die Eingabeeinheit 600 mit den gewünschten Steuerzuständen geladen werden.The programmable control unit 10 is used, for example, to switch on the motor 406 only when the two switches 407 and 412 are closed. Such an effect would occur depending on control states that are stored in a memory in the control unit 10 . The memory in the control unit 10 can be loaded with the desired control states via the input unit 600 .

Die Ein/Ausgabe-Grundeinheit 400 enthält im hier beschriebenen Ausführungsbeispiel acht Eingangsanschlüsse 400 a und acht Ausgangsanschlüsse 400 b. In gleicher Weise enthält die Ein/Ausgabe-Grundeinheit 401 acht Eingangsanschlüsse 401 a und acht Ausgangsanschlüsse 401 b.In the exemplary embodiment described here, the input / output basic unit 400 contains eight input connections 400 a and eight output connections 400 b . In the same way, the basic input / output unit 401 contains eight input connections 401 a and eight output connections 401 b .

Fig. 2

Die Anordnung arbeitet abhängig von Befehls-Spannungszuständen, die in der Ausdrucksweise von Leiterschaltungen geladen werden, wie sie normalerweise bei der Verdrahtung von Stromversorgungsanordnungen angewendet werden. Fig. 2 zeigt beispielsweise eine typische Leiterschaltung, bei der die Grenzschalter 407 und der Druckschalter 412 in Serie mit dem Motor 406 zwischen Energieversorgungsleitungen 415 und 416 geschaltet sind, die in dem zur Grundeinheit 400 von Fig. 1 führenden Versorgungskabel 397 enthalten sind. In gleicher Weise ist der Motor 405 in Serie mit gleichen Steuerelementen zwischen die Leitungen 415 und 416 geschaltet. Ein dritter Stromkreis zwischen den Leitungen 415 und 416 kann aus drei parallelen, zu einem Zeitgeber 417 führenden Schaltern und einem Steuerrelais 418 bestehen, bei dem der Zeitgeber dann wirksam ist, wenn einer der mit ihm verbundenen Schalter geschlossen ist.The arrangement operates in response to command voltage states which are loaded in the expression of conductor circuits, as are normally used in the wiring of power supply arrangements. For example, FIG. 2 shows a typical conductor circuit in which the limit switches 407 and the pressure switch 412 are connected in series with the motor 406 between power supply lines 415 and 416 , which are contained in the supply cable 397 leading to the base unit 400 of FIG. 1. In the same way, the motor 405 is connected in series with the same control elements between the lines 415 and 416 . A third circuit between lines 415 and 416 can consist of three parallel switches leading to a timer 417 and a control relay 418 , in which the timer operates when one of the switches connected to it is closed.

Die hier beschriebene Ausführungsform der Erfindung eignet sich für 256 Ausgangselemente wie den Ausgangsanschluß 409 und für 256 Eingangselemente wie die Eingangsanschlüsse 411 und 414. Die in Fig. 1 dargestellte Anordnung ermöglicht die Speicherung von Befehlen zur Verwirklichung vieler Verbindungswege in einer Leiterschaltung. Die Anordnung kann so erweitert werden, daß sie sich für eine viel größere Anzahl von Elementen in einem durch eine Leiterschaltung repräsentierten System eignet. Dies wird durch Verwendung eines nicht adressierten Kellerspeichers zur Zwischenspeicherung von Zwischenergebnissen programmierter Verarbeitungsvorgänge erzielt, die ebensogut mit booleschen Gleichungen funktionieren, die in Teilgruppen zerlegt sind, von denen jede getrennt in einem Kellerspeicher gespeichert ist und danach zur Erzeugung von Endergebnissen der booleschen Beziehung kombiniert werden. In Fig. 2 sind zwar nur einfache Leiterschaltungselemente dargestellt, doch ist die Anordnung von Fig. 1 vielseitig, da sie sich für eine fast unbegrenzte Anzahl von Sprossen in der Leiterschaltung mit einer unbegrenzten Anzahl von Elementen in einer gegebenen Sprosse eignet.The embodiment of the invention described here is suitable for 256 output elements such as the output connection 409 and for 256 input elements such as the input connections 411 and 414 . The arrangement shown in FIG. 1 enables commands to be stored in order to implement many connection paths in a conductor circuit. The arrangement can be expanded to suit a much larger number of elements in a system represented by a ladder circuit. This is accomplished by using an unaddressed basement to cache intermediate results of programmed processing operations that work equally well with Boolean equations broken down into subgroups, each of which is stored separately in a basement and then combined to produce final results of the Boolean relationship. Although only simple ladder circuit elements are shown in FIG. 2, the arrangement of FIG. 1 is versatile because it is suitable for an almost unlimited number of rungs in the ladder circuit with an unlimited number of elements in a given rung.

Es folgt nun eine Beschreibung des Aufbaus des Steuerwerks 10, der Ein/Ausgabe-Grundeinheiten 400 und 401 und der Eingabeeinheit 600. Es ist zu erkennen, daß die Eingabeeinheit 600 nur zur Programmierung eines Steuerwerks verwendet wird. Im Betrieb wird der Stecker 600 b nur eingesteckt, während die gewünschte Leiterschaltung in das Steuerwerk 10 eingegeben wird. Danach wird der Stecker 600 b entfernt, und die Eingabeeinheit 600 steht dann zur Programmierung von weiteren, an anderen Stellen angebrachten Steuerwerken zur Verfügung.The following is a description of the structure of the control unit 10 , the basic input / output units 400 and 401 and the input unit 600 . It can be seen that the input unit 600 is only used for programming a control unit. In operation, the plug 600 b is only inserted while the desired conductor circuit is being input into the control unit 10 . The plug 600 b is then removed, and the input unit 600 is then available for programming further control units located elsewhere.

Programmable controller 10 - FIGS. 3 to 6

Das programmierbare Steuerwerk 10, das in den Fig. 3 bis 6 dargestellt ist, hat die nachfolgend beschriebenen einzelnen Funktionsabschnitte.The programmable control unit 10 , which is shown in FIGS. 3 to 6, has the individual functional sections described below.

Counter data registers Fig. 3 and 4

Die Einheiten 12 bis 15 dienen als serielle Ein/Ausgabe-Zähler, wenn sie in einem seriellen Ein/Ausgabe-Betrieb arbeiten, und als Speicherbefehlsregister, wenn sie in einem Ausführungsbetrieb arbeiten. Sie arbeiten mit einem Bildregister 20 zusammen, wie unten noch erläutert wird. Units 12 through 15 serve as serial I / O counters when operating in a serial I / O mode and as store instruction registers when operating in an execution mode. They work together with an image register 20 , as will be explained below.

Bit and command counters - Figs. 3 and 4

Die Einheiten 36 und 38 sind so miteinander verbunden, daß sie einen Bit- und Befehlszähler zum Synchronisieren und Steuern der Ablaufoperationen in der Anordnung bilden.The units 36 and 38 are connected together to form a bit and command counter for synchronizing and controlling the sequence operations in the arrangement.

Scan cycle counter - Fig. 3

Ein Zähler 35 dient dazu, Abtastzyklen zu zählen, die ausgeführt worden sind, damit Zeitsteueroperationen unterstützt werden, die erforderlich sein können, wenn Zeitgeber, wie der Zeitgeber 417 von Fig. 2, zu verwenden sind.A counter 35 serves to count sampling cycles that have been performed to support timing operations that may be required when using timers such as timer 417 of FIG. 2.

Processor - Fig. 3

Die Einheiten 61, 62 und 63 dienen als primäre Prozessoreinheiten. Die Einheit 61 ist ein Hauptdecodierer und ein Prozessor-Festwertspeicher. Die Einheit 62 ist ein Zeitzähler- Prozessor-Festwertspeicher. Die Einheit 63 ist ein Zeitzähler-Zustandsspeicher.The units 61, 62 and 63 serve as primary processor units. Unit 61 is a main decoder and a processor read only memory. Unit 62 is a time counter processor read only memory. Unit 63 is a time counter state memory.

Synchronization hold circuit - Fig. 3

Über eine Synchronisierungshalteschaltung 11 wird ein Startimpuls zur Einleitung jedes Zyklus des Steuerwerks übertragen. Das Steuerwerk 10 arbeitet normalerweise mit Geräten zusammen, die von den Leitungen 415 und 416 von Fig. 2 mit Energie versorgt werden, an denen eine Spannung von 110 V anliegt. Das Steuerwerk 10 arbeitet über einen vollständigen Zyklus innerhalb der Zeitgrenzen jedes Halbzyklus der Versorgungsspannung. Ein an die Klemme 11 e der Synchronisierungshalteschaltung 11 angelegter Eingangssynchronisierungsimpuls wird veranlaßt, am Scheitelpunkt jeder Halbwelle der Versorgungsspannung aufzutreten.A start pulse for initiating each cycle of the control unit is transmitted via a synchronization hold circuit 11 . The control unit 10 normally works with devices which are supplied with energy by the lines 415 and 416 of FIG. 2, to which a voltage of 110 V is present. The control unit 10 operates over a complete cycle within the time limits of every half cycle of the supply voltage. An input synchronization pulse applied to terminal 11 e of synchronization hold circuit 11 is caused to occur at the apex of each half-wave of the supply voltage.

Nach Erzeugung jedes Synchronisierungsimpulses werden Signale, die die Zustände aller Steuerelemente in der Leiterschaltung, beispielsweise der Schalter 407, 412 usw. von Fig. 2, anzeigen, in das Steuerwerk gelesen und im Bildregister 20 über eine der Dateneingabe dienende UND-Schaltung 417 gespeichert. Nach dem Einlesen der Daten werden jüngst erzeugte Steuerzustände aus dem Steuerwerk 10 über ein Kabel 399 ausgegeben, von dem ein Leiter zu einer der Datenausgabe dienenden NAND-Schaltung 18 führt. Danach werden alle Befehle im Speicher 25 bis 28 oder 30 bis 33 von Fig. 5 durchgesehen, und neue Ausgangsdaten werden erzeugt. Der Zyklus ist dann beendet, und das Steuerwerk wartet auf den nächsten Scheitelpunkt der Versorgungsspannung zur Auslösung eines weiteren Steuerzyklus.After each synchronization pulse has been generated, signals which indicate the states of all the control elements in the conductor circuit, for example the switches 407, 412 etc. of FIG. 2, are read into the control unit and stored in the image register 20 via an AND circuit 417 used for data input. After the data have been read in, recently generated control states are output from the control unit 10 via a cable 399 , from which a conductor leads to a NAND circuit 18 which serves for data output. Thereafter, all of the instructions in the memory 25 to 28 or 30 to 33 of Fig. 5 are reviewed and new output data is generated. The cycle is then completed and the control unit waits for the next peak of the supply voltage to trigger another control cycle.

Die von der NAND-Schaltung 18 ausgegebenen Daten werden in Schieberegisterspeichern in den Grundeinheiten 400, 401 usw. von Fig. 2 gespeichert. Diese in Form von Doppelausgangsregistern ausgeführten Speicher speichern Ausgangsdaten, die Steuerbedingungen für ein gegebenes Zeitintervall bilden, wie im Zusammenhang mit den Fig. 13 und 14 noch erläutert wird. Im Verlauf dieses Zeitintervalls werden neue Ausgangsdaten im anderen Teil des Doppelausgangsregisters gespeichert. Die Steuerung wird von Daten in der einen Hälfte des Ausgangsregisters zu Daten in der anderen Hälfte des Ausgangsregisters nach jedem Null-Durchgang des Versorgungsspannungsverlaufs geschoben.The data output from the NAND circuit 18 is stored in shift register memories in the basic units 400, 401 , etc. of FIG. 2. These memories, which are in the form of double output registers, store output data which form control conditions for a given time interval, as will be explained in connection with FIGS. 13 and 14. Over the course of this time interval, new output data are stored in the other part of the double output register. Control is shifted from data in one half of the output register to data in the other half of the output register after each zero crossing of the supply voltage waveform.

Cellar storage - Fig. 3

Die Einheit 80 ist ein Kellerspeicher für Wörter mit einer Länge von einem Bit. Ergebnisse von logischen Rechenvorgängen, die von anderen Teilen des Steuerwerks ausgeführt werden, werden in diesem Kellerspeicher abgespeichert. Die Ergebnisse können in der umgekehrten Reihenfolge ihrer Abspeicherung wieder zurückgeholt werden. Die Länge des Kellerspeichers 80 kann praktisch unbegrenzt sein, wobei entsprechende Einheiten zur Ermöglichung jeder vernünftigen Anzahl von zu speichernden Ergebnissen in Kaskade geschaltet werden können. Die Zwischenergebnisse der Ablaufsteueroperationen können zum Kombinieren mit anderen Ablaufberechnungsergebnissen aus dem Kellerspeicher 80 zurückgeholt werden. Unit 80 is a stack of one bit words. Results of logical calculations that are carried out by other parts of the control unit are stored in this basement memory. The results can be retrieved in the reverse order in which they were saved. The length of the basement memory 80 can be practically unlimited, and appropriate units can be cascaded to enable any reasonable number of results to be stored. The intermediate results of the sequence control operations can be retrieved from the basement memory 80 for combining with other sequence calculation results.

Memory section - Fig. 5

Der Speicherabschnitt enthält einen Direktzugriffsspeicher (RAM) aus vier RAM-Einheiten 25 bis 28 und einen programmierbaren Festwertspeicher (PROM) aus PROM-Einheiten 30 bis 33. Jede der RAM-Einheiten 25 bis 28 hat eine Speicherkapazität von 1024 Bits mit 10 Eingangssteuerleitungen, so daß jeweils ein Bit auf einmal ausgelesen werden kann. Die PROM-Einheiten 30 bis 33 sind mit 8 Eingangssteuerleitungen versehen, damit auf einmal jeweils vier Bit parallel ausgegeben werden können. Die RAM-Einheiten 25 bis 28 ermöglichen somit die Speicherung von 256 Befehlen aus jeweils 16 Bits. Die Befehle können in den RAM-Einheiten 25 bis 28 unter Verwendung der Eingabeeinheit 600 eingegeben werden, wenn die NAND-Schaltung 24 freigegeben ist. Die Leitung 23 ist eine Speicherdaten-Eingabeleitung, die für die Zuführung von Daten zu den RAM-Einheiten 25 bis 28 freigegeben werden muß. Als Alternative können 256 Befehle in den PROM-Einheiten 30 bis 33 gespeichert werden.The memory section contains a random access memory (RAM) composed of four RAM units 25 to 28 and a programmable read-only memory (PROM) composed of PROM units 30 to 33 . Each of the RAM units 25 to 28 has a storage capacity of 1024 bits with 10 input control lines, so that one bit at a time can be read out. The PROM units 30 to 33 are provided with 8 input control lines so that four bits can be output in parallel at once. The RAM units 25 to 28 thus enable the storage of 256 instructions, each consisting of 16 bits. The commands can be entered into RAM units 25 through 28 using input unit 600 when NAND circuit 24 is enabled. Line 23 is a memory data input line that must be enabled to supply data to RAM units 25 through 28 . Alternatively, 256 commands can be stored in PROM units 30 through 33 .

Es ist zu erkennen, daß in Fig. 5 sowohl die RAM-Einheiten 25 bis 28 als auch die PROM-Einheiten an ihrem Platz dargestellt sind. Die RAM-Einheit 25 und die PROM-Einheit 30 sind für einen Parallelbetrieb angeschlossen, so daß sie in der Anordnung die gleiche Lage einnehmen. Von diesen beiden Einheiten wird immer nur eine verwendet. Das gleiche gilt für die RAM-Einheit 26 und die PROM-Einheit 31, für die RAM-Einheit 27 und die PROM-Einheit 32 sowie für die RAM-Einheit 28 und die PROM-Einheit 33. Fig. 5 zeigt zwar tatsächlich eine Anordnung mit Redundanz, doch werden nur vier Speichereinheiten in der hier beschriebenen Ausführungsform mit der gewünschten Kombination von RAM-Einheiten und PROM-Einheiten eingesetzt.It can be seen that both the RAM units 25 to 28 and the PROM units are shown in place in FIG . The RAM unit 25 and the PROM unit 30 are connected for parallel operation, so that they occupy the same position in the arrangement. Only one of these two units is used. The same applies to the RAM unit 26 and the PROM unit 31 , for the RAM unit 27 and the PROM unit 32 as well as for the RAM unit 28 and the PROM unit 33 . Although FIG. 5 actually shows an arrangement with redundancy, only four memory units are used in the embodiment described here with the desired combination of RAM units and PROM units.

Die in den RAM-Einheiten 25 bis 28 gespeicherten Befehle können durch Anwendung der Eingabeeinheit 600 im gewöhnlichen Betriebsablauf zur Eingabe neuer Befehle oder zur Änderung vorhandener Befehle geändert werden. Im Gegensatz dazu sind die PROM-Einheiten 30 bis 33 festgelegt, und sie können nicht durch die Verwendung der Eingabeeinheit 600 geändert werden. Falls sowohl RAM-Einheiten 25 bis 28 als auch PROM-Einheiten 30 bis 33 verwendet werden, werden Befehle in Form von 16 1-Bit-Steuerzuständen seriell über eine Verknüpfungsschaltung 34 ausgelesen.The commands stored in the RAM units 25 to 28 can be changed by using the input unit 600 in the ordinary operation to input new commands or to change existing commands. In contrast, the PROM units 30 to 33 are fixed, and they cannot be changed by using the input unit 600 . If both RAM units 25 to 28 and PROM units 30 to 33 are used, commands in the form of 16 1-bit control states are read out serially via a logic circuit 34 .

Ehe die Anordnung im einzelnen genauer beschrieben wird, erfolgt zunächst eine Übersichtsbeschreibung der gewünschten Arbeitsweise.Before the arrangement is described in more detail, it is done first an overview description of the desired Way of working.

Die Anordnung wird durch drei Betriebsarten geschaltet: (a) ein Wartezustand, (b) ein serieller Ein/Ausgabe-Zustand und (c) ein Ausführungszustand.The arrangement is switched by three operating modes: (a) a wait state, (b) a serial input / output state and (c) an execution state.

The waiting state

Die Anordnung wartet auf das nächste Auftreten eines Scheitelwertes der 60-Hz-Versorgungswechselspannung. Wenn ein Scheitelwert auftritt, wird ein Synchronisierungsimpuls erzeugt, der den Betrieb auslöst, wobei jeder Zyklus vor dem Auftreten des nächsten Scheitelwerts beendet wird.The arrangement waits for the next occurrence of a peak value the 60 Hz AC supply voltage. When a Peak value occurs, a synchronization pulse generated, which triggers the operation, each cycle before when the next peak occurs.

The serial input / output operation

Diese Betriebsart wird durch das Auftreten des Synchronisierungsimpulses ausgelöst. Bei diesem seriellen Ein/Ausgabe-Betrieb sind drei getrennte Stufen beteiligt. Während der ersten Stufe wird der Zustand aller Eingabeeinheiten (407, 412) an den Grundeinheiten 400, 401 von Fig. 1 gelesen und im Bildregister 20 gespeichert. In der hier beschriebenen Ausführungsform hat das Bildregister 20 eine Kapazität von 1024 Bits. Der Eingangsabschnitt des Bildregisters 20 ist auf 256 Bits beschränkt. Somit sind bis zu 256 Eingabeeinheiten möglich, deren Zustände in das Bildregister 20 gelesen werden können. This operating mode is triggered by the occurrence of the synchronization pulse. There are three separate stages involved in this serial input / output operation. During the first stage, the state of all input units ( 407, 412 ) on the basic units 400, 401 of FIG. 1 is read and stored in the image register 20 . In the embodiment described here, the image register 20 has a capacity of 1024 bits. The input section of the image register 20 is limited to 256 bits. This means that up to 256 input units are possible, the states of which can be read into the image register 20 .

Während der zweiten Stufe findet eine serielle Ausgabeoperation statt, in der die in der Mitte des Bildregisters 20 gespeicherten 512 Bits seriell ausgelesen werden. Die 512 mittleren Speicherplätze werden zum Speichern von Kennzeichen verwendet, von denen intern in der Anordnung Gebrauch gemacht wird und die jeder externen Vorrichtung zur Verfügung gestellt werden, die solche Kennzeichen benötigen kann. Hier wird zwar kein spezieller Gebrauch davon gemacht, doch ist die Speicherung solcher Kennzeichen ein Teil des Betriebs, und ihr Auslesen ist ein Teil der zweiten Arbeitsstufe. Die entsprechenden Vorgänge sind im seriellen Ein/Ausgabe-Betrieb als eine Zwischengruppe von Schritten enthalten.During the second stage, a serial output operation takes place in which the 512 bits stored in the center of the image register 20 are read out serially. The 512 middle storage locations are used to store tags that are used internally in the array and are made available to any external device that may require such tags. No particular use is made of it here, but storing such markings is part of the operation and their reading out is part of the second stage of work. The corresponding processes are included in the serial input / output mode as an intermediate group of steps.

Während der dritten Stufe werden die letzten 256 Bits des Bildregisters 20 ausgelesen und über das Kabel 399 von Fig. 1 zum Speichern in den Grundeinheiten 400, 401 usw. übertragen.During the third stage, the last 256 bits of the image register 20 are read out and transmitted over the cable 399 of FIG. 1 for storage in the basic units 400, 401 etc.

Die in den letzten 256 Bits des Registers 20 gespeicherte Information ist eine während des vorhergehenden Betriebszyklus und insbesondere während der Ausführungsbetriebsart des vorhergehenden Zyklus erzeugte Information.The information stored in the last 256 bits of register 20 is information generated during the previous operating cycle and particularly during the execution mode of the previous cycle.

The execution company

Bei dieser Betriebsart werden die in den Speichern 25 bis 28 und/oder 30 bis 33 gespeicherten Befehle in der Anordnung an Eingangsdaten ausgeführt, die in den ersten 256 Bits des Bildregisters 20 gespeichert sind.In this operating mode, the commands stored in the memories 25 to 28 and / or 30 to 33 are executed in the arrangement of input data which are stored in the first 256 bits of the image register 20 .

An dieser Stelle sei darauf hingewiesen, daß in jeder der Grundeinheiten 400, 401 usw. ein Paralleleingabe-Serienausgabe- Schieberegister enthalten ist, das für jeden Eingangsanschluß (411), der einer gegebenen Grundeinheit, beispielsweise der Grundeinheit 401, zugeordnet ist, ein Bit enthält. Es ist auch ein Serieneingabe-Parallelausgabe-Schieberegister vorgesehen, das jeweils ein Bit für jeden Ausgangsanschluß (409) enthält, der einer gegebenen Grundeinheit, beispielsweise der Grundeinheit 400, zugeordnet ist. Die Schieberegister in den Grundeinheiten 400, 401 usw. sind in Kaskade geschaltet, so daß während des Serienabschnitts des seriellen Ein/Ausgabe-Betriebs die Zustände aller Eingabeeinheiten 407, 412 über das Kabel 399 seriell in das Bildregister 20 gelesen werden können. Somit repräsentieren die in den ersten 256 Speicherplätzen im Bildregister 20 gespeicherten Bits die Zustände von Steuerelementen, beispielsweise der Schalter 407 und 412 von Fig. 2 in dem Augenblick, in dem der serielle Ein/Ausgabe-Abschnitt des Abtastzyklus stattfindet. Am Ende des seriellen Ein/Ausgabe-Betriebs werden die Zustände, die die Ausgangseinheiten, beispielsweise die Motore 405 und 406 annehmen sollen, in die Serieneingabe-Parallelausgabe-Register eingelesen, und sie werden dort gespeichert, damit sie über an die Ausgangseinheiten anschließbare Steuervorrichtungen angelegt werden können.At this point it should be noted that in each of the basic units 400, 401 etc. there is a parallel input-serial output shift register which contains one bit for each input port ( 411 ) associated with a given basic unit, for example the basic unit 401 . A serial input-parallel output shift register is also provided, each containing one bit for each output port ( 409 ) associated with a given base unit, such as base unit 400 . The shift registers in the basic units 400, 401 etc. are connected in cascade, so that the states of all input units 407, 412 can be read serially into the image register 20 via the cable 399 during the serial section of the serial input / output operation. Thus, the bits stored in the first 256 memory locations in the image register 20 represent the states of controls, such as switches 407 and 412 of Fig. 2, at the moment the serial input / output portion of the scan cycle takes place. At the end of serial input / output operation, the states that the output units, for example motors 405 and 406 , are to be read into the serial input parallel output registers and are stored there so that they can be applied via control devices which can be connected to the output units can be.

Anhand der bisher erlangten Kenntnisse erfolgt nun eine Beschreibung von Einzelheiten der in den Fig. 3 bis 6 dargestellten Anordnung, woran sich eine Beschreibung der Arbeitsweise anschließt.Based on the knowledge obtained so far, a description of details of the arrangement shown in FIGS. 3 to 6 follows, followed by a description of the method of operation.

Control unit - Fig. 3 and 4

Eine NAND-Schaltung 11 a in der Halteschaltung 11 ist über eine Leitung 91 mit den Löscheingängen der Zähler 13 bis 15 und mit dem Eingang eines Lauf-Flip-Flops 21 verbunden. Ein Impuls an der Leitung 81 ist ein Zyklusfreigabeimpuls, der den Betrieb der Anordnung bei jedem Scheitelwert der Versorgungsspannung auslöst.A NAND circuit 11a in the latch circuit 11 is connected via a line 91 with the reset inputs of the counters 13 to 15 and to the input of a run flip-flop 21st A pulse on line 81 is a cycle enable pulse that triggers the operation of the device at each supply voltage peak.

Der Ausgang des Flip-Flops ist über eine Leitung 82 mit dem Ladeeingang jedes der Zähler 12 bis 15 und mit dem Steuereingang der UND-Schaltung 17 verbunden. Der Ausgang Q des Flip-Flops 21 ist über eine Leitung 83 mit dem Steuereingang einer UND-Schaltung 17 a verbunden. Die UND-Schaltung Schaltungen 17 und 17 a sind an die Eingänge einer NOR-Schaltung 17 b angeschlossen, die über einen Negator 17 c und eine UND-Schaltung 17 d mit dem Dateneingang des Bildregisters 20 verbunden ist. Der Datenausgang des Bildregisters 20 ist über eine Leitung 84 mit dem Dateneingang A des Hauptdecodier- und Verarbeitungs-Festwertspeichers 61 verbunden, wobei das Ausgangssignal an der Leitung 85 zum Dateneingang der UND-Schaltung 17 a und zum D-Eingang eines D-Flip-Flops 86 zurückgeführt wird, das anschließend als Aktivanzeiger AI bezeichnet wird. Der Q-Ausgang des AI-Flip-Flops 86 steht über die Leitung 87 mit dem Dateneingang des Kellerspeichers 20 und mit der Eingangsklemme B des Festwertspeichers 61 in Verbindung.The exit of the flip-flop is over a line82 with the charging input of each of the counters12th to15 and with that Control input of the AND circuit17th connected. The exit Q of the flip-flop21 is over a line83 with the Control input of an AND circuit17th a connected. The AND circuit Circuits17th and17th a are at the inputs of a NOR circuit 17th b connected through a negator17th c and an AND circuit17th d with the data input of the image register 20th connected is. The data output of the image register 20th is over a line84 with the data inputA of Main decoding and processing read-only memory61 connected, with the output signal on the line85 to the Data input of the AND circuit17th a andD- entrance of a D flip flops86 is returned, which then as Activity indicatorAI referred to as. TheQ- Exit of theAI-Flip flops 86 stands over the line87 with the data input of the Cellar storage20th and with the input terminalB of the read-only memory 61 in connection.

Der Q-Ausgang des Lauf-Flip-Flops 21 ist über die Leitung 83 mit einem Freigabeeingang und mit einem Löscheingang jedes der Zähler 36, 37 und 38 verbunden. Der Übertragausgang des Zählers 36 steht über eine UND-Schaltung 88 mit einem zweiten Freigabeeingang des Zählers 37 in Verbindung, dessen Übertragausgang über eine Leitung 89 am zweiten Freigabeeingang des Zählers 38 angeschlossen ist. Die Übertragausgangsleitung des Zählers 39 steht über eine Leitung 52 mit einem zweiten Freigabeeingang des Zählers 36 und mit einer NAND-Schaltung 90 in Verbindung. Der Übertragausgang des Zählers 36 ist über eine Antivalenzschaltung 91 an einem zweiten Eingang der NAND-Schaltung 90 angeschlossen. Die Antivalenzschaltung 91 weist eine Steuerleitung 92 auf, die von einem Flip-Flop 93 von Fig. 6 kommt, über das eine Steuerspannung zugeführt wird, die ein Zeitfenster mit einer Dauer darstellt, während der ein Wort in einen der vier RAM-Einheiten 25 bis 28 geschrieben werden kann. Die NAND-Schaltung 90 enthält eine dritte Eingangsleitung 94, an die vom Flip-Flop 95 von Fig. 6 eine Steuerspannung zur Erzielung eines Serieneingabe-Schaltimpulses angelegt wird. Der Ausgang der NAND-Schaltung 90 ist mit dem Ladeanschluß des Zählers 39 verbunden. Der Löscheingang des Zählers 39 und das Flip-Flop 21 werden von einer NAND-Schaltung 21 a versorgt. The Q output of the run flip-flop 21 is connected via line 83 to an enable input and to an erase input of each of the counters 36, 37 and 38 . The carry output of the counter 36 is connected via an AND circuit 88 to a second enable input of the counter 37 , the carry output of which is connected via a line 89 to the second enable input of the counter 38 . The carry output line of counter 39 is connected via line 52 to a second enable input of counter 36 and to a NAND circuit 90 . The carry output of the counter 36 is connected via an antivalence circuit 91 to a second input of the NAND circuit 90 . The antivalence circuit 91 has a control line 92 , which comes from a flip-flop 93 of FIG. 6, via which a control voltage is supplied, which represents a time window with a duration during which a word in one of the four RAM units 25 to 28 can be written. The NAND circuit 90 contains a third input line 94 , to which a control voltage is applied by the flip-flop 95 of FIG. 6 in order to achieve a series input switching pulse. The output of the NAND circuit 90 is connected to the charging terminal of the counter 39 . The clear input of the counter 39 and the flip-flop 21 are supplied by a NAND circuit 21 a .

Die Ausgangsleitungen K 2, KQD, K 3 bis K 14 sind Leitungen, die in einem zu den RAM-Einheiten 25 bis 28 und zu den PROM-Einheiten 30 bis 33 führenden Kabel enthalten sind. Die Ausgangsleitung K 14 des Zählers 38 ist über einen Negator 96 mit dem Takteingang des Zählers 35 verbunden. Der Ausgang des Negators 96 steht über einen Negator 97 und eine parallele Verbindungsleitung 98 mit den zwei Eingängen der NAND-Schaltung 11 d in Verbindung. Die NAND-Schaltung 11 d gibt ein Signal "" ab, das der NAND-Schaltung 11 b zugeführt wird, damit die Halteschaltung 11 in einen Zustand zum Empfang des nächsten, der Eingangsklemme 11 e zugeführten Synchronisierungsimpulses zurückgesetzt wird.The output lines K 2 , KQD , K 3 to K 14 are lines which are contained in a cable leading to the RAM units 25 to 28 and to the PROM units 30 to 33 . The output line K 14 of the counter 38 is connected to the clock input of the counter 35 via an inverter 96 . The output of the inverter 96 is connected via an inverter 97 and a parallel connection line 98 to the two inputs of the NAND circuit 11d in combination. The NAND circuit 11d outputs a "" signal which is supplied to b of the NAND circuit 11 so that the latch circuit 11 is reset into a state for receiving the next, the input terminal 11 e supplied sync pulse.

Über eine Leitung 51 ist ein Oszillator 50 mit dem Takteingang des Zählers 39 verbunden. Der Oszillator 50 arbeitet bei einer Frequenz von etwa 8 MHz. Er ist in Fig. 6 genauer dargestellt.An oscillator 50 is connected to the clock input of the counter 39 via a line 51 . The oscillator 50 operates at a frequency of approximately 8 MHz. It is shown in more detail in FIG. 6.

Die Ausgangsleitungen der Zähler 12 bis 15 sind mit B 0 bis B 15 bezeichnet; es sind 16 Ausgangsbits vorhanden. Die Leitungen B 0 bis B 7 sind jeweils über Antivalenzschaltungen 100 bis 107 mit den Eingängen A 0 bis A 7 des Bildregisters 20 verbunden. Die zweiten Eingänge der Antivalenzschaltungen 100 bis 107 sind an eine Leitung 108 angeschlossen. Wenn das Signal an dieser Leitung 108 einen hohen Signalwert hat, werden die Adressen zum Register 20 negiert. Die Takteingänge der Zähler 12 bis 15 werden über eine NAND-Schaltung 109 gespeist.The output lines of the counters 12 to 15 are designated B 0 to B 15 ; there are 16 output bits. The lines B 0 to B 7 are each connected to the inputs A 0 to A 7 of the image register 20 via antivalence circuits 100 to 107 . The second inputs of the antivalence circuits 100 to 107 are connected to a line 108 . If the signal on line 108 is high, the addresses to register 20 are negated. The clock inputs of the counters 12 to 15 are fed via a NAND circuit 109 .

Die Signalzustände an den Leitungen B 8 bis B 11 aus dem Zähler 13 werden als Zeitsteuerfunktionssignale benutzt, wie im Zusammenhang mit Fig. 11a noch beschrieben wird.The signal states on lines B 8 to B 11 from counter 13 are used as timing function signals, as will be described in connection with FIG. 11a.

Die Leitungen B 12 bis B 15 sind mit vier Eingängen E bis H des Festwertspeichers 61 verbunden, damit die gewünschten OP-Codegruppen an den Prozessorfestwertspeicher 61 angelegt werden. Der Festwertspeicher 61 ist mit zwei Anschlüssen X, X versehen, die Freigabeeingänge darstellen. Der obere Anschluß X ist mit dem Ausgang einer NAND-Schaltung 120 verbunden, der auch am Freigabeanschluß S/L (Verschieben/Laden) eines 4-Bit-Zählers 63 sowie über eine Leitung 121 an einem Negator 122 angeschlossen ist, der über eine NAND-Schaltung 123 zum Takteingang des Kellerspeichers 80 führt. Der zweite Freigabeanschluß X des Festwertspeichers 61 wird von der -Leitung 124 gespeist.The lines B 12 to B 15 are connected to the fixed value memory 61 with four inputs E-H, so that the desired OP code groups are applied to the processor only memory 61st The read-only memory 61 is provided with two connections X, X , which represent enable inputs. The upper connection X is connected to the output of a NAND circuit 120 , which is also connected to the release connection S / L (shift / load) of a 4-bit counter 63 and via a line 121 to a negator 122 which is connected via a NAND Circuit 123 leads to the clock input of the basement memory 80 . The second release terminal X of the read-only memory 61 is fed by the line 124 .

Der Dateneingang A des Festwertspeichers 61 ist über die Leitung 84 mit dem Ausgang des Bildregisters 20 verbunden. Die Eingangsleitung D wird von der Übertragleitung 125 (CRY-Leitung) versorgt, die vom Zähler 35 ausgeht. Der Eingang B ist mit der vom Anschluß Q des Aktivanzeiger-Flip-Flops 86 ausgehenden Leitung 87 verbunden. Der Eingang C steht über die Leitung 127 mit dem Ausgang des Kellerspeichers 80 in Verbindung.The data input A of the read-only memory 61 is connected via line 84 to the output of the image register 20 . The input line D is supplied by the transmission line 125 (CRY line), which starts from the counter 35 . The input B is connected to the line 87 starting from the terminal Q of the active indicator flip-flop 86 . The input C is connected via line 127 to the output of the basement storage 80 .

Der Prozessor-Festwertspeicher 61 weist vier Ausgänge Y 1 bis Y 4 auf: (I) Der Ausgang Y 1 ist über eine Leitung 85 mit dem Eingang D des Aktivanzeiger-Flip-Flops 86 und mit der UND-Schaltung 17 a verbunden; (II) der Ausgang Y 2 ist über eine Leitung 128 jeweils mit einem Eingang der NAND-Schaltungen 123 und 129 verbunden. Der Ausgang der NAND-Schaltung 129 steht über die Leitung 130 mit dem Takteingang des Aktivanzeiger-Flip-Flops 86 in Verbindung. Die NAND-Schaltungen 123 und 129 werden jeweils vom Ausgang einer NAND-Schaltung 131 versorgt, deren Eingänge über eine Schreibimpulsleitung 132 und die -Leitung 124 gespeist werden; (III) der Ausgang Y 3 ist mit der -Leitung 133 verbunden; (IV) der Ausgang Y 4 steht über die Erhöhungsleitung 134 mit dem Eingangsanschluß 6 des 4-Bit-Zählers 63 in Verbindung.The processor read-only memory 61 has four outputs Y 1 to Y 4 : (I) The output Y 1 is connected via a line 85 to the input D of the active indicator flip-flop 86 and to the AND circuit 17 a ; (II) the output Y 2 is connected via a line 128 to an input of the NAND circuits 123 and 129 , respectively. The output of NAND circuit 129 is connected via line 130 to the clock input of active indicator flip-flop 86 . The NAND circuits 123 and 129 are each supplied by the output of a NAND circuit 131 , the inputs of which are fed via a write pulse line 132 and the line 124 ; (III) output Y 3 is connected to line 133 ; (IV) the output Y 4 is connected to the input terminal 6 of the 4-bit counter 63 via the boost line 134 .

Der Festwertspeicher 62 weist vier Ausgänge Y 1 bis Y 4 auf: (I) der Ausgang Y 1 ist an die Leitung 85 angeschlossen, so daß er zum Ausgang Y 1 des Festwertspeichers 61 parallel liegt; (II) der Ausgang Y 2 des Festwertspeichers 62 steht über die Leitung 135 mit dem Dateneingang des Zählers 12 in Verbindung; (III) der Ausgang Y 3 des Festwertspeichers ist mit der Speicherschreibdatenleitung 23 verbunden; (IV) der Ausgang Y 4 des Festwertspeichers 62 ist mit dem D-Eingang eines Flip-Flops 137 verbunden, das als Übertrag-Flip-Flop für den Prozessor-Festwertspeicher 62 dient.The read-only memory 62 has four outputs Y 1 to Y 4 : (I) the output Y 1 is connected to the line 85 so that it is parallel to the output Y 1 of the read-only memory 61 ; (II) the output Y 2 of the read-only memory 62 is connected via line 135 to the data input of the counter 12 ; (III) the output Y 3 of the read-only memory is connected to the memory write data line 23 ; (IV) the output Y 4 of the read-only memory 62 is connected to the D input of a flip-flop 137 , which serves as a carry-over flip-flop for the processor read-only memory 62 .

Der Ausgang Q des Flip-Flops 137 steht mit dem Eingang D des Festwertspeichers 62 in Verbindung. Der Eingang A des Festwertspeichers 62 wird von einer Leitung 138 versorgt. Der Eingang B des Festwertspeichers 62 wird vom Ausgang B 0 des Zählers 15 gespeist, wie oben beschrieben wurde. Der Eingang C des Festwertspeichers 62 wird über eine WAF-Leitung 139 versorgt. Die Eingänge H, G und E des Festwertspeichers 62 stehen jeweils mit den Ausgängen A, B und C des Zählers 63 in Verbindung. Der Eingang F des Festwertspeichers 62 wird von der -Leitung 40 versorgt, die vom Ausgang der die Zählerausgänge K 4, K 5 und K 6 verknüpfenden NAND-Schaltungen 136 kommt. Der Ausgang D des Zählers 63 führt zur D-Ausgangsleitung 141, die ihrerseits nach Fig. 5 führt. Der Freigabeanschluß P des Zählers 63 wird über eine NAND-Schaltung 142 versorgt, die an einer Klemme über die -Leitung gespeist wird. Der andere Eingang der NAND-Schaltung 142 wird von der externen Ladeleitung 144 gespeist. Die externe Ladeleitung 144 ist auch am Freigabeanschluß CE des Bildregisters 20 angeschlossen.The exitQ of the flip-flop137 stands with the entranceD of the read-only memory62 in connection. The entranceA of Read-only memory62 is from a line138 provided. The entranceB of the read-only memory62 is from the exit B 0 of the counter15 fed as described above. The entranceC. of the read-only memory62 is over a WAF line 139 provided. The entrancesH, G andE of the read-only memory 62 stand with the exitsA, B andC. of the counter63 in connection. The entranceF of the read-only memory 62 is from the -Management40 supplied by the Output of the counter outputsK 4th,K 5 andK 6 linking NAND circuits136 is coming. The exitD of the counter63 leads to the D output line141who in turn followFig. 5 leads. The release portP of the counter63 is via a NAND circuit 142 supplied at a terminal via the line is fed. The other input of the NAND circuit 142 is from the external charging line144 fed. The external charging line144 is also on the release connectionCE of the image register20th connected.

Es ist zu erkennen, daß die geschaltete Taktleitung 110 an die Takteingänge der Zähler 12 bis 15, an den Takteingang des Übertragregisters 137 und an die Takteingänge der Zähler 36 bis 38 angeschlossen ist.It can be seen that the switched clock line 110 is connected to the clock inputs of the counters 12 to 15 , to the clock input of the carry register 137 and to the clock inputs of the counters 36 to 38 .

Eine Schreibimpulsleitung 132 ist mit einem von drei Eingängen der NAND-Schaltung 109 verbunden, die das Anlegen von Taktimpulsen an die Leitung 110 steuert.A write pulse line 132 is connected to one of three inputs of NAND circuit 109 , which controls the application of clock pulses to line 110 .

Aus den Speichern 25 bis 28 und/oder 30 bis 33 gelesene Daten erscheinen an der Speicherlesedatenleitung 146, die mit der UND-Schaltung 147 verbunden ist. Der Ausgang der UND-Schaltung 147 steht über eine NOR-Schaltung 148 und eine Leitung 149 mit dem Eingang einer UND-Schaltung 150 in Verbindung. Der zweite Eingang der UND-Schaltung 150 wird von einer NAND-Schaltung 151 versorgt, die an einem Eingang vom Ausgang B des Zählers 63 gespeist wird. Der andere Eingang der NAND-Schaltung 151 wird vom Ausgang A des Zählers 63 über einen Negator 152 versorgt. Das Ausgangssignal der UND-Schaltung 150 wird einer NOR-Schaltung 153 zugeführt, deren Ausgang über einen Negator 154 mit der Leitung 138 in Verbindung steht, die zum Eingang A des Festwertspeichers 62 führt.Data read from the memories 25 to 28 and / or 30 to 33 appear on the memory read data line 146 which is connected to the AND circuit 147 . The output of the AND circuit 147 is connected to the input of an AND circuit 150 via a NOR circuit 148 and a line 149 . The second input of the AND circuit 150 is supplied by a NAND circuit 151 , which is fed at an input from the output B of the counter 63 . The other input of the NAND circuit 151 is supplied by the output A of the counter 63 via an inverter 152 . The output signal of the AND circuit 150 is fed to a NOR circuit 153 , the output of which is connected via a negator 154 to the line 138 which leads to the input A of the read-only memory 62 .

Der Ausgang der NAND-Schaltung 151 steht über einen Negator 155 auch mit einem Eingang einer UND-Schaltung 156 in Verbindung. Der zweite Eingang der UND-Schaltung 156 erhält ein Signal von der Ausgangsleitung 127, die vom Kellerspeicher 80 kommt. Der Ausgang der UND-Schaltung 156 ist dann am zweiten Eingang der NOR-Schaltung 153 angeschlossen.The output of the NAND circuit 151 is also connected via an inverter 155 to an input of an AND circuit 156 . The second input of the AND circuit 156 receives a signal from the output line 127 , which comes from the cellar memory 80 . The output of the AND circuit 156 is then connected to the second input of the NOR circuit 153 .

Eine Bit-Null-Verzögerungsleitung 157 ist mit dem Anschluß 2 des Zählers 63 verbunden.A bit zero delay line 157 is connected to terminal 2 of counter 63 .

Eine -Leitung 158 ist an einem Eingang der NAND-Schaltung 18 angeschlossen, die im Datenausgangsweg des Bildregisters 20 liegt. Der dritte Eingang der NAND-Schaltung 18 wird über die -Leitung 159 versorgt.A line 158 is connected to an input of the NAND circuit 18 which lies in the data output path of the image register 20 . The third input of the NAND circuit 18 is supplied via the line 159 .

Die Leitungen A 8 und A 9 sind an Eingängen 9 und 10 des Bildregisters 20 angeschlossen. Eine Leitung 160 zur Zuführung eines geschalteten Schreibimpulses zum Bildregister (IRGWP-Leitung) ist am R/W-Eingang des Bildregisters 20 angeschlossen.Lines A 8 and A 9 are connected to inputs 9 and 10 of image register 20 . A line 160 for supplying a switched write pulse to the image register (IRGWP line) is connected to the R / W input of the image register 20 .

Eine Seriendatenausgabeleitung 165 ist über einen Negator 166 vom Ausgang der NAND-Schaltung 18 abgeführt. A serial data output line 165 is discharged from the output of the NAND circuit 18 via an inverter 166 .

Die Zählerausgangsleitungen K 3 bis K 14 führen nach Fig. 5. Die Registerausgangsleitungen B 0 bis B 11 führen zusammen mit den Leitungen K 2 und KQD nach Fig. 6. Die Leitungen K 0 und K 1 werden nicht verwendet.The counter output lines K 3 to K 14 lead to FIG. 5. The register output lines B 0 to B 11 lead together with the lines K 2 and KQD to FIG. 6. The lines K 0 and K 1 are not used.

Eine NAND-Schaltung 166 gibt an eine Leitung 167 ein Ein/Ausgabe-Taktsignal ab. Die Eingänge der NAND-Schaltung 166 erhalten ein Signal vom Ausgang des Flip-Flops 21 sowie das geschaltete Taktsignal an der von der NAND-Schaltung 109 kommenden Leitung 110.A NAND circuit166 gives to a line167 an input / output clock signal from. The inputs of the NAND circuit166 receive a signal from the output of the flip-flop21 such as the switched clock signal to that of the NAND circuit 109 coming line110.

Der Ausgang des Flip-Flops 21 ist über einen Negator 168 mit der Laufleitung 169 verbunden, die zu der der Programmierung dienenden Eingabeeinheit 600 führt.The exit of the flip-flop21 is about a negator168 with the running line169 connected to that of programming serving input unit600 leads.

Der Ausgang der NAND-Schaltung 11 b steht über einen Negator 170 mit der Zyklusfreigabeleitung 171 in Verbindung.The output of the NAND circuit 11b is connected via an inverter 170 with the cycle enable line 171 in connection.

Es wurde bereits erwähnt, daß die externe Ladeleitung 144 mit der UND-Schaltung 147 verbunden ist. Die Leitung 144 ist über einen Negator 172 auch mit einem Eingang einer UND-Schaltung 173 verbunden. Der Ausgang der UND-Schaltung 173 ist an einer NOR-Schaltung 148 angeschlossen. Der zweite Eingang der UND-Schaltung 173 wird von der der Eingabeeinheit kommenden Dateneingabeleitung 174 gespeist.It has already been mentioned that the external charging line 144 is connected to the AND circuit 147 . Line 144 is also connected to an input of an AND circuit 173 via an inverter 172 . The output of the AND circuit 173 is connected to a NOR circuit 148 . The second input of the AND circuit 173 is fed by the data input line 174 coming from the input unit.

Fig. 5

In Fig. 5 ist der Hauptspeicher der Anordnung dargestellt. Er enthält die oben bereits angegebenen RAM-Einheiten 25 bis 28 sowie die PROM-Einheiten 30 bis 33. Es sei erneut darauf hingewiesen, daß in dieser Ausführungsform vier Speichereinheiten verwendet werden. Diese vier können aus jeder Kombination der Einheiten 25 und 30, der Einheiten 26 und 31, der Einheiten 27 und 32 und der Einheiten 28 und 33 bestehen. Eine Vierergruppe könnte aus den Einheiten 25 bis 28 bestehen. Eine andere Gruppe könnte die Einheiten 25 bis 27 und die Einheit 33 enthalten. Eine weitere Gruppe könnte aus den Einheiten 25, 26, 32 und 33 bestehen usw.The main memory of the arrangement is shown in FIG . It contains the RAM units 25 to 28 already mentioned above and the PROM units 30 to 33 . It should be noted again that four storage units are used in this embodiment. These four can be any combination of units 25 and 30 , units 26 and 31 , units 27 and 32, and units 28 and 33 . A group of four could consist of units 25 to 28 . Another group could include units 25 through 27 and unit 33 . Another group could consist of units 25, 26, 32 and 33 , etc.

Die Zählerausgangsleitungen K 4 bis K 14 sind an Adresseneingänge der Speichereinheiten 25 bis 28 und 30 bis 33 angeschlossen. Die Leitungen K 3 bis K 12 sind an die Eingänge A 0 bis A 9 der Speichereinheiten 25 bis 28 angeschlossen. Die Leitungen K 5 bis K 12 sind mit den Adresseneingängen A 0 bis A 7 der Speichereinheiten 30 bis 33 verbunden. Die Leitungen K 13 und K 14 sind an die Eingänge A und B eines Datenwählers 175 angeschlossen. Der Datenwähler 175 ist mit Ausgangswählleitungen 180 bis 183 versehen, die jeweils die PROM-Einheiten 30 bis 33 freigeben. Ein Datenwähler 177 ist mit Ausgangsfreigabeleitungen 185 bis 188 versehen, die jeweils die Speichereinheiten 25 bis 28 freigeben. Die Datenwähler 175 und 177 bilden eine als Demultiplexer bekannte Einheit. Ein Multiplexer 190 weist Eingänge A und B auf, die mit den Leitungen K 3 bzw. K 4 verbunden sind. Jede der Speichereinheiten 30 bis 33 ist mit vier Ausgangsleitungen Y 1 bis Y 4 versehen. Die Ausgangsleitungen Y 1 bis Y 4 sind einer vier Ausgangsleitungen umfassenden Sammelleitung 191 parallelgeschaltet, die zu Eingängen IC 0 bis IC 3 des Multiplexers 190 führt. Eine Ausgangsleitung 192 führt zu einem Flip-Flop 193, dessen Takteingang über die Leitung K 2 gespeist wird. Die Ausgangsleitung 194 des Flip-Flops 193 ist an eine Ausgangsverknüpfungsschaltung 34 angeschlossen, deren Ausgang zur Speicherlesedaten-Leitung 146 und über einen Negator 196 zur -Leitung 197 führt. Die Daten an der Leitung 146 werden im Ablaufsteuerwerk 10 verwendet. Die Daten an der Leitung 197 werden in der Eingabeeinheit 600 verwendet.The counter output lines K 4 to K 14 are connected to address inputs of the memory units 25 to 28 and 30 to 33 . The lines K 3 to K 12 are connected to the inputs A 0 to A 9 of the memory units 25 to 28 . The lines K 5 to K 12 are connected to the address inputs A 0 to A 7 of the memory units 30 to 33 . The lines K 13 and K 14 are connected to the inputs A and B of a data selector 175 . The data selector 175 is provided with output dialing lines 180 to 183 , which release the PROM units 30 to 33 , respectively. A data selector 177 is provided with output enable lines 185 to 188 , which enable the memory units 25 to 28 , respectively. The data selectors 175 and 177 form a unit known as a demultiplexer. A multiplexer 190 has inputs A and B , which are connected to lines K 3 and K 4 , respectively. Each of the memory units 30 to 33 is provided with four output lines Y 1 to Y 4 . The output lines Y 1 to Y 4 are connected in parallel to a bus line 191 comprising four output lines, which leads to inputs IC 0 to IC 3 of the multiplexer 190 . An output line 192 leads to a flip-flop 193 , the clock input of which is fed via line K 2 . The output line 194 of the flip-flop 193 is connected to an output logic circuit 34 , the output of which leads to the memory read data line 146 and, via an inverter 196, to the line 197 . The data on line 146 is used in sequential control unit 10 . The data on line 197 is used in input unit 600 .

Die von den Datenausgängen aller Speichereinheiten 25 bis 28 ausgehende Datenausgabeleitung 198 ist am zweiten Eingang der NAND-Schaltung 34 angeschlossen. The data output line 198 starting from the data outputs of all memory units 25 to 28 is connected to the second input of the NAND circuit 34 .

Fig. 6

In Fig. 6 sind die Logikbausteine dargestellt, die zur Erzeugung von Steuerzustandssignalen und von Zeitsteuersignalen für den Betrieb des bisher beschriebenen Ablaufsteuerwerks 10 verwendet werden.In FIG. 6, logic modules are shown, which are used for generating control state signals, and timing signals for the operation of the process control plant 10 described previously.

Eine Hauptsteuerrelais- und Sprungeinheit 210 enthält zwei 4-Bit-Zähler 211 und 212. An den Zähler 211 sind die vom Zähler 15 von Fig. 4 kommenden Leitungen B 0 bis B 3 angeschlossen. Die Leitungen B 4 bis B 7 sind an die Eingänge des Zählers 212 angeschlossen.A main control relay and hop unit 210 includes two 4-bit counters 211 and 212 . The lines B 0 to B 3 coming from the counter 15 of FIG. 4 are connected to the counter 211 . Lines B 4 to B 7 are connected to the inputs of counter 212 .

Die Zähler 211 und 212 sind Aufwärts/Abwärts-Zähler. Der Ausgang des Zählers 211 ist mit dem Abwärtszähleingang des Zählers 212 verbunden. Der Ausgang des Zählers 212 ist am Löscheingang eines Flip-Flops 213 und am Voreinstelleingang eines Flip-Flops 214 angeschlossen. Der Ausgang Q des Flip-Flops 213 ist mit dem Takteingang des Flip-Flops 214 und mit einem Eingang eine NAND-Schaltung 215 sowie mit den Ladeeingängen der Zähler 211 und 212 verbunden. Der Ausgang des Flip-Flops 213 ist an einem Eingang einer NAND-Schaltung 216 angeschlossen, deren Ausgang mit dem Eingang D des Flip-Flops 213 verbunden ist. Der Ausgang des Flip-Flops 213 ist auch mit der -Ausgangsleitung 217 verbunden. Die Leitung B 14 ist mit dem Eingang D des Flip-Flops 214 verbunden. Die Zyklusfreigabeleitung 171 ist an den Löscheingängen der Zähler 211 und 212 angeschlossen. Die Ablaufsteuerausgangsleitung 128 vom Ausgang Y 2 des Festwertspeichers 161 ist mit einem Eingang der NAND-Schaltung 215 und mit einem Eingang einer NAND-Schaltung 218 verbunden. Der zweite Eingang der NAND-Schaltung 218 wird vom Ausgang Q eines Flip-Flops 95 versorgt. Der Ausgang Q des Flip-Flops 95 gibt ein Signal an die Serieneingabeleitung 94 ab. Dem Löscheingang des Flip-Flops 95 wird das -Signal an der Leitung 163 zugeführt, das das Ausgangssignal der NAND-Schaltung 21 a von Fig. 3 ist. The counters211 and212 are up / down counters. The Output of the counter211 is with the countdown input of the Counter212 connected. The output of the counter212 is by Clear input of a flip-flop213 and at the preset entrance a flip-flop214 connected. The exitQ of the flip-flop 213 is with the clock input of the flip-flop214 and with one input a NAND circuit215 as well as with the Load inputs of the counters211 and212 connected. The exit of the flip-flop213 is at an input of a NAND circuit 216 connected, the output of which is connected to the inputD of the flip-flop 213 connected is. The exit of the flip-flop213 is also with the output line217 connected. The managementB 14 is with the entranceD of the flip-flop214 connected. The cycle enable line171 is at the extinguishing inputs the counter211 and212 connected. The sequence control output line 128 from the exitY 2nd of the read-only memory161 is with one input of the NAND circuit215 and with an entrance a NAND circuit218 connected. The second entrance the NAND circuit218 is from the exitQ a flip-flop95 provided. The exitQ of the flip-flop95 indicates a signal the serial input line94 from. The delete input of the flip-flop 95 becomes the signal on the line163 fed, this is the output signal of the NAND circuit21 a from Fig. 3 is.

Die Hauptsteuerrelais- und Sprungeinheit 210 dient dazu, ein Ausgangssignal am Ausgang Q des Flip-Flops 213 zu erzeugen, das steuert, ob das System in einer Sprungbetriebsart (JUMP-Betriebsart) oder in einer Hauptsteuerrelais-Betriebsart (MCR-Betriebsart) arbeitet. Das Flip-Flop 213 zeigt die Hauptsteuerrelais-Betriebsart oder die Sprungbetriebsart an, während das Flip-Flop 214 nur die Sprungbetriebsart anzeigt. Wenn das Signal am Ausgang Q des Flip-Flops 214 einen niedrigen Wert hat, dann arbeitet das System in einer Sprungbetriebsart.The main control relay and step unit 210 serves to generate an output signal at the output Q of the flip-flop 213 which controls whether the system is operating in a step mode (JUMP mode) or in a main control relay mode (MCR mode). The flip-flop 213 indicates the main control relay mode or the hop mode, while the flip-flop 214 only indicates the hop mode. If the signal at output Q of flip-flop 214 is low, then the system is operating in a jump mode.

Der Ausgang Q des Flip-Flops 214 ist mit einem Eingang einer NAND-Schaltung 220 verbunden, deren Ausgangssignal an der Leitung 160 erscheint. Der Takteingang des Flip-Flops 95 wird von der Leitung B 8 versorgt. Die Hauptsteuerrelais- und Sprungeinheit 210 enthält somit zur Erzeugung der Signale an den Leitungen 160 und 217 als Hauptbestandteile die Zähler 211, 212 und die Flip-Flops 213, 214, 95 und die NAND-Schaltung 220.The Q output of flip-flop 214 is connected to an input of a NAND circuit 220 , the output signal of which appears on line 160 . The clock input of flip-flop 95 is supplied by line B 8 . The main control relay and step unit 210 thus contains the counters 211, 212 and the flip-flops 213, 214, 95 and the NAND circuit 220 as main components for generating the signals on the lines 160 and 217 .

Die Eingangsleitung B 8 ist über einen Negator 221 mit einem Eingang einer NAND-Schaltung 222 verbunden. Der Ausgang der NAND-Schaltung 222 ist an einem Eingang einer NAND-Schaltung 223 angeschlossen, die den zweiten Eingang einer Antivalenzschaltung 203 speist. Der zweite Eingang der NAND-Schaltungen 222 und 223 sowie der Antivalenzschaltung 202 wird jeweils über die Leitung B 11 versorgt. Der dritte Eingang der NAND-Schaltung 222 wird über die Leitung B 10 versorgt. Der zweite Eingang der Antivalenzschaltung 203 wird über die Leitung B 9 versorgt.The input line B 8 is connected via an inverter 221 to an input of a NAND circuit 222 . The output of NAND circuit 222 is connected to an input of a NAND circuit 223 which feeds the second input of an antivalence circuit 203 . The second input of the NAND circuits 222 and 223 and the antivalence circuit 202 is in each case supplied via line B 11 . The third input of NAND circuit 222 is supplied via line B 10 . The second input of the antivalence circuit 203 is supplied via line B 9 .

An einem Eingang der NAND-Schaltung 200 ist die -Leitung 82 angeschlossen. Der Ausgang der NAND-Schaltung 200 steht über einen Negator 201 mit der "Negation bei 1"-Leitung 108 in Verbindung. Der zweite Eingang der NAND-Schaltung 200 wird über die Leitung B 8 versorgt, die über eine Antivalenzschaltung 202 mit der NAND-Schaltung 200 in Verbindung steht. The line 82 is connected to an input of the NAND circuit 200 . The output of the NAND circuit 200 is connected to the "negation at 1 " line 108 via a negator 201 . The second input of NAND circuit 200 is supplied via line B 8 , which is connected to NAND circuit 200 via an antivalence circuit 202 .

Das Ausgangssignal der Antivalenzschaltung 202 erscheint an der Leitung A 8. Das Signal an der Leitung A 9 wird am Ausgang der Antivalenzschaltung 203 erzeugt, deren Ausgang auch mit dem dritten Eingang der NAND-Schaltung 200 verbunden ist.The output signal of the antivalence circuit 202 appears on line A 8 . The signal on line A 9 is generated at the output of the antivalence circuit 203 , the output of which is also connected to the third input of the NAND circuit 200 .

Die zur WAF-Leitung 139 führende Schaltung enthält eine UND/ODER-Negierungsschaltung 224, einen Negator 225, ein Flip-Flop 226 und einen Negator 227. Diese Schaltung dient dazu, das AIQ-Signal an der Leitung 87 und das Signal an der Leitung B 15 zu multiplexieren. Die Leitung B 15 ist am Eingang D des Flip-Flops 226 angeschlossen. Die Impulsleitung 126 für das Bit 0 ist mit dem Takteingang des Flip-Flops 226 verbunden. Die vom Zähler 63 ausgehende D-Leitung ist am Eingang des Negators 227 angeschlossen, dessen Ausgang mit dem Voreinstelleingang des Flip-Flops 226 verbunden ist. Der Ausgang Q des Flip-Flops 226 ist an eine UND-Schaltung in der UND/ODER-Negierungsschaltung 224 angeschlossen. Der Ausgang B des Zählers 63 ist mit dem Negator 225 verbunden, dessen Ausgang mit der zweiten UND-Schaltung in der Negierungsschaltung 224 und am zweiten Eingang der ersten UND-Schaltung in der Negierungsschaltung 224 angeschlossen ist. Die AIQ-Leitung 87 ist mit der zweiten UND-Schaltung in der Negierungsschaltung 224 verbunden.The circuit leading to the WAF line 139 includes an AND / OR negation circuit 224 , an inverter 225 , a flip-flop 226 and an inverter 227 . This circuit serves to multiplex the AIQ signal on line 87 and the signal on line B 15 . Line B 15 is connected to input D of flip-flop 226 . The pulse line 126 for bit 0 is connected to the clock input of the flip-flop 226 . The D line from the counter 63 is connected to the input of the inverter 227 , the output of which is connected to the preset input of the flip-flop 226 . The Q output of flip-flop 226 is connected to an AND circuit in AND / OR negation circuit 224 . The output B of the counter 63 is connected to the inverter 225 , the output of which is connected to the second AND circuit in the negation circuit 224 and to the second input of the first AND circuit in the negation circuit 224 . The AIQ line 87 is connected to the second AND circuit in the negation circuit 224 .

Ein Schreibimpuls an der Leitung 145 wird mit Hilfe des Flip-Flops 230 erzeugt, dessen Eingang D mit der KQD-Leitung aus dem Zähler 39 und dessen Takteingang mit der Leitung K 2 aus dem Zähler 39 verbunden ist. Der Ausgang Q des Flip-Flops 230 ist an die Schreibimpulsleitung 145 angeschlossen. Der Ausgang des Flip-Flops 230 ist mit einem dritten Eingang der NAND-Schaltung 220 und mit einem Eingang einer NAND-Schaltung 231 verbunden. Der Ausgang der NAND-Schaltung 231 ist die -Leitung 232, die in der Eingabeeinheit 600 von Fig. 1 verwendet wird. Die Leitung 233, die vom Übertragausgang des Zählers 36 ausgeht, ist mit dem Eingang D eines Flip-Flops 237 verbunden. Dem Takteingang des Flip-Flops 237 wird das Signal "" an der Ausgangsleitung 110 zugeführt. Der Ausgang Q des Flip-Flops 237 ist mit dem zweiten Eingang der NAND-Schaltung 231 verbunden. Der dritte Eingang der NAND-Schaltung 231 wird über einen Negator 238 vom Ausgang KQD des Zählers 39 versorgt.A write pulse on the line145 is with the help of Flip flops230 generated whose inputD with the KQD management from the counter39 and its clock input with the lineK 2nd from the counter39 connected is. The exitQ of the flip-flop 230 is on the write pulse line145 connected. The exit of the flip-flop230 is with a third entrance the NAND circuit220 and with an input of a NAND circuit 231 connected. The output of the NAND circuit231 is the line232that in the input unit600 from Fig. 1 is used. The administration233by the carry output of the counter36 going out is with the entranceD one Flip flops237 connected. The clock input of the flip-flop237 becomes the signal "" on the output line 110 fed. The exitQ of the flip-flop237 is with that second input of the NAND circuit231 connected. The third Input of the NAND circuit231 is over a negator238 from the exitKQD of the counter39 provided.

Die Ausgänge A und B des Zählers 63 werden zusammen mit der Externladeleitung 144 zur Erzeugung eines RITED-Signals an der Leitung 239 und eines ROM-LADE-Signals an der Leitung 143 verwendet. Die Leitungen A und B stehen über eine Antivalenzschaltung 240 und einen Negator 241 mit der Leitung 143 in Verbindung. Der Ausgang des Negators 241 ist auch mit einem Eingang einer NAND-Schaltung 242 verbunden, an deren zweiten Eingang die Externladeleitung 144 angeschlossen ist. Der Ausgang der NAND-Schaltung 242 ist mit einem Eingang der NAND-Schaltung 243 verbunden, deren Ausgang die RITED-Leitung 239 bildet.The outputs A and B of the counter 63 are used together with the external charging line 144 to generate a RITED signal on line 239 and a ROM LOAD signal on line 143 . Lines A and B are connected to line 143 via an antivalence circuit 240 and an inverter 241 . The output of the negator 241 is also connected to an input of a NAND circuit 242 , to the second input of which the external charging line 144 is connected. The output of NAND circuit 242 is connected to an input of NAND circuit 243 , the output of which forms RITED line 239 .

Der Ausgang der NAND-Schaltung 243 steht über die Leitung 239 a mit dem Eingang D des Flip-Flops 93 in Verbindung. Der Takteingang des Flip-Flops 93 wird vom Ausgang Q des Flip-Flops 237 versorgt. Der Ausgang Q des Flip-Flops 93 bildet die -Leitung 92, die mit dem zweiten Eingang der NAND-Schaltung 243 verbunden ist. Der Ausgang des Flip-Flops 93 liefert das Komplement des Signals an der Leitung 92 a.The output of the NAND circuit243 stands over the line 239 a with the entranceD of the flip-flop93 in connection. The Clock input of the flip-flop93 is from the exitQ of the flip-flop 237 provided. The exitQ of the flip-flop93 forms The administration92that with the second input of the NAND circuit 243 connected is. The exit of the flip-flop93 returns the complement of the signal on the line92 a.

Der Ausgang Q des Flip-Flops 237 erscheint auch als die -Ausgangsleitung 124. Das Signal an der Leitung 124 wird durch Verwendung eines Flip-Flops 244 als Signal "Bit 0 Verzögerung" an der Leitung 157 erzeugt. Der Eingang D des Flip-Flops 244 ist mit dem Ausgang Q des Flip-Flops 237 verbunden. Der Takteingang des Flip-Flops 244 wird über die vom Zähler 39 kommende Leitung K 2 versorgt. Der Ausgang Q des Flip-Flops 244 ist dann mit der Ausgangsleitung 157 und über eine Leitung 157 a mit dem Takteingang des Flip-Flops 213 verbunden. The Q output of flip-flop 237 also appears as the output line 124 . The signal on line 124 is generated using a flip-flop 244 as the "bit 0 delay" signal on line 157 . The input D of the flip-flop 244 is connected to the output Q of the flip-flop 237 . The clock input of flip-flop 244 is supplied via line K 2 coming from counter 39 . The output Q of the flip-flop 244 is then connected to the output line 157 and via a line 157 a to the clock input of the flip-flop 213 .

In der Anordnung sind Vorkehrungen für einen erwarteten Ausfall der Energieversorgung und der vom Steuerwerk 10 gesteuerten Arbeitselemente getroffen. Dieser Gesichtspunkt betrifft die Batterie 250, die die RAM-Speicher-Energieversorgungsschaltung 251 versorgt. Die RAM-Speicherschaltungen sind diejenigen, die in Fig. 5 als Speichereinheiten 25 bis 28 dargestellt sind. In der in Fig. 6 dargestellten Schaltung wird die Batterie 250 aus einer Stromversorgung geladen, die ihre Energie aus einem Wechselstromnetz bezieht. Der erhaltene und der Klemme 252 zugeführte Ladestrom gelangt über einen Transistor 253 zur Batterie 250. Die Schaltung arbeitet so, daß bei einem Ausfall der Wechselstromenergie und bei einem Absinken der Spannung der Batterie 250 unter einen bestimmten Wert die NAND-Schaltung 18 von Fig. 4 gegen ein Lesen von Daten aus den Grundeinheiten 400, 401 usw. gesperrt wird und daß alle Ausgabeelemente in den Grundeinheiten 400 und 401 in einen Sicherstellungszustand bis zur Wiederherstellung der Wechselstromenergie versetzt werden.Provisions are made in the arrangement for an expected failure of the energy supply and of the working elements controlled by the control unit 10 . This aspect relates to the battery 250 that powers the RAM memory power supply circuit 251 . The RAM memory circuits are those shown in Fig. 5 as memory units 25 to 28 . In the circuit shown in FIG. 6, the battery 250 is charged from a power supply that draws its energy from an AC network. The charging current obtained and fed to the terminal 252 reaches the battery 250 via a transistor 253 . The circuit operates such that if AC power fails and battery 250 voltage drops below a certain level, NAND circuit 18 of FIG. 4 is locked against reading data from base units 400, 401 , etc., and that all output elements in the basic units 400 and 401 are placed in a safe state until the AC energy is restored.

Die Spannung der Batterie 250 wird in einem Verstärker 254 mit einer an der Leitung 255 anliegenden Bezugsspannung verglichen. Wenn die Versorgungsenergie ausfällt, nimmt die Spannung an der Leitung 255 den Wert 0 an. Falls die Spannung an der Batterie 250 nicht über einem von der Spannung an der Leitung 255 repräsentierten voreingestellten Wert liegt, dann nimmt das Signal an der Leitung 255 a einen hohen Wert an, der die Leuchtdiode 256 zur Anzeige einer niedrigen Batteriespannung einschaltet. Die Leitung 255 ist mit einem Eingang einer NAND-Schaltung 257 verbunden, die zusammen mit der NAND-Schaltung 258 eine Halteschaltung bildet. Die Ausgangsleistung 259 der Halteschaltung 257, 258 steht über eine Verknüpfungsschaltung 260 mit der eine niedrige Batteriespannung anzeigenden Leitung 158 in Verbindung.The voltage of the battery 250 is compared in an amplifier 254 with a reference voltage present on the line 255 . If the supply power fails, the voltage on line 255 assumes the value 0. If the voltage on the battery 250 is not above a preset value represented by the voltage on the line 255 , then the signal on the line 255 a assumes a high value which switches on the light-emitting diode 256 to indicate a low battery voltage. Line 255 is connected to an input of a NAND circuit 257 which, together with NAND circuit 258, forms a latch circuit. The output power 259 of the holding circuit 257, 258 is connected via a logic circuit 260 to the line 158 which indicates a low battery voltage.

Eine Einschalt-Löschschaltung 261 enthält eine Schmitt-Trigger-Nand-Schaltung 262, die über einen Negator 263 mit dem zweiten Eingang der NAND-Schaltung 258 in Verbindung steht. Der Eingang des Schmitt-Triggers 262 wird von der Klemme 264 gespeist. Ein Kondensator 265 lädt sich langsam auf, wenn die ausgefallene Versorgungsenergie zurückkehrt. Der Ladestrom fließt über einen Widerstand 266. Die Einschalt-Löschschaltung 261 versetzt das Signal am Ausgang der NAND-Schaltung 258 auf einen hohen Wert, der den Transistor 253 sperrt, so daß verhindert wird, daß sich die Batterie 250 kurzzeitig oder wenigstens so lang, daß der Vergleich zur Bestimmung der Funktionsfähigkeit der Batterie 250 durchgeführt werden kann, auflädt. Wenn die Batterie nicht funktionsfähig ist, wird nicht zugelassen, daß die Anordnung nach dem Wiederanlegen der Energie automatisch und ohne weiteres den Betrieb aufnimmt.A turn-on erase circuit 261 includes a Schmitt trigger nand circuit 262 which is connected to the second input of the NAND circuit 258 via an inverter 263 . The input of the Schmitt trigger 262 is fed by the terminal 264 . A capacitor 265 slowly charges when the failed utility energy returns. The charging current flows through a resistor 266 . The turn-on clearing circuit 261 sets the signal at the output of the NAND circuit 258 to a high value, which blocks the transistor 253 , so that the battery 250 is prevented from being briefly or at least so long that the comparison for determining the functionality of the Battery 250 can be charged. If the battery is not functional, the assembly is not allowed to automatically and readily operate after the power is restored.

Ein Startschalter 270 kann abhängig von seiner Stellung den Eingang eines Negators 271 oder den Eingang eines Negators 272 mit Masse verbinden. Wenn der Eingang des Negators 271 an Masse liegt, liegt die -Leitung 159 ebenfalls an Masse. Dadurch können Daten die NAND-Schaltung 18 nicht passieren. Wenn sich der Schalter 270 in der anderen Stellung befindet, in der der Eingang des Nagators 272 mit Masse verbunden ist, liegt an der Leitung 159 ein Signal mit hohem Wert an, das die NAND-Schaltung 18 freigibt.Depending on its position, a start switch 270 can connect the input of an inverter 271 or the input of an inverter 272 to ground. If the input of the negator 271 is grounded, the line 159 is also grounded. This prevents data from passing through NAND circuit 18 . When switch 270 is in the other position where the input of nagator 272 is grounded, line 159 has a high value signal that enables NAND circuit 18 .

Zur Übertragung eines geschalteten Taktsignals PPGC zur Eingabeeinheit 600 von Fig. 1 ist eine Ausgangsleitung 273 vorgesehen. Das Taktsignal PPGC wird am Ausgang einer NAND-Schaltung 274 abgegeben, die einen mit dem Ausgang des Flip-Flops 93 verbundenen Eingang und einen zweiten, mit der zu einem Negator 275 führenden Leitung 110 für das Signal "" verbundenen Eingang aufweist. Den dritten Eingang der NAND-Schaltung 274 bildet die -Leitung 82.To transmit a switched clock signal PPGC to the input unit 600 fromFig. 1 is an output line273 intended. The clock signal PPGC is at the output of a NAND circuit 274 handed over, one with the exit of the flip-flop 93 connected input and a second, with which to one Negator275 leading line110 for the signal "" connected input. The third entrance to the NAND circuit274 forms the line82.

In dieser Ausführungsform ist der Prozessor 61 als Festwertspeicher (ROM) beschrieben worden. Speziell wurde der Festwertspeicher vom Typ H PROM 1-1024-5B verwendet, der in der am Schluß der Beschreibung angefügten Tabelle VII näher angegeben ist. Der Festwertspeicher 61 wurde gemäß der am Ende der Beschreibung angefügten Tabelle I programmiert. In this embodiment, processor 61 has been described as read only memory (ROM). In particular, the H PROM 1-1024-5B type read-only memory was used, which is specified in Table VII at the end of the description. The read-only memory 61 was programmed in accordance with Table I at the end of the description.

Auch die Zeitsteuereinheit 62 ist ein Festwertspeicher (ROM). Für ihn wurde der Typ H PROM 1-1024-5B verwendet, der in der Tabelle VII genauer gekennzeichnet ist. Der Festwertspeicher 62 wurde gemäß der am Ende der Beschreibung angefügten Tabelle II programmiert.The timing control unit 62 is also a read-only memory (ROM). The type H PROM 1-1024-5B was used for it, which is identified in more detail in Table VII. The read-only memory 62 was programmed in accordance with Table II at the end of the description.

In der vorangehenden Beschreibung bezogen sich die Fig. 3 bis 6 auf den Inhalt des Steuerwerks 10 von Fig. 1. Das Steuerwerk 10 kann so ausgeführt sein, daß es auf Eingabevorrichtungen wie die Schalter 407 und 412 von Fig. 1 und auf Steuerausgangsvorrichtungen wie die Motore 405 und 406 anspricht. Die besonderen Forderungen, die durch die Verwendung des Steuerwerks erfüllt werden müssen, werden mit Hilfe herkömmlicher Einrichtungen, beispielsweise mit Hilfe des Leiterschaltungsdiagramms von Fig. 2 angegeben. Geeignete voreingestellte Zustände werden in den Speicher im Steuerwerk 10 von der Eingabeeinheit 600 eingegeben, wenn diese gemäß Fig. 1 angeschlossen ist.In the foregoing description, FIGS. 3 through 6 related to the content of the controller 10 of FIG. 1. The controller 10 may be configured to operate on input devices such as switches 407 and 412 of FIG. 1 and on control output devices such as that Engines 405 and 406 respond. The special requirements that must be met by using the control unit are specified with the aid of conventional devices, for example with the aid of the conductor circuit diagram of FIG. 2. Suitable preset states are entered into the memory in the control unit 10 by the input unit 600 when it is connected according to FIG. 1.

Programmers - Figures 1, 1a, 1b, 7-10

Die Einheit 600 von Fig. 1 ist eine kleine tragbare Tastatur-Eingabeeinheit. Es sind vier Gruppen von Tasten enthalten. Die erste Gruppe 600 c besteht aus elf Tasten mit den Ziffern 0 bis 9 und einem Löschknopf (CLR-Knopf). Die zweite Gruppe 600 d enthält vier Tasten, die folgendermaßen bezeichnet sind: INS (Eingabe), WRT (Schreiben), INC (Erhöhen) und READ (Lesen).Unit 600 of Figure 1 is a small portable keyboard input unit. Four groups of buttons are included. The first group 600 c consists of eleven keys with the numbers 0 to 9 and a delete button (CLR button). The second group 600 d contains four keys, which are labeled as follows: INS (input), WRT (write), INC (increase) and READ (read).

Die dritte Gruppe 600 e enthält vier Tasten, von denen drei verwendet werden, nämlich die Taste IN-X, OUT-Y und CR (Steuerrelais).The third group 600 e contains four buttons, three of which are used, namely the IN-X, OUT-Y and CR (control relay) button.

Die vierte Gruppe 600 f enthält acht Tasten, die folgendermaßen bezeichnet sind: ST (Ausdruck starten oder speichern), CTR (Zähler), TMR (Zeitgeber), MCR (Hauptsteuerrelais), OUT (Ausgabe), INV (invertieren oder nicht), OR (oder) und AND (und). The fourth group 600 f contains eight keys, which are designated as follows: ST (start or save printout), CTR (counter), TMR (timer), MCR (main control relay), OUT (output), INV (invert or not), OR (or) and AND (and).

Der Tastatur ist ein Feld 600 g aus numerischen 7-Segment- Neonanzeigevorrichtungen zugeordnet, wie sie üblicherweise bei Handrechnern vorgesehen sind.The keyboard is assigned a field of 600 g of 7-segment numerical neon display devices, as are usually provided for handheld computers.

Für jede Taste der Gruppe 600 f ist eine Leuchtdiode 600 h vorgesehen. Für jede der Tasten X, Y und CR sowie für die Stelle AI, die keine Taste ist, ist eine Leuchtdiode 600 j vorgesehen.A light emitting diode 600 h is provided for each key of group 600 f . A light-emitting diode 600 j is provided for each of the keys X, Y and CR and for the position AI that is not a key.

Die der Programmierung dienende Eingabeeinheit 600 von Fig. 1 ermöglicht das Arbeiten in einer aus fünf verschiedenen Betriebsarten ausgewählten Betriebsart. Eine Betriebsart wird nach Niederdrücken einer der vier Tasten in der Gruppe 600 d oder der Löschtaste (CLR-Taste) der Gruppe 600 c ausgewählt. Das Niederdrücken der Löschtaste in der Gruppe 600 c dient dazu, die später angegebenen Register und Speichereinheiten vor der Durchführung einer der Funktionen der Gruppe 600 d zu löschen.The programming input unit 600 of FIG. 1 enables working in an operating mode selected from five different operating modes. An operating mode is selected after pressing one of the four keys in group 600 d or the delete key (CLR key) in group 600 c . Depressing the delete button in the group serves 600 c to d to clear the registers and memory units specified later before performing one of the functions of the group 600th

Im Lesebetrieb kann jeder Befehl im Speicher von Fig. 5 gelesen werden. Dies kann dadurch erfolgen, daß zunächst über die Tastaturgruppe 600 c die Speicheradresse des zu lesenden Befehls eingegeben wird, beispielsweise eine Adresse von 0 bis 255. Das anschließende Niederdrücken der Lesetaste hat zur Folge, daß der Befehl im Anzeigefeld 600 g erscheint und daß die entsprechenden Leuchtdioden in den Diodengruppen 600 h und 600 j aufleuchten.In the read mode, each command can be read in the memory of FIG. 5. This can be done by first entering the memory address of the command to be read via the keyboard group 600 c , for example an address from 0 to 255. The subsequent depression of the read key has the consequence that the command appears in the display field 600 g and that the corresponding LEDs light up in the diode groups 600 h and 600 j .

Im Erhöhungsbetrieb wird jede Adresse, die in die Eingabeeinheit 600 über ihre Tastatur eingegeben und nicht gelöscht worden ist, nach Niederdrücken der INC-Taste um den Wert Eins erhöht, und es werden der linke Teil der Anzeige und der OP-Code-Befehl gelöscht. Wenn beispielsweise die CLR-Taste in der Gruppe 600 c niedergedrückt wird und im Anschluß daran die INC-Taste der Gruppe 600 d gedrückt wird, dann ist die in der Maschine wirksame Adresse die Adresse Nr. 1; wenn die im Anzeigefeld 600 g wiedergegebene Adresse jedoch 250 lautet, dann wird diese auf 251 erhöht.In incremental mode, each address that has been entered into the input unit 600 via its keyboard and has not been deleted is incremented by one after the INC key is depressed, and the left part of the display and the OP code command are deleted. For example, if the CLR key in group 600 c is depressed and then the INC key of group 600 d is pressed, then the address effective in the machine is address no. 1; however, if the address shown in the display field 600 g is 250, then this is increased to 251.

Die zu jedem Zeitpunkt wirksamen Speicheradressen werden in den rechts liegenden vier Stellen des Anzeigefeldes 600 g wiedergegeben.The memory addresses effective at all times are shown in the four digits on the right of the display panel 600 g .

Im Schreibbetrieb kann jeder gewünschte neue Befehl in den Speicher geschrieben werden. Wenn vorher ein Befehl an der gewünschten Speicherstelle in den Speicher eingegeben worden ist, dann hat der Schreibbetrieb zur Folge, daß der neue Befehl über den vorhergehenden Befehl geschrieben wird.In write mode, any desired new command can be entered in the Memory to be written. If there was a command on the desired location has been entered into the memory then the write operation has the consequence that the new command is written over the previous command.

Im Eingabebetrieb kann ein neuer Befehl an jeder gewünschten Stelle in den Speicher eingegeben werden, wobei jeder im Speicher nachfolgend abgespeicherte Befehl nach Niederdrücken der INS-Taste um einen Speicherplatz nach oben verschoben wird. Ausgedrückt mit den Begriffen des Leiterschaltungsdiagramms von Fig. 2 heißt dies beispielsweise folgendes: Wenn die Leitersprosse mit dem Motor 405 die Speicherplätze 100, 101 und 102 besetzt und gewünscht wird, in den Speicher beginnend mit dem Speicherplatz 100 die den Motor 406 enthaltende Sprosse einzufügen, dann wurden unter Verwendung der Eingabeeinheit 600 folgende Operationen ausgeführt:In the input mode, a new command can be entered into the memory at any desired location, each command subsequently stored in the memory being shifted up by one memory space after the INS key has been pressed. Expressed with the terms of the ladder circuit diagram of FIG. 2, this means for example the following: If the ladder rung with the motor 405 occupies the memory locations 100 , 101 and 102 and it is desired to insert the rung containing the motor 406 into the memory starting with the memory location 100 , then the following operations were performed using the input unit 600 :

Schritt 1:Niederdrücken der CLR-Taste. Schritt 2:Eingabe der Adresse, d. h. Niederdrücken der Tasten 100. Schritt 3:Niederdrücken der ST-Taste (Starten/Speichern) und der X-Taste. Schritt 4:Da der Schalter 407 die Ein/Ausgabe-Adresse Nr. 9 besetzt, wird die Taste für die Ziffer 9 der Gruppe 600 c niedergedrückt. Schritt 5:Niederdrücken der INS-Taste (Eingabetaste) der Gruppe 600 d.Step 1: Depress the CLR button. Step 2: Enter the address, ie press the 100 keys. Step 3: Depress the ST key (start / save) and the X key. Step 4: Since the switch 407 occupies the input / output address No. 9, the key for the number 9 of the group 600 c is depressed. Step 5: Depress the INS key (enter key) of group 600 d .

Dadurch wird am Speicherplatz 100 der Schalter 407 abgespeichert. As a result, switch 407 is stored in memory location 100 .

Schritt 6:Niederdrücken der INC-Taste. Schritt 7:Niederdrücken der AND-Taste der Gruppe 600 f. Schritt 8:Niederdrücken der X-Taste der Gruppe 600 e. Schritt 9:Da der Schalter 412 die Ein/Ausgabe-Adresse Nr. 16 besetzt, werden die Zifferntasten 1 und 6 der Gruppe 600 c niedergedrückt. Schritt 10:Niederdrücken der INS-Taste der Gruppe 600 d.Step 6: Depress the INC button. Step 7: Depress the AND key of group 600 f . Step 8: Depress the X key of group 600 e . Step 9: Since the switch 412 occupies the input / output address No. 16, the number keys 1 and 6 of the group 600 c are depressed. Step 10: Depress the INS key of group 600 d .

Dies beendet die Eingabe des Schalters 412 in den Speicherplatz 101 zusammen mit seiner Beziehung zum Schalter 407.This ends the entry of switch 412 into memory location 101 along with its relationship to switch 407 .

Schritt 11:Niederdrücken der INC-Taste der Gruppe 600 d. Schritt 12:Niederdrücken der OUT-Taste der Gruppe 600 f. Schritt 13:Niederdrücken der Y-Taste der Gruppe 600 e. Schritt 14:Da der Motor 406 die Ein/Ausgabe-Adresse Nr. 8 besetzt, wird die Zifferntaste 8 der Gruppe 600 c gedrückt. Schritt 15:Niederdrücken der INS-Taste der Gruppe 600 d.Step 11: Depress the INC button of group 600 d . Step 12: Depress the OUT button of group 600 f . Step 13: Depress the Y key of group 600 e . Step 14: Since the motor 406 occupies the input / output address No. 8, the number key 8 of the group 600 c is pressed. Step 15: Depress the INS button of group 600 d .

Dies beendet die Eingabe des Motors 406 in den Speicherplatz 102 zusammen mit seiner Beziehung zu den Schaltern 407 und 412.This completes the entry of motor 406 into location 102 along with its relationship to switches 407 and 412 .

Die Elemente der zweiten Sprosse besetzten vorher die Speicheradressen 100, 101 und 102. Die Eingabe des Schalters 407 in den Speicher verschiebt alle Elemente im Speicher um eine Speicheradresse nach oben. Das gleiche gilt nach der Eingabe des Schalters 412 und nach der Eingabe des Motors 406. Somit besetzen die Elemente der Sprosse mit dem Motor 405 nunmehr die neuen Speicherplätze 403, 404 und 405. Die in Fig. 1 dargestellten Drucktasten betätigen Schalter, die in der in den Fig. 1a und 1b dargestellten Anordnung miteinander verbunden sind. In Fig. 1a führen acht Leitungen m 0 bis m 7 zur Tastatur. Vier Leitungen KBD 2, KBD 3, KBD 6 und KBD 7 sind aus der Tastatur herausgeführt. Die Drucktastenschalter sind so in die sich dadurch ergebende Matrix eingeschaltet, daß an den vier aus der Tastatur herausgeführten Ausgangsleitungen codierte Ausgangssignale entstehen. Alle Schalter in der Gruppe 600 c (mit Ausnahme des Schalters CLR), in der Gruppe 600 e und der Gruppe 600 f sind in der x-y-Matrix von Fig. 1a enthalten, wie mittels der dort eingefügten Beschriftungen angegeben ist. Ein Niederdrücken des Null-Schalters der Tastengruppe 600 c von Fig. 1 stellt eine Verbindung zwischen der Leitung m 0 und der Leitung KBD 2 von Fig. 1a her. Es ist zu erkennen, daß die Schalter MCR und INV die gleiche Funktion haben, das heißt bei ihrem Schließen jeweils eine Verbindung zwischen der Eingangsleitung m 4 und der Ausgangsleitung KBD 7 herstellen.The elements of the second rung previously occupied the memory addresses 100, 101 and 102 . Entering switch 407 into memory shifts all elements in memory up one memory address. The same applies after the input of the switch 412 and after the input of the motor 406 . The elements of the rung with the motor 405 now occupy the new memory locations 403, 404 and 405 . The pushbuttons shown in FIG. 1 actuate switches which are connected to one another in the arrangement shown in FIGS. 1a and 1b. In Fig. 1a, eight lines m 0 to m 7 lead to the keyboard. Four lines KBD 2 , KBD 3 , KBD 6 and KBD 7 are led out of the keyboard. The pushbutton switches are switched into the resulting matrix in such a way that coded output signals are produced on the four output lines leading out of the keyboard. All switches in group 600 c (with the exception of switch CLR), in group 600 e and group 600 f are contained in the xy matrix of FIG. 1 a, as indicated by means of the inscriptions inserted there. Depressing the zero switch of the key group 600 c of FIG. 1 establishes a connection between line m 0 and line KBD 2 of FIG. 1 a. It can be seen that the switches MCR and INV have the same function, that is to say when they are closed they each establish a connection between the input line m 4 and the output line KBD 7 .

In Fig. 7 enthält die Eingabeeinheit 600 Leitungen bis , die in der in Fig. 1a angegebenen Weise zur Tastatur führen. Die Leitungen KBD 2 und KBD 3 von Fig. 6 sowie die Leitungen KBD 6 und KBD 7 von Fig. 9 sind aus der Tastatur herausgeführt.In FIG. 7, the input unit 600 contains lines to, which lead to the keyboard in the manner shown in FIG. 1a. The lines KBD 2 and KBD 3 of FIG. 6 and the lines KBD 6 and KBD 7 of FIG. 9 are led out of the keyboard.

Die in den Fig. 7 bis 10 dargestellte Schaltung enthält zwei Hauptdatenschleifen, die auf Befehle ansprechen, die über die Tastatur eingegeben werden. Es folgt zunächst eine allgemeine Beschreibung der zwei Hauptdatenschleifen, ehe die weitere Anwendung der Tastaturanordnung von Fig. 1, 1a und 1b erörtert wird.The circuit shown in Figs. 7-10 contains two main data loops which respond to commands entered via the keyboard. A general description of the two main data loops follows before the further application of the keyboard arrangement of Figures 1, 1a and 1b is discussed.

Die erste Datenschleife geht vom Ablaufsteuerwerk 10 von Fig. 3 und 4 aus und führt über einen Schmitt-Trigger 601 von Fig. 9; sie enthält in den Fig. 9 und 10 dargestellte Schieberegister 602 bis 606. Mit den Schieberegistern 604 bis 606 arbeiten binäre Aufwärts/Abwärts-Zähler 607 bis 609 zusammen.The first data loop originates from the sequential control unit 10 of FIGS. 3 and 4 and leads via a Schmitt trigger 601 from FIG. 9; it contains shift registers 602 to 606 shown in FIGS. 9 and 10. Binary up / down counters 607 to 609 cooperate with the shift registers 604 to 606 .

Der Ausgang der ersten Datenschleife führt über einen Negator 610 zur Leitung 174, die zum Ablaufsteuerwerk 10 zurückführt. Signale oder Dateninformationen, die von der Eingabeeinheit 600 zum Ablaufsteuerwerk 10 übertragen werden sollen, müssen die Schieberegister 604 bis 606 und dann die Leitung 174 durchlaufen. The output of the first data loop leads via a negator 610 to line 174 , which leads back to sequence control unit 10 . Signals or data information that are to be transmitted from the input unit 600 to the sequential control unit 10 must pass through the shift registers 604 to 606 and then through the line 174 .

Die zweite Datenschleife ist eine binär codierte Dezimalschleife (BCD-Schleife). Sie ist eine für 32 Bits geeignete Schleife für numerische Daten. Eine erste Gruppe von 16 Bits ist in den Schieberegistern 612 und 613 von Fig. 7 gespeichert. Die zweite Gruppe mit 16 Bits ist in den Schieberegistern 614 bis 617 von Fig. 10 gespeichert. Die Schleife, die von den Daten durchlaufen wird, enthält die an die A- und B-Eingänge (NAND) des Schieberegisters 612 angeschlossene Eingangsleitung 618. Die Datenbits werden sequentiell durch die Schieberegister 612 bis 617 getaktet, und sie gelangen dann über die Ausgangsleitung 619, die NAND-Schaltung 620 und die NAND-Schaltung 621 zur Leitung 618 zurück.The second data loop is a binary coded decimal loop (BCD loop). It is a 32 bit loop for numeric data. A first group of 16 bits is stored in shift registers 612 and 613 of FIG. 7. The second group of 16 bits is stored in shift registers 614 through 617 of FIG. 10. The loop traversed by the data contains the input line 618 connected to the A and B inputs (NAND) of the shift register 612 . The data bits are clocked sequentially by shift registers 612 to 617 and then come back to line 618 via output line 619 , NAND circuit 620 and NAND circuit 621 .

Über die Tastatur in der Eingabeeinheit 600 eingegebene numerische Daten werden über ein Schieberegister 622 in die über die Einheiten 612 bis 621 führende Schleife eingegeben. Vier Leitungen 623 führen zum Schieberegister 622. Die Signalzustände an der Leitung 623 werden von Zählern 624 und 625 gesteuert, die von einem langsamen Taktoszillator 626 (LSC- Oszillator) angesteuert werden. Der Taktoszillator 626 läuft bezüglich des Taktoszillators 50 des Ablaufsteuerwerks 10 frei. Zusammen mit dem Taktoszillator 626 ist ein zweiter Oszillator vorgesehen. Dieser zweite Oszillator ist ein mit hoher Geschwindigkeit arbeitender Taktoszillator 626 a (HSC- Oszillator). Diese Oszillatoren arbeiten bei einer Frequenz von 180 kHz bzw. 1,8 MHz.Numerical data entered via the keyboard in the input unit 600 are input via a shift register 622 into the loop leading through the units 612 to 621 . Four lines 623 lead to the shift register 622 . The signal states on line 623 are controlled by counters 624 and 625 , which are controlled by a slow clock oscillator 626 (LSC oscillator). The clock oscillator 626 runs freely with respect to the clock oscillator 50 of the sequence control unit 10 . A second oscillator is provided together with the clock oscillator 626 . This second oscillator is a high-speed clock oscillator 626 a (HSC oscillator). These oscillators operate at a frequency of 180 kHz or 1.8 MHz.

Die LSC-Oszillator-Ausgangsleitung 627 führt zum Takteingang des Zählers 624. Der Ausgang QD des Zählers 624 steht über eine Leitung 628 mit dem Takteingang des Zählers 625 in Verbindung. Die Zähler 624 und 625 arbeiten mit Decodierern 630 und 631 so zusammen, daß die Ausgangssignale des Deocierers 630 die Schalter der Tastatur abtasten. Die an den Leitungen 633 aus dem Decodierer 631 anliegenden Ausgangszustandssignale tasten das Anzeigefeld 600 g und die Ausgänge der Tastatur, d. h. die Ausgangsleitung W 2, W 3, W 6 und W 7 ab. Die in Fig. 1a mit m 0 bis m 7 bezeichneten Leitungen entsprechen den Leitungen 632 von Fig. 7.The LSC oscillator output line 627 leads to the clock input of the counter 624 . The QD output of counter 624 is connected to the clock input of counter 625 via line 628 . The counters 624 and 625 cooperate with decoders 630 and 631 in such a way that the output signals of the deocator 630 scan the switches of the keyboard. The output state signals present on the lines 633 from the decoder 631 scan the display panel 600 g and the outputs of the keyboard, ie the output lines W 2 , W 3 , W 6 and W 7 . The lines labeled m 0 to m 7 in FIG. 1 a correspond to lines 632 in FIG. 7.

Die Leitung KBD 2 aus der Tastatur führt zu einer NOR-Schaltung 634, deren zweiter Eingang mit der Leitung W 2 der Leitungsgruppe 633 verbunden ist. In gleicher Weise führt die Tastaturleitung KBD 3 zu einer NOR-Schaltung 635, deren zweite Eingangsleitung die Leitung W 3 ist. Die Leitung KBD 6 führt zu einer NOR-Schaltung 636, deren zweite Eingangsleitung die Leitung W 6 ist. Die Leitung KBD 7 führt zu einer NOR-Schaltung 637, deren zweite Eingangsleitung die Leitung W 7 ist. Die NOR-Schaltungen 634 und 635 liefern die Eingangssignale einer NOR-Schaltung 638. Die NOR-Schaltungen 636 und 637 liefern die Eingangssignale für eine NOR-Schaltung 639. Der Ausgang der NOR-Schaltung 638 ist über eine Monoimpulsschaltung 640 geführt, die an der Ausgangsleitung 641 einen Zifferntaktimpuls erzeugt, der dem Takteingang des Registers 622 zugeführt wird, damit in dieses Register die Codegruppe an den Leitungen 623 geladen wird, die die an der Tastatur niedergedrückte numerische Taste repräsentiert. Die vom Zähler 624 über den Decodierer 630 gelieferten Impulse aus dem Taktoszillator 626 bilden eine Tastatur-Abtastfolge. Zunächst geht das Signal an der Leitung M 0 auf den niedrigen Signalwert über, worauf die Signale an den Leitungen M 1 . . . M 7 folgen, und anschließend geht das Signal an der Leitung M 0 wieder auf den niedrigen Signalwert über, wobei sich der Zyklus wiederholt. Das Durchschalten der Codegruppe an den Leitungen 623 in das Register 622 wird durch Niederdrücken einer Taste an der Tastatur gesteuert. Die spezielle Codegruppe an den Leitungen 623 ist diejenige, die an dem Zeitpunkt gerade vorhanden ist, an dem ein spezieller Impuls als Antwort auf das Niederdrücken einer gegebenen Taste auftritt. Die bisher beschriebene Tastaturoperation ist im wesentlichen die gleiche wie bei den Rechnern, die von der Firma Texas Instruments Incorporated, Dallas, Texas, unter der Bezeichnung Taschenrechner TI2500 hergestellt und vertrieben werden. Line KBD 2 from the keyboard leads to a NOR circuit 634 , the second input of which is connected to line W 2 of line group 633 . In the same way, the keyboard line KBD 3 leads to a NOR circuit 635 , the second input line of which is line W 3 . Line KBD 6 leads to a NOR circuit 636 , the second input line of which is line W 6 . Line KBD 7 leads to a NOR circuit 637 , the second input line of which is line W 7 . NOR circuits 634 and 635 provide the input signals to NOR circuit 638 . The NOR circuits 636 and 637 provide the input signals for a NOR circuit 639 . The output of NOR circuit 638 is passed through a mono pulse circuit 640 which generates a digit clock pulse on output line 641 which is fed to the clock input of register 622 so that the code group on lines 623 which loads those on the keyboard is loaded into this register represents the depressed numeric key. The pulses from clock oscillator 626 , delivered by counter 624 via decoder 630 , form a keyboard scan sequence. First, the signal on line M 0 changes to the low signal value, whereupon the signals on lines M 1 . . . M 7 follow, and then the signal on line M 0 changes back to the low signal value, the cycle repeating. The switching of the code group on lines 623 into register 622 is controlled by pressing a key on the keyboard. The particular code group on lines 623 is that present at the time a particular pulse occurs in response to a given key being depressed. The keyboard operation described so far is essentially the same as that of the computers manufactured and sold by Texas Instruments Incorporated, Dallas, Texas, under the name TI2500 pocket calculator.

Das Betätigen einer der Tasten 0 bis 9 in der Gruppe 600 c hat somit zur Folge, daß in das Register 622 eine die ausgewählte Zahl 0 bis 9 repräsentierende binäre Codegruppe geladen wird.Pressing one of the keys 0 to 9 in group 600 c thus has the result that a binary code group representing the selected number 0 to 9 is loaded into register 622 .

Die ausgewählte Zahl im Register 622 kann dann in die BCD- Schleife eingegeben und schließlich in die Register 604 bis 606 übertragen werden. Die in die Register 604 bis 606 eingegebenen Daten sind mit Ausnahme einiger Fälle, die unten noch erläutert werden, die Ein/Ausgabe-Adresse eines gegebenen Anschlußelements, das längs des Kabels 399 angebracht ist. Es sei daran erinnert, daß in dem hier beschriebenen Ausführungsbeispiel 256 Eingangsadressen und 256 Ausgangsadressen längs des Kabels 399 vorhanden sind. In der Grundeinheit 400 sind die ersten acht Anschlüsse 400 a Eingangsanschlüsse, und die zweiten acht Anschlüsse 400 b sind Ausgangsanschlüsse. Wie oben beschrieben wurde, bezeichnet die Ein/Ausgabe-Adresse den Ort einer solchen Anschlußeinheit, wie sie zum Anschließen an den Motor 406, den Schalter 407, den Schalter 412 usw. verwendet wird.The selected number in register 622 can then be entered into the BCD loop and finally transferred to registers 604 to 606 . The data entered into registers 604 through 606 is the input / output address of a given connector attached along cable 399, except for some cases to be explained below. It should be remembered that in the exemplary embodiment described here there are 256 input addresses and 256 output addresses along the cable 399 . In the base unit 400 , the first eight connections 400 a are input connections, and the second eight connections 400 b are output connections. As described above, the input / output address indicates the location of such a connector unit as used for connection to the motor 406 , switch 407 , switch 412 , etc.

Die der Programmierung dienende Eingabeeinheit 600 dient auch dazu, bestimmte OP-Codegruppen zu verschlüsseln, die durch Betätigen der Schalter in der Tastengruppe 600 f eingegeben werden. Die Eingabeeinheit 600 ermöglicht auch die Kennzeichnung gewünschter Ein/Ausgabe-Adressenergänzungen durch Betätigen einer der Tasten in der Gruppe 600 e.The input unit 600, which is used for programming, is also used to encrypt certain OP code groups which are entered by actuating the switches in the key group 600 f . The input unit 600 also enables the marking of desired input / output address supplements by pressing one of the keys in the group 600 e .

Die Schaltung bewirkt das Speichern der OP-Codegruppen im Register 602 und das Speichern der Ein/Ausgabe-Adressenergänzungen im Register 603. Die den Registern 602 und 603 zugeordneten Schaltungsanordnungen ermöglichen die Eingabe einer gewünschten OP-Codegruppe oder mehrfacher OP-Codegruppen sowie das Entfernen einer oder aller OP-Codegruppen, die eingegeben worden sind, damit eine Bedienungsperson in flexibler Weise einen eine Leiterschaltung repräsentierenden Datensatz eingeben oder einen zuvor in das System geladenen Datensatz ändern kann. Insbesondere bewirkt die Betätigung einer entweder die Leitung KBD 6 oder die Leitung KBD 7 erregenden Taste die Decodierung der Daten an den Leitungen 650 zum Laden in die Register 602 und 603. Die innerhalb der gestrichelten Linie 651 angegebenen logischen Schaltungen dienen dazu, die Daten an den Leitungen 650 in einer binären Form zum Speichern in den Registern 602 und 603 zu decodieren. Die in diesen Registern gespeicherte Codegruppe repräsentiert die in den Fig. 1, 1a und 1b angegebenen und den Leitungen KBD 6 und KBD 7 zugeordneten OP-Codegruppen.The circuit causes the OP code groups to be stored in register 602 and the input / output address additions to be stored in register 603 . The circuitry associated with registers 602 and 603 allows the entry of a desired OP code group or multiple OP code groups and the removal of one or all of the OP code groups that have been entered so that an operator can flexibly enter or record a data set representing a ladder circuit can change the data record previously loaded into the system. In particular, actuation of a key that either excites the line KBD 6 or the line KBD 7 causes the data on lines 650 to be decoded for loading into registers 602 and 603 . The logic circuits indicated within dashed line 651 serve to decode the data on lines 650 in a binary form for storage in registers 602 and 603 . The code group stored in these registers represents the OP code groups indicated in FIGS. 1, 1a and 1b and assigned to the lines KBD 6 and KBD 7 .

Die an den Ausgängen der Verknüpfungsschaltungen der Einheit 651 erscheinenden Zustandssignale sind in der am Schluß der Beschreibung angefügten Tabelle III angegeben.The status signals appearing at the outputs of the logic circuits of unit 651 are given in Table III at the end of the description.

Die in der Tabelle III angegebenen Ausgangszustandssignale werden folgendermaßen erzeugt: Die Leitung W 1 der Leitungsgruppe 633 ist an einem Eingang der NAND-Schaltung 651 a und an einem Eingang der UND-Schaltung 651 b angeschlossen. Die Leitung W 6 der Leitungsgruppe 633 ist mit einem Eingang der UND-Schaltung 651 c und mit einem Eingang der UND-Schaltung 651 e verbunden. Die Leitungen der Leitungsgruppe 623 für die drei niedrigstwertigen Bits werden dann an die Schaltungseinheit 651 angeschlossen. Insbesondere ist der Ausgang QA des Zählers 625 über einen Negator 651 h mit dem zweiten Eingang der NAND-Schaltung 651 a und mit dem zweiten Eingang der UND-Schaltung 651 c verbunden. Der Ausgang QD des Zählers 624 ist mit dem zweiten Eingang der UND-Schaltung 651 d und mit einem Eingang der UND-Schaltung 651 f verbunden. Der Ausgang der NAND-Schaltung 651 a ist an einem zweiten Eingang der UND-Schaltung 651 d und über einen Megator 651 j an Eingängen der UND-Schaltungen 651 f und 651 g angeschlossen.The output status signals given in Table III are generated as follows: Line W 1 of line group 633 is connected to an input of NAND circuit 651 a and to an input of AND circuit 651 b . The line W 6 of the line group 633 is connected to an input of the AND circuit 651 c and to an input of the AND circuit 651 e . The lines of line group 623 for the three least significant bits are then connected to circuit unit 651 . In particular, the output QA of the counter 625 is connected via an inverter 651 h to the second input of the NAND circuit 651 a and to the second input of the AND circuit 651 c . The output QD of the counter 624 is connected to the second input of the AND circuit 651 d and to an input of the AND circuit 651 f . The output of the NAND circuit 651 a is connected to a second input of the AND circuit 651 d and via a megator 651 j to inputs of the AND circuits 651 f and 651 g .

Der Ausgang QC des Zählers 624 ist mit dem zweiten Eingang der UND-Schaltung 651 e und mit dem zweiten Eingang der UND- Schaltung 651 g verbunden.The output QC of the counter 624 is connected to the second input of the AND circuit 651 e and to the second input of the AND circuit 651 g .

Die Ausgänge der UND-Schaltungen 651 b bis 651 g sind jeweils mit einem Eingang von Antivalenz-Schaltungen 651 m bis 651 s verbunden. Die Ausgänge QA bis QD des Schieberegisters 602 speisen jeweils die zweiten Eingänge der Antivalenz-Schaltungen 651 m bis 651 q. Die Ausgänge QA und QD des Schieberegisters 603 speisen die zweiten Eingänge der Antivalenz- Schaltungen 600 r bzw. 600 s.The outputs of the AND circuits 651 b to 651 g are each connected to an input of antivalence circuits 651 m to 651 s . The outputs QA to QD of the shift register 602 each feed the second inputs of the antivalence circuits 651 m to 651 q . The outputs QA and QD of the shift register 603 feed the second inputs of the antivalence circuits 600 r and 600 s, respectively.

Die im Schieberegister 602 gespeicherten Daten sind die OP- Codegruppe (Operations-Codegruppe). Im vorliegenden Beispiel werden sechzehn OP-Codegruppen verwendet. Diese OP-Codegruppen sind in der am Schluß der Beschreibung angefügten Tabelle IV angegeben.The data stored in shift register 602 is the OP code group (operation code group). Sixteen OP code groups are used in the present example. These OP code groups are given in Table IV at the end of the description.

Die im Schieberegister 603 gespeicherten Daten sind die Ein/ Ausgabe-Adressenergänzung. Es werden hier drei Adressenergänzungen verwendet, die in der ebenfalls am Schluß der Beschreibung angefügten Tabelle V angegeben sind.The data stored in shift register 603 is the input / output address supplement. Three address additions are used here, which are also given in Table V at the end of the description.

Alle in der Tabelle IV angegebenen OP-Codegruppen können durch Betätigen von Tasten in der Tastengruppe 600 f von Fig. 1 ausgewählt werden. Wie zu erkennen ist, umfassen einige der OP-Codegruppen Eingaben durch Niederdrücken von zwei der Tasten in der Gruppe 600 f, und einige umfassen Eingaben durch Niederdrücken von drei der Tasten.All of the OP code groups specified in Table IV can be selected by pressing keys in the key group 600 f of FIG. 1. As can be seen, comprise some of the OP code groups input f by depression of two of the keys in the group 600, and some include input by depressing three keys.

Aus einer Untersuchung der die Antivallenzschaltungen 651 m bis 651 q umfassenden Schaltung ist zu erkennen, daß jede am Ausgang der Schaltungseinheit 651 erscheinende OP-Codegruppe in das Register 602 eingegeben wird, wenn dieses Register gelöscht ist. Wenn die gleiche OP-Codetaste jedoch ein zweites Mal niedergedrückt wird, dann hat die Rückführung über den Kanal 602 a zur Folge, daß die zuvor in das Register 602 eingegebenen OP-Codegruppen gelöscht werden. Die Schaltung ermöglicht somit eine ausgewählte Eingabe in das Register 602 Bit für Bit, sowie ein Löschen dieses Registes Bit für Bit, ohne daß die übrige Arbeitsweise der Eingabeeinheit 600 irgendwie verändert wird. Unter Bezugnahme auf Fig. 1 sei beispielsweise angenommen, daß eine Bedienungsperson versucht, den Schalter 412 einzugeben und versehentlich im Schritt 7 der oben im vorherigen Beispiel beschriebenen Ablauffolge die OR-Taste und nicht die AND-Taste niederdrückt. Wenn die Bedienungsperson dann den Fehler erkennt und seine Korrektur wünscht, dann kann diese Korrektur einfach durch ein erneutes Niederdrücken der OR-Taste im Anschluß an das Niederdrücken der AND-Taste erfolgen. Die Folge von Operationen wird in diesem Fall die Codegruppe im Register 602 von 1010 auf 1000 ändern. Somit ist die selektive Eingabe und Entfernung eines einzelnen Bits zur Änderung der Codegruppe erzielt. Die Verwendung der Antivallenz-Schaltungen 651 m bis 651 q ermöglicht diese besondere Operationsfolge, d. h. das abwechselnde Eingeben und Löschen einer gegebenen Codegruppe im Register 602 nach wiederholten Eingaben des gleichen Eingangsbefehls.From an examination of the circuit comprising the anti-valence circuits 651 m to 651 q , it can be seen that each OP code group appearing at the output of the circuit unit 651 is entered into the register 602 when this register is deleted. However, if the same OP code key is depressed a second time, the return via channel 602 a has the result that the OP code groups previously entered in register 602 are deleted. The circuit thus enables a selected input into the register 602 bit by bit, as well as a deletion of this register bit by bit, without the remaining operation of the input unit 600 being changed in any way. For example, referring to FIG. 1, assume that an operator attempts to enter switch 412 and accidentally depresses the OR key and not the AND key in step 7 of the sequence described in the previous example above. Then, when the operator detects the error and wishes to correct it, this correction can be made simply by depressing the OR key again after depressing the AND key. The sequence of operations in this case will change the code group in register 602 from 1010 to 1000. The selective entry and removal of a single bit for changing the code group is thus achieved. The use of the anti-valence circuits 651 m to 651 q enables this special sequence of operations, ie the alternate entry and deletion of a given code group in the register 602 after repeated entries of the same input command.

Das gleiche gilt für die drei zu den UND-Schaltungen 651 f und 651 g der Schaltungseinheit 651 führenden Leitungen. Sie bewirken über die Antivallenzschaltungen 651 r und 651 s die Steuerung der Leuchtdioden-Anzeigevorrichtungen 600 j. Gleichzeitig sind die Leitungen 603 a zur ausgewählten Steuerung der Daten im Register 603 zu den Antivallenz-Schaltungen 651 r und 651 s zurückgeführt.The same applies to the three lines leading to the AND circuits 651 f and 651 g of the circuit unit 651 . They effect the control of the light-emitting diode display devices 600 j via the anti-valence circuits 651 r and 651 s . At the same time, the lines 603 a for the selected control of the data in the register 603 are fed back to the anti-valence circuits 651 r and 651 s .

Die Ausgangssignale des Schieberegisters 602 werden zusätzlich zur Rückführung zu den Antivallenz-Schaltungen 651 m bis 651 q auch zur Steuerung der Leuchtdioden-Anzeigevorrichtung 600 h verwendet. Aus der dargestellten Schaltung ist zu erkennen, daß beim Niederdrücken einer gegebenen Taste in der Gruppe 600 f die entsprechende Leuchtdiode in der Anzeigevorrichtung 600 h aufleuchtet. Die Leuchtdioden in der Anzeigevorrichtung 600 h von Fig. 9 tragen die gleichen Beschriftungen wie die Tasten in der Gruppe 600 f von Fig. 1. In gleicher Weise werden die mit X, Y und CR bezeichneten Leuchtdioden der Anzeigevorrichtung 600 j von Fig. 10 von den Ausgängen QA und QB des Schieberegisters 603 gesteuert. The output signals of the shift register 602 are used in addition to the feedback to the anti-valence circuits 651 m to 651 q also for controlling the light emitting diode display device 600 h . From the circuit shown it can be seen that when a given key in group 600 f is depressed, the corresponding light-emitting diode lights up in display device 600 h . The light-emitting diodes in the display device 600 h from FIG. 9 have the same labels as the keys in the group 600 f from FIG. 1. In the same way, the light-emitting diodes labeled X, Y and CR of the display device 600 j from FIG the outputs QA and QB of the shift register 603 controlled.

Die Logikschaltung 652 arbeitet ebenso wie die Logikschaltung 640 für ein gesteuertes Laden der Register 602 und 603.Logic circuit 652 operates in the same way as logic circuit 640 for controlled loading of registers 602 and 603 .

Es ist zu erkennen, daß die Zifferntaktleitung eine der Ausgangsleitungen der Logikschaltung 640 ist. Dies zeigt an, daß eine Zifferncodegruppe im Register 622 gespeichert worden ist und in die Datenschleife eingegeben werden soll, die durch die Register 612 bis 617 getaktet wird. Dieser Vorgang wird durch Anlegen des Signals an den Ladeanschluß eines Zustandszähles 653 und über eine UND-Schaltung 654 an den Takteingang des Zustandszählers 653 ausgelöst. Der Zähler 653 ist so vorverdrahtet, daß er zwangsweise auf den Zählerstand Fünf gestellt wird. Die Ausgangsleitungen QA bis QD des Zählers 653 sind mit den Anschlüssen A, B, C und STRB eines Datenwählers 655 und mit Eingangsleitungen eines Decodierers 656 verbunden. Da das Ausgangssignal des Zählers 653 auf den Wert Fünf voreingestellt ist, wählt der Datenwähler 655 das Signal an der Leitung 657 aus, die von einer NOR- Schaltung 658 über einen Negator 659 ausgeht.It can be seen that the digit clock line is one of the output lines of logic circuit 640 . This indicates that a digit code group has been stored in register 622 and is to be entered into the data loop that is clocked by registers 612 through 617 . This process is triggered by applying the signal to the charging terminal of a status counter 653 and via an AND circuit 654 to the clock input of the status counter 653 . The counter 653 is pre-wired in such a way that it is forced to the counter reading five. The output lines QA to QD of the counter 653 are connected to the connections A, B, C and STRB of a data selector 655 and to input lines of a decoder 656 . Since the output signal of counter 653 is preset to the value five, data selector 655 selects the signal on line 657 , which comes from a NOR circuit 658 via an inverter 659 .

In der zweiten Datenschleife mit den Schieberegistern 612 bis 617 läuft ein 32-Bit-Wort um. Es wird von Abtasttaktimpulsen ständig verschoben. Abtasttaktimpulse werden den Takteingängen der Schieberegister 612 und 613 zugeführt, und sie werden über eine NOR-Schaltung 660 an die Takteingänge der Schieberegister 614 bis 617 angelegt.A 32-bit word circulates in the second data loop with shift registers 612 to 617 . It is constantly shifted by sampling clock pulses. Sampling clock pulses are applied to the clock inputs of shift registers 612 and 613 and are applied to the clock inputs of shift registers 614 to 617 via a NOR circuit 660 .

Wenn ein 4-Bit-Wort im Schieberegister 622 gespeichert ist, dann muß dieses Wort an der entsprechenden Stelle in das bereits in den Schieberegistern 612 bis 617 umlaufende 32- Bit-Wort eingefügt werden. Der Betrieb des Bit-Zählers 653 und des Datenwählers 655 zusammen mit dem Decodierer 656 bewirkt eine Verzögerung, bis der richtige Zeitpunkt für die Einfügung erreicht ist. Dies wird durch ein Verzögerungsintervall während des Zustands 5 des Datenwählers 655 erreicht. Nach dem Auftreten des Zustands 6 des Datenwählers 655 wird die NAND-Schaltung 661 freigegeben, so daß die zur NAND-Schaltung 662 führende Ausgangsleitung QD des Schieberegisters 622 die Eingabe des in diesem Schieberegister 622 gespeicherten Worts in den Eingang des Speicherregisters 612 bewirkt. Daten an der Leitung 619 durchlaufen dann das Schieberegister 622 und ziehen das vom Register 622 in die Datenschleife eingegebene Wort hinter sich her. Somit ist das Register 622 für sechzehn Bits in die zweite Datenschleife eingefügt. Während des Zustands 6 aus dem Decodierer 656 wird eine NOR-Schaltung 663 freigegeben. Dies hat zur Folge, daß das Signal M 0 W 4 vorhanden ist. Dies erzeugt über eine NOR-Schaltung 664 einen Ladezustand an der Leitung 665, die zu den Ladeeingängen von binär codierten Aufwärts/Abwärts-Dezimalzählern 666 bis 669 geführt wird. Die Zähler 666 bis 669 sind jeweils mit den Schieberegistern 617 bis 614 verbunden. Die Leitung 665 führt auch zu den Löscheingängen der Binärzähler 607 bis 609 über einen Negator 655 a.If a 4-bit word is stored in the shift register 622 , then this word must be inserted at the appropriate position in the 32-bit word already circulating in the shift registers 612 to 617 . Operating bit counter 653 and data selector 655 together with decoder 656 causes a delay until the correct time for insertion is reached. This is accomplished by a delay interval during state 5 of data selector 655 . After the occurrence of state 6 of the data selector 655 , the NAND circuit 661 is released so that the output line QD of the shift register 622 leading to the NAND circuit 662 causes the input of the word stored in this shift register 622 into the input of the memory register 612 . Data on line 619 then passes through shift register 622 and pulls the word entered by register 622 into the data loop. Thus, register 622 is inserted into the second data loop for sixteen bits. During state 6 from decoder 656 , NOR circuit 663 is enabled. As a result, the signal M 0 W 4 is present. This creates a state of charge on line 665 via a NOR circuit 664 which is fed to the load inputs of binary coded up / down decimal counters 666 to 669 . The counters 666 to 669 are connected to the shift registers 617 to 614 , respectively. Line 665 also leads to the clear inputs of binary counters 607 to 609 via an inverter 655 a .

Somit ist das 16-Bit-Datenwort in die Schieberegister 666 bis 669 geladen worden, und es soll in eine in den Zählern 609 bis 607 erzeugte Binärform umgesetzt werden. Beim Zustand 7 des Decodierers 656 gibt ein über eine NAND-Schaltung 670 zusammen mit dem Zustand 7 aus dem Decodierer 656 angelegtes schnelles Taktsignal HSC eine UND-Schaltung 671 frei, die in einer ODER-Verknüpfung betätigt wird, so daß Impulse des schnellen Taktsignals HSC dann an der Taktleitung 672 erscheinen. Die Taktleitung 672 ist mit dem Abwärtszähleingang des Zählers 666 und mit dem Aufwärtszähleingang des Zählers 609 verbunden. Die Zähler 666 bis 669 zählen dann abwärts bis zum Zählerstand 0. Während der gleichen Zeit zählen die Zähler 609 bis 607 aufwärts. An dem Zeitpunkt, an dem der Zähler 669 den Zählerstand 0 erreicht, erscheint an der Leitung 673 ein Bogen-Signal, das an die NOR-Schaltung 674 angelegt wird, wo es effektiv mit dem Zustand 7 in einer UND-Verknüpfung kombiniert wird, so daß über die Leitung 675 jedem der Ladeeingänge der Register 604 bis 606 ein Ladeimpuls zugeführt wird. Am Zeitpunkt des Auftretens des Borgen-Impulses werden die Inhalte der Zähler 607 bis 609 unmittelbar in den Speicherregistern 604 bis 606 erfaßt, so daß sie auf diese Weise zum Auslesen über die Leitung 611 zum Ablaufsteuerwerk verfügbar sind.The 16-bit data word has thus been loaded into the shift registers 666 to 669 and is to be converted into a binary form generated in the counters 609 to 607 . In state 7 of decoder 656 , a fast clock signal HSC which is applied via a NAND circuit 670 together with state 7 from decoder 656 enables an AND circuit 671 , which is operated in an OR operation, so that pulses of the fast clock signal HSC then appear on clock line 672 . Clock line 672 is connected to the down count input of counter 666 and to the up count input of counter 609 . The counters 666 to 669 then count down to the counter reading 0. During the same time, the counters 609 to 607 count up. At the time counter 669 reaches zero, an arc signal appears on line 673 which is applied to NOR circuit 674 where it is effectively ANDed with state 7 that a charge pulse is supplied via line 675 to each of the load inputs of registers 604 to 606 . At the time the borrow pulse occurs, the contents of counters 607 through 609 are immediately captured in memory registers 604 through 606 so that they are available for reading out via line 611 to the sequencer.

Im Betrieb wiederholt das in den Fig. 3 bis 6 dargestellte Ablaufsteuerwerk nach der Inbetriebnahme die Warte-, Serien- Ein/Ausgabe- und Ausführungs-Betriebsarten nach jedem Scheitelwert der Wechselstromversorgung.In operation, the sequencer illustrated in FIGS. 3 through 6 repeats the wait, series I / O, and execution modes after each AC power peak.

Wenn die Eingabeeinheit 600 an das System angeschlossen ist und benutzt werden soll, dann arbeitet das Ablaufsteuerwerk normalerweise ununterbrochen. Wenn jedoch die Eingabeeinheit von Fig. 7 bis 10 in den Lesebetrieb versetzt wird, dann wird die von der Bedienungsperson angegebene Speicheradresse in die Zähler 666 bis 669 eingegeben. Die Zähler zählen dann abwärts bis auf den Zählerstand Null. Nach Erreichen des Zählerstandes Null werden die Kanäle von der NAND-Schaltung 601 und insbesondere die Freigabeanschlüsse der Register 602, 603, 604, 605 und 606 erregt, so daß die im Speicher an den Speicherplätzen mit der anfänglich in den Zählern 666 bis 669 angegebenen Adresse gespeicherten Wörter ausgegeben und in den Schieberegistern 602 bis 606 gespeichert werden. Unmittelbar werden auch die Leuchtdioden-Anzeigefelder 600 h und 600 j erregt, damit die Inhalte der Register 602 und 603 angezeigt werden. Die Inhalte der Register 604 bis 606 sind die Ein/Ausgabe-Adresse, die im Hauptspeicher an der vom Benutzer angegebenen Speicherstelle gespeichert ist. Die Ein/Ausgabe-Adresse, die somit in den Registern 604 bis 606 enthalten ist, wird dann in die Zähler 607 bis 609 geladen. Die Zähler 607 bis 609 zählen dann bis zum Zählerstand Null abwärts, wenn die Zähler 666 bis 669 aufwärts zählen. Wenn die Zähler 607 bis 609 den Zählerstand Null erreichen, beenden die Zähler 666 bis 669 den Zählvorgang. Die Ausgangssignale der Zähler werden dann an die Schieberegister 614 bis 617 angelegt. Deren Ausgangswerte werden angezeigt. Insbesondere umfaßt die Ein/Ausgabe-Adresse 16 Bits der in der BCD-Datenschleife umlaufenden 32 Bits. Jede Vierergruppe der 16 Bits wird in einer Halteschaltung 690 festgehalten, deren Ausgangssignale einem Decodierer 691 zugeführt werden. Der Decodierer 691 ist so angeschlossen, daß er die Segmenttreiber selektiv erregt. Einer dieser Segmenttreiber ist durch die Schaltung 692 dargestellt. Die 16 Bits werden auf diese Weise dazu verwendet, die vier auf der linken Seite liegenden Stellen der Anzeige 600 g aufleuchten zu lassen. Die auf der rechten Seite liegenden vier Stellen werden decodiert, damit die vier auf der rechten Seite liegenden Stellen der Speicheradresse angezeigt werden.When the input unit 600 is connected to the system and is to be used, the sequencer will normally operate continuously. However, when the input unit of FIGS. 7 to 10 is put into the read mode, the memory address specified by the operator is input into the counters 666 to 669 . The counters then count down to zero. After the count reaches zero, the channels are excited by the NAND circuit 601 and in particular the release connections of the registers 602, 603, 604, 605 and 606 , so that the address in the memory with the address initially specified in the counters 666 to 669 output words stored and stored in the shift registers 602-606. The light-emitting diode display fields 600 h and 600 j are also immediately excited so that the contents of registers 602 and 603 are displayed. The contents of registers 604 through 606 are the input / output address that is stored in main memory at the location specified by the user. The I / O address thus contained in registers 604 through 606 is then loaded into counters 607 through 609 . The counters 607 to 609 count down to zero when the counters 666 to 669 count up. When counters 607 to 609 reach zero, counters 666 to 669 stop counting. The outputs of the counters are then applied to shift registers 614 through 617 . Their initial values are displayed. In particular, the input / output address comprises 16 bits of the 32 bits circulating in the BCD data loop. Each group of four of the 16 bits is held in a holding circuit 690 , the output signals of which are fed to a decoder 691 . Decoder 691 is connected to selectively excite the segment drivers. One of these segment drivers is represented by circuit 692 . The 16 bits are used in this way to illuminate the four digits on the left side of the display 600 g . The four digits on the right are decoded to show the four digits on the right of the memory address.

Im Eingabebetrieb gibt eine Bedienungsperson die gewünschten Daten ein wie oben beschrieben wurde. Die OP-Codegruppe ist im Register 602 gespeichert. Die Ergänzungsdaten sind im Schieberegister 603 gespeichert. Die Ein/Ausgabe-Adresse wird in die BCD-Datenschleife eingegeben. Die Daten werden dann zu 51076 00070 552 001000280000000200012000285915096500040 0002002500320 00004 50957den Schieberegistern 604 bis 606 übertragen. Im Ausführungsbetrieb beginnt die Übertragung der Daten aus dem Speicher bei Erreichen der ausgewählten Adresse zum Register 602, wenn die Daten aus dem Register 606 beginnen, in den Speicher zu fließen. Die Daten im Speicher werden dann als serielle Folge durch die Register 602 bis 606 geführt, bis alle Speicheradressen gelesen und um eine Speicheradresse versetzt wieder in den Speicher geschrieben worden sind.In the input mode, an operator enters the desired data as described above. The OP code group is stored in register 602 . The supplementary data is stored in shift register 603 . The input / output address is entered in the BCD data loop. The data is then transferred to 51076 00070 552 001000280000000200012000285915096500040 0002002500320 00004 50957 shift registers 604 through 606 . In execution mode, the transfer of data from memory begins when the selected address is reached to register 602 when the data from register 606 begins to flow into memory. The data in the memory is then passed as a serial sequence through the registers 602 to 606 until all the memory addresses have been read and written to the memory offset by one memory address.

Die Eingabe numerischer Daten, die Eingabe der OP-Codegruppen und die Eingabe der Ein/Ausgabe-Adressenergänzungen ist nunmehr beschrieben worden. Es sind nun diejenigen Operationen zu beschreiben, die die Eingabe der fünf Programmierbetriebsbefehle Löschen (CLEAR), Lesen (READ), Schreiben (WRITE), Eingabe (INSERT) und Erhöhen (INCREMENT) umfassen. Die Löschtaste CLR von Fig. 1 verbindet im gedrückten Zustand die Löschleitung CLEAR PB von Fig. 9 mit Masse. Diese Leitung ist an eine UND-Schaltung 900 angeschlossen, deren Ausgangssignal das Löschsignal ist. Der Ausgang ist auch mit einer UND-Schaltung 901 sowie mit den Löscheingängen der Register 612 und 613 verbunden. Der Ausgang der UND-Schaltung 601 ist an die Löscheingänge der Register 602 bis 606 und an die Löscheingänge der Register 614 bis 617 angeschlossen.The entry of numerical data, the entry of the OP code groups and the entry of the input / output address additions have now been described. Operations are now to be described which include the input of the five programming operating instructions delete (CLEAR), read (READ), write (WRITE), input (INSERT) and increase (INCREMENT). The delete key CLR of FIG. 1 connects the delete line CLEAR PB of FIG. 9 to ground when pressed. This line is connected to an AND circuit 900 , the output signal of which is the delete signal. The output is also connected to an AND circuit 901 and to the clear inputs of registers 612 and 613 . The output of AND circuit 601 is connected to the clear inputs of registers 602 to 606 and to the clear inputs of registers 614 to 617 .

Wenn der Leseknopf READ niedergedrückt wird, wird die Leitung 902 mit Masse verbunden. Die Leitung 902 führt zu einer NAND-Schaltung 903, deren Ausgang mit einem Multivibrator 904 verbunden ist, der dazu verwendet wird, die mehrfache Eingabe einer beabsichtigten einfachen Eingabe zu verhindern. Das Niederdrücken einer Drucktaste kann insbesondere zu einem mehrfachen Schließen ihres Schalters führen. Die Schaltungsanordnung mit dem Flip-Flop 904 ist eine Entprellschaltung, die als Ausgang eine NOR-Schaltung 905 aufweist. Eine Leitung 906 dient dazu, das Signal zu verzögern, so daß es die NOR- Schaltung 905 nicht vor der Beendigung des Zyklus des Multivibrators 904 durchläuft. Das Ausgangssignal der NOR-Schaltung 905 wird dann einem Eingang einer NAND-Schaltung 907 zugeführt, deren Ausgang mit dem Eingang 0 des Multiplexers 655 verbunden ist. Der zweite Eingang der NAND-Schaltung 907 wird von einer UND-Schaltung 908 versorgt, deren Eingänge das Signal an der M 1 W 0-Leitung von Fig. 7 und das OEN-Signal zugeführt wird.When the READ button is depressed, line 902 is connected to ground. Line 902 leads to a NAND circuit 903 , the output of which is connected to a multivibrator 904 , which is used to prevent multiple entries of an intended simple entry. Depressing a push button can, in particular, result in the switch being closed several times. The circuit arrangement with the flip-flop 904 is a debouncing circuit which has a NOR circuit 905 as an output. Line 906 is used to delay the signal so that it does not pass through NOR circuit 905 before the multivibrator 904 cycle ends. The output signal of the NOR circuit 905 is then fed to an input of a NAND circuit 907 , the output of which is connected to the input 0 of the multiplexer 655 . The second input of NAND circuit 907 is supplied by an AND circuit 908 , the inputs of which are supplied with the signal on the M 1 W 0 line of FIG. 7 and the OEN signal.

Die Eingabetaste INS und die Schreibtaste WRT sind ebenfalls mit der NAND-Schaltung 903 verbunden und führen somit über die NAND-Schaltung 907 zum Eingang 0 des Multiplexers 655. Die Schreibtaste WRT ist zusätzlich zur Verbindung mit der NAND-Schaltung 903 auch an eine NAND-Schaltung 909 und an den Löscheingang eines D-Flip-Flops 910 über eine Leitung 911 angeschlossen. Die Schreibtaste WRT ist an die NAND- Schaltung 903 und an die NAND-Schaltung 909 angeschlossen.The input key INS and the write key WRT are likewise connected to the NAND circuit 903 and thus lead via the NAND circuit 907 to the input 0 of the multiplexer 655 . In addition to being connected to the NAND circuit 903 , the write key WRT is also connected to a NAND circuit 909 and to the erase input of a D flip-flop 910 via a line 911 . The write key WRT is connected to the NAND circuit 903 and to the NAND circuit 909 .

Drei Leitungen RUN, PPGC und CPU 3 sind an die Eingabeeinheit 600 vom Ablaufsteuerwerk nach den Fig. 3 bis 6 angeschlossen. Die Leitung RUN ist über einen Negator 913 mit dem Takteingang des D-Flip-Flops 910 und mit einer NAND-Schaltung 914 verbunden. Der Ausgang Q des Flip-Flops 910 steht über einen Negator 915 mit dem Takteingang eines B-Flip-Flops 916 in Verbindung. Der Ausgang der NAND-Schaltung 908 ist mit dem Löscheingang des Flip-Flops 916 und mit einem Eingang einer NAND-Schaltung 917 verbunden. Der Ausgang der NAND-Schaltung 917 ist an eine zum Ablaufsteuerwerk führende Externladeleitung 918 angeschlossen. Er ist auch über NAND-Schaltungen 919 und 920 geführt.Three lines RUN, PPGC and CPU 3 are connected to the input unit 600 from the sequential control unit according to FIGS. 3 to 6. The RUN line is connected via a negator 913 to the clock input of the D flip-flop 910 and to a NAND circuit 914 . The output Q of the flip-flop 910 is connected to the clock input of a B flip-flop 916 via an inverter 915 . The output of NAND circuit 908 is connected to the clear input of flip-flop 916 and to an input of a NAND circuit 917 . The output of the NAND circuit 917 is connected to an external charging line 918 leading to the sequence control unit. It is also routed through NAND circuits 919 and 920 .

Die PPGC-Leitung aus dem Ablaufsteuerwerk 10 ist über einen Negator 921 mit einem Eingang der NAND-Schaltung 920 verbunden. Die Leitung ist, wie oben beschrieben wurde, über die Leitung 232 mit dem Eingang 3 des Multiplexers 655 verbunden. Sie ist auch an eine NAND-Schaltung 922 und eine NOR-Schaltung 923 angeschlossen. Der Ausgang des Flip-Flops 916 ist mit dem zweiten Eingang der NAND-Schaltung 917 verbunden. Der Ausgang Q des Flip-Flops 910 ist mit dem dritten Eingang der NAND-Schaltung 917 verbunden.The PPGC line from the sequential control unit10th is about one Negator921 with one input of the NAND circuit920 connected. The line is, as described above, over the line232 with the entrance3rd of the multiplexer655 connected. It is also connected to a NAND circuit922 and a NOR circuit923 connected. The exit of the flip-flop 916 is with the second input of the NAND circuit917 connected. The exitQ of the flip-flop910 is with the third Input of the NAND circuit917 connected.

Das Ausgangssignal der NAND-Schaltung 917 ist ein Schlüsselsignal in der Übertragung zwischen dem Ablaufsteuerwerk 10 und der Eingabeeinheit 600. Insbesondere steuert der Signalzustand an der Leitung 918, ob das Ablaufsteuerwerk 10 Daten aus der Eingabeeinheit 600, die an der Leitung 174 erscheinen können, empfängt oder nicht. Im Lesebetrieb bleibt das Signal an der Leitung 918 stets auf einem hohen Signalwert.The output signal of the NAND circuit 917 is a key signal in the transmission between the sequencer 10 and the input unit 600 . In particular, the signal state on line 918 controls whether or not sequencer 10 receives data from input unit 600 that may appear on line 174 . In read mode, the signal on line 918 always remains at a high signal value.

Im Schreibbetrieb hat das Signal an der Leitung 918 nur während des Zeitintervalls einen niedrigen Wert, in dessen Verlauf ein Wort aus 16 Bits aus den Registern 602 bis 606 über die Leitung 174 zum Ablaufsteuerwerk 10 gelesen wird.In write mode, the signal on line 918 has a low value only during the time interval in the course of which a word of 16 bits is read from registers 602 to 606 via line 174 to sequence control unit 10 .

Im Eingabebetrieb liegt an der Leitung 918 ein Signal mit einem hohen Wert an, bis die Zähler 666 bis 669 nach einem Startsignal einen Zählerstand erreichen, der derjenigen Adresse im Speicher entspricht, an der ein neuer Befehl eingegeben werden soll. Zu diesem Zeitpunkt geht das Signal an der Leitung 918 auf einen niedrigen Wert über, und die Daten aus den Registern 602 bis 607 gelangen über die Leitung 174 zum Ablaufsteuerwerk 10, bis das Ende des Zyklus erreicht ist, d. h. bis alle übrigen Befehle aus dem Speicher gelesen und über die Register 602 und 606 wieder in den Speicher zurückgeführt worden sind.In input mode, line 918 has a signal with a high value until counters 666 to 669, after a start signal, reach a counter reading that corresponds to the address in memory at which a new command is to be entered. At this point, the signal on line 918 goes low and the data from registers 602 through 607 pass through line 174 to sequencer 10 until the end of the cycle is reached, that is, until all other instructions from memory are reached read and returned to memory via registers 602 and 606 .

Wenn die Schreibtaste WRT gedrückt wird, liegt an der Löschleitung des Flip-Flops 910 ein niedriger Signalwert und an der Löschleitung des Flip-Flops 916 ein hoher Signalwert an. Jedesmal wenn das Ablaufsteuerwerk den Ausführungsbetrieb beginnt, wird der Takteingang des Flip-Flops 910 so betätigt, daß das Signal am Ausgang Q auf den gleichen Wert wie das Signal am Eingang D getaktet wird, also auf den niedrigen Signalwert übergeht. Somit bleibt das Ausgangssignal des Flip-Flops 910 beim Niederdrücken der Schreibtaste WRT auf einem niedrigen Signalwert, bis das Signal am Ausgang 2Y3 des Demultiplexers 656 auf einen niedrigen Wert übergeht. Dadurch wird das Flip-Flop 910 zurückgesetzt, was bedeutet, daß das Signal an seinem Ausgang Q einen hohen Wert annimmt. Wenn der Voreinstellimpuls beendet wird, nimmt das Signal am Ausgang Q wieder einen niedrigen Wert an. An diesem Zeitpunkt wird das Flip-Flop 916 über den Negator 915 so getaktet, daß an seinem Ausgang ein Signal mit dem Wert "Null" erscheint. Das Signal am Ausgang der NAND-Schaltung 917 nimmt nur dann einen niedrigen Wert an, wenn alle seine Eingangssignale einen hohen Wert haben. Somit hat das Ausgangssignal der NAND-Schaltung 917 im Schreibbetrieb nur während des Zeitintervalls einen niedrigen Wert, in dessen Verlauf das Voreinstelleingangssignal des Flip-Flops 910, d. h. das Signal am Ausgang 2Y3 des Demultiplexers 656 einen niedrigen Wert hat.If the WRT write button is pressed, it is due to the extinguishing line of the flip-flop910 a low signal value and on the extinguishing line of the flip-flop916 a high signal value. Every time the sequential control unit executes the execution operation starts, the clock input of the flip-flop910 so operated that the signal at the outputQ to the same value as that Signal at the entranceD is clocked, so on the low Signal value passes. Thus the output signal of the Flip flops910 when pressing the WRT key a low signal value until the signal at output 2Y3 of the demultiplexer656 goes to a low value. This will make the flip-flop910 reset which means that the signal is at its outputQ takes on a high value. When the preset pulse ends, the signal picks up at the exitQ low again. At this point becomes the flip-flop916 over the negator915 so clocked that at its exit a signal with the value "Zero" appears. The signal at the output of the NAND circuit 917 takes a low value only when all of its Input signals have a high value. Thus the output signal the NAND circuit917 in write mode only during the time interval a low value in which The preset input signal of the flip-flop910, d. H. the signal at output 2Y3 of the demultiplexer656 one has low value.

Die Schaltung mit den Flip-Flops 910 und 916, der NAND- Schaltung 909 und dem Demultiplexer 656 arbeitet im Eingabebetrieb so, daß das Signal an der Leitung 918 in dem Zeitintervall nach dem Übergang des Signals am Ausgang 2Y3 des Demultiplexers 656 auf einen niedrigen Wert bis zum Ende des Ausführungszyklus auf einem niedrigen Wert gehalten wird. Die Leitung 918 steht über eine NOR-Schaltung 930 und eine NOR-Schaltung 931 mit dem Löscheingang des Zählers 653 in Verbindung. Der zweite Eingang der NOR-Schaltung 930 steht mit dem Ausgang 2Y3 des Demultiplexers 656 in Verbindung. Der zweite Eingang der NOR-Schaltung 931 wird von einer NAND-Schaltung 932 versorgt. Ein Eingang der NAND- Schaltung 932 ist mit dem Ausgang 1Y3 des Demultiplexers 656 verbunden. Der andere Eingang ist mit dem Ausgang 1Y0 des Demultiplexers 656 verbunden. Die die NAND-Schaltung 931 enthaltende Schaltung bewirkt die Rückstellung des Zählers 653 im Eingabebetrieb am Ende des Zustandssignals 2Y3 und im Lese- oder Schreibbetrieb am Ende des Zustandssignals 1Y0. Sie bewirkt die Rückstellung des Zählers 653 abhängig vom Zustandssignal 1Y3 am Ende des numerischen Eingabebetriebs.The circuit with flip-flops 910 and 916 , NAND circuit 909 and demultiplexer 656 operates in input mode so that the signal on line 918 is low in the time interval after the signal at output 2Y3 of demultiplexer 656 has transitioned is kept low until the end of the execution cycle. Line 918 is connected to the clear input of counter 653 via NOR circuit 930 and NOR circuit 931 . The second input of NOR circuit 930 is connected to output 2Y3 of demultiplexer 656 . The second input of the NOR circuit 931 is supplied by a NAND circuit 932 . One input of NAND circuit 932 is connected to output 1Y3 of demultiplexer 656 . The other input is connected to the output 1Y0 of the demultiplexer 656 . The circuit containing the NAND circuit 931 causes the counter 653 to be reset in the input mode at the end of the status signal 2Y3 and in the read or write mode at the end of the status signal 1Y0. It resets the counter 653 depending on the status signal 1Y3 at the end of the numerical input mode.

Wenn die Erhöhungstaste INC gedrückt wird, wird der Eingang eines Schmitt-Triggers 940 mit Masse verbunden. Dies löst den Vorgang der Erhöhung jeder in der BCD-Datenschleife über die Register 612 bis 617 umlaufenden Adresse aus. Der Ausgang des Schmitt-Triggers 940 ist mit einer NAND-Schaltung 941 und einer zweiten NAND-Schaltung 942 sowie mit den Löscheingängen der D-Flip-Flops 943 und 944 verbunden. Der Ausgang der NAND-Schaltung 941 ist mit dem Takteingang des Flip-Flops 943 verbunden. Der Ausgang Q des Flip-Flops 943 steht über eine NAND-Schaltung 945 mit dem Takteingang des Flip-Flops 944 in Verbindung. Der Ausgang der NAND-Schaltung 941 ist über einen Negator 946 und eine NAND-Schaltung 941 mit dem Eingang einer UND-Schaltung 948 verbunden. Der Ausgang des Flip-Flops 943 ist an einem Eingang der ODER-Schaltung 949 und am zweiten Eingang der NAND-Schaltung 947 angeschlossen. Der Ausgang Q des Flip-Flops 944 ist mit dem zweiten Eingang der NOR-Schaltung 949 verbunden. Der Ausgang ist am zweiten Eingang der NAND-Schaltung 942 angeschlossen. Der Ausgang der NOR-Schaltung 949 ist mit einem Eingang einer NOR-Schaltung 950 verbunden, die am zweiten Eingang von einer NAND-Schaltung 951 versorgt wird, die über einen Negator 952 vom Ausgang 2Y0 des Demultiplexers 656 angesteuert wird. Der zweite Eingang der NAND-Schaltungen 945 und 951 ist jeweils mit der Ausgangsleitung für das Zeitsteuersignal M 0 W 0 von Fig. 7 verbunden.When the INC INCREASE key is pressed, the input becomes a Schmitt trigger940 connected to ground. This solves the process of increasing everyone in the BCD data loop the registers612 to617 outgoing address. The exit of the Schmitt trigger940 is with a NAND circuit941 and a second NAND circuit942 as well as with the extinguishing inputs the D flip-flops943 and944 connected. The exit the NAND circuit941 is with the clock input of the flip-flop 943 connected. The exitQ of the flip-flop943 stands above a NAND circuit945 with the clock input of the flip-flop 944 in connection. The output of the NAND circuit941 is over a negator946 and a NAND circuit941 with the Input of an AND circuit948 connected. The exit of Flip flops943 is at an input of the OR circuit949 and at the second input of the NAND circuit947 connected. The exitQ of the flip-flop944 is with the second entrance the NOR circuit949 connected. The exit is on the second Input of the NAND circuit942 connected. The exit of the NOR circuit949 is with an input of a NOR circuit 950 connected to the second input from a NAND circuit 951 which is supplied via a negator952 from the exit 2Y0 of the demultiplexer656 is controlled. The second Input of the NAND circuits945 and951 is with the Output line for the timing signalM 0 W 0 fromFig. 7 connected.

Es sei daran erinnert, daß im Betriebszustand in der über die Register 612 bis 617 führenden BCD-Datenschleife eine gegebene Adresse umläuft. Wenn es erwünscht ist, diese Adresse um den Wert Eins zu erhöhen, dann wird die Erhöhungstaste INC gedrückt. Dadurch wird das Löschsignal an den Flip-Flops 943 und 944 beendet. Über die NAND-Schaltung 942 wird das Null-Freigabesignal abgeschaltet, so daß es an der UND-Schaltung 908 nicht mehr wirksam ist. Die NAND-Schaltung 941 wird ebenfalls freigegeben. Die NAND- Schaltung 941 wird über die NOR-Schaltung 955 versorgt, der das Zustandssignal 2Y0 des Demultiplexers 656 und über den Negator 956 das Zustandssignal M 0 W 4 von Fig. 7 zugeführt wird.It should be remembered that, in the operating state, a given address circulates in the BCD data loop leading via registers 612 to 617 . If it is desired to increment this address by one, then the INC increment key is pressed. As a result, the delete signal at flip-flops 943 and 944 is ended. The zero enable signal is switched off via the NAND circuit 942 , so that it is no longer effective at the AND circuit 908 . NAND circuit 941 is also enabled. The NAND circuit 941 is supplied via the NOR circuit 955 , to which the status signal 2Y0 of the demultiplexer 656 and via the negator 956 the status signal M 0 W 4 from FIG. 7 is supplied.

Wenn sich der Betrieb unter Beteiligung des Multiplexers 655, des Zählers 653 und des Demultiplexers 656 im Null- Zustand befindet und der M 0 W 4-Zustand erzeugt wird, dann nimmt das Ausgangssignal der NAND-Schaltung 941 einen niedrigen und dann einen hohen Wert abhängig von und entsprechend dem Zustandssignal MZ 0 W 4 an. Dieses Signal taktet das Flip-Flop 943, was zur Folge hat, daß das Signal am Ausgang Q einen hohen Wert und das Signal am Ausgang einen niedrigen Wert annimmt. Die NAND-Schaltung 945 wird dabei freigegeben und die NAND-Schaltung 947 wird dabei gesperrt. Das Ausgangssignal der NAND-Schaltung 945 taktet dann das Flip-Flop 944, wenn das Zustandssignal M 0 W 0 von Fig. 7 erzeugt wird. Beim ersten Ausgangsimpuls der NAND-Schaltung 941 wird das Ausgangssignal der NAND-Schaltung 947 auf den niedrigen Wert umgeschaltet und über die UND-Schaltung 948 an den Aufwärtszähleingang des Zählers 666 angelegt, damit an diesem Zeitpunkt die Adresse, die in den Zählregistern 666bis 669 gespeichert war, erhöht wird. Gleichzeitig wird das Signal über die UND-Schaltung 901 zum Löschen der Register 614 bis 617 angelegt.If the operation involves the multiplexer 655, the counter653 and the demultiplexer656 in zero Condition and theM 0 W 4th-Condition is generated, then takes the output signal of the NAND circuit941 a low one and then a high value depending on and accordingly the status signalMZ 0 W 4th at. This signal is clocking the flip-flop943, which means that the signal at the output Q a high value and the signal at the output one assumes a low value. The NAND circuit945 will be there released and the NAND circuit947 will be blocked. The output signal of the NAND circuit945 then clocks that Flip-flop944when the status signalM 0 W 0 fromFig. 7 generated becomes. At the first output pulse of the NAND circuit 941 becomes the output signal of the NAND circuit947 on the switched low value and via the AND circuit948 to the counter's up-count input666 created so at this point the address that is in the counter registers 666to669 was saved, is increased. At the same time the signal goes through the AND circuit901 to delete the register614 to617 created.

Vor dem Niederdrücken der Erhöhungstaste INC wurde der Ausgang der NAND-Schaltung 942 freigegeben, so daß die Zähleranordnung über die UND-Schaltung 908 ihren Zyklus durchlaufen konnte. Die Erhöhungstaste INC wird dann gedrückt, und das Ausgangssignal der NAND-Schaltung 942 wird abgeschaltet, so daß die Zähleranordnung nicht mehr weiterlaufen kann, bis der Erhöhungsvorgang beendet worden ist. Wenn das Signal M 0 W 0 an das Flip-Flop 944 angelegt wird, wird der Ausgang der NAND-Schaltung 942 erneut freigegeben, so daß der Zähler 653 mit seinem Arbeitsablauf fortfahren kann.Before the INC INCREASE key was depressed, the output of NAND circuit 942 was enabled so that counter arrangement could cycle through AND circuit 908 . The increment key INC is then depressed and the output of NAND circuit 942 is turned off so that the counter arrangement cannot continue until the increment process has been completed. When the M 0 W 0 signal is applied to the flip-flop 944 , the output of the NAND circuit 942 is enabled again so that the counter 653 can continue its operation.

Timing - Figures 11a to 11c

In Fig. 11a sind gewisse in der oben beschriebenen Anordnung verwendete Zeitsteuerfunktionen dargestellt. Die in Fig. 11a dargestellten Funktionen sind mit den gleichen numerischen Kennzeichen versehen, die in den Fig. 2 bis 6 angegeben sind.In Fig. 11a certain timing functions used in the above-described arrangement are shown. The functions shown in FIG. 11a are provided with the same numerical identifiers that are given in FIGS. 2 to 6.

Es sei daran erinnert, daß das oben beschriebene Ablaufsteuerwerk 10 drei Betriebszustände durchläuft, nämlich (a) einen Wartebetrieb, (b) einen Serien-Ein/Ausgabe-Betrieb und (c) einen Ausführungsbetrieb. In Fig. 11a gibt die Kurve 800 den der Leitung 11 e von Fig. 3 zugeführten Synchronisierungsimpuls an. Die Synchronisierungsimpuls-Kurve 800 ist durch einen Sprung 800 a bei einem Scheitelwert der Wechselspannung gekennzeichnet.It should be recalled that the sequencer 10 described above goes through three operating states, namely (a) a waiting operation, (b) a serial input / output operation and (c) an execution operation. In Fig. 11a, the curve 800 is the line 11 e of Fig. 3 supplied sync pulse to. The synchronization pulse curve 800 is characterized by a jump 800 a at a peak value of the AC voltage.

Gleichzeitig mit dem Sprung 800 a erfolgt die Auslösung des Serien-Ein/Ausgabe-Betriebs des Ablaufsteuerwerks 10. Die Zyklusfreigabekurve 801 wird am Ausgang der NAND-Schaltung 11 a erzeugt; sie erscheint an der Leitung 81 von Fig. 3.Simultaneously with the jump 800 a , the series input / output operation of the sequential control unit 10 is triggered. The cycle enable curve 801 is generated at the output of the NAND circuit 11 a ; it appears on line 81 of FIG. 3.

Das Signal K 2 ist eines der Ausgangssignale des Zählers 39; dieses Ausgangssignal ist eine Impulsfolge mit einer Folgefrequenz von 1 MHz. Der Oszillator 50 von Fig. 4 arbeitet in der hier beschriebenen Ausführungsform mit einer Frequenz von 8 MHz. Das Ausgangssignal K 0 des Zählers 39 hat eine Frequenz von 4 MHz, und das Ausgangssignal K 1 hat eine Frequenz von 2 MHz, doch werden die in den Zeichnungen mit K 0 und K 1 bezeichneten Ausgänge beim Betrieb der Anordnung nicht verwendet, sondern sie werden lediglich im Zähler 39 eingesetzt. Somit gibt die Kurve 802 eine Hauptsteuerimpulsfolge K 2 mit einer Folgefrequenz von 1 MHz an.The signal K 2 is one of the output signals of the counter 39 ; this output signal is a pulse train with a repetition frequency of 1 MHz. The oscillator 50 of FIG. 4 operates in the embodiment described here with a frequency of 8 MHz. The output signal K 0 of the counter 39 has a frequency of 4 MHz and the output signal K 1 has a frequency of 2 MHz, but the outputs denoted by K 0 and K 1 in the drawings are not used in the operation of the arrangement, but they become only used in counter 39 . The curve 802 thus indicates a main control pulse train K 2 with a repetition frequency of 1 MHz.

Die Kurve 803 zeigt das KQD-Signal am letzten Ausgang des Zählers 39. Es hat die Hälfte der Folgefrequenz des Signals K 2 oder die Folgefrequenz von 0,5 MHz während des Serien- Ein/Ausgabe-Betriebs des Ablaufsteuerwerks. Danach weist es nur jeweils bei jedem sechzehnten Impuls des K 2-Signals Ausgangsimpulse 803 a, 803 b usw. auf. Das mit der Kurve 803 angegebene Signal hat somit eine Folgefrequenz von 0,5 MHz während des Ein-/Ausgabebetriebs und eine dem sechzenten Teil der Folgefrequenz von 0,5 MHz entsprechenden Folgefrequenzwert während des ersten Teils des Ausführungsbetriebs, worauf es während des Hauptspeicher-Schreibabschnitts des Ausführungsbetriebs wieder zu der Folgefrequenz von 0,5 MHz zurückkehrt.Curve 803 shows the KQD signal at the last output of counter 39 . It has half the repetition frequency of the signal K 2 or the repetition frequency of 0.5 MHz during the series input / output operation of the sequential control unit. Thereafter, it has output pulses 803 a , 803 b , etc. only every sixteenth pulse of the K 2 signal. The signal indicated by curve 803 thus has a repetition frequency of 0.5 MHz during the input / output operation and a repetition frequency value corresponding to the sixth part of the repetition frequency of 0.5 MHz during the first part of the execution operation, followed by it during the main memory write section the execution operation returns to the repetition frequency of 0.5 MHz.

In Fig. 11a beginnt der Serien-Ein/Ausgabe-Betrieb dann, wenn die Kurve 801 einen hohen Wert annimmt. Der Serien- Ein/Ausgabe-Betrieb endet mit dem Ende des Zeitintervalls 804.In Fig. 11a, the serial input / output operation starts when the curve 801 takes a high value. Series I / O operation ends at the end of time interval 804 .

Der Ausführungsbetrieb beginnt mit dem Ende des Zeitintervalls 804, und er erstreckt sich bis zum Ende des Zeitintervalls 805.Execution begins at the end of time interval 804 and extends to the end of time interval 805 .

Die Kurve 806 gibt die Bildregister-Schreibimpulsfolge an, die an den Eingang R/W des Bildregisters 20 von Fig. 4 angelegt wird.Curve 806 indicates the image register write pulse train applied to the R / W input of image register 20 of FIG. 4.

Die Kurve 807 zeigt das Schaltausgangssignal am Ausgang der NAND-Schaltung 109 von Fig. 4. Die Datenregister 13 bis 15 zählen somit während des Serien-Ein/Ausgabe-Betriebs kontinuierlich. Während der Zeit, in der das durch die Kurve 806 angegebene Signal wirksam ist, werden die Zustände der 256 Eingangsanschlüsse am Kabel 399 in das Bildregister 20 in der Reihenfolge 0, 1, 2 . . . 254, 255 gelesen. Am Ende des Serien-Eingabe-Abschnitts des Ein/Ausgabe-Betriebs werden aus dem Bildregister 20 512 Kennzeichenzustände gelesen. Sie werden mit der höheren Taktfolgefrequenz das durch die Kurve 802 angegebenen Signals K 2 ausgelesen. Sie werden in der Reihenfolge 0, 1, 2, . . . 510, 511 gelesen.The curve 807 shows the switching output signal at the output of the NAND circuit 109 from FIG. 4. The data registers 13 to 15 thus count continuously during the series input / output operation. During the time that the signal indicated by curve 806 is effective, the states of the 256 input ports on cable 399 into image register 20 become 0, 1, 2 in order. . . 254, 255 read. At the end of the serial input section of the input / output operation, 512 flag states are read from the image register 20 . They are read out the signal K 2 indicated by curve 802 with the higher clock repetition frequency. They are in the order 0, 1, 2,. . . 510, 511 read.

Danach kehrt sich der Signalzustand an der Leitung 108 von Fig. 3 um, so daß die Reihenfolge, in der die im Bildregister 20 gespeicherten Ausgangsdaten gelesen werden, umgekehrt wird. Während des letzten Abschnitts des Serien-Ein/Ausgabe-Betriebs werden somit die an die 256 Ausgangsanschlüsse am Kabel 399 anzulegenden Signalzustände in der umgekehrten Reihenfolge ausgelesen. Das bedeutet, daß der Zustand des am weitesten entfernten Ausgangsanschlusses am Kabel 399 zuerst ausgelesen wird. Diese Zustände werden mit der hohen Taktfrequenz des durch die Kurve 802 angegebenen Signals K 2 in der Reihenfolge 255, 254 . . . 1, 0 ausgelesen.The signal state on line 108 of FIG. 3 then reverses so that the order in which the output data stored in image register 20 is read is reversed. During the last section of the series input / output operation, the signal states to be applied to the 256 output connections on the cable 399 are thus read out in the reverse order. This means that the state of the most distant output connector on cable 399 is read out first. These states become with the high clock frequency of the signal K 2 indicated by the curve 802 in the order 255, 254. . . 1, 0 read out.

Zu diesem Zeitpunkt ist das Ende des Ein/Ausgabe-Betriebs erreicht, und die Anordnung arbeitet dann im Ausführungsbetrieb. Der erste Abschnitt des Ausführungsbetriebs, nämlich das Zeitintervall 810, wird zum Lesen von Befehlen aus dem Speicher in die Datenregister 12 bis 15 mit der Haupttaktfrequenz des Signals K 2 der Kurve 802 verwendet. Gleichzeitig wird eine die Folgefrequenz des Signals K 2 aufweisende entsprechende Impulsfolge PPGC erzeugt, die durch die Kurve 811 angegeben ist und die die von der Eingabeeinheit geschaltete Taktimpulsfolge ist. Die Eingabeeinheit von Fig. 1 ist somit das einzige Element in der Anordnung, das von der Kurve 811 Gebrauch macht.At this point the end of the input / output mode has been reached and the arrangement then operates in the execution mode. The first section of the execution operation, namely the time interval 810 , is used for reading instructions from the memory into the data registers 12 to 15 with the main clock frequency of the signal K 2 of the curve 802 . At the same time, a corresponding pulse train PPGC having the repetition frequency of the signal K 2 is generated, which is indicated by curve 811 and which is the clock pulse train switched by the input unit. The input unit of FIG. 1 is therefore the only element in the arrangement that makes use of 811 of the curve.

Während des Zeitintervalls 810 wird ein 16 Stellen enthaltendes Speicherwort aus dem Hauptspeicher in das Datenregister gelesen. During the time interval 810 , a 16-word memory word is read from the main memory into the data register.

Während des Zeitintervalls 812 wird der Befehl vom Ablaufsteuerwerk 10 ausgeführt. Die Kurve 813 gibt das Signal an, das am Anschluß Y 3 des Prozessorfestwertspeichers 61 erscheint.During the time interval 812 , the command is executed by the sequential control unit 10 . Curve 813 indicates the signal that appears at connection Y 3 of processor read-only memory 61 .

Die Kurve 814 gibt das Signal an, das am Anschluß Y 2 des Prozessorfestwertspeichers 61 erscheint. Während des Zeitintervalls 815 wird ein zweites Wort aus dem Speicher gelesen, und während des Zeitintervalls 816 wird das zweite Wort ausgeführt. Somit werden die Wörter 0 und 1 aus dem Speicher gelesen und ausgeführt. Normalerweise würde das Ablaufsteuerwerk mit dem Lesen und Ausführen aller Befehle im Speicher fortfahren.Curve 814 indicates the signal that appears at connection Y 2 of processor read-only memory 61 . A second word is read from memory during time interval 815 and the second word is executed during time interval 816 . Words 0 and 1 are thus read from memory and executed. Normally, the sequencer would continue reading and executing all of the instructions in memory.

In dem in Fig. 11 angegebenen Beispiel ist eine Unterbrechung in der Speicherablauffolge gezeigt. Nach der Ausführung des Worts 2 wird ein Sprungverlauf 820 erzeugt, der zur Folge hat, daß die Datenregister 12 bis 15 aus dem externen Speicher, d. h. aus dem Speicher in der Eingabeeinheit 600 geladen werden. Der Sprungverlauf 820 erscheint an der Leitung 144 von Fig. 3. Wenn er vorhanden ist, wird das nächste in die Datenregister 12 bis 15 gelesene Wort von der Eingabeeinheit hergeleitet und während des Zeitintervalls 821 gelesen. Am Ende des Zeitintervalls 821 wird das durch die Kurve 822 angegebene Signal auf einen niedrigen Signalwert umgeschaltet. Dies verhindert, daß das durch die Kurve 811 angegebene Signal PPGC weiterhin an der Eingabeeinheit 600 wirksam ist, und es wird bewirkt, daß das Ablaufsteuerwerk dann die Inhalte der Datenregister 12 bis 15 am Speicherplatz des Worts 3 in den Speicher schreibt, d. h. am gleichen Speicherplatz, der während des Zeitintervalls 821 aus dem Speicher gelesen wurde. Somit wird das Speicherschreib-Zeitintervall 823 für diesen Zweck verwendet. Am Ende des Zeitintervalls 823 geht das durch die Kurve 822 angegebene Signal auf einen hohen Wert über, so daß das Anlegen der Impulsfolge PPGC der Kurve 811 zur Eingabeeinheit 600 ausgelöst wird und mit dem Lesen des Worts 4 aus dem Speicher im Zeitintervall 824 fortgefahren wird. In the example given in Figure 11, an interrupt in the memory sequence is shown. After word 2 has been executed, a jump profile 820 is generated, which has the consequence that data registers 12 to 15 are loaded from the external memory, ie from the memory in the input unit 600 . Jump history 820 appears on line 144 of FIG. 3. If present, the next word read into data registers 12 through 15 is derived from the input unit and read during time interval 821 . At the end of time interval 821 , the signal indicated by curve 822 is switched to a low signal value. This prevents the PPGC signal indicated by curve 811 from continuing to operate on the input unit 600 and causes the sequencer to then write the contents of data registers 12 through 15 to the memory location of word 3, that is, to the same memory location read from memory during time interval 821 . Thus, the memory write time interval 823 is used for this purpose. At the end of the time interval 823 , the signal indicated by the curve 822 changes to a high value, so that the application of the pulse train PPGC of the curve 811 to the input unit 600 is triggered and reading of the word 4 from the memory is continued in the time interval 824 .

Die oben angegebenen Vorgänge werden dann fortgesetzt, bis das letzte der Befehlswörter aus dem Speicher gelesen und wie gewünscht ausgeführt worden ist. An diesem Zeitpunkt wird das durch die Kurve 825 angegebene Signal erzeugt. Dieses Signal erscheint am Ausgang der NAND-Schaltung 11 von Fig. 3. Das Signal der Kurve 825 hat zur Folge, daß das Zyklusfreigabesignal der Kurve 801 einen niedrigen Wert annimmt und daß das Ablaufsteuerwerk 10 beginnend mit dem Ende des Zeitintervalls 805 auf den nächsten Scheitelwert der Versorgungsspannung wartet, damit der gleiche Zyklus wiederholt wird. Das Signal der Kurve 826 bewirkt das Anhalten der Operationen. Das Ablaufsteuerwerk 10 bleibt bis zum Auftreten des nächsten Scheitelwerts in diesem Zustand.The above operations then continue until the last of the command words has been read from memory and performed as desired. At this point, the signal indicated by curve 825 is generated. This signal appears at the output of NAND circuit 11 of FIG. 3. The signal of curve 825 causes the cycle enable signal of curve 801 to take a low value and that sequencer 10 starts at the next peak value starting from the end of time interval 805 of the supply voltage waits for the same cycle to be repeated. The signal of curve 826 causes the operations to stop. The sequential control unit 10 remains in this state until the next peak value occurs.

Es ist zu erkennen, daß das Signal der Kurve 825 dem Löscheingang des Flip-Flops 93 zugeführt wird und daß das -Signal der Kurve 826 dem Voreinstelleingang des Flip-Flops 93 zugeführt wird, damit der von der Kurve 822 a angegebene negative Impuls erzeugt wird. Der Impuls 822 a stellt sicher, daß das letzte Wort aus dem Speicher gelesen und vollständig ausgeführt wird, ehe das Ausführungsbetriebs-Zeitintervall 805 endet. In jedem der Zeitintervalle 821, 823 und 824 werden Befehlswörter aus dem Speicher oder in den Speicher gelesen, was bedeutet, daß zu Beginn jedes dieser Intervalle eine Steuerimpulsgruppe 830 erzeugt wird. Diese Impulsgruppe enthält:
einen negativen KQD-Impuls mit der Dauer einer Mikro- Sekunde, der bei seiner Rückkehr zum wahren Signalwert den Beginn eines Speicherzyklus wie im Zeitintervall 821 markiert;
einen Schalttaktimpuls , d. h. einen positiven Pegel mit einer Dauer von 1,5 Mikrosekunden, also einer um eine Mikrosekunde längeren Dauer als der KQD-Impuls;
einen AID-Impuls mit entweder AID = 1 oder AID = 0. Der Aktivanzeiger AID wird vom Flip-Flop 86 von Fig. 3 gebildet. Das AID-Signal ist das dem D-Eingang des Flip-Flops 86 zugeführte Signal.It can be seen that the signal of curve 825 is fed to the clear input of flip-flop 93 and that the signal of curve 826 is fed to the preset input of flip-flop 93 , so that the negative pulse indicated by curve 822 a is generated . Pulse 822 a ensures that the last word from memory is read and fully executed before execution run time interval 805 ends. In each of the time intervals 821, 823 and 824 , command words are read from or into memory, which means that a control pulse group 830 is generated at the beginning of each of these intervals. This impulse group contains:
a negative KQD pulse with the duration of one microsecond which, when it returns to the true signal value, marks the beginning of a storage cycle as in the time interval 821 ;
a switching clock pulse, ie a positive level with a duration of 1.5 microseconds, that is to say a duration which is one microsecond longer than the KQD pulse;
an AID pulse with either AID = 1 or AID = 0. The active indicator AID is formed by the flip-flop 86 of FIG. 3. The AID signal is the signal applied to the D input of flip-flop 86 .

Wenn das Signal am Ausgang Q des Aktivanzeiger-Flip-Flops 86 als ein Ergebnis eines vorangehenden Speicherzyklus einen wahren Signalwert hat, dann hat das dem Eingang D zugeführte Signal die Form AID = 1, die von einem negativen Impuls ausgedrückt wird, der um eine halbe Mikrosekunde vor dem Ende des Impulses KQD einen wahren Signalwert annimmt. Wenn das Signal am Ausgang Q des Aktivanzeiger-Flip-Flops 86 einen falschen Signalwert haben soll, dann hat das dem Eingang D des Flip-Flops 86 zugeführte Signal die Form AID = 0, und es ist ein Impuls von der Dauer von 2 Mikrosekunden, der um eine halbe Mikrosekunde nach der gestrichelten Linie 831 einen wahren Signalwert annimmt. Die gestrichelte Linie 831 fällt zeitlich mit der Hinterflanke eines negativen Impulses AICK und PDS CK, d. h. der dem Flip-Flop 86 zugeführten Taktimpulse und der dem Kellerspeicher 80 zugeführten Taktimpulse zusammen.If the signal at output Q of active indicator flip-flop 86 has a true signal value as a result of a previous memory cycle, then the signal applied to input D has the form AID = 1, which is expressed by a negative pulse which is half Microsecond before the end of the pulse KQD assumes a true signal value. If the signal at the output Q of the active indicator flip-flop 86 is to have an incorrect signal value, then the signal supplied to the input D of the flip-flop 86 has the form AID = 0 and it is a pulse of the duration 2 microseconds, which takes a true signal value by half a microsecond after the dashed line 831 . The dashed line 831 coincides in time with the trailing edge of a negative pulse AICK and PDS CK , ie the clock pulses fed to the flip-flop 86 and the clock pulses fed to the cellar memory 80 .

Das Aktivanzeiger-Flip-Flop 86 wechselt an der gestrichelten Linie 831 seinen Zustand. Das Aktivanzeiger-Flip-Flop 86 enthält Befehlsausführungsergebnisse und dient als Akkumulator mit einer Breite von einem Bit. Alle Speicherausdrücke laden neue Daten in das Aktivanzeiger-Flip-Flop. Der Kellerspeicher bewirkt eine Abwärtsverschiebung von Daten an zwei OP- Codegruppen, eine Aufwärtsverschiebung an vier OP-Codegruppen und keine Verschiebung an zehn OP-Codegruppen.The active indicator flip-flop 86 changes its state on the dashed line 831 . Active indicator flip-flop 86 contains instruction execution results and serves as a one bit wide accumulator. All memory expressions load new data into the active indicator flip-flop. The cellar memory effects a downward shift of data on two OP code groups, an upward shift on four OP code groups and no shift on ten OP code groups.

Insbesondere hat der Kellerspeicher das in der am Schluß der Beschreibung angefügten Tabelle VI angegebene Verhalten als Antwort auf die 16 beteiligten OP-Codegruppen.In particular, the cellar storage at the end of the Description attached to Table VI specified behavior as Answer to the 16 OP code groups involved.

In der Tabelle VI sind die OP-Codegruppen angegeben, wie sie an den vom Register 12 von Fig. 3 ausgehenden Leitungen B 15 bis B 12 erscheinen. Für die OP-Codegruppe ST führen die Leitungen B 15 bis B 12 dem Prozessor-Festwertspeicher 61 das 4-Bit-Wort 0001 zu.Table VI shows the OP code groups as they appear on lines B 15 to B 12 starting from register 12 in FIG. 3. For the OP code group ST , the lines B 15 to B 12 feed the 4-bit word 0001 to the processor read-only memory 61 .

Timing - Fig. 11d

In Fig. 11d sind die Kurven 800, 841 und 842 dargestellt. Das Zyklusfreigabesignal ist das an der Leitung 81 am Ausgang der NAND-Schaltung 11 a erscheinende Signal. Der Scheitelwert des Halbzyklus der Versorgungswechselspannung tritt am Punkt 800 a der Kurve 800 auf. Das Ausgangssignal K 14 des Zählers 38 enthält einen positiven Impuls, der einmal pro Halbzyklus der Versorgungswechselspannung auftritt. Das durch die Kurve 841 angegebene Ausgangssignal K 14 wird über den Negator 96 dem Takteingang des Zeitgeberzählers 35 zugeführt. Das durch die Kurve 842 angegebene Zeitgeberfreigabesignal weist somit für jeweils12 Impulse der Kurve 841 einen Ausgangsimpuls auf. Das bedeutet, daß die Impulse des durch die Kurve 842 angegebenen Zeitgeberfreigabesignals in Zeitintervallen von 0,1 Sekunden auftreten. Der Ausgang des Zeitgeberzählers 35 gibt das Ausgangssignal CRY ab. Dieses Ausgangssignal wird über die Leitung 125 dem Eingang D des Prozessor-Festwertspeichers 61 zugeführt, und es wird zur Zeitsteuerung der Anwendung des Ablaufsteuerwerks 10 eingesetzt. Ein solcher Zeitgeber ist in Fig. 1 als Zeitgeber 417 angegeben. Die Zeitsteuerbefehle werden in den Hauptspeicher geladen, und sie können aus dem Speicher gelesen werden, damit sie zur Steuerung des Betriebs des Ablaufsteuerwerks wirksam werden. Die Steuerung für solche Zeitsteueroperationen ist in der in den Tabellen I und II für die Prozessor-Festwertspeicher 61 bzw. 63 angegebenen Programmierung enthalten.The curves 800, 841 and 842 are shown in FIG. 11d. The Cycle release signal is the signal appearing on line 81 at the output of the NAND circuit 11 a signal. The peak value of the half cycle of the AC supply voltage occurs at point 800 a of curve 800 . The output signal K 14 of the counter 38 contains a positive pulse that occurs once per half cycle of the AC supply voltage. The output signal K 14 indicated by curve 841 is fed to the clock input of the timer counter 35 via the inverter 96 . The timer enable signal indicated by curve 842 thus has an output pulse for every 12 pulses of curve 841 . This means that the pulses of the timer enable signal indicated by curve 842 occur at 0.1 second time intervals. The output of the timer counter 35 outputs the output signal CRY . This output signal is fed via line 125 to input D of processor read-only memory 61 and is used for timing the application of sequence control unit 10 . Such a timer is shown in FIG. 1 as timer 417 . The timing commands are loaded into main memory and can be read from memory for use in controlling the operation of the sequencer. Control for such timing operations is included in the programming given in Tables I and II for processor read-only memories 61 and 63, respectively.

Time control - Fig. 11e

Fig. 11e zeigt die Beziehung zwischen (1) der Kurve 803 des Signals KQD, (2) dem durch die Kurve 813 angegebenen Signal am Ausgang des Prozessor-Festwertspeichers 61, (3) dem durch die Kurve 843 angegebenen Zählausgangssignal des Flip-Flops 213 von Fig. 6 und (4) dem durch die Kurve 814 angegebenen Signal . FIG. 11e shows the relationship between (1) the curve 803 of the signal KQD, (2) the value indicated by the curve 813 signal at the output of processor-only memory 61, (3) the value indicated by the curve 843 count output of the flip-flop 213 of Fig. 6 and (4) the value indicated by the curve 814 signal.

Das durch die Kurve 803 angegebene Signal KQD stellt negative Impulse mit einer Dauer von einer Mikrosekunde dar, die mit jeder siebzehnten Mikrosekunde auftreten. Die Flip- Flops 211, 212, 213 und 214 erzeugen abhängig von den Signalen B 0 bis B 7 und vom Signal AIQ (MCR+JMP) das durch die Kurve 843 angegebene Zählausgangssignal. Drei Ausgangsimpulse des Signals werden innerhalb der Zeitperiode erzeugt, in der das Zählausgangssignal der Kurve 843 positiv ist. Die Kurve 843 kann sich über 256 -Impulse erstrecken. Die Länge des Zählausgangssignals der Kurve 843 hängt vom Wert der Eingangssignale B 0 bis B 7 von Fig. 6 im Augenblick des Auftretens des -Impulses ab.Signal KQD , indicated by curve 803 , represents negative one microsecond pulses that occur every seventeenth microsecond. The flip-flops 211, 212, 213 and 214 generate the counting output signal indicated by the curve 843 depending on the signals B 0 to B 7 and the signal AIQ (MCR + JMP). Three output pulses of the signal are generated within the time period in which the count output signal of curve 843 is positive. Curve 843 can extend over 256 pulses. The length of the count output signal of curve 843 depends on the value of the input signals B 0 to B 7 of FIG. 6 at the moment of the occurrence of the pulse.

I / O units - Figs. 13 and 14

Wie in Fig. 1 dargestellt ist, ist das Ablaufsteuerwerk 10 über das Kabel 399 mit Ein/Ausgabe-Anschlüssen verbunden, die an den Rundeinheiten 400 und 401 angebracht sind. Die Ausgangseinheit 409 ist an der Grundeinheit 400 angebracht. Die Eingangseinheit 411 ist an der Grundeinheit 401 angebracht. Die Grundeinheiten 400 und 401 sind über das Kabel 399 a verbunden. Die Grundeinheit 401 ist über das Kabel 399 b mit weiteren Grundeinheiten verbunden, so daß, wie oben beschrieben wurde, insgesamt 256 Ausgangseinheiten wie die Einheit 409 zusammen mit insgesamt 256 Eingangseinheiten wie die Eingangseinheit 411 verwendet werden können.As shown in FIG. 1, the sequencer 10 is connected via the cable 399 to input / output connections which are attached to the round units 400 and 401 . The output unit 409 is attached to the base unit 400 . The input unit 411 is attached to the base unit 401 . The base units 400 and 401 are connected via the cable 399 a . The base unit 401 is connected via cable 399 b with further base units so that, as described above, 256 output units such as the unit 409 can be used together with a total of 256 input units such as the input unit 411 as a whole.

In den Fig. 13 und 14 ist dargestellt, wie die den Grundeinheiten 400 und 401 über die Versorgungskabel 397 und 398 zugeführte Energie benutzt wird. Im Falle des Motors 406 wird die Ausgangseinheit 409 dazu verwendet, das Anlegen von Energie aus dem Kabel 397 über die Leitungen 408 zum Motor 406 zu steuern. Die zur Erzielung dieses Zwecks verwendete Schnittstelleneinheit ist in den Fig. 13 und 14 dargestellt.In Figs. 13 and 14 is illustrated as being used to the recurring units 400 and 401 via the power cables 397 and 398 supplied energy. In the case of motor 406 , output unit 409 is used to control the application of energy from cable 397 to motor 406 via lines 408 . The interface unit used to achieve this purpose is shown in FIGS. 13 and 14.

Das Kabel 397 enthält einen Leiter, der mit einem Anschluß eines Triac 701 verbunden ist. Der andere Anschluß des Triac 701 steht über die Leitung 408 a mit einer Klemme des Motors 406 in Verbindung. die andere Klemme des Motors 406 ist über die Leitung 408 b mit dem zweiten Leiter im Kabel 397 verbunden. Die abhängig vom Ablaufsteuerwerk 10 arbeitende Schaltung bewirkt das Einschalten des Triacs 701 nach einem gegebenen Ausgangszustand aus dem Ablaufsteuerwerk 10.Cable 397 includes a conductor connected to a connector on a triac 701 . The other connection of the triac 701 is connected via line 408 a to a terminal of the motor 406 . the other terminal of motor 406 is connected via line 408 b to the second conductor in cable 397 . The circuit which operates as a function of the sequential control unit 10 causes the triac 701 to be switched on from the sequential control unit 10 after a given initial state.

Die Steueranordnung für den Triac 701 enthält eine Ausgangslogikleitung 702, die über eine Leuchtdiode 703 in der Leitung 704 zu einer positiven Spannungsquelle führt. Wenn das Signal an der Leitung 702 einen falschen Signalzustand hat, wird der Triac 701 eingeschaltet. Dies erfolgt durch Abtasten von Licht aus der Leuchtdiode 703 in einem Fotofühler SCR 705. Der Fotofühler SCR 705 ist an ein RC-Filter 706 angeschlossen. Er ist über eine Vollweggleichrichter- Diodenbrücke 707 auch mit dem Triac 701 verbunden. Genauer gesagt führt die Leitung 708 zur Steuerelektrode des Triacs 701, und sie führt über einen Kondensator 709 zur Leitung 408 a. Der obere Anschluß der Diodenbrücke 707 steht über die Leitung 710 mit dem Filterwiderstand 712 in Verbindung. Der obere Anschluß des Widerstandes 712 ist mit dem oberen Anschluß des Triacs 701 verbunden, und er ist über die Leitung 713 mit dem Energieversorgungskabel 397 verbunden. Die Einschwingbegrenzerschaltung 714 liegt parallel zum Filterkondensator 711 und zum Filterwiderstand 712.The control arrangement for the triac 701 contains an output logic line 702 , which leads via a light-emitting diode 703 in the line 704 to a positive voltage source. If the signal on line 702 is in the wrong signal state, triac 701 is turned on. This is done by scanning light from the LED 703 in a photo sensor SCR 705 . The SCR 705 photo sensor is connected to an RC filter 706 . It is also connected to the triac 701 via a full-wave rectifier diode bridge 707 . More specifically, the line 708 leads to the control electrode of the triac 701 , and it leads via a capacitor 709 to the line 408 a . The upper connection of the diode bridge 707 is connected to the filter resistor 712 via the line 710 . The top of resistor 712 is connected to the top of triac 701 and is connected to power supply cable 397 via line 713 . The transient limiter circuit 714 is connected in parallel to the filter capacitor 711 and the filter resistor 712 .

In Fig. 14 ist die einzige Ausgangsschaltung dargestellt, wie sie zum Antreiben oder sonstigen Steuern des Motors 406 verwendet wird. Gleichartige Schaltungen werden zum Steuern des Anlegens von Wechselstromenergie an die weiteren sieben Ausgangskanäle 720 verwendet. Da die Steuerschaltungen ebenso wie die für den Kanal 702 beschriebene Steuerschaltung aufgebaut sind, werden sie hier nicht weiter beschrieben. FIG. 14 shows the only output circuit used to drive or otherwise control motor 406 . Similar circuits are used to control the application of AC power to the other seven output channels 720 . Since the control circuits are constructed in the same way as the control circuit described for channel 702 , they will not be described further here.

Nach Fig. 1 wird der Schalter 407 abhängig von der Position des XY-Koordinatenzeichentischs 404 geöffnet oder geschlossen. Der Schalter 407 ist über das Kabel 410 mit der Eingangseinheit 411 an der Grundeinheit 401 verbunden. Der Zustand des Schalters 407 wird dazu verwendet, die Energie aus dem Kabel 398 in der Grundeinheit 401 zur Anzeige des Schalterzustands über das Kabel 399 a einzusetzen. Fig. 14 zeigt die Eingangsschaltungen in einer Grundeinheit. In dieser Schaltung ist die Energiequelle über das Kabel 398 an das System angeschlossen. Der Schalter 407 ist über die Leitung 410 a mit einem der Energieleiter im Kabel 398 verbunden. Der andere Anschluß des Schalters 407 ist über die Leitung 410 b über einen Spannungsteiler mit den Widerständen 730 und 731 zum anderen Leiter des Kabels 398 zurückgeführt. Zur Bildung einer Filterschaltung ist ein Kondensator 732 dem Widerstand 731 parallelgeschaltet.According to Fig. 1, the switch 407 is opened or depending on the position of the XY coordinate character table 404 closed. The switch 407 is connected to the input unit 411 on the base unit 401 via the cable 410 . The state of the switch 407 is used to use the energy from the cable 398 in the base unit 401 to display the switch state via the cable 399 a . Fig. 14 shows the input circuits in a basic unit. In this circuit, the power source is connected to the system via cable 398 . Switch 407 is connected via line 410 a to one of the energy conductors in cable 398 . The other connection of the switch 407 is fed back to the other conductor of the cable 398 via the line 410 b via a voltage divider with the resistors 730 and 731 . A capacitor 732 is connected in parallel with the resistor 731 to form a filter circuit.

Die Widerstände 730 und 731 senken die an die Vollweggleichrichter-Diodenbrücke 733 angelegte Spannung auf etwa 12 V ab. Die Diodenbrücke ist über eine Leitung 734 mit einem Triggerelement 735 und dann über einen Widerstand 736 mit einer Leuchtdiode 737 verbunden. Der zweite Anschluß der Diode 737 steht über eine Leitung 738 mit der anderen Klemme der Diodenbrücke 733 in Verbindung. Die Leuchtdiode 737 ist eingeschaltet, wenn der Schalter 407 geschlossen ist. Wenn die Leuchtdiode 737 eingeschaltet ist, wird das von ihr ausgestrahlte Licht von einem Fototransistor 739 festgestellt. Der Fototransistor 739 bewirkt im leitenden Zustand, daß das Signal an der Ausgangsleitung 740 einen falschen Zustand hat. Die weitere, vom Fototransistor 739 ausgehende Leitung 741 ist mit Masse verbunden. Die in Fig. 14 angegebene Schaltung dient somit dazu, den Zustand des Signals an der Leitung 740 so zu steuern, daß es einen niedrigen Signalwert hat, wenn der Schalter 407 geschlossen ist.Resistors 730 and 731 lower the voltage applied to full wave rectifier diode bridge 733 to about 12V. The diode bridge is connected to a trigger element 735 via a line 734 and then to a light-emitting diode 737 via a resistor 736 . The second connection of the diode 737 is connected via a line 738 to the other terminal of the diode bridge 733 . LED 737 is on when switch 407 is closed. When the light emitting diode 737 is switched on, the light emitted by it is detected by a photo transistor 739 . Phototransistor 739 , when conductive, causes the signal on output line 740 to be in an incorrect state. The further line 741 starting from the phototransistor 739 is connected to ground. The circuit shown in Figure 14 thus serves to control the state of the signal on line 740 so that it has a low signal value when switch 407 is closed.

Es sind sieben weitere Eingangsleitungen 750 in der Schaltung von Fig. 14 vorgesehen, die ebensolche Schaltungen wie die beschriebene Schaltung zur Steuerung des Signalzustands an der Ausgangsleitung 740 steuern. Seven further input lines 750 are provided in the circuit of FIG. 14, which control the same circuits as the described circuit for controlling the signal state on the output line 740 .

Es ist zu erkennen, daß die Grundeinheit 400 als Befestigungsvorrichtung für die Ausgangseinheit 409 dient. Die Grundeinheit 401 dient als Befestigungsvorrichtung für die Eingangseinheit 411.It can be seen that the base unit 400 serves as a fastening device for the output unit 409 . The base unit 401 serves as a fastening device for the input unit 411 .

Die in den Fig. 13 und 14 dargestellte Schaltung enthält eine Anordnung, in der die Logik in einer einzigen Grundeinheit sowohl zur Aufnahme von Ausgangseinheiten wie der Ausgangseinheit 409 als auch zur Aufnahme von Eingangseinheiten wie der Einheit 411 auf der gleichen Grundeinheit zur Verfügung steht. In der Anordnung von Fig. 13 verbindet ein Vielfachstecker 399 c das Kabel 399 mit der Grundeinheit 400. Der Stecker 399 d schließt das Kabel 399 a in der Grundeinheit 400 ab. Ein gleicher Stecker 399 e ist in die Grundeinheit 401 eingesteckt und der Stecker 399 f verbindet das Kabel 399 d mit der Grundeinheit 401.The circuit shown in FIGS. 13 and 14 contains an arrangement in which the logic in a single basic unit is available both for receiving output units such as output unit 409 and for receiving input units such as unit 411 on the same basic unit. In the arrangement of FIG. 13, a multiple plug 399 c connects the cable 399 to the base unit 400 . The plug 399 d terminates the cable 399 a in the base unit 400 . An identical plug 399 e is inserted into the base unit 401 and the plug 399 f connects the cable 399 d to the base unit 401 .

In Fig. 13 sind die Leitung 702 und die zugehörigen Leitungen 721an die acht Eingänge von zwei 4-Bit-Paralleleingabe/ Parallelausgabe-Schieberegistern 760 und 761 angeschlossen. Die Schieberegister 760 und 761 stehen über Leitungen 762 mit den Ausgängen eines 8-Bit-Serieneingabe/Parallelausgabe- Schieberegisters 763 in Verbindung. Die Ausgangsdatenleitung des Steuerwerks 10 ist über den Stecker 399 c an die Leitung 764 angeschlossen, die über den Negator 765 mit den Dateneingängen des Schieberegisters 763 in Verbindung steht. Die Q_H-Ausgangsleitung 766 ist über den Negator 767 mit der zum Stecker 399 d führenden Datenausgangsleitung verbunden. Somit geht während jedes Halbzyklus der Versorgungsspannung eine Ausgangsdatenfolge vom Steuerwerk 10 aus. Diese Ausgangsdatenfolge gelangt zur Grundeinheit 400 und durchläuft unter der Steuerung durch eine Folge von Taktimpulsen das Schieberegister 763, wobei für jeden Taktimpuls ein neues Bit eingegeben wird. Die -Signale an der Leitung 768 gelangen über eine negierende Torschaltung 769 zum Takteingang des Schieberegisters 763. Die -Leitung 768 ist auch an einen -Anschluß im Stecker 399 d angeschlossen. Es sei daran erinnert, daß beim Lesen von Daten durch das Steuerwerk 10 während jedes Halbzyklus der Versorgungsspannung 256 Bits zum Kabel 399 gelesen werden, Das erste gelesene Bit wird in einem Register mit dem Register 763 in der letzten einer Reihe von Grundeinheiten gespeichert, die längs des Kabels am Abschnitt 399 d angebracht ist. Das letzte der 256 Ausgangs-Bits wird in der ersten Bit-Speicherstelle im Register 763 gespeichert.In FIG. 13, line 702 and associated lines 721 are connected to the eight inputs of two 4-bit parallel input / parallel output shift registers 760 and 761 . Shift registers 760 and 761 are connected via lines 762 to the outputs of an 8-bit serial input / parallel output shift register 763 . The output data line of the control unit 10 is connected via the plug 399 c to the line 764 , which is connected via the negator 765 to the data inputs of the shift register 763 . The Q _H output line 766 is connected via the negator 767 to the data output line leading to the plug 399 d . An output data sequence thus originates from the control unit 10 during each half cycle of the supply voltage. This output data sequence arrives at the basic unit 400 and, under the control of a sequence of clock pulses, passes through the shift register 763 , a new bit being entered for each clock pulse. The signals on line 768 pass through a negating gate circuit 769 to the clock input of shift register 763 . The line 768 is also connected to a connection in the plug 399 d . Recall that when data is read by controller 10, 256 bits are read to cable 399 during each half cycle of the supply voltage. The first bit read is stored in a register with register 763 in the last of a series of basic units that are lengthways the cable is attached to section 399 d . The last of the 256 output bits is stored in register 763 in the first bit memory location.

Bei gesperrtem -Signal werden die Ausgangsdaten dann in Register wie in das Register 763 eingespeichert. Während des Nulldurchgangs der Wechselspannung im Steuerwerk 10 wird über die -Leitung 770, über den Negator 771 und über die Leitung 772 ein Signalzustand an die Takteingänge der Schieberegister 760 und 761 angelegt. Dies verschiebt die Daten im Register 763 in die Schieberegister 760 und 761, so daß auf diese Weise die Ausgangssignalzustände an den Leitungen 702 und 721 gesteuert werden, wodurch je nach Fall die Leitungen 408 a und die Leitungen 720 erregt oder abgeschaltet werden.If the signal is blocked, the output data are then stored in registers as in register 763 . During the zero crossing of the AC voltage in the control unit 10 , a signal state is applied to the clock inputs of the shift registers 760 and 761 via the line 770 , the negator 771 and the line 772 . This shifts the data in the register 763 in the shift registers 760 and 761, so that the output signal states are controlled on the lines 702 and 721 in this manner, whereby, depending on the case, the lines 408 a and the lines are energized or turned off 720th

Die Eingangslogikleitung 740 und die zugehörigen Leitungen 750 sind an ein 8-Bit-Paralleleingabe/Serienausgabe-Schieberegister 775 angeschlossen. Der -Zustand an der Leitung 770 ändert sich nach jeder Folge von Eingangsdaten zum Steuerwerk 10 vom Eingabezustand in den Ausgabezustand. Über den Negator 87 wird das serielle Lesen der Spannungszustände an den Leitungen 740 und 750 zur Leitung 776 und dann über den Negator 777 zum Eingangsdatenanschluß am Stecker 399 c veranlaßt.The input logic line 740 and associated lines 750 are connected to an 8-bit parallel input / series output shift register 775 . The state on line 770 changes from the input state to the output state after each sequence of input data to the control unit 10 . Via the negator 87 , the serial reading of the voltage states on the lines 740 and 750 to the line 776 and then via the negator 777 to the input data connection on the connector 399 c is initiated.

Es ist zu erkennen, daß der Eingangsdatenanschluß am Stecker 399 d über den Negator 778 und die Leitung 779 mit dem Serieneingabeanschluß des Registers 775 verbunden ist. Wenn sich die Anordnung im Eingabebetriebszustand befindet, werden auf diese Weise alle Signalzustände an den Leitungen 740 und 750 sowie die Signalzustände an weiteren 248 ähnlichen Leitungen in weiteren Grundeinheiten, die alle von der Anordnung behandelt werden können, über die Leitung 779 durch das Schieberegister 775 geschickt.It can be seen that the input data connection at plug 399 d is connected via the negator 778 and the line 779 to the serial input connection of register 775 . In this way, when the array is in the input mode, all signal states on lines 740 and 750, as well as the signal states on another 248 similar lines in other basic units, all of which can be handled by the array, are passed through line 779 through shift register 775 .

Das zum Stecker 399 c führende Kabel enthält eine Eingangsdatenleitung, eine -Leitung, eine -Leitung, eine Ausgangsdatenleitung, eine +7,5 V-Leitung, eine Leuchtdiodenversorgungsleitung, eine Gruppe von Logikmasseleitungen sowie eine thermische Fehlerleitung.The cable leading to plug 399 c contains an input data line, a line, a line, an output data line, a +7.5 V line, an LED supply line, a group of logic ground lines and a thermal fault line.

In der oben beschriebenen Ausführungsform werden verschiedene integrierte Bauelemente in der beschriebenen Weise vewendet. Logikeinheiten sind mit den herkömmlichen Symbolen angegeben. Weitere verwendete Bauelemente sind in den am Schluß der Beschreibung angefügten Tabellen VII bis IX angegeben. In the above-described embodiment, various integrated components used in the manner described. Logic units are with the conventional symbols specified. Other components used are in the am End of the description given tables VII to IX.

Tabelle I Table I

Programmierbarer Festwertspeicher 61 Programmable read-only memory 61

Tabelle II Table II

Programmierbarer Festwertspeicher 62 Programmable read-only memory 62

Tabelle III Table III

Tabelle IV Table IV

Tabelle V Table V

OP-CodegruppeKellerspeicher OP code group cellar storage

ST (Speicherterm) (Laden)Abwärtsverschiebung 0001ST-INV (Speicherterm, negiert) ()Abwärtsverschiebung 0102 AND-ST (UND-Speicherterm)Aufwärtsverschiebung 1001 AND-INV-ST (UND, negiert, Speicherterm)Aufwärtsverschiebung 1101 OR-ST (ODER, Speicherterm)Aufwärtsverschiebung 1011 OR-INV ST (ODER, negiert, Speicherterm)Aufwärtsverschiebung 1111 AND (UND)Keine Verschiebung 1000 ANDC (UND-Komplement)Keine Verschiebung 1100 OR (ODER)Keine Verschiebung 1010 ORC (ODER-Komplement)Keine Verschiebung 1110 OUT (Ausgabe)Keine Verschiebung 0011 OUTC (Ausgabe-Komplement)Keine Verschiebung 0111 MCR (Hauptsteuerrelais) oder negiertKeine Verschiebung 0100 JMP (Sprung) oder keine OperationKeine Verschiebung 0000 TMR (Zeitgeber)Keine Verschiebung 0110 CTR (Zähler)Keine Verschiebung 0010 20, 25, 26, 27 und 281024-Bit-Lese/Schreib-Speicher der Firma M.I.L. of Canada, Ottawa, Canada, Katalog Nr. 2102 Zähler 12 bis 15, 35 bis 39 und 63Zähler der Firma Texas Instruments Incorporated, Dallas, Texas, Katalog Nr. SN 74163-N Festwertspeicher 30 bis 33, 61 und 62Programmierbare Prozessor-Festwertspeicher der Firma Harris Semiconductor, Inc., Melbourne, Florida, Katalog Nr. H. PROM 1-1024-5B Schieberegister 80Schieberegister der Firma Texas Instruments Incorporated, Katalog Nr. SN 74194 N Flip-Flops 21, 86, 193, 213, 214Flip-Flops der Firma Texas Instruments Incorporated, Katalog- Nr. SN 7474 N Zähler 93, 95, 211, 212, 226, 230 und 237Zähler der Firma Texas Instruments Incorporated, Katalog Nr. SN 74193 N Demultiplexer 175, 177Doppel-Demultiplexer von zwei auf vier Leitungen der Firma Texas Instruments Incorporated, Katalog Nr. SN 74155 N Multiplexer 190Eine Hälfte eines Doppel-Multiplexers von vier Leitungen auf eine Leitung der Firma Texas Instruments Incorporated, Katalog- Nr. SN 74153 N Decodierer 630, 631 und 656Decodierer von drei auf acht Leitungen der Firma Texas Instruments Incorporated, Katalog Nr. SN 74155 N Schieberegister 612 und 6138-Bit-Schieberegister der Firma Texas Instruments Incorporated, Katalog Nr. SN 74164 N Kühler 624, 625Zähler der Firma Texas Instruments Incorporated, Katalog Nr. SN 74177 N Schieberegister 602bis 606, 614 bis 617 und 622Schieberegister der Firma Texas Instruments Incorporated, Katalog Nr. SN 74195 N Aufwärts/Abwärts-Zähler 607 bis 609Aufwärts/Abwärts-Binärzähler der Firma Texas Instruments Incorporated, Katalog Nr. SN 74193 N Aufwärts/Abwärts-Zähler 666 bis 668Aufwärts/Abwärts-Decodierzähler der Firma Texas Instruments Incorporated, Katalog Nr. SN 74192 N Halteschaltung 6904-Bit-Halteschaltung der Firma Texas Instruments Incorporated, Katalog Nr. SN 7475 N Decodierer 691Decodierer von BCD Darstellung auf 7-Segment-Darstellung der Firma Texas Instruments Incorporated, Katalog Nr. SN 7448 N Zähler 6534-Bit-Binärzähler der Firma Texas Instruments Incorporated, Katalog Nr. SN 74163 N Zähler 655Demultiplexer von acht Leitungen auf eine Leitung der Firma Texas Instruments Incorporated, Katalog Nr. SN 74151 N Schieberegister 7758-Bit-Paralleleingabe/Serienausgabe-Schieberegister der Firma Texas Instruments Incorporated, Katalog Nr. SN 74165 N Schieberegister 7638-Bit-Serieneingabe/Parallelausgabe-Schieberegister der Firma Texas Instruments Incorporated, Katalog Nr. SN 74164 N Schieberegister 760, 7614-Bit-Paralleleingabe/Parallelausgabe-Schieberegister (Halteschaltung) der Firma Texas Instruments Incorporated, Katalog Nr. SN 74195 N Koppler 737 bis 739Optokoppler der Firma Texas Instruments Incorporated, Typen-Bezeichnung TIL111 SCR 703 bis 705Opto-SCR-Einheiten der Firma Monsanto Semiconductor, Inc., Cupertino, Kalifornien, Typen-Bezeichnung MCS 240ST (store term) (load) downward shift 0001ST-INV (store term, negated) () downward shift 0102 AND-ST (AND store term) upward shift 1001 AND-INV-ST (AND, negated, store term) upward shift 1101 OR-ST (OR, Storage term) upward shift 1011 OR-INV ST (OR, negated, storage term) upward shift 1111 AND (AND) no shift 1000 ANDC (AND complement) no shift 1100 OR (OR) no shift 1010 ORC (OR complement) no shift 1110 OUT (Output) No shift 0011 OUTC (output complement) No shift 0111 MCR (main control relay) or negated No shift 0100 JMP (jump) or no operation No shift 0000 TMR (timer) No shift 0110 CTR (counter) No shift 0010 20, 25, 26, 27 and 28 1024-bit read / write memories from MIL of Canada, Ottawa, Canada, catalog No. 2102 counters 12 to 15, 35 to 39 and 63 counters from Texas Instruments Incorporated, Dallas, Texas, catalog No. SN 7 4163-N Read-only memories 30 through 33, 61 and 62 Programmable processor read-only memories from Harris Semiconductor, Inc., Melbourne, Florida, Catalog No. H. PROM 1-1024-5B Shift Registers 80 shift registers from Texas Instruments Incorporated, Catalog No. SN 74194 N flip-flops 21, 86, 193, 213, 214 flip-flops from Texas Instruments Incorporated, catalog number SN 7474 N counters 93, 95, 211, 212, 226, 230 and 237 counters from Texas Instruments Incorporated, Catalog No. SN 74193 N Demultiplexer 175, 177 Double demultiplexer from two to four lines from Texas Instruments Incorporated, Catalog No. SN 74155 N Multiplexer 190 One half of a double multiplexer from four lines on one line from Texas Instruments Incorporated, Catalog No. SN 74153 N decoders 630, 631 and 656 decoders from three to eight lines from Texas Instruments Incorporated, Catalog No. SN 74155 N shift registers 612 and 613 8-bit shift registers from Texas Instrument s Incorporated, Catalog No. SN 74164 N Coolers 624, 625 Counters from Texas Instruments Incorporated, Catalog No. SN 74177 N Shift Registers 602 to 606, 614 to 617 and 622 Shift Registers from Texas Instruments Incorporated, Catalog No. SN 74195 N Upwards / Down Counters 607 to 609 Up / Down Binary Counters from Texas Instruments Incorporated, Catalog No. SN 74193 N Up / Down Counters 666 to 668 Up / Down Decode Counters from Texas Instruments Incorporated, Catalog No. SN 74192 N Hold circuit 690 4-bit hold circuit from Texas Instruments Incorporated, catalog No. SN 7475 N decoder 691 decoder from BCD representation on 7-segment representation from Texas Instruments Incorporated, catalog No. SN 7448 N counter 653 4-bit binary counter Texas Instruments Incorporated, Catalog No. SN 74163 N Counter 655 Demultiplexer of eight lines on one line from Texas Instruments Incorporated, Catalog No. SN 74151 N Shift Register 775 8-bit parallel input / serial output shift register from Texas Instruments Incorporated, catalog No. SN 74165 N shift register 763 8-bit serial input / parallel output shift register from Texas Instruments Incorporated, catalog No. SN 74164 N shift register 760, 761 4- Bit parallel input / parallel output shift register (hold circuit) from Texas Instruments Incorporated, catalog number SN 74195 N couplers 737 to 739 optocouplers from Texas Instruments Incorporated, type designation TIL111 SCR 703 to 705 opto-SCR units from Monsanto Semiconductor , Inc., Cupertino, California, type designation MCS 240

Claims

1. Programmable, digitally operating electronic control arrangement for selectively applying or disconnecting an AC signal to one or of one of a plurality of output devices as a function of calculated on / off states which are generated by applying a control program contained in a program memory to binary parameters, wherein the value of each of the parameters corresponds to the on / off state of one of a plurality of input devices, with a memory device for temporarily storing a group of the binary parameters and a group of the on / off states of the output devices, a time control device for generating control signals for triggering input - And output operations in or out of the memory device as a function of the AC signal, devices connected to the time control device, which under the control of the control signal cause the writing and reading of 1-bit words in the memory device n, these devices comprising the following units: a scanning unit for scanning the on / off states of the input devices and for generating a group of binary 1-bit parameters corresponding to the on / off states of the input devices upon receipt of a control signal for triggering an input - or output operation, a first transmission unit for serial writing of the binary 1-bit parameters into the memory device and a second transmission unit for serial reading of previously calculated, by one bit expressed on / off states of the output devices from the memory device and for transmission to the output devices, and with a computing device which is connected to the program memory and to the memory device and calculates the on / off states of the output devices as a function of the control program and of the binary 1-bit parameters, characterized in that the memory device is operated by a Read / write bi ldregister ( 20 ) with 1-bit memory locations for the on / off states of the input devices and for the on / off states of the output devices and that the timing device is designed such that it controls the control signals for triggering the input and the output operations generated once per half period of the AC signal in one and the same unit.

2. Control arrangement according to claim 1, characterized in that the timing device at every peak of the AC signal as a synchronization pulse generates the control signal.

3. Control arrangement according to claim 2, characterized in that the image register ( 20 ) contains a number plate register section and that a number plate output device is provided for transmitting the content of the number plate register part to the rest of the arrangement.

4. Control arrangement according to claim 3, characterized in that the license plate corresponds to a first condition at a first speed via the license plate output device transferred to the output elements to the outside and that the license plates on call during the Generation of the output states are transferred.