EP0011014B1 - Dispositif de mesure de la qualité d'une liaison numérique et équipements de transmission comportant un tel dispositif - Google Patents

Dispositif de mesure de la qualité d'une liaison numérique et équipements de transmission comportant un tel dispositif Download PDF

Info

Publication number
EP0011014B1
EP0011014B1 EP79400771A EP79400771A EP0011014B1 EP 0011014 B1 EP0011014 B1 EP 0011014B1 EP 79400771 A EP79400771 A EP 79400771A EP 79400771 A EP79400771 A EP 79400771A EP 0011014 B1 EP0011014 B1 EP 0011014B1
Authority
EP
European Patent Office
Prior art keywords
bits
parity
sequence
bit
measuring device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP79400771A
Other languages
German (de)
English (en)
Other versions
EP0011014A1 (fr
Inventor
Jacques Bursztejn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0011014A1 publication Critical patent/EP0011014A1/fr
Application granted granted Critical
Publication of EP0011014B1 publication Critical patent/EP0011014B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation

Definitions

  • the present invention relates to devices for controlling the quality of digital links by periodic evaluation of the sequence parity of a predetermined number of bits.
  • This modification of the signal frame is then generally used to include the service information necessary for operation.
  • this arrangement results in a change in the online bit rate and the use of numerous additional components in the equipment, which results in an increase in their consumption, in their cost, and a decrease in their reliability, both as regards the terminal stations as relays.
  • the object of the present invention is to overcome these drawbacks.
  • an intermediate frequency generator 1 supplies a frequency modulator 2 whose modulation input 3 receives the signals applied to the input terminals and 6 from a coupler 4.
  • a phase modulator 7 receives on its input of carrier signal 8 the output signal of modulator 2, and on its modulation input 9 through coupler 10, the bit rate of information to be transmitted applied to input terminal 11.
  • the output 12 of modulator 7 is connected at the output 14 of the transmitter through a mixer and amplifier 13, which transposes the frequency and provides the power necessary for the emission.
  • the assembly described constitutes a conventional transmitter with phase modulation by digital signals of the type comprising the transmission of service information, applied to terminal 6 and contained in a low frequency spectrum, using the auxiliary frequency modulator 2 inserted. between the intermediate frequency carrier signal generator 1 and the main phase modulator 7.
  • the device comprises means 22 generating a parity bit (“generator of“ parity ”in the figure) and control means 44, consisting of a timing device 21 and means 4'3 of recognition of a sequence of k bits consisting of a shift register 15, of 18 stages, connected to the output 26 of the coupler 10, and the states of these 18 stages ' being communicated to a first input 16 of a detector of coincidence 17 receiving on a second input 18 the states of an 18-stage memory register, 25, loaded by an alternating sequence of 1 and 0 logic.
  • the output 19 of the detector 17 is connected to the control input 20 of the means 22, through the timing device 21.
  • These means 22 receive the bits delivered at the output 23 of the register 15 and provide a series of parity bits at the input 5 of the coupler 4, through the low pass filter 24.
  • the calculation shows that the probability of having a predetermined sequence of k bits is (1/2) ', and that it will appear on average, every 2 "+ k - 1 bits, that is that is to say very substantially every 2 k bits.
  • N is the bit rate of the information bits
  • F of occurrence of the sequences of k bits will be 1
  • the mean time interval separating two successive sequences there therefore flows approximately 260,000 bits which would theoretically allow an error rate of the order of 4 ⁇ 10 -6 to be determined .
  • the timer 21 comprises in the example chosen an AND logic gate having a signal input and a control input blocked by a monostable flip-flop, with a duration of 5 milliseconds, triggered at each pulse received from the coincidence detector.
  • the purpose of this arrangement is to maintain at most equal to 200 bits / sec the frequency of recurrence of the parity bit supplied by the means 22 and to limit the dispersion of this recurrence frequency.
  • the parity signal is applied to the transmission means 45, where it is transformed into a sine wave by the low pass filter 24, which is transmitted, together with the service signals applied to terminal 6, by frequency modulation of the carrier of the transmitter using modulator 2.
  • the following figure shows how the transmitted signals are processed on reception.
  • the high frequency signals, applied to the input terminal 30, and which have been transmitted by the transmitter described above, are converted into intermediate frequency by the mixer 31 associated with a local transposition oscillator 32, and amplified by the amplifier 33.
  • the latter supplies the phase 34 and frequency 35 demodulators in parallel supplying respectively the information bit stream on the output terminal 36 and the service data to the separator 37.
  • the latter provides on a first output 38 the service information, apart from the signal representative of the frequency of the parity bits, which is present on its second output connected to a first input of a coincidence detector 39 whose second input receives the parity information.
  • the latter is deduced from the bit rate coming from the demodulator 34, through a structure identical to that of FIG. 1, with the same references 15 to 25.
  • the pulses characteristic of the divergence of the parity bits delivered by the output 40 of the circuit 39 are applied to a timing device 41 which supplies a pulse on its output 42 whenever it receives more than two divergences in the time interval means of appearance of five parity bits.
  • a stirring device can be used (scrambler in Anglo-Saxon literature) which multiplies the signal by a given polynomial.
  • the converters mentioned in the embodiment multiplies the signal by a given polynomial. are not required for operation. It is obviously possible to transmit from a generator 1 supplying the signal at the transmission frequency, which leads to the disappearance of the converter included in the device '1'3. Similarly at reception, it is possible to replace the superheterodyne device made up of elements 31 to 33 by simple amplification.
  • the sequence of k bits chosen consists of bits of alternating value.
  • it can be arbitrary and in particular made up of k identical bits.
  • the members 15, 17 and '25 can be replaced for example by a simple counter of k bits which is reset to zero by the presence of each bit of polarity opposite to that of the bits constituting the predetermined sequence.
  • the transmission of the parity information can be carried out by numerous other known means independent of the information bit rate, for example by phase modulation of the rhythm of the transmitted bit rate, or by angular modulation of the local oscillator of the included converter. in device 13.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

  • La présente invention concerne les dispositifs de contrôle en exploitation de la qualité des liaisons numériques par évaluation périodique de la parité de séquences d'un nombre de bits prédéterminé.
  • Il est connu d'exercer le contrôle de la qualité de la transmission d'un train numérique sans redondance en calculant à l'émission la parité de séquences de n bits successifs. On dispose ainsi d'une information de parité tous les n bits qui est transmise au récepteur de la liaison, lequel effectue le calcul de la parité sur les mêmes séquences et on compare le résultat avec l'information de parité reçue, d'où une appréciation de la qualité de la transmission sous forme d'un taux d'erreur qui sert de critère, en particulier, pour provoquer la commutation d'équipements lorsque ce taux est supérieur à une valeur fixée par avance.
  • La mise en oeuvre de cette disposition exige le transmission d'une référence de temps déterminant le début du calcul de parité, afin qu'il soit simultané à l'émission et à la réception.
  • Dans ce but des bits supplémentaires sont insérés dans le train numérique émis et le bit de parité est transmis avec l'information.
  • On profite alors généralement de cette modification de la trame du signal pour y inclure les informations de service nécessaires à l'exploitation.
  • Mais cette disposition fournit une information de taux d'erreur Inutilement fréquente lorsqu' elle est appliquée à des débits binaires importants. Par exemple, pour un débit de 34 Mbits/ sec, l'envoi d'un bit de parité tous les 104 bits, ce qui correspond à la détection d'un taux d'erreur limité de 10-4, représente l'envoi d'une information de parité toutes les 300 µs, alors que le temps de fonctionnement de la commutation d'équipements, qu'une telle information peut commander, demandera de l'ordre de 40 ms.
  • Et surtout cette disposition entraîne un changement du débit binaire en ligne et l'utilisation de nombreux composants supplémentaires dans les equipements d'où découlent une augmentation de leur consommation, de leur coût, et une diminution de leur fiabilité, tant en ce qui concerne les stations terminales que relais.
  • L'objet de la présente invention est de pallier ces inconvénients.
  • Selon l'invention, un dispositif de mesure de la qualité d'une liaison numérique comportant à l'émission et à la réception:
    • - des moyens générateurs d'un bit de parité pour chaque séquence d'un nombre fixe n de bits successifs d'information à transmettre, n étant un entier positif;
    • - un dispositif de commande des moyens générateurs, déterminant le début de prise en compte de chaque séquence,

    et comportant en outre à l'émission, des moyens de transmission des bits de parité et à la réception un detecteur de coïncidence des bits de parité transmis et générés localement,
    est caractérisé en ce que le dispositif de commande comporte des moyens de reconnaissance pour fournir un signal logique quand les k derniers bits d'information tranmis sont identiques à une séquence de référence composée de k bits, où k est un nombre entier fonction de la fréquence moyenne souhaitée des apparitions aléatoires de ce mot de k bits dans la suite des bits d'informations; et en ce que les moyens de transmission des bits de parité ne modifient pas la séquence des bits d'information.
  • L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins s'y rapportant sur lesquels:
    • la figure 1 est un exemple du dispositif de mesure selon l'invention appliqué aux équipements d'émission d'une liaison numérique;
    • la figure 2 est un exemple du dispositif de mesure selon l'invention appliqué aux équipements de réception.
  • Sur la figure 1, un générateur à fréquence intermédiaire 1 alimente un modulateur de fréquence 2 dont l'entrée de modulation 3 reçoit les signaux appliqués aux bornes d'entrée et 6 d'un coupleur 4. Un modulateur de phase 7 reçoit sur son entrée de signal porteur 8 le signal de sortie du modulateur 2, et sur son entrée de modulation 9 à travers le coupleur 10, le débit binaire d'information à transmettre appliqué à la borne d'entrée 11. La sortie 12 du modulateur 7 est connectée à la sortie 14 de l'émetteur à travers un mélangeur et amplificateur 13, qui transpose la fréquence et fournit la puissance nécessaire à l'émission.
  • L'ensemble décrit constitue un émetteur classique à modulation de phase par signaux numériques du type comportant la transmission des informations de service, appliquées sur la borne 6 et contenues dans un spectre de fréquence basse, à l'aide du modulateur de fréquence auxiliaire 2 inséré entre le générateur de signal porteur à fréquence intermédiaire 1 et le modulateur de phase principal 7.
  • Le dispositif selon l'invention comporte des moyens 22 générateurs d'un bit de parité («générateur de «parité» sur la figure) et des moyens 44 de commande, constitués d'un dispositif de temporisation 21 et de moyens 4'3 de reconnaissance d'une séquence de k bits constitués d'un registre à décalage 15, de 18 étages, connecté à la sortie 26 du coupleur 10, et dont les états de ces 18 étages 'sont communiqués à une première entrée 16 d'un détecteur de coïncidence 17 recevant sur une seconde entrée 18 les états d'un registre à mémoire à 18 étages, 25, chargés par une suite alternée de 1 et 0 logiques. La sortie 19 du détecteur 17 est connectée à l'entrée de commande 20 des moyens 22, à travers le dispositif de temporisation 21. Ces moyens 22 reçoivent les bits délivrés à la sortie 23 du registre 15 et fournissent une suite de bits de parité à l'entrée 5 du coupleur 4, à travers le filtre passe bas 24.
  • Le fonctionnement de ce dispositif est basé sur le principe suivant.
  • Pour un débit binaire aléatoire, le calcul montre que la probabilité d'avoir une séquence prédéterminée de k bits est (1/2)', et qu'elle apparaîtra en moyenne, tous les 2" + k - 1 bits, c'est-à-dire très sensiblement tous les 2k bits.
  • Si N est le débit des bits d'information, la fréquece F d'apparition des séquences de k bits sera 1
  • Figure imgb0001
  • Ces séquences tiennent lieu des bits supplémentaires habituellement insérés dans le train numérique pour définir l'instant à partir duquel est calculée la parité d'une quantité déterminée de bits transmis.
  • Dans l'exemple décrit N vaut 34 m bits/sec, et il est souhaité d'avoir une information de parité au plus toutes les 5 m.sec, donc F < 200 bits/sec d'où le choix de k = 18 qui correspond à une valeur moyenne de F égale à 130 bits/sec. Dans l'intervalle de temps moyen séparant deux séquences successives, il s'écoule donc environ 260.000 bits ce qui permettrait, théoriquement, de déterminer un taux d'erreur de l'ordre de 4 · 10-6. En fait dans l'exemple décrit on s'est limité à la mesure d'un taux d'erreur de 10-4 et les moyens 22 fournissent une impulsion chaque fois qu'ils ont compté un nombre pair de bits parmi la suite de n = 10.000 bits qui suit la reconnaissance d'une séquence prédéterminée de k bits par le détecteur de coïncidences 17, sous réserve qu'il n'en ait pas reconnu une, moins de 5 millisecondes plus tôt. Le dispositif de temporisation 21 comporte dans l'exemple choisi une porte logique ET ayant une entrée de signal et une entrée de commande bloquée par une bascule monostable, d'une durée de 5 millisecondes, déclenchée à chaque impulsion reçue du détecteur de coïncidence.
  • Cette disposition a pour but de maintenir au plus égale à 200 bits/sec la fréquence de récurrence du bit de parité fourni par les moyens 22 et de limiter la dispersion de cette fréquence de récurrence. Le signal de parité est appliqué aux moyens de transmission 45, où il est transformé en une onde sinusoïdale par le filtre passe bas 24, laquelle est transmise, en même temps que les signaux de service appliqués sur la borne 6, par modulation de fréquence de la porteuse de l'émetteur grâce au modulateur 2.
  • La figure suivante montre comment les signaux transmis sont traités à la réception.
  • Sur la figure 2, les signaux à haute fréquence, appliqués sur la borne d'entrée 30, et qui ont été émis par t'émetteur précédemment décrit, sont convertis en fréquence intermédiaire par le mélangeur 31 associé à un oscillateur local de transposition 32, et amplifiés par l'amplificateur 33. Ce dernier alimente en parallèle les démodulateurs de phase 34 et de fréquence 35 fournissant respectivement le train binaire d'information sur la borne de sortie 36 et les données de service au séparateur 37. Ce dernier fournit sur une première sortie 38 les informations de service, hormis le signal représentatif de la fréquence des bits de parité, qui est présent sur sa seconde sortie connectée à une prémière entrée d'un détecteur de coïncidence 39 dont la seconde entrée reçoit l'information de parité. Cette dernière est déduite du débit binaire issu du démodulateur 34, à travers une structure identique à celle de la figure 1, avec les mêmes repères 15 à 25.
  • Les impulsions caractéristiques de la divergence des bits de parité délivrés par la sortie 40 du circuit 39 sont appliquées à un dispositif de temporisation 41 qui fournit une impulsion sur sa sortie 42 chaque fois qu'il reçoit plus de deux divergences dans l'intervalle de temps moyen d'apparition de cinq bits de parité. Le temps moyen de détection d'un défaut 8 sera alors donné par
    Figure imgb0002
    soit pour N = 34 m bits/sec et k = 18, 6 # 38 ms, temps ou bout duquel l'impulsion fournie sur la borne de sortie 42 déclenchera le processus de commutation.
  • Le bon fonctionnement du système suppose que le signal d'information transmis soit suffisamment proche d'un signal aléatoire. Pour cela il pourra être utilisé un dispositif brasseur (scrambler en littérature anglo-saxonne) qui multiple le signal par un polynôme donné.
  • Les convertisseurs cités dans la réalisation multiplie le signal par un polynôme donné. sont pas nécessaires au fonctionnement. Il est évidemment possible d'émettre à partir d'un générateur 1 fournissant le signal à la fréquence d'émission, ce qui entraîne !a disparition du convertisseur inclus dans le dispositif '1'3. De même à la réception, il est possible de remplacer le dispositif superhétérodyne constitué des éléments 31 à 33 par une simple amplification.
  • Dans l'exemple décrit la séquence de k bits choisie est constituée de bits de valeur alternée. En fait elle peut être quelconque et en particulier constituée de k bits identiques. 'Dans ce dernier cas, les organes 15, 17 et '25 peuvent être remplacés par exemple par un simple compteur de k bits qui est remis à zéro par la présence de chaque bit de polarité inverse à celle des bits constituant la séquence prédéterminée.
  • La transmission de l'information de parité peut être effectuée par de nombreux autres moyens connus indépendants du débit binaire d'information, par exemple par modulation en phase du rythme du débit binaire transmis, ou par modulation angulaire de l'oscillateur local du convertisseur inclus dans le dispositif 13.

Claims (8)

1. Dispositif de mesure de la qualité d'une liaison numérique comportant, à l'émission et à la réception:
- des moyens (22) générateurs d'un bit de parité pour chaque séquence d'un nombre fixe n de bits successifs d'information à transmettre, n étant un entier positif,
- un dispositif (44) de commande des moyens générateurs (22), déterminant le début de prise en compte de chaque séquence,

et comportant en outre à l'émission des moyens de transmission des bits de parité (45)
et à la réception un détecteur (39) de coïncidence des bits de parité générés localement et des bits de parité transmis, caractérisé en ce que le dispositif de commande (44) comporte des moyens de reconnaissance (43) pour fournir un signal logique quand les k derniers bits d'information transmis sont identiques à une séquence de référence composée de k bits, où k est un nombre entier fonction de la fréquence moyenne souhaitée des apparitions aléatoires de ce mot de k bits dans la suite des bits d'information; et en ce que les moyens de transmission (45) des bits de parité ne modifient pas la séquence des bits d'information.
2. Dispositif de mesure selon la revendication 1, caractérisé en ce que les moyens de reconnaissance (43) comportent un registre à décalage (15) comportant k étages, pour stocker et décaler la suite des bits d'information, un registre à mémoire (25) ayant k étages pour stocker la séquence de référence, et un détecteur de coïncidence (17) connecté aux k sorties du registre à décalage (15) et aux k sorties du registre à mémoire (25) pour comparer bit à bit les états logiques de ces sorties et générer un signal logique quand les k bits stockés dans le registre à décalage (15) sont identiques aux k bits stockés dans le registre à mémoire (25).
3. Dispositif de mesure selon la revendication 1, caractérisé en ce que la séquence de référence est constituée de k bits de même valeur logique, les moyens de reconnaissance (43) comportant un compteur délivrant le signal de commande, compteur avançant d'un pas à chaque bit ayant ladite valeur logique et revenant à zéro à chaque bit de valeur inverse et après comptage de k bits successifs ayant ladite valeur togique.
4. Dispositif de mesure selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les moyens de transmission' (45) des bits de parité comportent un modulateur de fréquence (2), recevant sur une première entrée (3) la suite des bits de parité et sur une deuxième entrée un signal périodique de fréquence fixe déterminant le rythme de transmission des informations, pour moduler ce rythme.
5. Dispositif de mesure selon l'une quelconque des revendications 1 à 3 où les moyens de liaison comportent, à l'émission, un modulateur de fréquence (2) pour moduler un signal de fréquence fixe qui définit, à une constante près la fréquence porteuse d'émission, par un signal issu d'un coupleur (4) multiplexant des signaux d'exploitation reçus sur une borne d'entrée (6) et la suite des bits de parité fournie par les moyens (22) générateurs de bit de parité.
6. Dispositif de mesure selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le dispositif de commande (44) des moyens (22) générateurs du bit de parité comportent un dispositif de temporisation (21) pour transmettre le signal logique issu du détecteur de coïncidence (17) si et seulement si i'intervalle de temps écoulé depuis la précédente coïnci- dense est supérieur à une durée fixe, égale à la période minimale souhaitée pour la génération du bit de parité.
7. Equipement de transmission numérique comportant au moins un émetteur et un récepteur munis d'un dispositif de mesure selon l'une quelconque des revendications 1 à 6.
EP79400771A 1978-10-31 1979-10-19 Dispositif de mesure de la qualité d'une liaison numérique et équipements de transmission comportant un tel dispositif Expired EP0011014B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7830848A FR2440664A1 (fr) 1978-10-31 1978-10-31 Dispositif de mesure de la qualite d'une liaison numerique et equipements de transmission comportant un tel dispositif
FR7830848 1978-10-31

Publications (2)

Publication Number Publication Date
EP0011014A1 EP0011014A1 (fr) 1980-05-14
EP0011014B1 true EP0011014B1 (fr) 1982-05-05

Family

ID=9214328

Family Applications (1)

Application Number Title Priority Date Filing Date
EP79400771A Expired EP0011014B1 (fr) 1978-10-31 1979-10-19 Dispositif de mesure de la qualité d'une liaison numérique et équipements de transmission comportant un tel dispositif

Country Status (6)

Country Link
US (1) US4296495A (fr)
EP (1) EP0011014B1 (fr)
JP (1) JPS5561158A (fr)
CA (1) CA1134047A (fr)
DE (1) DE2962728D1 (fr)
FR (1) FR2440664A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524239A1 (fr) * 1982-03-29 1983-09-30 Telediffusion Fse Equipement de mesure de voies numeriques multiplexees par paquet dans un signal notamment analogique
US4823347A (en) * 1987-05-18 1989-04-18 International Business Machines Corporation Deferred parity checking of control signals across a bidirectional data transmission interface
FR2649561B1 (fr) * 1989-07-07 1994-05-20 Alcatel Transmission Faisceaux H Dispositif d'estimation du taux d'erreur d'un canal de transmission et application aux transmissions hertziennes
US6147998A (en) * 1997-08-26 2000-11-14 Visual Networks Technologies, Inc. Method and apparatus for performing in-service quality of service testing
US7596373B2 (en) * 2002-03-21 2009-09-29 Mcgregor Christopher M Method and system for quality of service (QoS) monitoring for wireless devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB714094A (en) * 1952-01-18 1954-08-25 Gen Electric Co Ltd Improvements in or relating to electric pulse code modulation signalling systems
US3916379A (en) * 1974-04-08 1975-10-28 Honeywell Inf Systems Error-rate monitoring unit in a communication system
FR2342599A1 (fr) * 1976-02-27 1977-09-23 Lignes Telegraph Telephon Procede de controle de la qualite d'une liaison numerique et equipement de mise en oeuvre
US4022988A (en) * 1976-06-14 1977-05-10 Bell Telephone Laboratories, Incorporated Fault locating apparatus for digital transmission system
JPS5337308A (en) * 1976-09-17 1978-04-06 Nec Corp Line monitor system
FR2390052B1 (fr) * 1977-05-06 1981-07-03 Poitevin Jean Pierre

Also Published As

Publication number Publication date
FR2440664B1 (fr) 1981-01-09
DE2962728D1 (en) 1982-06-24
JPS6346624B2 (fr) 1988-09-16
FR2440664A1 (fr) 1980-05-30
CA1134047A (fr) 1982-10-19
JPS5561158A (en) 1980-05-08
EP0011014A1 (fr) 1980-05-14
US4296495A (en) 1981-10-20

Similar Documents

Publication Publication Date Title
EP2974054B1 (fr) Système et procédé de communication bas débit à courant porteur
EP0013343B1 (fr) Procédé et dispositif pour détecter une séquence pseudo-aléatoire de changements de phase de 0 degré et 180 degrés de la porteuse dans un récepteur de données
FR2778517A1 (fr) Activation de porteuse pour transmission de donnees
EP0505223A1 (fr) Dispositif de transmission d&#39;informations numériques sur une ligne d&#39;un réseau d&#39;énergie électrique
EP0187086A1 (fr) Procédé d&#39;interrogation ami-ennemi, et système utilisant ce procédé
EP0125979B1 (fr) Démodulateur de signaux, à enveloppe constante et phase continue, modulés angulairement par un train de symboles binaires
EP0011014B1 (fr) Dispositif de mesure de la qualité d&#39;une liaison numérique et équipements de transmission comportant un tel dispositif
FR2580130A1 (fr)
FR2687876A1 (fr) Ensemble de detection d&#39;erreurs pour ligne de transmission numerique et procede de surveillance.
EP0018256B1 (fr) Emetteur-récepteur à commande automatique d&#39;alternat, et réseau de télécommunications comportant un tel émetteur-récepteur
EP0454246B1 (fr) Dispositif de mise en phase de signaux dans un système à doublement du conduit numérique
CH640678A5 (fr) Procede et installation de transmission simultanee d&#39;une onde basse frequence et d&#39;un signal numerique mic.
EP0355073B1 (fr) Procédé de synchronisation et dispositifs de récupération de synchronisation pour communications à l&#39;alternat
EP0097753B1 (fr) Dispositif récepteur de tonalité pour système de transmission de données numériques
FR2553246A1 (fr) Procede de transmission de donnees par modulation par saut de frequence et module correspondant
EP0246135B1 (fr) Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase
EP0497250B1 (fr) Procédé de détection de signal perturbateur pour démodulateur de données numériques et dispositif de mise en oeuvre d&#39;un tel procédé
EP0328617B1 (fr) Dispositif de demodulation de phase et son application a un systeme d&#39;atterrissage de type mls
EP0021943A1 (fr) Système de transmission hyperfréquence de données numériques
FR2612716A1 (fr) Procede et dispositif pour le codage et le decodage d&#39;une emission a large bande dite a etalement de spectre
EP0053051B1 (fr) Procédé de transmission des signaux d&#39;exploitation d&#39;un faisceau Hertzien numérique, émetteur et récepteur pour la mise en oeuvre d&#39;un tel procédé
EP0607063A1 (fr) Dispositif de correction d&#39;erreurs de phase, pour signaux modulés en sant de phase et transmis en paquets
FR2661058A1 (fr) Ensemble et procede de signalisation pour la surveillance de repeteurs de telecommunications.
EP0035434B1 (fr) Dispositif émetteur et dispositif récepteur pour la transmission de signaux numériques
FR2681206A1 (fr) Systeme de transmission d&#39;information a spectre etale bidirectionnel.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE GB IT NL

17P Request for examination filed
ITF It: translation for a ep patent filed

Owner name: JACOBACCI & PERANI S.P.A.

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE GB IT NL

REF Corresponds to:

Ref document number: 2962728

Country of ref document: DE

Date of ref document: 19820624

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19890819

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19890831

Year of fee payment: 11

ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19891031

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19901019

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19910501

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19910702

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT