EA033823B1 - Modulo eigth multiplication device - Google Patents
Modulo eigth multiplication device Download PDFInfo
- Publication number
- EA033823B1 EA033823B1 EA201800204A EA201800204A EA033823B1 EA 033823 B1 EA033823 B1 EA 033823B1 EA 201800204 A EA201800204 A EA 201800204A EA 201800204 A EA201800204 A EA 201800204A EA 033823 B1 EA033823 B1 EA 033823B1
- Authority
- EA
- Eurasian Patent Office
- Prior art keywords
- input
- elements
- inputs
- modulo
- multiplication
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.The invention relates to the field of computer engineering and microelectronics and can be used to build hardware control devices and digital devices operating in a system of residual classes.
Известно устройство для умножения по модулю семь, которое содержит девять элементов РАВНОЗНАЧНОСТЬ, три элемента ИЛИ, шесть входов и три выхода [1]. Сложность устройства (по числу входов логических элементов) равна 45.A device for multiplying modulo seven is known, which contains nine elements of UNIVERSITY, three elements of OR, six inputs and three outputs [1]. The complexity of the device (by the number of inputs of logic elements) is 45.
Недостатком известного устройства являются низкие функциональные возможности, поскольку устройство не позволяет вычислять операцию умножения по модулю восемь.A disadvantage of the known device is the low functionality, since the device does not allow to calculate the operation of multiplication modulo eight.
Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому устройству является устройство для умножения по модулю семь, содержащее пять элементов И, восемь элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, шесть входов и три выхода [2].The closest in functionality and design technical solution to the proposed device is a device for multiplication modulo seven, containing five elements AND, eight elements COMPOSITION BY MODULE TWO, six inputs and three outputs [2].
Устройство-прототип предназначено для реализации арифметической операции A-B = R (mod 7). Сложность устройства равна 32, а его быстродействие, определяемое глубиной схемы, составляет 3τ, где τ - усредненная задержка на один логический элемент.The prototype device is designed to implement the arithmetic operation A-B = R (mod 7). The complexity of the device is 32, and its speed, determined by the depth of the circuit, is 3τ, where τ is the average delay per logic element.
Устройство-прототип, как и заявляемое устройство, содержит пять элементов И и два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выходы которых соединены с выходами среднего и старшего разрядов результата умножения операндов.The prototype device, like the claimed device, contains five AND elements and two elements COMPOSITION BY MODULE TWO, the outputs of which are connected to the outputs of the middle and senior bits of the result of multiplication of the operands.
Недостатком устройства-прототипа являются низкие функциональные возможности, поскольку устройство не позволяет вычислять операцию A-B = R (mod 8).The disadvantage of the prototype device is the low functionality, since the device does not allow to calculate the operation A-B = R (mod 8).
Изобретение направлено на решение следующей технической задачи: расширение функциональных возможностей устройства для умножения по модулю семь.The invention is aimed at solving the following technical problem: expanding the functionality of a device for multiplication modulo seven.
Устройство для умножения по модулю восемь содержит первый и второй элементы СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и с первого по седьмой элементы И, выход первого из которых соединен с выходом первого разряда результата умножения операндов.The device for multiplication modulo eight contains the first and second elements ADDING MODULE TWO and the first to seventh elements And, the output of the first of which is connected to the output of the first bit of the result of the multiplication of the operands.
Выход второго разряда умножения операндов соединен с выходом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, i-й вход которого, где i = 1, 2, соединен с выходом (1+1)-го элемента И.The output of the second discharge of the operand multiplication is connected to the output of the first element MODULE TWO, the i-th input of which, where i = 1, 2, is connected to the output of the (1 + 1) -th element I.
Выход третьего разряда умножения операндов соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, j-й вход которого, где j = 1, 2, 3, 4, соединен с выходом (|+3)-го элемента И.The output of the third discharge of the operand multiplication is connected to the output of the second element MODULE TWO, the j-th input of which, where j = 1, 2, 3, 4, is connected to the output of the (| +3) th element I.
Вход первого разряда первого операнда соединен с первыми входами первого, третьего, пятого и седьмого элементов И.The input of the first category of the first operand is connected to the first inputs of the first, third, fifth and seventh elements I.
Вход второго разряда первого операнда соединен с первыми входами второго, четвертого элементов И и со вторым входом пятого элемента И.The input of the second category of the first operand is connected to the first inputs of the second, fourth elements And and with the second input of the fifth element I.
Вход третьего разряда первого операнда соединен с первым входом шестого элемента И.The input of the third category of the first operand is connected to the first input of the sixth element I.
Вход первого разряда второго операнда соединен со вторыми входами первого, второго, шестого элементов И и с третьим входом шестого элемента И.The input of the first discharge of the second operand is connected to the second inputs of the first, second, sixth elements And and with the third input of the sixth element I.
Вход второго разряда второго операнда соединен со вторыми входами третьего, четвертого элементов И и с четвертым входом пятого элемента И.The input of the second category of the second operand is connected to the second inputs of the third, fourth elements And and the fourth input of the fifth element I.
Вход третьего разряда второго операнда соединен со вторым входом седьмого элемента И.The input of the third category of the second operand is connected to the second input of the seventh element I.
Основной технический результат изобретения заключается в повышении функциональных возможностей устройства для умножения по модулю семь. Названный эффект достигается путем использования новых логических элементов (элементов И и элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА), а также изменением соединений между элементами логической схемы устройства-прототипа.The main technical result of the invention is to increase the functionality of the device for multiplication modulo seven. The named effect is achieved by using new logical elements (AND elements and elements ADDING ON MODULE TWO), as well as by changing the connections between the elements of the logical circuit of the prototype device.
Заявляемое устройство ориентировано на реализацию (выполнение) операции умножения A-B = R (mod 8). При этом входные операнды А и В, а также выходной операнд R задаются трехразрядными двоичными кодами A = (a1, a2, a3), B = (b1, b2, b3) и R = (r1, r2, r3), гдеThe inventive device is focused on the implementation (execution) of the multiplication operation AB = R (mod 8). In this case, the input operands A and B, as well as the output operand R are set by three-digit binary codes A = (a 1 , a 2 , a 3 ), B = (b 1 , b 2 , b 3 ) and R = (r 1 , r 2 , r 3 ), where
А = а1 + 2а2 + 4а3, В = b1 + 2b2 + 4b3 и R = r1 + 2r2 + Ar3.A = a 1 + 2a 2 + 4a 3 , B = b 1 + 2b 2 + 4b 3 and R = r 1 + 2r 2 + Ar 3 .
На чертеже представлена логическая схема устройства для умножения по модулю восемь. Устройство содержит семь элементов И 1-7, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 8 и 9, шесть входов 10-15, три выхода 16, 17 и 18.The drawing shows a logical diagram of a device for multiplication modulo eight. The device contains seven elements AND 1-7, two elements COMPOSITION BY MODULE TWO 8 and 9, six inputs 10-15, three outputs 16, 17 and 18.
Устройство для умножения по модулю восемь работает следующим образом.A device for multiplying modulo eight works as follows.
На входы 10, 11 и 12 устройства поступают значения первого (младшего) а1, второго (среднего) а2 и третьего (старшего) а3 разрядов первого операнда А соответственно; на входы 13, 14 и 15 устройства значения первого b1, второго b2 и третьего b3 разрядов второго операнда В соответственно.Inputs 10, 11 and 12 of the device receive the values of the first (junior) a 1 , second (middle) a 2 and third (senior) a 3 bits of the first operand A, respectively; to the inputs 13, 14 and 15 of the device, the values of the first b1, second b2 and third b3 bits of the second operand B, respectively.
На выходах 16, 17 и 18 устройства реализуются значения первого r1, второго r2 и третьего r3 разрядов выходного операнда R соответственно.The outputs 16, 17 and 18 of the device implement the values of the first r1, second r2 and third r3 bits of the output operand R, respectively.
Двоичные функции R1, R2, R3, реализуемые на выходах заявляемого устройства для умножения по модулю восемь, представлены посредством таблицы истинности.The binary functions R1, R2, R3, implemented at the outputs of the inventive device for multiplication modulo eight, are presented through the truth table.
- 1 033823- 1 033823
Логическая схема заявляемого устройства (см. чертеж) синтезирована на основе применения следующих аналитических представлений двоичных функций Rb R2, R3:The logical circuit of the claimed device (see drawing) is synthesized based on the use of the following analytical representations of binary functions R b R 2 , R 3 :
- 2 033823- 2 033823
7?ι = a}b}, R2 = axb2 ® a2^\ > R3 ~ a2b2 θ axa2b\b2 Θ axb3 θ a3Z>i.7? Ι = a } b } , R 2 = a x b 2 ® a 2 ^ \> R 3 ~ a 2 b 2 θ a x a 2 b \ b 2 Θ a x b 3 θ a 3 Z> i.
Основным достоинством устройства для умножения по модулю восемь являются широкие функциональные возможности. Кроме того, устройство имеет простую логическую схему, сложность которой равна 22.The main advantage of the device for multiplying modulo eight are its wide functionality. In addition, the device has a simple logic circuit, the complexity of which is 22.
Источники информации, принятые во внимание при экспертизе.Sources of information taken into account during the examination.
1. Патент РБ 7881, МПК G06F 7/49, 7/52, БИ № 1 (48), 2006, с. 137.1. Patent RB 7881, IPC G06F 7/49, 7/52, BI No. 1 (48), 2006, p. 137.
2. Патент РБ 5354, МПК G06F 7/49, БИ № 3 (38), 2003, с. 215 (прототип).2. Patent RB 5354, IPC G06F 7/49, BI No. 3 (38), 2003, p. 215 (prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EA201800204A EA033823B1 (en) | 2018-02-06 | 2018-02-06 | Modulo eigth multiplication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EA201800204A EA033823B1 (en) | 2018-02-06 | 2018-02-06 | Modulo eigth multiplication device |
Publications (2)
Publication Number | Publication Date |
---|---|
EA201800204A1 EA201800204A1 (en) | 2019-08-30 |
EA033823B1 true EA033823B1 (en) | 2019-11-29 |
Family
ID=67734893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EA201800204A EA033823B1 (en) | 2018-02-06 | 2018-02-06 | Modulo eigth multiplication device |
Country Status (1)
Country | Link |
---|---|
EA (1) | EA033823B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2143722C1 (en) * | 1999-03-16 | 1999-12-27 | Балтийский государственный технический университет "Военмех" им.Д.Ф.Устинова | Device for multiplication by modulo 7 |
US6272513B1 (en) * | 1998-02-23 | 2001-08-07 | Denso Corporation | Multiplying device |
RU2181904C1 (en) * | 2000-12-06 | 2002-04-27 | Балтийский государственный технический университет "Военмех" им. Д.Ф. Устинова | Modulo five multiplier |
US20100235414A1 (en) * | 2009-02-27 | 2010-09-16 | Miaoqing Huang | Scalable Montgomery Multiplication Architecture |
RU2589361C1 (en) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Modulo multiplier |
-
2018
- 2018-02-06 EA EA201800204A patent/EA033823B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6272513B1 (en) * | 1998-02-23 | 2001-08-07 | Denso Corporation | Multiplying device |
RU2143722C1 (en) * | 1999-03-16 | 1999-12-27 | Балтийский государственный технический университет "Военмех" им.Д.Ф.Устинова | Device for multiplication by modulo 7 |
RU2181904C1 (en) * | 2000-12-06 | 2002-04-27 | Балтийский государственный технический университет "Военмех" им. Д.Ф. Устинова | Modulo five multiplier |
US20100235414A1 (en) * | 2009-02-27 | 2010-09-16 | Miaoqing Huang | Scalable Montgomery Multiplication Architecture |
RU2589361C1 (en) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Modulo multiplier |
Also Published As
Publication number | Publication date |
---|---|
EA201800204A1 (en) | 2019-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Manju et al. | An efficient SQRT architecture of carry select adder design by common Boolean logic | |
ATE322715T1 (en) | HIGH SPEED CALCULATION IN AN ARITHMETIC AND LOGIC CIRCUIT | |
US7308470B2 (en) | Smaller and lower power static mux circuitry in generating multiplier partial product signals | |
JP7292297B2 (en) | probabilistic rounding logic | |
CN103279323B (en) | A kind of adder | |
RU2598781C1 (en) | Method of linear conversion (versions) | |
EA033823B1 (en) | Modulo eigth multiplication device | |
KR100513160B1 (en) | Carry look-ahead adder having reduced area | |
Devi et al. | Design and analysis of power efficient 64-Bit ALCCU | |
CN110716709B (en) | Multi-precision large integer arithmetic operation accelerating unit supporting normal carry borrowing transfer | |
Bai et al. | Design of 128-bit Kogge-Stone low power parallel prefix VLSI adder for high speed arithmetic circuits | |
RU2595906C1 (en) | Device for calculating functions | |
EA033737B1 (en) | Unitary codes computing device | |
RU2674934C1 (en) | Data groups shifting device | |
Su et al. | Design of Control Circuit Based on Reconfigurable Public Key Cryptography Coprocessor | |
EA201700414A1 (en) | COMPUTATIONAL DEVICE BY MODULE FOUR | |
KR970005175A (en) | Multiplication / Division Sharing Handler Structure Based on Pipeline Structure | |
Maitra | Design and Simulation of Two–bit Multiplier Circuit using MGDI | |
EA032523B1 (en) | Modulo-four unitary code adder | |
RU2262736C1 (en) | Combination-accumulation type adder | |
RU2090924C1 (en) | Modulo-three computer | |
EA029629B1 (en) | Modulo-three-based computing device | |
Jaberipur et al. | Balanced Modular Addition for the Moduli Set $\{2^{q}, 2^{q}\bar {+} 1, 2^{2q}+ 1\} $ via Moduli-($(2^{q}\,\bar {+}\,\sqrt {-1}) $) Adders | |
SU920713A1 (en) | Device for multiplying numbers | |
RU2306596C1 (en) | Coincidence-accumulation type adder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s) |
Designated state(s): AM AZ KZ KG TJ TM RU |