DE69924081D1 - Vorrichtung, System und Verfahren zur Verringerung von Buszugriffskonflikten während aufeinanderfolgenden Lese-Schreib-Operationen - Google Patents

Vorrichtung, System und Verfahren zur Verringerung von Buszugriffskonflikten während aufeinanderfolgenden Lese-Schreib-Operationen

Info

Publication number
DE69924081D1
DE69924081D1 DE69924081T DE69924081T DE69924081D1 DE 69924081 D1 DE69924081 D1 DE 69924081D1 DE 69924081 T DE69924081 T DE 69924081T DE 69924081 T DE69924081 T DE 69924081T DE 69924081 D1 DE69924081 D1 DE 69924081D1
Authority
DE
Germany
Prior art keywords
write operations
bus access
during consecutive
access conflicts
consecutive read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69924081T
Other languages
English (en)
Other versions
DE69924081T2 (de
Inventor
Binh Pham
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of DE69924081D1 publication Critical patent/DE69924081D1/de
Publication of DE69924081T2 publication Critical patent/DE69924081T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
DE69924081T 1998-12-10 1999-12-09 Vorrichtung, System und Verfahren zur Verringerung von Buszugriffskonflikten während aufeinanderfolgenden Lese-Schreib-Operationen Expired - Lifetime DE69924081T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/209,974 US6256716B1 (en) 1998-12-10 1998-12-10 Apparatus, system and method for reducing bus contention during consecutive read-write operations
US209974 1998-12-10

Publications (2)

Publication Number Publication Date
DE69924081D1 true DE69924081D1 (de) 2005-04-14
DE69924081T2 DE69924081T2 (de) 2006-04-13

Family

ID=22781099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69924081T Expired - Lifetime DE69924081T2 (de) 1998-12-10 1999-12-09 Vorrichtung, System und Verfahren zur Verringerung von Buszugriffskonflikten während aufeinanderfolgenden Lese-Schreib-Operationen

Country Status (5)

Country Link
US (2) US6256716B1 (de)
EP (1) EP1008942B1 (de)
JP (1) JP2000242600A (de)
CA (1) CA2291992A1 (de)
DE (1) DE69924081T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
US6343352B1 (en) 1997-10-10 2002-01-29 Rambus Inc. Method and apparatus for two step memory write operations
JP3652644B2 (ja) * 2001-12-26 2005-05-25 株式会社半導体理工学研究センター 回路装置
JP3835328B2 (ja) * 2002-03-27 2006-10-18 ブラザー工業株式会社 メモリ制御装置
US6920539B2 (en) * 2002-06-26 2005-07-19 Intel Corporation Method and system to retrieve information
US7689708B1 (en) * 2002-10-28 2010-03-30 Netapp, Inc. Apparatus to flow control frames in a networked storage virtualization using multiple streaming protocols
US6854041B2 (en) * 2002-11-25 2005-02-08 International Business Machines Corporation DRAM-based separate I/O memory solution for communication applications
KR100546403B1 (ko) * 2004-02-19 2006-01-26 삼성전자주식회사 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러
US7437497B2 (en) * 2004-08-23 2008-10-14 Apple Inc. Method and apparatus for encoding memory control signals to reduce pin count
US20070260778A1 (en) * 2006-04-04 2007-11-08 Ming-Shiang Lai Memory controller with bi-directional buffer for achieving high speed capability and related method thereof
US8363458B2 (en) * 2008-06-06 2013-01-29 Ovonyx, Inc. Memory controller
CN102918515B (zh) 2010-05-28 2015-10-14 惠普发展公司，有限责任合伙企业 将数据存储在存储器控制器中的多个缓冲器的任何中

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686396A (en) * 1985-08-26 1987-08-11 Xerox Corporation Minimum delay high speed bus driver
JP2845251B2 (ja) * 1992-03-24 1999-01-13 日本電気株式会社 集積回路装置
JPH0713859A (ja) * 1993-06-25 1995-01-17 Mitsubishi Electric Corp 半導体記憶素子用コントローラ
US5481500A (en) * 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
US5983299A (en) * 1996-10-18 1999-11-09 Samsung Electronics Co., Ltd. Priority request and bypass bus
US6052738A (en) * 1997-06-30 2000-04-18 Sun Microsystems, Inc. Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory
US5933385A (en) * 1997-07-31 1999-08-03 Integrated Silicon Solution Inc. System and method for a flexible memory controller
US6075730A (en) * 1997-10-10 2000-06-13 Rambus Incorporated High performance cost optimized memory with delayed memory writes
US6003118A (en) * 1997-12-16 1999-12-14 Acer Laboratories Inc. Method and apparatus for synchronizing clock distribution of a data processing system

Also Published As

Publication number Publication date
EP1008942A2 (de) 2000-06-14
CA2291992A1 (en) 2000-06-10
DE69924081T2 (de) 2006-04-13
JP2000242600A (ja) 2000-09-08
US6535968B2 (en) 2003-03-18
US6256716B1 (en) 2001-07-03
US20010016894A1 (en) 2001-08-23
EP1008942B1 (de) 2005-03-09
EP1008942A3 (de) 2003-03-26

Similar Documents

Publication Publication Date Title
DE69717063D1 (de) Verfahren und System zur sicheren Datenverarbeitung
DE69738732D1 (de) Verfahren und gerät zur vorbereitung von werkzeugbahndaten, verfahren und system zur bearbeitung
DE69516374D1 (de) Datenverarbeitungssystem und Verfahren dafür
DE69735720D1 (de) Verfahren, system und vorrichtung zur überwachung von teilnehmerbetribsamkeit
DE69731377D1 (de) Verfahren und system zur bereitstellung von datenströmen
DE69515314T2 (de) Verfahren zur vermeidung von hydratformung
DE69630480D1 (de) Verfahren, Vorrichtung und Datenstrukturen zur Objektverwaltung
DE69733128D1 (de) Verfahren und system zum subtraktiven mehrträger-cdma-zugriff
DE69419184T2 (de) Verfahren und system zum formatieren von numerischer information
DE69835395D1 (de) Vorrichtung, Verfahren und Programmspeichermedium zur Bilddatenverarbeitung
DE69732447D1 (de) Verfahren und Vorrichtung zur Wiedergabe von schriftartfreien, strukturierten Dokumenten
DE69737115D1 (de) Verfahren und Vorrichtung zur Wiedergabe von schriftartfreien, strukturierten Dokumenten
DE69523567T2 (de) Verfahren zur handschrift-eingangsaufteilung
DE69737083D1 (de) Verfahren und Vorrichtung zur Prüfung von Daten
DE69704349D1 (de) Rechnergesteuerte vorrichtung und verfahren für die reinigung von behältern
DE3851534D1 (de) Vorrichtung und verfahren zur buszugriffssteuerung.
DE69836296D1 (de) System und Verfahren zum Erfassen von Maschinendaten
DE69837075D1 (de) System und Verfahren zur Mehrknotendatensynchronisierung
DE69516095D1 (de) Verfahren zur Filterung von Fahrzeugverzögerungsdaten
DE60137166D1 (de) Verfahren, Vorrichtung, und System zur Regenerierung von optischen Signalen
DE69924081D1 (de) Vorrichtung, System und Verfahren zur Verringerung von Buszugriffskonflikten während aufeinanderfolgenden Lese-Schreib-Operationen
DE69829650D1 (de) System, vorrichtung und verfahren zur kommunikation
DE69905649D1 (de) Verfahren und Vorrichtung zur Komplettierung von Verbindungsschicht- und Medienzugriffssteurung-transaktionen
DE69512402T2 (de) Gerät, system und verfahren zur verarbeitung von fotothermografischen elementen
DE69939289D1 (de) System und Verfahren zur Datenverwaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition