DE69517139T2

DE69517139T2 - Kalibrierungsschaltkreis für kapazitive Sensoren

Info

Publication number: DE69517139T2
Application number: DE69517139T
Authority: DE
Inventors: Christopher J. Kemp
Original assignee: Ford Werke GmbH; Ford France SA; Ford Motor Co Ltd; Ford Motor Co
Current assignee: Visteon Global Technologies Inc
Priority date: 1994-12-08
Filing date: 1995-10-17
Publication date: 2000-09-28
Anticipated expiration: 2015-10-18
Also published as: EP0716308A2; US5528520A; DE69517139D1; EP0716308B1; JPH08233598A; EP0716308A3

Description

Die Erfindung betrifft allgemein eine Schaltung zur Umwandlung eines Signals von einem kapazitiven Sensor in eine zur digitalen Signalverarbeitung geeignete Form. Spezieller ist die Erfindung eine Schaltung zum Ausgleich von Fehljustierungen und Empfindlichkeitsschwankungen im Sensor, nachdem der Sensor kalibriert wurde. Kapazitive Sensoren werden in Anwendungen wie etwa Beschleunigungsmessern und Drucksensoren verwendet. Eine Art eines kapazitiven Sensors wird durch Mikro- Materialbearbeitung einer Platte aus Silizium gefertigt, um eine Miniatur Drehplatte zu bilden, die über einem Substrat durch Torsionsarme aufgehängt ist. Die Drehplatte besitzt einen derartigen Versatz des Massenschwerpunktes von der Torsionsarm- Achse, daß sich die Platte - unter Bedingungen einer Beschleunigung ungleich Null senkrecht zur Platte - relativ zum darunter liegenden Substrat dreht. Die Drehplatte ist metallisiert und bildet für zwei Kondensatoren eine gemeinsame Elektrode. Direkt unter der aufgehängten Drehplatte werden auf dem Substrat zwei metallisierte Bereiche gebildet, und bilden mit den Drehplatten-Elektroden die anderen Elektroden von zwei Kondensatoren. Die Geometrie der beiden metallisierten Bereiche ist derart, daß bei Beschleunigung die Kapazität eines Kondensators zunimmt, während die Kapazität des anderen Kondensators abnimmt, da der Abstand zwischen der Drehplatte und den metallisierten Bereichen auf dem Substrat entweder abnimmt oder zunimmt.
Im Betrieb verbindet ein kapazitiver Drehplatten-Sensor - ein Beispiel eines derartigen Sensors ist z. B. in EP 0 619 206 A beschrieben - eine Kondensatorelektrode von jedem Kondensator an einem gemeinsamen Knoten. Der gemeinsame Knoten stellt eine Ausgabegrößen des Sensors bereit, und die beiden verbleibenden Elektroden stellen Eingangsgrößen zum Sensor bereit. Wenn ein Kapazitätswert mit cA bezeichnet wird und die andere Kapazität der Wert cB ist, dann ist die Ausgabegröße durch die Formel gegeben:
Während die Kapazitäten von cA und cB unter Bezug auf die Beschleunigung ein ziemlich nichtlinear sind, ist die obige Formel unter Bezug auf die Beschleunigung bemerkenswert linear.
Den Eingangsanschlüssen des oben beschriebenen Sensors werden Vorspannungen zugeführt, so daß die Ausgabespannung des Sensors eine Anzeige der Größenordnung der Beschleunigung bereitstellt. Ein Problem mit dem oben beschriebenen Sensor ist, daß ungleiche Vorspannungen eine elektrostatische Anziehung verursachen, welche zu einer Ablenkung der Drehplatte in Richtung des metallisierten Bereiches unter der Platte führen kann. Indem sie die Kapazität über die Platte ändern und Nichtlinearitäten in der Ausgabegröße induzieren, vermindern elektrostatische Ablenkungen die Genauigkeit des Sensors.
Es wäre daher wünschenswert, den Effekt der elektrostatischen Anziehung der Drehplatte zu verringern, um dadurch die Genauigkeit des Sensors zu steigern. Ein Gegenstand der vorliegenden Erfindung ist es, vorteilhaft eine genaue Schaltung zur Bereitstellung von Eingangsspannungen zu einem Sensor bereitzustellen, so daß keine Ungleichgewichte in der elektrostatischen Anziehung zwischen den Platten des Kondensators auftreten, die ansonsten unerwünschte Ablenkungen der Drehplatte verursachen würden.
Die bevorzugte Ausführungsform schließt einen Speicher ein, der einen digitalen Kalibriercode speichert; welcher mindestens zwei Abschnitte besitzt, die vorher bestimmte Kalibriercodes darstellen; und einen ersten, mit dem Speicher verbundenen Schalter, um zwischen den beiden Code-Abschnitten umzuschalten. Ein Digital- Analog-Umsetzer besitzt einen Eingang mit einer ersten wählbaren Verbindung, die so konfiguriert ist daß - wenn sich die erste wählbare Verbindung in einem ersten Zustand befindet - die Eingabe zu dem Digital-Analog-Umsetzer mit dem ersten Schalter verbunden wird. Wenn sich die erste wählbare Verbindung in einem zweiten Zustand befindet, wird der Digital-Analog-Umsetzer mit einer Code-Spiegelschaltung verbunden. Der Digital-Analog-Umsetzer besitzt außerdem einen Ausgang mit einer zweiten wählbaren Verbindung zu jedem der Eingänge. Die Code-Spiegelschaltung wandelt den Kalibriercode in einen vorherbestimmten, digitalen Spiegelcode um, so daß die durch den Kalibriercode und den umgewandelten Kalibriercode dargestellten Spannungen symmetrisch um eine Spiegelspannung angeordnet sind. Eine erste Spannungsquelle besitzt eine dritte wählbare Verbindung zu einem der beiden Eingänge des Sensors. Die erste Spannungsquelle und der Ausgang des Digital- Analog-Umsetzers werden abwechselnd mit gegenüberliegenden Eingängen des Sensors verbunden.
Die Erfindung wird nun anhand eines Beispieles unter Bezug auf die beigefügten Zeichnungen weiter beschrieben werden, in welchen:
Abb. 1 ein schematisches Diagramm einer Kalibrierschaltung im Einklang mit der vorliegenden Erfindung ist;
Abb. 2 ein Steuerungsdiagramm ist, das im Schema von Abb. 1 verwendete Taktsignale zeigt;
Abb. 3 ein genaues Schema des Analog-Digital-Umsetzers der Abb. 1 ist; und
Abb. 4A - 4E für den analogen Ausgang v&sub0; des Integrators in Abb. 1 die Ausgabespannung gegen die Zeit auftragen.
Mit Bezug auf Abb. 1 ist ein Sensor 10 mit einer Eingangsstufe 12 verbunden, welche in einer vorherbestimmten Art und Weise vorherbestimmte Spannungen zu Sensor 10 bereitstellt. Eine an Sensor 10 angeschlossene Ausgangsstufe 14 wandelt die analoge Sensorausgabe in ein digitales Pulsdichten-Signal, das - für eine direkte Eingabe in einen Mikroprozessor oder eine andere Schaltung - die Beschleunigung darstellt.
Sensor 10 wird aus zwei Kondensatoren CA und CB gebildet, die in Reihe miteinander verbunden sind. Die Eingangsanschlüsse 16 und 18 bilden die Elektroden der Kondensatoren CA und CB. Eingangsstufe 12 ist an den Eingangsanschlüssen 16 und 18 angeschlossen. Ausgangsstufe 14 ist an dem gemeinsamen Knoten zwischen Kondensator CA und CB mit dem Ausgangsanschluß 20 verbunden.
Eingangsstufe 12 umfaßt einen Speicher 22, der in Reihe mit einem ersten Schalter 24 geschaltet ist, und welcher einen Abschnitt von Speicher 22 zu einem zweiten Schalter 26 steuert. Der zweite Schalter 26 verknüpft die Inhalte von Speicher 22 entweder zur Code-Spiegelschaltung 20 oder zum Eingang des Digital-Analog-Umsetzers (DAC, Digital-to-Analogue Converter) 30. Ein dritter Schalter 32 und ein vierter Schalter 34 werden verwendet, um entweder die Ausgabe von DAC 30 oder eine Spannungsquelle VR abwechselnd an jedem der Eingangsanschlüsse 16 und 18 von Sensor 10 anzulegen.
Ausgangsstufe 14 umfaßt einen Integrator 36, welcher vorzugsweise aus einem Funktionsverstärker 38 besteht, dessen invertierender Eingangsanschluß 39 an den Ausgangsanschluß 20 von Sensor 10 angeschlossen ist. Der Funktionsverstärker 38 besitzt einen nichtinvertierenden Eingang 40, der an eine vorherbestimmte Spannungsquelle VM angeschlossen ist. Der Funktionsverstärker 38 besitzt einen Ausgangsanschluß 41 und eine Rückkopplungsschleife, die an seinen invertierenden Eingangsanschluß 39 angeschlossen ist. Die Rückkopplungsschleife umfaßt einen fünften Schalter 42, welcher den Ausgangsanschluß 41 direkt mit dem invertierenden Anschluß 39 verbindet, oder aber einen Rückkopplungs-Kondensator 44 zwischen Ausgangsanschluß 41 und die invertierende Endableitung 39 schaltet, um eine Integrationsfunktion zu verrichten.
Der Ausgangsanschluß 41 von Funktionsverstärker 38 ist an einen invertierenden Anschluß 46 eines Komparators 47 angeschlossen. Komparator 47 besitzt einen nichtinvertierenden Anschluß 48, der an eine Spannungsquelle VM angeschlossen ist. Komparator 47 besitzt einen Ausgangsanschluß 49, der eine digitale Ausgabe bereitstellt, welche die Polarität des invertierenden Anschlusses 46 in bezug auf den nichtinvertierenden Anschluß 48 darstellt. Ausgangsanschluß 49 ist in Reihe mit einem selbsthaltenden Schalter 50 geschaltet, welcher einen digitalen Ausgang zur Verknüpfung mit einem Mikroprozessor oder einer anderen Schaltung aufrechterhält. Speicher 22 ist bevorzugt ein nichtflüchtiger Speicher wie etwa ein EEPROM, ein Fuse-Blowing-Memory oder eine Zener-Zapping-Memory. Speicher 22 verfügt über zwei Code-Abschnitte, die Kalibrierspannungen V&sub1; und V&sub2; in digitaler Form speichern. Die Kalibrierspannungen werden in einem für den verwendeten Sensortyp bekannten Kalibrierverfahren abgeleitet. Ist der Sensor ein Beschleunigungsmesser, so werden die Kalibrierspannungen in einer Zentrifuge abgeleitet. Die Bitlänge der gespeicherten Kalibriercodes ist vorzugsweise die gleiche. Die Bitlänge bestimmt die Auflösung der Versatz- und Empfindlichkeitskalibrierung.
Der erste Schalter 24 und der zweite Schalter 26 sind bevorzugt herkömmliche, digitale Multiplexer. Der erste Schalter 24 wählt einen der Kalibriercodes V&sub1; oder V&sub2; als Eingabe zum zweiten Schalter 26 aus. Der erste Schalter 24 ist an den Ausgang des selbsthaltenden Schalters 50 angeschlossen, welcher die Ausgabe des Komparators am Ende des vorhergehenden Taktzyklus hält. War die Ausgabe LOW, übermittelt der erste Schalter V&sub1;. War die Ausgabe HIGH, übermittelt der erste Schalter V&sub2;.
Mit Bezug auf Abb. 1 und 2 sind der dritte Schalter 32, der vierte Schalter 34 und der fünfte Schalter 42 nun vorzugsweise herkömmliche CMOS-Schalter. Die Schalter, der Funktionsverstärker und der Komparator können alle auf einem einzigen, integrierten Schaltkreis hergestellt werden. CMOS ist in der Herstellung der Stromkreise bevorzugt, weil CMOS ausgezeichnete analoge Schalter bereitstellt, sowie für den Funktionsverstärker und den Komparator im wesentlichen keinen Eingangs- Gleichstrom, und eine gute Kondensatoranpassung. Die Schalter, werden im Einklang mit einem Taktsignal gesteuert, wie es in Abb. 2 gezeigt ist. Die zwei Taktsignale "Unity" und "Integrate" sind zeitlich so abgestimmt, daß nur eines von entweder "Unity" oder "Integrate" - in einer nicht überlappenden Art und Weise - HIGH sein kann. Die Schalter 26, 32, 34 und 42 werden durch die Taktsignale gesteuert, ganz gleich welches HIGH ist. Wenn die Taktung "Unity" HIGH ist, sind die Schalter mit dem Pin "U" verbunden; und wenn die Taktung "Integrate" HIGH gesetzt wird, werden die Schalter mit dem Pin "I" verbunden.
Die Code-Spiegelschaltung 20 ist konfiguriert, um den digitalen Eingangscode zu konfigurieren, der die Spannung V&sub1; wiedergibt, so daß an DAC 30 ein modifizierter, digitaler Code angelegt wird. Wenn der V&sub1;-Code an die Code-Spiegelschaltung angelegt wird, so modifiziert die Code-Spiegelschaltung den V&sub1;-Code derart, daß die Ausgabe von DAC 30 V1M ist, welche als (2VM-V&sub1;) definiert ist. VM wird innerhalb des DAC 30 erzeugt und wird weiter unten beschrieben werden. Die Formel für V1M kann als (V&sub1;-VM) = (VM-V1M) umgestellt werden. Aus dieser Formel ist offensichtlich, daß die Spannung V1M entweder um so viele Volt unter VM liegt wie sich V&sub1; über VM befindet, oder aber um so viele Volt über VM liegt wie V&sub1; unter VM liegt. Das selbe gilt bezüglich V&sub2;, d. h. (V&sub2;-VM) = (VM-V&sub2;M). Daraus folgt daß die elektrostatische Gleichstrom-Anziehung auf der CA-Seite der Platte identisch mit der auf der CB-Seite der Platte ist.
Mit Bezug auf Abb. 3 wird nun der Betrieb von DAC 30 beschrieben werden. DAC 30 besteht aus mehreren Widerständen 34 mit gleichem Wert, die in Reihe zwischen einer Versorgungsspannung und Masse geschaltet sind. Zur Vereinfachung sind nur 32 Widerstände gezeigt, obwohl es in der Praxis 1024 oder mehr sein können. Der Widerstandsstrang ist in einer doppelten Serpentinenstruktur gebildet, um die Vorteile einer Aufhebung von Temperaturgradienten zu erzielen, und für eine leichte Zugänglichkeit der Anzapfpunkte, welche mit 1-16 nummeriert sind. Der gezeigte Widerstandsstrang besitzt 8 Segmente aus 4 Widerständen. Die mit 1-16 benummerten Anzapfpunkte werden von Masse bis zur halben Versorgungsspannung verwendet (d. h. es werden die unteren 4 Segmente verwendet). Um auf die Anzapfpunkte zuzugreifen wird ein Teil des digitalen Codes - Segmentcode genannt - verwendet, um all die Anzapfpunkte des gewählten Segments über einen Segment- Decoder 56 auszuwählen. Der Segmentcode ist bevorzugt die erste Gruppe signifikanter Bits. Die verbleibenden -Anzapfcode genannten - Bits werden einem analogen Multiplexer 58 zugeführt, welcher den richtigen Anzapfpunkt innerhalb des gewählten Segmentes wählt und seine Spannung an den DAC-Ausgang liefert. In einem herkömmlichen DAC ist der dem analogen Multiplexer 58 zugeführte Anzapfcode für ungerade Segmente gerade so invertiert, daß die DAC-Spannung jedesmal dann monoton um ein signifikantes Bit zunimmt, wenn der digitale Code um Eins erhöht wird. Ohne Invertierung würde die DAC-Spannung nicht monoton steigen. Für die vorliegende Erfindung wird die Invertierung entfernt.
Als Beispiel ist die Spiegelspannung VM die Spannung auf halbem Wege zwischen den Spannungen an den Anzapfpunkten 8 und 9 (d. h. 1.328125 V, wenn die Versorgungsspannung 5 V beträgt). Ist OUT auf LOW und die Taktung "Integrate" auf HIGH, so ist der code V&sub1; nicht modifiziert. Wenn V&sub1; zum Beispiel 1110 ist, so wird Anzapfpunkt 14 1875 V) als V&sub1; an den DAC-Ausgang geliefert. Wenn "Unity" HIGH ist wird der Segmentcode derart invertiert, daß 0010 an DAC angelegt wird. Anzapfpunkt 3 (46875 V) wird als V1M an den DAC-Ausgang geliefert. Wie gewünscht sind V&sub1; und V1M symmetrisch um die Spiegelspannung VM angeordnet.
Die Spiegelspannung VM wird verwendet, um den nicht invertierenden Eingang 40 des Funktionsverstärkers 38 und den nicht invertierenden Eingang 48 von Komparator 47 bereitzustellen Zu diesem Zweck ist die Spannung zwischen den Anzapfpunkten 8 und 9 aber nicht direkt verfügbar. Wenn zum Beispiel 1024 Widerstände und eine Versorgungsspannung von 5 V verwendet werden, führt der Fehler bei Wahl jedes angrenzenden Anzapfpunktes jedoch nur zu einem Fehler von 0.0025 V. Ein derart kleiner Fehler wurde im Gleichgewicht der elektrostatischen Ladungen als unbedeutend gefunden.
Der Betrieb der Schaltung wird am besten durch Verständnis der Folge von Ereignissen verstanden, welche während jedes Taktzyklus auftreten. Während des Taktes n in Abb. 2 ist in der Phase "Unity" der Ausgang des selbsthaltenden Schalters 50 während beider Phasen des Taktzyklus n entweder HIGH oder LOW, abhängig von der Komparator-Ausgabe an der abfallenden Flanke des vorhergehenden Takzyklus n-1 (nicht gezeigt). Ist der Ausgang des selbsthaltenden Schalters zum Beispiel LOW, so werden die Bits von V&sub1; durch den ersten Schalter 24 übermittelt. V&sub1; wird durch die Code-Spiegelschaltung geleitet. DAC 30 bringt Spannung V1M an Eingangsanschluß 16 von Sensor 10 an. Referenzspannung VR wird an Eingangsanschluß 18 von Sensor 10 angebracht. Zu Ende der Phase "Unity" beruhigen sich alle Spannungen in einem statischen Zustand. Am Funktionsverstärker 38 findet keine Integration statt.
Während der Phase "Integrate" von Taktzyklus n wird V&sub1; direkt zu DAC 30 zugeführt. Der Spannungswechsel von der Phase "Unity" zur Phase "Integrate" am Eingangsanschluß 18 ist durch die Formel (V&sub1;-VR) gegeben. Die Referenzspannung VR wird nun am Eingangsanschluß 16 von Sensor 10 angebracht. Die Spannungsänderung an Eingangsanschluß 16 beträgt (VR-V1M). Der Funktionsverstärker 38 ist jetzt als Integrator konfiguriert. Aus diesen Änderungen folgt, daß die Änderung in der Ladung Q auf Rückkopplungs-Kondensator 44 durch die Formel gegeben ist:
ΔQ = CA(VR - V1M) + CB(V1 -VR)
Die Gesamtladung auf Rückkopplungs-Kondensator 44 ist die obige Änderung der Ladung plus der Restladung aus vorhergehenden Taktzyklen. Die Änderung in der Spannung V&sub0; an Ausgangsanschluß 41 des Funktionsverstärkers 38 ist durch die Formel gegeben:
ΔV&sub0; = ΔQ/C&sub4;&sub4;
Bleibt V&sub0; am Ende der Phase "Integrate" niedriger als VM, so wird der Ausgang des selbsthaltenden Schalters 50 für den nächsten Taktzyklus n+1 weiterhin bei LOW verriegelt bleiben. Ist Va höher als VM, so wird der Ausgang des selbsthaltenden Schalters 50 für den nächsten Taktzyklus n+1 bei HIGH verriegelt werden.
Angenommen der Ausgang des selbsthaltenden Schalters 50 ist während der Phase "Unity" in Taktzyklus n+1 in Abb. 2 HIGH. Wenn der selbsthaltende Schalter HIGH ist, werden durch den ersten Schalter 24 die Bits von V&sub2; übermittelt. V&sub2; wird zur Code-Spiegelschaltung geleitet. DAC 30 bringt Spannung V2M am Eingangsanschluß 16 von Sensor 10 an. Referenzspannung VR wird an Eingangsanschluß 18 von Sensor 10 angebracht. Zu Ende der Phase "Unity" beruhigen sich alle Spannungen in einem statischen Zustand. Am Funktionsverstärker 38 findet keine Integration statt.
Während der Phase "Integrate" von Taktzyklus n+1 wird V&sub2; direkt zu DAC 30 zugeführt. Der Spannungswechsel von der Phase "Unity" zur Phase "Integrate" am Eingangsanschluß 18 ist durch die Formel (V&sub2;-VR) gegeben. Die Referenzspannung VR wird nun am Eingangsanschluß 16 von Sensor 10 angebracht. Die Spannungsänderung an Eingangsanschluß 16 beträgt (VR-V2M). Der Funktionsverstärker 38 ist jetzt als Integrator konfiguriert. Aus diesen Änderungen folgt, daß die Änderung in der Ladung Q auf Rückkopplungs-Kondensator 44 durch die Formel gegeben ist:
ΔQ = CA(VR - V2M) + CB(V&sub2; - VR)
Die Gesamtladung auf Rückkopplungs-Kondensator 44 ist die obige Änderung der Ladung plus der Restladung aus vorhergehenden Taktzyklen. Die Änderung in der Spannung V&sub0; an Ausgangsanschluß 41 des Funktionsverstärkers 38 ist durch die Formel gegeben:
ΔV&sub0; = ΔQ/C&sub4;&sub4;
Bleibt V&sub0; am Ende der Phase "Integrate" höher als VM, so wird der Ausgang des selbsthaltenden Schalters 50 für den nächsten Taktzyklus n+2 weiterhin bei HIGH verriegelt bleiben. Ist V&sub0; niedriger als VM, so wird der Ausgang des selbsthaltenden Schalters 50 für den nächsten Taktzyklus n+2 bei LOW verriegelt werden.
Aus den obigen Gleichungen folgt, daß die Formel für die Änderung von V&sub0; für einen gegebenen Taktzyklus vom Wert des Ausgangs des selbsthaltenden Schalters 50 für diesen Zyklus wie folgt abhängt:
Die Werte dieser Änderungen für V&sub0; sind von daher bedeutend, daß ihr Verhältnis - wie in Abb. 4 gezeigt - die Pulsdichte der Schaltung beeinflußt. Die Teil-Pulsdichte FDP (Fractional Pulse Density; Teil-Pulsdichte) ist als die Anzahl von Taktperioden pro Sekunde definiert, die am selbsthaltenden Schalter 50 einen hohen Ausgabewert besitzt, geteilt durch die Taktfrequenz. Der nützliche FDP-Bereich der Vorrichtung liegt zwischen 0 und 1. In diesem Bereich ist ΔV&sub0;(wenn OUT = 0) positiv, während ΔV&sub0;(wenn OUT = 1) negativ ist. Somit bewegt sich V&sub0; in jedem gegebenen Takzyklus immer in Richtung auf VM zu.
Die FDP hängt mit dem Verhältnis der Änderungen für V&sub0; wie folgt zusammen:
Durch Einsetzen der beiden Gleichungen vor der FDP-Gleichung in die FDP- Gleichung, und mit etwas Manipulation und der Verwendung der Tatsache, daß V1M = (2VM-V&sub1;) und daß V2M = (2VM-V&sub2;), folgt die Gleichung für die Teil-Pulsdichte:
Die FDP wird in der Form geschrieben:
G ist der Empfindlichkeits-Kalibrierterm und B ist der Versatzterm. Es sollte bemerkt werden daß die Empfindlichkeits- und Versatzterme nur von den Kalibrierspannungen V&sub1; und V&sub2; und den festgelegten Spannungen VR und VM abhängen. Der wie oben vermerkte, geklammerte Term ist die Ausgabe des Sensors.
Das digitale Pulsdichten-Signal wird als Eingabe zu einem Mikroprozessor oder einer anderen, signalverarbeitenden Schaltung verwendet. Ein derartiges Signal wird zum Beispiel verwendet, um zu bestimmen ob ein Airbag zu entfalten ist.
Wie für einen Fachmann offensichtlich sein wird können mehrere Modifikationen der Erfindung vorgenommen werden, während man weiterhin im Bereich der angefügten Ansprüche verbleibt. Zum Beispiel kann der Sensor auch als Drucksensor-Aufbau konfiguriert sein, indem einer der beiden Sensor-Kondensatoren fixiert wird und dem anderen eine Variation gestattet wird.

Claims

1. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors (10), der zwei Eingänge (16, 18) und einen Ausgang besitzt, und der umfaßt:

einen mindestens zwei digitale Kalibriercodes speichernden Speicher (22);

eine erste Schaltervorrichtung (24), die mit diesem Speicher zum Umschalten zwischen diesen beiden Code-Abschnitten verbunden ist;

einen Digital-Analog-Umsetzer (30), der einen Eingang besitzt, wobei dieser Eingang über eine erste, wählbare Verbindung verfügt; so daß dieser Digital-Analog-Umsetzer - wenn sich diese erste wählbare Verbindung in einem ersten Zustand befindet - mit diesem ersten Schalter (24) verbunden ist; und so, daß dieser Digital-Analog-Umsetzer - wenn diese erste wählbare Verbindung sich in einem zweiten Zustand befindet - mit einer Code-Spiegelschaltung verbunden ist; wobei dieser Digital-Analog-Umsetzer einen Ausgang mit einer zweiten wählbaren Verbindung zu einem dieser Eingänge dieses Sensors (10) besitzt;

wobei diese Code-Spiegelschaltung (28) diesen Kalibriercode derart zu einem vorherbestimmten, digitalen Spiegelcode umwandelt, daß die durch den Kalibriercode und den umgewandelten Kalibriercode dargestellten Spannungen symmetrisch um eine Spiegelspannung VM angeordnet sind; und

eine erste Spannungsquelle (VR), die eine dritte wählbare Verbindung zwischen einem dieser zwei Eingänge (16, 18) dieses Sensors besitzt;

und in der diese erste Spannungsquelle und dieser Ausgang dieses Digital-Analog- Umsetzers abwechselnd mit entgegengesetzten Eingängen (16, 18) dieses Sensors (10) verbunden sind.

2. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, in der diese ersten, zweiten und dritten wählbaren Verbindungen jede einen jeweiligen Schalter umfassen.

3. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 2, die weiterhin eine mit jedem dieser ersten, zweiten und dritten wählbaren Verbindungen verknüpfte Taktung umfaßt, um diese ersten, zweiten und dritten wählbaren Verbindungen synchron zwischen einem ersten Zustand und einem zweiten Zustand zu betreiben.

4. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 3, in der diese Taktung zwei nicht überlappende Signale erzeugt.

5. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, in welcher der Zustand dieser ersten Schaltervorrichtung auf die Polarität des Ausgangs anspricht.

6. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, die weiterhin Pulsdichten-Ausgabevorrichtungen umfaßt, die zur Umwandlung dieser Sensor-Ausgabe in ein Pulsdichten-moduliertes Digitalsignal an diesen Sensor angeschlossen sind.

7. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 6, in der diese Pulsdichten-Ausgabevorrichtung einen Integrator, einen Komparator und einen selbsthaltenden Schalter umfaßt.

8. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, in der dieser Digital-Analog-Umsetzer einen vereinfachten Widerstandsstrang besitzt.

9. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, in der diese Kalibriercodes die gleiche Anzahl an Bits besitzen.

10. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, in der dieser Speicher nichtflüchtig ist.

11. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 1, in der dieser nichtflüchtige Speicher ein EEPROM ist.

12. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors (10), der zwei Eingänge (16, 18) und einen Ausgang (20) besitzt, und der umfaßt:

einen mindestens zwei digitale Kalibriercodes speichernden Speicher (22);

eine Taktung;

einen ersten, mit diesem Speicher verbundenen ersten Schalter (24) zum Umschalten zwischen diesen beiden Code-Abschnitten;

einen Digital-Analog-Umsetzer (30), der einen Eingang besitzt, wobei dieser Eingang über einen zweiten Schalter (26) verfügt, so daß dieser Digital-Analog-Umsetzer (30) - wenn sich dieser zweite Schalter in einem ersten Zustand befindet - mit diesem ersten (24) Schalter verbunden ist; und so, daß dieser Digital-Analog-Umsetzer (30) - wenn sich dieser zweite Schalter in einem zweiten Zustand befindet - an einer Code- Spiegelschaltung (28) angeschlossen ist; wobei dieser Digital-Analog-Umsetzer einen Ausgang mit einem dritten Schalter (34) besitzt, der an einem dieser Anschlüsse dieses Sensors angeschlossen ist;

wobei diese Code-Spiegelschaltung (28) diesen Kalibriercode in einen vorherbestimmten, digitalen Spiegelcode umwandelt, so daß die durch den Kalibriercode und den umgewandelten Kalibriercode dargestellten Spannungen symmetrisch um eine Spiegelspannung VM angeordnet sind;

eine erste Spannungsquelle (VR), die einen vierten Schalter (32) zwischen einem dieser beiden Eingänge dieses Sensors besitzt;

einen Integrator (36), der eine Rückkopplungsschleife besitzt, die einen fünften Schalter (42) und einen Kondensator (44) einschließt;

einen an diesem Integrator (36) angeschlossenen Komparator (47), der ein pulsdichten-moduliertes Signal ausgibt; und in der jeder dieser zweiten, dritten, vierten und fünften Schalter an diese Taktung angeschlossen ist, um diese zweiten, dritten, vierten und fünften Schalter synchron zwischen einem ersten und einem zweiten Zustand zu betreiben.

13. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors (10) nach Anspruch 12, in der diese Taktung zwei nicht überlappende Signale erzeugt.

14. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors (10) nach Anspruch 12, in der diese erste Spannungsquelle (VR) und dieser Ausgang dieses Digital-Analog- Umsetzers (30) abwechselnd mit entgegengesetzten Eingängen dieses Sensors (10) verbunden sind.

15. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors (10) nach Anspruch 12, in der dieser Integrator (36) einen über zwei Eingänge verfügenden Funktionsverstärker (38) besitzt, wobei ein Eingang an einen Ausgang des Sensors angeschlossen ist, und ein zweiter Eingang an eine zweite Spannungsquelle (VM) angeschlossen ist.

16. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors (10) nach Anspruch 12, in der dieser Komparator (47) an eine zweite Spannungsquelle (VM) angeschlossen ist.

17. Eine Schaltung zur Kalibrierung eines kapazitiven Sensors nach Anspruch 12, in der diese Kalibriercodes über die selbe Anzahl an Bits verfügen.