DE69330768T2 - Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern - Google Patents

Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern

Info

Publication number
DE69330768T2
DE69330768T2 DE69330768T DE69330768T DE69330768T2 DE 69330768 T2 DE69330768 T2 DE 69330768T2 DE 69330768 T DE69330768 T DE 69330768T DE 69330768 T DE69330768 T DE 69330768T DE 69330768 T2 DE69330768 T2 DE 69330768T2
Authority
DE
Germany
Prior art keywords
operating
computer system
cache memories
multiprocessor computer
multiprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69330768T
Other languages
English (en)
Other versions
DE69330768D1 (de
Inventor
Nitin Godiwala
Barry A Maskas
Jeffrey A Metzger
Kurt M Thaller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Compaq Computer Corp
Original Assignee
Compaq Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compaq Computer Corp filed Critical Compaq Computer Corp
Publication of DE69330768D1 publication Critical patent/DE69330768D1/de
Application granted granted Critical
Publication of DE69330768T2 publication Critical patent/DE69330768T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE69330768T 1992-04-24 1993-04-26 Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern Expired - Lifetime DE69330768T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US87392792A 1992-04-24 1992-04-24
US87427292A 1992-04-24 1992-04-24
US87392692A 1992-04-24 1992-04-24
US87429092A 1992-04-24 1992-04-24
US87426592A 1992-04-24 1992-04-24

Publications (2)

Publication Number Publication Date
DE69330768D1 DE69330768D1 (de) 2001-10-25
DE69330768T2 true DE69330768T2 (de) 2002-07-04

Family

ID=27542277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69330768T Expired - Lifetime DE69330768T2 (de) 1992-04-24 1993-04-26 Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern

Country Status (2)

Country Link
EP (1) EP0567355B1 (de)
DE (1) DE69330768T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544342A (en) * 1993-06-30 1996-08-06 International Business Machines Corporation System and method for prefetching information in a processing system
US5557769A (en) * 1994-06-17 1996-09-17 Advanced Micro Devices Mechanism and protocol for maintaining cache coherency within an integrated processor
US5778431A (en) * 1995-12-19 1998-07-07 Advanced Micro Devices, Inc. System and apparatus for partially flushing cache memory
JP3590203B2 (ja) 1996-07-16 2004-11-17 株式会社東芝 記憶手段の制御方法及びその装置
US6230230B1 (en) * 1998-12-03 2001-05-08 Sun Microsystems, Inc. Elimination of traps and atomics in thread synchronization
US6289420B1 (en) 1999-05-06 2001-09-11 Sun Microsystems, Inc. System and method for increasing the snoop bandwidth to cache tags in a multiport cache memory subsystem
US9547594B2 (en) * 2013-03-15 2017-01-17 Intel Corporation Instructions to mark beginning and end of non transactional code region requiring write back to persistent storage
GB2523804B (en) 2014-03-06 2021-03-31 Advanced Risc Mach Ltd Transactional memory support
US9983558B2 (en) 2015-05-22 2018-05-29 Goodrich Corporation Control systems state vector management using co-processing and multiport ram
US11507517B2 (en) 2020-09-25 2022-11-22 Advanced Micro Devices, Inc. Scalable region-based directory
CN115167933B (zh) * 2022-09-08 2022-12-02 深圳市恒运昌真空技术有限公司 一种双处理器设备及其控制方法和处理器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680499B2 (ja) * 1989-01-13 1994-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサ・システムのキャッシュ制御システムおよび方法
US5155824A (en) * 1989-05-15 1992-10-13 Motorola, Inc. System for transferring selected data words between main memory and cache with multiple data words and multiple dirty bits for each address
JPH03189845A (ja) * 1989-12-13 1991-08-19 Internatl Business Mach Corp <Ibm> 階層メモリ・システムおよびキヤツシユ・メモリ・サブシステム
EP0439952A3 (en) * 1990-01-31 1992-09-09 Sgs-Thomson Microelectronics, Inc. Dual-port cache tag memory
US5251310A (en) * 1990-06-29 1993-10-05 Digital Equipment Corporation Method and apparatus for exchanging blocks of information between a cache memory and a main memory

Also Published As

Publication number Publication date
EP0567355A2 (de) 1993-10-27
DE69330768D1 (de) 2001-10-25
EP0567355A3 (de) 1995-04-12
EP0567355B1 (de) 2001-09-19

Similar Documents

Publication Publication Date Title
DE69323790T2 (de) Verfahren und Vorrichtung für mehreren ausstehende Operationen in einem cachespeicherkohärenten Multiprozessorsystem
DE69331599D1 (de) Verfahren und Vorrichtung für einen Dateiprozessor mit Cachespeicher
DE69124828D1 (de) Verfahren zum Betrieb eines graphischen Anzeigesystems mit Rechner
DE19982999T1 (de) Vorrichtung und Verfahren zum Betreiben eines Computerspeichersystems
DE69022689D1 (de) Einrichtung und Verfahren zum sicheren Betrieb eines Rechnerprogramms.
DE69124437D1 (de) Verfahren und Vorrichtung zum Umkehren von Byteordnung in einem Rechner
DE69026252D1 (de) Verfahren und Vorrichtung zum elektronischen Datenaustausch
DE69215842T2 (de) Verfahren und vorrichtung zum verwalten eines parkplatzes
DE69314714T2 (de) Verfahren und Vorrichtung zum Lesen eines Bildes
DE69014428D1 (de) Vorrichtung und Verfahren zum Überprüfen eines papierartigen Stückes.
DE3781794D1 (de) Vorrichtung und verfahren zum versehen eines cachespeichers mit einer schreiboperation mit zwei systemtaktzyklen.
DE69433026D1 (de) Verfahren und Vorrichtung zum Datenverarbeiten mit mehreren Statusbitgruppen
DE69330768D1 (de) Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern
DE69200015T2 (de) Verfahren und Vorrichtung zum Regeln und Diagnostizieren eines Kraftstoffversorgungssystems.
DE69626070T2 (de) Verfahren und Vorrichtung zum Etikettieren eines Mehrweg-assoziativen Cache-Speichers
DE69232184D1 (de) Verfahren und Vorrichtung zum sequentiellen Austausch von Multimediendaten in einem Datenverarbeitungssystem
DE59301609D1 (de) Verfahren zum betrieb eines rechnersystems mit mindestens einem mikroprozessor und mindestens einem coprozessor
SG40847A1 (en) Method and apparatus for quickly initiating memory accesses in a multiprocessor cache coherent computer system
DE69215090D1 (de) Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign
DE69126898D1 (de) Vorrichtung und Verfahren zum Steuern eines Cache-Speichers
DE69101567D1 (de) Verfahren und Vorrichtung zum Aufspüren und Errechnen von radioaktiven Stoffen auf einem Rohr in einem Bohrloch.
DE69324719D1 (de) Verfahren und Vorrichtung zum Suchen von Liniendaten in einem graphischen Datenbanksystem
DE69031841T2 (de) Mehrfachverarbeitungsanordnung mit einem einzigen Adressenübersetzungspufferspeicher mit vermindertem Prozessorzusatzaufwand und Verfahren zum Betrieb einer solchen Anordnung
DE69129252T2 (de) Verfahren zum Betrieb eines Rechnerspeichers und Anordnung
DE69002515D1 (de) Verfahren und vorrichtung zum zufuehren eines fadens.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition