-
Die vorliegende Erfindung betrifft ein Gerät zur Verwendung mit einer
Rechenvorrichtung zur Steuerung der Kommunikation zwischen der Rechenvorrichtung und
mehreren Peripheriegeräten.
-
Bekannte Systeme zum Durchführen von derartigen Kommunikationssteuerungen
erfordern im allgemeinen das Multiplexen zwischen einem synchronen Taktsignal und
einem asynchronen Taktsignal in eine Einzelzustandsbussteuerung.
-
Das erfindungsgemäße Gerät ist zur Verwendung mit einem Bussteuerungssystem
vorgesehen, das Peripherievorrichtungen anhand individueller Adressen abfragt, und
die Bussteuerung erhält beim Empfang einer Anzeige, daß eine jeweilige
Peripherievorrichtung zum Übertragen von Informationen bereit ist, der bereiten
Peripherievorrichtung zugeordnete Betriebsparameter und bezieht diese Betriebsparameter bei der
Durchführung der gewünschten, von der bereiten Peripherievorrichtung
auszuführenden Funktion ein. Das Gerät empfängt geeignete Betriebsparameter über einen
Rückkopplungsbus und wählt, basierend auf diesen Betriebsparametern, entweder eine
Synchronmodus- oder eine Asynchronmodusvorrichtung zum Liefern von Signalen an
einen Bustreiber. Der Bustreiber verteilt Informationen entsprechend der bereiten
Vorrichtung oder führt die jeweilige, von der bereiten Vorrichtung auszuführende
Funktion durch.
-
Somit basiert die Wahl, welche der beiden Steuerungen, die Synchron- oder die
Asynchronsteuerung, von der Bussteuerung verwendet werden soll, auf den von der bereiten
Vorrichtung empfangenen Rückkopplungsinformationen, anstatt ein Multiplexen
zwischen Taktsignalen in eine einzelne Bussteuerung durchzuführen, wie dies im Stand
der Technik der Fall ist.
-
Eine derartiger neuer Ansatz für das Konfigurieren einer Bussteuerung ermöglicht die
Existenz von Hochgeschwindigkeitsperipheriegeräten auf dem selben Datenbus
gleichzeitig
mit Peripheriegeräten, die langsamere Zugriffszyklen erfordern. Die neuartige
Konfiguration des Geräts umgeht die Notwendigkeit von asynchronen, metastabilen
Zyklusende-Rückkopplungssignalen, die von dem System zu verarbeiten sind. Das
Ergebnis ist eine verbesserte Effizienz der Verwendung der Datenbusse, eine einfachere
Aufnahme einer größeren Vielfalt von Peripherievorrichtungen, die gemeinsame
Hardware verwenden, und schnellere Aggregatbetriebsgeschwindigkeiten.
-
Es wird ein Gerät beschrieben, das zur Verwendung mit einer Rechenvorrichtung zur
Steuerung der Kommunikation mit mehreren Peripherievorrichtungen vorgesehen ist,
wobei jede der Peripherievorrichtungen betriebsmäßig mit einem Bus verbunden und
durch eine Adresse definiert ist. Das Gerät weist eine Steuereinrichtung zum
Übertragen von Adresseninformationen an den Bus auf, um das Abfragen der mehreren
Peripherievorrichtungen, bzw. der mehreren reagierenden oder bereiten
Peripherievorrichtungen, zu bewirken, wobei eine jeweilige der mehreren Peripherievorrichtungen
eine entsprechend der jeweiligen Adresse reagierende Peripherievorrichtung ist. Es sind
mehrere Modusschaltungen zum Bewirken mehrerer Betriebsmodi des Geräts sowie
eine Entscheidungsschaltung zum Bestimmen gewählter der mehreren
Modusschaltungen vorgesehen. Die reagierende Peripherievorrichtung sendet in Reaktion auf von der
Steuerschaltung empfangene geeignete Adresseninformationen einen Zustandskode an
den Bus, wobei der Zustandskode wenigstens einen ersten Indikator aufweist, der einen
geeigneten Betriebsmodus für die Kommunikation mit der reagierenden
Peripherievorrichtung angibt. Die Entscheidungsschaltung reagiert auf den ersten Indikator, um die
gewünschte Bestimmung durchzuführen und festzulegen, welche der mehreren
Modusschaltungen zum Erstellen des geeigneten Betriebsmodus für die reagierende
Peripherievorrichtung verwendet wird.
-
Das Gerät sieht mehrere Steuerschaltungen zum Verarbeiten mehrerer verschiedener
Betriebsmodi zur Kommunikation vor und ermöglicht die gleichzeitige Existenz von
Hochgeschwindigkeitsperipheriegeräten und Peripheriegeräten, die langsamere
Zugriffszyklen verwenden, auf dem selben Bus.
-
Das Gerät eliminiert ferner die Notwendigkeit von asynchronen, metastabilen
Zyklusende-Rückkopplungssignalen zum Betreiben des Geräts und ist für eine Vielzahl
verschiedener Betriebsmodi unter Verwendung gemeinsamer Schaltungen geeignet.
-
Weitere Merkmale der Erfmdung ergeben sich aus der nachfolgenden Beschreibung in
Zusammenhang mit den zugehörigen Zeichnungen, welche lediglich als Beispiele
darstellen:
-
Fig. 1 - eine schematische Systemebenen-Darstellung eines Rechensystems, das zur
Verwendung mit dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung
geeignet ist.
-
Fig. 2 - ein schematisches Blockschaltbild eines zur Verwendung mit dem bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung geeignetes Bussteuerungssystem.
-
Fig. 3 - eine schematische Darstellung des im System von Fig. 2 verwendeten
Rückkopplungsgenerators.
-
Fig. 4 - ist eine Flußdiagramm zur Darstellung der Funktionsweise des in Fig. 2
dargestellten Systems.
-
Fig. 5 - ein schematisches Blockschaltbild des bevorzugten Ausführungsbeispiels der
vorliegenden Erfindung.
-
In Fig. 1 ist ein Gerät 10 als auf einem einzelnen Substrat 12 angeordnet dargestellt.
Das Gerät 10 weist eine Computerverarbeitungseinheit 14, einen Anschluß 16 für einen
(nicht dargestellten) S-Bus und unterstützende Peripherievorrichtungen 18 mit einer S-
Bus-Interfaceschaltung 20 und einer Bus-Master-Unterstützungsschaltung 22 auf.
Die S-Bus-Unterstützungsperipherievorrichtungen 18 sind vorzugsweise derart
konfiguriert, daß sie eine direkte Verbindung eines S-Bus mit dem Gerät 10 ermöglichen,
ohne daß zusätzliche Peripherievorrichtungen für eine effektive betriebsmäßige
Verbindung erforderlich sind.
-
Gleichermaßen sind einem Anschluß 24 für einen (nicht dargestellten) M-Bus M-Bus-
Unterstützungsperipherievorrichtungen 26 zugeordnet, die eine Steuereinheit 28 für
einen dynamischen Direktzugriffspeicher (DRAM) und eine Steuereinheit 30 für einen
Schatten-Direktzugriffspeicher (RAM) aufweist. Vorzugsweise sind die
M-Bus-Unterstützungsperipherievorrichtungen 20 derart konfiguriert, daß sie eine direkte
Verbindung eines M-Bus mit dem M-Bus-Anschluß 24 ermöglichen, ohne daß zusätzliche
Peripherievorrichtungen für eine effektive betriebsmäßige Verbindung erforderlich
sind.
-
Ein Anschluß 32 für einen (nicht dargestellten) X-Bus ist ebenfalls für das Gerät 10
vorgesehen. Dem X-Bus-Anschluß 32 sind
X-Bus-Unterstützungsperipherievorrichtungen 34 zugeordnet, die ein X-Bus-Interface 36 aufweisen. Die
X-Bus-Unterstützungsperipherievorrichtungen 34 sind vorzugsweise derart konfiguriert, daß sie eine
direkte Verbindung eines X-Bus mit dem X-Bus-Anschluß 32 ermöglichen, ohne daß
zusätzliche Peripherievorrichtungen für eine effektive betriebsmäßige Verbindung
erforderlich sind.
-
In der Umgebung, in der das bevorzugte Ausführungsbeispiel der vorliegenden
Erfindung verwendet werden soll, d.h. ein AT-konfiguriertes Rechensystem, dient der S-Bus
als Systemerweiterungsbus, an den Industriestandard-Signalgeneratoren,
Zeitgebervorrichtungen und andere Erweiterungskarten und Subsysteme angeschlossen werden. Bei
einer solchen bevorzugten AT-Systemkonfiguration dient der M-Bus zur
Kommunikation
mit direkten DRAM-Interfaces, während der X-Bus als Erweiterungsbus zur
Verbindung mit Vorrichtungen wie Festwertspeichern (ROM), Tastatursteuerungen,
numerischen Coprozessoren und dergleichen dient.
-
Das gerät weist ferner mehrere Haupt-Peripherievorrichtungen 38 auf, die
beispielsweise eine Direktspeicherzugriffseinheit (DMA) 40, eine Interrupteinheit 42, eine
Zähler-/Zeitgebervorrichtung 44 und eine Echtzeittaktgeber- und statische RAM-
Vorrichtung 46. Die verschiedenen Haupt-Peripheriegeräte 38 sind betriebsmäßig mit
Eingabe-/Ausgabe-Pins verbunden, um ihre jeweiligen Funktionen durchzuführen. Die
DMA-Einheit 40 ist betriebsmäßig mit Eingabe-/Ausgabe-Pins 48 verbunden, um
Datenanforderungssignale (DREQ) zu empfangen und Datenbestätigungssignale
(DACK) zu senden, die Interrupteinheit 42 ist betriebsmäßig mit Eingabe-/Ausgabe-
Pins 50 verbunden, um Unterbrechungssignale (Ints) zu empfangen, die
Zähler-/Zeitgebervorrichtung 44 ist betriebsmäßig mit den Eingabe-/Ausgabe-Pins 52 verbunden,
um eine betriebsmäßige Verbindung mit einem Systemlautsprecher (Spkr) herzustellen,
und die Echtzeittaktgeber- und statische RAM-Vorrichtung 46 ist betriebsmäßig mit
den Eingabe-/Ausgabe-Pins 54 verbunden, um Energie von einer Energiequelle,
beispielsweise VBatt, zu empfangen.
-
Während die ROMs und die Tastatursteuerungen mit dem X-Bus-Anschluß 32 des
Geräts 10 verbindbar sind, sieht das in Figur 1 dargestellte bevorzugte
Ausführungsbeispiel des Geräts 10 auch einen direkten ROM-Anschluß an ein ROM-Interface 56
durch Eingabe-/Ausgabe-Pins 58 vor. Ferner ist ein Tastaturinterface 60 zum Zugriff
auf das Gerät 10 über die Eingabe-/Ausgabe-Pins 62 vorgesehen.
-
In der Systemebenendarstellung von Fig. 1 sind ferner weitere
Unterstützungsperipherievorrichtungen 64 dargestellt, einschließlich einem Coprozessor-Interface 66, einer
Resetschaltung 68, einer Energiesteuerschaltung 70, und einer Taktmultiplexer- und
Teilereinheit 72. Zum Zugriff auf die verschiedenen zusätzlichen
Unterstützungsperipherievorrichtungen
64 sind Eingabe-/Ausgabe-Pins vorgesehen, so daß das
Coprozessorinterface 66 mit den Eingabe-/Ausgabe-Pins 74, die Resetschaltung 68 mit
den Eingabe-/Ausgabe-Pins 76 und die Taktmultiplexer/Teilereinheit 72 mit mehreren
Eingabe-/Ausgabe-Pins 78 verbunden ist.
-
Ein interner Bus 80 ist zum Herstellen der Kommunikation zwischen den
verschiedenen Komponenten des Geräts 10, einschließlich der
S-Bus-Unterstützungsperipherievorrichtungen 18, der M-Bus-Unterstützungsperipherievorrichtungen 26, der X-Bus-
Unterstützungsperipherievorrichtungen 34, der Haupt-Peripherievorrichtungen 38 und
der Computerverarbeitungseinheit 14, vorgesehen. Die Computerverarbeitungseinheit
(CPU) 14 ist betriebsmäßig über die Speicherverwaltungseinheit (MMU) 82 und deren
zugehörigen Adressenzwischenspeicher 84 und Datenpuffer 86 mit dem internen Bus
80 verbunden.
-
Die Computerverarbeitungseinheit 14 reagiert auf eine CPU-Steuervorrichtung 88, die
in engem Kommunikationsverhältnis mit einer Bussteuerungsvorrichtung 90 steht. Die
Bussteuerungsvorrichtung 90 ist betriebsmäßig mit dem internen Bus 80 verbunden
und weist einen Auffrischungsgenerator 92 auf, der auf den Zähler/zeitgeber 44
reagiert, um spezifizierte Elemente des Geräts 10 periodisch aufzufrischen, beispielsweise
dynamische RAMs (DRAMs) über die DRAM-Steuerungseinheit 28.
-
Interne Unterstützungsperipherievorrichtungen 94 sind zwischen dem internen Bus 80
und der Bussteuerungsschaltung 90, einschließlich einem nicht maskierbaren
Interrupt(NMI)-Steuerport 96, einer Eingangs-/Ausgangsdekodierschaltung 98 und
konfigurierbaren Registern 100.
-
Das Gerät 10 sieht somit geeignete Busanpassungseinrichtungen wie
S-Bus-Unterstützungsperipherievorrichtungen 18, M-Bus-Unterstützungsperipherievorrichtungen 26
und X-Bus-Unterstützungsperipherievorrichtungen 34, sowie ein ROM-Interface 56
und ein Tastatur-Interface 60, um die direkte Verbindung von Peripheriegeräten über
Datenbusse mit dem Gerät 10 zu ermöglichen, ohne daß zusätzliche
Unterstützungsperipherievorrichtungen erforderlich sind. Effektive und effiziente interne
Kommunikation innerhalb des Geräts 10 erfolgt durch den internen Bus 80, wobei der Zugriff auf
denselben von der Bussteuerungsschaltung 90 gesteuert ist, so daß die
Computerverarbeitungseinheit 14 Informationen an beliebige der verschiedenen unterstützenden
externen Busse über den internen Bus 80 übertragen oder Informationen von diesen
empfangen kann. Ferner können Informationen unter den verschiedenen externen
Bussen über den internen Bus 80 entsprechend der Bussteuerungsschaltung 90
ausgetauscht werden, wie dies durch das die Computerverarbeitungseinheit 14 betreibende
Programm vorgegeben ist.
-
In dem bevorzugten Ausführungsbeispiel ist das Gerät 10 auf einem einzelnen Substrat
12 als integrierte digitale Schaltung ausgebildet, wodurch die Vorteile einer höheren
Betriebsgeschwindigkeit, eines geringeren Energieverbrauchs und verringerten
Platzbedarfs in der konkreten Ausführung geschaffen sind.
-
Um das Verständnis der vorliegenden Erfindung zu erleichtern, sind gleiche Elemente
in den verschiedenen Zeichnungen durch gleiche Bezugszeichen gekennzeichnet.
-
In Fig. 2 ist eine Computerverarbeitungseinheit 14 betriebsmäßig mit einer
Bussteuerung 90 verbunden, wobei die betriebsmäßige Verbindung einen CPU-Adressenbus
102, einen CPU-Datenbus 104 und einen CPU-Steuerungs- und Statusbus 106
aufweist. Die Bussteuerung 90 ist über mehrere externe Busse 114 betriebsmäßig mit
mehreren Peripheriemodulen 108, 110, 112 verbunden. Die externen Busse 114 sind
außerhalb des Substrats 12 angeordnet, auf welchem die CPU14 und die Bussteuerung
90 angeordnet sind. Die externen Busse 114 weisen einen externen Adressenbus 116,
einen externen Datenbus 118, einen externen Steuerungsbus 120 und einen externen
Rückkopplungsbus 122 auf.
-
Jedes der Peripheriemodule 108, 110, 112 ist betriebsmäßig mit den externen Bussen
114 über Verzweigungsbusse verbunden. Das Peripheriemodul 108 ist mit einem
externen Adressenbus 116 über den Verzweigungsadressenbus 124a, mit dem externen
Datenbus 118 über den Verzweigungsdatenbus 126a, mit dem externen Steuerungsbus
120 über den Verzweigungsbus 128a und mit dem externen Rückkopplungsbus 122
über den Verzweigungsrückkopplungsbus 130a verbunden.
-
Ähnlich ist das Peripheriemodul 110 betriebsmäßig mit geeigneten externen Bussen
114 durch den Verzweigungsadressenbus 124b, durch den Verzweigungsdatenbus 126b,
durch den Verzweigungssteuerungsbus 128b und durch den
Verzweigungsrückkopplungsbus 130b verbunden.
-
Ferner ist das Peripheriemodul 112 mit geeigneten externen Bussen 114 durch den
Verzweigungsadressenbus 124n, den Verzweigungsdatenbus 126n, den
Verzweigungssteuerungsbus 128n und den Verzweigungsrückkopplungsbus 130n verbunden.
-
Jeder der verzweigungsrückkopplungsbusse 130a, 130b und 130n ist betriebsmäßig mit
dem jeweiligen Peripheriemodul 108, 110, 112 durch einen Rückkopplungsgenerator
verbunden. Auf diese Weise ist der Verzweigungsrückkopplungsbus 130a
betriebsmäßig mit dem Rückkopplungsgenerator 132 im Peripheriemodul 108 , der
Verzweigungsrückkopplungsbus 130b ist betriebsmäßig mit dem Rückkopplungsgenerator
134 im Peripheriemodul 110 und der Verzweigungsrückkopplungsbus 130n ist
betriebsmäßig mit dem Rückkopplungsbus 136 im Peripheriemodul 112 verbunden.
-
Fig. 3 ist eine schematische Darstellung des Rückkopplungsgenerators des bevorzugten
Ausführungsbeispiels der vorliegenden Erfindung. In Fig. 3 ist ein repräsentativer
Rückkopplungsgenerator 140 des Typs dargestellt, der in dem System von Fig. 2 als
Rückkopplungsgenerator 132, 134,
136 dargestellt ist.
-
Der Rückkopplungsgenerator 140 weist einen Dreizustandspuffer 142 und eine
Treiberschaltung 144 auf. Eine Auswählleitung 146 ist mit dem Dreizustandspuffer 142 und
dem Eingang 148 der Treiberschaltung 144 verbunden. Die Auswählschaltung 146
kommt vorzugsweise von der Eingangs-/Ausgangsdekodierschaltung 98 (siehe Fig. 1).
In dem Dreizustandpuffer 142 sind spezifische Einstellungen für ein zugehöriges
Peripheriemodul (wie die Peripheriemodule 108, 110, 112 der Fig. 2) eingestellt. Die
Verzweigungsrückkopplungsbusse 130a, 130b und 130n (siehe Fig. 2) weisen jeweils
mehrere Busleitungen auf, die als Rückkopplungsbusleitungen 150, 152, 154, 156, 158
in Fig. 3 dargestellt sind.
-
Die Treiberschaltung 144 ist vorzugsweise als Offen-Drain-Treiberschaltung
ausgebildet, so daß das Anlegen eines Auswählsignals über die Auswählleitung 146 an den
Eingang 148 der Treiberschaltung 144 den Ausgang der Treiberschaltung 144
herabzieht. Der Ausgang 160 ist betriebsmäßig mit dem externen Rückkopplungsbus 122
verbunden und die vom externen Ausgangsrückkopplungsbus 122 gelieferten Daten
weisen ein Signal IFBACK auf.
-
Die Rückkopplungsbusleitungen 152, 154, 156, 158 liefern Betriebsparameter
anzeigende Signale vom Dreizustandspuffer 142 an den externen Rückkopplungsbus 122
und repräsentieren die Betriebsparameter des jeweiligen, dem Rückkopplungsgenerator
140 zugeordneten Peripheriemoduls. Beispielsweise kann die
Rückkopplungsbusleitung 152 ein Signal ISYNCXAT liefern, das angibt, ob das jeweilige Peripheriemodul
synchron oder asynchron arbeiten soll; die Rückkopplungsbusleitung 154 kann ein
Signal I8X16 liefern, das angibt, ob das jeweilige Peripheriemodul eine Größe von 8
oder 16 Bits aufweist; die Rückkopplungsbusleitung 156 kann ein Signal IWS3:0
liefern, das die Zahl der Zykluswartezustände angibt, die mit dem jeweiligen
Peripheriemodul verbunden sind (d.h. wie viele Zyklen für die beabsichtigte Operation des
jeweiligen Peripheriemodulserforderlich sind); und die Rückkopplungsbusleitung 158
kann ein Signal ICD1:0 liefern, das eine Zyklusbefehlsverzögerung angibt (d.h. wie
viele Zyklen von der Initiierung eines Befehls bis zur tatsächlichen Ausführung eines
Befehls vergehen sollen). Vorzugsweise wird keines der von den
Rückkopplungsbusleitungen 152, 154, 156 und 158 gelieferten Signale von dem System nach Fig. 2
erkannt, bevor das Signal IFBACK low ist.
-
Fig. 4 ist ein Flußdiagramm zur Darstellung der Operation des bevorzugten
Ausführungsbeispiels der vorliegenden Erfindung. In Fig. 4 wird ein Signal von der CPU
14 (siehe Fig. 2) betriebsmäßig zur Bussteuerung 90 und anschließend über den
externen Adressenbus 116 an die Peripheriemodule 108, 110, 112 geliefert. Der Zyklus
beginnt am Block 170 der Fig. 4 und im Block 172 werden die Adresseninformationen
und die Zyklustypinformationen über den externen Adressenbus 116 und den externen
Steuerungsbus 120 an die verschiedenen Peripheriemodule 108, 110, 112 geliefert. Die
Zyklustypinformationen enthalten üblicherweise den Typ der in Reaktion auf den
Befehl der CPU 14 auszuführenden Operation, beispielsweise einen
Speicherschreib- oder Speicherlesezyklus, einen Eingabe-/Ausgabe-Lese oder einen Eingabe-/Ausgabe-
Schreibzyklus, oder dergleichen.
-
Gemäß dem Block 172 wartet das System von Fig. 2 einen Zyklus, um zu prüfen, ob
auf dem externen Rückkopplungsbus 122 ein Low-Signal IFBACK vorliegt. Ein
niedrigpegeliges IFBACK-Signal liefert eine Reaktion auf die Anfrage im Block 174,
ob ein aktives Signal IFBACK unter den abgefragten Peripheriemodulen vorliegt.
Empfängt der externe Rückkopplungsbus 122 an der Bussteuerung 90 kein
niedrigpegeliges Signal IFBACK, erfolgt die Abzweigung "Nein" vom Block 174. Anschließend
wird gemäß Block 176 ein vorgegebener Zyklus erzeugt und das System geht
unmittelbar zum Ende des Zyklus gemäß Block 178 über. Das System wartet sodann auf
die Neuinitiierung eines Zyklus, um am Block 170 entsprechend einem Signal der CPU
14 zu beginnen.
-
Wenn ein niedrigpegeliges Signal IFBACK erkannt wird, wird die Abzweigung "Ja"
vom Block 174 gewählt. Gemäß Block 180 werden die Rückkopplungsbusleitungen
152, 154, 156 und 158 abgetastet, um die für die beabsichtigte Operation geeigneten
Betriebsparameter zu erfassen.
-
Der geeignete Zyklus (d.h. die beabsichtigte Operation) für das aktive Peripheriemodul
wird ausgeführt, woraufhin das System zum Ende des Zyklus gemäß Block 178
übergeht. Das System wartet sodann auf die Neuinitiierung eines Zyklus, um am Block
170 entsprechend einem Signal der CPU 14 zu beginnen.
-
Fig. 5 ist ein schematisches Blockschaltbild des bevorzugten Ausführungsbeispiels der
vorliegenden Erfindung. In Figur 5 ist eine Computerverarbeitungseinheit 14
dargestellt, die ein Ausgangssignal 182 an eine Computerverarbeitungseinheitsteuerung 88
ausgibt. Die Computerverarbeitungssteuerung 88 liefert ein Ausgangssignal 184 an
eine Bussteuerungseinheit 90. Die Bussteuerungseinheit 90 besteht aus einer
Entscheidungseinheit 186, einer Synchronmodusschaltung 188, einer
Asynchronmodusschaltung 190 und einer Bussteuerungsleitungstreiberschaltung 192. Ein Ausgang 194
der Bussteuerungsleitungstreiberschaltung 192 weist den Ausgang der Bussteuerung 90
auf und ist betriebsmäßig mit dem internen Bus 80 verbunden.
-
Das bevorzugte Ausfühungsbeispiel der vorliegenden Erfindung ist in Zusammenhang
mit seiner betriebsmäßigen Verbindung und Verwendung mit dem internen Bus 80 zur
Steuerung von auf dem Substrat 12 befindlichen Peripherievorrichtungen (siehe Fig. 2)
beschrieben, jedoch ist das hier ausgeführte erfindungsgemäße Konzept gleichermaßen
mit Businterfaceschaltungen verwendbar, die externe Busse und deren zugehörigen
Peripherievorrichtungen verwenden.
-
Ein Rückkopplungsbus 196 ist betriebsmäßig zum Liefern von Rückkopplungssignalen
von den (nicht dargestellten) Peripherievorrichtungen, die betriebsmäßig mit dem
internen Bus 80 verbunden sind, über den internen Bus 80 an die Entscheidungseinheit
186 verbunden. Es ist ferner eine Rückkopplungsleitung 198 von der
Bussteuerungsleitungstreiberschaltung 192 an die Computerverarbeitungseinheitsteuerungsschaltung
88 vorgesehen, um ein Zyklusende/Für-nächste-Operation-bereit-Signal an die
Computerverarbeitungseinheitsteuerungsschaltung 88 zu liefern.
-
Ein Synchrontakteingangssignal 200 wird der Computerverarbeitungseinheit 14, ein
Synchrontakteingangssignal 202 der Synchronmodusschaltung 188 und ein
Asynchrontakteingangssignal 204 wird der Asynchronmodusschaltung 190 zugeführt.
-
Die Synchronmodusschaltung 188 und die Asynchronmodusschaltung 190 sind derart
verbunden, daß sie wahlweise in der Betriebskonfiguration der Bussteuerungsschaltung
90 enthalten sein können. Diese Wahl erfolgt durch die Entscheidungseinheit 186 in
Reaktion auf Signale, die auf dem Rückkopplungsbus 196 empfangen werden. Die
Signale, die eine Auswirkung auf die von der Entscheidungseinheit 186 erstellte
Konfiguration haben, werden von(nicht dargestellten) Peripherievorrichtungen her als
Teil der Betriebsparameterinformationen empfangen, die in Reaktion auf eine
Adressenanfrage an ein bestimmtes Peripheriemodul, das zur Ausführung von Operationen
bereit ist, auf dem Rückkopplungsbus 196 übertragen werden.
-
Im Betrieb wird das in Fig. 5 dargestellte Gerät zyklisch betrieben, wobei die
Computerverarbeitungseinheit 14 einen Zyklus gemäß einem Programm beginnt. Die
Computerverarbeitungseinheitsteuerung 88 dekodiert Statuskodes, die in Ausgangssignalen
auf dem Ausgang 182 vorhanden sind, und sendet Adresseninformationen und
Statuskodeinformationen in Signalen am Ausgang 184 an die Bussteuerung 90 und
insbesondere an die Entscheidungseinheit 186. Die Entscheidungseinheit 186 tastet die
Rückkopplungsleitung 196 in Reaktion auf Adressenanfragen ab, die an die
verschiedenen mit dem Bus 80 betriebsmäßig verbundenen Peripherievorrichtungen
ausgegeben werden, und empfängt beim Empfang einer Anzeige einer aktivierten und
betriebsbereiten Peripherievorrichtung Betriebsparameterinformationen über den
Rückkopplungsbus 196.
-
Die über den Rückkopplungsbus 196 empfangenen Betriebsparameterinformationen
werden von der Entscheidungseinheit 186 verwendet, um die in die
Betriebskonfiguration der Bussteuerungsschaltung 90 aufzunehmende Modusschaltung zu wählen, die für
die jeweilige aktivierte Peripherievorrichtung geeignet ist. Das heißt, entweder wird die
Synchronmodusschaltung 188 oder die Asynchronmodusschaltung 190 von der
Entscheidungsschaltung 186 nach Vorgabe der Betriebsparameterinformationen, die über
den Rückkopplungsbus 196 empfangen wurden, gewählt, um die zur Ausführung der
von der jeweiligen aktivierten Peripherievorrichtung durchzuführenden Operation
geeignete Konfiguration der Bussteuerungsschaltung 90 sicherzustellen Die gewählte
Modusschaltung erzeugt Steuerbefehle unter Verwendung von
Betriebsparameterinformationen, die über den Rückkopplungsbus 196 empfangen wurden, und treibt, in
Verbindung mit der Bussteuerungsleitungtreiberschaltung 192, geeignete
Befehlsleitungen, um den Bus zur Durchführung der von der jeweiligen aktivierten
Peripherievorrichtung erforderten Operation zu steuern.