DE69118584T2

DE69118584T2 - Prädiktion für kodierte Signalverarbeitungskanäle

Info

Publication number: DE69118584T2
Application number: DE69118584T
Authority: DE
Inventors: Arvind Motibhai Patel; Robert Anthony Rutledge
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-05-22
Filing date: 1991-05-09
Publication date: 1996-10-24
Anticipated expiration: 2011-05-10
Also published as: EP0458490B1; JP2677297B2; DE69118584D1; US5291500A; EP0458490A2; JPH04230123A; SG44417A1; EP0458490A3

Description

Prädiktion für kodierte Signalverarbeitungskanäle

Die Erfindung betrifft ein Verfahren und Mittel zum Verarbeiten von Musterwerten, die für codierte Binärdaten repräsentativ sind, in einem Verarbeitungskanal für codierte Signale, unter Anwendung eines Vorgriffs-Algorithmus.
Eine allgemeine Beschreibung eines Sequenz-Decodierers für einen Verarbeitungskanal für codierte Signale wird in IBM Technical Disclosure Bulletin, Bd. 30, Nr. 9, Seite 65-67 gegeben.
Die vorliegende Erfindung bezieht sich auf die Kanal-Signalverarbeitungsmethode und -mittel, beschrieben in der Europäischen Patentanmeldung EP-369962-A (Priorität 14. Nov. 1988) und in der Europäischen Patentanmeldung 90850410.3 (Priorität 25. Jan. 1990)
Die erste oben zitierte Anmeldung beschreibt einen Fünfmuster-Vorgriffsalgorithmus zum Verarbeiten von Musterwerten in einem (1,7) codierten Teilantwortkanal, wenn ideale Impulsformen vorliegen, d. h. wenn die gelesene Antwort auf die positiven bzw. negativen Magnetübergänge die Impulse mit den Musterwerten . . .,0,2,4,2,0, . . . bzw . . . ., 0,-2,-4,-2,0,. . . sind. Das zeigt auch, wie die Testschwellenwerte des Algorithmus einzustellen sind, um Variationen in der Impulsform zu genügen. Die Schwellenwerte können empirisch optimiert werden als Antwort auf die Grenzwertüberschreitungen in den aktuellen Testdaten. Alternativ lassen sich die Schwellenwerte ausdrücken als Funktion der Musterwerte . . .,0,αi,β&sub1;,γ&sub1;, 0,. . . und . . .,0,-α&sub2;,-β&sub2;,-γ&sub2;,0,. . . in den positiven und negativen Leseimpulsen.
Ein Fünfmuster-Vorgriffsalgorithmus wurde für Verarbeitungskanal-Musterwerte y&sub0;,y&sub1;,y&sub2;,y&sub3;,y&sub4; zum Decodieren des laufenden Musterwerts y&sub0; benutzt. Dieser Algorithmus arbeitet gut wenn alle Fehlermodi durch ähnliche Rauschbedingungen verursacht werden. Jedoch, in besonderen Anwendungen, wie z. B. Magnetband und optische Aufzeichnung, wenn ein Ableseimpuls während eines Mediumdefekts im wesentlichen in seiner Amplitude reduziert wird, oder in Richtung zu breit verzerrt wird, wird der verfügbare Abstand für spezifische Musterwert-Sequenzpaare reduziert. Das erhöht das Risiko eines Spitzenverschiebefehlers, und die Zuverlässigkeitsleistung des Decodierer ist in solchen Fällen überwiegend bestimmt durch die untere Fehlermarge, die diesen Folgen zugeordnet ist.
Die zweite zitierte Anwendung beschreibt eine Erweiterung der eben beschriebenen Verarbeitungsmethode. Sie beinhaltet Vorberechnen einer Spitzenpositionsprüfung einschließlich der Ausdrücke unter Verwendung von bis zu Sechsmusterwerten y&sub0;-y&sub5; vor dem dann laufenden Musterwert y&sub0;. Die Anwendung dieses Sechsmuster-Vorgriffsalgorithmus (anstatt 5-Muster) erbringt eine erhöhte Signalerfassungszuverlässigkeit und erhöhte Toleranz für Ableseimpulsverzerrung durch im wesentlichen Reduktion der Einwirkung infolge Spitzenverschiebemuster. Jedoch, wenn diese Spitzenverschiebefehler beseitigt sind, betrifft das Hauptproblem Muster, die stärker empfindlich für fehlende Bits oder Extrabit-Fehler sind, insbesondere bei Auftreten von Fehlern und Nichtlinearitäten.
Eine Phasenprüfung wird in beiden oben zitierten Signalverarbeitungsmethoden erforderlich, um die Fortpflanzung von Erfassungsfehlern zu beschränken.
Es besteht Bedarf nach einer Signalverarbeitungsmethode, in der die Empfindlichkeit gegen fehlende oder Extrabit-Fehler minimiert werden kann und in dem der volle Vorteil einer (1,7) lauflängenbegrenzten Codevorgabe erreicht und die Phasenprüfung eliminiert werden kann.
Dementsprechend sieht die vorliegende Erfindung vor ein Verfahren zur Verarbeitung digitaler Musterwerte in einem Signalverarbeitungskanal entsprechend einem eingehenden Analogsignal, das repräsentativ für codierte Binärdaten ist, dadurch gekennzeichnet, daß das Verfahren die folgenden Schritte beinhaltet: Vorberechnen der Werte der folgenden funktionellen Ausdrücke (63-67) für eine Grundlinienprüfung aus einem Achtmuster-Vorgriffsalgorithmus:
H&sub1; = y&sub0; + 2yi - 2y3 H&sub2; = y&sub0; + 2yi + y&sub2; - y&sub3; - 2y&sub4; H&sub3; = y&sub0; + 2y&sub1; + y&sub2; - y&sub4; - 2y&sub5; H&sub4; = y&sub0; + 2y&sub1; + y&sub2; - y&sub5; - 2y&sub6; H&sub5; = y&sub0; + 2Yl + y&sub2; - y&sub6; - 2y&sub7;
wobei y&sub0; ein laufender Musterwert ist und y1-y&sub7; Musterwerte in aufeinanderfolgenden Taktzyklen sind, die auf y&sub0; folgen; aus diesem Algorithmus ist das Vorberechnen der Werte aus den folgenden funktionellen Ausdrücken (68-70) für eine Spitzenpositionsprüfung:
H&sub6; = y&sub0; + y&sub1; - y&sub2; - y&sub3; H&sub7; = y&sub0; + y&sub1; - y&sub2; - 2y&sub4; H&sub8; = y&sub0; + y&sub1; - y&sub2; + y&sub4; - y&sub5;
unter Vergleich der vorberechneten Werte mit entsprechenden Schwellenwerten, um die entsprechenden binären Entscheidungsausgänge zu liefern, wobei die Schwellenwerte für den nächsten Zyklus in Abhängigkeit vom nächsten berechneten Zustand geliefert werden; aus diesen Ausgängen im Zusammenhang mit den Zustandswerten entsprechend einem laufenden Zustand, Bestimmen der Zustandswerte für den nächsten Zustand, der der laufende Zustandswert für die nächste Iteration des Takt- Zyklus wird; und während jeder einer Reihe von aufeinanderfolgenden Taktzyklen, (a) Decodieren eines nachfolgenden Bits (d&sub0;) der codierten Binärdaten entsprechend dem Musterwert, und (b) Übergehen zum nächsten Taktzyklus mit dem berechneten nächsten Zustand (a, b, c) als der neue laufende Zustand (a&sub0;, b&sub0;, c&sub0;)
Damit die Erfindung voll verständlich wird, soll jetzt eine bevorzugte Ausführungsform beispielhaft beschrieben werden unter Bezugnahme auf die begleitenden Zeichnungen, in diesen sind:
Fig. 1 ein Stromlaufplan eines codierten Digitalsignalverarbeitungskanals;
Fig. 2A zeigt geschriebene Übergänge der Größenordnung 2 zwischen +1 und -1 Stufen der magnetischen Sättigung, und
Fig. 2B zeigt eine gelesene Antwort, die durch einen Skalierungsfaktor normalisiert wurde, so daß sie diesen geschriebenen Übergängen entspricht;
Fig. 3 zeigt Schreib- und Lesewellenformen für (1,7) codierte Daten und Lesemusterwerte;
Fig. 4 ist eine Blockschaltbild eines Decodierers, der ein 8- Muster-Vorgriffsmerkmal und Entscheidungsgrenzen gemäß der Erfindung beinhaltet;
Fig. 5 ist ein Blockschaltbild eines Decodierers, der spezifische Einzelheiten des Fließbanddatenflusses durch Addierer und Register einer Vorberechnungseinrichtung zum Vorberechnen der Werte der funktionellen Ausdrücke der Musterwerte zum Decodieren von y&sub0; zeigt;
Fig. 6 ist ein Blockschaltbild einer Vergleicherschaltung mit konstanten positiven und negativen Schwellenwerten;
Fig. 7 ist eine Blockschaltbild einer Vergleicherschaltung mit programmierbaren positiven und negativen Schwellenwerten, um einen programmierbaren Decoder vorzusehen, der sich an die Veränderungen in der Analogeingangssignalform anpaßt; und
Fig. 8 ist ein Schaltbild eines Vergleichers mit Schwellenwerten im Nullzustand, so daß der Ausgang durch das Vorzeichen des Eingangs bestimmt wird.
Wie in Fig. 1 gezeigt ist, enthält ein Signalverarbeitungskanal eine Leitung 10, über die ein Analoglesesignal von einem Meßwertgeber, wie z. B. einem magnetischen oder optischen Lesekopf in eine digitale Speichervorrichtung eingespeist wird. Dieses Lesesignal entspricht einer aufgenommenen (1,7) Datenfolge, die eine Binärdatenfolge ist, die mit dem (1,7) RLL Code während der Schreiboperation codiert wurde. Das Lesesignal durchläuft dann einen Vorverstärker 11 mit automatischer Verstärkungsregelung (AGC) und einen Tiefpaßfilter 12. Der Ausgang des Filters 12 wird an einen phasensynchronisierten Taktgeber 13 enthaltend eine Zeitablauferholungsschaltung mit Phasenregelkreis einschließlich eines freischwingenden Oszillators (VPO) gelegt. Dieses Gerät kann identisch sein mit dem, das im herkömmlichen Spitzenerfassungskanal mit (1,7) Code benutzt wird.
Der Kanal ist vorzugsweise von dem Typ, der als erweiterter Teilantwort-Maximum-Wahrscheinlichkeits-Kanal (EPRML) bezeichnet wird und der gekennzeichnet ist durch das Polynom (1-D) (1+D)². Beim EPRML-Signalisieren ähnelt das Signalspektrum einer typischen magnetischen Kanalübertragungsfunktion, erwünschterweise ohne die Notwendigkeit eines Sperrfilters, der im normalen PRML-Kanal, der durch das Polynom (1-D) (1+D) charakterisiert wird, erforderlich ist.
Genauer gesagt, der Filter 12 und der Entzerrer 22 arbeiten zusammen, um das Lesesignal zu filtern, so daß die Antwort auf einen einzigen magnetischen Übergang ein Impuls ist, der durch die Musterwerte . . ., 0, 2, 4, 2, 0 . . . gegeben wird. Fig. 2A stellt einen geschriebenen Übergang der Größenordnung 2 zwischen den Höhen +1 und -1 der magnetischen Sättigung dar; und Fig. 2B stellt die entsprechende, durch einen Skalierungsfaktor normalisierte Leseantwort dar.
In der hier beschriebenen Umgebung reduziert die Anwendung des (1,7) RLL Code das Zusammendrängen der Schreibübertragungen auf das Medium auf 2/3 dessen, das sich der Erfahrung nach mit dem PRML oder EPRML Kanal einstellt. Der (1,7) Code wirkt als Gittercode, der mit seiner 2/3 Rate eine eingebaute Redundanz vorsieht. Er ist sehr tolerant gegenüber Nichtlinearitäten in einem hochdichten, magnetischen Aufzeichnungskanal mit hoher Datenrate.
Zusammenfassend sei gesagt, der codierte Analoglesesignalausgang aus Filter 12 wird einem Verzögerungsmittel 20 zugeführt. Das Verzögerungsmittel 20 kann ein digitaler Chip des Typs sein, der selektiv einstellbare Verzögerungen in Inkrementen von nur ein Zehntel einer Nanosekunde zuläßt, in Abhängigkeit von der Geschwindigkeit des Taktgebers. Das Verzögerungsmittel 20 liefert eine Laufzeitangleichung zwischen den Analogsignal- und den Taktgebersignaleingängen zu einem Analog/Digital-Wandler (ADC) 21. ADC 21 wandelt in aufeinanderfolgenden Taktzeiten die eingehenden Analogsignale in digitale Musterwerte um. Diese digitalen Musterwerte, die in manchen Fällen von der Charakteristik des Filters 12 abhängen, können ausgeglichen werden durch einen Entzerrer 22. Die digitalen Musterwerte werden dann einem Decodierer 23 zugeführt. Positive und negative Schwellenkonstante werden über die Leitungen 24 bzw. 25 an den Decodierer 23 gesandt. Der Decodierer 23 wendet auf die entzerrten digitalisierten Musterwerte einen Decodieralgorithmus an, um einen codierten binären Datenausgang auf die Leitung 26 und ggf. ein Zeigerflag bei aufeinander folgenden Taktzeiten unter Steuerung des Taktgebers 13 auf die Leitung 27 zu legen.
Fig. 3 stellt die Schreibe- und Lesewellenformen und zugeordneten Sequenzen der Daten- und Musterwerte in einer rauschfreien Umgebung dar, wie sie vom Taktgeber 13 eingetaktet werden. Mit der in Fig. 2A, 2B gezeigten Impulsform erstrecken sich die Musterwerte, in Übereinstimmung mit der Decodierer-Implementierung, durch den diskreten Satz {-4, -2, 0, +2, +4}. Aktuelle Muster jedoch beinhalten Signalanomalien und zusätzliches Rauschen und erstrecken sich durch verschiedene nichtganzzahlige Werte um die Ganzzahlen im diskreten Satz.
Der Lesetakt wird vom Lesesignal 10 abgeleitet unter Verwendung einer herkömmlichen Spitzenerfassungschaltung, die einen freischwingenden Oszillator (VFO) treibt mit einer phasensynchronisierten Schleife im Taktgeber 13. Wie bereits früher bemerkt, wandelt der ADC 21 unter der Steuerung des Taktgebers 13 das Analogsignal zu aufeinanderfolgenden Taktzeiten in digitalisierte Musterwerte um, und die digitalisierten Musterwerte werden bei 22 entzerrt.
Nehmen wir jetzt Bezug auf Fig. 4; der Decodierer 40 enthält die Vorberechnungsvorrichtung 41, die in Fig. 4 als Block dargestellt ist, jedoch in Fig. 5 in genaueren Einzelheiten gezeigt wird.
Nehmen wir an, daß y&sub1; den digitalisierten Musterwert entsprechend dem i-ten Taktzyklus bezeichnet. Dann wird, wie hier in Fig. 5 gezeigt, der augenblickliche Wert y&sub1; als y&sub0; gekennzeichnet entsprechend dem augenblicklichen Taktzyklus i=0. Der Decodierer 40 verarbeitet diese digitalisierten entzerrten Musterwerte iterativ, durch die Vorberechnungsschaltungen in Fig. 5, und erhält dabei ein neues Muster per Taktzeit mit einem Vorgriff von acht Musterwerten. Somit erhält der Decodierer 40 y&sub1;+8 beim Verarbeiten der vorher eingegangenen acht Muster, und decodiert y&sub1; in die i-te Stelle der aufgezeichneten Sequenzen.
Hier muß darauf hingewiesen werden, daß der Decodierprozeß zustandsabhängig ist. Der Zustand des Decodierers 40 beim iten Taktzyklus wird dargestellt durch eine dreistellige Binärzahl aibici, wobei ai, bi und ci die binären Logikhöhen des Schreibestroms darstellen (wie in Fig. 3 gezeigt wird) für die letzten drei Bitwerte am i-ten Taktzyklus. Das identifiziert einen von sechs möglichen Zuständen, und zwar: 000, 100, 110, 111, 011, und 001. (Die Zustände 101 und 010 kommen bei (1,7)-kodierten Daten, die in einem EPRML-Kanal verwendet werden, nicht vor). Bei jedem Zyklus des Blocks 13 bestimmt der Decodierer 40 eine Stelle der aufgezeichneten (1,7) Sequenz und identifiziert auch den nächsten Decodiererzustand zum Verarbeiten des nächsten Zyklus.
Der Decodierer 40 führt einen neuen Achtmuster-Vorgriffsalgorithmus unter Verwendung der Testdefinitionen und Gleichungen in der beiliegenden Tabelle A zum Decodieren aus. In diesem Algorithmus wird der Musterwert, der augenblicklich decodiert wird, mit y&sub0; bezeichnet, entsprechend dem Taktzyklus i=0. Der Prozeß ist iterativ und wird vom Lesetaktgeber 13 getrieben.
Die Tabellen B und C tabellieren die Decodierungsregeln für den Zustandsübergang in die positive bzw. negative Phase. Wie oben bereits angemerkt ist der Decodierer 40 zustandsabhängig; d. h., wenn der laufende Zustand a&sub0;b&sub0;c&sub0; und die Musterwerte y&sub0;, y&sub1;, y&sub2;, y&sub3;, y&sub4;, y&sub5;, y&sub6; und y&sub7; gegeben sind, bestimmt der Decodierer den nächsten Zutand a&sub1;b&sub1;c&sub1;. Er decodiert diesen Zustand auch in ein Datenbit d&sub0; als eine 1 oder eine 0 (Anwesenheit oder Abwesenheit eines Magnetübergangs) in der ursprünglich aufgenommenen (1,7) Datenfolge. Die aktuelle Entscheidung ergibt sich aus dem Ausgang der Tests mit den Musterwerten, wie sie in den Gleichungen der Tabellen A, B und C angegeben sind.
Die Tabellen B und C zeigen, wie sich der Decodierer 40 von einem Zustand zum anderen bewegt gemäß dem kombinierten Ergebnis der Tests in jedem Zustand. Hier muß angemerkt werden, daß die Bewegung von einem Zustand zum nächsten hoch strukturiert ist und daß die vorm der Gleichungen sehr einfach und bei unterschiedlichen Zuständen ähnlich ist. Die Zustände 110, 100 und 000 (Tabelle B), die den positiven Phasen des Signals entsprechen, sind spiegelsymmetrisch den Zuständen 001, 011 bzw. 111 (Tabelle C) entsprechend der negativen Phase des Signals. Die Spiegelsymmetrie wird gekennzeichnet durch die gleiche Struktur mit einer Vorzeichenänderung für alle Ausdrücke des Musterwerts in den entsprechenden Zuständen der zwei Phasen, wie in den Tabellen A, B und C ersichtlich ist.
Die Entscheidungen des Decodierers 40 werden angetrieben vom Ergebnis von zwei Grundprüfungen, und zwar (i) eine Grundlinienprüfung; und (ii) eine Spitzenpositionsprüfung. Die Ergebnisse dieser Prüfungen sind dargestellt in der Form von Booleschen Variablen, bezeichnet G&sub1; und G&sub2; für die Grundlinienprüfung, und durch Q&sub1; und Q&sub2; für die Spitzenpositionsprüfung.
Die Variablen G&sub1; und G&sub2; sind logische Funktionen von spezifischen Tests, die durch die neu addierten Booleschen Variablen A&sub1;, B&sub1;, C&sub1;, D&sub1;, E&sub1;, F&sub1;, M&sub1;, N&sub1;, und A&sub2;, B&sub2;, C&sub2;, D&sub2;, E&sub2;, F&sub2;, M&sub2;, N&sub2; dargestellt werden, und die zu acht Vorgriffsmusterwerten führen, nämlich y&sub0;, y1, y&sub2;, y&sub3;, y&sub4;, y&sub5;, y&sub6; und y&sub7; in ihren funktionellen Ausdrücken. Diese funktionellen Ausdrücke stellen vorberechnete Funktionen der Musterwerte für die Grundlinienprüfung dar. Diese funktionellen Ausdrücke werden bezeichnet als H&sub1;, H&sub2;, H&sub3;, H&sub4; und H&sub5; und sind in der ersten Spalte der Tabelle A definiert, die die Testdefinitionen und Gleichungen zum Decodieren liefert.
Die funktionellen Ausdrücke H&sub1;, H&sub2;, H&sub3;, H&sub4;, H&sub5; für die Grundlinienprüfung sind gegeben durch
H&sub1; = y&sub0; + 2y&sub1; - 2y&sub3; (1)
H&sub2; = y&sub0; + 2y&sub1; + y&sub2; - y&sub3; - 2y&sub4; (2)
H&sub3; = y&sub0; + 2y&sub1; + y&sub2; - y&sub4; - 2y&sub5; (3)
H&sub4; = y&sub0; + 2y&sub1; + y&sub2; - y&sub5; - 2y&sub6; (4)
H&sub5; = y&sub0; + 2y&sub1; + y&sub2; y&sub6; 2y&sub7; (5)
Q&sub1; und Q&sub2; sind logische Funktionen spezifischerer Prüfungen, die durch X&sub1;, X&sub2;, Y&sub1;, Y&sub2; dargestellt werden und auch durch ein modifiziertes Z&sub1;, Z&sub2; und durch ein neu addiertes W&sub1; und W&sub2;, die zu sechs Vorgriffsmusterwerten (und zwar y&sub0;, y&sub1;, y&sub2;, y&sub3;, y&sub4; und y&sub5;) in ihren funktionellen Ausdrücken führen. Diese funktionellen Ausdrücke sind als H&sub6;, H&sub7; und H&sub8; bezeichnet und sind in der ersten Spalte der Tabelle A als vorberechnete Funktionen von Musterwerten für die Spitzenpositionsprüfung gekennzeichnet.
Die funktionellen Ausdrücke H&sub6;, H&sub7;, H&sub8; für die Spitzenpositionsprüfung sind gegeben durch
H&sub6; = y&sub0; + y&sub1; - y&sub2; - y&sub3; (6)
H&sub7; = y&sub0; + y&sub1; - y&sub2; + 2y&sub4; (7)
H&sub8; = y&sub0; + y&sub1; - y&sub2; + y&sub4; - y&sub5; (8)
Eine Phasenprüfung kann benutzt werden, um die Fortpflanzung eines Nachweisfehlers zu begrenzen, es wird jedoch bevorzugt, daß die Phasenprüfung eliminiert wird und die Fehlerfortpflanzung durch die neue Grundlinienprüfung mit Achtmuster- Vorgriff und den Lauflängenvorgaben des (1,7) Codes kontrolliert wird.
Jede Prüfung besteht aus einem Vergleich einer spezifischen Funktion (aus dem Satz H&sub1; bis H&sub8;) der Musterwerte gegen einen festen Schwellenwert. Jeder Schwellenwert wird durch eine entsprechende Konstante dargestellt, die eng mit der Form des Lesesignals zusammenhängt und definiert wird durch die rechte Seite der entsprechenden Testgleichung. Bei den nachfolgenden Testgleichungen entsprechen die Schwellenwertkonstanten der nominalen Impulsform mit den Musterwerten . . ., 0, 2, 4, 2, 0, . . . und . . ., 0, -2, -4, -2 0, . . . wie in Fig. 2B angegeben ist.
(i) Grundlinienprüfung (G&sub1; und G&sub2;)
G&sub1; = A&sub1;M&sub1; (B&sub1; + C&sub1; + D&sub1; + E&sub1; + N&sub1;F&sub1;) (9)
G&sub2; = A&sub2;M&sub2; (B&sub2; + C&sub2; + D&sub2; + E&sub2; + N&sub2;F&sub2;) (10)
dabei
A&sub1; = 1 impliziert H&sub1; ≤ 7 (11)
M&sub1; = 1 impliziert H&sub2; ≤ 9 (12)
N&sub1; = 1 impliziert H&sub3; ≤ 9 (13)
B&sub1; = 1 impliziert H&sub1; ≤ -1 (14)
C&sub1; = 1 impliziert H&sub2; θ -1 (15)
D&sub1; = 1 impliziert H&sub3; ≤ -1 (16)
E&sub1; = 1 impliziert H&sub4; ≤ -1 (17)
F&sub1; = 1 impliziert H&sub5; ≤ -1 (18)
und
A&sub2; = 1 impliziert H&sub1; ≤ 9 (19)
M&sub2; = 1 impliziert H&sub2; ≤ 11 (20)
N&sub2; = 1 impliziert H&sub3; ≤ 11 (21)
B&sub2; = 1 impliziert H&sub1; ≤ 1 (22)
C&sub2; = 1 impliziert H&sub2; ≤ 1 (23)
D&sub2; = 1 impliziert H&sub3; ≤ 1 (24)
E&sub2; = 1 impliziert H&sub4; ≤ 1 (25)
F&sub2; = 1 impliziert H&sub5; ≤ 1 (26)
(ii) Spitzenpositionsprüfung (Q&sub1; und Q&sub2;)
Q&sub1; = X&sub1; + Y&sub1;Z&sub1;W&sub1; (27)
Q&sub2; = X&sub2; + Y&sub2;Z&sub2;W&sub2; (28)
wobei
X&sub1; = 1 impliziert H&sub6; ≤ -2 (29)
Y&sub1; = 1 impliziert H&sub6; ≤ 0 (30)
Z&sub1; = 1 impliziert H&sub7; ≤ -5 (31)
W&sub1; = 1 impliziert H&sub8; ≤ -1 (32)
und
X&sub2; = 1 impliziert H&sub6; ≤ 0 (33)
Y&sub2; = 1 impliziert H&sub6; ≤ 2 (34)
Z&sub2; = 1 impliziert H&sub7; ≤ -3 (35)
W&sub2; = 1 impliziert H&sub8; ≤ 1 (36)
Hier ist anzumerken, daß sich die Grundlinienprüfung von denen einer beliebigen der oben gegeben Anwendungen erheblich unterscheidet. In der verbesserten Grundlinienprüfung sind alle Ausdrücke [(1) bis (5)] und Prüfungen [(9) bis (26)] neu und verwenden zusätzliche Informationen aus einem Achtmuster- Vorgriff. In der Spitzenpositionsprüfung sind hingegen die Formeln (27) und (28) für Q&sub1; und Q&sub2;, die Formeln (31) und (35) für Z&sub1; und Z&sub2;, und die Formeln (32) und (36) für W&sub1; und W&sub2; im wesentlichen ähnlich denen in der zweiten zitierten Anwendung unter Verwendung des Sechsmuster-Vorgriffs.
Die fünf Funktionen H&sub1;, . . . ,H&sub5;, die jetzt an die Stelle der zwei Grundlinienprüfgleichungen in beiden oben zitierten Anwendungen treten, erhöhen die verfügbare quadratische Entfernung um 50%, wie aus den Extra-Bit- und Fehl-Bit- Fehlern durch die Grundlinienprüfung ersichtlich wird. Mit diesen mächtigeren Gleichungen werden Extra-Bit- und Fehl- Bit-Fehler extrem unwahrscheinlich. Ferner, wenn ein Extra- Bit- oder Fehl-Bit-Fehler auftritt, dann schließt die Grundlinienprüfung spezifische Funktionen ein, die den Decodierer in die richtige Phase innerhalb der Siebenstellen-Lauflängen- Vorgabe des (1,7)-Codes rückstellen. Somit ist eine Phasenprüfung nicht erforderlich und wird aus dem Decodierer 40 entfernt.
Die obigen Prüfungen [Gleichungen (9) bis (36)] entsprechen den Zuständen 100 und 000 in der positiven Phase des Signals. Die gleichen Prüfungen mit Vorzeichenänderung in allen Ausdrücken [(1) bis (8)] der Musterwerte werden benutzt für die Zustände 011 und 111 in der negativen Phase des Signals. Das wird in näheren Einzelheiten in Tabelle A gezeigt.
Wie bereits bemerkt und wie in Fig. 4 gezeigt, beinhaltet der Decodierer 40 die Vorberechnungsvorrichtung 41 (gezeigt in Fig. 5) zum Vorberechnen der zwei Gruppen funktioneller Ausdrücke H&sub1;-H&sub5; und H&sub6;-H&sub8;, für die Grundlinienprüfung bzw. die Spitzenpositionsprüfung, die in Tabelle A aufgelistet sind unter Verwendung von bis zu acht Vorgriffsmusterwerten. Vorrichtung 41 arbeitet während jedes Decodierzyklus, um Daten jeweils bitweise aus einem Register in das nächste zu schieben mit einem Fließband-Netzwerk von Registern und Addierern, um die vorberechneten funktionellen Ausdrücke H&sub1;-H&sub8; für die Grundlinienprüfung und die Spitzenpositionsprüfung vorzusehen. Jeder dieser Ausdrücke H&sub1;-H&sub8; wird verglichen mit positiven und negativen Schwellenwerten 42a, 42b einer entsprechenden Vergleicherlogikschaltung 42 (in weiteren Einzelheiten in Fig. 6 gezeigt) . Die Ausgänge aus jeder Schaltung 42 werden zur Zwischenlogik 43 geschickt, die die Logik in Abschnitt 2 der Tabelle D benutzt, um R&sub1;, R&sub2;, R'&sub1;, R'&sub2; zu berechnen. Diese Zwischenvariablen zusammen mit den Zustandswerten a&sub0;,b&sub0;,c&sub0; aus Register 45 werden vom Ausgangslogikblock 44 unter Anwendung der Logik in Abschnitt 1 und 3 der Tabelle D benutzt.
Nehmen wir jetzt Bezug auf Fig. 5 zwecks einer eingehenderen Erklärung der Vorberechnungsvorrichtung 41. Vorrichtung 41 enthält einundzwanzig Register 50-70, die die entsprechenden Zwischenfunktionen der Musterwerte y&sub0; bis y&sub7; aufnehmen. Während jedes Zyklus wird der Inhalt jedes Registers 50-70 in Pfeilrichtung zum nächsten Register bewegt, so wie die geeigneten Funktionen durch die achtzehn Addiererschaltungen 80-92 erzeugt werden. Die Ausgänge H&sub1;,H&sub2;,. . .,H&sub8; aus jedem der entsprechenden acht Register 63-70 werden in eine entsprechende Vergleicherschaltung 42 mit konstanten positiven und negativen Vergleichsschwellenwerten eingespeist. Wie in Fig. 6 gezeigt wird, z. B., wird der Wert H&sub1; in der Vergleicherschaltung 42 mit zwei festen Schwellenwerten verglichen und die zwei Ausgänge entsprechen denen für die Variablen A&sub1; und A'&sub1; in Ausdruck (11) und seinen Gegenwert für die negativen Phasen. Der Zeichenwechsel für die negative Phase von H ist nicht erforderlich, weil (-H&sub1;≤7) auch als (H&sub1;≥-7) implementiert werden kann. Es gibt jeweils eine solche Vergleicherschaltung für jede der Variablen A&sub1;, M&sub1;, N&sub1;, B&sub1;, C&sub1;, D&sub1;, E&sub1;, F&sub1;, A&sub2;, M&sub2;, N&sub2;, B&sub2;, C&sub2;, D&sub2;, E&sub2;, und F&sub2; in den Gleichungen (11)-(26), und für die Variablen X&sub1;, X&sub2;, Y&sub1;, Y&sub2;, Z&sub1;, Z&sub2;, W&sub1; und W&sub2;, der Gleichungen (29)-(36). Die Ausgänge aus den entsprechenden Vergleicherschaltungen 42 sind die Werte "1" oder "0", die kombiniert werden gemäß der Zwischenlogik 43 (wie in Abschnitt 2 der Tabelle D angegeben), um die Zwischenvariablen R&sub1;, R&sub2;, R'&sub1; und R'&sub2; zu erzeugen. Diese Variablen werden zusammen mit den Zustandswerten a&sub0;, b&sub0;, c&sub0; aus Register 45 vom Ausgangslogikblock 44 benutzt.
Der Ausgangslogikblock 44 liefert die decodierten Daten d&sub0; entsprechend dem Zustand a&sub0;b&sub0;c&sub0; gemäß der Logik in Abschnitt 1 in Tabelle D. Block 44 erzeugt auch den Zustandswert a&sub1;b&sub1;c&sub1; für den nächsten Zustand gemäß der Logik in Abschnitt 3 in Tabelle D. Dieser Zustandswert wird an das Zustandsregister 45 gegeben und wird der laufende Zustandswert a&sub0;b&sub0;c&sub0; für den nächsten Taktzyklus.
Tabelle E gibt programmierte Schwellenwerte für alle Gleichungen entsprechend den Variablen A, B, C, D, E, F, M, N, X, Y, Z und W.
in der Tabelle E und in der folgenden Beschreibung werden ein Pluszeichen und ein Minuszeichen benutzt zum Kennzeichnen von Konstanten für die positive Phase bzw. für die negative Phase, während Variablennamen mit bzw. ohne hochgestellten Strich benutzt werden, um Variable für positive bzw. negative Phasen anzuzeigen. Z.B., der Test entsprechend der Booleschen Variablen A&sub1; benutzt die Konstante KA&sub1;&spplus; für den Zustand 100 in der positiven Phase, und der Test entsprechend der Booleschen Variablen A&sub1;' benutzt die Konstante KA&sub1;&supmin; für den Zustand 011 in der negativen Phase.
Zum Implementieren der Programmierbarkeit wird jede Vergleicherschaltung 42 der Fig. 6 ersetzt durch eine entsprechende Vergleicherschaltung 46, die in Fig. 7 als der Booleschen Variablen A&sub1; entsprechend dargestellt wird. Dieser Schaltung 46 werden zwei gesonderte Werte für den konstanten Operanden, d.i. KA&sub1;&spplus; und KA&sub1;&supmin; zugeführt, und der Ausgang sind dann die Booleschen Variablen A&sub1; und A&sub1;', entsprechend den Zuständen 100 und 011, wie in Fig. 7 gezeigt wird. Der Zeichenwechsel für die negative Phase ist nicht erforderlich, weil (-H&sub1;≤KA&sub1;&supmin;) auch als (H&sub1;≥-KA&sub1;&spplus;) implementiert werden kann. Die Vergleicherschaltung 46 wird für jede der übrigen fünfundzwanzig Booleschen Variablen ähnlich modifiziert, um zwei gesonderte Werte für die konstanten Operanden aufzunehmen, und der Ausgang ist jeweils zwei Boolesche Variable (das Original und die mit Strich), die in jedem Fall dem Zustand der positiven Phase (c&sub0;=0) und der negativen Phase (c&sub0;=1) entsprechen.
Wenn Anomalien der Signalform durch einen Filter und einen Entzerrer, wie 12 und 22, nicht kompensiert werden können, liefert der programmierbare Decodierer 40 ein leichtes Mittel, die Fehlentzerrung zu kompensieren durch Einstellen der Schwellenwerte in den zwei Phasen des Decodierers. Diese Flexibilität ermöglicht den Betrieb des Decodierers 40 mit seiner nahezu optimalen Phasenleistung auch bei Fehlen einer idealen Wellenform des Lesesignals. Bei Plattenaufnahmegeräten ist das besonders bedeutsam, weil die Programmierbarkeit des Decodierers zum Verändern der Schwellenwertkonstanten bei unterschiedlichen Spuren oder Bändern eingesetzt werden kann, um eine nahezu optimale Leistung auf allen Spuren zu erhalten.
In Bandaufzeichnungssystemen erzeugen Medienfehler auf dem magnetischen Aufzeichnungsband Signalausfälle. Die Schwere und die Größe solcher Ausfälle hängt ab von Alter und Verwendung des Bandes und auch von der Position der Aufzeichnungsspur gegenüber der Bandkante. Die Programmierbarkeit des Decodierers, insbesondere der Schwellenwerte für die neue Grundlinienprüfungen ist sehr nützlich bei der Anpassung dieser großen Veränderungen in Mediumqualität.
Die Programmierbarkeit des Decodierers 40 ermöglicht auch die kontinuierliche, adaptive Einstellung der digitalen Parameter im Decodierer. Im einzelnen lassen sich die geschätzten Beispielswerte am Ausgang des Decodierers 40 im Vergleich zu den aufgenommenen Musterwerten verfolgen. Im Durchschnitt über eine vorgewählte Anzahl ähnlicher Musterwerte läßt sich die Signalform in Parameterwerten α&sub1;, β&sub1;, γ&sub1;, -α&sub2;, -β&sub2;, -γ&sub2; charakterisieren. Diese Information kann benutzt werden, um die entsprechenden Schwellenkonstanten (Tabelle E) zu erhalten und den Decodierer adaptiv für Veränderungen in der Signalform anzupassen.
Falls gewünscht, können die Schwellenwerte für den Decodierer 40 leicht durch eine umfangreiche Menge von Messungen überprüft werden, und dann gemäß den empirischen Ergebnissen zur Anpassung spezifischer Anomalien im Signal eingestellt werden.
Insbesondere der erste Satz der vorgewählten Schwellenwerte entsprechend der Grundlinienprüfungen A&sub1;, M&sub1;, N&sub1;, B&sub1;, C&sub1;, D&sub1;, E&sub1;, F&sub1;, A&sub2;, M&sub2;, N&sub2;, B&sub2;, C&sub2;, D&sub2;, E&sub2;, F&sub2; und ihrer Gegenstücke in der negativen Phase werden benutzt zur Kontrolle der Fehl- Bit- und Extrabitfehler, die von Anomalien aufgrund von Mediumfehlern im eingehenden Analogsignal verursacht werden; und der zweite Satz vorgewählter Schwellenwerte entsprechend der Spitzenpositionsprüfungen X&sub1;, X&sub2;, Y&sub1;, Y&sub2;, Z&sub1;, Z&sub2;, W&sub1;, W&sub2; und ihrer Gegenstücke in der negativen Phase wird benutzt zur Kontrolle von Spitzenbewegungsfehlern, verursacht von nichtlinear-bedingten Anomalien in diesem Signal.
Die hier geoffenbarte Grundlinienprüfung ist sehr mächtig in Bezug auf den verfügbaren Abstand bei den verschiedenen Prüfungen. Der verfügbare Abstand für die Grundlinienprüfung beträgt mindestens 2,25 mal den Minimumabstand für den allgemeinen Erfassungsprozeß. Unter diesen haben die Variablen A&sub1;, A&sub2;, B&sub1;, B&sub2; (und ihre Gegenstücke in der negativen Phase, wie in Tabelle A definiert) den kleinsten Abstand, der als Mindestabstand für eine Grundlinienprüfung bezeichnet werden kann und die Fehler für Fehlbits und Extrabits beeinflußt.
Da die restlichen Variablen in der Grundlinienprüfung einen größeren Abstand aufweisen, läßt sich die Komplexität und Menge der Hardware wunschgemäß reduzieren, ohne den Mindestabstand der Grundlinienprüfung zu reduzieren. Die Schwellenwerte entsprechend den Variablen C&sub1;, D&sub1;, E&sub1;, F&sub1;, C&sub2;, D&sub2;, E&sub2;, F&sub2; (und ihren Gegenstücken in der negativen Phase) liegen in der Nähe von Null, wie in der Tabelle A ersichtlich ist. Um die Vereinfachung zu erreichen, werden diese Schwellenwerte fixiert und absichtlich nicht programmierbar gemacht, so daß sie implementiert werden können, ohne eine entsprechende Vergleicherschaltung 42 zu benötigen. Mit den auf um Null fixierten Schwellenwerten wird der Ausgang festgelegt durch Abtasten des Vorzeichenbits des Eingangs mit einer Abtastschaltung 95, wie in Fig. 8 gezeigt wird. Das eliminiert wunschgemäß acht Paar Vergleicherschaltungen 42 bzw. 46 und acht Paar Speichereinheiten für die Schwellenwertkonstanten, und substituiert nur die vier Paare 95a, 95b der Zeichenbit- Erfassungsschaltungen 95 der Fig. 8 - wobei ein solches Paar jeweils den Variablen C, D, E und F entspricht.
Zusätzlich werden die Schwellenwerte entsprechend den Variablen M&sub1;, N&sub1;, M&sub2;, N&sub2; mit den programmierbaren Schwellenwerten für die Variable A&sub2;, und die Schwellenwerte entsprechend den Variablen M&sub1;', N&sub1;', M&sub2;', N&sub2;' werden den programmierbaren Schwellenwerten für die Variable A&sub2;' gleichgemacht. Das eliminiert die Notwendigkeit für acht Speichereinheiten zum Abspeichern der Schwellenwertkonstanten, und eliminiert auch die Notwendigkeit für vier Vergleicher, weil die Variablen M&sub1;, N&sub1;, M&sub1;', N&sub1;' jetzt identisch sind mit den Variablen M&sub2;, N&sub2;, M&sub2;' bzw. N&sub2;'. Diese Änderungen sind in der Tabelle F zusammengefaßt.
Die Erfindung wurde hier gezeigt und beschrieben unter Bezugnahme auf bevorzugte Ausführungsformen, jedoch ist dem Fachmann natürlich bewußt, daß Änderungen in Form und Einzelheiten jederzeit in diesen Ausführungsformen angebracht werden können. Dementsprechend gelten die hier geoffenbarten Verfahren und Mittel ausschließlich als hinweisend, und die Erfindung wird nur durch die nachfolgenden Ansprüche eingeschränkt. Tabelle A Tabelle A Testdefinition und Gleichungen zum Decodieren Vorberechnete Funktionen für Musterwerte Positive Phase Entscheidungsgrenze bei Zustand Negative Phase Grundlinienprüfung Spitzenpositionsprüfung Tabelle B Tabelle B Decodierregeln für Zustandsübergang zur positiven Phase Aktueller Zustand Testergebnisse für Musterwerte Decodierte Daten Nächster Zustand -2 oder 0 0 oder -2 keine sonst Tabelle C Tabelle B Decodierregeln für Zustandsübergang zur positiven Phase Aktueller Zustand Testergebnisse für Musterwerte Decodierte Daten Nächster Zustand 2 oder 0 0 oder 2 keine sonst Tabelle D Tabelle D Zwischenlogik und Ausgabelogik Decodierte Daten Zwischenlogik Nächster Zustand Tabelle E Tabelle E Programmierte Werte für Testschwellenwerte (nominelle Werte) Test Positive Phase Zustand Negative Phase Grundlinienprüfung Spitzenpositionsprüfung Anm.: Die pos. und neg. Leseimpulse sind bzw. Nennwerte: Tabelle F Tabelle F Modifizierte Gleichungen zum Decodieren Vorberechnete Funktionen für Musterwerte Positive Phase Entscheidungsgrenze bei Zustand Negative Phase Grundlinienprüfung Spitzenpositionsprüfung

Claims

1. Ein Verfahren zur Verarbeitung digitaler Musterwerte in einem Signalverarbeitungskanal entsprechend einem eingehenden Analogsignal, das repräsentativ für codierte Binärdaten ist, dadurch gekennzeichnet, daß das Verfahren die folgenden Schritte beinhaltet:

Vorberechnen der Werte der folgenden funktionellen Ausdrücke (63-67) für eine Grundlinienprüfung aus einem Achtmuster-Vorgriffsalgorithmus:

H&sub1; = y&sub0; + 2y&sub1; - 2y&sub3;

H&sub2; = y&sub0; + 2y&sub1; + y&sub2; - y&sub3; - 2y&sub4;

H&sub3; = y&sub0; + 2y&sub1; + y&sub2; - y&sub4; - 2y&sub5;

H&sub4; = y&sub0; + 2y&sub1; + y&sub2; - y&sub5; - 2y&sub6;

H&sub5; = y&sub0; + 2y&sub1; + y&sub2; - y&sub6; - 2y&sub7;

wobei y&sub0; ein augenblicklicher Musterwert ist und y&sub1;-y&sub7; Musterwerte in aufeinanderfolgenden Taktzyklen sind, die auf y&sub0; folgen;

Vorberechnen der Werte der folgenden funktionellen Ausdrücke (68-70) aus diesem Algorithmus für eine Spitzenpositionsprüfung:

H&sub6; = y&sub0; + y&sub1; - y&sub2; - y&sub3;

H&sub7;= y&sub0; + y&sub1; - y&sub2; + 2y&sub4;

H&sub8; = y&sub0; + y&sub1; - y&sub2; + y&sub4; - y&sub5;;

Vergleichen der vorberechneten Werte mit entsprechenden Schwellenwerten, um die betreffenden binär entschiedenen Ausgänge zu erzeugen, wobei die Schwellenwerte für den nächsten Zyklus in Abhängigkeit vom nächsten berechneten Zustand gewählt werden;

Bestimmen von Zustandswerten für den jeweils nächsten Zustand aus diesen Ausgängen zusammen mit den Zustandswerten entsprechend einem augenblicklichen Zustand, der seinerseits der laufende Zustandswert für die nächste Iteration des Taktzyklus wird; und

während jedes einer Reihe von aufeinanderfolgenden Taktzyklen,

(a) Decodieren eines nachfolgenden Bits (d&sub0;) der codierten Binärdaten, das dem Musterwert entspricht, und

(b) Übergehen zum nächsten Taktzyklus mit dem berechneten nächsten Zustand (a, b, c) als der neue laufende Zustand (a&sub0;, b&sub0;, c&sub0;)

2. Ein Verfahren gemäß Anspruch 1, in dem die Zustandswerte für den nächsten Zustand bestimmt werden ohne daß eine Phasenprüfung durchgeführt werden muß.

3. Ein Verfahren gemäß Anspruch 1 oder 2, einschließlich der folgenden Schritte:

Definieren jedes Taktzyklus durch ein elektronisches Taktsignal, das phasensynchron mit dem Analogsignal ist; und

Umwandeln des eingehenden Analogsignals zu den digitalen Musterwerten mit einer Rate von einem Musterwert je Taktzyklus.

4. Ein Verfahren gemäß einem beliebigen der Ansprüche 1 bis 3, einschließlich des folgenden Schrittes: Generieren einer programmierten Größe für jeden Schwellenwert.

5. Ein Verfahren gemäß einem beliebigen der Ansprüche 1 bis 4, einschließlich des folgenden Schrittes: Berechnen jedes Schwellenwerts aus den digitalisierten Parametern, die der Analogsignalform entsprechen.

6. Ein Verfahren gemäß einem beliebigen der Ansprüche 1 bis 3, einschließlich der folgenden Schritte:

Festlegen der Größe von mindestens einigen der Schwellenwerte; und

Generieren der programmierten Größen für die übrigen Schwellenwerte.

7. Ein Verfahren gemäß einem beliebigen der Ansprüche 1 bis 6, in dem während des Vergleichsschritts wenigstens einige der Werte mit Schwellenwerten verglichen werden, die nahe bei Null festgehalten werden, durch Prüfen der algebraischen Vorzeichen dieser Werte.

8. Ein Verfahren gemäß einem beliebigen der Ansprüche 1 bis 7, einschließlich der folgenden Schritte: Anwenden von unterschiedlichen Schwellenwerten für positive und negative Phasen der Analogsignalform soweit erforderlich, um die Asymmetrie der Signalform unterbringen zu können.

9. Ein Verfahren gemäß Anspruch 1, einschließlich der folgenden Schritte:

Generieren einer programmierten Größe für jeden Schwellenwert; und

durch Programmieren Verändern der Größe der betreffenden Schwellenwerte für unterschiedliche Spuren auf einer Platte eines Plattenstapels, um die Leistung für alle Spuren zu optimieren.

10. Ein Verfahren gemäß Anspruch 1, einschließlich der folgenden Schritte:

Generieren einer programmierten Größe für jeden Schwellenwert; und

Durch Programmieren Verändern der Größe der betreffenden Schwellenwerte zum Unterbringen von Signalausfall infolge eines Mediumdefekts auf einem Magnetaufzeichnungsband in einem Bandaufzeichnungssystem zur Optimierung der Leistung für alle Spuren.

11. Verfahren gemäß einem beliebigen vorstehenden Anspruch, in dem die Binärdaten in der Form eines lauflängenbegrenzten (1, 7) Codes vorliegen.

12. Signalverarbeitungsapparat, enthaltend:

Mittel (13) zum Generieren aufeinanderfolgender Taktzyklen, die durch ein elektronisches Taktsignal definiert werden, das mit einem eingehenden Analogsignal (10), das für codierte Binärdaten repräsentativ ist, phasensynchron ist; und

ein Analog/Digital-Wandler (21) zum Umwandeln des eingehenden Analogsignals in digitale Musterwerte (y);

dadurch gekennzeichnet, daß der Apparat Decodiermittel (23) aufweist, die enthalten:

Mittel zum Vorberechnen der Werte der folgenden funktionellen Ausdrücke (63-67) für eine Grundlinienprüfung aus einem Achtmuster-Vorgriffsalgorithmus:

H&sub1; = y&sub0; + 2y&sub1; - 2y&sub3;

H&sub2; = y&sub0; + 2y&sub1; + y&sub2; - y&sub3; - 2y&sub4;

H&sub3; = y&sub0; + 2y&sub1; + y&sub2; - y&sub4; - 2y&sub5;

H&sub4; = y&sub0; + 2y&sub1; + y&sub2; - y&sub5; - 2y&sub6;

H&sub5; = y&sub0; + 2y&sub1; + y&sub2; - y&sub6; - 2y&sub7;

Mittel zum Vorberechnen der Werte aus den folgenden funktionellen Ausdrücken (68 - 70) aus diesem Algorithmus für eine Spitzenpositionsprüfung:

H&sub6; = y&sub0; + y&sub1; - y&sub2; - y&sub3;

H&sub7; = y&sub0; + y&sub1; - y&sub2; - 2y&sub4;

H&sub8; = y&sub0; + y&sub1; - y&sub2; + y&sub4; - y&sub5;;

Mittel zum Vergleichen der vorberechneten Werte mit entsprechenden Schwellenwerten, um die jeweiligen binär entschiedenen Ausgänge zu erzeugen, wobei die Schwellenwerte für den nächsten Zyklus in Abhängigkeit vom nächsten berechneten Zustand gewählt werden;

Mittel zum Bestimmen der Zustandswerte für den nächsten Zustand aus diesen Ausgängen zusammen mit den Zustandswerten entsprechend einem laufenden Zustand, der seinerseits der laufende Zustandswert für die nächste Iteration des Taktzyklus wird; und

Mittel zum Durchführen der folgenden Schritte während jedes einer Reihe von aufeinanderfolgenden Taktzyklen,

(b) Übergehen zum nächsten Taktzyklus mit dem berechneten nächsten Zustand (a, b, c) als der neue laufende Zustand (a&sub0;, b&sub0;, c&sub0;).