DE69021626T2 - Eingebettete Steuertechnik für verteilte Steuersysteme. - Google Patents

Description

• Die vorliegende Vorrichtung betrifft ein elektronisches System, und insbesondere verteilte Steuersysteme, die ein Steuerverfahren aufweisen, bei dem eine Steuerinformation in die Informationen, die zwischen Elementen des Systems kommunizieren, eingebettet ist.
• Solche elektronischen Systeme sind sehr bekannt, z.B. von R.A. Billhardt u.a., "A Survey of the Remote Switching Capabilities of the 5ESS Switch", IEEE International Conference o Communications '86, Volk. 20F3, Toronto, Kanada, Seiten 1105 bis 1109.
• Dort wird die Eernvermittlungsfähigkeit des 5ESS-Vermittlungssystems beschrieben. Solch ein Vermittlungssystem umfaßt ein verteiltes Netzwerk von lose gekoppelten Modulen. Ein Verwaltungsmodul stellt eine technische Schnittstelle und allgemeine Schaltverwaltungsfunktionen für alle Module bereit. Ein Kommunikationsmodul ist die zentrale Stufe in dem Zeit-Raum-Zeit-Aufteilungsnetzwerk, das in dem 5ESS-Vermittlungssystem verwendet wird, und stellt für eine Zwischenmodulsteuerung eine Mitteilungsübertragung bereit. Dieses Vermittlungssystem ist aus einer Schaltung von Prozessoren zusammengestellt, die unabhängige Betriebs- und Wartungsfunktionen bereitstellen.
• Der Trend in modernen Telefonanlagenentwürfen ist, Mikroprozessoren als Systemsteuerelemente einzubauen. In den meisten Eällen muß eine derartige Anlage zahlreiche vervielfältigte Elemente unterstützen, die Standardtelefondienste oder Standardtelefonsignale, wie das DS1, bereitstellen. Solche Elemente sind oft aufgrund des Anstoßes durch Vervielfältigung und Systemkosten zur Minimierung der Kosten entworfen. Als Folge werden diese Elemente oft als unintelligente Elemente konstruiert, die einfache registerorientierte Steuerungsschnittstellen (ROC) aufweisen und die durch ein gemeinsames Steuerelement gesteuert werden müssen, dessen Kosten dann wirkungsvoll auf die vervielfältigten Elemente verteilt werden können.
• Eine verteilte Steuersystemarchitektur kann mehrere verteilte Mikroprozessoren (Steuerelemente) verwenden, die miteinander und mit den ROC-Schnittstellen kommunizieren müssen, um Systemfunktionen zu koordinieren. Diese intelligenten Steuerelemente kommunizieren oft miteinander unter Verwendung höherer Ebenen und mitteilungsorientierter Steuerung (MOC). Ein herausfordernder Gesichtspunkt solcher Architekturen ist es, eine Einrichtung zum Steuern der zahlreichen, verteilten, sowohl intelligenten als auch unintelligenten Elemente in einer flexiblen aber kostenwirksamen Weise bereitzustellen.
• Unintelligente Elemente, die ROC gebrauchen, müssen Steuerinformationen von einem intelligenten Steuerelement empfangen. Das unintelligente Element reagiert normalerweise auf eine Steuerinformation unmittelbar nach ihrem Empfang. Unintelligente Elemente erzeugen auch eine Information, die durch das Steuerelement gelesen und bearbeitet werden müssen. Diese Information kann in eine oder zwei Kategorien fallen: eine dringende Information, die schnell bearbeitet werden muß und andere Informationen, die sich auf eine "falls-benötigt-Easis" beziehen können oder mit einer geeigneten Rate periodisch abgetastet werden können.
• Intelligente Elemente, die über MOC kommunizieren, senden typischerweise Mitteilungen, um bedeutende Systemereignisse zu berichten. Da die Information, die in Mitteilungen enthalten ist, von ihrer Natur her dringend sein kann, muß das empfangende Steuerelement von der Ankunft einer Mitteilung in Kenntnis gesetzt werden, um pünktlich eine Mitteilungsinterpretation zu beginnen. Auch ist es oft wichtig, da die Anzahl und Häufigkeit von Mitteilungen, die zu handhaben sind, groß sein kann, die Belastung durch Mitteilungsübertragung und -empfang an den Steuerelementen zu minimieren.
• Ein gewöhnliches Verfahren zur Ausführung von MOC geschieht durch Anwenden kommerziell verfügbarer Geräte für die Datenübertragungssteuerung. Diese Geräte sind sowohl kostspielig als auch umfangreich, und getrennte Geräte oder ein getrennter Kanal eines Multikanalgerätes muß für jeden Vollduplex-MOC-Kanal zu Verfügung stehen. Jedes derartige Gerät erfordert Anpassungsschaltungsanordnungen, um seine Übertragung und seinen Empfang zu synchronisieren. Auch wird gewöhnlich ein Steuergerät mit direktem Speicherzugriff (DMA) für jeden Kanal benötigt, um die Steuerelemente von der Handhabung jedes einzelnen Mitteilungszeichens freizustellen. Während dieses Verfahrens für eine kleine Anzahl von zusammengeschalteten intelligenten Systemelementen akzeptabel sein kann, können Kosten und physischer Platzbedarf in einem System, das eine große Anzahl von Elementen aufweist, unerschwinglich werden.
• Eür unintelligente ROC-Elemente, gibt es zahllose Verfahren zur Ausführung der ROC, wobei jedes davon typisch kundenorientiert ist und für den Typ des Elementes, das zu steuern ist, optimiert wird. In den meisten Fällen sind sowohl ROC als auch MOC vorhanden, wobei das ROC-Verfahren unterschiedlich und primitiver als das MOC-Verfahren ist. Es wird oft gefordert, daß das Steuerelement ausdrücklich Informationen von dem gesteuerten Element anfordert, wenn sie benötigt werden. Wenn eine Information in einem System mit vielen vervielfältigten Elementen häufig benötigt wird, kann der sich wiederholende Anfrage/Antwort-Dialog einen deutlichen Systemaufwand für das Steuerelement darstellen.
• Die vorliegende Erfindung wird in Zusammenhang mit einem Telefonsystem beschrieben. Es ist jedoch anzumerken, daß ihre Anwendung allgemein genug ist, um auf jede verteilte Steuersystemarchitektur ausgedehnt zu werden. In der folgenden Beschreibung wird der Ausdruck 'Element' oder 'System' als ein allgemeiner Bezug auf eine Untereinheit eines Gesamtsystems, so wie für eine einzelne gedruckte Leiterplattenbaugruppe verwendet. Der Ausdruck 'Steuerelement' bezieht sich auf ein Systemelement, das eine Steuereinheit, wie einen Mikroprozessor, enthält.
• In Telefonsystemen sind die Systemelemente gewöhnlich mittels seriellen Datenverbindungen untereinander verbunden, die multiplex-Ton- und/oder -Dateninformationen übertragen. Da diese Netzwerke von Datenverbindungen vorhanden sein müssen, um Ton/Daten- Informationen zwischen den Elementen des Systems zu transportieren, ist es wünschenswert, dieselben physischen Verbindungen für das Steuern der verteilten Elemente anstelle eines getrennten überlagerten Steuerungsnetzwerks zu verwenden. Dies kann durch Zuordnen eines kleinen Abschnitts der Bandbreite, erfolgen, der gewöhnlich als 'Zeitkanal' für die Steuerinformation bezeichnet wird. Da die Steuerinformation auf dem gleichen Signalpfad mit der Ton/Daten-Information eingebettet ist, wird er als 'eingebetteter' Steuerkanal bezeichnet.
• Die vorliegende Erfindung betrachtet eine eingebettete Steuereinrichtung, die verwendet werden kann, um Steuerinformationen offen zwischen zwei Einheiten zu übertragen, wobei eine von ihnen typischerweise (aber nicht notwendigerweise) ein Steuerelement ist. Die Einfachheit und Flexibilität des Verfahrens ergibt sich aus der Verwendung einer zusätzlichen Kanalbandbreite, um die Steuerinformation zu senden. Das Verfahren ermöglicht dem Entwickler, die Komplexität der Empfangsgeräte in hohem Maße zu vermindern.
• Das Format der Steuerinformation, das auf einem derartigen Kanal übertragen wird, und die Verfahren zum Senden und Empfangen einer derartigen Information sind der Gegenstand dieser Erfindung. Ein vorteilhafter Gesichtspunkt dieser Erfindung ist, daß sie austauschbar sowohl für ROC- als auch für MOC-Geräte verwendet werden kann und gleichwirkend im jeweiligen Modus ist. Ein zusätzlicher Vorteil ist, daß neue Elemente zu der Architektur hinzugefügt werden können oder die vorhandenen Elemente von ROC auf MOC (oder umgekehrt) angepaßt werden können, ohne im Voraus den Anteil von ROC- und MOC-Elementen, der ausgeführt wird, voraussehen zu müssen.
• Jede Einheit der Steuerinformation, die durch die Einrichtung dieser Erfindung übertragen wird, wird durch Steuerdaten begleitet, die spezifizieren, wie die Information durch das empfangende Element zu handhaben ist. Diese Steuerdaten können einige Felder enthalten, die spezifizieren: 1) ob der Kanal frei ist oder eine gültige Information überträgt; 2) die Adressen- oder 'Registernummern' in der die Information in dem empfangenden Element abzulegen ist; 3) ob die Information dringender Natur ist; und 4) eine Fehlererfassung, wie die Parität. Andere Felder können, falls für eine besondere Anwendung benötigt, in den Steuerdaten vorhanden sein; wie zum Beispiel, wenn die Dringlichkeit der Information mit Prioritäten zu versehen ist, können zusätzlich Bits in dem Feld bereitgestellt werden, um eine Prioritätseinstufung aufzustellen. Die oben erwähnten vier Felder sind für eine große Klasse von Anwendungen ausreichend und sollen deshalb für Veranschaulichungszwecke in der detaillierten Beschreibung, die hiernach folgt, verwendet werden.
• Es ist nicht notwendig, daß die Steuerdaten und die Information in dem gleichen Kanal übertragen werden. Sie können in getrennten Kanälen übertragen werden oder sogar auf physisch getrennten Medien, solange ihre Zugehörigkeit gewahrt bleibt. Der Einfachheit halber wird angenommen, daß beide in dem gleichen Kanal in einer verketteten Weise gesendet werden. Ein Kanal kann Bits der Steuerdaten enthalten, die sich folgendermaßen darstellen: ein Gültigkeitsdatenzeichen, das ein einziges Bit umfaßt, das anzeigt ob die Daten gültig oder ungültig sind; ein Unterbrechungszeichen, das ein einziges Bit umfassen kann, das einem Mikroprozessor signalisiert, zu unterbrechen und die Mitteilung, die im Kanal enthalten ist, zu bedienen; ein Paritäts-Bit zur Bereitstellung einer Fehlererfassung; ein Feld von Bits, das eine Adresse darstellt, die ein Zielregister oder eine Speicheradresse in einem intelligenten Gerät kennzeichnet; und ein Informationsdatenfeld zum offenen Übertragen der Daten zwischen den Systemelementen.
• In ROC-Anwendungen kann das Adressenfeld durch das sendende Element verwendet werden, um zufällig Informationen darauf zu richten, die Register eines gesteuerten Elements zu überwachen. In ähnlicher Weise kann das gesteuerte Element eine Information, auf Anfrage oder automatisch an das steuernde Element in einer zufällig adressierten Weise zurückgeben. Alternativ kann ein gesteuertes Element routinemäßig Zustandsinformationen an sein Steuergerät durch kontinuierliche oder periodische Übertragung der Informationen in allen seinen Registern sequenziell senden. Die Information kann dann empfangen und in 'Schattern-Registern' im Speicher eines intelligenten Steuergerätes abgelegt werden, wo auf sie nach Bedarf durch das Steuergerät Bezug genommen werden kann. Im Falle einiger ungewöhnlicher oder in anderer Weise bedeutsamer Ereignisse, kann das gesteuerte Element, wenn das Register gesendet wird, das die zugehörige Information enthält, ein Unterbrechungsfeld aktivieren. Wenn es durch das Steuergerät empfangen wird, kann das Unterbrechungsfeld verwendet werden, die Unterbrechungsmöglichkeit des Mikroprozessors oder einer anderen intelligenten Einrichtung aufzurufen. Falls das Ereignis besonders kritisch war, kann die Information tatsächlich die normale Folge oder eine periodische Übertragung von routinemäßigen Zustandsinformationen durch das gesteuerte Element aufhalten oder ersetzen.
• MOC-Anwendungen bringen Werte der offenen Übergabe von bis zu 2n Mitteilungszeichen unter, wobei n gleich der Anzahl der verwendeten Adressen-Bits ist. Mittels Durchführung eines Mitteilungsübertragungsprotokolls, das Mitteilungen mit einer Bitlänge von größer als m x 2n aufteilt und wieder zusammenführt, wobei m gleich der Anzahl von Bits in dem Informationsdatenfeld ist, kann die Anwendungssoftware Mitteilungen von beliebiger Länge offen senden. Die Mitteilungsabschnitte können durch Aktivieren des Unterbrechungsfeldes des letzten Merkmals, das in jedem Anschnitt gesendet wird, bei dem empfangenden Prozessor zur Beachtung gebracht werden. Dieses ermöglicht dem empfangenden Prozessor, eine Mitteilung auf der Abschnittsbasis wirkungsvoll zu behandeln, anstelle auf einer teuren Zeichen-nach-Zeichen-Basis.
• Der Hauptgesichtspunkt dieser Erfindung ist, daß keine Folgeinformation durch die empfangenden Elemente zurückgehalten werden muß, weil die Information immer mit den eindeutigen Adressenkennungen gesendet wird. In einem intelligenten Steuergerät sollte ein spezieller Bereich des Speichers zu jeder kanalgesendeten, verteilten Steuerinformation geplant sein. Die Empfangslogik des Steuergerätes kann leicht nach dem Empfangen der Information die Speicheradresse, in die die Information abgelegt werden soll, durch Verknüpfung einer Basisadresse, mit einer Kanalnummer (oder eines Zeitkanals), auf der die Information empfangen wurde, und mit der Adressenkennung, die mit der Information empfangen wird, ableiten. Die empfangene Information kann dann in dem Speicher mittels eines vereinfachten direkten Speicherzugriff (DMA) offen für den Prozessor abgelegt werden, außer, wenn eine Unterbrechung in dem Unterbrechungsfeld angezeigt wird. Es ist dieses vereinfachende Merkmal, daß dieses Verfahren insbesondere als eine Alternative zu konventionellen Lösungen, die vervielfältigte Seriengeräte der Kommunikation und DMA-Steuergeräte in verteilten Systemen, mit einem zentralisierten Steuergerät und einer großen Anzahl vervielfältigter Elemente betreffen, attraktiv werden läßt.
• Eine erste Aufgabe der vorliegenden Erfindung ist es, ein verteiltes Steuerübertragungssystem bereitzustellen, das keine getrennt überlagerten Steuerpfade benötigt.
• Eine andere Aufgabe der vorliegenden Erfindung ist es, ein verteiltes Steuersystem bereitzustellen, das kompatibel bei der Verwendung sowohl von ROC- als auch von MOC-Geräten ist.
• Eine andere Aufgabe der vorliegenden Erfindung ist es, ein verteiltes Steuersystem bereitzustellen, das mit jeder Kombination aus ROC- und MOC-Geräten betrieben werden kann.
• Eine andere Aufgabe der vorliegenden Erfindung ist es, ein System bereit zustellen, das für die Information, die zwischen Elementen gesendet wird, offen ist.
• Eine andere Aufgabe der vorliegenden Erfindung ist es, eine duplex Übertragung der Steuerinformation zwischen Elementen bereitzustellen.
• Die obigen und andere Aufgaben und Vorteile der Erfindung werden nach dem Lesen der Beschreibung der Erfindung in Verbindung mit den unten beschriebenen Zeichnungen klarer.
• Figur 1 ist ein Blockdiagramm, das ein verteiltes Steuersystem veranschaulicht, in das das eingebettete Steuerverfahren der vorliegenden Erfindung eingearbeitet ist.
• Figur 2 veranschaulicht das Bitformat, das in dem Steuersystem der vorliegenden Erfindung verwendet wird.
• In der folgenden Beschreibung und in den Ansprüchen wird manchmal der Ausdruck "Mitteilung" anstelle des Ausdrucks Steuerinformation" verwendet; wenn er so verwendet wird, bezieht er sich auf eine "Steuerinformation", die sowohl für intelligente als auch für unintelligente Elemente bereitgestellt wird.
• Figur 1 veranschaulicht ein verteiltes Steuersystem, in das das eingebettete Steuerverfahren der vorliegenden Erfindung eingebaut ist. Das Steuersystem der Figur 1 veranschaulicht im Diagramm eine Einrichtung, die in der Telekommunikation verwendet werden kann. Ein Zeitschlitzwechsler (TSI) 10 befindet sich im Zentrum eines Systems zum Verteilen von Sprache, Daten und Steuerinformationen. Ein Mikroprozessor 12 wird gezeigt, der mehrere Register, die in einem Speicher 13 durch DMA-Logik 14 aufgenommen sind, aufweist. Der Mikroprozessor wird verwendet, um das System zu steuern und Steuerinformationen zu den unterschiedlichen Systemelementen zu senden. Die Register, die sich im Speicher 13 befinden, sind tatsächlich Schattenregister zum Empfangen von Daten von den Systemelementen und zum vorübergehenden Halten solcher Daten bis zu einer Zeit, bis der Mikroprozessor die Daten verarbeiten kann.
• Eine bidirektionale serielle Datenverbindung 16 verbindet den Mikroprozessor 12 mit dem Zeitkanalschieber 10. Die Verbindung 16 umfaßt zwei unidirektionale serielle Pfade zum Senden und Empfangen von Informationen.
• Der Zeitkanalschieber 10 ist mit einer Anzahl von Systemelementen durch serielle Datenverbindungen 18, 20 und 22 verbunden. Jede der seriellen Datenverbindungen umfaßt zwei Pfade zum unidirektionalen Senden und Empfangen von Informationen. Die Verbindung 22 wird mit zwei getrennten Pfaden 22a und 22b zu dem Zweck gezeigt, um die Beschreibung der Erfindung zu vereinfachen. Die serielle Datenverbindung 18 verbindet den Zeitkanalschieber 10 mit einem intelligenten Element 24, das ein Steuerelement, ähnlich dem Mikroprozessor 12, sein kann, das, wie gezeigt in Verbindung mit einem Leitungsgestell, das in einem Telefonsystem gebraucht wird, verwendet wird. Das intelligente Element 24 kann mit zusätzlichen nicht gezeigten Systemelementen verbunden sein. Das intelligente Element 24 ist ein Endgerät mit einer Anpassungslogik 26 zum Trennen einer Steuerinformation von Ton- und Datensignalen, die auf die Leitungsschaltungen 27 über die Signalprozessorlogik 25 verteilt werden, und mit einem Mikrocomputer, der einen Mikroprozessor 28, einen Speicher 30 und einen direkten Speicherzugriff (Logik) 32 einschließt.
• Der Zeitkanalschieber 10 ist weiterhin durch serielle Datenverbindungen 20 und 22 mit unintelligenten Elementen 34, wie DSI- Endgeräte eines Telekommunikationssystems, verbunden. Es wird gezeigt, daß die Verbindung 22 einen Pfad 22a aufweist, der mit einer Empfangslogikschaltung 36 verbunden ist, die eine Steuerinformation verteilt, die auf einer Adresse basiert, um die Inhalte der Register 38 zu empfangen, die in unterschiedliche anwendungsspezifische integrierte Schaltungen (ASICs) eingebettet sein können. In der vorliegenden Ausführungsform sind die Empfangslogik 36, ein Empfangsregister 38, eine Sendelogik 40, ein Ausgangsregister 42 und das meiste der DSI-Signalverarbeitung 46 in eine solche ASIC implementiert. Es ist verständlich, daß die Anzahl der Empfangsregister 38, die in jeder ASIC bereitgestellt werden, abhängig von der Komplexität der ASIC und der Steuererfordernisse variieren kann. Jede ASIC ist mit einem oder mehreren Ausgangsregistern 42 zum Zusammenbauen der Information, die an den Mikroprozessor 12 zurückgegeben wird, ausgestattet. Die Ausgangsregister 42 sind mit dem Pfad 22b der Verbindung 22 über die Sendelogik 40 zum Verbinden mit dem Mikroprozessor 12 über TSI 10 und die Verbindung 16 verbunden.
• Die ASICs enthalten ein Adressierungs- und ein Zeitsteuerungsmittel, das verwendet werden kann, um das Lesen des Ausgangsregisters 42 während einer bestimmten Zeitspanne auszulösen. Das Adressierungsmittel kann Zähler, die zum Empfangen eines Taktsignals angeschlossen sind, umfassen, wobei die Zähler angepaßt sind, um einen Ausgang zur Freigabe des Lesens der Register 42 zu einer bestimmten Adresse oder einem bestimmten Zeitkanal auf der seriellen Datenverbindung 22 bereitzustellen, der mit einer bestimmten ASIC oder einem Register in der ASIC verbunden ist.
• Wie vorher erwähnt, schließen die seriellen Datenverbindungen 16, 18, 20 und 22 zwei Pfade zum Senden und Empfangen von seriellen Informationen ein. Diese seriellen Datenverbindungen übertragen normalerweise zeitgemultiplexte Ton- und/oder Dateninformationen und werden vorteilhaft in der vorliegenden Erfindung verwendet, um Steuerinformationen zwischen den Elementen eines Systems zu übertragen. Die Steuerinformation kann Alarm-, Vorsorge- oder Steuerkommandos zwischen einem Steuerelement, wie dem Mikroprozessor 12, und den unterschiedlichen Systemelementen, wie dem intelligenten Endgerät 24 oder den DS1 Endgeräten 34, einschließen.
• Die seriellen Datenverbindungen sind zeitgemultiplext in eine Anzahl von Zeitschlitzen, wie zum Beispiel zweiunddreißig sequenzielle Zeitschlitzen, die einen Rahmen der Information darstellen, wobei dieser Rahmen wiederholt wird. Diese einzelnen Zeitschlitze werden gewöhnlich als Kanäle bezeichnet. Die vorliegende Erfindung bezieht sich auf die Verwendung von einem oder mehreren dieser Kanäle, um Alarm-, Vorsorge- oder Steuerkommandos für ein verteiltes Steuersystem zu übertragen. Infolgedessen ist die Steuereinrichtung der vorliegenden Erfindung in die Datenpfade eingebettet, die zum Transportieren der Ton- und Dateninformationen eines Kommunikationssystems verwendet werden.
• Die Zeitschlitze oder Kanäle des Systems in dem die vorliegende Erfindung verwendet werden kann, umfassen Daten oder Informationen in Form von Worten, die irgendeine mittlere Länge haben können; jedoch wird in der beschriebenen Ausführungsform eine Länge von 16 Bits verwendet. Die Steuereinrichtung der vorliegenden Erfindung wird mit einem VI-Kanal implementiert, hauptsächlich, weil ein Bit der Daten, die in diesem Kanal übertragen werden, als ein V-Bit oder als Gültigkeitszeichen für Daten gekennzeichnet ist, während ein anderes Bit als I-Bit oder als Unterbrechungszeichen gekennzeichnet ist.
• Das Bitformat für den VI-Kanal wird in Figur 2 veranschaulicht, wo die 16 Bits in ihrer Numerierung von 0 bis 15 gezeigt werden, mit der 0 als höchstwertiges Bit und 15 als das niederwertigste Bit. Das Datenwort ist in zwei Felder geteilt, zuerst ein Informationsfeld, das die Bits von 0 bis 7 einschließt, das acht Datenbits bereitstellt und ein Steuerfeld, das die Bits 8 bis 15 umfaßt, welches das Gültigkeits-Bit V für Daten, das Unterbrechungs-Bit I, ein Paritäts-Bit P und fünf Adressen-Bits A0 bis A4, die in den Bitpositionen von 10 bis 14 zu finden sind, einschließt, wobei sich Bit A4 in der Bitposition 10 befindet und das höchstwertigste Bit ist.
• Die Anzeige für gültige Daten, das Bit V, zeigt an, ob der VI- Kanal leer ist oder gültige Daten, auf die reagiert werden muß, trägt. Das Unterbrechungszeichen I zeigt an, daß der Kanal signalisiert, daß das Informationsfeld eine Information dringender Natur enthält, auf die unmittelbar reagiert werden muß. Das Paritäts-Bit P ist ein Eins-Bit im Fehlererfassungsfeld, das durch das sendende Element eingerichtet wird und durch das empfangende Element ausgewertet wird, um die Vollständigkeit des gesamten Wortes festzustellen. Das Adressenfeld A0 bis A4 enthält eine einzelne Adresse eines Registers in einem ROC-Gerät oder eines Platzes in einem Speicher eines Mikroprozessors, wie der Speicher 30 in dem intelligenten Endgerät 24. Zu Zwecken der Veranschaulichung wurde das Adressenfeld mit einer Länge von fünf Bits gezeigt; es kann jedoch jede Länge verwendet werden, solange es mit der gesamten verfügbaren Wortlänge und mit den Bits der Information, die in dem Informationsfeld benötigt werden, kompatibel ist. In ähnlicher Weise wird das Informationsfeld gezeigt, als sei es acht Bit lang; es kann jedoch jede andere geeignete Länge, die mit der Gesamtlänge des Wortes kompatibel ist, verwendet werden.
• Der VI-Kanal ist der Alarm-, Vorsorge- und Übertragungskanal zwischen dem Steuerelement und den verschiedenen anderen Elementen des Systems. Das VI-Kanalformat ist für Nachrichtenübertragungen zwischen beiden Arten der Elemente geeignet; den intelligenten Elementen, wie dem Steuerelement, und den unintelligenten Elementen, die eine registerorientierte Steuerung aufweisen, wie die DS1-Endgeräte. Das beschriebene Format verwendet die Hälfte der Bandbreite zu Steuerzwecken, während die verbleibende Bandbreite für eine Daten- oder Informationsübertragung verwendet wird. Das Format des VI-Kanals ist vollkommen offen für andere Kanäle der seriellen Datenverbindung und deshalb stört es die normale Ton- oder Datenübertragung nicht.
• Das V-Bit zeigt an, daß die Information, die übertragen wird, gültig ist, während das I-Bit zum Unterbrechen für Informationen mit hoher Priorität verwendet wird. Wenn das V-Bit nicht gesetzt ist, wird der Inhalt des VI-Kanals ausrangiert und weder durch das intelligente Endgerät 24 noch durch das unintelligente DS1- Endgerät 34 verwendet. In ähnlicher Weise wird der Inhalt der VI-Kanals nicht beachtet, wenn ein Paritätsfehler existiert.
• Das I-Bit in dem VI-Kanal wird verwendet, wenn Mitteilungen zu einem intelligenten Endgerät gesandt werden, so daß der Mikroprozessor unterbrochen werden kann, um unmittelbar auf die Mitteilung, die gesandt wurde, zu reagieren.
• Das Schlüsselmerkmal der VI-Kanaleinrichtung ist, daß keine Folgeinformation durch das Empfangselement zurückgehalten werden muß, weil die Information immer mit den expliziten Adressen-Bits übertragen wird. In einem intelligenten Steuerelement wird ein spezieller Bereich des Speichers für jeden Kanal, der eine verteilte Steuerinformation trägt, geplant. Die Empfangslogik des Steuerelements kann nach dem Empfangen der Information leicht die Speicheradresse ableiten, in die die Information durch Verkettung einer Basisadresse, einer Kanalnummer, auf dem die Information empfangen wurde, und der Adressen-Bits, die mit der Information empfangen wurden, abgelegt werden sollte. Die empfangene Information wird in einem Speicher, wie 13 oder 30, mittels des direkten Speicherzugriffs (DMA) 14 bzw. 32 in einer Weise deponiert, daß sie vollkommen offen für den Prozessor ist, außer, wenn ein Unterbrechungs-Bit (I-Bit) gesetzt wird, so daß in dem Fall der Prozessor zum ersten geeigneten Zeitpunkt unterbrochen wird, um die Daten, die empfangen wurden, zu verarbeiten. Es ist anzumerken, daß die DMA-Einrichtung, auf die hier Bezug genommen wird, nicht das konventionelle DMA-Steuergerät ist, das in der Lage sein muß, Speichervorgänge mittels eingebetteter Speicheradressenzähler zu sequentieren. Die DMA Logik, die mit dieser Erfindung verwendet wird, ist in hohem Maße vereinfacht, in dem es keine eingebetteten Adressenzähler oder Statusspeicher erfordert. Deshalb ist es möglich, die DMA auf einer Mehrzahl von Kanälen billig und mit viel weniger physischem Platzbedarf auszuführen. Infolgedessen macht die vereinfachte Einrichtung der vorliegenden Erfindung sie insbesondere als eine Alternative zu konventionellen Lösungen attraktiv, die vervielfältigte Serienkommunikationsgeräte für verteilte Steuersysteme und DMA-Steuergeräte in verteilten Steuersystemen, mit einem zentralisierten Steuergerät und einer großen Anzahl von vervielfältigten Geräten betreffen.
• Zum Verständnis der detaillierteren Funktion der vorliegenden Erfindung wird auf Figur 1 Bezug genommen. Ein Mikroprozessor 12 erzeugt eine Anzahl von Mitteilungen für unterschiedliche Systemelemente. Diese Mitteilungen werden in VI-Kanälen in die serielle Datenverbindung 16 eingeführt, wobei jeder Kanal ein Wort enthält, wie in Figur 2 gezeigt, nämlich das Informationsfeld und ein Steuerfeld, das eine Adresse aufweist, und die V-, I- und P-Bits. Es wird berücksichtigt, daß die serielle Verbindung 16 mehrere VI-Kanälen in jedem Rahmen für das Übertragen der Steuerinformation aufweist. Der TSI 10 empfängt die VI-Kanäle von der Verbindung 16 und führt eine vorbereitende Funktion auf den VI-Kanälen zusammen mit den anderen Ton/Daten-Kanälen durch, indem er sie auf eine Mehrzahl von seriellen Datenverbindungen, wie 18, 20 und 22, in Übereinstimmung mit seinem vorher programmierten Kanalverbindungsplan verteilt. In einem oder mehreren VI-Kanälen können Informationen seriell auf dem Übertragungspfad 22a der seriellen Datenverbindung 22 gesendet werden, wobei das Logikelement 36 die Adresse decodiert und das Byt zu einem Register 38 in Übereinstimmung mit der Adresse, die in dem Wort auf dem VI-Kanal enthalten ist, hinführt. Wenn der VI-Kanal kein V-Bit gesetzt hat, wird das Element 36 das Wort nicht beachten und den VI-Kanal nicht akzeptieren. In der Senderichtung ist das I-Bit nicht notwendig, wenn man mit unintelligenten Systemelementen arbeitet, da das VI-Kanal Byt unmittelbar in ein Register geladen wird, wenn eine gültige Information angezeigt wird und die ASIC unmittelbar auf das Kommando reagiert.
• Wenn eine Mitteilung zu dem intelligenten Endgerät 24 gesandt wird, wird die Anpassungslogik 26 die Mitteilung nur akzeptieren, wenn das V-Bit in dem VI-Kanalwort gesetzt ist. Eine Mitteilung kann aus einer Mehrzahl von Abschnitten bestehen, die in dem Speicher 30 durch den Mikroprozessor 28 gesammelt werden. Vorzugsweise wird das I-Bit als letztes Zeichen jeden Abschnitts gesetzt, so daß der Prozessor 28 die Mitteilung nur handhaben wird, nachdem der gesamte Abschnitt verfügbar ist und nicht auf einer Zeichen-nach-Zeichen-Basis.
• Die Mitteilungen, die zum Mikroprozessor 12 zurückgesandt werden, erfordern, daß das I-Bit gesetzt ist, falls eine unmittelbare Reaktion durch den Mikroprozessor gewünscht wird. Mitteilungen, die auf den VI-Kanälen durch den Mikroprozessor 12 empfangen werden, werden zu den Schattenregistern, die sich in dem Speicher 13 befinden, gesandt, wo die Mitteilungen gespeichert werden, bis der Mikroprozessor nach seinem Bedarf das Register zum Empfang der gespeicherten Mitteilung abruft. Jedoch nach dem Empfang einer Mitteilung mit einem gesetzten I-Bit, wird der Mikroprozessor zu passender Zeit unterbrochen, um auf die Mitteilung zu reagieren.
• Die unterschiedlichen ASICs können Daten zum Zurücksenden zu dem Mikroprozessor 12 haben, und diese Daten sind in dem Ausgangsregister 42 geladen. Die Daten können sich auf unterschiedliche Signale für Zustandsbedingungen beziehen oder nur eine Reaktion auf eine empfangene Mitteilung sein, so daß der Mikroprozessor den Empfang seiner letzten Mitteilung bestätigt haben kann. Zähler werden mit Taktsignalen bereitgestellt, so daß eine Adresse erzeugt werden kann. Der Zähler stellt ein Freigabesignal während des passenden Zeitkanals, der mit dem VI-Kanal korrespondiert, bereit, so daß das Ausgangsregister 42 für eine bestimmte ASIC in die serielle Datenverbindung 22 gelesen werden kann, um die Rück- oder reflektierte Information in einem geeigneten Kanal und mit der geeigneten Adresse zu senden.
• Deshalb ist erkennbar, daß alle Kommunikationen zwischen Systemelementen durch die Verwendung des VI-Kanals bereitgestellt werden können. Solche Kommunikationen schließen Alarm-, Vorsorge- und Kommandofunktionen ein. Die VI-Kanaleinrichtung stellt ein Mittel zum Kommunizieren zwischen Systemelementen in einem verteilten Steuersystem bereit, wobei das Mittel keinen getrennt überlagerten Pfad zum Steuern benötigt. Die VI-Kanaleinrichtung ist vorteilhaft sowohl mit ROC- als auch mit MOC-Geräten und insbesondere mit jeder Kombination derartiger Geräte kompatibel. Die Steuerinformation wird offen zwischen den Systemelementen verteilt und stört die normale Ton- und Datenübertragung nicht.

Claims (10)

1. Elektronisches System des Typs, der mehrere funktionale Elemente aufweist und sowohl intelligente Elemente (12, 13, 14; 24) als auch unintelligente Elemente (34) umfaßt, die durch mindestens eine Zeitmultiplex-Datenverbindung (16, 18, 20, 22) zur Informationsübertragung zwischen den Elementen in Zeitkanälen der Datenverbindung verbunden sind, dadurch gekennzeichnet,

daß es Mittel zum Übertragen von Mitteilungen zwischen den Elementen in vorbestimmten Zeitkanälen der Datenverbindung (16, 18, 20, 22) umfaßt,

daß eines (12, 13, 14) der intelligenten Elemente (12, 13, 14; 24) geeignet ist, eine Steuermitteilung einschließlich Kommandodaten und Mitteilungsdaten zu erzeugen, die ein Unterbrechungs-Bit, ein Gültigkeits-Bit und eine Mehrzahl von Adressen-Bits einschließt,

daß jedes intelligente Element (12, 13, 14, 24) einen Mikroprozessor (12, 28) aufweist, der geeignet ist, mitteilungsorientierte Steuersignale zu empfangen,

daß jedes unintelligente Element (34) ein Register (38) aufweist, das geeignet ist, registerorientierte Steuersignale zu empfangen,

daß jedes adressierte Element (12, 13, 14; 24; 34) geeignet ist, die Mitteilung nur zu lesen, wenn ein Gültigkeits-Bit gesetzt ist und

daß adressierte intelligente Elemente (12, 13, 14; 24) geeignet sind, den Mikroprozessor (12, 28) zu unterbrechen, um die Mitteilung nur dann zu bearbeiten, wenn das Unterbrechungs-Bit gesetzt ist.

2. System, wie in Anspruch 1 beansprucht,

wobei das Element (12, 13, 14), das die Steuermitteilung erzeugt, geeignet ist, die Steuermitteilung in einen vorbestimmten Zeitkanal der Datenverbindung (16, 18, 20, 22) einzuführen,

wobei das unintelligente Element (34) geeignet ist, die Mitteilung von der Datenverbindung (16, 18, 20, 22) während des Zeitkanals und die Mitteilungssteuerdaten einschließlich der Adresse des Registers (38) oder eines Platzes in einem Speicher, der für das Empfangen der Mitteilung auf dem Empfangselement (34) bestimmt ist, zu lesen, und

wobei das empfangende Register (38) geeignet ist, das Lesen durchzuführen.

3. System, wie in Anspruch 2 beansprucht,

wobei die Datenverbindung eine Duplexdatenverbindung (16, 18, 20, 22) ist, die zwei Pfade zur Informationsübertragung in zwei Richtungen aufweist,

wobei das unintelligente Element (34) geeignet ist, eine Antwort zu erzeugen und die Antwort in einen vorbestimmten Zeitkanal des Pfades der Datenverbindung (20, 22) einzuführen, der die Information in eine entgegengesetzte Richtung gegenüber dem Pfad, von dem die Mitteilung gelesen wurde, überträgt, und

wobei das Element (12, 13, 14), das die Steuermitteilung erzeugt, geeignet ist, von der Datenverbindung während des vorbestimmten Zeitkanals, in den die Antwort eingeführt wurde, die Antwort zu lesen.

4. System ,wie in Anspruch 1 beansprucht,

wobei der Mikroprozessor (12) geeignet ist, das System zu steuern und mehrere Steuermitteilungen, die an andere Systemelemente (24, 34) adressiert sind, zu erzeugen.

5. System, wie in Anspruch 4 beansprucht,

wobei die serielle Datenverbindung eine serielle Duplexdatenverbindung (16, 18, 20, 22) ist, die getrennte Pfade zur Informationsübertragung zwischen den Elementen in entgegengesetzten Richtungen aufweist,

wobei die Elemente (24, 34), anders als das intelligente Steuerelement (12, 13, 14), geeignet sind, Rückmeldungen zu erzeugen und die Rückmeldungen in vorbestimmte Zeitkanäle des Datenverbindungspfades einzuführen, um Informationen zu dem intelligenten Steuerelement (12, 13, 14) zu übertragen und wobei das intelligente Steuerelement (12, 13, 14) geeignet ist, die Rückmeldungen zu lesen und die Rückmeldungen in einer Anzahl von Schattenregistern (13) zu speichern, die in dem intelligenten Steuerelement (12, 13, 14) enthalten sind.

6. System, wie in Anspruch 1 beansprucht,

wobei die Steuerdaten der Mitteilung weiterhin ein Paritäts-Bit einschließen.

7. System, wie in Anspruch 1 beansprucht,

wobei adressierte, unintelligente, registerorientierte Steuerelemente (34) geeignet sind, eine gelesene Mitteilung unmittelbar auszuführen.

8. Verteiltes Steuerübertragungssystem,

wobei ein Steuerelement (12, 13, 14) einen Mikroprozessor (12) zum Erzeugen von Systemsteuermitteilungen einschließt, die jede eine Mehrzahl von Adressen-Bits, ein Gültigkeits- Bit für die Mitteilung und ein Unterbrechungs-Bit enthalten;

wobei mindestens ein intelligentes Element (24) einen Mikroprozessor (28) und einen Speicher (30) einschließt und eine mitteilungsorientierte Steuerung aufweist;

wobei mindestens ein unintelligentes Element (34) ein Register (38) einschließt und eine registerorientierte Steuerung aufweist;

wobei mehrere serielle Zeitmultiplex-Datenverbindungen (16, 18, 20, 22) erste und zweite Enden aufweisen und jede der Verbindungen mit einem der Systemelemente an einem ersten Ende der Verbindung verbunden ist;

wobei Schaltmittel (10) mit den zweiten Enden der Verbindungen verbunden sind und die seriellen Zeitmultiplex-Datenverbindungen und die Schaltungsmittel (10) in Betrieb sind, um Informationen zwischen den Systemelementen in Zeitkanälen der seriellen Zeitmultiplex-Datenverbindungen zu übertragen;

wobei Mittel zum Übertragen von Steuermitteilungen von dem Steuerelement (12, 13, 14) an bestimmte Elemente und zum Übertragen von Rückmeldungen von den bestimmten der Elemente zum Steuerelement (12, 13, 14) in vorbestimmten Zeitkanälen der Datenverbindung bereitgestellt werden;

wobei eine Mehrzahl von Registern (13), die in dem Steuerelement (12, 13, 14) enthalten sind, geeignet sind, die Rückmeldungen zu speichern und der Mikroprozessor (12) geeignet ist, die Rückmeldungen in dem Register (13) routinemäßig zu bearbeiten;

wobei ein Register (38) in einem unintelligenten Element (34) oder ein Platz in einem Speicher (30) eines intelligenten Elements (24) durch die Adressen-Bits adressiert wird, und

wobei der Mikroprozessor (28, 12) in einem intelligenten Element (24) und in einem Steuerelement (12, 13, 14) geeignet ist, die Bearbeitung einer Mitteilung, die durch das Element empfangen wurde, zu unterbrechen, wenn die Mitteilung ein gesetztes Unterbrechungs-Bit aufweist.

9. System, wie in Anspruch 8 beansprucht,

wobei jede der seriellen Verbindungen zwei getrennte Pfade zur Informationsübertragung in entgegengesetzten Richtungen umfaßt und Mittel zum Übertragen der von dem Steuerelement auf einem Pfad gesendeten Mitteilungen und der zu dem Steuerelement auf dem anderen Pfad gesendeten Mitteilungen aufweist,

wobei andere als die Steuerelemente (24, 34) hinzugefügt werden, um Rückmeldungen zu erzeugen und die Rückmeldungen in vorbestimmte Zeitkanäle eines Pfades einzuführen, um Informationen zu den Steuerelementen (12, 13, 14) zu übertragen und

wobei das Steuerelement (12, 13, 14) geeignet ist, die Rückmeldungen zu lesen.

10. System, wie in den Ansprüchen 8 und 9 beansprucht,

wobei jede der Systemsteuermitteilungen weiterhin mehrere Kommandodaten-Bits und ein Paritäts-Bit einschließt, und

wobei das Gültigkeits-Bit für die Mitteilung, wenn es gesetzt ist, anzeigt, daß eine gültige Mitteilung gesendet wurde und daß der Zeitkanal nicht leer ist, und wobei das Unterbrechungs-Bit, wenn es gesetzt ist, anzeigt, daß eine dringende Mitteilung gesendet wurde und unmittelbar danach reagiert werden muß.