DE68924230T2 - Befehlscachespeicher mit flush-on-rei-steuerung. - Google Patents
Befehlscachespeicher mit flush-on-rei-steuerung.Info
- Publication number
- DE68924230T2 DE68924230T2 DE68924230T DE68924230T DE68924230T2 DE 68924230 T2 DE68924230 T2 DE 68924230T2 DE 68924230 T DE68924230 T DE 68924230T DE 68924230 T DE68924230 T DE 68924230T DE 68924230 T2 DE68924230 T2 DE 68924230T2
- Authority
- DE
- Germany
- Prior art keywords
- cache
- addresses
- instruction
- data
- instruction cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 34
- 238000013519 translation Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf den Bereich der digitalen Computer und ihre Architektur. Insbesondere bezieht sie sich auf Cache-Speicher, die in Computersystemen benutzt werden.
- Manche Zentraleinheiten (CPUS) mit hohen Betriebsgeschwindigkeiten erfordern Speichereinrichtungen mit extrem schnellen Zugriffs- und Abfrageeigenschaften. Speicher, die diese Anforderungen erfüllen, schließen Direktzugriffsspeicher (RAMS) mit kleiner Speicherkapazität, äußerst schnellem Zugriff und Wiederauffinden ein, die allgemein als Cache-Speicher bekannt sind. Die Cache-Speicher werden benutzt, um Daten und Befehle zu speichern, welche die CPU direkt anfordert. Ein größerer Hauptspeicher speichert den übrigen Teil der gerade laufenden Programme und liefert sowohl an die CPU als auch an die Cache-Speicher Daten und Befehle, welche in den kleinen Cache-Speichern nicht gespeichert werden können. Dieses System der Speicherhierarchie, bei dem die schnellsten Speicher sehr eng mit der CPU verbunden sind, hat Computersysteme ermöglicht, sehr hohe Arbeitsgeschwindigkeiten zu erreichen.
- Eine bekannte Realisierung von Cache-Speichern benutzt zwei getrennte Cache-Speicher, einen Daten-Cache-Speicher und einen Befehls-Cache-Speicher, zum Unterstützen von CPU-Operationen, einen Cache-Speicher zum Unterstützen der Datenoperation und den anderen zum Unterstützen der Befehlsoperation. Diese Einteilung erhöht die Arbeitsgeschwindigkeit des Computers, aber steigert die Möglichkeit, daß Daten in dem Daten-Cache-Speicher ausgetauscht oder erneuert werden, während sie auch in dem Befehls-Cache-Speicher enthalten sind. Dies kann dazu führen, daß falsche Befehle ausgeführt werden. Der Ausdruck "falsche" ("improper") wird benutzt, um Befehle zu kennzeichnen, die nicht aktualisiert worden sind.
- Es ist eine Aufgabe dieser Erfindung, Synchronität zwischen den Inhalten von getrennten Daten- und Befehls-Cache-Speichern mit einem minimalen Löschaufwand bei jedem der Cache-Speicher zu gewährleisten.
- Diese Aufgaben sowie andere werden durch die vorliegende Erfindung, wie in den Ansprüchen 1 und 3 beansprucht, erfüllt, wobei ein Speichern der Adressen, die in dem Befehls-Cache-Speicher enthalten sind, beibehalten wird. Wenn Daten in den Daten-Cache-Speicher geschrieben werden, wird ein Vergleich zwischen den Inhalten der gespeicherten Adressen und den neuen Daten durchgeführt. Wenn Übereinstimmung herrscht, wird beim nächsten Mal, wenn ein "Zurück-von-der-Ausnahmeoder-Unterbrechung" (Return-from-Exception-or-Interrupt) genannter Befehl ausgeführt wird (REI), der Befehls-Cache-Speicher gelöscht. Auf diese Weise wird der Befehls-Cache-Speicher nur geleert, wenn die Wahrscheinlichkeit besteht, daß ein alter Befehl ausgeführt werden würde. Vorteilhafterweise benutzt die vorliegende Erfindung einen Befehl, welcher in dem System schon existiert.
- Diese und andere Aufgaben und Vorteile der Erfindung werden aus der folgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen klarer werden:
- Fig. 1 zeigt ein Blockdiagramm eines Computersystems, welches die vorliegende Erfindung benutzt; und
- Fig. 2 ist ein Blockdiagramm einer Cache-Speichereinheit des Computersystems von Fig. 1.
- Die gesamte Betriebsumgebung der vorliegenden Erfindung wird in Fig. 1 gezeigt, wo ein Mehrprozessor-Computersystem 1 dargestellt wird. Eine Vielzahl von Prozessoreinheiten, in diesem Ausführungsbeispiel vier, die jeweils mit 10, 12, 14 und 16 numeriert werden, sind mit, mit 20, 22, 24 und 26 numerierten Cache- Speichereinheiten verbunden. Die Cache-Speichereinheiten 20, 22, 24 und 26 empfangen und übertragen Daten zu einem Hauptspeicher 30. Schließlich empfängt und überträgt der Hauptspeicher 30 Daten über den Ein-/Ausgabebus 40 zu verschiedenen Ein-/Ausgabegeräten (nicht gezeigt).
- Eine einzelne Cache-Speichereinheit wird in Hinsicht auf ihre Funktionsteile beschrieben, wie in Fig. 2 zu sehen ist. Hier wird eine Cache-Speichereinheit 20 in Befehls-Cache-Speicher 50, Daten-Cache-Speicher 60, Übersetzungspuffer 70, Hintergrund-Tabelle (backmap) 80, Speicherbus-Schnittstelle 90, Puffer-Cache-Speicher 100 und I-Cache-PA-Merker-Speicher 110 aufgeteilt. Es ist hier anzumerken, daß diese Komponenten nicht in einer einzigen monolitischen Einheit enthalten sein müssen. Die Komponenten können sich eher in einer Vielzahl von Modulen und Leiterplatten befinden. Da ihre Funktionen jedoch untereinander so eng zusammenhängend sind, werden sie in der Beschreibung als Einheit behandelt.
- Der Daten-Cache-Speicher 60 ist ein 4 kByte-, direkt zugeordneter, virtuell adressierter Cache-Speicher und wird zum Lesen und Schreiben von Datenfluß- Daten benutzt. Seine Zugriffszeit ist nach der Art von einem Zyklus.
- Der Befehls-Cache-Speicher 50 ist auch ein 4 kByte-, direkt zugeordneter, virtuell adressierter Cache-Speicher mit virtuellen Adreß-Merkern. Er wird benutzt, um Befehle abzu rufen, die in den Befehlsfluß eingefügt werden, und hat eine 1-Zyklus- Zugriffszeit.
- Sowohl der Befehls-Cache-Speicher 50 als auch der Daten-Cache-Speicher 60 sind mit dem Übersetzungspuffer 70 verbunden. Der Übersetzungspuffer 70 ist direkt zugeordnet und enthält 4k-Eingänge, die gleich zwischen Prozeß- und Systembereich aufgeteilt sind. Er wird benutzt, um virtuelle Adressen in physikalische Adressen für alle Daten-Cache-Speicher-Verweise und für die Befehls-Cache-Speicher- Fehler zu übersetzen. Er speichert auch physikalische Merker für alle Befehls-Cache- Speicher-Einträge.
- Mit dem Übersetzungspuffer 70 ist der Puffer-Cache-Speicher 100 verbunden. Der Puffer-Cache-Speicher 100 ist 1 MByte groß, direkt zugeordnet und mit einer Zugriffszeit von 4 Zyklen physikalisch adressiert. Der Puffer-Cache-Speicher 100 ist viel größer als der Befehls-Cache-Speicher 50 oder der Daten-Cache-Speicher 60, und das System ist so eingerichtet, daß die Inhalte der zwei kleineren Cache-Speicher immer genau eine Teilmenge des größeren sind. Somit muß, wenn ein Ungültigmachen oder eine andere Anforderung von der Speicherbus-Schnittstelle 90 empfangen wird, wenn die Daten oder Befehle in dem Puffer-Cache-Speicher 100 nicht gefunden werden können, nicht nach ihrem Vorhandensein entweder in den Befehls- oder Daten-Cache-Speichern 50, 60 gesucht werden.
- Die Hintergrund-Tabelle 80 ist auch mit dem Übersetzungspuffer 70 verbunden und wird benutzt, um Synonyme in dem Daten-Cache-Speicher zu verhindern. Die Definition von "Synonyme" bedeutet in diesem Zusammenhang zwei virtuelle Adressen, welche die gleiche physikalische Adresse haben.
- Befehle tendieren dazu, aufeinanderfolgend benutzt zu werden. Mit anderen Worten, wenn der erste Befehl in einem langen Programm benutzt wird, ist es sehr wahrscheinlich, daß der nächste Befehl in dem Programm auch angefordert wird. Folglich werden Befehle gewöhnlich vorher abgerufen und für die Benutzung durch die CPU in eine Hauptleitung geschickt.
- Bei zwei Cache-Speichern besteht die Möglichkeit, daß die gleichen Daten in beiden Cache-Speichern erscheinen und ein Schreiben in den Daten-Cache- Speicher 60 stattfindet, das diese Daten verändert. Bei diesem Zustand könnten versehentlich falsche Daten verarbeitet werden. Die neuen Daten an den Daten-Cache- Speicher 60 zu senden und gleichzeitig den Befehls-Cache-Speicher 50 mit diesen Daten zu aktualisieren, ist nicht praktisch, da es die Betriebsgeschwindigkeit des Systems zu sehr verlangsamen würde und auch in Hinsicht auf die Hardware kostspielig wäre.
- Es wurde erwogen, den Befehls-Cache-Speicher 50 zu räumen, sooft ein Schreiben in den Daten-Cache-Speicher 60 stattfindet und die gleichen Daten in dem Daten-Cache-Speicher vorlagen. Ein bekannter Mikrocode-Befehl, der schon in Gebrauch ist, wird Zurück-von-der-Ausnahme-oder-Unterbrechung (REI) genannt, der die Eigenschaft hat, den Befehlefluß und den Befehleflußverkehr durch Leeren der Pipeline von Befehlen, die schon aus dem Befehls-Cache-Speicher genommen worden sind, zu synchronisieren. Dieser Befehl wird in dem "Vax Architecture Handbook", 1986, Seiten 9 - 56 beschrieben, die hier durch Verweis einbezogen werden. Durch die Forderung, daß ein REI nach einem Schreiben in den Daten-Cache- Speicher und vor der Ausführung des modifizierten Befehleflusses durchgeführt wird, wird sichergestellt, daß keine alten Befehle ausgeführt werden. Durch Räumen des Befehls-Cache-Speichers 50 (zusammen mit der Pipeline) auf einen REI-Befehl hin wird die Möglichkeit der Ausführung von falschen Befehlen vollständig beseitigt. Jedoch würde dieses Verfahren dazu führen, daß der Befehls-Cache-Speicher 50 zu oft geräumt würde, sogar dann, wenn eine solche Aktion nicht wirklich nötig war, und dadurch das System verlangsamen.
- Um die Anzahl des Räumens des Befehls-Cache-Speichers 50 auf ein Minimum zu verringern, aber die korrekten Daten noch beizubehalten, stellt die vorliegende Erfindung einen Merker-Speicher 110 für physikalische Adressen für jeden Datenblock bereit, der in dem Befehls-Cache-Speicher 50 enthalten ist. Der Merker- Speicher 110 ist mit dem Übersetzungspuffer 70 verbunden. Die Merker zeigen alle physikalischen Adressen der Daten in dem Befehls-Cache-Speicher 50 an.
- Wenn die Daten in dem Datenfluß untergebracht sind, wird ihr physikalischer Adressenmerker mit dem Merkerspeicher in dem Übersetzungspuffer 70 verglichen. Wenn eine Übereinstimmung auftritt, zeigt dies an, daß die Daten, die in einer der darauf bezogenen Adressen enthalten sind, durch den Befehls-Cache-Speicher 50 ausgetauscht oder durch neue Daten überschrieben worden sind. Das Auftreten einer Übereinstimmung setzt ein Hardware-Bit, das I-Cache-Speicher-Räumung-ein-REI- Merker 120 (I-CACHE-FLUSH-ON-REI flag 120) genannt wird. Wenn dieser Merker gesetzt ist, zeigt dies an, daß beim nächsten Mal ein REI-Befehl ausgeführt wird und der Befehls-Cache-Speicher 50 geräumt werden sollte. Wenn der Merker nicht gesetzt wird, wenn ein REI ausgeführt wird, wird der Befehls-Cache-Speicher 50 nicht geräumt. Auf diese Weise wird der Cache-Speicher nur dann geräumt, wenn die Inhalte des Befehls-Cache-Speichers 50 tatsächlich geändert werden. Es sollte daran erinnert werden, daß der Vorgriff-/Pipeline-Verkehr (look-ahead/pipeline traffic) in dem Befehlsfluß auch durch den REI-Befehl gelöscht wird, wodurch sichergestellt wird, daß zwischen dem Befehls-Cache-Speicher und dem Daten-Cache-Speicher Synchronismus besteht. Schließlich wird auch das I-Cache-Speicher-Räumung-ein- REI-Bit gelöscht, wenn der Befehls-Cache-Speicher 50 geräumt wird, wobei das nächste Auftreten der gleichen Situation berücksichtigt wird. In einem alternativen Ausführungsbeispiel wird jeder Block im Befehls-Cache- Speicher 50 einen eigenen und unterschiedlichen I-Cache-Speicher-Räumung-ein- REI-Merker 120 haben. In diesem Ausführungsbeispiel wird, wenn ein Schreiben vorkommt, die Adresse des Schreibens mit allen Adressen der Datenblöcke in dem Befehls-Cache-Speicher 50 verglichen werden. Wenn eine Übereinstimmung vorkommt, wird der Merker für diesen betreffenden Adressenblock gesetzt.
- Sooft jedoch ein Befehls-Cache-Speicher-Block ersetzt oder modifiziert wird, kann der entsprechende Merker, wenn er gesetzt ist, gelöscht werden, da der Befehls-Cache-Speicher den Block, der sich geändert hat, nicht länger enthalten wird.
- In diesem Fall ist es möglich, daß ein Merker für einen bestimmten Block gesetzt werden könnte, der bestimmte "angemerkte" (flagged) Block könnte dann ersetzt oder geändert werden, um so den Merker zu löschen, da der Befehls-Cache-Speicher den geänderten Block nicht enthalten würde, und, wenn ein weiterer REI-Befehl aufgetreten ist, würden keine Merker gesetzt werden, und so würde der Befehls-Cache- Speicher nicht geräumt werden. Diese Möglichkeit erhöht den Systemaufwand durch Anforderung zusätzlicher Merker für jeden einzelnen Datenblock, der in dem Befehls- Cache-Speicher gespeichert ist. Jedoch wird dieser Nachteil durch Verringerung der Anzahl der Befehls-Cache-Speicher-Räumungen ausgeglichen.
- Zwei weitere Alternativen sind mit diesem Lösungsweg möglich. Erstens, wenn ein REI-Befehl ausgeführt wird und irgendein Merker gesetzt ist, kann der ganze Befehls-Cache-Speicher geräumt werden. Zweitens, nur die Blocks, die einen Merker gesetzt haben, könnten geräumt werden, wobei der Rest der Blocks unberührt gelassen wird.
- Die vorliegende Erfindung verringert die Anzahl der Befehls-Cache-Speicher- Räumungen um einen sehr hohen Prozentsatz im Vergleich zu den anderen erwähnten Verfahren, wobei die Arbeitsgeschwindigkeit des Systems bedeutend erhöht wird. In Versuchen ist das gesamte Vorkommen von Befehls-Cache-Speicher-Räumungen durch Verwendung der vorliegenden Erfindung um 99 % verringert worden.
Claims (3)
1. Verfahren zum Synchronisieren von Daten und Befehlen in einem Computer,
der folgendes aufweist:
einen Übersetzungspuffer;
einen direkt zugeordneten und virtuell adressierten Befehls-Cache-Speicher
und ein direkt zugeordneter und virtuell adressierter Daten-Cache-Speicher, wobei
der Befehls-Cache-Speicher und der Daten-Cache-Speicher virtuelle Adressen-
Merker enthalten und mit dem Übersetzungspuffer verbunden sind, und
ein Zurück-von-der-Ausnahme-des-Unterbrechungsbefehls;
wobei das Verfahren durch die Schritte gekennzeichnet ist:
Speicherung von Adressen in einem Merker-Speicher von jedem Block, der in
dem Befehls-Cache-Speicher enthalten ist;
Vergleichen der gespeicherten Adressen mit den Adressen der Daten, die in
den Daten-Cache-Speicher geschrieben worden sind;
Setzen eines Anzeigers, wenn bei dem Vergleichsschritt eine
Übereinstimmung der Adressen festgestellt wurde; und
Löschen des Befehls-Cache-Speichers, wenn der Anzeiger gesetzt wurde und
während der Ausführung des Zurück-von-der-Ausnahme-oder-Unterbrechung.
2. Verfahren nach Anspruch 1, wobei der Anzeiger einen Merker für jeden in dem
Befehls-Cache-Speicher enthaltenen Block beinhaltet, und wobei der Schritt des
Löschens des Befehls-Cache-Speichers das Löschen einzelner Blocks entsprechend
der Merker für die einzelnen Blocks beinhaltet.
3. Vorrichtung zum Sicherstellen von Synchronismus zwischen zumindest zwei
Cache-Speichern eines Computers, wobei die Cache-Speicher direkt zugeordnet und
virtuell adressiert sind, virtuelle Adreß-Merker haben und mit der Einrichtung zum
Übersetzen virtueller Adressen in physikalische Adressen für die Cache-Speicher
verbunden sind, wobei die Vorrichtung eine Einrichtung zur Rückkehr von
Ausnahmen oder Unterbrechungen hat;
wobei die Vorrichtung gekennzeichnet ist durch;
eine Einrichtung zum Speichern von auf die Cache-Speicher bezogenen
Adressen;
eine Einrichtung zum Vergleichen von Adressen in der Speichereinrichtung mit
Adressen in mindestens einem der Cache-Speicher, an die Informationen
geschrieben werden;
eine Einrichtung zum Setzen eines Merkers, wenn eine Übereinstimmung der
Adressen auftritt; und
eine Einrichtung zum Löschen der Cache-Speicher, wenn der Merker gesetzt
wird und die Einrichtung zur Rückkehr von einer Ausnahme oder Unterbrechung
zurückgekehrt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17672888A | 1988-04-01 | 1988-04-01 | |
PCT/US1989/001311 WO1989009442A1 (en) | 1988-04-01 | 1989-03-30 | Instruction cache flush-on-rei control |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68924230D1 DE68924230D1 (de) | 1995-10-19 |
DE68924230T2 true DE68924230T2 (de) | 1996-05-15 |
Family
ID=22645592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68924230T Expired - Fee Related DE68924230T2 (de) | 1988-04-01 | 1989-03-30 | Befehlscachespeicher mit flush-on-rei-steuerung. |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0362366B1 (de) |
JP (1) | JP2700147B2 (de) |
CA (1) | CA1315004C (de) |
DE (1) | DE68924230T2 (de) |
WO (1) | WO1989009442A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640526A (en) * | 1994-12-21 | 1997-06-17 | International Business Machines Corporation | Superscaler instruction pipeline having boundary indentification logic for variable length instructions |
US7523260B2 (en) | 2005-12-22 | 2009-04-21 | International Business Machines Corporation | Propagating data using mirrored lock caches |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3979726A (en) * | 1974-04-10 | 1976-09-07 | Honeywell Information Systems, Inc. | Apparatus for selectively clearing a cache store in a processor having segmentation and paging |
US4208716A (en) * | 1978-12-11 | 1980-06-17 | Honeywell Information Systems Inc. | Cache arrangement for performing simultaneous read/write operations |
US4426682A (en) * | 1981-05-22 | 1984-01-17 | Harris Corporation | Fast cache flush mechanism |
US4701844A (en) * | 1984-03-30 | 1987-10-20 | Motorola Computer Systems, Inc. | Dual cache for independent prefetch and execution units |
EP0156307A3 (de) * | 1984-03-30 | 1988-04-20 | Four-Phase Systems Inc. | Pipeline-Prozessor mit Doppelcachespeichern |
-
1989
- 1989-03-30 DE DE68924230T patent/DE68924230T2/de not_active Expired - Fee Related
- 1989-03-30 WO PCT/US1989/001311 patent/WO1989009442A1/en active IP Right Grant
- 1989-03-30 JP JP1504732A patent/JP2700147B2/ja not_active Expired - Lifetime
- 1989-03-30 EP EP89904977A patent/EP0362366B1/de not_active Expired - Lifetime
- 1989-03-31 CA CA000595323A patent/CA1315004C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02500311A (ja) | 1990-02-01 |
JP2700147B2 (ja) | 1998-01-19 |
CA1315004C (en) | 1993-03-23 |
EP0362366A1 (de) | 1990-04-11 |
DE68924230D1 (de) | 1995-10-19 |
WO1989009442A1 (en) | 1989-10-05 |
EP0362366B1 (de) | 1995-09-13 |
EP0362366A4 (en) | 1991-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68924306T2 (de) | Mehrprozessorrechneranordnungen mit gemeinsamem Speicher und privaten Cache-Speichern. | |
DE69616465T2 (de) | Cachespeicher mit Datenvorausladung | |
DE68924206T2 (de) | Verfahren und Einrichtung zum Filtern von Ungültigkeitserklärungsanforderungen. | |
DE3588009T2 (de) | Vorrichtung und Verfahren zum Rekonfigurieren eines Speichers in einer Datenverarbeitungsanordnung. | |
DE69518676T2 (de) | Cache-Speicheranordnung für einen Speicher | |
DE69029173T2 (de) | Mikroprozessor | |
DE69616223T2 (de) | Datenstromvorausladepufferspeicher mit Datenstromfilters | |
DE69027253T2 (de) | Multiprozessor-Cachespeichersystem | |
EP0013737B1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE69721590T2 (de) | Ein bereichsbasiertes seiten-table-walk-bit verwendendes verfahren sowie vorrichtung | |
DE3151745C2 (de) | ||
DE69514165T2 (de) | Mehrstufige Cache-Speicheranordnung | |
DE69434728T2 (de) | Synchronisationssystem und verfahren in einem datencachesystem mit aufgeteiltem pegel | |
DE3750107T2 (de) | Cachespeicherkohärenzsteuerung mit einem Speicher, der ein laufendes Lesen anzeigt. | |
DE69637294T2 (de) | Mikro-tlb mit parallelem zugriff zum beschleunigen der adressübersetzung | |
DE69327387T2 (de) | An einen paketvermittelten Bus gekoppelte Nachschreibsteuerungsschaltung für eine Cachespeichersteuerungsschaltung | |
DE69432133T2 (de) | Datenprozessor mit Cache-Speicher | |
DE69708188T2 (de) | Speichersteuerungseinheit | |
DE69128741T2 (de) | Mehrstufiger Befehlscachespeicher und Verwendungsverfahren dafür | |
DE3687307T2 (de) | Computeranordnungen mit cache-speichern. | |
DE4410060B4 (de) | Übersetzungsvorrichtung zum Umsetzen einer virtuellen Speicheradresse in eine physikalische Speicheradresse | |
DE69025658T2 (de) | Verfahren zur Verbesserung der Leistung eines mehrstufigen Cachespeichers durch erzwungene Fehlgriffe | |
DE112006003453T5 (de) | Per-Satz-Relaxation der Cache-Inklusion | |
DE3852695T2 (de) | Multiprozessorsystem mit mehreren Speichern. | |
DE10219623A1 (de) | System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |