DE60219566T2

DE60219566T2 - Verfahren zur Synchronisierung parallel optischer Verbindungen zwischen Kommunkationskomponenten

Info

Publication number: DE60219566T2
Application number: DE2002619566
Authority: DE
Inventors: William Stittsville Schaller; Derrick Nepean Nagy; Brian Ottawa Campbell
Original assignee: Alcatel Canada Inc
Current assignee: Nokia Canada Inc
Priority date: 2001-09-27
Filing date: 2002-09-20
Publication date: 2008-01-03
Anticipated expiration: 2022-09-21
Also published as: EP1298833A3; EP1298833B1; DE60219566D1; EP1298833A2

Description

Die Erfindung betrifft ein Verfahren zum Synchronisieren paralleler optischer Verbindungen zwischen Kommunikationskomponenten, wie Komponenten einer Routing-Schaltplattform.
Viele Schalt- oder Router-Produkte nutzen mehrfache Datenverbindungskabel oder Faserverbindungen, die typischerweise Hochgeschwindigkeitsverbindungen zwischen Abteilungen (HISLs) genannt werden. Solche können Gigabit- und Terabit-Bandbreitenkapazitäten zwischen verschiedenen Komponenten in einer Kommunikationseinrichtung bereitstellen. An einer Routing-Schaltplattform kann beispielsweise eine HISL verwendet werden, um eine Schnittstellenkarte oder eine Leitungskartenschaltung mit einer Schaltstruktur zu verbinden.
Im Interesse des Verbindungsdurchsatzes können diese HISLs parallele optische Schnittstellen (PAROLI) einsetzen und vielleicht keinen Overhead für die Rahmenbildung verwenden. Eine solche Rahmenbildung ist im Allgemeinen für die Verbindungssynchronisation, die herkömmliche Verfahren verwendet, erforderlich. Außerdem erfordern diese Leitungen sowie entsprechende Schaltungen und Puffer an jedem Ende eine geeignete Synchronisation im Hinblick auf einander, da PAROLI-Schnittstellen eine Vielzahl paralleler Leitungen umfassen.
Die gegenwärtig verfügbaren Verfahren zur Verbindungssynchronisation sind entweder auf eine Rahmenbildung angewiesen oder können vielleicht keine zufriedenstellende HISL-Verbindungsausrichtung der Datensegmente bereitstellen, die auf der PAROLI-Verbindung getragen werden. Auch verhindern bekannte Lösungen aus dem Stand der Technik nicht, dass Zellen über die HISL gesendet werden, bevor sie vollständig synchronisiert ist, was zu einer fehlerhaften Leistung führt.
Somit gibt es einen Bedarf für ein Verfahren zum Synchronisieren von PAROLI-Verbindungen zwischen Komponenten einer Kommunikationseinrichtung, das zuverlässiger und robuster als Verfahren ist, die im Stand der Technik verfügbar sind.
Die WO 0070827 offenbart eine Ethernet-Architektur, die die Übertragung von Daten ermöglicht, indem einzelne Rahmen über eine Vielzahl von logischen Kanälen abgezogen werden, wodurch der Betrieb bei im Wesentlichen der Summe der einzelnen Kanalraten gestattet wird. Ein Verteiler in einer Netzschnittstelle einer Sendeeinheit verteilt Rahmen-Bytes in Round-Robin-Art auf eine Vielzahl von Kanälen. Jeder Minirahmen wird separat zu einem Rahmen gemacht und für die Übertragung über seinen Kanal codiert. Die Netzschnittstelle einer Empfangseinheit beinhaltet einen Sammler zum Sammeln mehrfacher Minirahmen und Wiederaufbauen des Bytestroms des Rahmens. Die ersten und letzten Bytes jedes Rahmens und Minirahmens sind zur leichten Erkennung markiert. Für die Übertragung während Lücken zwischen Rahmen können mehrfache eindeutige Frei-Symbole eingesetzt werden, um die Synchronisation des Sammlers für die mehrfachen Kanäle zu erleichtern und/oder eine Fehlererfassung zu verbessern. Es wird ein maximaler Kanal-Bitversatz spezifiziert, und jeder Kanal kann mit einer Elastizität proportional zum maximalen Versatz gepuffert werden, so das eine Ausbreitungsverzögerung zwischen Kanälen angetroffen werden kann, ohne dass die Kommunikationen unterbrochen werden.
Die EP 0727892 offenbart ein Prüfverfahren. Zum Prüfen der Verarbeitung einer Verarbeitungseinheit für Datenrahmen (FPU), die im normalen Arbeitsmodus die Eingangsdatenrahmen verarbeitet, die auf einen Datenrahmeneingang (FI) davon gegeben werden, wird die Verarbeitungseinheit für Datenrahmen (FPU) in einen Prüfmodus gebracht. Deshalb wird ein aktives Prüfsignal auf einen Kontrolleingang für den Testmodus (TCI) dieser Verarbeitungseinheit für Datenrahmen (FPU) gegeben. Wenn sie in den Prüfmodus gebracht wurde, haben die Rahmenzähler der Verarbeitungseinheit für Datenrahmen (FPU) niedrigere Grenzen und es werden Prüfdatenrahmen mit geringeren Abmessungen als die Eingangsdatenrahmen auf den Datenrahmeneingang (FI) gegeben.
Die EP 0323000 offenbart eine optische Rückwandplatine zur Verwendung in einem Schaltsystem oder Computer zum Verbinden einer Vielzahl von zugehörigen Schaltungsmodulen untereinander. Die Rückwandplatine umfasst einen Umschalter, der mit jedem der zugehörigen Schaltungsmodule durch ein separates Vielfaserband verbunden ist, wobei jedes Band eine Vielzahl von Übertragungs- und Empfangsglasfasern und eine Glasfaser zum Bereitstellen von gleichzeitigen Synchronisationssignalen für jedes der zugehörigen Schaltungsmodule beinhaltet. Der Umschalter beinhaltet einen Schaltblock zum Koppeln paralleler optischer Signale, die von der Vielzahl von Empfangsglasfasern in jedem Vielfaserband empfangen werden, die von einem Sendemodul übertragen werden, an die Übertragungsfasern jedes der Vielfaserbänder für eine Übertragung an alle Module, die mit der optischen Rückwandplatine verbunden sind. Der Umschalter beinhaltet auch einen Timing-Erzeugungsblock, der ein optisches Timing-Signal erzeugt, das simultan auf die separaten optischen Fasern in jedem der Vielfaserbänder verteilt wird, um alle der zugehörigen Module gleichzeitig zu synchronisieren. Jedes der zugehörigen Module ist über das separate zugehörige optische Vielfaserband mit der Rückwandplatine verbunden und beinhaltet einen Schnittstellenlogikblock zum Anschließen einer zugehörigen Nutzerschaltung an die optische Rückwandplatine und eine Einrichtung, um dem Modul zu gestatten, um Zugang zur optischen Rückwandplatine zu kämpfen.
Die US 5629983 offenbart einen Codierteil einer Übertragungsseite, die N Serien von Eingangsdaten in N + 1 Serien von Übertragungsdaten codiert, so dass jede der N + 1 Serien von Übertragungsdaten Rahmen aufweist und die gleichen Übertragungsraten aufweist, wie die der Eingangsdaten. Beispielsweise schiebt eine im Codierteil enthaltene Bitübertragungseinheit i-te Bits der Serie i in die zusätzliche Serie N + 1, wobei i = 1 bis N, und fügt eine Einfügungseinheit für Komplementbits Komplemente eines (N + 1)-ten Bits der Serie 1 und (j – 1)-te Bits der Serie j in eine erste Bitposition der Serie 1 bzw. j-te Bitpositionen der Serie j ein, wobei j = 2 bis N. Eine Einfügeeinheit für Rahmensignale wechselt Rahmensignale in den Serien N + 1 ab. Durch diesen einfachen Aufbau ist BSI sichergestellt.
.2 Die DS ( WO9702687 ) offenbart ein System und ein Verfahren zum Regulieren des Zellenübertragungstimings und zum Wiederaufbauen einer Neusynchronisation in einem Telekommunikationssystem mit Paketvermittlung. Eine oder mehrere Markierungszellen, Muster für Leerzellenpositionen (ECP) genannt, werden zwischen und in eine Folge von Datenzellen gesetzt. Jedes ECP-Muster umfasst eine Bitfolge, die von einer Datenzelle leicht unterscheidbar ist, die aber die Fähigkeit hat, in einem abgehenden Übertragungszeitschlitz eine Standarddatenzelle zu ersetzen. Die Datenzellen und ECP-Muster werden in einen elastischen Puffer, wie ein FIFO, gegeben, um zu gestatten, dass die Zellenerzeugung von der Zellenübertragung relativ unabhängig gemacht wird. Dieses Verfahren und System gestattet außerdem einem Zellensender, jedes Mal, wenn er ein ECP-Muster entdeckt, die Synchronisation wiederaufzubauen. Ein Zellengenerator gibt Datenzellen und ECP-Muster in einen Puffer. Ein Zellensender ruft die Datenzellen und ECP-Muster aus dem Puffer ab und überträgt die Datenzellen nach einer Zeitverzögerung, die von der Anzahl und dem Inhalt der ECP-Muster abhängt, die dieser Datenzelle direkt vorhergehen.
In einem Aspekt der Erfindung wird ein Verfahren zum Synchronisieren eines rahmenlosen Datenstroms über parallele optische Verbindungen zwischen ersten und zweiten Kommunikationskomponenten bereitgestellt, wobei jede erste und zweite Kommunikationskomponente einen optischen Laser zum Übertragen von Lasersignalen über die optischen Verbindungen an die andere beinhaltet, wobei jede erste und zweite Kommunikationskomponente optische Sensoren zum Empfangen der übertragenen Lasersignale beinhaltet, wobei das Verfahren die Schritte umfasst:

(a) Initialisieren jeder der ersten und zweiten Kommunikationskomponenten;
(b) Aktivieren der optischen Laser und optischen Sensoren und Austauschen von Frei-Paketen zwischen den ersten und zweiten Kommunikationspaketen, um einen Datenweg über die optischen Verbindungen aufzubauen;
(c) Austauschen von Prüfdatenpaketen über den in Schritt (b) aufgebauten Datenweg, um den Anschluss aller optischen Verbindungen zu verifizieren; und
(d) bei Verifikation des Anschlusses der optischen Verbindungen in Schritt (c) Ermöglichen des Datenstroms zwischen den ersten und zweiten Kommunikationskomponenten;

In einer Ausführungsform umfasst Schritt (a) des Verfahrens:

(i) Löschen des FIFO, das durch ein Zurücksetzen der Einrichtung ausgeführt wird, und Eingeben von Warteschlangen der ersten und zweiten Kommunikationskomponenten;
(ii) Aktivieren der optischen Laser der optischen Sensoren; und
(iii) Sperren von Serien-Parallel-Umsetzerschaltungen, die an die optischen Verbindungen wirksam angeschlossen sind. In einer weiteren Ausführungsform umfasst Schritt (b) des Verfahrens:
(iv) Aktivieren des optischen Lasers in der ersten Kommunikationseinrichtung und Übertragen von Frei-Pakete umfassenden Lasersignalen zur zweiten Kommunikationseinrichtung;
(v) Aktivieren des optischen Sensors in der ersten Kommunikationseinrichtung;
(v) Aktivieren des optischen Sensors in der zweiten Kommunikationseinrichtung;
(vii) Erfassen von Frei-Paketen in der zweiten Kommunikationseinrichtung;
(viii) Löschen jeglicher Warteschlangen in der zweiten Kommunikationseinrichtung und erfassen von Frei-Paketen, die von der ersten Kommunikationseinrichtung her empfangen werden;
(ix) bei Erfassen der Frei-Pakete von der ersten Kommunikationseinrichtung her in Schritt (vii) Aktivieren des optischen Lasers in der zweiten Kommunikationseinrichtung und Übertragen von Lasersignalen, die Antwort-Frei-Pakete umfassen, zur ersten Kommunikationseinrichtung; und
(x) Erfassen der Antwort-Frei-Pakete von der zweiten Kommunikationseinrichtung her unter Verwendung des optischen Sensors in der ersten Kommunikationseinrichtung.

In einer weiteren Ausführungsform umfasst Schritt (c) des Verfahrens:

(xi) Erzeugen von Prüfdatenpaketen in der ersten Kommunikationseinrichtung und Übertragen der Prüfdatenpakete über den Datenweg zur zweiten Kommunikationseinrichtung;
(xii) Empfangen und Einreihen der Prüfdatenpakete in eine Warteschlange in der zweiten Kommunikationseinrichtung;
(xiii) Prüfen der aus der Warteschlange entnommenen Datenpakete, um zu verifizieren, dass sie richtig codiert sind;
(xiv) bei Empfangen von richtig codierten Prüfdatenpaketen von der ersten Kommunikationseinrichtung her in Schritt (xiii) Erzeugen von Antwort-Prüfdatenpaketen und Übertragen der Antwort-Prüfdatenpakete über den Datenweg zur ersten Kommunikationseinrichtung; und
(xv) Empfangen und Einreihen der in Schritt (xiii) erzeugten Antwort-Prüfdatenpakete in eine Warteschlange in der ersten Kommunikationseinrichtung;
(xvi) Prüfen der aus der Warteschlange entnommenen Antwort-Prüfdatenpakete, um zu verifizieren, dass sie richtig codiert sind; und
(xvii) bei Empfangen von richtig codierten Antwort-Prüfdatenpaketen Verifizieren des Anschlusses der optischen Verbindungen.

In einem zweiten Aspekt stellt die vorliegende Erfindung ein Verfahren zum Neusynchronisieren eines rahmenlosen Datenstroms über parallele optische Verbindungen zwischen ersten und zweiten Kommunikationskomponenten bei Auftreten eines Kommunikationsfehlers dazwischen bereit, wobei jede erste und zweite Kommunikationskomponente einen optischen Laser zum Übertragen von Lasersignalen über die optischen Verbindungen an die andere beinhaltet und jede erste und zweite Kommunikationskomponente optische Sensoren zum Empfangen der übertragenen Lasersignale beinhaltet, wobei das Verfahren die Schritte umfasst:

(a) Erfassen eines Kommunikationsfehlers;
(b) bei Erfassen des Kommunikationsfehlers in Schritt (a) Initialisieren jeder der ersten und zweiten Kommunikationskomponenten;
(c) Aktivieren der optischen Laser und optischen Sensoren und Austauschen von Frei-Paketen zwischen den ersten und zweiten Kommunikationspaketen, um einen Datenweg über die optischen Verbindungen aufzubauen;
(d) Austauschen von Prüfdatenpaketen über den in Schritt (c) aufgebauten Datenweg, um den Anschluss aller optischen Verbindungen zu verifizieren; und
(e) bei Verifikation des Anschlusses der optischen Verbindungen in Schritt (d) Ermöglichen des Datenstroms zwischen den ersten und zweiten Kommunikationskomponenten;

In einer Ausführungsform umfasst Schritt (b) des zweiten Aspekts:

(i) Löschen des FIFO, das durch ein Zurücksetzen der Einrichtung ausgeführt wird, und Eingeben von Warteschlangen der ersten und zweiten Kommunikationskomponenten;
(ii) Aktivieren der optischen Laser der optischen Sensoren; und
(iii) Sperren von Serien-Parallel-Umsetzerschaltungen, die an die optischen Verbindungen wirksam angeschlossen sind. In einer weiteren Ausführungsform umfasst Schritt (c) des zweiten Aspekts:
(iv) Aktivieren des optischen Lasers in der ersten Kommunikationseinrichtung und Übertragen von Frei-Pakete umfassenden Lasersignalen zur zweiten Kommunikationseinrichtung;
(v) Aktivieren des optischen Sensors in der ersten Kommunikationseinrichtung;
(v) Aktivieren des optischen Sensors in der zweiten Kommunikationseinrichtung;
(vii) Löschen jeglicher Warteschlangen in der zweiten Kommunikationseinrichtung und erfassen von Frei-Paketen, die von der ersten Kommunikationseinrichtung her empfangen werden;
(viii) bei Erfassen der Frei-Pakete von der ersten Kommunikationseinrichtung her in Schritt (vii) Aktivieren des optischen Lasers in der zweiten Kommunikationseinrichtung und Übertragen von Lasersignalen, die Antwort-Frei-Pakete umfassen, zur ersten Kommunikationseinrichtung; und
(ix) Erfassen der Antwort-Frei-Pakete von der zweiten Kommunikationseinrichtung her unter Verwendung des optischen Sensors in der ersten Kommunikationseinrichtung.

In einer weiteren Ausführungsform umfasst Schritt (d) des zweiten Aspekts:

(x) Erzeugen von Prüfdatenpaketen in der ersten Kommunikationseinrichtung und Übertragen der Prüfdatenpakete über den Datenweg zur zweiten Kommunikationseinrichtung;
(xi) Empfangen und Einreihen der Prüfdatenpakete in eine Warteschlange in der zweiten Kommunikationseinrichtung;
(xii) Prüfen der aus der Warteschlange entnommenen Datenpakete, um zu verifizieren, dass sie richtig codiert sind;
(xiii) bei Empfangen von richtig codierten Prüfdatenpaketen von der ersten Kommunikationseinrichtung her in Schritt (xii) Erzeugen von Antwort-Prüfdatenpaketen und Übertragen der Antwort-Prüfdatenpakete über den Datenweg zur ersten Kommunikationseinrichtung; und
(xiv) Empfangen und Einreihen der in Schritt (xiii) erzeugten Antwort-Prüfdatenpakete in eine Warteschlange in der ersten Kommunikationseinrichtung;
(xv) Prüfen der aus der Warteschlange entnommenen Antwort-Prüfdatenpakete, um zu verifizieren, dass sie richtig codiert sind; und
(xvi) bei Empfangen von richtig codierten Antwort- Prüfdatenpaketen Verifizieren des Anschlusses der optischen Verbindungen.

In einem dritten Aspekt stellt die vorliegende Erfindung ein Verfahren zum Synchronisieren eines Datenstroms über parallele optische Verbindungen zwischen einer Strukturschnittstellenkarte und einer Umschalterzugangskarte bereit, wobei jede Strukturschnittstellenkarte und Umschalterzugangskarte einen optischen Laser zum Übertragen von Lasersignalen über die optischen Verbindungen zur anderen beinhaltet und jede Strukturschnittstellenkarte und Umschalterzugangskarte optische Sensoren zum Empfangen der übertragenen Lasersignale beinhaltet, wobei das Verfahren die Schritte umfasst:

(a) Initialisieren jeder Strukturschnittstellenkarte und Umschalterzugangskarte;
(b) Aktivieren der optischen Laser und optischen Sensoren und Austauschen von Frei-Paketen zwischen den Strukturschnittstellenkarte und der Umschalterzugangskarte, um einen Datenweg über die optischen Verbindungen aufzubauen;
(c) Austauschen von Prüfdatenpaketen über den in Schritt (b) aufgebauten Datenweg, um den Anschluss aller optischen Verbindungen zu verifizieren; und
(d) bei Verifikation des Anschlusses der optischen Verbindungen in Schritt (c) Ermöglichen des Datenstroms zwischen der Strukturschnittstellenkarte und der Umschalterzugangskarte;

In einer Ausführungsform umfasst Schritt (a) des dritten Aspekts:

(i) Löschen des FIFO, was durch einen Einrichtungsneustart und Eingangswarteschlangen ausgeführt wird;
(ii) Aktivieren der optischen Laser der optischen Sensoren; und
(iii) Sperren von Serien-Parallel-Umsetzerschaltungen, die an die optischen Verbindungen wirksam angeschlossen sind. In einer weiteren Ausführungsform umfasst Schritt (b) des dritten Aspekts:
(iv) Aktivieren des optischen Lasers in der Strukturschnittstellenkarte und Übertragen von Frei-Pakete umfassenden Lasersignalen zur Umschalterzugangskarte;
(v) Aktivieren des optischen Sensors in der Strukturschnittstellenkarte;
(v) Aktivieren des optischen Sensors in der Umschalterzugangskarte;
(vii) Löschen jeglicher Warteschlangen in der Umschalterzugangskarte und Erfassen von Frei-Paketen, die von der Strukturschnittstellenkarte her empfangen werden;
(viii) bei Erfassen der Frei-Pakete von der Strukturschnittstellenkarte her in Schritt (vii) Aktivieren des optischen Lasers in der Umschalterzugangskarte und Übertragen von Lasersignalen, die Antwort-Frei-Pakete umfassen, zur Strukturschnittstellenkarte; und
(ix) Erfassen der Antwort-Frei-Pakete von der Umschalterzugangskarte her unter Verwendung des optischen Sensors in der Strukturschnittstellenkarte.

In einer weiteren Ausführungsform umfasst Schritt (c) des dritten Aspekts:

(x) Erzeugen von Prüfdatenpaketen in der Strukturschnittstellenkarte und Übertragen der Prüfdatenpakete über den Datenweg zur Umschalterzugangskarte;
(xi) Empfangen und Einreihen der Prüfdatenpakete in eine Warteschlange in der Umschalterzugangskarte;
(xii) Prüfen der aus der Warteschlange entnommenen Datenpakete, um zu verifizieren, dass sie richtig codiert sind;
(xiii) bei Empfangen von richtig codierten Prüfdatenpaketen von der Strukturschnittstellenkarte her in Schritt (xii) Erzeugen von Antwort-Prüfdatenpaketen und Übertragen der Antwort-Prüfdatenpakete über den Datenweg zur Strukturschnittstellenkarte; und
(xiv) Empfangen und Einreihen der in Schritt (xiii) erzeugten Antwort-Prüfdatenpakete in eine Warteschlange in der Strukturschnittstellenkarte;
(xv) Prüfen der aus der Warteschlange entnommenen Antwort-Prüfdatenpakete, um zu verifizieren, dass sie richtig codiert sind; und
(xvi) bei Empfangen von richtig codierten Antwort-Prüfdatenpaketen Verifizieren des Anschlusses der optischen Verbindungen.

In einem vierten Aspekt stellt die vorliegende Erfindung ein Verfahren zum Neusynchronisieren eines Datenstroms über parallele optische Verbindungen zwischen einer Strukturschnittstellenkarte und einer Umschalterzugangskarte bei Auftreten eines Kommunikationsfehlers dazwischen bereit, wobei jede Strukturschnittstellenkarte und Umschalterzugangskarte einen optischen Laser zum übertragen von Lasersignalen über die optischen Verbindungen zur anderen beinhaltet und jede Strukturschnittstellenkarte und Umschalterzugangskarte optische Sensoren zum Empfangen der übertragenen Lasersignale beinhaltet, wobei das Verfahren die Schritte umfasst:

(a) Erfassen eines Kommunikationsfehlers;
(b) bei Erfassen des Kommunikationsfehlers in Schritt (a) Initialisieren jeder der Strukturschnittstellenkarte und Umschalterzugangskarte;
(c) Aktivieren der optischen Laser und optischen Sensoren und Austauschen von Frei-Paketen zwischen den Strukturschnittstellenkarte und der Umschalterzugangskarte, um einen Datenweg über die optischen Verbindungen aufzubauen;
(d) Austauschen von Prüfdatenpaketen über den in Schritt (c) aufgebauten Datenweg, um den Anschluss aller optischen Verbindungen zu verifizieren; und
(e) bei Verifikation des Anschlusses der optischen Verbindungen in Schritt (d) Ermöglichen des Datenstroms zwischen der Strukturschnittstellenkarte und der Umschalterzugangskarte;

In einem fünften Aspekt der vorliegenden Erfindung wird ein Verfahren zum Synchronisieren eines rahmenlosen Datenstroms über eine optische Verbindung zwischen ersten und zweiten Kommunikationskomponenten bereitgestellt, wobei jede erste und zweite Kommunikationskomponente einen Sender zum Übertragen von Signalen über die Kommunikationsverbindung an die andere beinhaltet und jede erste und zweite Kommunikationskomponente einen Empfänger zum Empfangen der übertragenen Signale beinhaltet, wobei das Verfahren die Schritte umfasst:

(a) Initialisieren jeder der ersten und zweiten Kommunikationskomponenten;
(b) Aktivieren des Senders und des Empfängers und Austauschen von Frei-Paketen zwischen den ersten und zweiten Kommunikationskomponenten, um einen Anschluss über die Kommunikationsverbindung aufzubauen;
(c) Austauschen von Prüfdatenpaketen über den in Schritt (b) aufgebauten Datenweg, um den Anschluss der Kommunikationsverbindungen zu verifizieren; und
(d) bei Verifikation des Anschlusses der Kommunikationsverbindung in Schritt (c) Ermöglichen des Datenstroms zwischen den ersten und zweiten Kommunikationskomponenten.

In einer Ausführungsform des fünften Aspekts ist die Kommunikationsverbindung eine parallele optische Verbindung, ist der Sender ein optischer Laser und ist der Empfänger ein optischer Sensor.
In einer weiteren Ausführungsform des fünften Aspekts umfasst das Verfahren ferner den Schritt des Abschließens der Synchronisation der optischen Verbindungen, des Aufbauens des Datenwegs und des Verifizierens der Prüfdatenübertragung, bevor der Datenstrom zwischen den ersten und zweiten Kommunikationskomponenten gestattet wird.
In weiteren Aspekten stellt die vorliegende Erfindung verschiedene Kombinationen der obigen Aspekte bereit.
Das vorhergehende und weitere Aspekte der Erfindung werden aus der folgenden Beschreibung spezieller Ausführungsformen davon und den beigefügten Zeichnungen deutlicher, die nur als Beispiel die Prinzipien der Erfindung darstellen. In den Zeichnungen, in denen gleiche Elemente gleiche Bezugszahlen aufweisen (und in denen einzelne Elemente eindeutige alphabetische Beifügungen tragen), sind:
1 zeigt ein Blockdiagramm eines Kommunikationsnetzes, das eine Routing-Schaltplattform beinhaltet, bei der ein Verbindungssynchronisationsverfahren gemäß einer Ausführungsform verwendet werden kann;
2 zeigt ein Blockdiagramm, das Hochgeschwindigkeitsverbindungen zwischen Abteilungen zwischen verschiedenen Kommunikationskomponenten in der Routing-Schaltplattform von 1 zeigt;
3A zeigt ein Blockdiagramm von Verbindungssynchronisationsaspekten der Komponenten von 2;
3B zeigt ein Blockdiagramm, das weitere Einzelheiten der Schnittstelle zwischen dem Serien-Parallel-Umsetzer von 3A mit weiteren Komponenten im System zeigt;
4 zeigt ein Flussdiagramm von Schritten, die an der Strukturschnittstellenkarte von 3 gemäß einer Ausführungsform vorgenommen werden; und
5 zeigt ein Flussdiagramm von Schritten, die bei einer Umschalterzugangskarte, die mit der Strukturschnittstellenkarte von 4 durch eine Verbindung verbunden ist, gemäß einer Ausführungsform vorgenommen werden.
Die nachfolgende Beschreibung und die darin beschriebenen Ausführungsformen sind nur als Darstellung eines Beispiels oder von Beispielen besonderer Ausführungsformen der Prinzipien der vorliegenden Erfindung bereitgestellt. Diese Beispiele sind zu Zwecken der Erläuterung und nicht der Einschränkung jener Prinzipien der Erfindung bereitgestellt. In der nachfolgenden Beschreibung sind gleiche Teile in der gesamten Beschreibung und den Zeichnungen mit den gleichen jeweiligen Bezugszahlen markiert.

Die Begriffe, wie sie in dieser Beschreibung verwendet werden, haben Definitionen, wie sie in Tabelle A unten dargelegt sind. Tabelle A

Begriff	Definition
ASIC	Anwendungsspezifische integrierte Schaltung
ATM	Asynchroner Transfermodus
AC	Strukturschnittstellenkarte
HISL	Hochgeschwindigkeitsverbindung zwischen Abteilungen
HSC	Hochgeschwindigkeitssteuerung für Abteilungen
HSPS	Hochgeschwindigkeits-Peripherieabteilung
ICON	Verbindung zwischen Abteilungen
IP	Internetprotokoll
LCS-Protokoll (Warenzeichen von PMC)	Das LCS-Protokoll (Protokoll Leitungskarte zu Umschalter) ist ein von PMC Sierra entwickeltes proprietäres Kommunikationsprotokoll, das auf einer HISL läuft
LPC	Leitungsverarbeitungskarte
PAROLI	Parallele optische Verbindung/Parallele optische Schnittstelle
PS	Peripherieabteilung
Rx	Empfangen
SAC	Umschalterzugangskarte
SCII	Schaltsteuerprogrammkarte
SS	Schaltabteilung
SMX	Schaltmatrix
SSC	Schaltabteilungssteuerung
Tx	Übertragen
Verbindung	Ist ein Paar mit HISL verkabelten Verbindungen zwischen einer SAC und einer FIC. Jedes Kabel ist ein Faserkabel mit zwölf Strängen.
Faser	Einzelner Strang aus zwölf, die ein HISL-Kabel bilden.

Das folgende ist eine Beschreibung eines Netzes, das zu einer Routing-Schaltplattform gehört, auf der ein Verfahren gemäß einer Ausführungsform der Erfindung ausgeführt werden kann.
Unter Bezugnahme auf 1 ist ein Kommunikationsnetz 100 gezeigt. Das Netz 100 gestattet Einrichtungen 102A, 102B und 102C, mit Einrichtungen 104A und 104B über die Netzwolke 106 zu kommunizieren. Am Rand der Netzwolke 106 ist der Routing- Umschalter 108 der Anschlusspunkt für die Einrichtungen 102A, 102B und 102C an die Netzwolke 106. In der Netzwolke 106 sind eine Vielzahl von Umschaltern 110A, 110B und 110C angeschlossen, die den Kommunikations-Backbone der Netzwolke 106 bilden. Wiederum Anschlüsse von der Netzwolke 106 aus zu den Einrichtungen 104A und 104B.
Es ist einzusehen, dass Begriffe, wie "Routing-Umschalter", "Kommunikationsumschalter", "Kommunikationseinrichtung", "Umschalter", und weitere in der Technik bekannte Begriffe verwendet werden können, um den Umschalter 108 zu beschreiben. Während die Ausführungsform für den Umschalter 108 beschrieben wird, ist ferner einzusehen, dass das hier beschriebene System und Verfahren an jedes andere Umschaltsystem, einschließlich den Umschaltern 110A, 110B und 110C, angepasst werden kann.
Der Umschalter 108 kann ein Backbone-System mit mehreren Protokollen sein, das beispielsweise sowohl ATM-Zellen als auch IP-Verkehr über seine selbe Schaltstruktur verarbeiten kann. Der Routing-Umschalter 108 kann das Skalieren der Schaltstrukturkapazität beispielsweise von 50 Gb/s auf 450 Gb/s in Inkrementen von 14,4 Gb/s einfach durch das Einsetzen zusätzlicher Abteilungen in das Schaltsystem mit mehren Abteilungen gestatten. Um den Austausch von Daten und Statusinformation bei solchen Schaltstrukturkapazitäten zu ermöglichen, sind entsprechende Hochgeschwindigkeitsverbindungen zwischen verschiedenen Kommunikationskomponenten des Umschalters 108 erforderlich.
Unter Bezugnahme auf 2 kann der Umschalter 108 eine Schaltstruktur 200 beinhalten, die eine Peripherieabteilung (PS) 202 und eine Schaltabteilung (SS) 204 umfasst. In Betrieb empfängt die Schaltstruktur 200 Datenverkehr von Einrichtungen, die an einen Eingangsanschluss des Umschalters 108 (z.B. 112a von 1) angeschlossen sind, verarbeitet den Datenverkehr über seine Struktur und gibt dann den Datenwerker an den richtigen Ausgangsanschluss des Umschalters 108 weiter.
Wie in 2 gezeigt, kann jede PS 202 eine Leitungsverarbeitungskarte (LPC) 206 beinhalten, die den Datenverkehr vom Eingangsanschluss 207 des Umschalters 108 empfängt. Die LPC 206 kommuniziert über eine Mittelebene 208 mit einer Strukturschnittstellenkarte (FIC) 210. Die FIC 210 beinhaltet eine Optische Sende(Tx)einrichtung 212 und eine optische Empfangs(Rx)einrichtung 214, die an die HISL 216 bzw. HISL 218 angeschlossen sind. Die HISLs 216, 218 verbinden die FIC 210 mit einer Umschalterzugangskarte (SAC) 220 in der SS 204. Genauer verbindet HISL 216 die optische Tx-Einrichtung 212 mit der entsprechenden optischen Rx-Einrichtung 222 in der SAC 220, die die Eingangsrichtung des Paketstroms in den Schaltkern darstellt. Ebenso verbindet die HISL 218 die optische Rx-Einrichtung 214 mit der entsprechenden optischen Tx-Einrichtung 224 in der SAC 220, die die Ausgangsrichtung des Paketstroms aus dem Schaltkern heraus darstellt. Die SAC 220 kommuniziert wiederum über eine Mittelebene 226 mit dem Schaltkern 228. In jedem Kern 228 kann es bis zu sechs Schaltmatrixkarten (SMX) 230 geben. Jede SMX-Karte 230 kann für über ihren Eingangsstrom empfangenen Datenverkehr einen auswählbaren Ausgangsstrom bereitstellen. Ein Satz von sechs SMX-Karten 230 kann einen nicht blockierenden HISL-Kern 32 × 32 der Schaltstruktur 200 bilden. Es kann ein Zellenumschalten sowohl zur SAC 220 hin als auch von ihr weg vorhanden sein und konfiguriert werden, um einen betriebsbereiten Schaltkern 228 für die Schaltabteilung 204 bereitzustellen. Jede Schaltabteilung 204 kann einen Schaltstrukturkern 228 und bis zu 32 SACs 220 enthaltne, von denen jede beispielsweise 14,4 Gb/s an Zellendurchsatz hin zum Kern 228 und von ihm weg bereitstellen kann.
Immer noch unter Bezugnahme auf 2 können die HISLs 216, 218 jeweils beispielsweise 14.4 Gb/s Bandbreite bereitstellen. Jede HISL 216, 218 kann zwölf PAROLIs mit einer Kapazität von jeweils 1,5 Gb/s umfassen. In diesem Fall hätte jede HISL 216, 218 zwölf Stränge optische Faser und hätte die SAC 220 zwölf Datenscheiben (dataslices) (3, unten), um das Einreihen von Zellen in den Schaltkern 228 zu handhaben. In einer Ausführungsform wird jede Zelle unter den zwölf Verbindungen zerlegt. Beispielsweise werden für insgesamt 72 Bytes, die alle 40 ns parallel gesendet werden, 6 Bytes (48 Bits) auf jeder Faser übertragen Es ist jedoch einzusehen, dass die HISL 216, 218 andere als zwölf PAROLIs umfassen und unterschiedliche Durchsatzkapazitäten oder Zerlegungen von Zellen aufweisen kann.
Nun unter Bezugnahme auf 3A zeigt ein Blockdiagramm weitere Einzelheiten der Verbindungssynchronisationskomponenten in der FIC 210 und der SAC 220. Wie in 3A gezeigt sind die relativen Punkte zur Ausführung von verschiedenen Schritten bei einem Synchronisationsverfahren für sowohl die Ausgangs- als auch die Eingangsrichtung: Die FIC-Prozessschritte sind als F0, F1, F2 usw. nummeriert und die SAC-Prozessschritte sind als S0, S1, S2 usw. nummeriert. Die Schritte stellen eine koordinierte Synchronisation der HISL bereit. Folglich können diese FIC-Prozessschritte und die SAC-Prozessschritte voneinander unabhängig sein und müssen nicht den Zustand des anderen Endes der HISL 216, 218 kennen. Statt dessen kann jeder Prozess auf das Wahrnehmen des gegenwärtigen Zustands ihrer jeweiligen Einrichtungen und Schaltungen angewiesen sein, um zu ermitteln, ob zum nächsten Schritt zu gehen ist. Ein Verbindungssynchronisationsverfahren, das diese verschiedenen FIC-Prozessschritte und SAC-Prozessschritte beinhaltet, ist unten unter Bezugnahme auf 4 und 5 ausführlich beschrieben.
In Betrieb kann die FIC 210 das Codieren/Decodieren von Daten bereitstellen, die Warteschlangenverwaltung für Zellen zu/von der Verbindungskarte/Schaltstruktur überwachen, den Gegendruck zu/von der Leitungskarte verwalten und das Protokoll über die HISLs 216, 218 über eine spezielle Einrichtung handhaben.
Der Datenstrom von der FIC 210 und der SAC 220 ist wie folgt. In der FIC 210 wird der Eingangsdatenstrom von einer Leitungsverarbeitungskarte 206 durch eine anwendungsspezifische integrierte Schaltung (ASIC) 304 empfangen, die ein Codieren/Decodieren von Daten, eine LCS-Protokollverwaltung, Zellenwarteschlangenverwaltung, eine CRC-Erfassung und -Erzeugung sowie Paritätsprüfungen bereitstellt. Beispielsweise kann die ASIC 204 eine Codierung/Decodierung acht Bit zu zehn Bit (8B/10B) bereitstellen. Eine 8B/10B-Codierung nimmt eine Acht-Bit-Zelle und bildet sie auf eine Zehn-Bit-Zelle ab, um kontinuierliche Null- oder Ein-Bit-Ströme nicht anzuerkennen. Dies ist wegen der optischen Einrichtungen notwendig, die periodische Übergänge erfordern, um Einsen und Nullen richtig zu erfassen. Als nicht einschränkendes Beispiel ist eine geeignete ASIC Teil Nr. 34-3626-00, hergestellt von Alcatel Canada Inc.
Die ASIC 304 ist an eine Vielzahl von Serien-Parallel-Umsetzern (Ser/Des) 302a, 302b, 302c angeschlossen, die gemeinsam eine Serialisierung des Datenstroms ausführen, der als Eingabe von der ASIC 304 ankommt. Die Ser/Des 302a–302c sind an eine optische PAROLI-Tx-Einrichtung 212 angeschlossen. In Betrieb überträgt die optische Tx-Einrichtung 212 den serialisierten Datenstrom über die HISL 216 (die beispielsweise eine PAROLI mit zwölf optischen Fasern umfasst, die bei 1,5 Gb/s arbeiten) zur optischen Rx-Einrichtung 222 in der SAC 220.
In 3B ist eine detaillierte Ansicht der Schnittstelle zwischen der ASIC 304, den Ser/Des 302a–302c, der PAROLI-Tx 212 und der PAROLI-Rx 214 (unten erörtert) gezeigt. In einer Ausführungsform ist die ASIC 304 an die SerDes 302a–302c durch bei 150 MHz arbeitende Verbindungen angeschlossen, die 12 Datenscheiben mit jeweils 10 Bit umfassen. Die Ser/Des 302a–302c führen eine Serialisierung 10:1 der Daten aus und weisen insgesamt 12 serielle Verbindungen zur PAROLI-Tx 212 auf, die jeweils bei 1,5 GHz laufen. Ebenso gibt es insgesamt 12 serielle Verbindungen von der PAROLI Rx 214 zurück zu den SerDes 302a–302c, wobei jedes Verbindung bei 1,5 GHz läuft.
Wieder Bezug nehmend auf 3A werden die von der optischen Rx-Einrichtung 222 empfangenen serialisierten Daten durch eine Vielzahl von Ser/Des 306a–306c in der SAC 220 seriell-parallel gewandelt. Die seriell-parallel gewandelten Daten werden dann einer Vielzahl von Datenscheiben 308 zugeführt, die verwendet werden, um von den Ser/Des 306a–306c verarbeitete Zellen ein Warteschlangen einzureihen und zu speichern. Die in Datenscheiben 308 gespeicherten Zellen können zur SMX 230 im Schaltkern 228 übertragen werden (2).
Als nicht einschränkendes Beispiel ist ein geeignetes Datenteil 308 Teil Nr. PM9313-HC, das von PMC Sierra hergestellt wird. Dieses Produkt verwendet ein proprietäres LCS-Protokoll (Protokoll Leitungskarte zu Umschalter). Die SAC 220 kann ferner einen Anschlussprozessor 310 beinhalten, der das LCS-Protokoll über die HISLs 216, 218 verwaltet. Während ein proprietäres Protokoll als Beispiels beschrieben wurde, wird eingesehen, dass andere Protokolle verwendet werden können, die fähig sind über PAROLI-Verbindungen zu arbeiten.
In der Rückkehrrichtung von der SAC 220 zur FIC wird der Datenstrom aus der SMX 230 im Schaltkern 228 (2) über die Datenscheiben 308 und in die Ser/Des 306a–306c in der SAC 220 zurückgeführt. Der Datenstrom wird in den Ser/Des 306a–306c serialisiert und der serialisierte Datenstrom wird dann der optischen Tx-Einrichtung 224 für eine Übertragung über die HISL 218 zurück zur FIC 210 zugeführt.
In der FIC 210 empfängt die optische Rx-Einrichtung 214 den Datenstrom von der HISL 218 und führt ihn den Ser/Des 302a–302c in der FIC 220 zu. Der Ser/Des wandelt dann den Datenstrom seriell-parallel und führt den Datenstrom zurück der ASIC 304 zu. Die ASIC 304 kann wiederum den Datenstrom an einen geeigneten Ausgangsanschluss weitergeben.
Nun Bezug nehmend auf 4 ist ein FIC-seitiger Prozess 400 gezeigt, der an der FIC 210 durch die ASIC 304 während der Synchronisation der HISL 216, 218 mit einer SAC 220 ausgeführt wird. Der entsprechende SAC-seitige Prozess 500 ist unten unter Bezugnahme auf 5 weiter beschrieben.
F0: Anfänglicher FIC-seitiger Einrichtungs- und Anschlusszustand
Der Schritt F0, der bei Block 402 gezeigt ist, ist der anfängliche Ausgangspunkt des Prozesses 400. Wenn an irgendeinem Punkt im Verfahren die FIC oder der Anschluss zurückgesetzt wurde oder wenn während des normalen Betriebs ein Fehler erfasst wurde, dann ist der Block 402 der Neustart-Punkt des Prozesses 400, wie unten erläutert. Von Schritt F0 geht der Prozess 400 zu Schritt F1 weiter.
F1: Einrichtungsinitialisierung und Anschlussaktivierung
In Schritt F1, bei Block 404 gezeigt, wird der Tx-Laser 212 ausgeschaltet (andernfalls kann die SAC 220 in ein falsches Timing einrasten) und werden alle Einrichtungen in der FIC 210 zurückgesetzt und mit Standard-Registerwerten initialisiert. Nachdem alle Einrichtungen in der FIC 210 zurückgesetzt sind, werden die HISLs 216, 218 effektiv abgeschaltet, wobei der Tx-Laser 212 ausgeschaltet und die Einrichtungen deaktiviert werden. Die Initialisierung in Schritt F1 entfern die Einrichtungen aus dem Zurücksetzen, initialisiert Codier/Decodiertabellen und aktiviert die physikalischen Eingangs- und Ausgangsschichten. Die Initialisierung "sperrt" auch die Ser/Des-Einrichtungen 302a–302c.
Sperrungen werden über Software aktiviert, die in die Einrichtungsregister (nicht gezeigt) der SerDes 302a–302c schreibt. Wenn das Einrichtungssperrregister aktiviert ist, rastet es den Einrastschleifentakt der internen Phase der SerDes 302a–302c am internen Sendertakt der SerDes 302a–302c ein. Dies startet die Rx-Phaseneinrastschleife in den SerDes 302a–302c. Danach wird die PAROLI-Rx 214 angeschaltet und die SerDes 302a–302c empfangen eingehende Frei-Pakete, wie unten weiter beschrieben. Die Frei-Pakete werden von den SerDes 302a–302c erfasst, um jedes eingehende Paket richtig zu rahmen. Wenn dieser Sperrschritt weggelassen wird, dann sind die SerDes 302a–302c beim Einrasten auf eingehende Paketen nicht erfolgreich. Das Sperren der SerDes wird in diesem Schritt F1 und in dem unten weiter beschriebenen Schritt S1 ausgeführt, in dem die Ser/Des 306a–306c ebenso gesperrt werden.
Bei Ausführung des Schrittes F1 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt F1 geht der Prozess 400 zum Entscheidungsblock 405 weiter. Wenn es einen Fehler oder eine Rücksetzanweisung gibt, kehrt der Prozess 400 zu Schritt F0 zurück und der Verbindungssynchronisationsprozess wird neugestartet. Andernfalls geht der Prozess 400 zu Schritt F2 weiter. Der Prozess 400 ist so gestaltet, dass er im Falle eines Fehlers oder Zurücksetzens an jedem Punkt oder Schritt im Prozess zu Schritt F0 zurückkehrt. Daher kann gesagt werden, dass der Prozess 400 einen automatischen Neustart hat.
F2: Aktivierung des optischen Tx (Übertragens)
In Schritt F2, bei Block 406 gezeigt, wird der optische Tx-Laser 212 angeschaltet. Wenn der optische Tx-Laser 212 an ist, beginnt die FIC 210 Frei-Pakete zur SAC 220 zu übertragen. Es ist einzusehen, dass die SAC 220 ihren eigenen Verbindungssynchronisationsprozess durchläuft, wie weiter unten ausführlich beschrieben, und ihr optisches Rx 222 aktiviert haben muss, um die Frei-Pakete von der FIC 210 zu empfangen. Bei Ausführung des Schrittes F2 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt F2 geht der Prozess 400 zum Entscheidungsblock 407 weiter. Block 407 führt den Prozess 400 zur Schritt F0 zurück, wenn es einen Fehler oder eine Rücksetzanweisung gibt. Andernfalls geht der Prozess 400 zu Schritt F3 weiter.
F3: Aktivierung des optischen Rx (Empfangens)
In Schritt F3, bei Block 408 gezeigt, aktiviert die FIC 210 das optische Rx 214 und wartet, um ein Tx-Lasersignal von der SAC 220 zu empfangen. Das optische Rx 214 wird nur aktiviert, nachdem das Tx-Lasersignal erfasst wurde. Das Warten bis zu diesem Schritt, um das optische Rx 214 zu aktivieren, hilft jegliches "Dunkelstrom"-Problem zu verhindern, das sich aus dem Versuch ergeben könnte, ein Signal zu lesen, das noch nicht gesendet wird, wodurch die Notwendigkeit zum Neustarten des Verbindungssynchronisationsprozesses reduziert wird. Bei Ausführung des Schrittes F3 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt F3 geht der Prozess 400 zum Entscheidungsblock 409 weiter. Block 409 führt den Prozess 400 zur Schritt F0 zurück, wenn es einen Fehler oder eine Rücksetzanweisung gibt. Andernfalls geht der Prozess 400 zu Schritt F4 weiter.
F4: Ausrichtung und Frei-Pakete
In Schritt F4, bei Block 410 gezeigt, werden der ASIC-Speicher der FIC 210, Tabellen und Erfassungsregister für Prüfpakete initialisiert, wenn ein Rx-Signal erfasst wird. Auch werden die internen Einrichtungen der FIC 210 in den Betriebsmodus versetzt. An diesem Punkt warten die Einrichtung auf Rx-Frei-Pakete von der SAC 220 auf allen zwölf Fasersegmenten. Die ASIC beginnt, sich selbst mit allen zwölf Datensegmenten auszurichten, während sie Frei-Pakete empfängt. Genauer, die Frei-Pakete kommen nicht notwendigerweise zu genau derselben Zeit auf allen zwölf Datensemgenten an. Die ASIC muss sicherstellen, dass Daten auf allen zwölf Segmenten innerhalb einer bestimmten Zeitdauer ankommen, damit sie richtig ausgerichtet ist. And diesem Punkt sollte unter der Annahme, dass die SAC 220 zu einem entsprechenden Schritt fortgeschritten ist, die FIC 210 Rückkehr-Frei-Pakete von der SAC 220 empfangen und mit dem von der SAC 220 kommenden Datenstrom vollständig ausgerichtet sein. Bei Ausführung des Schrittes F4 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt F4 geht der Prozess 400 zum Entscheidungsblock 411 weiter. Block 411 führt den Prozess 400 zur Schritt F0 zurück, wenn es einen Fehler oder eine Rücksetzanweisung gibt. Andernfalls geht der Prozess 400 zu Schritt F5 weiter.
F5: Prüfpaketaustausch zur HISL-Verifikation
In Schritt F5, bei Block 412 gezeigt, ist die FIC 210 nun bereit, Prüfpakete zur SAC 220 zu übertragen und Rückkehrprüfpakete von der SAC 220 zu empfangen. Eine Verifikation über den Austausch von Prüfpaketen bis zum Schritt F5 nicht ausgeführt werden, da ein geeigneter Datenweg nur bei Ausführung von F4 aufgebaut wird.
In der vorliegenden Ausführungsform sind Prüfpakete Zellen mit einem speziellen Kopf, der gestattet, dass sie beim Durchqueren der HISL 216, 218 von Hardware erfasst werden. Die Prüfpakete können in Einrichtungen in der FIC 210 und SAC 220 geschrieben und für eine Übertragen in den Datenstrom zueinander eingereiht werden. Bei Ankunft werden diese Prüfdatenpakete aus der Schlange entnommen und signalisieren eine Unterbrechung für den Anforderungsdienst der Prüfpaketschlange. Die Prüfpakete werden dann aus den Schlangen ausgelesen und von Software analysiert, die je nachdem auf der FIC 210 oder auf der SAC 220 arbeitet. Wenn der Inhalt im Prüfpaket richtig codiert ist, wird erklärt, dass die HISL 216, 218 synchronisiert ist. Andernfalls schaltet die automatische Wiederherstellung ein, um zu versuchen, die Verbindung neu zu synchronisieren (d.h. der Prozess 400 kehrt zu Schritt F0 zurück).
Bei Ausführung des Schrittes F5 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt F5 geht der Prozess 400 zum Entscheidungsblock 413 weiter. Block 413 führt den Prozess 400 zur Schritt F0 zurück, wenn es einen Fehler oder eine Rücksetzanweisung gibt. Andernfalls geht der Prozess 400 zu Schritt F6 weiter.
Schritt F6: HISL ist "im Dienst"
In Schritt F6, bei Block 414 gezeigt, wird der Datenstrom für die FIC 210 aktiviert. Wenn ermittelt wird, dass die in Schritt F5 ausgetauschten Prüfpakete gültig sind, werden die HISLs 216, 218 in Dienst gestellt, indem ein Datenstrom darüber gestattet wird. Bei Ausführung von Schritt F6 ist der FIC-seitige Verbindungssynchronisationsprozess 400 vollständig und können Daten zwischen der FIC 210 und der SAC 220 fließen. Wenn bei Block 415 ein Fehler oder ein Zurücksetzen während des normalen Betriebs und der Übertragung eines Datenstroms zwischen der FIC 210 und der SAC 220 erfasst wird, dann kehrt der Prozess 400 zu Schritt F0 zurück. Der Verbindungssynchronisationsprozess startet dann von Block 402 an neu, wie oben erörtert.
Nun unter Bezugnahme auf 5 führt die SAC 220 einen entsprechenden SAC-seitigen Verbindungssynchronisationsprozess 500 aus. Während Frei-Pakete und Prüfpakete zwischen dem SAC-seitigen Prozess 500 und dem FIC-seitigen Prozess 400 ausgetauscht werden, sind die Prozesse im Wesentlichen unabhängig und können arbeiten, indem sie den Status ihrer jeweiligen Einrichtungen wahrnehmen.
S0: Anfänglicher Einrichtungs- und Anschlusszustand
Schritt S0, bei Block 502 gezeigt, ist der Ausgangspunkt des Verbindungssynchronisationsprozesses an der SAC 220. Wenn die SAC 220 zurückgesetzt wird oder während des normalen Betriebs ein Fehler erfasst wird, kann Schritt S0 auch der Neustartpunkt für eine Verbindungssynchronisation sein. Beim Eintreten in Schritt S0 geht der Prozess 500 zu Schritt S1 weiter, um den Synchronisationsprozess zu beginnen.
S1: Einrichtungsinitialisierung und Anschlussaktivierung
In Schritt S1, bei Block 504 gezeigt, werden Einrichtungen in der SAC 220 zurückgesetzt und mit Standardregisterwerten initialisiert. Die HISL 216, 218 zwischen der SAC 220 und der FIC 210 wird effektiv abgeschaltet, wenn die Lasereinrichtungen in der SAC 220 ausgeschaltet und zurückgesetzt werden. Die Initialisierung in Schritt S1 entfernt Einrichtungen der SAC 220 aus dem Zurücksetzen, initialisiert Codierungs/Decodierungstabellen, aktiviert die SerDes 306a–306c, aktiviert die Datenscheiben 308, programmiert die 8B/10B-Tabellen in den Datenscheiben 308, versetzt den Anschlussprozessor in einen Nichtbetriebszustand und deaktiviert das optische Tx 224 und das optische Rx 222. Das optische Rx 222 ist jedoch im deaktivierten Modus in der Lage, Signale zu erfassen. Die Initialisierung "sperrt" auch die SerDes 306a–306c, analog zu den SerDes 302a –302c, wie oben für Schritt F1 erörtert.
Bei Ausführung des Schrittes S1 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt S1 geht der Prozess 500 zum Entscheidungsblock 505 weiter. Wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt, führt Block 505 den Prozess 500 zu Schritt SO zurück. Andernfalls geht der Prozess 500 zu Schritt S2 weiter.
S2: Aktivierung des optischen Rx (Empfangens)
In Schritt S2, bei Block 506 gezeigt, wird der Rx-Empfänger in der SAC 220 aktiviert und wird die optische Rx-Einrichtung geprüft, um zu ermitteln, ob sie ein Lasersignal von der FIC 210 erfassen kann. Bei Ausführung des Schrittes S2 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt S2 geht der Prozess 500 zum Entscheidungsblock 507 weiter. Wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt, kehrt Prozess 500 zu Schritt S0 zurück. Andernfalls geht der Prozess 500 zu Schritt S3 weiter.
S3: Ausrichtung und Frei-Pakete
In Schritt S3, bei Block 508 gezeigt, werden Datenscheiben 308 (4) geprüft, um zu ermitteln, ob sie von der FIC 210 her empfangene Frei-Pakete erfassen können. Wenn die Frei-Pakete erfasst werden können, dann werden die Datenscheiben 308 zurückgesetzt, um jegliche Warteschlangen zu löschen, die beschädigte Zellen enthalten können. Als nächstes werden die Datenscheiben 308 erneut geprüft, um zu ermitteln, ob sie Frei-Pakete erfassen können. Dies ist notwendig, wenn die Datenscheiben 308 (z.B. Teil Nr. PM9313-HC von PMC Sierra) keine Warteschlangenlöschfunktion unterstützen. Der einzige weg, die Warteschlangen auf den Datenscheiben 308 zu löschen, ist, sie von der Stromversorgung zu nehmen und wieder anzuschließen (d.h. ein Zurücksetzen der Einrichtung). Die erste Datenscheibenprüfung dient zur Sicherstellung, dass die Datenscheiben 308 überhaupt irgendwelche Frei-Pakete sehen können. Dann werden die Datenscheiben 308 zurückgesetzt, um zu versuchen, alle zwölf Datenscheiben 308 auszurichten, um die Warteschlangen für jegliche vorher empfangene beschädigte Zellen zu löschen. Nachdem ein Zurücksetzen abgeschlossen ist, ist es notwendig, die Warteschlangen erneut zu prüfen, um sicherzustellen, dass die eingehenden Frei-Pakete richtig ausgerichtet und nicht über alle zwölf Scheiben 308 versetzt sind.
Um zu verhindern, dass Zellen über die HIS1 216, 218 gesendet werden, bevor sie synchronisiert ist, werden interne Schaltkernverbindungen und der Anschlussprozessor 310 nur nach der Verbindungsausrichtung aktiviert. Während der Synchronisation der HISL 216, 218 ist es unerwünscht zu gestatten, dass Zellen in den Schaltkern 228 fließen. Ebenso kann der Anschlussprozessor 310 an der SAC 220 nur aktiviert werden, wenn beide HISL-Anschlüsse 216, 218, die synchronisiert werden, Frei-Pakete in beide Richtungen senden. Dies verhindert, dass der Anschlussprozessor 310 während der Initialisierung der HISL 216, 218 mit dem Schaltkernsteuerprogramm 232 kommuniziert.
Bei Ausführung des Schrittes S3 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt S3 geht der Prozess 500 zum Entscheidungsblock 509 weiter. An Block 509 kehr der Prozess 500 zu Schritt S0 zurück, wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt. Andernfalls geht das Verfahren zu Schritt S4 weiter.
S4: Aktivierung des optischen Tx
In Schritt S4, bei Block 510 gezeigt, wird die optische Tx-Einrichtung in der SAC 220 aktiviert und werden in Reaktion auf die Erfassung von Frei-Paketen von der FIC 210 her in Schritt S3 Rückkehr-Frei-Pakete zur FIC 210 gesendet. Bei Ausführung des Schrittes S4 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt S4 geht der Prozess 500 zum Entscheidungsblock 511 weiter. An Block 511 kehrt der Prozess 500 zu Schritt S0 zurück, wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt. Andernfalls geht das Verfahren zu Schritt S5 weiter.
S5: Aktiviere Schaltkernverbindungen und Anschlussprozessor
In Schritt S5, bei Block 512 gezeigt, werden Rückkehr-Frei-Pakete zur FIC 210 gesendet, wenn die FIC 210 richtig auf die Frei-Pakete der SAC 220 "ausgerichtet" sind. Eine Ausrichtung ist beispielsweise erreicht, wenn zwölf unabhängige Bitströme den Anfang einer Sechs-Byte-Folge (Frei-Paket) im selben Taktzyklus finden. Wenn irgendeiner der zwölf ströme die Frei-Pakete nicht findet oder es nicht im selben Taktzyklus erreicht, dann wird gesagt, dass die Datenscheiben 308 versetzt sind. Die würde einen Neustart bei Schritt S0 erfordern.) Die SAC 220 ist dafür ausgelegt, diese Ausrichtung zu erfassen und bei ihrem Auftreten aktiviert die SAC 220 die Schaltkernverbindungen für den Datenstrom. Die SAC 220 ist auch fähig, eine Änderung in den von der FIC 210 kommenden Frei-Paketen zu erfassen. Es gibt zwei Arten von Frei-Paketen: Die FIC 210 sendet anfangs eine erste Art von Frei-Paketen, die angibt, dass sie an ihrer Rx-Einrichtung 214 keine Frei-Pakete empfängt. Eine zweite Art von Frei-Paketen gibt an, dass die FIC 210 an ihrer Rx-Einrichtung 214 richtig Frei-Pakete empfängt. Auf diese Weise kann die SAC 2w20 ermitteln, ob die FIC 210 Frei-Pakete empfängt, die von der SAC 220 übertragen werden.
Danach wird der Frei-Paket-Zähler auf eine niedrigere Einfügerate programmiert und ein SAC-Anschlussprozessor aktiviert, um den Datenstrom zu gestatten. Der Anschlussprozessor ist dann in der Lage mit einem Steuerprogramm zu kommunizieren, um zu gestatten, dass in den Datenscheiben 308 eingereihte Zellen in den Schaltkern eintreten. Bei Ausführung des Schrittes S5 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt S5 geht der Prozess 500 zum Entscheidungsblock 513 weiter. Wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt, kehrt Prozess 500 zu Schritt S0 zurück. Andernfalls geht das Verfahren zu Schritt S6 weiter.
S6: Prüfpaketaustausch zur HISL-Verifikation
Bei Schritt S6, an Block 514 gezeigt, ist die SAC 218 bereit, Prüfpakete zu empfangen und zu übertragen. Diese Paketen werden durch Software in den Anschlussprozessor 310 geschrieben und in den Datenstrom eingereiht. Der Anschlussprozessor 310 gibt an, dass er ein Prüfpaket empfing, das aus seiner Warteschlange ausgelesen und durch Software analysiert wird, um sicherzustellen, dass das Paket gültig ist. Bei Ausführung des Schrittes S6 oder im Falle eines Fehlers oder einer Rücksetzanweisung während der Ausführung von Schritt S6 geht der Prozess 500 zum Entscheidungsblock 515 weiter. Wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt, kehrt Prozess 500 zu Schritt S0 zurück. Andernfalls geht das Verfahren zu Schritt S7 weiter.
S7: HISL ist "im Dienst"
Bei Schritt S7, an Block 516 gezeigt, wird die HISL 216, 218 in Dienst gestellt, indem ein Datenstrom über die HISL-Verbindung gestattet wird. Bei Ausführung von Schritt S7 ist der Verbindungssynchronisationsprozess abgeschlossen. Während des normalen Betriebs kehrt der Prozess 500 zu Schritt S0 zurück, wenn es irgendwelche Fehler oder Rücksetzanweisungen gibt. Bei einem solchen Ereignis beginnen die FIC 210 und die SAC 220, alle Einrichtungen in das Zurücksetzen zu versetzen und starten den Verbindungssynchronisationsprozess bei Schritt S0 neu, wie oben erläutert.
Es wird bemerkt, dass Fachleute auf dem Gebiet einsehen werden, dass verschiedene Modifikationen im Detail an der vorliegenden Ausführungsform vorgenommen werden können, die alle im Umfang der Erfindung liegen würden. Insbesondere wird jede Modifikation der Reihenfolge von in Prozess 400 oder in Prozess 500 vorgenommenen Schritte, die den Verbindungssynchronisationsprozess nicht wesentlich beeinflusst, als im Umfang der vorliegenden Erfindung liegend betrachtet. Beispielsweise kann Schritt F3 (Aktivierung des optischen Rx) gleichzeitig mit Schritt F2 ausgeführt werden, anstatt nacheinander. Ebenso ist die Anzahl von Schritten bei jedem aus Prozess 400 und Prozess 500 nicht notwendigerweise einschränkend, da einer oder mehrere Schritte kombiniert und als im selben Schritt liegend angesehen werden können oder einer der oben beschriebenen Schritte zu einer Vielzahl von Schritten zergliedert werden kann.

Claims

Verfahren zum Synchronisieren eines rahmenfreien Datenstroms über parallele optische Verbindungen (216, 218) zwischen ersten (210) und zweiten (220) Kommunikationskomponenten, wobei jede erste (210) und zweite (220) Kommunikationskomponente einen optischen Laser (212, 224) zum Übertragen von Lasersignalen über die optischen Verbindungen (216, 218) beinhaltet und jede erste (210) und zweite (220) Kommunikationskomponente optische Sensoren (214, 222) zum Empfangen der übertragenen Lasersignale beinhaltet, das die Schritte umfasst: (a) Initialisieren jeder der ersten (210) und zweiten (220) Kommunikationskomponenten; (b) Aktivieren der optischen Laser (212, 224) und optischen Sensoren (214, 222) und Austauschen von Frei-Paketen zwischen den ersten (210) und zweiten (220) Kommunikationspaketen, um einen Datenweg über die optischen Verbindungen (216, 218) aufzubauen; (c) Austauschen von Prüfdatenpaketen über den in Schritt (b) aufgebauten Datenweg, um den Anschluss aller optischen Verbindungen (216, 218) zu verifizieren; und (d) bei Verifikation des Anschlusses der optischen Verbindungen (216, 218) in Schritt (c) Ermöglichen des Datenstroms zwischen den ersten (210) und zweiten (220) Kommunikationskomponenten; wodurch die optischen Verbindungen (216, 218) synchronisiert werden, der Datenweg aufgebaut wird und die Prüfdatenübertragung verifiziert wird, bevor der Datenstrom zwischen den ersten (210) und zweiten (220) Kommunikationskomponenten gestattet wird.
Verfahren nach Anspruch 1, bei dem Schritt (a) umfasst: (i) Löschen des FIFO, das durch ein Zurücksetzen der Einrichtung ausgeführt wird, und Eingeben von Warteschlangen der ersten (210) und zweiten (220) Kommunikationskomponenten; (ii) Aktivieren der optischen Laser (212, 224) der optischen Sensoren (214, 222); und (iii) Sperren von Serien-Parallel-Umsetzerschaltungen, die an die optischen Verbindungen (216, 218) wirksam angeschlossen sind.
Verfahren nach einem der Ansprüche 1 oder 2, bei dem Schritt (b) umfasst: (iv) Aktivieren des optischen Lasers (212) in der ersten Kommunikationseinrichtung (210) und Übertragen von Frei-Pakete umfassenden Lasersignalen zur zweiten Kommunikationseinrichtung (220); (v) Aktivieren des optischen Sensors (214) in der ersten Kommunikationseinrichtung (210); (vi) Aktivieren des optischen Sensors (220) in der zweiten Kommunikationseinrichtung (220); (vii) Erfassen von Frei-Paketen in der zweiten Kommunikationseinrichtung (220); (viii) Löschen jeglicher Warteschlangen in der zweiten Kommunikationseinrichtung (220) und erfassen von Frei-Paketen, die von der ersten Kommunikationseinrichtung (210) her empfangen werden; (ix) bei Erfassen der Frei-Pakete von der ersten Kommunikationseinrichtung (210) her in Schritt (vii) Aktivieren des optischen Lasers (224) in der zweiten Kommunikationseinrichtung (220) und Übertragen von Lasersignalen, die Antwort-Frei-Pakete umfassen, zur ersten Kommunikationseinrichtung (210); und (x) Erfassen der Antwort-Frei-Pakete von der zweiten Kommunikationseinrichtung (220) her unter Verwendung des optischen Sensors (214) in der ersten Kommunikationseinrichtung.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem Schritt (c) umfasst: (xi) Erzeugen von Prüfdatenpaketen in der ersten Kommunikationseinrichtung (210) und Übertragen der Prüfdatenpakete über den Datenweg zur zweiten Kommunikationseinrichtung (220); (xii) Empfangen und Einreihen der Prüfdatenpakete in eine Warteschlange in der zweiten Kommunikationseinrichtung (220); (xiii) Prüfen der aus der Warteschlange entnommenen Datenpakete, um zu verifizieren, dass sie richtig codiert sind; (xiv) bei Empfangen von richtig codierten Prüfdatenpaketen von der ersten Kommunikationseinrichtung (210) her in Schritt (xiii) Erzeugen von Antwort-Prüfdatenpaketen und Übertragen der Antwort-Prüfdatenpakete über den Datenweg zur ersten Kommunikationseinrichtung (210); und (xv) Empfangen und Einreihen der in Schritt (xiii) erzeugten Antwort-Prüfdatenpakete in eine Warteschlange in der ersten Kommunikationseinrichtung (210); (xvi) Prüfen der aus der Warteschlange entnommenen Antwort-Prüfdatenpakete, um zu verifizieren, dass sie richtig codiert sind; und (xvii) bei Empfangen von richtig codierten Antwort-Prüfdatenpaketen Verifizieren des Anschlusses der optischen Verbindungen (216, 218).
Verfahren nach einem der Ansprüche 1 bis 4, das vor Schritt a) die Schritte umfasst: (u) Erfassen eines Auftretens eines Kommunikationsfehlers zwischen den ersten (210) und zweiten (220) Kommunikationskomponenten; (v) bei Erfassung des Kommunikationsfehlers in Schritt (u) weitergehen über Schritte (a) bis (d)
Verfahren nach einem der Ansprüche 1 bis 5, bei dem die erste Kommunikationskomponente eine Strukturschnittstellenkarte (210) und die zweite Kommunikationskomponente eine Umschalter-Zugangskarte (220) ist.