DE602004013186T2

DE602004013186T2 - Linear-approximation der max*-operation für log-map-decodierung

Info

Publication number: DE602004013186T2
Application number: DE602004013186T
Authority: DE
Inventors: Gideon c/o Motorola KUTZ; Amir I Chass
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2003-12-05
Filing date: 2004-12-03
Publication date: 2010-04-15
Anticipated expiration: 2024-12-04
Also published as: WO2005055435A1; US20070168820A1; ATE392745T1; DE602004013186D1; GB0328322D0; GB2408901B; GB2408901A; JP2007514347A; WO2005055435B1; US7634703B2; EP1692770B1; EP1692770A1

Description

Die vorliegende Erfindung betrifft einen Decoder für eine drahtlose Kommunikationsvorrichtung.
Der Einsatz drahtloser Kommunikationssysteme, um verschiedene Kommunikationsarten wie etwa Sprache und Datenübertragung zu bieten, ist weit verbreitet. Ein derartiges System ist das Breitband-Codemultiplexverfahren (WCDMA, englisch: Wideband Code Division Multiple Access), das bei verschiedenen miteinander im Wettbewerb stehenden drahtlosen Kommunikationsstandards eingesetzt wird, beispielsweise beim Third Generation Partnership Project 3GPP und 3GGP2.
Um eine Datenverfälschung zu vermeiden, die während einer RF-Übertragung (Hochfrequenz-Übertragung) auftreten kann, umfassen die verschiedenen drahtlosen Kommunikationsstandards typischerweise eine Art der Kanalcodierung. Eine verbreitete Kanalcodierungstechnik ist die Turbocodierung.
Turbocodierung umfasst das Verwenden eines Turbocodierers zum Codieren eines Codesegments (d. h. eines Datenpakets) und einen Turbodecodierer zum Decodieren des codierten Codesegments.
Ein Turbocodierer umfasst zwei Faltungscodierer (englisch: convolutional encoder) und eine Verschränkungseinrichtung (englisch: interleaver), wobei die Verschränkungseinrichtung die Informationsbits in dem Paket in Übereinstimmung mit einem bestimmten Verschränkungsschema mischt (d. h. verschränkt).
Der Turbocodierer verwendet einen ersten Faltungscodierer, um Informationsbits innerhalb eines Pakets zum Erzeugen einer ersten Sequenz von Paritätsbits zu codieren, parallel dazu, dass die Verschränkungseinrichtung die Informationsbits mischt, wobei die gemischten Informationsbits von einem zweiten Codierer codiert werden, um eine zweite Sequenz von Paritätsbits zu erzeugen. Die Informationsbits und die Paritätsbits in der ersten und zweiten Sequenz werden dann moduliert und zu einem Empfänger übertragen.
Die Informationsbits und die erste und zweite Sequenz von Paritätsbits werden durch einen Empfänger empfangen und durch einen Turbodecodierer decodiert.
Der Turbodecodierer speichert anfänglich die empfangenen Informationsbits und die Paritätsbits in der ersten und zweiten Sequenz in einem Puffer. Anfangs werden die Informationsbits und die erste Sequenz von Paritätsbits von dem ersten Faltungscodierer von dem Puffer geholt und durch einen ersten Soft Input Soft Output SISO-Decodierer decodiert, um ”extrinsische” Informationen zu bieten, welche Anpassungen beim Vetrauensniveau in die erkannten Werte für die Informationsbits angeben. Dann werden Zwischenergebnisse, welche die extrinsischen Informationen von dem ersten SISO-Decodierer umfassen, in einer der bei dem Sender verwendeten Codeverschränkung entsprechenden verschränkten Ordnung in dem Puffer gespeichert.
Die Zwischenergebnisse, die Informationsbits und die zweite Sequenz von Paritätsbits von dem zweiten Codierer werden von dem Puffer geholt und durch einen zweiten SISO-Decodierer decodiert, um extrinsische Informationen zu bieten, welche weitere Anpassungen bei dem Vertrauensniveau in die erkannten Werte für die Informationsbits angeben. Dann werden Zwischenergebnisse, welche die extrinsischen Informationen von dem zweiten SISO-Decodierer umfassen, in einer der beim Sender durchgeführten Codeverschränkung komplementären unverschränkten Reihenfolge in dem Puffer gespeichert. Die Zwischenergebnisse werden in einer nächsten Decodieriteration verwendet, die durch den Turbodecodierer durchgeführt wird. Der Turbodecodierer führt eine vorbestimmte Anzahl von Decodieriterationen durch, bevor er eine Entscheidung für den Wert des decodierten Informationsbits erzeugt.
Innerhalb von SISO-Decodern herkömmlich verwendete Algorithmen sind der Maximum-a-Posteriori MAP-Decodieralgorithmus und der log-MAP-Decodieralgorithmus. Der log-MAP-Decodieralgorithmus ist zu dem MAP-Decodieralgorithmus analog, wird aber in der logarithmischen Domäne durchgeführt.
Der MAP-Decodieralgorithmus verwendet Vorwärtszustandsmetriken, allgemein als Alphas α bezeichnet und Rückwärtszustandsmetriken, allgemein als Betas β bezeichnet, um weiche Ausgabeergebnisse zu bestimmen, wobei die Vorwärtszustandsmetriken α und Rückwärtszustandsmetriken β einen Zustand in einer Gitter- beziehungsweise Trellisstruktur (englisch: trellis structure) charakterisieren.
Innerhalb des log-MAP-Algorithmus wird die MAX*-Funktion verwendet, die durch MAX*(a(n), b(n)) dargestellt wird, wobei a(n) und b(n) Eingabewerte der MAX*-Funktion sind. Die Eingabewerte a(n) und b(n) können Vorwärtszustandsmetriken, Rückwärtszustandsmetriken oder eine Kombination aus beiden sein.
Die MAX*(a(n), b(n))-Funktion ist gleich MAX(a(n), b(n)) plus einem Korrekturwert, wobei der Korrekturwert gleich ist zu log(1 + exp(–|α(n) – b(n)|)).
Der MAX(a(n), b(n))-Ausdruck der Gleichung kann üblicherweise einfach berechnet werden, der Korrekturwert jedoch ist relativ schwierig zu berechnen und wird üblicherweise unter Verwenden einer linearen Approximierung, einer Stufenapproximierung oder einer Nachschlagtabelle approximiert.
Die Patentbeschreibung US 2002/018533 A1 offenbart eine Umsetzung, bei welcher ein Rechner eine lineare Approximierung einer MAX*-Funktion berechnet und eine Auswähleinrichtung einen MAX*-Ausgabewert aus der Gruppe aus a(n), b(n) und der berechneten linearen Approximierung basierend auf einer Bestimmung auswählt, ob ein vorbestimmter Schwellenwert für |a(n) – b(n)| erreicht wurde. Die Berechnung der linearen Approximierung basiert auf (a(n) + b(n) + DE)/2, wobei DE ein Schwellenwert ist.
Da die Zustandsmetrikberechnungen innerhalb des SISO-Decodierers durchgeführt werden, können die Werte innerhalb der akkumulierten Pfadmetriken einen Überlauf erzeugen, was zu falschen Ergebnissen führt.
Eine Lösung des Überlauf-Problems umfasst das Verwenden von Modulo-Berechnungen. Eine Modulo n Operation auf eine Zahl ergibt den Rest, wenn die Zahl durch n geteilt wird, zum Beispiel 10 (binär 1010) modulo 8 = 2 (binär 010) und 28 (binär 11100) modulo 16 = 12 (binär 1100). Wie aus den Beispielen gesehen werden kann, ergibt sich daraus, dass das Bestimmen eines Wertes für eine Modulo-Operation, bei der Rest ein Wert ist, der aus einer Potenzierung mit zwei stammt, sich einfach als eine Frage des Abdeckens unerwünschter Bits darstellt.
Die Modulo-Funktion, wie in 1 dargestellt, kann als eine Sägezahnfunktion betrachtet werden.
Eine alternative Umsetzung der Modulo-Funktion kann definiert werden durch:
was es erlaubt, negative Zahlen zu behandeln. Diese Funktion ist in 2 dargestellt.
Es ist wünschenswert, über eine Vorrichtung und Verfahren zum Erzeugen eines linear approximierten MAX*-log MAP-Algorithmus zu verfügen, der basierend auf Modulo-Funktionen wirkt.
Der Artikel von Wu, Y. u. a. mit dem Titel ”Internal data width in SISO decoding module with modular renormalization” veröffentlicht in Proc. IEEE 51. vehicular technology conference Tokio, Japan, Seiten 675 bis 679, Bezugsnummer XP000970706, offenbart einen Decodierer, der eine modulare Renormierungstechnik anwendet, um dem Überlauf der Zustandsmetriken Rechnung zu tragen.
Die vorliegende Erfindung bietet einen Decodierer für eine drahtlose Kommunikationsvorrichtung und ein Verfahren zum Erzeugen eines MAX*-Wertes wie in den beigefügten Ansprüchen beschrieben.
Als ein Beispiel wird nun eine Ausführungsform der Erfindung mit Bezug auf die Zeichnungen beschrieben, von denen:
1 eine graphische Darstellung einer ersten Modulo-Funktion zeigt;
2 eine graphische Darstellung einer zweiten Modulo-Funktion zeigt;
3 eine graphische Darstellung der Variation des MAX*-Korrekturterms über |a(n) – b(n)| zeigt;
4 einen Decodierer gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
Die Kurve A in 3 zeigt den Korrekturterm für die MAX*(a(n), b(n))-Funktion, (d. h. MAX*(a(n), b(n)) – MAX(a(n), b(n)) als eine Funktion von |a(n) – b(n)|) wobei |a(n) – b(n)| der Absolutwert der Differenz zwischen a(n) und b(n)) ist).
Wie aus Kurve A gesehen werden kann, ist der Korrekturwert für geringe Werte von |a(n) – b(n)| am größten und verringert sich Schrittweise zu Null, wenn |a(n) – b(n)| sich erhöht.
Wie oben erwähnt, besteht eine einfache Technik zum Approximieren des Korrekturterms darin, eine lineare Approximierung zu verwenden, wie durch Linie B in 3 dargestellt. Wie gezeigt, bietet die lineare Approximierung für niedrige Werte von eine gute Näherung für den Korrekturterm. Der Schnitt der Linie B mit der |a(n) – b(n)|-Achse gibt den |a(n) – b(n)|-Wert an, oberhalb dessen der Korrekturwert der linearen Approximierung gegen Null geht. Beim Verwenden einer linearer Approximierung bestimmt der Schnittpunkt folglich einen als C bezeichneten Schwellenwert zum Bestimmen, ob ein Korrekturwert auf |a(n) – b(n)| angewendet werden muss, wobei der Schnittpunkt durch die Gleichung der linearen Approximierung definiert ist.
Das Verwenden der Technik der linearen Approximierung erlaubt ein leichtes Berechnen der MAX*-Funktion wie nachfolgend beschrieben.
Eine geeignete Gleichung zur linearen Approximierung (d. h. der verwendete Korrekturterm) ist durch
gegeben.
Folglich kann die MAX*-Funktion geschrieben werden als:
Um das oben diskutierte Problem des akkumulierten Zustandsmetriküberlaufs zu minimieren, werden die oben stehenden Ausdrücke in ihre entsprechenden ”modF”-Werte umgewandelt, wobei F derart gewählt wird, dass |a(n) – b(n)| < F gilt. F wird gewählt, indem der Algorithmus analysiert und es bestimmt wird, was der maximal mögliche Wert von |a(n) – b(n)| für alle a(n) und b(n) wäre, die in die MAX*-Funktion eingegeben werden können.
Um die Hardwareumsetzung zum Behandeln des Modulo-Wertes zu vereinfachen, ist F vorzugsweise ein Wert, der einer Potenzierung mit zwei entstammt.
modF von a(n) wird a(n)modF.
modF von b(n) wird b(n)modF.
modF von (a(n) + b(n) + C)/2 ist jedoch
Dies wird wie folgt gezeigt:
Die Gleichung xmodF ist equivalent zu
wobei der ⌊x⌋-Ausdruck die Abrundungsfunktion der ”x” ist (auch als Gaussklammer oder englisch floor function bezeichnet).
Demgemäß gilt: (a(n) + C)modF = (a(n)modF + C)modFund
(a(n) – b(n))modF = a(n) – b(n), dann und nur dann, wenn |a(n) – b(n)| < F _gilt.
Das Verwenden dieser zwei Identitäten beweist:
Für Werte von C < F/2 ist eine alternative Umsetzung des Modulo einer linearen Approximierung einer MAX-Funktion gleich zu:
wobei s aus dem Binärausdruck s = [a(m) xor b(m)] and [((a(m) xor a(m – 1)) and ((b(m) xor b(m – 1)] berechnet wird, wobei a und b durch m Bits dargestellt sind, so dass a(m) das Bit mit dem höchsten Stellenwert von a ist und a(m – 1) das Bit mit dem zweithöchsten Stellenwert ist.
Der Algorithmus ist in Silizium leicht zu berechnen, da s nur Binäroperationen aufweist und F als eine Zweierpotenz gewählt ist.
Ein Decodierer 400 zum Umsetzen der oben stehenden MAX*-Gleichung wird in 4 gezeigt und ist dazu ausgelegt, MAX(a(n)modF, b(n)modF) auszugeben, wenn |a(n) – b(n)| größer ist als der Schwellenwert C, und
auszugeben, wenn |a(n) – b(n)| geringer ist als der Schwellenwert C. Wenn |a(n) – b(n)| gleich groß C ist, dann kann entweder MAX(a(n)modF, b(n)modF) oder
ausgegeben werden.
Der Decodierer 400 umfasst eine erste Subtrahiereinheit 401, eine zweite Subtrahiereinheit 402, einen Rechner 403 in der Form einer Addiereinrichtung und eine Auswahleinheit 404 in der Form einer Multiplexeinheit. Die erste Subtrahiereinheit 401, die zweite Subtrahiereinheit 402 und die Addiereinrichtung 403 sind jede dazu ausgelegt, a(n)modF, b(n)modF und den Schwellenwert C zu empfangen.
Die erste Subtrahiereinheit 401 ist dazu ausgelegt, das Vorzeichen von (b(n)modF – a(n)modF – C)modF zu erzeugen. Die zweite Subtrahiereinheit 402 ist dazu ausgelegt, das Vorzeichen von (a(n)modF – b(n)modF – C)modF zu erzeugen. Die Addiereinheit 403 ist dazu ausgelegt
zu erzeugen, wobei das Teilen durch zwei einer Verschiebung der Bitposition um 1 entspricht.
Die modF-Operation wird durch Ignorieren des Überlaufs durchgeführt (d. h. das Übertragsbit der msb-Bitaddition (msb-englisch: most significant bit) wird ignoriert).
Die Ausgabe von der ersten Subtrahiereinheit 401, der zweiten Subtrahiereinheit 402 und der Addiereinheit 403 (d. h. das Vorzeichen von (b(n)modF – a(n)modF – C)modF, das Vorzeichen von (a(n)modF – b(n)modF – C)modF beziehungsweise
werden der Multiplexeinheit 404 zusammen mit den Werten a(n)modF und b(n)modF bereitgestellt.
Der Multiplexer 404 ist dazu ausgelegt, ein MAX*(a(n)modF, b(n)modF) auszugeben, das gleich a(n)modF ist, wenn das Vorzeichen von (a(n)modF – b(n)modF – C)modF positiv ist und das Vorzeichen von (b(n)modF – a(n)modF – C)modF negativ ist.
Der Multiplexer 404 ist dazu ausgelegt, ein MAX*(a(n)modF, b(n)modF) auszugeben, das gleich b(n)modF ist, wenn das Vorzeichen von (a(n)modF – b(n)modF – C)modF negativ ist und das Vorzeichen von (b(n)modF – a(n)modF – C)modF positiv ist.
Der Multiplexer 404 ist dazu ausgelegt, ein MAX*(a(n)modF, b(n)modF) auszugeben, das gleich ist zu
wenn das Vorzeichen von (a(n)modF – b(n)modF – C)modF negativ ist und das Vorzeichen von (b(n)modF – a(n)modF – C)modF negativ ist.
Es ist für Fachleute klar, dass der offenbarte Gegenstand auf verschiedene Arten modifiziert werden kann und viele Ausführungsformen annehmen kann, die sich von den oben speziell beschriebenen bevorzugten Formen unterscheiden. Zum Beispiel können die oben ausgeführten Ausführungsformen derart ausgelegt sein, dass das Modulo für andere Gleichungen zur linearen Approximierung berechnet werden kann und eine zusätzliche Subtrahiereinheit könnte verwendet werden, um das Vorzeichen von a(n) – b(n) zu bestimmen, um beim Auswahlprozess zu helfen.

Claims

Decoder für eine drahtlose Kommunikationsvorrichtung, die einen Rechner (401 bis 403) zum Berechnen des Modulo-Wertes einer linearen Approximation einer MAX*-Funktion unter Verwendung von
und eine Auswahlvorrichtung (404) zum Auswählen eines MAX*-Ausgabewertes aus der Gruppe a(n)modF, b(n)modF und dem berechneten Modulo-Wert basierend auf einer Bestimmung, ob ein vorgegebener Schwellenwert für |a(n) – b(n)| erreicht wurde, umfasst, wobei a(n) eine erste Zustandsmetrik, b(n) eine zweite Zustandsmetrik, C der vorgegebene Schwellenwert und F ein Wert größer als |a(n) – b(n)| ist.
Decoder für eine drahtlose Kommunikationsvorrichtung, die einen Rechner (401 bis 403) zum Berechnen des Modulo-Wertes einer linearen Approximation einer MAX*-Funktion unter Verwendung von
und eine Auswahlvorrichtung (404) zum Auswählen eines MAX*-Ausgabewertes aus der Gruppe a(n)modF, b(n)modF und dem berechneten Modulo-Wert basierend auf einer Bestimmung, ob ein vorgegebener Schwellenwert für |a(n) – b(n)| erreicht wurde, umfasst, wobei a(n) eine erste Zustandsmetrik, b(n) eine zweite Zustandsmetrik, C der vorgegebene Schwellenwert, F ein Wert größer als |a(n) – b(n)| und s gleich [a(m) XOR b(m)|] AND [((a(m) XOR a(m – 1)) AND ((b(m) XOR b(m – 1)] ist und a(m), b(m) die höchstwertigen Bits von a(n), b(n) beziehungsweise a(m – 1), b(m – 1) die nächst höchstwertigen Bits von a(n), b(n) sind.
Decoder nach einem der Ansprüche 1 oder 2, wobei die Bestimmung auf dem Vorzeichen von (a(n)modF – b(n)modF – C)modF und dem Vorzeichen von (b(n)modF – a(n)modF – C)modF basiert.
Decoder nach einem der vorhergehenden Ansprüche, wobei die Auswahlvorrichtung (404) ausgelegt ist, den Modulo-Wert der linearen Approximation der MAX*-Funktion auszuwählen und auszugeben, wenn der Wert |a(n) – b(n)| kleiner als der vorgegebene Schwellenwert C ist.
Decoder nach einem der vorhergehenden Ansprüche, wobei der Wert von F eine Zweierpotenz ist.
Decoder nach einem der vorhergehenden Ansprüche, wobei die Auswahlvorrichtung (404) ein Multiplexer ist.
Decoder nach einem der vorhergehenden Ansprüche, wobei der Rechner (401 bis 403) ein Additionsmodul (403) umfasst, das ausgelegt ist, a(n)modF, b(n)modF und C zu empfangen.
Verfahren zum Erzeugen eines MAX*-Wertes, wobei das Verfahren ein Empfangen einer ersten Modulo-Zustandsmetrik a(n)modF, einer zweiten Modulo-Zustandsmetrik b(n)modF und eines vorgegebenen Schwellenwertes C für |a(n) – b(n)|, wobei F ein Wert größer als |a(n) – b(n)| ist; ein Berechnen des Modulo-Wertes einer linearen Approximation einer MAX*-Funktion unter Verwendung von
und ein Auswählen eines MAX*-Ausgabewertes aus der Gruppe a(n)modF, b(n)modF und dem berechneten Modulo-Wert basierend auf der Bestimmung, ob der vorgegebene Schwellenwert C für |a(n) – b(n)| erreicht wurde, umfasst.
Verfahren zum Erzeugen eines MAX*-Wertes, wobei das Verfahren ein Empfangen einer ersten Modulo-Zustandsmetrik a(n)modF, einer zweiten Modulo-Zustandsmetrik b(n)modF und eines vorgegebenen Schwellenwertes C für |a(n) – b(n)|, wobei F ein Wert größer als |a(n) – b(n)| ist; ein Berechnen des Modulo-Wertes einer linearen Approximation einer MAX*-Funktion unter Verwendung von
wobei s gleich [a(m) XOR b(m)] AND [((a(m) XOR a(m – 1)) AND ((b(m) XOR b(m – 1)] ist und a(m), b(m) die höchstwertigen Bits von a(n), b(n) beziehungsweise a(m – 1), b(m – 1) die nächst höchstwertigen Bits von a(n), b(n) sind; und ein Auswählen eines MAX*-Ausgabewertes aus der Gruppe a(n)modF, b(n)modF und dem berechneten Modulo-Wert basierend auf einer Bestimmung, ob der vorgegebene Schwellenwert C für |a(n) – b(n)| erreicht wurde, umfasst.