DE602004012066T2 - Zeitmultiplexstreckenverbindungen zwischen einer Koppelmatrix und einem Port in einem Netzelement - Google Patents

Zeitmultiplexstreckenverbindungen zwischen einer Koppelmatrix und einem Port in einem Netzelement Download PDF

Info

Publication number
DE602004012066T2
DE602004012066T2 DE602004012066T DE602004012066T DE602004012066T2 DE 602004012066 T2 DE602004012066 T2 DE 602004012066T2 DE 602004012066 T DE602004012066 T DE 602004012066T DE 602004012066 T DE602004012066 T DE 602004012066T DE 602004012066 T2 DE602004012066 T2 DE 602004012066T2
Authority
DE
Germany
Prior art keywords
backpanel
frame
words
port
bytes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004012066T
Other languages
English (en)
Other versions
DE602004012066D1 (de
Inventor
Sergio Cabrini
Silvio Cucchi
Stefano Gastaldello
Luca Razzetti
Giulio Gladiali
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Original Assignee
Alcatel Lucent SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Lucent SAS filed Critical Alcatel Lucent SAS
Publication of DE602004012066D1 publication Critical patent/DE602004012066D1/de
Application granted granted Critical
Publication of DE602004012066T2 publication Critical patent/DE602004012066T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13003—Constructional details of switching devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13076—Distributing frame, MDF, cross-connect switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13174—Data transmission, file transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13367—Hierarchical multiplexing, add-drop multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

  • Die vorliegende Erfindung betrifft Telekommunikations-Netzwerkelemente, normalerweise ADMs (Add/Drop-Multiplexer) oder DXC (Digitale Querverbindungen). Konkret betrifft die vorliegende Erfindung eine Port-Vorrichtung zum Verbinden von Eingangsflüssen mit einer Vermittlungsmatrix (auch als Vermittlungsgitter bezeichnet) und ein Verfahren zur Bereitstellung einer Vielzahl von Eingangsflüssen für eine Vermittlungsmatrix in einem Netzwerkelement. Darüber hinaus betrifft die vorliegende Erfindung einen Backpanel-Rahmen zum Senden von Eingangsflüssen an eine Vermittlungsmatrix.
  • Ein ADM ist bekanntermaßen ein Netzwerkelement, das Zugang zu allen oder einigen Teil-Sets der in einem STM-N enthaltenen Signale bietet. Diese Signale werden dem STM-N-Signal hinzugefügt oder daraus gelöscht, während es den ADM passiert.
  • Digitale Querverbindungssysteme werden allgemein zum kontrollierten Neuanordnen der Inhalte von Signalen eingesetzt, die in digitalen Übertragungssystemen übertragen werden. Mit der ständig steigenden Nachfrage nach höherer Übertragungskapazität gibt es jedoch einen Bedarf nach nicht blockierenden Vermittlungseinheiten mit höherer Kapazität zur Verwendung in dem Querverbindungs-Vermittlungsnetz. Dabei besteht insbesondere ein Bedarf zur Bereitstellung eines Netzwerks, dessen Kapazität sich leicht variieren lässt.
  • In Netzwerkelementen werden Eingangsflüsse an Ports empfangen und über Backpanel-Verbindungen an eine Vermittlungsmatrix gesendet. Nach der Durchführung einer solchen Querverbindung an einer solchen Vermittlungsmatrix werden die korrekt querverbundenen Daten an die Ausgangs-Ports gesendet.
  • Es sind verschiedene Anordnungen bekannt zur Bereitstellung einer Vermittlungsmatrix mit Daten von einem Port. Leider konzentrieren sich die Lösungen gemäß dem Stand der Technik auf spezifische Anwendungen, beispielsweise auf den aus schließlichen Transport von SONET- oder SDH- oder OTN-Nutzlasten. Darüber hinaus sind die bekannten Anordnungen normalerweise aus Standard-Rahmenformaten abgeleitet und daher nicht für effiziente, flexible, agnostische und skalierbare Architekturen optimiert.
  • Der Antragsteller sah einen Bedarf zur Bereitstellung einer agnostischen Anordnung mit der Möglichkeit zur Querverbindung von SONET/SDH-Zubringersignalen höherer Ordnung und ODUx-Zubringersignalen (Optical Data Unit).
  • Der Antragsteller sah außerdem einen Bedarf zur Bereitstellung einer Anordnung, die einen skalierbaren "Wortscheiben"-Ansatz ermöglicht mit Maximierung der Matrixkapazität und Minimierung der Komplexität und Leistungsverteilung der Vermittlungsmatrix.
  • Darüber hinaus sah der Antragsteller einen Bedarf zur Bereitstellung eines Verbindungsschutzes zwischen Port und Vermittlungsmatrix.
  • Die Patentschrift WO 02/052788 beschreibt ein Verfahren und eine Vorrichtung zum Übertragen von Informationen in einem Kommunikationssystem.
  • WO 02/15489 beschreibt Hochleistungs-Switches und -Router mit Domains mit paralleler Vermittlung und Beschleunigung auf der Ebene der Teileinheiten.
  • Gemäß einem ersten Aspekt bietet die vorliegende Erfindung ein Netzwerkelement mit einem Eingangs-Port und Zeitmultiplex-Vermittlungsmatrizen, wobei dieser Eingangs-Port über eine Reihe von Backpanel-Verbindungen mit diesen Vermittlungsmatrizen verbunden ist,
    wobei der Eingangs-Port eine Reihe von Eingangsflüssen empfängt,
    wobei jeder dieser Eingangsflüsse die Form von in Rahmen angeordneten Bit hat, wobei jeder Rahmen Zubringersignale umfasst;
    wobei der Eingangs-Port Folgendes umfasst: einen Speicher zum Speichern einer vordefinierten Anzahl von Byte für jedes Zubringersignal; eine „Schneideeinheit" zum Zerteilen der gespeicherten vordefinierten Anzahl von Byte für jedes Zubringersignal zur Bildung einer Reihe von Wortstrukturen; und eine Backpanel-Rahmenbildungseinheit zur Bildung von Backpanel-Rahmen mit diesen Wortstrukturen, dadurch gekennzeichnet, dass die Anzahl dieser Wortstrukturen für jedes Zubringersignal der Anzahl dieser Vermittlungsmatrizen entspricht, dass die Kapazität des Eingangsflusses der Kapazität der gesamten Backpanel-Verbindungskapazität entspricht, und dass jeder Backpanel-Rahmen für eine Reihe von Eingangsflüssen entsprechend der Anzahl der Vermittlungsmatrizen eine entsprechende Wortstruktur aller dieser Zubringersignale umfasst.
  • Bevorzugt umfasst jeder dieser Backpanel-Rahmen einen Rahmen-Kopfabschnitt und einen Nutzlastabschnitt, wobei der Kopfabschnitt eine Vielzahl von Wörtern und redundanten Daten umfasst und der Nutzlastabschnitt eine Vielzahl von Wörtern mit redundanten Daten umfasst.
  • Bevorzugt bieten diese redundanten Daten eine Funktion zum Vorwärts-Fehlerkorrekturschutz.
  • Bevorzugt beträgt diese vordefinierte Anzahl von Byte für jedes Zubringersignal Acht, wobei diese acht gespeicherten Bytes in vier 2-Byte-Strukturen zu je vier Wörtern angeordnet sind, die über diese Backpanel-Verbindungen vier Vermittlungsmatrizen bereitgestellt werden.
  • Das Netzwerkelement gemäß einem der vorangegangenen Ansprüche, wobei der Port als ASIC implementiert ist.
  • Gemäß einem zweiten Aspekt bietet die vorliegende Erfindung ein Verfahren zum Zuführen einer Anzahl von Vermittlungsmatrizen eines Netzwerkelements durch eine Reihe von Backpa nel-Verbindungen, wobei das Verfahren die folgenden Schritte umfasst:
    Empfangen von Eingangsflüssen, wobei jeder dieser Eingangsflüsse in Form von Bit in Rahmen angeordnet ist, wobei jeder Rahmen Zubringersignale umfasst, die eine vordefinierte Anzahl von Byte für jedes Zubringersignal umfassen; Zerteilen der gespeicherten vordefinierten Anzahl von Byte für jedes Zubringersignal, wodurch eine Anzahl von Wortstrukturen gebildet wird, dadurch gekennzeichnet, dass der Schritt zum Zerteilen das Bilden von Wortstrukturen umfasst in einer Anzahl, die der Anzahl dieser Vermittlungsmatrizen entspricht, und dadurch, dass die Kapazität des Eingangsflusses der gesamten Backpanel-Verbindungskapazität entspricht, und dadurch, dass jeder Backpanel-Rahmen für eine Anzahl von Eingangsflüssen, die der Anzahl von Vermittlungsmatrizen entspricht, eine entsprechende Wortstruktur aller Zubringersignale umfasst.
  • Der Schritt zum Bilden von Backpanel-Rahmen kann die Schritte zum Bereitstellen eines Rahmen-Kopfabschnitts und eines Nutzlastabschnitts umfassen, wobei der Kopfabschnitt eine Vielzahl von Wörtern und redundanten Daten umfasst und der Nutzlastabschnitt eine Vielzahl von Wörtern mit redundanten Daten umfasst.
  • Die redundanten Daten bieten bevorzugt eine Funktion zum Vorwärts-Fehlerkorrekturschutz.
  • Bevorzugt werden acht Byte eines Zubringersignals im Port-Speicher gespeichert, wobei diese acht Bytes in vier 2-Byte-Strukturen zu je vier Wörtern angeordnet sind, die über diese Backpanel-Verbindungen vier Vermittlungsmatrizen bereitgestellt werden.
  • Die vorliegende Erfindung wird durch die Lektüre der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, wobei gilt:
  • 1 zeigt eine einzelne quadratische Vermittlungsmatrix zur Querverbindung von M Flüssen, wobei jeder Fluss T Zeitfenster umfasst;
  • 2 zeigt eine Anordnung von vier quadratischen Vermittlungsmatrizen zur Querverbindung von 4×M Flüssen, wobei jeder Fluss T Zeitfenster umfasst;
  • 3 zeigt eine erste Ausführungsform eines Backpanel-Rahmens gemäß der vorliegenden Erfindung;
  • 4 zeigt eine zweite Ausführungsform eines Backpanel-Rahmens gemäß der vorliegenden Erfindung;
  • 5 zeigt eine dritte Ausführungsform eines Backpanel-Rahmens gemäß der vorliegenden Erfindung; und
  • 6 zeigt eine Diagrammdarstellung eines Eingangs-Ports gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf 1 ist zunächst eine elementare quadratische TDM-Matrix dargestellt und als Switch konzipiert. Die Matrix aus 1 umfasst M Eingangsverbindungen, wobei jede Verbindung T Zeitfenster transportiert. Die Querverbindungskapazität beträgt N×N, wobei N = M×T. Wenn C die Kapazität jedes einzelnen Zeitfensters in Mbit/s ist, so beträgt die Gesamtkapazität der elementaren Matrix in 1 damit N×C.
  • Durch die Zuordnung eines Zubringersignals in einem oder mehreren Zeitfenstern kann die Matrix aus 1 für unterschiedliche Zubringersignal-Bitraten verwendet werden. Die Anzahl Nt von erforderlichen Zeitfenstern für jedes Zubringersignal beträgt Nt = ⌈fT/C⌉, wobei fT die Zubringersignal-Bitrate ist.
  • Der Antragsteller folgt diesem neuartigen Ansatz zur Bereitstellung einer Matrixanordnung mit höherer Kapazität. Die Grundidee umfasst die parallele Verwendung mehrerer elementarer TDM-Matrizen. Mit k parallelen Matrizen beträgt die Querverbindungskapazität weiterhin N×N, aber die Kapazität der einzelnen äquivalenten Zeitfenster (aus k elementaren parallelen Zeitfenstern) beträgt Ck = C × k. Jedes Zeitfenster ist über die k elementaren Matrizen verteilt, und die Zubringersignale werden von den k Matrizen parallel vermittelt. Als Beispiel zeigt 2 vier Vermittlungsmatrizen (k = 4), die als A, B, C und D konzipiert sind.
  • Zur Nutzung der Flexibilität dieses neuartigen Ansatzes wurde eine bestimmte Backpanel-Rahmenstruktur für die Verbindung zwischen Ports und Matrizen definiert. Insbesondere der Port gemäß der vorliegenden Erfindung ist mit allen in einer spezifischen Konfiguration verwendeten elementaren Matrizen verbunden durch eine Verbindung, die einfach eine geordnete Struktur der von der Matrix verarbeiteten Zeitfenster umfasst plus einen Rahmenkopf für die Verbindungsverwaltung und die Kommunikation zwischen Port und Matrix. Eine erste Ausführungsform eines Backpanel-Rahmens gemäß der vorliegenden Erfindung ist in 3 dargestellt.
  • Der Rahmen gemäß 3 ist ein 8-kHz-Rahmen mit einer Gesamtfrequenz von 2,48832 Gbit/s (entspricht einer STM-16- oder OC-48-Bitrate) zum Transport einer synchronen Übertragungsnutzlast, normalerweise SDH oder SONET (AU4 oder AU3). Der Backpanel-Rahmen aus 3 umfasst einen ersten Teil mit einem Rahmenausrichtungswort („Frame Alignment Word", FAW), einem Rahmenkopf und einer Reihe von Nutzlastpaketen. In der Ausführungsform von 3 umfasst jedes Wort 16 Bit, d. h. zwei Byte. Das Rahmenausrichtungswort umfasst 48 Wörter, der Rahmenkopf umfasst 192 Wörter und jedes Nutzlastpaket umfasst 768 Wörter (entspricht 768 Zeitfenstern); es gibt 25 solcher Pakete.
  • Da die Kapazität jedes einzelnen Zeitfensters (jedes Wort in einem Paket) C = 8000 × 25 × 16 Bit/s = 3,2 MB/s beträgt, kann eine AU3 (fAU3 = 50,304 MB/s) in 16 Zeitfenstern untergebracht werden, da C16 = 16 × 3,2 MB/s = 51,2 MB/s. In diesem Fall kann eine AU3-Vermittlung mit bis zu 16 parallel arbeitenden Matrizen aufgebaut werden, wobei jede davon eines der 16 Zeitfenster verarbeitet; das resultierende System kann bis zu M×768 AU3 verarbeiten. Ebenso ist es möglich, ein System mit (1) 2, 4, 8 parallelen Matrizen zu bauen, von denen jedes (16) 8, 4, 2 Zeitfenster einer einzigen AU3 verarbeitet. Die resultierenden Systeme können entsprechend bis zu (M×48) M×96, M×192, M×384 AU3 vermitteln.
  • Eine AU4 wird einfach mit drei Mal so vielen Zeitfenstern übertragen, wie für eine AU3 erforderlich sind. Dasselbe gilt für Zubringersignale mit höheren Bitraten. Es ist sehr einfach, die SDH/SONET-Zubringersignale an den Backpanel-Rahmen zu synchronisieren: dies lässt sich durch eine Zeigerverarbeitung erreichen, wobei eine SDH/SONET-Abschnittsanpassungsfunktion an den Port angelegt wird; da C16 > fAU3, umfassen darüber hinaus einige Bit in den Zeitfenstern feste Füllinformationen.
  • Der Rahmen gemäß 4 ist ein 2,7648 Gbit/s Rahmen (8-kHz-Frequenz), der eine synchrone Nutzlast, normalerweise SDH oder SONET, überträgt. Der Backpanel-Rahmen aus 4 umfasst einen ersten Teil mit einem Rahmenausrichtungswort („Frame Alignment Word", FAW), einer Füllinformation, einem Rahmenkopf und einer Reihe von Nutzlastpaketen. In der Ausführungsform von 4 umfasst jedes Wort 16 Bit, d. h. zwei Byte. Das Rahmenausrichtungswort umfasst 48 Wörter, der Rahmenkopf umfasst 204 Wörter und jedes Nutzlastpaket umfasst 816 Wörter. Zwischen FAW und Rahmenkopf sind Füllinformationen enthalten. In der gezeigten Ausführungsform umfassen die Füllinformationen 132 Wörter.
  • Wie aus 4 hervorgeht, umfassen die Rahmenkopf- und Nutzlastabschnitte eine Vielzahl von Wörtern, und jedes Wort umfasst redundante Daten, die Funktionen zum Vorwärts-Fehlerkorrekturschutz bereitstellen. Auf diese Weise wird die Ver bindung zwischen Port und Matrix geschützt, um die Verwendung einer hohen Anzahl von Hochgeschwindigkeitsverbindungen mit einem sehr dichten Karten-Layout zu ermöglichen. Der FEC-Algorithmus und die Rahmenstruktur könnten so konzipiert sein, dass sie eine angemessene Codierungsverstärkung bieten und die Komplexität des FEC-Codierers und -Decodierers minimieren. Das 13. Nutzlastpaket ist leer (d. h. es enthält Füllinformationen), wenn der Rahmen SDH/SONET-Nutzlasten transportiert: in diesem Fall beträgt die Kapazität des Zeitfensters dennoch C = 8000 × 25 × 16 Bit/s = 3,2 MB/s. Als Folge hiervon ist die Zuordnung von AU4 und AU3 in diesem Fall identisch mit der für den 2,48832 Gbit/s Rahmen definierten.
  • Der Rahmen gemäß 5 ist ein 2,7648 Gbit/s Rahmen (8-kHz-Frequenz), der ODU-Zubringersignale (OTN-Nutzlast) überträgt.
  • Der Backpanel-Rahmen aus 5 umfasst einen ersten Teil mit einem Rahmenausrichtungswort („Frame Alignment Word", FAW), einer Füllinformation, einem Rahmenkopf und einer Reihe von Nutzlastpaketen. In der Ausführungsform von 5 umfasst jedes Wort 16 Bit, d. h. zwei Byte. Das Rahmenausrichtungswort umfasst 48 Wörter, der Rahmenkopf umfasst 204 Wörter und jedes Nutzlastpaket umfasst 816 Wörter. Zwischen FAW und Rahmenkopf sind Füllinformationen enthalten. In der gezeigten Ausführungsform umfassen die Füllinformationen 132 Wörter.
  • Wie aus 5 hervorgeht, umfassen die Rahmenkopf- und Nutzlastabschnitte eine Vielzahl von Wörtern, und jedes Wort umfasst redundante Daten, die Funktionen zum Vorwärts-Fehlerkorrekturschutz bereitstellen. Auf diese Weise wird die Verbindung zwischen Port und Matrix geschützt, um die Verwendung einer hohen Anzahl von Hochgeschwindigkeitsverbindungen mit einem sehr dichten Karten-Layout zu ermöglichen. Der FEC-Algorithmus und die Rahmenstruktur könnten so konzipiert sein, dass sie eine entsprechende Codierungsverstärkung bieten und die Komplexität des FEC-Codierers und -Decodierers minimieren.
  • In diesem Fall können alle Nutzlastpakete mit Nutzlast gefüllt sein: die Kapazität jedes einzelnen Zeitfensters wird bis zu C = 8000 × 26 × 16 Bit/s = 3,328 MB/s gesteigert. Dies ermöglicht eine Zuordnung von einem ODU1 in 16 × 48 = 768 Zeitfenstern, eine Zuordnung von einer ODU2 in 16 × 192 = 3072 Zeitfenstern und eine Zuordnung von einer ODU3 in 16 × 768 = 12288 Zeitfenstern. Da das ODUx-Zubringersignal nicht mit dem 8-kHz-Backpanel-Rahmen synchronisiert werden kann, muss ein angemessenes plesiochrones Zuordnungsverfahren für diesen Fall definiert werden, beispielsweise unter Verwendung einer eigenen positiven Zuordnung von Füllinformationen.
  • Eine Alternative zum Backpanel-Rahmen in 5 könnte die Definition eines Rahmens mit einer Zeitfensterkapazität von C = 8000 × 25 × 16 Bit/s = 3,2 MB/s sein (wie für den Rahmen in 3), wobei in den Rahmen jedoch eine höhere Anzahl von Zeitfenstern eingefügt wird, beispielsweise 800. In diesem Fall kann die Zuordnung eines ODU1 erzielt werden mit 16 × 50 = 800 Zeitfenstern, die Zuordnung einer ODU2 mit 16 × 200 = 3200 Zeitfenstern und die Zuordnung einer ODU3 mit 16 × 800 = 12800 Zeitfenstern. Da das ODUx-Zubringersignal nicht mit dem 8-kHz-Backpanel-Rahmen synchronisiert werden kann, muss ein angemessenes plesiochrones Zuordnungsverfahren für diesen Fall definiert werden, beispielsweise unter Verwendung einer eigenen positiven Zuordnung von Füllinformationen. Der Port gemäß der vorliegenden Erfindung gemäß der Zubringerkapazität und der Anzahl der parallelen elementaren Matrizen verwaltet die Zuordnung eines Zubringersignals in den Zeitfenstern innerhalb jeder einzelnen Verbindung. Die elementare Matrix selbst braucht den Nutzlastinhalt der als Eingangsflüsse empfangenen Rahmen nicht zu kennen und ist daher agnostisch.
  • In 6 ist der Betrieb eines Ports (PORT) gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere der Schritt zum Zerteilen wird für den Fall eines 16×STM16/OC48 Empfangs-Ports dargestellt. Der Port empfängt sechzehn Eingangsflüsse (L0, L1, L2, ..., L15) mit dem STM16/OC48-Rahmenformat. Für jedes AU-3-Zubringersignal werden acht Byte erfasst und in einem Speicher abgelegt. Die Anzahl der AU-3-Zubringersignale in einem STM 16 beträgt 48 (0...47); t = 0 steht für das erste angekommene Byte eines Zubringersignals, und analog dazu steht t + 1 für das zweite angekommene Byte, und so weiter bis zum letzten angekommenen Byte (t + 7). Es wird davon ausgegangen, dass der Port aus 6 über vier Backpanel-Verbindungen für jede Matrix, nummeriert als 0 bis 3, mit vier Vermittlungsmatrizen (A, B, C, D, nicht dargestellt) verbunden ist.
  • Wie in 6 gezeigt, werden die acht Byte jedes an jeder Eingangsverbindung empfangenen Zubringersignals zerteilt, sodass vier gleiche Strukturen in die vier Vermittlungsmatrizen eingespeist werden. Die Zubringersignale der ersten Eingangsverbindung L0 werden beispielsweise zerteilt und in vier verschiedenen Rahmen angeordnet. Der erste Rahmen (A0, an Matrix A gesendet) umfasst L0[00, 01)(10, – 11) ... (470, 471)], wobei gilt:
    • 00:
    erstes empfangenes Byte der AU3 mit der Nummer 0;
    01:
    zweites empfangenes Byte der AU3 mit der Nummer 0;
    10:
    erstes empfangenes Byte der AU3 mit der Nummer 1;
    11:
    zweites empfangenes Byte der AU3 mit der Nummer 1;
    470:
    erstes empfangenes Byte der AU3 mit der Nummer 47;
    471:
    zweites empfangenes Byte der AU3 mit der Nummer 47; und, allgemeiner gesehen,
    ji:
    (i + 1)-tes empfangenes Byte der j-ten AU3
  • Der zweite Rahmen (B0, an Matrix B gesendet) umfasst L0[02, 03)(12, 13) ... (472, 473)], wobei gilt:
    • 02:
    drittes empfangenes Byte der AU3 mit der Nummer 0;
    03:
    viertes empfangenes Byte der AU3 mit der Nummer 0; und so weiter.
  • Der dritte Rahmen (C0, an Matrix C gesendet) umfasst L0[04, 05)(14, 15) ... (474, 475)], wobei gilt:
    • 04:
    fünftes empfangenes Byte der AU3 mit der Nummer 0;
    05:
    sechstes empfangenes Byte der AU3 mit der Nummer 0; und so weiter.
  • Und schließlich umfasst der vierte Rahmen (D0, an Matrix D gesendet) L0[06, 07)(16, 17) ... (476, 477)], wobei gilt:
    • 06:
    siebtes empfangenes Byte der AU3 mit der Nummer 0;
    07:
    achtes empfangenes Byte der AU3 mit der Nummer 0; und so weiter.
  • Die gleichen Kriterien werden für die weiteren fünfzehn Eingangsverbindungen L1 bis L15 verwendet.
  • Das Speichern von acht Byte für jedes Zubringersignal vor dem Starten der Übertragung der Nutzlast an die vier Matrizen lässt sich vermeiden: sobald zwei Byte gespeichert sind, werden sie im Round-Robin-Verfahren an eine der vier Matrizen gesendet; damit stehen die vier Verbindungen zu den vier Matrizen zur Verfügung, die von der Matrix mit der Nummer 1 (der ersten versorgten) bis zur Matrix mit der Nummer 4 (der letzten versorgten) leicht verzögert sind. Die Matrizen arbeiten mit dieser relativen Verzögerung, und die Verzögerung wird beim Wiederzusammensetzungsprozess (der Rekonstruktion der ursprünglichen AU3 nach der Querverbindung) absorbiert.
  • Es ist zu erkennen, dass die vorliegende Erfindung im Wesentlichen das Organisieren der empfangenen Daten in einem geeigneten Rahmenformat (mit Nutzlast und Rahmenkopf) von der Leitungsrahmenbildungseinheit zu den Matrixvermittlungen umfasst. Zumindest die folgenden Aufgaben werden durch die vorliegende Erfindung erreicht:
    Es wird eine agnostische Architektur erzielt, die die Kapazität zum Querverbinden der SONET/SDH-Zubringersignale einer höheren Ordnung und der ODUx-Zubringersignale (und möglicherweise der Nutzlasten, die in einer Reihe von Zeitfenstern angeordnet sein können) bietet.
  • Sie erlaubt einen skalierbaren „Wortscheiben"-Ansatz mit Maximierung der Matrixkapazität und Minimierung der Komplexität und Leistungsverteilung für die Matrixvermittlung.
  • Schließlich wird die Verbindung zwischen Port und Matrix durch einen FEC geschützt, um die Verwendung einer hohen Anzahl von Hochgeschwindigkeitsverbindungen mit einem sehr dichten Karten-Layout zu ermöglichen. Der FEC-Algorithmus und die Rahmenstruktur sind so konzipiert, dass sie eine entsprechende Codierungsverstärkung bieten und die Komplexität des FEC-Codierers und -Decodierers minimieren.
  • Die Lösung gemäß der vorliegenden Erfindung ist außerordentlich flexibel. Tatsächlich ist die Matrix nutzlast-agnostisch, und sie ermöglicht ein einfaches Umschalten der Zeitfenster. Darüber hinaus können dem System sehr einfach spezifische Ports hinzugefügt werden, um eine Vorrichtung zu erhalten zum gleichzeitigen Querverbinden aller Arten von TDM-Datenverkehr (z. B. SDH, SONET, OTH ...).
  • Darüber hinaus ist das System dank des Wortscheibenansatzes sehr einfach skalierbar.
  • Die Backpanel-Verbindungen bieten integrierte Kommunikationskanäle zwischen Ports und Matrix (hilfreich bei der Systemwartung und der Verarbeitung des Datenverkehrs-Overhead).
  • Der Port und die Matrix sind in vorteilhafter Weise als ASIC implementiert.
  • Auch wenn nur Eingangs-Ports beschrieben wurden, sollte klar sein, dass Ausgangs-Ports im Wesentlichen in gespiegelter Weise arbeiten.
  • 1
    • Switch
  • 2
  • 3
    • 16 Bit FAW STM 16 Kopfabschnitt Nutzlastpaket 0 Nutzlastpaket 23 Nutzlastpaket 24 48 Wörter 192 Wörter 768 Wörter 768 Wörter 768 Wörter 48 Wörter 192 Wörter 18432 Wörter Nutzlast Wörter 19440 Wörter in 125 ms 16 Bit = Wort
  • 4
    • 16 Bit FAW STM 16 Kopfabschnitt Pointer H1 Nutzlastpaket 0 Nutzlastpaket 13 Leer Nutzlastpaket 25 48 Wörter 132 Wörter 204 Wörter 816 Wörter 816 Wörter 21600 Wörter in 125 ms 16 Bit = Wort 32 Wörter Redundanz 32 Wörter Redundanz
  • 5
    • 16 Bit FAW STM 16 Kopfabschnitt Globaler Inhalt Nutzlastpaket 0 Nutzlastpaket 25 48 Wörter 132 Wörter 204 Wörter 816 Wörter 816 Wörter 21600 Wörter in 125 ms Feste Füllinhalte 32 Wörter Redundante Daten = FEC 32 Wörter Redundante Daten = FEC
  • 6
    • TRIB: ZUBR: (Alle anderen Beschriftungen bleiben unverändert)

Claims (9)

  1. Netzwerkelement, das einen Eingangs-Port (PORT) und Zeitmultiplex-Vermittlungsmatrizen (SWITCH, A bis D) umfasst, wobei dieser Eingangs-Port über eine Anzahl von Backpanel-Verbindungen mit diesen Zeitmultiplex-Vermittlungsmatrizen verbunden ist, wobei der Eingangs-Port so angepasst ist, dass er eine Reihe von Eingangsflüssen (L0 bis L15) empfängt, wobei jeder dieser Eingangsflüsse (L0 bis L15) die Form von in Rahmen angeordneten Bit hat, worin jeder Rahmen Zubringersignale umfasst, wobei der Eingangs-Port (PORT) Folgendes umfasst: einen Speicher zum Speichern einer vordefinierten Anzahl von Byte für jedes Zubringersignal; eine „Schneideeinheit" zum Zerteilen der gespeicherten vordefinierten Anzahl von Byte für jedes Zubringersignal zur Bildung einer Reihe von Wortstrukturen; und eine Backpanel-Rahmenbildungseinheit zur Bildung von Backpanel-Rahmen mit diesen Wortstrukturen, dadurch gekennzeichnet, dass die Anzahl dieser Wortstrukturen für jedes Zubringersignal der Anzahl dieser Vermittlungsmatrizen (SWITCH, A bis D) entspricht, dass die Kapazität des Eingangsflusses der Kapazität der gesamten Backpanel-Verbindungskapazität entspricht, und dass jeder Backpanel-Rahmen (A0) für eine Reihe von Eingangsflüssen (L0, L1, L2, L3) entsprechend der Anzahl der Vermittlungsmatrizen (A bis D) eine entsprechende Wortstruktur aller Zubringersignale ((00, 01), (10, 11), ... (470, 471)) umfasst.
  2. Netzwerkelement gemäß Anspruch 1, dadurch gekennzeichnet, dass jeder dieser Backpanel-Rahmen einen Rahmen-Kopfab schnitt und einen Nutzlastabschnitt umfasst, wobei der Kopfabschnitt eine Vielzahl von Wörtern und redundanten Daten umfasst und der Nutzlastabschnitt eine Vielzahl von Wörtern mit redundanten Daten umfasst.
  3. Netzwerkelement gemäß Anspruch 2, dadurch gekennzeichnet, dass diese redundanten Daten eine Funktion zum Vorwärts-Fehlerkorrekturschutz bieten.
  4. Netzwerkelement gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass diese vordefinierte Anzahl von Byte für jedes Zubringersignal Acht beträgt, wobei diese acht gespeicherten Bytes in vier 2-Byte-Strukturen zu je vier Wörtern angeordnet sind, die über diese Backpanel-Verbindungen vier Vermittlungsmatrizen bereitgestellt werden.
  5. Netzwerkelement gemäß einem der vorangegangenen Ansprüche, wobei das Netzwerkelement als ASIC implementiert ist.
  6. Verfahren zum Versorgen von Zeitmultiplex-Vermittlungsmatrizen eines Netzwerkelements durch eine Anzahl von Backpanel-Verbindungen, wobei das Verfahren Folgendes umfasst: Empfangen von Eingangsflüssen (L0 bis L15), wobei jeder dieser Eingangsflüsse (L0 bis L15) in Form von Bit in Rahmen angeordnet ist, wobei jeder Rahmen Zubringersignale umfasst, die eine vordefinierte Anzahl von Byte für jedes Zubringersignal speichern; Zerteilen der gespeicherten vordefinierten Anzahl von Byte für jedes Zubringersignal, wodurch eine Anzahl von Wortstrukturen und Backpanel-Rahmen mit diesen Wortstrukturen gebildet wird, dadurch gekennzeichnet, dass der Schritt zum Zerteilen das Bilden von Wortstrukturen umfasst in einer Anzahl, die der Anzahl dieser Vermittlungsmatrizen entspricht, und dadurch, dass die Kapazität des Eingangsflusses der gesamten Backpanel-Verbindungskapazität entspricht, und dadurch, dass jeder Backpanel-Rahmen (A0) für eine Anzahl von Eingangsflüssen (L0, L1, L2, L3), die der Anzahl von Vermittlungsmatrizen (A bis D) entspricht, eine entsprechende Wortstruktur aller Zubringersignale ((00, 01), (10, 11), ... (470, 471)) umfasst.
  7. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, dass der Schritt zum Bilden von Backpanel-Rahmen die Schritte zum Bereitstellen eines Rahmen-Kopfabschnitts und eines Nutzlastabschnitts umfasst, wobei der Kopfabschnitt eine Vielzahl von Wörtern und redundanten Daten umfasst und der Nutzlastabschnitt eine Vielzahl von Wörtern mit redundanten Daten umfasst.
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass diese redundanten Daten eine Funktion zum Vorwärts-Fehlerkorrekturschutz bieten.
  9. Verfahren gemäß einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass acht Byte eines Zubringersignals im Port-Speicher gespeichert werden, wobei diese acht Bytes in vier 2-Byte-Strukturen zu je vier Wörtern angeordnet sind, die über diese Backpanel-Verbindungen vier Vermittlungsmatrizen bereitgestellt werden.
DE602004012066T 2004-04-05 2004-04-05 Zeitmultiplexstreckenverbindungen zwischen einer Koppelmatrix und einem Port in einem Netzelement Expired - Lifetime DE602004012066T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04290904A EP1585358B1 (de) 2004-04-05 2004-04-05 Zeitmultiplexstreckenverbindungen zwischen einer Koppelmatrix und einem Port in einem Netzelement

Publications (2)

Publication Number Publication Date
DE602004012066D1 DE602004012066D1 (de) 2008-04-10
DE602004012066T2 true DE602004012066T2 (de) 2009-03-19

Family

ID=34896147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004012066T Expired - Lifetime DE602004012066T2 (de) 2004-04-05 2004-04-05 Zeitmultiplexstreckenverbindungen zwischen einer Koppelmatrix und einem Port in einem Netzelement

Country Status (5)

Country Link
US (1) US7602776B2 (de)
EP (1) EP1585358B1 (de)
CN (1) CN1681356B (de)
AT (1) ATE387828T1 (de)
DE (1) DE602004012066T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101389146B (zh) * 2007-09-13 2011-01-05 华为技术有限公司 光传送网同步交叉调度的方法和装置
EP2157279A1 (de) 2008-08-22 2010-02-24 Schlumberger Holdings Limited Sender- und Empfänger-Synchronisation zur Herstellung drahtloser Telemetriesysteme
DE602008004790D1 (de) * 2008-11-28 2011-03-10 Alcatel Lucent Ausrüstungsschutzverfahren und -vorrichtung
EP2506471B1 (de) 2011-03-29 2013-07-31 Alcatel Lucent Netzwerkknoten zum Schalten von Verkehrssignalen in einem Transportnetzwerk
KR101745388B1 (ko) 2012-12-05 2017-06-09 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 처리 방법, 통신 보드 및 장치
EP2916561B1 (de) 2014-03-05 2016-06-22 Alcatel Lucent Querträger für ein WDM-Netzwerk
EP2930939A1 (de) * 2014-04-10 2015-10-14 Alcatel Lucent Verteiltes TDM-Schaltsystem mit Per-tributary-Schutz
CN108736975A (zh) * 2017-04-17 2018-11-02 中兴通讯股份有限公司 一种光传输系统
CN111539168B (zh) * 2020-04-07 2023-11-10 中国空间技术研究院 一种基于分组的大规模并行线性处理的数据处理系统及方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59304436D1 (de) * 1992-01-15 1996-12-12 Siemens Ag Verfahren zum durchschalten von digitalsignalen
FR2737637B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Matrice de commutation entre deux groupes de multiplex
US5615211A (en) * 1995-09-22 1997-03-25 General Datacomm, Inc. Time division multiplexed backplane with packet mode capability
US6693904B1 (en) * 1998-04-09 2004-02-17 Lucent Technologies Inc. Trace format for a sliced switch fabric
US6314106B1 (en) * 1998-04-20 2001-11-06 Alcatel Internetworking, Inc. Receive processing for dedicated bandwidth data communication switch backplane
JP3002727B1 (ja) * 1998-07-31 2000-01-24 東京大学長 Ｔｓ接続を用いた可変速度ｔｄｍ交換方式
US6587461B1 (en) * 1999-06-08 2003-07-01 Cisco Technology, Inc. TDM switching system and ASIC device
GB0016476D0 (en) * 2000-07-05 2000-08-23 Roke Manor Research Transmitting control information across a routing device
AU2001278644A1 (en) * 2000-08-15 2002-02-25 Conexant Systems, Inc. Switches and routers, with parallel domains operating at a reduced speed
JP2002077238A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd パケットスイッチ装置
US7023841B2 (en) * 2000-12-15 2006-04-04 Agere Systems Inc. Three-stage switch fabric with buffered crossbar devices
US6819686B1 (en) * 2000-12-22 2004-11-16 Turin Networks Backplane protocol
DE10118295A1 (de) * 2001-04-12 2002-10-17 Alcatel Sa Optischer Crossconnect
US7130276B2 (en) * 2001-05-31 2006-10-31 Turin Networks Hybrid time division multiplexing and data transport
EP1278321A1 (de) * 2001-07-17 2003-01-22 Alcatel Interface von verschiedenen Nutzlasttypen für Leitungsanwendungen von hoher Frequenz
US20040008674A1 (en) * 2002-07-08 2004-01-15 Michel Dubois Digital cross connect switch matrix mapping method and system
AU2003254276A1 (en) * 2002-07-31 2004-02-16 Tellabs Operations, Inc. Methods and apparatus for improved communications networks
US7440533B2 (en) * 2003-01-17 2008-10-21 Applied Micro Circuits Corporation Modulated jitter attenuation filter
GB2397966B (en) * 2003-02-01 2005-04-20 3Com Corp High-speed switch architecture
EP1585272B1 (de) * 2004-04-05 2007-08-22 Alcatel Lucent Schaltmatrix für ein Telekommunikationsnetzwerkelement

Also Published As

Publication number Publication date
US20050232310A1 (en) 2005-10-20
DE602004012066D1 (de) 2008-04-10
CN1681356B (zh) 2010-05-05
EP1585358A1 (de) 2005-10-12
ATE387828T1 (de) 2008-03-15
US7602776B2 (en) 2009-10-13
CN1681356A (zh) 2005-10-12
EP1585358B1 (de) 2008-02-27

Similar Documents

Publication Publication Date Title
DE69329433T2 (de) Vorrichtung und Verfahren zur Übertragung SONET-Zusatzsignalinformation
EP1158710B1 (de) Verfahren zum Übertragen von synchronen Transportmodulen über ein synchrones Transportnetz
DE69327479T2 (de) Verfahren zum zerlegen und zusammensetzen von rahmenstrukturen mit zeigern
DE60213430T2 (de) Stm-1 bis stm-64 sdh/sonet rahmenanpasser mit datenmultiplexen aus einer serie von konfigurierbaren e/a ports
EP1280373B1 (de) Netzelement für Signale des Optical Transport Networks (OTN)
EP0429888B1 (de) Verfahren zur Übertragung eines digitalen Breitbandsignals in einer Untersystemeinheitenkette über ein Netz einer Synchron-Digital-Multiplexhierarchie
EP0571424B1 (de) Verfahren zum empfang und zur abgabe von rahmenköpfen von und für stm-1-signale in einem rahmenkopf-server eines netzknotens
US7602776B2 (en) Time division multiplexed link connections between a switching matrix and a port in a network element
EP0598455B1 (de) Übertragungssystem der synchronen digitalen Hierarchie
DE60037393T2 (de) Nachrichtenübertragungssystem
DE69327412T2 (de) Verfahren und einrichtung zur elastischen pufferung in einem synchronen digitalen fernmeldesystem
DE60203173T2 (de) Verfahren und vorichtung mit einfünger/rahmenanpasser mehrerer kanäle niedriger geschwindigkeiten in einen einzigen hochgeschwindigkeits sdh/sonet kanal
DE69320478T2 (de) Verfahren und einrichtung zur überwachung der füllrate eines elastischen pufferspeichers in einem synchronen digitalen fernmeldesystem
DE60203690T2 (de) Verfahren und Vorrichtung zur Übertragung eines SDH/SONET Client-Signals als Dienstleistung
DE69428434T2 (de) Verfahren zur steuerung von bedingten verbindungen in einem synchronen digitalen fernmeldesystem
DE60320266T2 (de) Synchroner übertragungsnetzknoten
EP1191725A2 (de) Transportmodul für SDH/SONET
DE602004001448T2 (de) Netzelement mit mehrstufiger Niedrigordnung Schaltungsmatrix
DE112022001592T5 (de) System und verfahren zum durchführen der ratenanpassung von client-daten mit konstanter bitrate (cbr) und einer variablen anzahl von leerblöcken zur übertragung über ein metro-transportnetzwerk (mtn)
DE10013489A1 (de) Optisches Netzelement
EP0993711B1 (de) Verfahren und schaltungsanordnung zur adaption und durchschaltung eines datenstromes
EP0554268B1 (de) Verfahren und anordnung zur übertragung von synchronisiersignalen in einem netzwerk der synchron-digital-hierarchie
DE19608621C2 (de) Telekommunikationsnetzwerk
EP0482279B1 (de) Anordnung zum Umsetzen von untergeordneten digitalen Übertragungsbändern in übergeordnete Signale in der synchronen digitalen Hierarchie
DE69829505T2 (de) Einfügung einer mehrzahl virtueller container höherer ordnung in einen stm rahmen höherer ordnung innerhalb eines sdh systems

Legal Events

Date Code Title Description
8364 No opposition during term of opposition