DE60132132T2 - Verzeichnis-basiertes Vorhersageverfahren und -einrichtung für Multiprozessorsysteme mit gemeinsamem Speicher - Google Patents

Verzeichnis-basiertes Vorhersageverfahren und -einrichtung für Multiprozessorsysteme mit gemeinsamem Speicher Download PDF

Info

Publication number
DE60132132T2
DE60132132T2 DE60132132T DE60132132T DE60132132T2 DE 60132132 T2 DE60132132 T2 DE 60132132T2 DE 60132132 T DE60132132 T DE 60132132T DE 60132132 T DE60132132 T DE 60132132T DE 60132132 T2 DE60132132 T2 DE 60132132T2
Authority
DE
Germany
Prior art keywords
readers
directory
data block
predicted
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60132132T
Other languages
German (de)
English (en)
Other versions
DE60132132D1 (de
Inventor
Stefanos Jersey City Kaxiras
Clifford Reginald New York Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Publication of DE60132132D1 publication Critical patent/DE60132132D1/de
Application granted granted Critical
Publication of DE60132132T2 publication Critical patent/DE60132132T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
DE60132132T 2000-06-09 2001-05-16 Verzeichnis-basiertes Vorhersageverfahren und -einrichtung für Multiprozessorsysteme mit gemeinsamem Speicher Expired - Lifetime DE60132132T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US591918 2000-06-09
US09/591,918 US6889293B1 (en) 2000-06-09 2000-06-09 Directory-based prediction methods and apparatus for shared-memory multiprocessor systems

Publications (2)

Publication Number Publication Date
DE60132132D1 DE60132132D1 (de) 2008-02-14
DE60132132T2 true DE60132132T2 (de) 2009-01-02

Family

ID=24368495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60132132T Expired - Lifetime DE60132132T2 (de) 2000-06-09 2001-05-16 Verzeichnis-basiertes Vorhersageverfahren und -einrichtung für Multiprozessorsysteme mit gemeinsamem Speicher

Country Status (4)

Country Link
US (1) US6889293B1 (enExample)
EP (1) EP1162542B1 (enExample)
JP (1) JP4496455B2 (enExample)
DE (1) DE60132132T2 (enExample)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398282B2 (en) * 2000-06-16 2008-07-08 Fujitsu Limited System for recording process information of a plurality of systems
US7017015B2 (en) * 2002-12-20 2006-03-21 Rockwell Automation Technologies, Inc. Method and system for coordinating the access of data by two computer processes
US7340565B2 (en) * 2004-01-13 2008-03-04 Hewlett-Packard Development Company, L.P. Source request arbitration
US7240165B2 (en) 2004-01-15 2007-07-03 Hewlett-Packard Development Company, L.P. System and method for providing parallel data requests
US7962696B2 (en) 2004-01-15 2011-06-14 Hewlett-Packard Development Company, L.P. System and method for updating owner predictors
US7363435B1 (en) * 2005-04-27 2008-04-22 Sun Microsystems, Inc. System and method for coherence prediction
US7395376B2 (en) 2005-07-19 2008-07-01 International Business Machines Corporation Method, apparatus, and computer program product for a cache coherency protocol state that predicts locations of shared memory blocks
WO2007096979A1 (ja) 2006-02-24 2007-08-30 Fujitsu Limited 情報処理装置およびデータ転送方法
JP4945611B2 (ja) * 2009-09-04 2012-06-06 株式会社東芝 マルチプロセッサ
RU2459241C1 (ru) * 2011-03-29 2012-08-20 Государственное образовательное учреждение высшего профессионального образования "Казанский государственный энергетический университет" (КГЭУ) Цифровое прогнозирующее устройство
WO2013042240A1 (ja) * 2011-09-22 2013-03-28 富士通株式会社 情報処理装置及び情報処理装置の制御方法
US10996989B2 (en) * 2016-06-13 2021-05-04 International Business Machines Corporation Flexible optimized data handling in systems with multiple memories
US10528471B2 (en) * 2016-12-27 2020-01-07 Eta Scale Ab System and method for self-invalidation, self-downgrade cachecoherence protocols
US9691019B1 (en) * 2017-03-07 2017-06-27 Google Inc. Depth concatenation using a matrix computation unit
US10896367B2 (en) 2017-03-07 2021-01-19 Google Llc Depth concatenation using a matrix computation unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214766A (en) * 1989-04-28 1993-05-25 International Business Machines Corporation Data prefetching based on store information in multi-processor caches
EP0394642A3 (en) 1989-04-28 1992-07-15 International Business Machines Corporation Data prefetching in caches
US6032228A (en) * 1997-11-26 2000-02-29 International Business Machines Corporation Flexible cache-coherency mechanism

Also Published As

Publication number Publication date
DE60132132D1 (de) 2008-02-14
JP4496455B2 (ja) 2010-07-07
EP1162542A1 (en) 2001-12-12
US6889293B1 (en) 2005-05-03
JP2002049600A (ja) 2002-02-15
EP1162542B1 (en) 2008-01-02

Similar Documents

Publication Publication Date Title
DE3856451T2 (de) Multiprozessor-Digitaldatenverarbeitungssystem
DE60132132T2 (de) Verzeichnis-basiertes Vorhersageverfahren und -einrichtung für Multiprozessorsysteme mit gemeinsamem Speicher
DE69822534T2 (de) Gemeinsame Speicherbenutzung mit variablen Blockgrössen für symmetrische Multiporzessor-Gruppen
DE69232881T2 (de) Verbesserter Digitalprozessor mit verteiltem Speichersystem
DE69130580T2 (de) Cache-Speicheranordnung
DE102007052853B4 (de) Zeilentauschschema zur Verringerung von Rückinvalidierungen in einem Snoopfilter
DE69606648T2 (de) Verfahren und vorrichtung zur ablauffolgen von multiprozessoren mit starker affinität
DE69901291T2 (de) Verfahren und vorrichtung zur datenübertragung zwischen der caches von netzwerkknoten
DE69906585T2 (de) Datenverarbeitungssystem mit nichtuniformen speicherzugriffen (numa) mit spekulativer weiterleitung einer leseanforderung an einen entfernten verarbeitungsknoten
DE3486161T2 (de) Datenverarbeitungssystem mit Datenkohärenz.
DE69128107T2 (de) Busanordnung für Speicherzugriff
DE102009022151B4 (de) Verringern von Invalidierungstransaktionen aus einem Snoop-Filter
DE102011076895B4 (de) Cachekohärenzprotokoll für persistente Speicher
DE69514165T2 (de) Mehrstufige Cache-Speicheranordnung
DE3587960T2 (de) Datenverarbeitungsanlage mit einem Speicherzugriffssteuergerät.
DE10232926B4 (de) Verfahren zum Aufrechterhalten der Kohärenz in einer hierarchischen Cacheanordnung eines Computersystems
DE68924313T2 (de) Mehrprozessoranordnungen mit kreuzweise abgefragten Schreib-in-Cachespeichern.
DE69029995T2 (de) Multiprozessor mit relativ atomaren Befehlen
DE10219623A1 (de) System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen
DE102007030116A1 (de) Snoop-Filter mit ausschließlicher Inhaberschaft
DE112008002018T5 (de) Bereitstellen eines gemeinsam genutzten Inklusiv-Cache bei Mehrkern-Cache-Clustern
DE10219621A1 (de) Schnelle Prioritätsbestimmungsschaltung mit rotierender Priorität
DE60311302T2 (de) Verfahren und vorrichtung zur verriegelung von mehreren clustern
DE102016222041A1 (de) Ungültigmachen eines umsetzungseintrags in einem multithread-datenverarbeitungssystem
DE69808628T2 (de) Mikroprozessorcachespeicherübereinstimmung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition