DE60116612T2 - METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE - Google Patents

METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE Download PDF

Info

Publication number
DE60116612T2
DE60116612T2 DE60116612T DE60116612T DE60116612T2 DE 60116612 T2 DE60116612 T2 DE 60116612T2 DE 60116612 T DE60116612 T DE 60116612T DE 60116612 T DE60116612 T DE 60116612T DE 60116612 T2 DE60116612 T2 DE 60116612T2
Authority
DE
Germany
Prior art keywords
layer
zone
forming
zones
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60116612T
Other languages
German (de)
Other versions
DE60116612D1 (en
Inventor
Chong Koon Fremont SO
Fwu-Iuan Saratoga HSHIEH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Application granted granted Critical
Publication of DE60116612D1 publication Critical patent/DE60116612D1/en
Publication of DE60116612T2 publication Critical patent/DE60116612T2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

GEBIET DER ERFINDUNGAREA OF INVENTION

Die vorliegende Erfindung bezieht sich allgemein auf mikroelektronische Schaltkreise und im Spezielleren auf ein Verfahren zur Herstellung von DMOS-Grabenvorrichtungen.The The present invention relates generally to microelectronic Circuits and, more particularly, to a method of manufacture of DMOS trench devices.

HINTERGRUND DER ERFINDUNGBACKGROUND THE INVENTION

Metalloxid-Halbleiterfeldeffekttransistorvorrichtungen (MOSFET-Vorrichtungen), die Graben-Gates verwenden, bieten einen niedrigen Einschaltwiderstand und werden oftmals für Schwachstromanwendungen eingesetzt. Bei einer Graben-MOSFET-Vorrichtung sind die Kanäle vertikal angeordnet, und nicht horizontal wie bei den meisten planaren Auslegungen. 1 zeigt eine Querschnittsansicht einer herkömmlichen, mit Graben versehenen MOSFET-Vorrichtung mit einer Einzelzelle, die mit der Bezugszahl 2 bezeichnet ist. Die MOSFET-Zelle 2 umfasst einen Graben 4, der mit leitfähigem Material 6 gefüllt ist, das durch eine dünne Schicht Isoliermaterial 10 von den Siliziumzonen 8 getrennt ist. Eine Körperzone 12 ist in einer Epitaxialschicht 18 diffundiert, und eine Quellenzone 14 ist wiederum in der Körperzone 12 diffundiert. Aufgrund des Einsatzes dieser beiden Diffusionsstufen wird ein Transistor dieser Art häufig als doppelt diffundierter Metalloxid-Halbleiterfeldeffekttransistor mit Grabengatter oder kurz als "Graben-DMOS" bezeichnet.Metal oxide semiconductor field effect transistor (MOSFET) devices using trench gates provide low on-resistance and are often used for low power applications. In a trench MOSFET device, the channels are arranged vertically rather than horizontally as in most planar designs. 1 FIG. 10 is a cross-sectional view of a conventional single-cell trenched MOSFET device shown by reference numeral. FIG 2 is designated. The MOSFET cell 2 includes a ditch 4 that with conductive material 6 filled by a thin layer of insulating material 10 from the silicon zones 8th is disconnected. A body zone 12 is in an epitaxial layer 18 diffused, and a source zone 14 is again in the body zone 12 diffused. Due to the use of these two diffusion stages, a transistor of this type is often referred to as a trench-gate double-diffused metal oxide semiconductor field effect transistor, or "trench DMOS" for short.

So wie sie angeordnet sind, bilden die leitenden und isolierenden Materialien 6 und 10 im Graben 4 das Gate 15 bzw. die Gate-Oxidschicht 16 des Graben-DMOS. Zusätzlich stellt die Länge L, gemessen ab der Quelle oder Source 14 der Epitaxialschicht 18, die Kanallänge L der Graben-DMOS-Zelle 2 dar. Die Epitaxialschicht 18 ist ein Teil der Senke oder des Drains 20 der Graben-DMOS-Zelle 2.As arranged, they form the conductive and insulating materials 6 and 10 in the ditch 4 the gate 15 or the gate oxide layer 16 ditch DMOS. In addition, the length represents L, measured from the source or source 14 the epitaxial layer 18 , the channel length L of the trench DMOS cell 2 dar. The epitaxial layer 18 is part of the valley or drain 20 the trench DMOS cell 2 ,

Wenn ein Potentialunterschied an den Körper 12 und das Gate 15 angelegt wird, werden Ladungen in der Körperzone 12 angrenzend an die Gate-Oxidschicht 16 kapazitiv induziert, was zur Entstehung des Kanals 21 der Graben-DMOS-Zelle 2 führt. Wird ein anderer Potentialunterschied an die Quelle 14 und die Senke 20 angelegt, fließt ein Strom durch den Kanal 21 von der Quelle 14 zur Senke 20, und der Graben-DMOS 2 wird als in einem Einschaltzustand befindlich bezeichnet.When a potential difference to the body 12 and the gate 15 is applied, charges are in the body zone 12 adjacent to the gate oxide layer 16 capacitively induced, leading to the emergence of the channel 21 the trench DMOS cell 2 leads. Will another potential difference to the source 14 and the valley 20 created, a current flows through the channel 21 from the source 14 to the valley 20 , and the ditch DMOS 2 is referred to as being in an on state.

Die vorstehend beschriebene DMOS-Vorrichtung hat eine ihr innewohnende hohe Schwellenspannung. Mit Bezug auf 1 wird die Schwellenspannung als Mindestpotentialunterschied zwischen dem Gate 15 und dem Körper 12 definiert, der notwendig ist, um den Kanal 21 in der Körperzone 12 zu schaffen. Die Schwellenspannung hängt von verschiedenartigen Faktoren, einschließlich der Dicke des Gate-Oxids 16 und der Störstellenkonzentration der Körperzone 12 ab.The DMOS device described above has its inherent high threshold voltage. Regarding 1 the threshold voltage becomes the minimum potential difference between the gate 15 and the body 12 defined, which is necessary to the channel 21 in the body zone 12 to accomplish. The threshold voltage depends on various factors, including the thickness of the gate oxide 16 and the impurity concentration of the body zone 12 from.

Häufig wird die Dicke des Gate-Oxids 16 reduziert, um die Schwellenspannung zu senken. Unglücklicherweise schmälert dieser Lösungsansatz den endgültigen Produktionsertrag sowie die Zuverlässigkeit des Graben-DMOS ernsthaft. Wie beispielsweise aus 1 ersichtlich, ist, je dünner die Gate-Oxidschicht 16 ist, die Wahrscheinlichkeit umso höher, dass das leitende Material 6 die Halbleiterzonen 8 über einen Defekt in der Gate-Oxidschicht 16 kurzschließt. Überdies erhöht eine Abnahme bei der Oxiddicke die Gate-Ladung, wodurch die Schaltgeschwindigkeit gemindert wird.Frequently, the thickness of the gate oxide 16 reduced to lower the threshold voltage. Unfortunately, this approach seriously detracts from the final production yield as well as the reliability of the trench DMOS. Like, for example 1 as can be seen, the thinner the gate oxide layer 16 is, the higher the probability that the conductive material 6 the semiconductor zones 8th about a defect in the gate oxide layer 16 shorts. Moreover, a decrease in the oxide thickness increases the gate charge, thereby decreasing the switching speed.

Ein anderer Weg zum Reduzieren der Schwellenspannung besteht darin, die Störstellenkonzentration der Körperzone 12 zu senken. 2 zeigt das Diffusionsprofil einer Graben-DMOS-Zelle. Die x-Achse von 2 stellt den Abstand gemessen ab der ebenen Fläche 22 zur Quelle 14, der Körperzone 12 und der Senkenzone 20 von 1 dar. Zum Beispiel befindet sich die Quellenzone 14 zwischen x = 0 bis x = xjs. Entsprechend ist die Körperzone 12 zwischen x = xjs und x = xjb positioniert. Die Senkenzone 20 beginnt bei x = xjb und geht bis zum rechten Rand von 2 weiter. Die y-Achse von 2 entspricht der Störstellenkonzentration (Absolutwert) der verschiedenen Zonen.Another way to reduce the threshold voltage is to measure the impurity concentration of the body zone 12 to lower. 2 shows the diffusion profile of a trench DMOS cell. The x-axis of 2 Sets the distance measured from the flat surface 22 to the source 14 , the body zone 12 and the sinking zone 20 from 1 For example, the source zone is located 14 between x = 0 to x = x js . The body zone is corresponding 12 positioned between x = x js and x = x jb . The sinking zone 20 starts at x = x jb and goes to the right edge of 2 further. The y-axis of 2 corresponds to the impurity concentration (absolute value) of the different zones.

Während normalen Betriebs werden die Senkenzone 20 und die Körperzone 12 in Sperrrichtung betrieben. In der Folge entsteht eine Sperrschicht, die durch eine wie in 1 gezeigte Sperrschicht 24 mit einer Sperrschichtdicke W gekennzeichnet ist. Wie im Stande der Technik hinlänglich bekannt ist, ist die Sperrschichtdicke W, die sich in diese Zone erstreckt, umso dicker, je schwächer die Störstellenkonzentration einer Zone ist. Wenn mit Rückbezug auf 1 die Körperzone 12 zu schwach dotiert ist, kann es sein, dass die Sperrschicht 24 die Quellenzone 14 während des Betriebs erreicht, was zu einem "Durchgreifeffekt" genannten unerwünschten Effekt führt. Während des Durchgreifeffekts fließt Strom direkt von der Quelle 14 zur Senke 20, ohne den Kanal 21 zu passieren, und es findet ein Durchschlag statt.During normal operation, the sinking zone becomes 20 and the body zone 12 operated in the reverse direction. As a result, a barrier layer created by a as in 1 shown barrier layer 24 is characterized with a barrier layer thickness W. As is well known in the art, the weaker the impurity concentration of a zone, the thicker is the barrier layer thickness W extending into that zone. If referring to 1 the body zone 12 too weakly doped, it may be that the barrier layer 24 the source zone 14 during operation, resulting in a "punch-through effect" called unwanted effect. During the punch-through effect, current flows directly from the source 14 to the valley 20 without the channel 21 to pass, and there is a punch.

Wieder mit Bezug auf 2 entspricht der schraffierte Bereich unter der Störstellenkurve 30 von x = xjs bis x = xjb der Gesamtladung, die in der Körperzone 12 gespeichert ist. Die Schwellenspannung der Graben-DMOS-Zelle 2 kann dadurch gesenkt werden, dass die Störstellenkonzentration der Körperzone 12 reduziert wird, wie grafisch durch die niedriger liegende Kurve 26 (in 2 mit einer unterbrochenen Linie) gezeigt ist. Das Senken der Störstellenkonzentration in der Körperzone 12 führt jedoch zu einer Ausweitung der Sperrschicht 24 und erhöht die wie vorstehend beschriebene Wahrscheinlichkeit eines Durchgreifeffekts im Graben-DMOS 2.Again with respect to 2 corresponds to the hatched area under the impurity curve 30 from x = x js to x = x jb of the total charge in the body zone 12 is stored. The threshold voltage of the trench DMOS cell 2 can be lowered by the fact that the impurity concentration of the body zone 12 is reduced as graphically by the lower curve 26 (in 2 with a broken line). Lowering impurity concentration in the body zone 12 however leads to an expansion of the barrier layer 24 and increases the likelihood of a punch-through effect in trench DMOS as described above 2 ,

Es wurden auch Versuche unternommen, die Quellenzone 14 bis in eine größere Tiefe zu diffundieren, wie in 2 durch eine weitere Kurve 28 in unterbrochener Linie gezeigt ist, die sich mit der Körperstörstellendiffusionskurve 30 schneidet, um einen neuen Quellenübergang zu bilden. Wie beim Senken der Störstellenkonzentration in der Körperzone 12 besteht der Zweck darin, die in der Körperzone 12 gespeicherte Gesamtladung zu reduzieren und somit die Schwellenspannung zu senken. Jedoch wird ein Durchgreifeffekt vor einem solchen Hintergrund wahrscheinlicher, weil die Strecke, die die Sperrschicht 24 bis zum Erreichen der Quellenzone zurücklegt, kürzer wird.Attempts have also been made, the source zone 14 to diffuse to a greater depth, as in 2 through another curve 28 shown in broken line that deals with the Körperstörstellendiffusionskurve 30 cuts to form a new source transition. As with lowering the impurity concentration in the body zone 12 the purpose is that in the body zone 12 to reduce stored total charge and thus to lower the threshold voltage. However, a punch-through effect becomes more likely in front of such a background, because of the distance that the barrier layer 24 until reaching the source zone, becomes shorter.

Noch ein anderer Lösungsweg wird im US-Patent Nr. 5,907,776 vorgestellt. In diesem Patent ist das in 3 durch eine unterbrochene Linie 30 dargestellte herkömmliche Dotiermittelprofil für die Körperzone abgeändert. Die y-Achse in 3, die analog zu derjenigen von 2 ist, entspricht der absoluten Störstellenkonzentration der verschiedenen Zonen des Halbleiteraufbaus 2. In 3 sind die Störstellenkonzentrationen der Quellenzone 14, Körperzone 12 und Senkenzone 20 durch die Kurven 64, 66 bzw. 68 dargestellt. Wieder befindet sich die Quellenzone 14 zwischen der ebenen Fläche (x = 0) und x = xjs, die Körperzone 12 ist zwischen x = xjs und x = xjb positioniert, und die Senkenzone 20 fängt bei x = xjb an. Es wäre festzuhalten, dass in 3 die überschüssige Störstellenkonzentration für die Körperstörstellenkurve 66 angrenzend an die Quellengrenze x = xjs bezüglich der herkömmlichen Störstellenkurve 30, die in unterbrochenen Linien dargestellt ist, abgeschnitten ist. Das Abflachen des Störstellenprofils bei der Kurve 66 angrenzend an die Quellen-/Körpergrenze x = xjs erfüllt mehrere Aufgaben. Erstens wird die Schwellenspannung aufgrund der reduzierten Störstellenkonzentration (und von daher der reduzierten Gesamtladung) in der Körperzone 12 wesentlich gesenkt. Darüber hinaus findet die Reduktion bei der Ladung fern von der Körper-/Senkengrenze x = xjb statt, wo die Sperrschicht 24 ihren Ausgang nimmt und sich erstreckt. Im Ergebnis besteht praktisch keine Gefährdung der Störstellenkonzentration in der Masse der Körperzone 12 soweit die Körperzone betroffen ist, und die Senkung der Störstellenkonzentration hat wenig Auswirkung auf einen Durchgreifeffekt.Yet another approach is presented in U.S. Patent No. 5,907,776. In this patent, this is in 3 through a broken line 30 modified conventional dopant profile for the body zone. The y-axis in 3 analogous to that of 2 is equal to the absolute impurity concentration of the various zones of the semiconductor structure 2 , In 3 are the impurity concentrations of the source zone 14 , Body zone 12 and sinking zone 20 through the curves 64 . 66 respectively. 68 shown. Again the source zone is located 14 between the flat surface (x = 0) and x = x js , the body zone 12 is positioned between x = x js and x = x jb , and the sinking zone 20 starts at x = x jb . It would be noted that in 3 the excess impurity concentration for the body noise curve 66 adjacent to the source boundary x = x js with respect to the conventional impurity curve 30 , which is shown in broken lines, is cut off. The flattening of the impurity profile at the curve 66 adjacent to the source / body boundary x = x js performs several tasks. First, the threshold voltage is due to the reduced impurity concentration (and therefore the reduced total charge) in the body zone 12 significantly lowered. Moreover, the reduction in charge takes place far from the body / drain boundary x = x jb , where the barrier layer 24 takes its exit and extends. As a result, there is practically no danger to the impurity concentration in the mass of the body zone 12 as far as the body zone is concerned, and the lowering of the impurity concentration has little effect on a punch-through effect.

Das US-Patent Nr. 5,907,776 lehrt, dass die abgeschnittene Körperdiffusionskurve 66 von 3 durch einen Körperzonenausgleich geschaffen ist, der vorzugsweise auf aufeinanderfolgende Implantationsschritte hinausläuft. Siehe Spalte 5, Zeile 48 bis Spalte 6, Zeile 13 und Spalte 7, Zeilen 39–56. Ein Material der P-Art, wie Bor, ist bevorzugt, weil es weniger Implantationsenergie erforderlich macht als andere Entsprechungen der N-Art. Ein Ausgleich mit einer Störstelle der P-Art bedeutet, dass die Körperzone von der N-Art, und von daher der Transistor von der Sorte P-N-P sein muss. Ein N-P-N-Aufbau (d.h. eine N-Kanalvorrichtung) ist häufig jedoch wünschenswerter als ein P-N-P-Aufbau (d.h. eine P-Kanalvorrichtung), weil solche Strukturen aufgrund höherer Elektronenbeweglichkeit eine bessere Strombelastbarkeit haben. Ein Ausgleich einer Körperzone der P-Art mit einem Dotiermittel der N-Art macht jedoch einen oder mehrere energiezehrende Implantationsschritte notwendig. Beispielsweise benötigt mit Bezug auf 6 des US-Patents Nr. 5,907,776 eine Eindringtiefe von 0,3 Mikrometer (die in diesem Patent als Beispiel dargestellt ist) eine Implantationsenergie von 83 eV, wenn Bor von der P-Art als Implantationsart verwendet wird. Für dieselbe Eindringtiefe benötigen die Doteriermittel der N-Art, Phosphor und Arsen, Implantationsenergien von 200 eV und darüber. Unglücklicherweise liegen solche Energien jenseits der Grenzen vieler Fertigungsgießereien.U.S. Patent No. 5,907,776 teaches that the truncated body diffusion curve 66 from 3 is created by a body zone compensation, which preferably results in successive implantation steps. See column 5, line 48 through column 6, line 13 and column 7, lines 39-56. A P-type material, such as boron, is preferred because it requires less implantation energy than other N-type equivalents. Equalization with an impurity of the P-type means that the body region must be of the N-type, and hence the transistor of the PNP variety. However, an NPN structure (ie, an N-channel device) is often more desirable than a PNP structure (ie, a P-channel device), because such structures have better current-carrying capacity due to higher electron mobility. However, balancing a body region of the P-type with an N-type dopant requires one or more energy-consuming implantation steps. For example, with respect to 6 U.S. Patent No. 5,907,776, a 0.3 micrometer penetration depth (exemplified in this patent) has an implant energy of 83 eV when using P-type boron as an implantation species. For the same depth of penetration, the N-type, phosphorus, and arsenic doterants require implant energies of 200 eV and above. Unfortunately, such energies are beyond the boundaries of many foundries.

Von besonderer Bedeutung für diese Anmeldung ist die im US-Patent Nr. 5,072,266 offenbarte Arbeit, die einen optimierten Silizium-DMOS-Aufbau diskutiert. Darin wird das Problem eines Lawinendurchbruchs im Halbleiter als Ergebnis scharfkantig ausgebildeter Grabenwände, insbesondere der Ecken und Winkel, die zwischen der Grabenbasis und Seitenwänden entstehen, erläutert. Das US-Patent Nr. 5,072,266 offenbart, wie das Aufwachsen einer Siliziumoxid-Opferschicht über der Fläche der Struktur, welche die Seitenwände und die Basis des Grabens umfasst, gefolgt von einem Abtragen der Opferschicht durch Nassätzen, die Ecken und Winkel des Grabens abrundet. Es wird gezeigt, dass dieses Abrunden der Grabenecken und -winkel das örtliche elektrische Feld reduziert, was wiederum die Wahrscheinlichkeit eines Lawinendurchbruchs mindert. Darüber hinaus werden die Auswirkungen von Siliziumoxidation auf Siliziumstörstellen erörtert, siehe 3 des US-Patents Nr. 5,072,266, wobei die Wanderung von Störstellen der N-Art vorzugsweise in das Silizium, und Störstellen der P-Art vorzugsweise in das Siliziumoxid offenbart wird.Of particular importance to this application is the work disclosed in U.S. Patent No. 5,072,266, which discusses an optimized silicon-DMOS design. It discusses the problem of avalanche breakdown in the semiconductor as a result of sharp-edged trench walls, in particular the corners and angles created between the trench base and sidewalls. U.S. Patent No. 5,072,266 discloses how the growth of a silica sacrificial layer over the surface of the structure comprising the sidewalls and base of the trench, followed by ablation of the sacrificial layer by wet etching, rounds corners and angles of the trench. It is shown that this rounding of the trench corners and angles reduces the local electric field, which in turn reduces the likelihood of avalanche breakdown. In addition, the effects of silicon oxidation on silicon impurities are discussed, see 3 U.S. Patent No. 5,072,266, which discloses the migration of N-type impurities, preferably into the silicon, and P-type impurities, preferably into the silica.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Vorstehende und weitere Mängel aus dem Stand der Technik werden durch das Verfahren der vorliegende Erfindung überwunden.above and other defects From the prior art by the method of the present Overcome invention.

Ein Herstellungsverfahren nach der vorliegenden Erfindung ist in Anspruch 1 dargelegt. Spezielle Ausführungsformen sind in den anhängigen Ansprüchen definiert.One Manufacturing method according to the present invention is claimed 1 set forth. Special embodiments are in the pending claims Are defined.

Nach einer Ausführungsform der Erfindung wird ein Verfahren zur Herstellung eines Graben-DMOS-Transistors oder mehrerer Graben-DMOS-Transistoren bereitgestellt. In dieser Ausführungsform wird ein Substrat mit einer ersten Leitfähigkeitsart bereitgestellt, und über dem Substrat eine Epitaxialschicht der ersten Leitfähigkeitsart ausgebildet, die vorzugsweise eine niedrigere Majoritätsträgerkonzentration hat als das Substrat. Das Substrat und die Epitaxialschicht haben vorzugsweise eine Leitfähigkeit der N-Art und bestehen vorzugsweise aus Silizium.To an embodiment The invention relates to a method for producing a trench DMOS transistor or a plurality of trench DMOS transistors. In this Embodiment is a substrate having a first conductivity type is provided, and over the substrate is an epitaxial layer of the first conductivity type preferably having a lower majority carrier concentration has as the substrate. Have the substrate and the epitaxial layer preferably a conductivity the N-type and are preferably made of silicon.

Eine Zone einer zweiten Leitfähigkeitsart wird dann in einem oberen Abschnitt der Epitaxialschicht ausgebildet, und mehrere Gräben werden in der Epitaxialschicht ausgebildet, um eine oder mehrere Körperzone/n in der Zone der zweiten Leitfähigkeitsart zu bilden. Vorzugsweise umfasst der Schritt des Ausbildens der Zone der zweiten Leitfähigkeitsart das Implantieren und Diffundieren eines Dotiermittels in die bzw. in der Epitaxialschicht, und der Schritt des Ausbildens der Gräben umfasst das Ausbilden einer strukturierten Maskierungsschicht über der Epitaxialschicht und des Ätzens der Gräben durch die Maskierungsschicht hindurch. Bei der zweiten Leitfähigkeitsart handelt es sich vorzugsweise um die Leitfähigkeitsart der P-Art, die noch bevorzugter von einem Bor-Dotiermittel bereitgestellt wird.A Zone of a second conductivity type is then formed in an upper portion of the epitaxial layer, and several trenches are formed in the epitaxial layer to one or more Body region / n in the zone of the second conductivity type to build. Preferably, the step of forming the zone comprises the second conductivity type implanting and diffusing a dopant into or in the epitaxial layer, and the step of forming the trenches comprises forming a patterned masking layer over the Epitaxial layer and etching the trenches through the masking layer. For the second conductivity type it is preferably the conductivity type of the P-type, the more preferably, a boron dopant provided.

Eine erste Isolierschicht, die die Gräben auskleidet, wird anschließend ausgebildet und eine leitende Zone in den Gräben angrenzend an die erste, die Gräben auskleidende Isolierschicht vorgesehen. Bei der ersten Isolierschicht handelt es sich vorzugsweise um eine Oxidschicht, und sie wird vorzugsweise durch Trockenoxidation ausgebildet. Die leitende Zone ist vorzugsweise eine polykristalline Siliziumzone, und sie wird vorzugsweise dadurch ausgebildet, dass eine Schicht polykristallinen Siliziums abgeschieden und diese dann durch Ätzen abgetragen wird.A first insulating layer, the trenches then goes off formed and a conductive zone in the trenches adjacent to the first, the trenches lining insulating layer provided. At the first insulating layer it is preferably an oxide layer, and it is preferably formed by dry oxidation. The conductive zone is preferably a polycrystalline silicon zone, and is preferably characterized designed to deposit a layer of polycrystalline silicon and then by etching is removed.

Die Majoritätsträgerkonzentration in der einen oder den mehreren Körperzone/n wird modifiziert, indem ein Teil der ersten Isolierschicht entlang oberer Seitenwandabschnitte der Gräben vorzugsweise durch Nassätzen entfernt wird, so dass nur obere Abschnitte der Körperzone entlang der Grabenseitenwände bloßliegen. Eine Oxidschicht wird dann durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen ausgebildet, was zu Zonen verminderter Majoritätsträgerkonzentration in den Körperzonen an deren oberen Abschnitten angrenzend an die Oxidschicht führt. Bei diesem Oxid-Ausbildungsschritt kann es sich beispielsweise um Trockenoxidation bei einer Temperatur im Bereich von 900 bis 1100°C, bevorzugter 900 bis 950°C handeln. Alternativ kann die Oxidschicht in Dampf bei einer Temperatur im Bereich von 900 bis 1100°C, bevorzugter 900 bis 950°C ausgebildet werden.The Majority carrier concentration in the one or more body zones is modified by passing a portion of the first insulating layer along upper side wall portions of the trenches preferably removed by wet etching so that only upper portions of the body zone are exposed along the trench sidewalls. An oxide layer is then oxidized to at least the exposed one upper sections of the body zones resulting in zones of reduced majority carrier concentration in the body zones at the upper portions adjacent to the oxide layer leads. at this oxide formation step For example, it may be dry oxidation at a temperature in the range of 900 to 1100 ° C, more preferably 900 to 950 ° C act. Alternatively, the oxide layer may be steamed at a temperature in the range of 900 to 1100 ° C, more preferably 900 to 950 ° C be formed.

Mehrere Quellenzonen der ersten Leitfähigkeitsart werden in den oberen Abschnitten der Körperzonen angrenzend an die Gräben so ausgebildet, dass die Quellenzonen an die Zonen verminderter Majoritätsträgerkonzentration in den Körperzellen angrenzen. Die Quellenzonen werden vorzugsweise dadurch ausgebildet, dass eine strukturierte Maskierungsschicht vorgesehen wird und ein Dotiermittel in die Körperzonen implantiert und darin diffundiert wird.Several Source zones of the first conductivity type be in the upper sections of the body zones adjacent to the trenches designed so that the source zones to the zones reduced Majority carrier concentration in the body cells adjoin. The source zones are preferably formed by that a structured masking layer is provided and a Dopant in the body zones is implanted and diffused therein.

Ein Vorteil der vorliegenden Erfindung ist, dass eine niedrige Schwellenspannung hergestellt werden kann, ohne dass dabei auf eine dünnere Gate-Oxidschicht zurückgegriffen wird (was den Ertrag und die Schaltgeschwindigkeit senken würde), und ohne die Wahrscheinlichkeit eines Durchgreifeffekts wesentlich zu erhöhen.One Advantage of the present invention is that a low threshold voltage can be made without sacrificing a thinner gate oxide layer resorted will (which would lower the yield and the switching speed), and without significantly increasing the likelihood of a punch-through effect.

Ein weiterer, damit verbundener Vorteil ist, dass die Oxiddicke und von daher die Schaltgeschwindigkeit und der Ertrag maximiert werden können, während gleichzeitig eine angemessen niedrige Schwellenspannung beibehalten bleibt.One Another associated advantage is that the oxide thickness and Therefore, the switching speed and the yield are maximized can, while maintaining a reasonably low threshold voltage at the same time remains.

Noch ein weiterer Vorteil besteht darin, dass ein wünschenswertes Störstellenprofil in den Körperzonen erzielt werden kann, ohne dass dabei auf hohe Implantationsenergien oder einen P-N-P-Aufbau zurückgegriffen werden müsste.Yet Another advantage is that a desirable impurity profile in the body zones can be achieved without causing high implantation energies or a P-N-P structure is used would have to be.

Diese und weitere Ausführungsformen und Vorteile werden dem durchschnittlichen Fachmann auf dem Gebiet bei der Durchsicht der ausführlichen Beschreibung und den Ansprüchen, die folgen, sofort klar werden.These and other embodiments and benefits will become apparent to one of ordinary skill in the art at review of the detailed Description and claims, the consequences, immediately become clear.

KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS

1 ist eine Querschnittsansicht einer herkömmlichen Graben-DMOS-Vorrichtung. 1 FIG. 10 is a cross-sectional view of a conventional trench DMOS device. FIG.

2 ist ein Diffusionsprofil für die Graben-DMOS-Vorrichtung von 1, das die Störstellenkonzentrationen der verschiedenen Zonen darstellt. 2 is a diffusion profile for the trench DMOS device of 1 representing the impurity concentrations of the various zones.

3 ist ein weiteres Diffusionsprofil für die Graben-DMOS-Vorrichtung von 1, das die Störstellenkonzentrationen der verschiedenen Zonen darstellt. 3 is another diffusion profile for the trench DMOS device of 1 representing the impurity concentrations of the various zones.

Die 4A bis 4F sind Schnittansichten, die ein Verfahren zur Herstellung eines Graben-DMOS nach einer Ausführungsform der Erfindung darstellen.The 4A to 4F FIG. 11 are sectional views illustrating a method of manufacturing a trench DMOS according to an embodiment of the invention. FIG.

5 stellt ungefähre Dotierprofile bei einem bordotierten Siliziummaterial nach der Ausbildung eines Oberflächenoxids in Trockensauerstoff bei 900°C dar. 5 illustrates approximate doping profiles for a boron doped silicon material after formation of a surface oxide in dry oxygen at 900 ° C.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION

Die vorliegende Erfindung wird nachstehend nun ausführlicher mit Bezug auf die beigefügten Zeichnungen beschrieben, worin bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die Erfindung lässt sich jedoch in verschiedenen Formen konkretisieren, die im Rahmen der beigefügten Ansprüche liegen, und sollten nicht auf die hier dargelegten Ausführungsformen beschränkt aufgefasst werden.The The present invention will now be described in more detail with reference to FIGS attached Drawings in which preferred embodiments of the invention are shown. The invention can be However, in concrete terms in various forms, which in the context of attached claims and should not be limited to the embodiments set forth herein limited be understood.

Nunmehr ist mit Bezug auf 4A eine N-dotierte Epitaxialschicht 202 auf einem N+-dotierten Substrat 200 aufgewachsen. Beispielsweise kann die Epitaxialschicht 202 5,5 μm (Mikrometer) dick sein und eine Dotiermittelkonzentration von 3,4 × 10–6 cm–3 für eine 30 V-taugliche Graben-DMOS-Vorrichtung haben. Als Nächstes werden P-Körperzonen 204 durch Implantations-, Diffusions- und Grabenausbildungsprozesse in der Epitaxialschicht 202 ausgebildet. Beispielsweise kann die Epitaxialschicht 202 mit Bor bei 50 keV mit einer Dosierung von 6 × 10–3 cm–3 implantiert werden, gefolgt von einer Diffusion bei 1100°C. Eine (nicht gezeigte) strukturierte Maskierungsschicht wird dann bereitgestellt und Gräben 207 durch Öffnungen in der strukturierten Maskierungsschicht hindurch ausgebildet. Die Gräben 207 werden vorzugsweise durch Trockenätzung durch die Öffnungen in der Maskierungsschicht hindurch über reaktives Ionenätzen zum Beispiel bis in eine Tiefe hergestellt, die im Bereich von 1,0 bis 2,0 μm (Mikrometer) liegt, wodurch eigenständige P-Körperzonen 204 entstehen. Die strukturierte Maskierungsschicht wird dann entfernt und eine Oxidschicht 206 über der Oberfläche des gesamten Aufbaus, typischerweise durch Trockenoxidation ausgebildet. Eine Oxiddicke im Bereich von 30 bis 70 nm (300 bis 700 Angström) ist typisch für die Schicht 206. Der sich ergebende Aufbau ist in 4A gezeigt.Now, with respect to 4A an N-doped epitaxial layer 202 on an N + -doped substrate 200 grew up. For example, the epitaxial layer 202 5.5 μm (microns) thick and have a dopant concentration of 3.4 x 10 -6 cm -3 for a 30 V ditch DMOS device. Next are P-body zones 204 by implantation, diffusion and trench formation processes in the epitaxial layer 202 educated. For example, the epitaxial layer 202 with boron at 50 keV at a dosage of 6 x 10 -3 cm -3 , followed by diffusion at 1100 ° C. A patterned masking layer (not shown) is then provided and trenches 207 formed through openings in the patterned masking layer. The trenches 207 are preferably prepared by dry etching through the openings in the masking layer via reactive ion etching, for example, to a depth that is in the range of 1.0 to 2.0 μm (microns), thereby providing self-contained P body zones 204 arise. The patterned masking layer is then removed and an oxide layer 206 over the surface of the entire structure, typically formed by dry oxidation. An oxide thickness in the range of 30 to 70 nm (300 to 700 angstroms) is typical for the layer 206 , The resulting structure is in 4A shown.

Die Oberfläche des Aufbaus wird dann unter Verwendung von auf diesem Gebiet bekannten Verfahren wie CVD mit einer Polysiliziumschicht (d.h. einer polykristallinen Siliziumschicht) bedeckt (und die Gräben damit gefüllt). Das Polysilizium wird beispielsweise auf die N-Art dotiert, um seinen spezifischen Widerstand zu senken, typischerweise auf die Größenordnung von 20 Ω/sq zu senken. Eine Dotierung der N-Art kann beispielsweise während der CVD mit Phosphorchlorid oder durch Einpflanzen von Arsen oder Phosphor durchgeführt werden. Die Polysiliziumschicht wird dann beispielsweise durch reaktives Ionenätzen abgetragen, um ihre Dicke in den Gräben zu optimieren und Teile der Oxidschicht 206, wie in 4B gezeigt, bloßzulegen. Aufgrund von Belangen der Ätzgleichmäßigkeit wird die Polysiliziumschicht etwas überätzt, und die so entstehenden Polysilizium-Gatezonen 210 haben typischerweise Oberflächen, die sich 0,1 bis 0,2 μm (Mikrometer) unter den angrenzenden Oberflächen der P-Körperzone 204 befinden (als Distanz "d" in 4B gezeigt).The surface of the assembly is then covered with a polysilicon layer (ie, a polycrystalline silicon layer) using methods known in the art, such as CVD (and filling the trenches therewith). For example, the polysilicon is N-type doped to lower its resistivity, typically to the order of 20 Ω / sq. For example, N-type doping may be performed during CVD with phosphorus chloride or by planting arsenic or phosphorus. The polysilicon layer is then removed by, for example, reactive ion etching to optimize its thickness in the trenches and portions of the oxide layer 206 , as in 4B shown, bare. Due to concerns of etch uniformity, the polysilicon layer is slightly over-etched, and the resulting polysilicon gate zones 210 typically have surfaces that are 0.1 to 0.2 μm (microns) below the adjacent surfaces of the P body zone 204 are located (as distance "d" in 4B shown).

Allgemein wird an diesem Punkt bei der Ausbildung des Graben-DMOS die Oxidschicht 206 auf eine gezielte Dicke nassgeätzt, um ein Implantatoxid zu bilden. Das Implantatoxid verhindert Implantatkanalbildungseffekte, Implantatbeschädigung und Schwermetallverunreinigung während der anschließenden Ausbildung der Quellenzonen (siehe unten).Generally, at this point in the formation of the trench DMOS, the oxide layer becomes 206 wet etched to a targeted thickness to form an implant oxide. The implant oxide prevents implant channeling effects, implant damage, and heavy metal contamination during subsequent formation of the source zones (see below).

Hingegen und entsprechend einer Ausführungsform der vorliegenden Erfindung wird die Oxidschicht 206 einer kräftigeren Ätzbehandlung unterzogen, indem beispielsweise die Zeit des Nassätzens erhöht wird. Dadurch wird die Oxidschicht 206 bis zu einem Punkt unter der Oberfläche der Polysilizium-Gatezonen 210 abgeätzt, wodurch eigenständige Gate-Oxidzonen 206g entstehen, wie in 4C gezeigt ist. Als ein Ergebnis dieses Schritts wird ein Teil der Oxidschicht 206 entlang der oberen Seitenwände der Gräben entfernt, wodurch obere Seitenwandabschnitte 204a sowie Oberflächenabschnitte 204b der P-Körperzonen 204 freigelegt werden.On the other hand, and according to an embodiment of the present invention, the oxide layer becomes 206 a more vigorous etching treatment, for example by increasing the time of wet etching. This will make the oxide layer 206 to a point below the surface of the polysilicon gate zones 210 etched off, creating independent gate oxide zones 206g arise, as in 4C is shown. As a result of this step, part of the oxide layer becomes 206 along the upper sidewalls of the trenches, leaving upper sidewall sections 204a as well as surface sections 204b the P-body zones 204 be exposed.

Als Nächstes lässt man, wie in 4D zu sehen, eine Fülloxidschicht 209 über den bloßliegenden Flächen 204a, 204b der in 4C gezeigten P-Körperzonen 204 aufwachsen. Dieser Schritt erfüllt mehrere Aufgaben. Zum Beispiels wirkt die Fülloxidschicht wie im herkömmlichen Prozess als Implantatoxid, das Implantatkanalbildungseffekte, eine Implantatbeschädigung und Schwermetallverunreinigung während der anschließenden Ausbildung der Quellenzonen verhindert.Next, as in 4D to see a Fülloxidschicht 209 over the bare areas 204a . 204b the in 4C shown P-body zones 204 grow up. This step fulfills several tasks. For example, as in the conventional process, the filler oxide layer acts as an implant oxide, preventing implant channeling effects, implant damage, and heavy metal contamination during subsequent formation of the source zones.

Darüber hinaus bewirkt der Schritt des Aufwachsens der Fülloxidschicht 209 eine Neuverteilung von Dotiermittel, in diesem Falle Bor, zwischen der P-Körperzone 204 und der Fülloxidschicht 209 so wie sie sich gebildet hat.In addition, the step of growing the filler oxide layer 209 a redistribution of dopant, in this case boron, between the P body zone 204 and the filler oxide layer 209 as she has formed.

Das Ausmaß der Borneuverteilung wird durch Bedingungen der Oxidausbildung beeinflusst. Beispielsweise wirken sich sowohl die Oxidaufwachstemperatur als auch die Oxidaufwachsbedingungen (z.B. Trocken- oder Dampfoxidation) auf das Borkonzentrationsprofil aus.The Extent of Boron redistribution is affected by conditions of oxide formation. For example, both the oxide growth temperature and also the oxide growth conditions (e.g., dry or steam oxidation) to the boron concentration profile.

Es ist bekannt, dass sich Boratome während den Oxidationsprozessschritten neu verteilen. Ohne an diese Theorie gebunden sein zu wollen, wurde beobachtet, dass diese Neuverteilung auf drei gleichzeitig stattfindende Wirkungen zurückzuführen ist:

  • (1) den Dotiermittel-Entmischungskoeffizienten m, wobei
    Figure 00100001
  • (2) das Verhältnis der Diffusionskoeffizienten des Dotiermittels in Silizium und in Oxid, oder
    Figure 00100002
    und
  • (3) das Verhältnis der parabolischen Oxidationsratenkonstante B und der Wurzel des Diffusionskoeffizienten des Dotiermittels in Silizium, oder
    Figure 00100003
It is known that boron atoms redistribute during the oxidation process steps. Without wishing to be bound by this theory, it has been observed that this redistribution is due to three concurrent effects:
  • (1) the dopant segregation coefficient m, where
    Figure 00100001
  • (2) the ratio of the diffusion coefficients of the dopant in silicon and in oxide, or
    Figure 00100002
    and
  • (3) the ratio of the parabolic oxidation rate constant B and the root of the diffusion coefficient of the dopant in silicon, or
    Figure 00100003

5 stellt ungefähre Dotierprofile bei einem bordotierten Siliziummaterial nach der Ausbildung eines Oberflächenoxids in Trockensauerstoff bei 900°C dar. In 5 entspricht die Oxidzone der linken Seite der Grafik zwischen x = 0 (der Oxidfläche) und xi (der Grenzfläche Oxid/Silizium). Die Siliziumzone entspricht der rechten Seite von 5 im dem Bereich jenseits von xi. Vor der Oxidation war das Silizium mit einer Massenkonzentration Cb gleichmäßig dotiert. Nach der Oxidation bleibt die Masse der Silizium zone auf der rechten Seite von 5 auf diesem Pegel. Je näher man jedoch an die Grenzfläche kommt, umso mehr nimmt die Dotiermittelkonzentration im Silizium ab. In diesem Fall beträgt die Konzentration von Bor an der Siliziumgrenzfläche ca. 20% der Konzentration von Bor in der Masse Cb. (Zum Vergleich beträgt die Konzentration von Bor in der Oxidschicht an der Grenzfläche ca. 60% von Cb.) 5 illustrates approximate doping profiles for a boron doped silicon material after formation of a surface oxide in dry oxygen at 900 ° C 5 The oxide zone on the left side of the graph is between x = 0 (the oxide area) and x i (the oxide / silicon interface). The silicon zone corresponds to the right side of 5 in the range beyond x i . Before the oxidation, the silicon was uniformly doped with a mass concentration C b . After oxidation, the mass of the silicon zone remains on the right side of 5 at this level. However, the closer one gets to the interface, the more the dopant concentration in the silicon decreases. In this case, the concentration of boron at the silicon interface is about 20% of the concentration of boron in the mass C b . (For comparison, the concentration of boron in the oxide layer at the interface is about 60% of C b .)

Die nachstehende Tabelle enthält das Verhältnis der Borkonzentration in Silizium an der Grenzfläche (Ci) zur Borkonzentration in der Siliziummasse (Cb) nach der Oxidation einer Siliziumschicht mit der Ausgangskonzentration Cb. Wie zuvor in Verbindung mit 5 festgestellt wurde, beträgt dieses Verhältnis in etwa 0,2 (20%), wenn Silizium bei 900°C in Trockensauerstoff oxidiert wird. Dieses Verhältnis und einige andere Verhältnisse sind in der folgenden Tabelle wiedergegeben. Aus dieser Tabelle ist festzustellen, dass eine größere Neuverteilung an der Grenzfläche bei niedrigeren Temperaturen und bei Dampfoxidation auftritt.The table below shows the ratio of the boron concentration in silicon at the interface (C i ) to the boron concentration in the silicon mass (C b ) after the oxidation of a silicon layer with the initial concentration C b . As previously in connection with 5 has been found, this ratio is about 0.2 (20%) when silicon is oxidized at 900 ° C in dry oxygen. This ratio and some other ratios are given in the following table. From this table it can be seen that a greater redistribution occurs at the interface at lower temperatures and in steam oxidation.

Figure 00110001
Figure 00110001

Zusätzliche Information zu diesem Thema findet sich z.B. in Semiconductor Technology Handbook, S. 4.1 ff., Technology Associates (1985).additional Information on this topic can be found e.g. in Semiconductor Technology Handbook, p. 4.1 et seq., Technology Associates (1985).

Wie aus dem Vorstehenden ersichtlich ist, wird durch das Aufwachsen der Fülloxidschicht 209 auf den bloßliegenden Flächen 204a, 204b des oberen Abschnitts der P-Körperzone 204 (siehe 4C und 4D) die Borkonzentration in der P-Körperzone 204 an der Grenzfläche des Oxids 209 gesenkt.As can be seen from the above, by the growth of the Fülloxidschicht 209 on the bare surfaces 204a . 204b of the upper portion of the P-body zone 204 (please refer 4C and 4D ) the boron concentration in the P body zone 204 at the interface of the oxide 209 lowered.

Anschließend wird, wie aus 4D ersichtlich ist, eine strukturierte Maskierungsschicht 211 vorgesehen, die Quellenzonen 212 festlegt. Die Quellenzonen 212 werden typischerweise über einen Implantations- und Diffusionsprozess in den oberen Abschnitten der P-Körperzonen 204 ausgebildet. Beispielsweise kann den Quellenzonen 212 Arsen bei 120 keV bis zu einer Konzentration im Bereich von 5 × 10–5 bis 1 × 10–6 cm–3 implantiert werden. Der sich ergebende Aufbau ist in 4D gezeigt. Wie aus 4D ersichtlich ist, bleibt nach dem Implantieren der Quellenzonen 212 ein Teil der P-Körperzone 204 angrenzend an die Fülloxidschicht 209, die ausgebildet wurde, übrig (und von daher ist die Borkonzentration an der Oxidgrenzfläche abgereichert).Subsequently, how will 4D it can be seen, a structured masking layer 211 provided, the source zones 212 sets. The source zones 212 are typically via an implantation and diffusion process in the upper portions of the P-body zones 204 educated. For example, the source zones 212 Arsenic at 120 keV to a concentration in the range of 5 × 10 -5 to 1 × 10 -6 cm -3 implanted. The resulting structure is in 4D shown. How out 4D is evident remains after implanting the source zones 212 a part of the P-body zone 204 adjacent to the Fülloxidschicht 209 which was formed left over (and therefore the boron concentration is depleted at the oxide interface).

4E zeigt den Aufbau von 4D, nachdem das Quellendotiermittel beispielsweise bis zu einer Tiefe von ca. 0,35 μm (Mikrometer) diffundiert wurde, wodurch die Tiefe der Quellenzonen 212 erhöht wird. Dieser Schritt bewirkt, dass die Dicke der Fülloxidschicht 209 erhöht wird, und bildet eine Oxidschicht 215 auf den Polysilizium-Gatezonen 210. Die Punkte, an denen das Gate-Oxid 206g am nun verdickten Fülloxid 209 anstößt, sind in 4E durch die unterbrochenen Linien gezeigt. Selbst nach diesem Diffusionsschritt bleibt ein Teil der P-Körperzone 204 übrig, die während ihrer Ausbildung an die Fülloxidschicht 209 angrenzte (und somit während des Ausbildungsprozesses der Fülloxidschicht eine Neuverteilung des Bordotiermittels durchmachte). Folglich besteht, da die Oxidgrenzfläche in diesem Teil der P-Körperzone 204 näher kommt, eine Abnahme bei der Borkonzentration im Verhältnis zu der Konzentration, die vor dem Aufwachsen der Fülloxidschicht vorhanden war. Dies entspricht einer Abnahme der Borkonzentration in den Kanalzonen unmittelbar angrenzend an die Quellenzonen 212. 4E shows the structure of 4D For example, after the source dopant has been diffused to a depth of about 0.35 μm (microns), reducing the depth of the source zones 212 is increased. This step causes the thickness of the filler oxide layer 209 is increased, and forms an oxide layer 215 on the polysilicon gate zones 210 , The points where the gate oxide 206g at the now thickened filler oxide 209 are in, are in 4E shown by the broken lines. Even after this diffusion step remains a part of the P-body zone 204 left over during their training to the Fülloxidschicht 209 bordered (and thus underwent a redistribution of the boron dopant during the formation process of the Fülloxidschicht). Consequently, since the oxide interface in this part of the P-body zone 204 a decrease in the boron concentration relative to the concentration that existed prior to the growth of the filler oxide layer. This corresponds to a decrease in the boron concentration in the channel zones immediately adjacent to the source zones 212 ,

Diese Dotiermittelneuverteilung wird sichtbar, wenn man das Dotiermittelkonzentrationsprofil entlang der Linie x'-x' in 4E untersucht, welches in etwa dem in 3 gezeigten entspricht, ohne dass dabei von hohen Implantationsenergien oder einem P-N-P-Aufbau Gebrauch gemacht würde. Insbesondere hat die N+-Quellenzone 212 ein Dotiermittelprofil wie das der Zone zwischen x = 0 und x = xjs in 3; die P-Körperzone 204 hat ein Dotiermittelprofil wie das der Zone zwischen x = xjs und x = xjb in 3; und die N-dotierte Epitaxialschicht 202 hat ein Dotiermittelprofil wie das der Zone jenseits von x = xjb in 3. Von daher wird die Dotiermittelkonzentration in der N+-Quellenzone 212 näherungsweise durch die Kurve 64 dargestellt, die Dotiermittelkonzentration in der P-Körperzone 204 wird näherungsweise durch die Kurve 66 dargestellt, und die Dotiermittelkonzentration in der N-dotierten Epitaxialschicht 202 wird näherungsweise durch die Kurve 68 von 3 dargestellt. Wie vorstehend erläutert, wird durch das Aufwachsen der Fülloxidschicht 209 angrenzend an den oberen Abschnitt der P-Körper zone 204 die Konzentration von Bor in der P-Körperzone 204 an der Oxidgrenzfläche gemindert. Diese Zone geminderter Borkonzentration entspricht der linken Seite der Kurve 66. Die Kurve 30, die als unterbrochene Linie gezeigt ist, entspricht dem ungefähren Dotiermittelprofil, das ohne einen Rückätzschritt für das Gate-Oxid 206g und ohne die Ausbildung der Fülloxidschicht 209 vorhanden gewesen wäre.This dopant redistribution becomes visible when the dopant concentration profile along the line x'-x 'in FIG 4E which is roughly the same as in 3 shown, without making use of high implantation energies or a PNP structure. In particular, the N + source zone has 212 a dopant profile like that of the zone between x = 0 and x = x js in 3 ; the P-body zone 204 has a dopant profile like that of the zone between x = x js and x = x jb in 3 ; and the N-doped epitaxial layer 202 has a dopant profile like that of the zone beyond x = x jb in 3 , Therefore, the dopant concentration in the N + source region becomes 212 approximately through the curve 64 shown, the dopant concentration in the P-body zone 204 is approximated by the curve 66 and the dopant concentration in the N-doped epitaxial layer 202 is approximated by the curve 68 from 3 shown. As explained above, by the growth of the Fülloxidschicht 209 adjacent to the upper portion of the P-body zone 204 the concentration of boron in the P body zone 204 reduced at the oxide interface. This zone of reduced boron concentration corresponds to the left side of the curve 66 , The curve 30 , shown as a broken line, corresponds to the approximate dopant profile obtained without a gate oxide etchback step 206g and without the formation of the Fülloxidschicht 209 would have been available.

Noch dazu kann durch das Verfahren der vorliegenden Erfindung ein wünschenswertes Dotiermittelprofil wie das im US-Patent Nr. 5,907,776 erörterte in der P-Körperzone hergestellt werden, ohne von hohen Implantationsenergien oder einem P-N-P-Aufbau Gebrauch machen zu müssen. Wie zuvor festgestellt, ist ein solches Dotiermittelprofil insofern von Vorteil, als eine niedrige Schwellenspannung hergestellt werden kann, ohne dass dabei auf eine dünnere Gate-Oxidschicht zurückgegriffen wird (die den Ertrag und die Schaltgeschwindigkeit senken würde), und ohne die Wahrscheinlichkeit eines Durchgreifeffekts wesentlich zu erhöhen. Insbesondere fanden die vorliegenden Erfinder heraus, dass durch das Aufwachsen der Fülloxidschicht 209 auf eine Dicke von ca. 20 nm (200 Angström) bei 900°C in Trockensauerstoff, eine Abnahme von 0,4 V bei der Schwellenspannung für eine 30 V-taugliche Vorrichtung ohne eine wesentliche Einbuße bei der Schaltgeschwindigkeit oder der Durchschlagfestigkeit erzielt werden kann.Still further, by the method of the present invention, a desirable dopant profile, such as that discussed in US Pat. No. 5,907,776, can be made in the P body zone without resorting to high implantation energies or PNP design. As stated previously, such a dopant profile is advantageous in that a low threshold voltage can be produced without resorting to a thinner gate oxide layer (which would reduce the yield and switching speed) and without the likelihood of a punch-through effect increase. In particular, the present inventors found that by growing the filler oxide layer 209 to a thickness of about 20 nm (200 Angstroms) at 900 ° C in dry oxygen, a decrease of 0.4 V in the Threshold voltage for a 30 V capable device without a significant loss in the switching speed or the dielectric strength can be achieved.

Nachdem eine Quellendiffusion stattgefunden hat, wird die Vorrichtung von 4E unter Verwendung herkömmlicher Prozessschritte fertiggestellt. Beispielsweise kann eine BPSG-Schicht (Bor-Phosphorsilikatglasschicht) beispielsweise durch PECVD über dem gesamten Aufbau ausgebildet und mit eine strukturierten Fotolackschicht versehen werden. Der Aufbau kann dann abgeätzt werden, typischerweise durch reaktives Ionenätzen, das die BPSG- und Oxidschichten auf zumindest einem Teil jeder Quellezone 212 entfernt, während Zonen der BPSG-Schicht 214, Oxidschicht 209 und Oxidschicht 215 über den Polysilizium-Gatezonen 210 zurückbleiben (und somit sicherstellen, dass die Gate-Zonenisoliert sind). Die Fotolackschicht wird dann entfernt und der Aufbau mit einer Metallkontaktschicht 216 versehen, welche die Quellenzonen 212 kontaktiert. Ein Metallkontakt 218 wird auch typischerweise im Zusammenhang mit dem Substrat 200 vorgesehen. Der sich ergebende Aufbau ist in 4F gezeigt.After source diffusion has taken place, the device of 4E completed using conventional process steps. By way of example, a BPSG layer (boron-phosphosilicate glass layer) may be formed, for example, by PECVD over the entire structure and provided with a structured photoresist layer. The assembly may then be etched, typically by reactive ion etching, comprising the BPSG and oxide layers on at least a portion of each source zone 212 removed while zones of the BPSG layer 214 , Oxide layer 209 and oxide layer 215 over the polysilicon gate zones 210 remain (and thus ensure that the gate zones are isolated). The photoresist layer is then removed and the structure with a metal contact layer 216 provided the source zones 212 contacted. A metal contact 218 is also typically associated with the substrate 200 intended. The resulting structure is in 4F shown.

Obwohl hier speziell verschiedene Ausführungsformen dargestellt und beschrieben sind, ist klar, dass Abwandlungen und Abänderungen an der vorliegenden Erfindung im Rahmen der wie in den beigefügten Ansprüchen definierten Erfindung möglich sind.Even though specifically different embodiments here are illustrated and described, it is clear that modifications and amendments to the present invention as defined in the appended claims Invention possible are.

Claims (17)

Verfahren zur Herstellung eines DMOS-Grabentransistors, das Folgendes umfasst: Bereitstellen in einer Halbleiterzone (200, 202) einer ersten Leitfähigkeitsart einer Körperzone oder mehrerer Körperzonen (204) einer zweiten Leitfähigkeitsart angrenzend an einen Graben oder mehrere Gräben (207); Ausbilden einer ersten Isolierschicht (206), die den einen Graben oder die mehreren Gräben (207) auskleidet; Entfernen eines Teils der ersten Isolierschicht (206) entlang oberer Seitenwandabschnitte (204a) der Gräben, so dass nur obere Abschnitte der Körperzonen (204) entlang der Grabenseitenwände bloßliegen; und Ausbilden einer Oxidschicht (209), indem zumindest die bloßliegenden oberen Abschnitte der Körperzonen (204) oxidiert werden, wobei der Schritt des Ausbildens der Oxidschicht (209) zur Ausbildung von Zonen verminderter Störstellenkonzentration in der Körperzone (204) an deren oberen Abschnitten angrenzend an die Oxidschicht (209) führt.A method of manufacturing a DMOS trench transistor, comprising: providing in a semiconductor zone ( 200 . 202 ) a first conductivity type of a body zone or multiple body zones ( 204 ) of a second conductivity type adjacent to one or more trenches ( 207 ); Forming a first insulating layer ( 206 ), the one or more trenches ( 207 ); Removing part of the first insulating layer ( 206 ) along upper side wall sections ( 204a ) of the trenches so that only upper portions of the body zones ( 204 ) are exposed along the trench sidewalls; and forming an oxide layer ( 209 ), in that at least the bare upper sections of the body zones ( 204 ), wherein the step of forming the oxide layer ( 209 ) for forming zones of reduced impurity concentration in the body zone ( 204 ) at their upper portions adjacent to the oxide layer ( 209 ) leads. Verfahren nach Anspruch 1, darüber hinaus die folgenden Schritte umfassend: Bereitstellen einer leitfähigen Zone (210) in den Gräben (207) angrenzend an die erste Isolierschicht (206), die die Gräben (207) auskleidet; Ausbilden mehrerer Quellenzonen (212) in den oberen Abschnitten der Körperzonen (204) angrenzend an die Gräben (207), wobei die Quellenzonen (212) an die Zonen verminderter Störstellenkonzentration der Körperzonen (204) angrenzen, und wobei die Schritte des Bereitstellens einer Körperzone oder mehrerer Körperzonen (204) die folgenden Schritte umfassen: Bereitstellen eines Substrats (200) der ersten Leitfähigkeitsart; Ausbilden einer Epitaxialschicht (202) der ersten Leitfähigkeitsart über dem Substrat (200), wobei die Epitaxialschicht (202) eine geringere Störstellenkonzentration der ersten Leitfähigkeitsart besitzt als das Substrat (200); Ausbilden einer Zone (204) der zweiten Leitfähigkeitsart in einem oberen Abschnitt der Epitaxialschicht (202); Ausbilden mehrerer Gräben (207) in der Epitaxialschicht (202, 204), wobei die Gräben (207) die eine Körperzone oder die mehreren Körperzonen (204) in der Zone der zweiten Leitfähigkeitsart bilden.The method of claim 1, further comprising the steps of: providing a conductive zone ( 210 ) in the trenches ( 207 ) adjacent to the first insulating layer ( 206 ), the trenches ( 207 ); Forming multiple source zones ( 212 ) in the upper sections of the body zones ( 204 ) adjacent to the trenches ( 207 ), whereby the source zones ( 212 ) to the zones of reduced impurity concentration of the body zones ( 204 ), and wherein the steps of providing one or more body zones ( 204 ) comprise the following steps: providing a substrate ( 200 ) of the first conductivity type; Forming an epitaxial layer ( 202 ) of the first conductivity type above the substrate ( 200 ), wherein the epitaxial layer ( 202 ) has a lower impurity concentration of the first conductivity type than the substrate ( 200 ); Forming a zone ( 204 ) of the second conductivity type in an upper portion of the epitaxial layer ( 202 ); Forming several trenches ( 207 ) in the epitaxial layer ( 202 . 204 ), the trenches ( 207 ) the one or more body zones ( 204 ) in the zone of the second conductivity type. Verfahren nach Anspruch 2, wobei es sich bei dem Substrat (200) um ein Siliziumsubstrat und bei der Epitaxialschicht (202) um eine Siliziumschicht handelt.Method according to claim 2, wherein the substrate ( 200 ) around a silicon substrate and at the epitaxial layer ( 202 ) is a silicon layer. Verfahren nach Anspruch 2, wobei der Schritt des Ausbildens der Zone (204) der zweiten Leitfähigkeitsart umfasst, eine Dotiersubstanz in die Epitaxialschicht (202) zu implantieren und darin zu zerstreuen.The method of claim 2, wherein the step of forming the zone ( 204 ) of the second conductivity type, a dopant in the epitaxial layer ( 202 ) and to disperse in it. Verfahren nach Anspruch 2, wobei der Schritt des Ausbildens der Gräben (207) den Schritt des Ausbildens einer strukturierten Maskierungsschicht über der Epitaxialschicht und des Ätzens der Gräben (207) durch die Maskierungsschicht umfasst.The method of claim 2, wherein the step of forming the trenches ( 207 ) the step of forming a patterned masking layer over the epitaxial layer and the etching of the trenches ( 207 ) through the masking layer. Verfahren nach einem der Ansprüche 1 oder 2, wobei es sich bei der ersten Isolierschicht (206) um eine Oxidschicht handelt.Method according to one of claims 1 or 2, wherein it is in the first insulating layer ( 206 ) is an oxide layer. Verfahren nach einem der Ansprüche 1, 2 oder 6, wobei der Schritt des Ausbildens der ersten Isolierschicht (206) das Bereitstellen einer Oxidschicht durch Trockenoxidation umfasst.Method according to one of claims 1, 2 or 6, wherein the step of forming the first insulating layer ( 206 ) comprises providing an oxide layer by dry oxidation. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Schritt des Entfernens eines Teils der ersten Isolierschicht (206) entlang oberer Seitenwandabschnitte (204a) der Gräben (207) durch Nassätzen erfolgt.Method according to one of claims 1 or 2, wherein the step of removing a part of the first insulating layer ( 206 ) along upper side wall sections ( 204a ) of the trenches ( 207 ) by wet etching. Verfahren nach Anspruch 2, wobei es sich bei der leitfähigen Zone (210) um eine polykristalline Siliziumzone handelt.Method according to claim 2, wherein the conductive zone ( 210 ) is a polycrystalline silicon zone. Verfahren nach einem der Ansprüche 2 oder 9, wobei der Schritt des Bereitstellens einer leitfähigen Zone (210) in den Gräben (207) das Auftragen einer Schicht polykristallinen Siliziums und anschließendes Ätzen der polykristallinen Siliziumschicht umfasst.Method according to one of claims 2 or 9, wherein the step of providing a conductive zone ( 210 ) in the trenches ( 207 ) comprises applying a layer of polycrystalline silicon and then etching the polycrystalline silicon layer. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Schritt des Ausbildens einer Oxidschicht (209) durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen (204) eine Trockenoxidation bei einer Temperatur von 900 bis 1100°C umfasst.Method according to one of claims 1 or 2, wherein the step of forming an oxide layer ( 209 by oxidizing at least the exposed upper portions of the body zones ( 204 ) comprises dry oxidation at a temperature of 900 to 1100 ° C. Verfahren nach Anspruch 11, wobei die Temperatur 900 bis 950°C beträgt.The method of claim 11, wherein the temperature 900 to 950 ° C is. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Schritt des Ausbildens einer Oxidschicht (209) durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen (204) eine Oxidation in Dampf bei einer Temperatur von 900 bis 1100°C umfasst.Method according to one of claims 1 or 2, wherein the step of forming an oxide layer ( 209 by oxidizing at least the exposed upper portions of the body zones ( 204 ) comprises oxidation in steam at a temperature of 900 to 1100 ° C. Verfahren nach Anspruch 13, wobei die Temperatur 900 bis 950°C beträgt.The method of claim 13, wherein the temperature 900 to 950 ° C is. Verfahren nach Anspruch 2, wobei der Schritt des Ausbildens mehrerer Quellenzonen (212) die Schritte des Ausbildens einer strukturierten Maskierungs schicht (211) und des Implantierens und Zerstreuens einer Dotiersubstanz in die Körperzonen (204) umfasst.The method of claim 2, wherein the step of forming multiple source zones ( 212 ) the steps of forming a patterned masking layer ( 211 ) and implanting and dispersing a dopant in the body zones ( 204 ). Verfahren nach Anspruch 2, wobei es sich bei der ersten Leitfähigkeitsart (202) um eine N-Leitfähigkeitsart und bei der zweiten Leitfähigkeitsart (204) um eine P-Leitfähigkeitsart handelt.The method of claim 2, wherein in the first conductivity type ( 202 ) by an N-conductivity type and in the second conductivity type ( 204 ) is a P-type conductivity. Verfahren nach Anspruch 2, wobei die Körperzone (204) mit Bor dotiert wird.Method according to claim 2, wherein the body zone ( 204 ) is doped with boron.
DE60116612T 2000-03-31 2001-03-16 METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE Expired - Fee Related DE60116612T2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/540,856 US6376315B1 (en) 2000-03-31 2000-03-31 Method of forming a trench DMOS having reduced threshold voltage
US540856 2000-03-31
PCT/US2001/008496 WO2001075960A2 (en) 2000-03-31 2001-03-16 Method of making a trench gate dmos transistor

Publications (2)

Publication Number Publication Date
DE60116612D1 DE60116612D1 (en) 2006-04-06
DE60116612T2 true DE60116612T2 (en) 2006-08-17

Family

ID=24157215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60116612T Expired - Fee Related DE60116612T2 (en) 2000-03-31 2001-03-16 METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE

Country Status (9)

Country Link
US (1) US6376315B1 (en)
EP (1) EP1269530B1 (en)
JP (1) JP4907828B2 (en)
KR (1) KR20020086726A (en)
CN (1) CN1227722C (en)
AU (1) AU4749701A (en)
DE (1) DE60116612T2 (en)
TW (1) TW476136B (en)
WO (1) WO2001075960A2 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391699B1 (en) * 2000-06-05 2002-05-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
GB0022149D0 (en) * 2000-09-09 2000-10-25 Zetex Plc Implantation method
DE10129958B4 (en) * 2001-06-21 2006-07-13 Infineon Technologies Ag Memory cell arrangement and manufacturing method
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10345345A1 (en) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Method of manufacturing semiconductor devices in a semiconductor substrate
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7372088B2 (en) * 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
CN101567373B (en) * 2004-02-16 2011-04-13 富士电机系统株式会社 Bi-direction element and its manufacturing method
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
CN101185169B (en) 2005-04-06 2010-08-18 飞兆半导体公司 Trenched-gate field effect transistors and methods of forming the same
JP2008546189A (en) 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション Trench gate field effect transistor and method of manufacturing the same
AT504290A2 (en) 2005-06-10 2008-04-15 Fairchild Semiconductor FIELD EFFECT TRANSISTOR WITH LOAD BALANCE
US7488647B1 (en) 2005-08-11 2009-02-10 National Semiconductor Corporation System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
KR100832718B1 (en) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 Trench gate mosfet device and the fabricating method thereof
CN101459135B (en) * 2007-12-14 2010-05-26 上海华虹Nec电子有限公司 Implementing method for slot type dual layer grid power MOS device construction
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
KR100940642B1 (en) * 2007-12-28 2010-02-05 주식회사 동부하이텍 Method for fabricating semiconductor device
KR101535222B1 (en) * 2008-04-17 2015-07-08 삼성전자주식회사 Semiconductor device and method of fabricating the same
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
CN103367436B (en) * 2012-04-03 2017-08-08 朱江 A kind of groove Schottky MOS semiconductor device and its manufacture method
CN103489782B (en) * 2012-06-14 2016-05-25 帅群微电子股份有限公司 The manufacture method of trench power semiconductor structure
CN109273529A (en) * 2017-07-18 2019-01-25 比亚迪股份有限公司 MOS type power device and preparation method thereof
TWI704606B (en) * 2019-04-24 2020-09-11 帥群微電子股份有限公司 Trench power semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252969A (en) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk Insulated gate field effect semiconductor device
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5468982A (en) * 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
JPH0818048A (en) * 1994-06-28 1996-01-19 Seiko Epson Corp Semiconductor device and its manufacture
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08264772A (en) * 1995-03-23 1996-10-11 Toyota Motor Corp Field-effect type semiconductor element
US5894149A (en) * 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US6096608A (en) * 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US5907776A (en) 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
JP3281844B2 (en) * 1997-08-26 2002-05-13 三洋電機株式会社 Method for manufacturing semiconductor device
JP3502531B2 (en) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ Method for manufacturing semiconductor device
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
JP2001085685A (en) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd Transistor
US6518621B1 (en) * 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
ITMI20010039A1 (en) * 2000-01-14 2002-07-11 Denso Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING ITSELF

Also Published As

Publication number Publication date
WO2001075960A3 (en) 2002-07-04
CN1426598A (en) 2003-06-25
US6376315B1 (en) 2002-04-23
EP1269530A2 (en) 2003-01-02
CN1227722C (en) 2005-11-16
KR20020086726A (en) 2002-11-18
AU4749701A (en) 2001-10-15
EP1269530B1 (en) 2006-01-11
JP2004523095A (en) 2004-07-29
DE60116612D1 (en) 2006-04-06
TW476136B (en) 2002-02-11
WO2001075960A2 (en) 2001-10-11
JP4907828B2 (en) 2012-04-04

Similar Documents

Publication Publication Date Title
DE60116612T2 (en) METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE
DE10393853B4 (en) A method of fabricating a trench MIS device having an implanted drain drift region and a thick bottom oxide and trench MIS device
DE60035144T2 (en) High-density MOS-gate power device and its manufacturing method
DE19807745B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE69735349T2 (en) TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR
DE10052149B4 (en) Method for producing a semiconductor component
DE69936090T2 (en) Trench MOSFET with improved breakdown voltage and on-resistance characteristics and methods of manufacture
EP1408554B1 (en) Field effect controlled semiconductor component
DE69309565T2 (en) Field effect transistor with trench with a low doped epitaxial region on its surface area
DE69936050T2 (en) GRABEN-GATE SEMICONDUCTOR COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF
DE112005003584B4 (en) A method of fabricating a trench metal oxide semiconductor field effect transistor
DE69931747T2 (en) MANUFACTURE OF A POWER SEMICONDUCTOR COMPONENT
DE10393852B4 (en) Method of making a power MOSFET as a Trench MOSFET with implanted drain drift region
DE10066412B4 (en) Semiconductor component and method for its production
DE3853778T2 (en) Method of manufacturing a semiconductor device.
DE4011276C2 (en) Insulated gate field effect transistor (IGFET) and method for its manufacture
DE19535140A1 (en) Lateral MOSFET with high withstand voltage
DE69727413T2 (en) Method of manufacturing a vertical MOS semiconductor device
DE112006001516T5 (en) Field effect transistor with charge balance
DE10296457T5 (en) Power semiconductor device with a trench gate electrode and method for producing the same
DE19806838A1 (en) Vertical silicon carbide MOSFET
DE10297349T5 (en) Semiconductor structure with improved lower forward voltage losses and higher blocking capability
DE10296970B4 (en) Semiconductor device and method of making the same
DE10131705B4 (en) Method for producing a DMOS transistor
DE10220810A1 (en) Semiconductor component has source and drain electrodes extending over trench formed in substrate

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee