DE60116612T2 - METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE - Google Patents
METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE Download PDFInfo
- Publication number
- DE60116612T2 DE60116612T2 DE60116612T DE60116612T DE60116612T2 DE 60116612 T2 DE60116612 T2 DE 60116612T2 DE 60116612 T DE60116612 T DE 60116612T DE 60116612 T DE60116612 T DE 60116612T DE 60116612 T2 DE60116612 T2 DE 60116612T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- forming
- zones
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000002019 doping agent Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000007943 implant Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000000945 filler Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
GEBIET DER ERFINDUNGAREA OF INVENTION
Die vorliegende Erfindung bezieht sich allgemein auf mikroelektronische Schaltkreise und im Spezielleren auf ein Verfahren zur Herstellung von DMOS-Grabenvorrichtungen.The The present invention relates generally to microelectronic Circuits and, more particularly, to a method of manufacture of DMOS trench devices.
HINTERGRUND DER ERFINDUNGBACKGROUND THE INVENTION
Metalloxid-Halbleiterfeldeffekttransistorvorrichtungen
(MOSFET-Vorrichtungen), die Graben-Gates verwenden, bieten einen
niedrigen Einschaltwiderstand und werden oftmals für Schwachstromanwendungen eingesetzt.
Bei einer Graben-MOSFET-Vorrichtung sind die Kanäle vertikal angeordnet, und
nicht horizontal wie bei den meisten planaren Auslegungen.
So
wie sie angeordnet sind, bilden die leitenden und isolierenden Materialien
Wenn
ein Potentialunterschied an den Körper
Die
vorstehend beschriebene DMOS-Vorrichtung hat eine ihr innewohnende
hohe Schwellenspannung. Mit Bezug auf
Häufig wird
die Dicke des Gate-Oxids
Ein
anderer Weg zum Reduzieren der Schwellenspannung besteht darin,
die Störstellenkonzentration der
Körperzone
Während normalen
Betriebs werden die Senkenzone
Wieder
mit Bezug auf
Es
wurden auch Versuche unternommen, die Quellenzone
Noch
ein anderer Lösungsweg
wird im US-Patent Nr. 5,907,776 vorgestellt. In diesem Patent ist
das in
Das
US-Patent Nr. 5,907,776 lehrt, dass die abgeschnittene Körperdiffusionskurve
Von
besonderer Bedeutung für
diese Anmeldung ist die im US-Patent Nr. 5,072,266 offenbarte Arbeit, die
einen optimierten Silizium-DMOS-Aufbau diskutiert. Darin wird das
Problem eines Lawinendurchbruchs im Halbleiter als Ergebnis scharfkantig
ausgebildeter Grabenwände,
insbesondere der Ecken und Winkel, die zwischen der Grabenbasis
und Seitenwänden
entstehen, erläutert.
Das US-Patent Nr. 5,072,266 offenbart, wie das Aufwachsen einer
Siliziumoxid-Opferschicht über
der Fläche
der Struktur, welche die Seitenwände
und die Basis des Grabens umfasst, gefolgt von einem Abtragen der
Opferschicht durch Nassätzen,
die Ecken und Winkel des Grabens abrundet. Es wird gezeigt, dass
dieses Abrunden der Grabenecken und -winkel das örtliche elektrische Feld reduziert,
was wiederum die Wahrscheinlichkeit eines Lawinendurchbruchs mindert.
Darüber
hinaus werden die Auswirkungen von Siliziumoxidation auf Siliziumstörstellen
erörtert,
siehe
ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION
Vorstehende und weitere Mängel aus dem Stand der Technik werden durch das Verfahren der vorliegende Erfindung überwunden.above and other defects From the prior art by the method of the present Overcome invention.
Ein Herstellungsverfahren nach der vorliegenden Erfindung ist in Anspruch 1 dargelegt. Spezielle Ausführungsformen sind in den anhängigen Ansprüchen definiert.One Manufacturing method according to the present invention is claimed 1 set forth. Special embodiments are in the pending claims Are defined.
Nach einer Ausführungsform der Erfindung wird ein Verfahren zur Herstellung eines Graben-DMOS-Transistors oder mehrerer Graben-DMOS-Transistoren bereitgestellt. In dieser Ausführungsform wird ein Substrat mit einer ersten Leitfähigkeitsart bereitgestellt, und über dem Substrat eine Epitaxialschicht der ersten Leitfähigkeitsart ausgebildet, die vorzugsweise eine niedrigere Majoritätsträgerkonzentration hat als das Substrat. Das Substrat und die Epitaxialschicht haben vorzugsweise eine Leitfähigkeit der N-Art und bestehen vorzugsweise aus Silizium.To an embodiment The invention relates to a method for producing a trench DMOS transistor or a plurality of trench DMOS transistors. In this Embodiment is a substrate having a first conductivity type is provided, and over the substrate is an epitaxial layer of the first conductivity type preferably having a lower majority carrier concentration has as the substrate. Have the substrate and the epitaxial layer preferably a conductivity the N-type and are preferably made of silicon.
Eine Zone einer zweiten Leitfähigkeitsart wird dann in einem oberen Abschnitt der Epitaxialschicht ausgebildet, und mehrere Gräben werden in der Epitaxialschicht ausgebildet, um eine oder mehrere Körperzone/n in der Zone der zweiten Leitfähigkeitsart zu bilden. Vorzugsweise umfasst der Schritt des Ausbildens der Zone der zweiten Leitfähigkeitsart das Implantieren und Diffundieren eines Dotiermittels in die bzw. in der Epitaxialschicht, und der Schritt des Ausbildens der Gräben umfasst das Ausbilden einer strukturierten Maskierungsschicht über der Epitaxialschicht und des Ätzens der Gräben durch die Maskierungsschicht hindurch. Bei der zweiten Leitfähigkeitsart handelt es sich vorzugsweise um die Leitfähigkeitsart der P-Art, die noch bevorzugter von einem Bor-Dotiermittel bereitgestellt wird.A Zone of a second conductivity type is then formed in an upper portion of the epitaxial layer, and several trenches are formed in the epitaxial layer to one or more Body region / n in the zone of the second conductivity type to build. Preferably, the step of forming the zone comprises the second conductivity type implanting and diffusing a dopant into or in the epitaxial layer, and the step of forming the trenches comprises forming a patterned masking layer over the Epitaxial layer and etching the trenches through the masking layer. For the second conductivity type it is preferably the conductivity type of the P-type, the more preferably, a boron dopant provided.
Eine erste Isolierschicht, die die Gräben auskleidet, wird anschließend ausgebildet und eine leitende Zone in den Gräben angrenzend an die erste, die Gräben auskleidende Isolierschicht vorgesehen. Bei der ersten Isolierschicht handelt es sich vorzugsweise um eine Oxidschicht, und sie wird vorzugsweise durch Trockenoxidation ausgebildet. Die leitende Zone ist vorzugsweise eine polykristalline Siliziumzone, und sie wird vorzugsweise dadurch ausgebildet, dass eine Schicht polykristallinen Siliziums abgeschieden und diese dann durch Ätzen abgetragen wird.A first insulating layer, the trenches then goes off formed and a conductive zone in the trenches adjacent to the first, the trenches lining insulating layer provided. At the first insulating layer it is preferably an oxide layer, and it is preferably formed by dry oxidation. The conductive zone is preferably a polycrystalline silicon zone, and is preferably characterized designed to deposit a layer of polycrystalline silicon and then by etching is removed.
Die Majoritätsträgerkonzentration in der einen oder den mehreren Körperzone/n wird modifiziert, indem ein Teil der ersten Isolierschicht entlang oberer Seitenwandabschnitte der Gräben vorzugsweise durch Nassätzen entfernt wird, so dass nur obere Abschnitte der Körperzone entlang der Grabenseitenwände bloßliegen. Eine Oxidschicht wird dann durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen ausgebildet, was zu Zonen verminderter Majoritätsträgerkonzentration in den Körperzonen an deren oberen Abschnitten angrenzend an die Oxidschicht führt. Bei diesem Oxid-Ausbildungsschritt kann es sich beispielsweise um Trockenoxidation bei einer Temperatur im Bereich von 900 bis 1100°C, bevorzugter 900 bis 950°C handeln. Alternativ kann die Oxidschicht in Dampf bei einer Temperatur im Bereich von 900 bis 1100°C, bevorzugter 900 bis 950°C ausgebildet werden.The Majority carrier concentration in the one or more body zones is modified by passing a portion of the first insulating layer along upper side wall portions of the trenches preferably removed by wet etching so that only upper portions of the body zone are exposed along the trench sidewalls. An oxide layer is then oxidized to at least the exposed one upper sections of the body zones resulting in zones of reduced majority carrier concentration in the body zones at the upper portions adjacent to the oxide layer leads. at this oxide formation step For example, it may be dry oxidation at a temperature in the range of 900 to 1100 ° C, more preferably 900 to 950 ° C act. Alternatively, the oxide layer may be steamed at a temperature in the range of 900 to 1100 ° C, more preferably 900 to 950 ° C be formed.
Mehrere Quellenzonen der ersten Leitfähigkeitsart werden in den oberen Abschnitten der Körperzonen angrenzend an die Gräben so ausgebildet, dass die Quellenzonen an die Zonen verminderter Majoritätsträgerkonzentration in den Körperzellen angrenzen. Die Quellenzonen werden vorzugsweise dadurch ausgebildet, dass eine strukturierte Maskierungsschicht vorgesehen wird und ein Dotiermittel in die Körperzonen implantiert und darin diffundiert wird.Several Source zones of the first conductivity type be in the upper sections of the body zones adjacent to the trenches designed so that the source zones to the zones reduced Majority carrier concentration in the body cells adjoin. The source zones are preferably formed by that a structured masking layer is provided and a Dopant in the body zones is implanted and diffused therein.
Ein Vorteil der vorliegenden Erfindung ist, dass eine niedrige Schwellenspannung hergestellt werden kann, ohne dass dabei auf eine dünnere Gate-Oxidschicht zurückgegriffen wird (was den Ertrag und die Schaltgeschwindigkeit senken würde), und ohne die Wahrscheinlichkeit eines Durchgreifeffekts wesentlich zu erhöhen.One Advantage of the present invention is that a low threshold voltage can be made without sacrificing a thinner gate oxide layer resorted will (which would lower the yield and the switching speed), and without significantly increasing the likelihood of a punch-through effect.
Ein weiterer, damit verbundener Vorteil ist, dass die Oxiddicke und von daher die Schaltgeschwindigkeit und der Ertrag maximiert werden können, während gleichzeitig eine angemessen niedrige Schwellenspannung beibehalten bleibt.One Another associated advantage is that the oxide thickness and Therefore, the switching speed and the yield are maximized can, while maintaining a reasonably low threshold voltage at the same time remains.
Noch ein weiterer Vorteil besteht darin, dass ein wünschenswertes Störstellenprofil in den Körperzonen erzielt werden kann, ohne dass dabei auf hohe Implantationsenergien oder einen P-N-P-Aufbau zurückgegriffen werden müsste.Yet Another advantage is that a desirable impurity profile in the body zones can be achieved without causing high implantation energies or a P-N-P structure is used would have to be.
Diese und weitere Ausführungsformen und Vorteile werden dem durchschnittlichen Fachmann auf dem Gebiet bei der Durchsicht der ausführlichen Beschreibung und den Ansprüchen, die folgen, sofort klar werden.These and other embodiments and benefits will become apparent to one of ordinary skill in the art at review of the detailed Description and claims, the consequences, immediately become clear.
KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS
Die
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION
Die vorliegende Erfindung wird nachstehend nun ausführlicher mit Bezug auf die beigefügten Zeichnungen beschrieben, worin bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die Erfindung lässt sich jedoch in verschiedenen Formen konkretisieren, die im Rahmen der beigefügten Ansprüche liegen, und sollten nicht auf die hier dargelegten Ausführungsformen beschränkt aufgefasst werden.The The present invention will now be described in more detail with reference to FIGS attached Drawings in which preferred embodiments of the invention are shown. The invention can be However, in concrete terms in various forms, which in the context of attached claims and should not be limited to the embodiments set forth herein limited be understood.
Nunmehr
ist mit Bezug auf
Die
Oberfläche
des Aufbaus wird dann unter Verwendung von auf diesem Gebiet bekannten
Verfahren wie CVD mit einer Polysiliziumschicht (d.h. einer polykristallinen
Siliziumschicht) bedeckt (und die Gräben damit gefüllt). Das
Polysilizium wird beispielsweise auf die N-Art dotiert, um seinen
spezifischen Widerstand zu senken, typischerweise auf die Größenordnung
von 20 Ω/sq
zu senken. Eine Dotierung der N-Art kann beispielsweise während der
CVD mit Phosphorchlorid oder durch Einpflanzen von Arsen oder Phosphor
durchgeführt
werden. Die Polysiliziumschicht wird dann beispielsweise durch reaktives
Ionenätzen
abgetragen, um ihre Dicke in den Gräben zu optimieren und Teile
der Oxidschicht
Allgemein
wird an diesem Punkt bei der Ausbildung des Graben-DMOS die Oxidschicht
Hingegen
und entsprechend einer Ausführungsform
der vorliegenden Erfindung wird die Oxidschicht
Als
Nächstes
lässt man,
wie in
Darüber hinaus
bewirkt der Schritt des Aufwachsens der Fülloxidschicht
Das Ausmaß der Borneuverteilung wird durch Bedingungen der Oxidausbildung beeinflusst. Beispielsweise wirken sich sowohl die Oxidaufwachstemperatur als auch die Oxidaufwachsbedingungen (z.B. Trocken- oder Dampfoxidation) auf das Borkonzentrationsprofil aus.The Extent of Boron redistribution is affected by conditions of oxide formation. For example, both the oxide growth temperature and also the oxide growth conditions (e.g., dry or steam oxidation) to the boron concentration profile.
Es ist bekannt, dass sich Boratome während den Oxidationsprozessschritten neu verteilen. Ohne an diese Theorie gebunden sein zu wollen, wurde beobachtet, dass diese Neuverteilung auf drei gleichzeitig stattfindende Wirkungen zurückzuführen ist:
- (1) den Dotiermittel-Entmischungskoeffizienten m, wobei
- (2) das Verhältnis der Diffusionskoeffizienten des Dotiermittels in Silizium und in Oxid, oderund
- (3) das Verhältnis der parabolischen Oxidationsratenkonstante B und der Wurzel des Diffusionskoeffizienten des Dotiermittels in Silizium, oder
- (1) the dopant segregation coefficient m, where
- (2) the ratio of the diffusion coefficients of the dopant in silicon and in oxide, or and
- (3) the ratio of the parabolic oxidation rate constant B and the root of the diffusion coefficient of the dopant in silicon, or
Die
nachstehende Tabelle enthält
das Verhältnis
der Borkonzentration in Silizium an der Grenzfläche (Ci)
zur Borkonzentration in der Siliziummasse (Cb)
nach der Oxidation einer Siliziumschicht mit der Ausgangskonzentration
Cb. Wie zuvor in Verbindung mit
Zusätzliche Information zu diesem Thema findet sich z.B. in Semiconductor Technology Handbook, S. 4.1 ff., Technology Associates (1985).additional Information on this topic can be found e.g. in Semiconductor Technology Handbook, p. 4.1 et seq., Technology Associates (1985).
Wie
aus dem Vorstehenden ersichtlich ist, wird durch das Aufwachsen
der Fülloxidschicht
Anschließend wird,
wie aus
Diese
Dotiermittelneuverteilung wird sichtbar, wenn man das Dotiermittelkonzentrationsprofil
entlang der Linie x'-x' in
Noch
dazu kann durch das Verfahren der vorliegenden Erfindung ein wünschenswertes
Dotiermittelprofil wie das im US-Patent Nr. 5,907,776 erörterte in
der P-Körperzone
hergestellt werden, ohne von hohen Implantationsenergien oder einem
P-N-P-Aufbau Gebrauch machen zu müssen. Wie zuvor festgestellt,
ist ein solches Dotiermittelprofil insofern von Vorteil, als eine
niedrige Schwellenspannung hergestellt werden kann, ohne dass dabei
auf eine dünnere
Gate-Oxidschicht zurückgegriffen
wird (die den Ertrag und die Schaltgeschwindigkeit senken würde), und
ohne die Wahrscheinlichkeit eines Durchgreifeffekts wesentlich zu
erhöhen. Insbesondere
fanden die vorliegenden Erfinder heraus, dass durch das Aufwachsen
der Fülloxidschicht
Nachdem
eine Quellendiffusion stattgefunden hat, wird die Vorrichtung von
Obwohl hier speziell verschiedene Ausführungsformen dargestellt und beschrieben sind, ist klar, dass Abwandlungen und Abänderungen an der vorliegenden Erfindung im Rahmen der wie in den beigefügten Ansprüchen definierten Erfindung möglich sind.Even though specifically different embodiments here are illustrated and described, it is clear that modifications and amendments to the present invention as defined in the appended claims Invention possible are.
Claims (17)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/540,856 US6376315B1 (en) | 2000-03-31 | 2000-03-31 | Method of forming a trench DMOS having reduced threshold voltage |
US540856 | 2000-03-31 | ||
PCT/US2001/008496 WO2001075960A2 (en) | 2000-03-31 | 2001-03-16 | Method of making a trench gate dmos transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60116612D1 DE60116612D1 (en) | 2006-04-06 |
DE60116612T2 true DE60116612T2 (en) | 2006-08-17 |
Family
ID=24157215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60116612T Expired - Fee Related DE60116612T2 (en) | 2000-03-31 | 2001-03-16 | METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE |
Country Status (9)
Country | Link |
---|---|
US (1) | US6376315B1 (en) |
EP (1) | EP1269530B1 (en) |
JP (1) | JP4907828B2 (en) |
KR (1) | KR20020086726A (en) |
CN (1) | CN1227722C (en) |
AU (1) | AU4749701A (en) |
DE (1) | DE60116612T2 (en) |
TW (1) | TW476136B (en) |
WO (1) | WO2001075960A2 (en) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6391699B1 (en) * | 2000-06-05 | 2002-05-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
GB0022149D0 (en) * | 2000-09-09 | 2000-10-25 | Zetex Plc | Implantation method |
DE10129958B4 (en) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Memory cell arrangement and manufacturing method |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
DE10345345A1 (en) * | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Method of manufacturing semiconductor devices in a semiconductor substrate |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US7372088B2 (en) * | 2004-01-27 | 2008-05-13 | Matsushita Electric Industrial Co., Ltd. | Vertical gate semiconductor device and method for fabricating the same |
CN101567373B (en) * | 2004-02-16 | 2011-04-13 | 富士电机系统株式会社 | Bi-direction element and its manufacturing method |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
CN101185169B (en) | 2005-04-06 | 2010-08-18 | 飞兆半导体公司 | Trenched-gate field effect transistors and methods of forming the same |
JP2008546189A (en) | 2005-05-26 | 2008-12-18 | フェアチャイルド・セミコンダクター・コーポレーション | Trench gate field effect transistor and method of manufacturing the same |
AT504290A2 (en) | 2005-06-10 | 2008-04-15 | Fairchild Semiconductor | FIELD EFFECT TRANSISTOR WITH LOAD BALANCE |
US7488647B1 (en) | 2005-08-11 | 2009-02-10 | National Semiconductor Corporation | System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
KR100832718B1 (en) * | 2006-12-27 | 2008-05-28 | 동부일렉트로닉스 주식회사 | Trench gate mosfet device and the fabricating method thereof |
CN101459135B (en) * | 2007-12-14 | 2010-05-26 | 上海华虹Nec电子有限公司 | Implementing method for slot type dual layer grid power MOS device construction |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
KR100940642B1 (en) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | Method for fabricating semiconductor device |
KR101535222B1 (en) * | 2008-04-17 | 2015-07-08 | 삼성전자주식회사 | Semiconductor device and method of fabricating the same |
US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
CN103367436B (en) * | 2012-04-03 | 2017-08-08 | 朱江 | A kind of groove Schottky MOS semiconductor device and its manufacture method |
CN103489782B (en) * | 2012-06-14 | 2016-05-25 | 帅群微电子股份有限公司 | The manufacture method of trench power semiconductor structure |
CN109273529A (en) * | 2017-07-18 | 2019-01-25 | 比亚迪股份有限公司 | MOS type power device and preparation method thereof |
TWI704606B (en) * | 2019-04-24 | 2020-09-11 | 帥群微電子股份有限公司 | Trench power semiconductor device and manufacturing method thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252969A (en) * | 1985-08-30 | 1987-03-07 | Nippon Texas Instr Kk | Insulated gate field effect semiconductor device |
US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5558313A (en) * | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
US5468982A (en) * | 1994-06-03 | 1995-11-21 | Siliconix Incorporated | Trenched DMOS transistor with channel block at cell trench corners |
JPH0818048A (en) * | 1994-06-28 | 1996-01-19 | Seiko Epson Corp | Semiconductor device and its manufacture |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
JPH08264772A (en) * | 1995-03-23 | 1996-10-11 | Toyota Motor Corp | Field-effect type semiconductor element |
US5894149A (en) * | 1996-04-11 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having high breakdown voltage and method of manufacturing the same |
US6096608A (en) * | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
US5907776A (en) | 1997-07-11 | 1999-05-25 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance |
JP3281844B2 (en) * | 1997-08-26 | 2002-05-13 | 三洋電機株式会社 | Method for manufacturing semiconductor device |
JP3502531B2 (en) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | Method for manufacturing semiconductor device |
US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
JP2001085685A (en) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | Transistor |
US6518621B1 (en) * | 1999-09-14 | 2003-02-11 | General Semiconductor, Inc. | Trench DMOS transistor having reduced punch-through |
ITMI20010039A1 (en) * | 2000-01-14 | 2002-07-11 | Denso Corp | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING ITSELF |
-
2000
- 2000-03-31 US US09/540,856 patent/US6376315B1/en not_active Expired - Lifetime
-
2001
- 2001-03-16 WO PCT/US2001/008496 patent/WO2001075960A2/en active IP Right Grant
- 2001-03-16 EP EP01920447A patent/EP1269530B1/en not_active Expired - Lifetime
- 2001-03-16 TW TW090106267A patent/TW476136B/en not_active IP Right Cessation
- 2001-03-16 DE DE60116612T patent/DE60116612T2/en not_active Expired - Fee Related
- 2001-03-16 JP JP2001573538A patent/JP4907828B2/en not_active Expired - Fee Related
- 2001-03-16 KR KR1020027012883A patent/KR20020086726A/en not_active Application Discontinuation
- 2001-03-16 CN CNB018076734A patent/CN1227722C/en not_active Expired - Fee Related
- 2001-03-16 AU AU4749701A patent/AU4749701A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2001075960A3 (en) | 2002-07-04 |
CN1426598A (en) | 2003-06-25 |
US6376315B1 (en) | 2002-04-23 |
EP1269530A2 (en) | 2003-01-02 |
CN1227722C (en) | 2005-11-16 |
KR20020086726A (en) | 2002-11-18 |
AU4749701A (en) | 2001-10-15 |
EP1269530B1 (en) | 2006-01-11 |
JP2004523095A (en) | 2004-07-29 |
DE60116612D1 (en) | 2006-04-06 |
TW476136B (en) | 2002-02-11 |
WO2001075960A2 (en) | 2001-10-11 |
JP4907828B2 (en) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60116612T2 (en) | METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE | |
DE10393853B4 (en) | A method of fabricating a trench MIS device having an implanted drain drift region and a thick bottom oxide and trench MIS device | |
DE60035144T2 (en) | High-density MOS-gate power device and its manufacturing method | |
DE19807745B4 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
DE69735349T2 (en) | TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR | |
DE10052149B4 (en) | Method for producing a semiconductor component | |
DE69936090T2 (en) | Trench MOSFET with improved breakdown voltage and on-resistance characteristics and methods of manufacture | |
EP1408554B1 (en) | Field effect controlled semiconductor component | |
DE69309565T2 (en) | Field effect transistor with trench with a low doped epitaxial region on its surface area | |
DE69936050T2 (en) | GRABEN-GATE SEMICONDUCTOR COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF | |
DE112005003584B4 (en) | A method of fabricating a trench metal oxide semiconductor field effect transistor | |
DE69931747T2 (en) | MANUFACTURE OF A POWER SEMICONDUCTOR COMPONENT | |
DE10393852B4 (en) | Method of making a power MOSFET as a Trench MOSFET with implanted drain drift region | |
DE10066412B4 (en) | Semiconductor component and method for its production | |
DE3853778T2 (en) | Method of manufacturing a semiconductor device. | |
DE4011276C2 (en) | Insulated gate field effect transistor (IGFET) and method for its manufacture | |
DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
DE69727413T2 (en) | Method of manufacturing a vertical MOS semiconductor device | |
DE112006001516T5 (en) | Field effect transistor with charge balance | |
DE10296457T5 (en) | Power semiconductor device with a trench gate electrode and method for producing the same | |
DE19806838A1 (en) | Vertical silicon carbide MOSFET | |
DE10297349T5 (en) | Semiconductor structure with improved lower forward voltage losses and higher blocking capability | |
DE10296970B4 (en) | Semiconductor device and method of making the same | |
DE10131705B4 (en) | Method for producing a DMOS transistor | |
DE10220810A1 (en) | Semiconductor component has source and drain electrodes extending over trench formed in substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |