DE4410354A1 - Planar structure power semiconductor element for electric drive circuit - Google Patents
Planar structure power semiconductor element for electric drive circuitInfo
- Publication number
- DE4410354A1 DE4410354A1 DE4410354A DE4410354A DE4410354A1 DE 4410354 A1 DE4410354 A1 DE 4410354A1 DE 4410354 A DE4410354 A DE 4410354A DE 4410354 A DE4410354 A DE 4410354A DE 4410354 A1 DE4410354 A1 DE 4410354A1
- Authority
- DE
- Germany
- Prior art keywords
- glass
- power semiconductor
- semiconductor component
- component according
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000011521 glass Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 239000005368 silicate glass Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000000725 suspension Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005245 sintering Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 238000012216 screening Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000009413 insulation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
Die Erfindung betrifft ein hochsperrendes Halbleiterbauelement bis zu Sperrspannungen von größer als 1200 Volt nach dem Oberbegriff des Anspruches 1.The invention relates to a high-blocking semiconductor component up to reverse voltages greater than 1200 volts after the Preamble of claim 1.
Hochsperrende Halbleiter- Bauelemente gewinnen bei der Entwicklung leistungsstarker elektrischer und elektronischer Schaltungen, insbesondere bei der Gestaltung neuer Generationen von Schaltungsanordnungen der Antriebstechnik immer mehr an Bedeutung.Highly blocking semiconductor components win at the Development of powerful electrical and electronic Circuits, especially when designing new generations of circuit arrangements of drive technology more and more Meaning.
Parallel zu wachsenden Leistungsanforderungen sollen Halbleiter- Bauelemente hochspannungsfest sein. Zusammen mit Forderungen nach Stabilität auch bei hohen Arbeitstemperaturen und Arbeitsbereichen mit hohen Frequenzen sieht sich der Fachmann neuen Aufgabenstellungen gegenüber.In parallel with growing performance requirements, semiconductor Components are resistant to high voltages. Along with demands for stability even at high working temperatures and The specialist sees himself working areas with high frequencies facing new tasks.
In Solid State Electronics, Vol. 25, Nr. 5, pp. 423-427, 1982, sind theoretische Betrachtungen zu den Möglichkeiten der Erzielung hochsperrender Planarschichten durch "field limiting ring"- Anordnungen beschrieben. In Solid State Electronics, Vol. 25, No. 5, pp. 423-427, 1982 theoretical considerations of the possibilities of achieving this high blocking planar layers by "field limiting ring" - Arrangements described.
Der Einfluß der Oxidschichtstärke von planaren Strukturen mit Feldeffekt- Elektroden wird in IEEE, VOL. ED. 26, Nr. 7 von 1979 beschrieben.The influence of the oxide layer thickness of planar structures with Field effect electrodes are described in IEEE, VOL. ED. 26, No. 7 of 1979 described.
Der hier skizzierte Stand der Technik ist Grundlage vieler Ideen zur Verbesserung der Parameter im Sinne der eigenen Arbeiten auf diesem Sektor. In jedem Falle wird durch Verbesserung des Standes der Technik mit jeder neuen Anmeldung ein weiteres Wissen gewonnen und offengelegt.The state of the art outlined here forms the basis of many ideas to improve the parameters in terms of our own work this sector. In any case, by improving the State of the art with each new registration another Knowledge gained and disclosed.
DE 30 24 939 C2 beschreibt die Bedeutung der Qualität der Oberflächenpassivierung an dem Beispiel von Thyristoren sehr genau. Die Erkenntnis, daß Erscheinungen bezüglich der Verschlechterung der Sperrspannungsfestigkeit auf Verunreinigungsionen in dem Passivierungsmaterial beruhen, gilt nicht nur für Thyristoren mit einer Mesa-Struktur, sondern in gleicher Weise für Planarstrukturen.DE 30 24 939 C2 describes the importance of the quality of the Surface passivation using the example of thyristors very much I agree. The realization that phenomena related to the Deterioration of the reverse voltage strength Contamination ions are based in the passivation material not only for thyristors with a mesa structure, but in same way for planar structures.
DE 33 38 718 C2 beschreibt ein hochspannungsfestes planares Halbleiterbauteil, das durch einen Channelstopper gekennzeichnet ist und auf der Isolierschicht der Randstruktur mindestens eine weitere isolierende Schicht aufgebracht worden ist, die bestimmte Isolationswerte in Relation zueinander besitzen sollen. Das, zusammen mit der Wirkung von Elektroden, soll eine Erhöhung der Spannungsfestigkeit bewirken.DE 33 38 718 C2 describes a high voltage resistant planar Semiconductor component, which is characterized by a channel stopper and at least one on the insulating layer of the edge structure another insulating layer has been applied, the have certain insulation values in relation to each other should. That, together with the effect of electrodes, is said to be one Increase the dielectric strength.
DE 35 42 166 C2 beschreibt eine sehr interessante, wenngleich aufwendige Herstellungsmethode zur Bildung eines Hochspannungs- Transistors mit Glaspassivierung und partieller Mesa-Struktur. Diese Methode, wie auch andere Verfahren mit einer analogen Zielfunktion, erwähnt seien nur die Passivierungsverfahren zur Bildung von LTO-, CVD-, Nitrid-, TEOS- oder SIPOS-Schichten, sind sehr aufwendig in der Herstellung und damit kostenintensiv für die so aufgebauten Produkte. DE 35 42 166 C2 describes a very interesting, albeit elaborate manufacturing method to form a high voltage Transistors with glass passivation and partial mesa structure. This method, like other methods with an analog one Objective function, only the passivation processes for Formation of LTO, CVD, nitride, TEOS or SIPOS layers, are very complex to manufacture and therefore expensive for the products so constructed.
Das Aufbauen von Potentialringen an den Außenbegrenzungen der Chips ergibt sehr vorteilhaft stabile Halbleiterbauelemente mit hoher Sperrspannungsfestigkeit. Das wird in jüngeren Druckschriften neben anderen Methoden immer wieder bei der Bildung von Bauelementen mit erhöhten Sperrspannungs- Anforderungen genutzt. Neben den bereits aufgeführten Schriften seien noch DE 37 21 001 C2 und EPA 04 85 648 erwähnt, da hier die Aufgabenstellung der eigenen sehr nahe kommt.The construction of potential rings on the outer borders of the Chips very advantageously result in stable semiconductor components high blocking voltage resistance. That will be in younger ones Publications among other methods at the Formation of components with increased reverse voltage Requirements used. In addition to the fonts already listed DE 37 21 001 C2 and EPA 04 85 648 may also be mentioned here the task comes very close to your own.
Dem Stand der Technik werden gleichfalls alle Passivierungsverfahren von Bauelementen mit Mesa-Strukturen, thermisch gebildeten Oxiden und Passivierungen mit organischen "Junction coating" zugerechnet.The state of the art are also all Passivation process of components with mesa structures, thermally formed oxides and passivations with organic "Junction coating" attributed.
Der eigenen Erfindung liegt die Aufgabe zugrunde, ein wirtschaftlich sehr vorteilhaft herstellbares Halbleiterbauelement für hohe Leistungen und sehr hoher Sperrspannungsfestigkeit zu bilden, dessen Herstellungsverfahren kompatibel mit anderen technologisch notwendigen Herstellungsschritten und -methoden ist.The object of the invention is based on a economically very advantageous to produce Semiconductor component for high performance and very high To form reverse voltage resistance, its manufacturing process compatible with other technologically necessary Manufacturing steps and methods is.
Die Aufgabe wird mit den Maßnahmen des kennzeichnenden Teiles des Anspruches 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.The task comes with the measures of the characteristic part of claim 1 solved. Advantageous further developments are in specified in the subclaims.
An dem Beispiel der Bildung einer Diode soll der Erfindungsgedanken erläutert werden, dabei liegt den eigenen Gedanken der Stand der Technik zugrunde und die daraus gewonnenen Erkenntnisse ergaben die erfinderische Lösung.Using the example of the formation of a diode, the Inventive ideas are explained, it is your own Thoughts based on the state of the art and the resulting ones Knowledge gained resulted in the inventive solution.
Das Ausführungsbeispiel stellt eine Leistungsdiode für den Einsatz als Freilaufdiode in Kommutierungskreisen von Leistungshalbleiter-Schaltungsanordnungen dar. Solche Dioden müssen parameterkompatibel zu den in dem Kommutierungskreis eingesetzten Transistorschaltern sein und verfahrenstechnisch die technologischen Schritte der Herstellung der Schaltungsanordnung überstehen. Diese erhöhten technologischen Anforderungen sollen auf wirtschaftliche Weise realisiert werden.The embodiment represents a power diode for the Use as a freewheeling diode in commutation circuits from Power semiconductor circuit arrangements. Such diodes must be parameter compatible to those in the commutation circuit used transistor switches and procedural the technological steps of manufacturing the Survive circuit arrangement. This increased technological Requirements should be realized in an economical way become.
Die erforderlichen Parameter einer solchen Leistungsdiode werden einerseits durch Anwendung von Maßnahmen dem Stand der Technik entsprechend und andererseits durch die nachfolgend dargestellten erfinderischen Maßnahmen erzielt.The required parameters of such a power diode will be on the one hand by applying measures of the state of the art accordingly and on the other hand by the following achieved inventive measures achieved.
Anhand der Fig. 1 bis 6 soll die Herstellung der erfinderischen Diode kurz zusammengefaßt werden. Im Prinzip sind die erfinderische Leistungsdioden mit planaren Strukturen ausgebildet.Referring to Figs. 1 to 6 the preparation of the inventive diode is to be briefly summarized. In principle, the inventive power diodes are designed with planar structures.
Fig. 1 zeigt den Ausschnitt eines Elementes nach der Diffusion. Fig. 1 shows the detail of an element after the diffusion.
Fig. 2 veranschaulicht den Auftrag der Glassuspension mittels "spin on"-Technik. Das hierzu verwendete Glas ist ein handelsübliches Blei-Silikat-Glas mit den Eigenschaften guter Isolationskraft, wie sie in der Halbleitertechnik verlangt und nach dem Stand der Technik angewendet werden. Fig. 2 illustrates the application of the glass suspension using the "spin on" technique. The glass used for this is a commercially available lead-silicate glass with the properties of good insulation, as required in semiconductor technology and used according to the state of the art.
Fig. 3 verdeutlicht den Zustand des Wafers nach dem Verschmelzen der Glasschicht. Die Prozeßparameter für die Verschmelzung der Suspension sind hinlänglich bekannt. Es wird ein Glas verwendet, daß seine maximale Dichte bei eine Schmelztemperatur von 870°C entwickelt. Fig. 3 illustrates the state of the wafer after fusing the glass layer. The process parameters for the fusion of the suspension are well known. A glass is used that develops its maximum density at a melting temperature of 870 ° C.
Fig. 4 verdeutlicht den Zustand des Elementes nach der Fotostrukturierung des Glases. Die verwendeten Foto-Ätz-Masken und die verwendeten Ätzchemikalien sind zum Stand der Technik gehörend. Wichtig erscheint der Hinweis auf die Verwendung einer solchen Glasätzung, die definierte Ätzkanten beim Ätzprozeß ausbildet. Fig. 4 illustrates the condition of the element after the photo structuring of the glass. The photo-etching masks and the etching chemicals used are part of the prior art. It appears important to note the use of such a glass etching, which forms defined etching edges in the etching process.
Fig. 5 deutet die Metallisierung der Anodenseite vor deren Strukturierung an. Die Wahl der Anodenmetalle richtet sich nach der weiteren Verarbeitung der Elemente, wird beispielhaft die Anodenseite durch Bonden mit der äußeren Kontaktierung versehen, dann empfiehlt sich ein Aufdampfen von Aluminium. Fig. 5 indicates the metallization of the anode side before its structuring. The choice of anode metals depends on the further processing of the elements, for example if the anode side is provided with the external contact by bonding, then aluminum vapor deposition is recommended.
Fig. 6 zeigt schließlich den Ausschnitt eines auch kathodenseitig metallisierten Elementes, diese Fig. wird nachfolgend näher erläutert. Bei Anwendung der Löttechnik für die äußere Kontaktierung des Elementes bietet sich ein dem Stand der Technik entsprechender lötfähiger Kontakt auf der Kathodenseite der Diode an. Fig. 6 shows a detail of a cathode side also metallized element, this Fig. Will be explained in more detail below. When using the soldering technique for the external contacting of the element, a state-of-the-art solderable contact on the cathode side of the diode is appropriate.
Fig. 6 bezeichnet die wesentlichen Konstruktionsmerkmale in der nicht maßstabsgerechten Skizze eines Ausschnittes des Querschnittes einer solchen Diode. Der Diodenausschnitt zeigt den Randbereich einer Leistungsdiode. FIG. 6 denotes the essential design features in the sketch, which is not to scale, of a section of the cross section of such a diode. The diode section shows the edge area of a power diode.
Das Ausgangsmaterial für die Diode besitzt eine Grunddotierung (2) je nach der Sperrspannungsanforderung zwischen 50 und 100 Ohmcm und ist n- dotiert. Zur Verbesserung der Diodeneigenschaften werden in bekannter Weise nach dem 3D- Verfahren auf der Kathodenseite zusätzliche negative Ladungsträger (1) eindiffundiert.The starting material for the diode has a basic doping ( 2 ) depending on the reverse voltage requirement between 50 and 100 Ohmcm and is n-doped. To improve the diode properties, additional negative charge carriers ( 1 ) are diffused in in a known manner on the cathode side using the 3D method.
Zur Bildung der Anodendotierung (3) werden Fotomasken benutzt, die ein paralleles Ausbilden der p-Potentialringe (3) bei den Diffusionsprozessen ermöglichen. Bei einer erfinderischen Leistungsdiode wird nunmehr eine n⁺⁺-Stoppelektrode (4) an den Gebieten eindiffundiert, die nach dem Vereinzeln der Elemente an dem äußersten Kanten der Dioden liegen.To form the anode doping (3) The photomask is used to enable a parallel forming the p-potential rings (3) in the diffusion processes. In the case of an inventive power diode, an n + stop electrode ( 4 ) is now diffused into the areas which, after the elements have been separated, lie on the outermost edges of the diodes.
Die große Stabilität des erfindungsgemäßen Bauelementes wird durch die sich nach den genannten Diffusionen anschließenden Passivierungsprozeß erreicht. The great stability of the component according to the invention is by the following after the mentioned diffusions Passivation process reached.
Das gesamte thermisch während der Diffusionen gewachsene Oxid wird ätztechnisch entfernt. Sodann wird die Oberfläche peinlichst gereinigt.All oxide thermally grown during diffusion is removed by etching. Then the surface meticulously cleaned.
In den Bereichen der Potentialringe befindet sich die aufgebaute hochsperrende Isolationsschicht in Form von Glas mit einer gleichmäßig gebildet Schichtdicke von ca. 12 µm. Ätztechnisch ist es möglich, die Flanken der additiv aufgebauten Glases in einem vorgegebenen Winkel so zu gestalten, daß unterhalb der Schirmelektrode (6) bzw. der Feldplatte (7) die Oxidschicht in einem Winkel von vielleicht 40° ausläuft.In the areas of the potential rings there is the highly blocking insulating layer in the form of glass with a uniformly formed layer thickness of approx. 12 µm. In terms of etching technology, it is possible to design the flanks of the additively constructed glass at a predetermined angle such that the oxide layer runs out at an angle of perhaps 40 ° below the shield electrode ( 6 ) or the field plate ( 7 ).
Die erwähnte definierte Glasschichtdicke (5) der Isolationsschicht verhindert bei anliegender Sperrspannung und hohen Arbeitstemperaturen (Junction-Temperaturen von 150°C) jedwede Ionenwanderung zwischen der Element-Oberfläche unterhalb der Glas-Isolationsschicht und der Umgebung der Chips, wie das bei dem Auftrag von Polyimid oder junction coating immer noch zu beobachten ist.The above-mentioned defined glass layer thickness ( 5 ) of the insulation layer prevents any ion migration between the element surface below the glass insulation layer and the surroundings of the chips, such as that when polyimide is applied, when reverse voltage is present and high working temperatures (junction temperatures of 150 ° C.) or junction coating can still be observed.
Die Kombination der Feldplattenstruktur (7) mit der Stoppelektrode (4, 6) verhindert die Ausbildung eines leitenden Kanales an der Silicium-Oberfläche.The combination of the field plate structure ( 7 ) with the stop electrode ( 4 , 6 ) prevents the formation of a conductive channel on the silicon surface.
Die erfinderische Diode hat neben der Einfachheit der Herstellung weitere hervorhebenswerte Eigenschaften. So ist eine solche Diode robust bei der weiteren löttechnischen Verarbeitung und es ist möglich, auch andere Fremdstoffdiffusionen zur Einstellung der Trägerlebensdauer durchzuführen, ohne daß dadurch die Isolationseigenschaften negativ beeinträchtigt werden.In addition to the simplicity of the inventive diode Production of further remarkable properties. So is one such a diode robust in the further soldering processing and it is also possible to use other foreign substance diffusions Carrier life adjustment without this negatively affects the insulation properties become.
Gegenüber der Anwendung von Bestrahlungen, wie Implantation von Helium-Kernen oder Elektronenbestrahlung, ist die Isolationsschicht ohne Einschränkung kompatibel. Compared to the use of radiation, such as implantation of Helium nuclei, or electron radiation, is that Insulation layer compatible without restriction.
Verallgemeinernd wird erwähnt, daß die an dem Beispiel einer Diode dargestellte Technologie zur Erzielung ausgezeichneter Hochsperreigenschaften in gleicher Weise bei Elementen mit mehr als nur einem pn-Übergang geeignet ist.In general it is mentioned that the example of a Technology shown diode to achieve excellent Locking properties in the same way for elements with more is suitable as only one pn transition.
So können in gleicher Weise Bipolar-Transistoren, Insel-Gate- Bipolar-Transistoren oder auch MOSFET mit partiellen "spin on"- Glasbezirken dargestellt werden.In the same way, bipolar transistors, island gate Bipolar transistors or MOSFET with partial "spin on" - Glass districts are shown.
Bei der Verkleinerung der Geometrien spielt der Raum für die Potentialringstrukturen eine erhöhte Bedeutung. Mit der erfinderischen Glaspassivierung ist das Aufbringen einer Elektrode, wie sie in DE 33 38 718 C2 mit der Ziffer (7) vorgestellt wird, kompatibel. Eine in dem erfinderischen Glas so ausgebildete Elektrode erfüllt hier die gleiche Wirkung, wie sie dort dargestellt worden ist. Diese Elektrode ist parallel entsprechend Fig. 5 metallisierbar und nachfolgend, wie in Fig. 6 dargestellt, strukturierbar.When the geometries are reduced, the space for the potential ring structures is of greater importance. With the inventive glass passivation, the application of an electrode, as is presented in DE 33 38 718 C2 with the number ( 7 ), is compatible. An electrode designed in the inventive glass has the same effect here as has been shown there. This electrode can be metallized in parallel in accordance with FIG. 5 and subsequently, as shown in FIG. 6, can be structured.
Claims (7)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4410354A DE4410354C2 (en) | 1994-03-25 | 1994-03-25 | Power semiconductor component |
| JP06296095A JP3296936B2 (en) | 1994-03-25 | 1995-03-22 | Power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4410354A DE4410354C2 (en) | 1994-03-25 | 1994-03-25 | Power semiconductor component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4410354A1 true DE4410354A1 (en) | 1995-10-19 |
| DE4410354C2 DE4410354C2 (en) | 1996-02-15 |
Family
ID=6513818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4410354A Expired - Fee Related DE4410354C2 (en) | 1994-03-25 | 1994-03-25 | Power semiconductor component |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3296936B2 (en) |
| DE (1) | DE4410354C2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999023703A1 (en) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor elements |
| DE19606983C2 (en) * | 1996-02-24 | 2000-01-20 | Semikron Elektronik Gmbh | Power semiconductor component with a planar structure |
| DE19837944A1 (en) * | 1998-08-21 | 2000-02-24 | Asea Brown Boveri | Method of manufacturing a semiconductor device |
| EP1001461A1 (en) * | 1998-11-09 | 2000-05-17 | Semikron Elektronik GmbH | High speed power diode having an amorphous carbon passivation layer and corresponding method |
| DE10022384B4 (en) * | 1998-11-09 | 2004-07-22 | Semikron Elektronik Gmbh | Process for passivation of a fast power diode |
| DE102006013077A1 (en) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with secondary passivation layer and associated manufacturing method |
| DE102006013076A1 (en) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with passivation layer and associated production method |
| DE102009017732A1 (en) | 2009-04-11 | 2010-10-21 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with an edge passivation and method for its production |
| DE102011012242A1 (en) | 2010-02-26 | 2011-09-01 | Mitsubishi Electric Corporation | Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices |
| WO2012039384A1 (en) | 2010-09-21 | 2012-03-29 | 株式会社ピーアイ技術研究所 | Polyimide resin composition for use in forming insulation film in photovoltaic cell and method of forming insulation film in photovoltaic cell used therewith |
| FR3049770A1 (en) * | 2016-03-31 | 2017-10-06 | St Microelectronics Tours Sas | VERTICAL POWER COMPONENT |
| FR3049769A1 (en) * | 2016-03-31 | 2017-10-06 | St Microelectronics Tours Sas | VERTICAL POWER COMPONENT |
| US10211326B2 (en) | 2016-03-31 | 2019-02-19 | Stmicroelectronics (Tours) Sas | Vertical power component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10047152B4 (en) * | 2000-09-22 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | High-voltage diode and method for its production |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3832750A1 (en) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | PERFORMANCE SEMICONDUCTOR COMPONENT |
| DE3832731A1 (en) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | PERFORMANCE SEMICONDUCTOR DIODE |
| EP0485648A1 (en) * | 1990-11-12 | 1992-05-20 | Siemens Aktiengesellschaft | Semiconductor device with a high blocking voltage |
| DE3338718C2 (en) * | 1982-10-25 | 1992-10-08 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp | |
| DE3721001C2 (en) * | 1987-06-25 | 1993-04-22 | Robert Bosch Gmbh, 7000 Stuttgart, De | |
| DE3542166C2 (en) * | 1985-11-29 | 1993-05-06 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | |
| DE3024939C2 (en) * | 1979-07-02 | 1994-08-11 | Hitachi, Ltd., Tokio/Tokyo, Jp |
-
1994
- 1994-03-25 DE DE4410354A patent/DE4410354C2/en not_active Expired - Fee Related
-
1995
- 1995-03-22 JP JP06296095A patent/JP3296936B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3024939C2 (en) * | 1979-07-02 | 1994-08-11 | Hitachi, Ltd., Tokio/Tokyo, Jp | |
| DE3338718C2 (en) * | 1982-10-25 | 1992-10-08 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp | |
| DE3542166C2 (en) * | 1985-11-29 | 1993-05-06 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | |
| DE3721001C2 (en) * | 1987-06-25 | 1993-04-22 | Robert Bosch Gmbh, 7000 Stuttgart, De | |
| DE3832750A1 (en) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | PERFORMANCE SEMICONDUCTOR COMPONENT |
| DE3832731A1 (en) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | PERFORMANCE SEMICONDUCTOR DIODE |
| EP0485648A1 (en) * | 1990-11-12 | 1992-05-20 | Siemens Aktiengesellschaft | Semiconductor device with a high blocking voltage |
Non-Patent Citations (1)
| Title |
|---|
| YASUDA, S., YONEZAWA, T.: High-Voltage Planar Junction with a Field-Limiting Ring, in: Solid State Electronics, Vol. 25, No. 5, 1982, S. 423-427 * |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19606983C2 (en) * | 1996-02-24 | 2000-01-20 | Semikron Elektronik Gmbh | Power semiconductor component with a planar structure |
| WO1999023703A1 (en) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor elements |
| US6870201B1 (en) | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
| DE19837944A1 (en) * | 1998-08-21 | 2000-02-24 | Asea Brown Boveri | Method of manufacturing a semiconductor device |
| US6475876B2 (en) | 1998-08-21 | 2002-11-05 | Abb Schweiz Holding Ag | Process for fabricating a semiconductor component |
| EP1001461A1 (en) * | 1998-11-09 | 2000-05-17 | Semikron Elektronik GmbH | High speed power diode having an amorphous carbon passivation layer and corresponding method |
| DE19851461C2 (en) * | 1998-11-09 | 2003-07-31 | Semikron Elektronik Gmbh | Fast power diode and process for its passivation |
| DE10022384B4 (en) * | 1998-11-09 | 2004-07-22 | Semikron Elektronik Gmbh | Process for passivation of a fast power diode |
| DE102006013077A1 (en) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with secondary passivation layer and associated manufacturing method |
| DE102006013076A1 (en) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with passivation layer and associated production method |
| DE102009017732A1 (en) | 2009-04-11 | 2010-10-21 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with an edge passivation and method for its production |
| DE102011012242A1 (en) | 2010-02-26 | 2011-09-01 | Mitsubishi Electric Corporation | Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices |
| US8987376B2 (en) | 2010-02-26 | 2015-03-24 | Pi R&D Co., Ltd. | Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices |
| WO2012039384A1 (en) | 2010-09-21 | 2012-03-29 | 株式会社ピーアイ技術研究所 | Polyimide resin composition for use in forming insulation film in photovoltaic cell and method of forming insulation film in photovoltaic cell used therewith |
| FR3049770A1 (en) * | 2016-03-31 | 2017-10-06 | St Microelectronics Tours Sas | VERTICAL POWER COMPONENT |
| FR3049769A1 (en) * | 2016-03-31 | 2017-10-06 | St Microelectronics Tours Sas | VERTICAL POWER COMPONENT |
| US10211326B2 (en) | 2016-03-31 | 2019-02-19 | Stmicroelectronics (Tours) Sas | Vertical power component |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4410354C2 (en) | 1996-02-15 |
| JPH07273309A (en) | 1995-10-20 |
| JP3296936B2 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3145231C2 (en) | ||
| DE69628633T2 (en) | Insulated gate semiconductor device and manufacturing method | |
| DE102005017814B4 (en) | Silicon carbide semiconductor device and process for its production | |
| DE4326846C2 (en) | Semiconductor device with dielectric element insulation and manufacturing method therefor | |
| DE19701189B4 (en) | Semiconductor device | |
| DE4410354C2 (en) | Power semiconductor component | |
| DE19653615A1 (en) | Power semiconductor device fabricating method | |
| DE2137534A1 (en) | Semiconductor component and method for its manufacture | |
| DE3806164C2 (en) | ||
| DE112014007221B4 (en) | Semiconductor device, method for producing the same and semiconductor module | |
| DE112014005031B4 (en) | Method for producing a semiconductor device and device for producing a glass layer | |
| DE2726003A1 (en) | METHOD OF MAKING MIS DEVICES WITH OFFSET GATE | |
| DE102018216855A1 (en) | A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device | |
| DE2646404A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES WITH HIGH THERMAL CONDUCTIVITY | |
| DE112016007257T5 (en) | Silicon carbide semiconductor device | |
| EP0557318B1 (en) | Method of manufacturing semiconductor elements, in particular diodes | |
| DE4041050A1 (en) | INTEGRATED CIRCUIT | |
| DE112018001442T5 (en) | Semiconductor device | |
| DE112006001280B4 (en) | Semiconductor device and method for its production | |
| DE3230569A1 (en) | METHOD FOR PRODUCING A VERTICAL CHANNEL TRANSISTOR | |
| EP1139432A2 (en) | Schottky diode | |
| DE2545513A1 (en) | Semiconductor device and method for the production thereof | |
| DE1297762B (en) | Junction field effect transistor | |
| DE3331631C2 (en) | ||
| EP1001461B1 (en) | Passivation method of a high-speed power diode by means of an amorphous carbon passivation layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG, |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131001 |