DE3024939C2 - - Google Patents

Info

Publication number
DE3024939C2
DE3024939C2 DE3024939A DE3024939A DE3024939C2 DE 3024939 C2 DE3024939 C2 DE 3024939C2 DE 3024939 A DE3024939 A DE 3024939A DE 3024939 A DE3024939 A DE 3024939A DE 3024939 C2 DE3024939 C2 DE 3024939C2
Authority
DE
Germany
Prior art keywords
semiconductor substrate
layer
electrode
pair
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3024939A
Other languages
German (de)
Other versions
DE3024939A1 (en
DE3024939C3 (en
Inventor
Atsuo Hitachi Jp Watanabe
Masayoshi Katsuta Jp Naito
Tsutomu Yatsuo
Masahiro Hitachi Jp Okamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8265079A external-priority patent/JPS567475A/en
Priority claimed from JP8499679A external-priority patent/JPS5610968A/en
Priority claimed from JP2664380A external-priority patent/JPS56124265A/en
Priority claimed from JP2664280A external-priority patent/JPS56124264A/en
Priority claimed from JP2663880A external-priority patent/JPS56124263A/en
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3024939A1 publication Critical patent/DE3024939A1/en
Application granted granted Critical
Publication of DE3024939C2 publication Critical patent/DE3024939C2/de
Publication of DE3024939C3 publication Critical patent/DE3024939C3/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung der im Oberbegriff des Patentanspruchs 1 vorausgesetzten Art.The invention relates to a semiconductor arrangement the prerequisite in the preamble of claim 1 Art.

Ein Thyristor ist eine Halbleiteranordnung mit drei oder mehr PN-Übergängen, der sich zum Schalten aus einem Stromsperrzustand in einen Stromleitzustand durch elektrische oder optische Auslösemittel und umgekehrt durch elektrische Mittel eignet.A thyristor is a semiconductor device with three or more PN transitions that are suitable for switching from one Current blocking state in a current conducting state by electrical or optical trigger means and vice versa electrical means.

Eines der typischen Beispiele hiervon wird anhand der Fig. 1, 2 und 3B erläutert. Es betrifft einen PNPN-Thyristor mit einem N-Leitungstyp-Halbleiterplättchen als Ausgangsmaterial sowie ein herkömmliches Herstellverfahren.One of the typical examples thereof will be explained with reference to FIGS. 1, 2 and 3B. It relates to a PNPN thyristor with an N-type semiconductor die as a raw material and a conventional manufacturing method.

Gemäß Fig. 1 hat ein Halbleitersubstrat 10 eine an einer Hauptoberfläche 101 freiliegende P-Emitter-(P E )Schicht 1, eine an die P-Emitterschicht 1 angrenzende N-Basis-(N B)-Schicht 2 und eine an die N-Basisschicht 2 angrenzende P-Basis-(P B)Schicht 3 an der anderen Hauptoberfläche 102 des Halbleitersubstrats 10 zusammen mit einer N-Emitter-(N E)Schicht 4 freiliegt. Zwischen der P-Emitterschicht 1 und der N-Basisschicht 2, zwischen der N-Basisschicht 2 und der P-Basisschicht 3 sowie zwischen der P-Basisschicht 3 und der N-Emitterschicht 4 sind PN-Übergänge J₁ bzw. J₂ bzw. J₃ gebildet, wobei die PN-Übergänge J₁ und J₂ an einer Seite 103 des Halbleitersubstrats 10 enden und der PN-Übergang J₃ an der anderen Hauptoberfläche 102 endet. Eine Anodenelektrode 5, eine Kathodenelektrode 6, die Hauptelektroden sind, und eine Steuerelektrode 7 sind auf der einen Hauptoberfläche 101 bzw. an den freiliegenden Teilen der P-Basisschicht 3 der anderen Hauptoberfläche 102 des Halbleitersubstrats 10 ausgebildet. Die Anodenelektrode 5 dient auch zum Schutz des spröden Halbleiterplättchens. Der PN-Übergang J₃ zwischen der N-Emitterschicht 4 und der P-Basisschicht 3 ist durch die Kathodenelektrode 6 in einem Bereich 41 zur Bildung eines kurzgeschlossenen Emitteraufbaus teilweise kurzgeschlossen. Der äußerste Umfang der Kathodenelektrode 6 ist durch die P-Basisschicht 3 zur Bildung eines kurzgeschlossenen Umfangsaufbaus 42 kurzgeschlossen. Demgemäß hat ein Endbereich 300 des Halbleitersubstrats 10 einen PNP-Aufbau.Referring to FIG. 1, a semiconductor substrate 10 an exposed on a main surface 101 P-emitter (P E) layer 1, a layer adjacent to the P-emitter layer 1 N-Base (N B) layer 2 and one at the N- Base layer 2 adjacent P-base (P B ) layer 3 is exposed on the other main surface 102 of the semiconductor substrate 10 together with an N-emitter (N E ) layer 4 . Between the P-emitter layer 1 and the N-base layer 2 , between the N-base layer 2 and the P-base layer 3 and between the P-base layer 3 and the N-emitter layer 4 , PN transitions J ₁ or J ₂ or J ₃ formed, the PN junctions J ₁ and J ₂ end on one side 103 of the semiconductor substrate 10 and the PN junction J ₃ ends on the other main surface 102 . An anode electrode 5 , a cathode electrode 6 , which are main electrodes, and a control electrode 7 are formed on one main surface 101 and on the exposed parts of the P base layer 3 of the other main surface 102 of the semiconductor substrate 10 . The anode electrode 5 also serves to protect the brittle semiconductor die. The PN junction J ₃ between the N-emitter layer 4 and the P-base layer 3 is partially short-circuited by the cathode electrode 6 in an area 41 to form a short-circuited emitter structure. The outermost circumference of the cathode electrode 6 is short-circuited by the P base layer 3 to form a short-circuited circumferential structure 42 . Accordingly, an end region 300 of the semiconductor substrate 10 has a PNP structure.

Der kurzgeschlossene Emitteraufbau und der kurzgeschlossene Umfangsaufbau entsprechen einer bekannten Technik zur Verbesserung der Sperrcharakteristik des Thyristors. Die Sperrcharakteristik des Thyristors wird als die Eignung definiert, eine möglichst hohe Spannung mit einem möglichst geringen Ableitungsstrom auszuhalten, wenn die Spannung über die Anodenelektrode 5 und die Kathodenelektrode 6 angelegt wird, um den Übergang J₁ oder J₂ in Sperrichtung vorzuspannen (d. h. Sperrzustand). Üblicherweise kann eine hohe Spannung innerhalb des Hallbleiterkörpers gesperrt werden, doch ist die Sperreignung an der Oberfläche geringer als im Inneren, da die elektrische Feldstärke an der Oberfläche höher als im Inneren ist und daher ein Lawinendurchbruch bzw. -durchschlag an der Oberfläche auftritt. um das obige Problem zu vermeiden, ist es erforderlich, an der Oberfläche eine niedrigere elektrische Feldstärke als im Inneren einzustellen. Die Verringerung der elektrischen Feldstärke an der Oberfläche läßt sich durch Ausdehnen einer Verarmungsschicht an der Oberfläche erreichen.The short-circuited emitter structure and the short-circuited circumferential structure correspond to a known technique for improving the blocking characteristic of the thyristor. The blocking characteristic of the thyristor is defined as the ability to withstand a voltage as high as possible with a leakage current as low as possible when the voltage is applied across the anode electrode 5 and the cathode electrode 6 in order to bias the transition J 1 or J 2 in the reverse direction (ie blocking state) . Usually, a high voltage can be blocked inside the Hall conductor body, but the suitability for blocking on the surface is lower than on the inside, since the electric field strength on the surface is higher than on the inside and therefore an avalanche breakdown or breakdown occurs on the surface. To avoid the above problem, it is necessary to set a lower electric field strength on the surface than inside. The reduction in the electric field strength on the surface can be achieved by expanding a depletion layer on the surface.

Zu diesem Zweck wurde nach dem Stand der Technik die Seitenkante 103 des Halblleitersubstrats 10 zu einem Doppelabschrägungsaufbau oder Sigma (Σ)-Umriß geformt. Dabei muß jedoch, da die Übergänge J₁ und J₂ an der Seitenkante 103 freiliegen, eine Oberflächenpassivierungsschicht 200 angebracht werden, um die Verringerung der Durchbruchsspannung aufgrund der Verunreinigung und der Abscheidung von Verunreinigungsionen von außen zu vermeiden.For this purpose, according to the prior art, the side edge 103 of the semiconductor substrate 10 was formed into a double-bevel structure or sigma (Σ) outline. However, since the transitions J ₁ and J ₂ are exposed on the side edge 103 , a surface passivation layer 200 must be applied in order to avoid the reduction in the breakdown voltage due to the contamination and the deposition of contaminant ions from the outside.

für eine Halbleiteranordnung, bei der die Seitenkante des Halbleitersubstrats 10 zum Abschrägungsaufbau geformt ist und die Seitenkante ein Passivierungsmaterial trägt, wurde die folgende Technik angegeben, um die Durchbruchsspannung an der Oberfläche des Halbleitersubstrats höher als die Durchbruchsspannung des Körpers zu machen. In der US-PS 34 13 527 ist offenbart, eine leitende Schutzelektrode auf einem dielektrischen Material bei einem Thyristor, dessen Seitenkate zu einem abgeschrägten Aufbau geformt ist und das abgeschiedene dielektrische Material trägt, in der Nähe eines PN-Übergangs im Halbleitersubstrat vorzusehen. Nach dieser US-PS dient die leitende Schutzelektrode zur Verringerung der elektrischen Feldstärke an der Seitenkante des Halbleiterkörpers, wenn der PN-Übergang des Halbleitersubstrats in Sperrichtung vorgespannt wird, um die Durchbruchsspannung an der Oberfläche höher als die Durchbruchsspannung im Körper zu machen.For a semiconductor device in which the side edge of the semiconductor substrate 10 is shaped to bevel structure and the side edge carries a passivation material, the following technique has been given to make the breakdown voltage on the surface of the semiconductor substrate higher than the breakdown voltage of the body. It is disclosed in US Pat. No. 3,413,527 to provide a conductive protective electrode on a dielectric material in a thyristor, the side of which is shaped into a beveled structure and carries the deposited dielectric material, in the vicinity of a PN junction in the semiconductor substrate. According to this US-PS, the conductive protective electrode serves to reduce the electric field strength on the side edge of the semiconductor body when the PN junction of the semiconductor substrate is reverse biased to make the breakdown voltage on the surface higher than the breakdown voltage in the body.

Jedoch bringt der bekannte Thyristor das folgende Problem. Wenn bei diesem Thyristor eine hohe Sperrspannung für eine ausgedehnte Zeitdauer angelegt wird, wächst ein Ableitungsstrom anormal so an, daß die Sperrcharakteristik erheblich verschlechtert wird und im schlimmsten Fall eine thermische Instabilität unter Zerstörung der Halbleiteranordnung auftritt.However, the known thyristor brings the following Problem. If a high reverse voltage occurs with this thyristor is invested for an extended period of time, A leakage current grows abnormally so that the blocking characteristic is significantly deteriorated and in worst case under thermal instability Destruction of the semiconductor device occurs.

Die US-PS 34 13 527 bezieht sich nicht auf das Problem bei der Zuführung der Sperrspannung für die ausgedehnte Zeitdauer und dessen Lösung.The US-PS 34 13 527 does not refer to the problem when applying the reverse voltage for the extended Duration and its solution.

Für dieses Problem wurde allgemein anerkannt anzunehmen, daß es nicht auf eine Erscheinung im Halbleiterkörper, sondern auf die Seitenkante des Halbleitersubstrats 10 im Zusammenhang mit dem Passivierungsmaterial zurückzuführen ist. Daher wurden das Passivierungsmaterial als solches und das chemische Verfahren für die Seitenkante untersucht.This problem has been generally accepted to assume that it is not due to an appearance in the semiconductor body, but rather to the side edge of the semiconductor substrate 10 in connection with the passivation material. Therefore, the passivation material as such and the chemical process for the side edge were examined.

Jedoch wurde kein spezielles Modell für die Gründe der Verschlechterung und eine Behebung derselben bezüglich eines Aufbaus wie etwa der in Fig. 1 dargestellten Halbleiteranordnung ermittelt. However, no specific model for the reasons of the deterioration and the remedying thereof with respect to a structure such as the semiconductor device shown in FIG. 1 has been determined.

Aus der DE-OS 22 29 605 ist eine Halbleiteranordnung der im Oberbegriff des Patentanspruchs 1 vorausgesetzten Art bekannt, bei dem ein Paar von elektrisch leitenden Schichten, die auf den Potentialen der Anode bzw. der Kathode gehalten werden, sich teilweise an der Seitenfläche des Substrats bei zwischengefügter Isolierschicht überlappen, so daß die Verarmungsschicht am Randteil aufgrund der konstanten Potentiale enge gemacht wird und sich konzentriertere elektrische Feldlinien im Passivierungsmaterial nahe der Kante der leitenden Schicht ergeben.From DE-OS 22 29 605 is a semiconductor device in the The preamble of claim 1 presupposed type is known in which a pair of electrically conductive layers that are on the Potentials of the anode or the cathode are kept partially on the side surface of the substrate with the interposed Overlap insulation layer so that the depletion layer on the edge part due to the constant potential is made close and more concentrated electrical field lines in the passivation material near the edge of the conductive layer.

Die GB-PS 11 19 297 offfenbart eine Halbleiteranordnung, die mit einer leitenden Schicht zur äußerlichen Steuerung des elektrischen Feldes um die freiliegende Kante des PN-Überganges in der Halbleiteroberfläche versehen ist und dadurch die Durchbruchsspannung des PN-Überganges steuert. Fast sämtliche elektrische Kraftlinien enden nicht im Passivierungsmaterial, sondern an der Halbleiteroberfläche.GB-PS 11 19 297 discloses a semiconductor device which a conductive layer for external control of the electrical Field around the exposed edge of the PN junction in the semiconductor surface is provided and thereby the breakdown voltage controls the PN transition. Almost all electric power lines do not end in the passivation material, but at the Semiconductor surface.

Schließlich ist aus der US-PS 34 05 329 eine planare Halbleiteranordnung bekannt, worin Ladungen an der Oberfläche eines Halbleitersubstrats durch das Anlegen eines äußeren Feldes gesteuert werden, wodurch die Durchbruchsspannung der Anordnung verbessert wird. Dabei sind ein negativ geladener Schirm und ein Schutzschirm vorgesehen, die zu Erweiterung des Verarmungsbereichs nahe der P-Schichtoberfläche bzw. zum Verhindern einer übermäßigen Verbreiterung des Verarmungsbereichs nahe der Oberfläche im P-Bereich dienen. Eine Verringerung der an der Halbleiteroberfläche endenden elektrischen Kraftlinien tritt kaum auf.Finally, from US-PS 34 05 329 is a planar semiconductor device known, wherein charges on the surface of a semiconductor substrate controlled by creating an outer field become, whereby the breakdown voltage of the arrangement is improved becomes. There is a negatively charged screen and a protective screen provided to expand the depletion area near the P-layer surface or to prevent excessive widening of the depletion area near the surface in the P area to serve. A reduction in the semiconductor surface ending electric lines of force hardly occurs.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der eingangs vorausgesetzten Art mit hoher Durchbruchsspannung zu entwickeln, bei der der Ableitungsstrom nicht wächst, auch wenn eine Sperrspannung für eine ausgedehnte Zeitdauer angelegt wird, die damit eine hochverläßliche Sperreignung aufweist. The invention has for its object a semiconductor device of the type assumed at the outset with a high breakdown voltage to develop at which the leakage current does not grow, even if a reverse voltage for an extended Time period is created, which is a highly reliable lock suitability having.  

Diese Aufgabe wird erfindungsgemäß durch das kennzeichnende Merkmal des Patentanspruchs 1 gelöst.This object is achieved by the characterizing Feature of claim 1 solved.

Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Embodiments of the invention are characterized in the subclaims.

Wenn bei der erfindungsgemäßen Halbleiteranordnung eine Spannung zum Vorspannen des PN-Übergangs in Sperrichtung zwischen dem Paar von Hauptelektroden angelegt wird, werden Ionen im Passivierungsmaterial durch ein elektrisches Feld gesammelt, das im Passivierungsmaterial erzeugt ist, so daß die Verschlechterung der Durchbruchscharakteristik an der Oberfläche des Halbleitersubstrats verhindert wird.If a voltage in the semiconductor device according to the invention for biasing the PN junction in the reverse direction between the Pair of main electrodes is applied, ions in the Passivation material collected by an electric field, which is generated in the passivation material, so that the Deterioration of the breakthrough characteristics on the surface of the semiconductor substrate is prevented.

Die Erfindung wird anhand der in der Zeichnung verschaulichten Ausführungsbeispiele näher erläutert; darin zeigtThe invention is illustrated by the in the drawing Exemplary embodiments explained in more detail; in this shows

Fig. 1 einen Schnitt zur Veranschaulichung des Aufbaus eines bekannten Thyristors; Fig. 1 is a sectional view for illustrating the structure of a prior thyristor;

Fig. 2 einen vergrößerten Teilschnitt eines Umfangsteils des in Fig. 1 dargestellten Thyristors, bei dem eine Spannung gezeigter Polarität am Paar der Elektroden angelegt ist; Fig. 2 is an enlarged partial section of a peripheral part of the thyristor shown in Fig. 1, in which a voltage shown polarity is applied to the pair of electrodes;

Fig. 3A einen vergrößerten Teilschnitt eines Umfangsteils einer weiteren bekannten Halbleiteranordnung; FIG. 3A is an enlarged fragmentary section of a peripheral portion of another conventional semiconductor device;

Fig. 3B einen vergrößerten Teilschnitt eines Umfangsteils einer Fig. 1 entsprechenden Halbleiteranordnung; . Fig. 3B is an enlarged fragmentary section of a peripheral portion of a Figure 1 corresponding semiconductor device;

Fig. 4 ein Diagramm zur Darstellung der Beziehung zwischen der Spannungsanlegungszeit und dem Ableitungsstrom, wenn eine bestimmte Vorspannung an die Halbleiteranordnungen nach den Fig. 3A und 3B angelegt wird; Fig. 4 is a graph showing the relationship between the voltage application time and the leakage current when a certain bias is applied to the semiconductor devices shown in Figs. 3A and 3B;

Fig. 5 und 6 Schritte eines Thyristors nach einem Ausführungsbeispiel der Erfindung; Figures 5 and 6 steps of a thyristor according to an embodiment of the invention.

Fig. 7 ein Diagramm zur Darstellung der Beziehung zwischen der angelegten Spannung und dem Ableitungsstrom für den in Fig. 5 und 6 dargestellten Thyristor; und Fig. 7 is a graph showing the relationship between the applied voltage and the leakage current for the thyristor shown in Figs. 5 and 6; and

Fig. 8 bis 18 Schnitte von Thyristoren nach weiteren Ausführungsbeispielen der Erfindung. Fig. 8 to 18 sections of thyristors according to further embodiments of the invention.

Die Erscheinung der Verschlechterung der Sperrcharakteristik wurde im einzelnen für einen Thyristor des in Fig. 1 dargestellten herkömmlichen Aufbaus untersucht.The phenomenon of the deterioration of the blocking characteristic was examined in detail for a thyristor of the conventional structure shown in FIG. 1.

Durch die Untersuchung wurde gefunden, daß die Verschlechterungserscheinung nicht auf einem Problem innerhalb des Halbleitersubstrats, sondern auf Verunreinigungsionen beruht, die in dem auf die Seitenkante des Halbleitersubstrats aufgebrachten Passivierungsmaterial verteilt sind. Eine Spur von unentfernbaren Verunreinigungsionen, wie z. B. Wasser, Natriumionen und durch Dissoziation durch ein elektrisches Feld erzeugten Ionen, verteilt sich im Passivierungsmaterial. Wenn eine Sperrspannung angelegt wird, wirkt ein elektrisches Feld auf das Passivierungsmaterial, und die Verunreinigungsionen beginnen, sich längs des elektrischen Feldes zu bewegen. Aufgrund dieser Bewegung sammelt sich eine große Menge von Verunreinigungsionen in einem Bereich, an dem das elektrische Feld oder eine elektrische Kraftlinie endet.Through the investigation, it was found that the deterioration not on a problem within of the semiconductor substrate, but on impurity ions which is based on the side edge of the semiconductor substrate applied passivation material are distributed. A trace of non-removable contaminant ions, such as e.g. B. water, sodium ions and by dissociation an electric field generated ions is distributed in the Passivation material. When a reverse voltage is applied an electrical field acts on the passivation material, and the contaminant ions start to settle to move along the electric field. Based on these Movement collects a large amount of impurity ions in an area where the electric field or  an electric line of force ends.

Es wird nun eine bestimmte, bei einem tatsächlichen Thyristor beobachtete Erscheinung betrachtet.It now becomes a definite one, at an actual one Observed thyristor observed phenomenon.

Fig. 2 zeigt einen vergrößerten Schnitt eines Umfangsteils zur Erläuterung der obigen Erscheinung im einzelnen. Die den in Fig. 1 gezeigten identischen Teile sind mit gleichen Bezugsziffern bezeichnet. Beim dargestellten Thyristor wird eine Spannung an den Hauptelektroden im Vorwärtssperrzustand angelegt, d. h. daß die Anodenelektrode 5 positiv und die Kathodenelektrode 6 negativ ist. Fig. 2 shows an enlarged section of a peripheral part to explain the above phenomenon in detail. The identical parts shown in Fig. 1 are denoted by the same reference numerals. In the thyristor shown, a voltage is applied to the main electrodes in the forward blocking state, ie that the anode electrode 5 is positive and the cathode electrode 6 is negative.

Im Passivierungsmaterial gezeigte Strichellinien sind elektrische Kraftlinien 30, längs deren sich die Verunreinigungsionen bewegen. Die elektrischen Kraftlinien werden hier weiter erläutert. Die meisten der elektrischen Kraftlinien enden an der Seitenkante, an der die P-Basisschicht 3 freiliegt, und an einer Halbleiterschicht auf deren Oberfläche. Als Ergebnis sammelt sich eine große Menge von positive Ladungen tragenden Verunreinigungsionen an der Oberfläche. Es war bekannt, daß, wenn sich die positiven Ladungen an der Oberfläche der P-Halbleiterschicht sammeln, die Löcherkonzentration an dieser Oberfläche sinkt und die Verarmung und sogar die Inversion zum N-Typ auftreten.Dashed lines shown in the passivation material are electrical lines of force 30 along which the contaminant ions move. The electrical lines of force are further explained here. Most of the electrical lines of force end at the side edge on which the P base layer 3 is exposed and at a semiconductor layer on the surface thereof. As a result, a large amount of impurity ions carrying positive charges collect on the surface. It has been known that when the positive charges accumulate on the surface of the P type semiconductor layer, the hole concentration on that surface decreases and the depletion and even the inversion to the N type occur.

Wenn die an den Thyristor angelegte Sperrspannung für eine lange Zeitdauer einwirkt, wächst die Menge der an der P-Basisschicht 3 angesammelten positiven Ladungen allmählich, und die Verarmung oder die Inversion der P-Basisschicht 3 zum N-Typ schreitet fort, die möglicherweise die Kathodenelektrode 6 erreicht, die die zweite Hauptelektrode auf der N-Emitterschicht 4 ist. Als Ergebnis fließt ein äußerst starker Ableitungsstrom durch diesen Bereich. In der N-Basisschicht 2 und der P-Basisschicht 3 dargestellte Strichpunktlinien zeigen Verarmungszonen. Wie dargestellt, ist die Verarmung zur Oberfläche der P-Basisschicht 3 vorgerückt, und die Verarmungszone hat die Kathodenelektrode 6 erreicht.When the reverse voltage applied to the thyristor is applied for a long period of time, the amount of positive charges accumulated on the P base layer 3 gradually increases and the depletion or inversion of the P base layer 3 to the N type progresses, which may affect the cathode electrode 6 reached, which is the second main electrode on the N emitter layer 4 . As a result, an extremely high leakage current flows through this area. Dashed lines shown in the N base layer 2 and the P base layer 3 show depletion zones. As shown, the depletion has advanced to the surface of the P base layer 3 and the depletion zone has reached the cathode electrode 6 .

Es wurde erkannt, daß die bei dem bekannten Thyristor angetroffene Verschlechterung der Sperrcharakteristik auf eine Erscheinung zurückzuführen ist, bei der sich die Verunreinigungsionen im Passivierungsmaterial durch das elektrische Feld bewegen und an der Oberfläche der P-Basisschicht 3 ansammeln, was zur Verarmung oder Inversion zum N-Typ an der Oberfläche führt.It has been recognized that the deterioration of the blocking characteristic encountered in the known thyristor is due to a phenomenon in which the impurity ions in the passivation material move through the electric field and accumulate on the surface of the P base layer 3 , which leads to depletion or inversion to the N -Type leads to the surface.

Die Verringerung der Menge der an der Oberfläche der P-Basisschicht 3 angesammelten Verunreinigungsionen ist also wesentlich, um das Problem der Verschlechterung zu lösen. Dies könnte durch Verbesserung des bisher verwendeten Passivierungsmaterials oder durch Verwendung eines neuen Passivierungsmaterials zur Verringerung der Menge der Verunreinigungsionen erreicht werden. Beim bekannten Thyristor werden die meisten Verunreinigungsionen in die P-Basisschicht 3 gelenkt und dort angesammelt, weil die meisten elektrischen Kraftlinien im Passivierungsmaterial an der P-Basisschicht 3 enden. Es wird daher, wie ebenfalls bekannt, eine Hilfselektrode aus einem leitenden Teil vorgesehen, die nach außerhalb der Kante der P-Basisschicht 3 vorragt. Die an der Oberfläche der P-Basisschicht 3 angesammelten Verunreinigungsionen werden von der Hilfselektrode erfaßt. Als Ergebnis wird die Menge der an der Oberfläche der P-Basisschicht 3 angesammelten Ladungen wesentlich verringert, und die Änderung des Ableitungsstroms wird wesentlich reduziert.Therefore, reducing the amount of the impurity ions accumulated on the surface of the P base layer 3 is essential to solve the problem of deterioration. This could be accomplished by improving the passivation material used previously or by using a new passivation material to reduce the amount of contaminant ions. In the known thyristor, most of the impurity ions are directed into the P base layer 3 and accumulated there because most of the electrical lines of force in the passivation material end at the P base layer 3 . Therefore, as is also known, an auxiliary electrode made of a conductive part is provided, which protrudes outside the edge of the P base layer 3 . The impurity ions accumulated on the surface of the P base layer 3 are detected by the auxiliary electrode. As a result, the amount of charges accumulated on the surface of the P base layer 3 is significantly reduced, and the change in the leakage current is significantly reduced.

Es wurden hierzu folgende Versuche durchgeführt.The following were as follows Experiments carried out.

Fig. 3A und 3B zeigen Umrisse von Versuchsproben, und Fig. 4 zeigt Versuchsergebnisse. Fig. 3A and 3B show outlines of test samples, and Fig. 4 shows experimental results.

Die Hauptelektroden 5 und 6 sind auf einem Paar von entgegengesetzten Oberflächen des PNP-Aufbau-Halbleitersubstrats 10 angeordnet. Nach Fig. 3A besteht die Hauptelektrode 6 aus einer Wolframplatte und springt um 1,5 mm über die angrenzende P-Halbleiterschicht vor. Gemäß Fig. 3B sind beide Hauptelekroden 5 und 6 durch Aufdampfen von Aluminium gebildet. Die Hauptelektrode 6 bleibt im Gegensatz zu der Ausbildung in Fig. 3A um 1,5 mm gegenüber der Länge der angrenzenden P-Halbleiterschicht zurück.The main electrodes 5 and 6 are arranged on a pair of opposite surfaces of the PNP structure semiconductor substrate 10 . According to FIG. 3A, the main electrode 6 consists of a tungsten plate and protrudes by 1.5 mm over the adjacent P-semiconductor layer. According to Fig. 3B both are formed Hauptelekroden 5 and 6 by vapor deposition of aluminum. In contrast to the configuration in FIG. 3A, the main electrode 6 remains behind by 1.5 mm compared to the length of the adjacent P-semiconductor layer.

Fig. 4 zeigt Änderungen des Ableitungsstroms in Abhängigkeit von der Zeit, wenn eine Gleichspannung von 3000 V mit der in Fig. 3A und 3B gezeigten Polarität angelegt wird. Die Kurve A zeigt die Messung für Fig. 3A, und die Kurve B zeigt die Messung für Fig. 3B. Man sieht, daß die Kurve A einen erheblich geringeren Anstieg des Ableitungsstroms als die Kurve B zeigt. Fig. 4 shows changes in the leakage current with time when a DC voltage of 3000 V is applied with the polarity shown in Figs. 3A and 3B. Curve A shows the measurement for Fig. 3A and curve B shows the measurement for Fig. 3B. It can be seen that curve A shows a significantly smaller increase in the leakage current than curve B.

Es folgt aus der Diskussion der obigen Versuchsergebnisse, daß in der Probe nach Fig. 3A die Wolfram-Hauptelektrode 6 als die Verunreinigungsionen sammelnde Hilfselektrode wirkt, während die Hauptelektrode nach Fig. 3B keine solche Funktion hat.It follows from the discussion of the above experimental results that in the sample of Fig. 3A, the main tungsten electrode 6 acts as the auxiliary electrode collecting impurity ions, while the main electrode of Fig. 3B has no such function.

Fig. 5 zeigt ein Ausführungsbeispiel der Erfindung. Fig. 5 shows an embodiment of the invention.

Ein N-Siliziumeinkristallmaterial mit einem Widerstand von 200-300 Ω · cm und einer Dicke von angenähert 1 mm wird als Ausgangsmaterial verwendet, in das ein P-Dotierstoff, wie z. B. Gallium oder Aluminium, nach einer bekannten Diffusionstechnik zur Bildung einer P-Diffusionsschicht eindiffundiert wird. Die Oberfläche einer der Diffusionsschichten wird in Tiefenrichtung gleichmäßig durch einen chemischen Ätzprozeß um 40-50 µm zum Zurichten der Dicke geätzt. Die auf eine verringerte Dicke geätzte P-Schicht dient als die P-Basisschicht 3, während die an die entgegengesetzte Hauptoberfläche 101 angrenzende dicke P-Schicht als die P-Emitterschicht 1 dient. Die N-Schicht dazwischen dient als die N-Basisschicht 2. Dann wird die an die P-Basisschicht 3 angrenzende N-Emitterschicht 4 durch einen Phosphordiffusionsprozeß unter Verwendung von POCl₃ als Diffusionsquelle und einen chemischen Ätzprozeß gebildet. Die P-Basisschicht 3 liegt an der Oberfläche 102 in Teilflächen der N-Emitterschicht 4 frei. Angrenzend an die gegenüberliegenden Hauptoberflächen 101 und 102 werden die Anodenelektrode 5 auf der P-Emitterschicht 1, die Kathodenelektrode 6 auf der N-Emitterschicht 4 und die Steuerelektrode 7 auf einem an der Hauptoberfläche 102 freiliegenden Teil der P-Basisschicht 3 gebildet. Die Kathodenelektrode 6 ist vom kurzgeschlossenen Emitteraufbau, bei dem die P-Basisschicht 3 und die N-Emitterschicht 4 teilweise durch Zonen 41 kurzgeschlossen sind. An N-silicon single crystal material with a resistance of 200-300 Ω · cm and a thickness of approximately 1 mm is used as a starting material in which a P-type dopant such as e.g. B. gallium or aluminum, is diffused by a known diffusion technique to form a P diffusion layer. The surface of one of the diffusion layers is etched uniformly in the depth direction by a chemical etching process by 40-50 μm to prepare the thickness. The P layer etched to a reduced thickness serves as the P base layer 3 , while the thick P layer adjacent to the opposite main surface 101 serves as the P emitter layer 1 . The N layer in between serves as the N base layer 2 . Then the N-emitter layer 4 adjacent to the P base layer 3 is formed by a phosphorus diffusion process using POCl₃ as a diffusion source and a chemical etching process. The P base layer 3 is exposed on the surface 102 in partial areas of the N emitter layer 4 . Adjacent to the opposing main surfaces 101 and 102 , the anode electrode 5 is formed on the P-emitter layer 1 , the cathode electrode 6 on the N-emitter layer 4 and the control electrode 7 on a part of the P-base layer 3 which is exposed on the main surface 102 . The cathode electrode 6 is of the short-circuited emitter structure, in which the P-base layer 3 and the N-emitter layer 4 are partially short-circuited by zones 41 .

Bei diesem Ausführungsbeispiel werden die Kathodenelektrode 6 und die Steuerelektrode 7 durch Aufdampfen eines Metalls, wie z. B. Aluminium, gebildet, während die über die Kanten der Hauptoberfläche 101 vorragenden Anodenelektrode 5 aus einer Metallplatte, wie z. B. Wolfram oder Molybdän mit einem dem des Halbleitermaterials nahen Wärmeausdehnungskoeffizienten, besteht und unter Verwendung von Aluminium als Lötmaterial fest angebracht ist. Die Seitenkante 103, an der die PN-Übergänge J₁ und J₂ freiliegen, ist aus einer Sigma-(Σ)Kontur geformt, so daß die Übergänge J₁ und J₂ beide positive Abschrägungen haben. Die P-Basisschicht 3 liegt an der Oberfläche in einem Umffangsbereich 300 des Halbleitersubstrats 10 zur Bildung eines PNP-Aufbaus frei. Nahe der Oberfläche, an der die P-Basisschicht 3 freiliegt, ist die Hilfselektrode 8 angeordnet. Die Hilfselektrode 8 besteht aus einem ringförmigen Metallteil, der einen ausreichend großen Durchmesser aufweist, um über die P-Basisschicht 3 vorzusagen und den gesamten Umfang zu bedecken. Die Anforderung an das Material ist, daß es mit einem Passivierungsmaterial 200, das noch beschrieben wird, chemisch nicht reagiert und von diesem nicht erodiert wird. Beispielsweise wurde ein befriedigendes Ergebnis erhalten, als Wolfram bei diesem Ausführungsbeispiel verwendet wurde. Die Hilfselektrode 8 ragt über die Umfangskante der Hauptoberfläche 102 des Halbleitersubstrats um 1,0 mm oder mehr vor.In this embodiment, the cathode electrode 6 and the control electrode 7 are by vapor deposition of a metal, such as. B. aluminum, while the protruding beyond the edges of the main surface 101 anode electrode 5 made of a metal plate such. Example, tungsten or molybdenum with a thermal expansion coefficient close to that of the semiconductor material, and is firmly attached using aluminum as the soldering material. The side edge 103 on which the PN junctions J ₁ and J ₂ are exposed is formed from a sigma (Σ) contour, so that the junctions J ₁ and J ₂ both have positive bevels. The P base layer 3 is exposed on the surface in a peripheral region 300 of the semiconductor substrate 10 in order to form a PNP structure. The auxiliary electrode 8 is arranged near the surface on which the P base layer 3 is exposed. The auxiliary electrode 8 consists of an annular metal part which has a sufficiently large diameter to predict the P base layer 3 and to cover the entire circumference. The requirement for the material is that it does not chemically react with a passivation material 200 , which will be described, and is not eroded by it. For example, a satisfactory result was obtained when tungsten was used in this embodiment. The auxiliary electrode 8 protrudes over the peripheral edge of the main surface 102 of the semiconductor substrate by 1.0 mm or more.

Die Hilfselektrode 8 ist ohmisch derart kontaktiert, daß deren Potential im wesentlichen gleich dem Potential der Kathodenelektrode 6 ist. The auxiliary electrode 8 is in ohmic contact such that its potential is substantially equal to the potential of the cathode electrode 6 .

Hierzu ist sogar ein einfacher Aufbau, bei dem die Hilfselektrode 8 die Kathodenelektrode 6 nur berührt, ausreichend, um den gewünschten Effekt zu erzielen.For this purpose, a simple construction, in which the auxiliary electrode 8 only touches the cathode electrode 6 , is sufficient to achieve the desired effect.

Das Passivierungsmaterial 200 wird zum Bedecken des Umfanges der Seitenkante zwecks Schutzes deren Oberfläche aufgebracht. In diesem Ausführungsbeispiel ist die Hilfselektrode 8 fast im Passivierungsmaterial eingebettet, doch genügt es, wenn wenigstens ein Teil davon eingebettet ist. Das verwendete Passivierungsmaterial 200 ist ein organisches Silikonkautschukmaterial, das bei Lesitungsthyristoren in der Praxis verwendet wurde.The passivation material 200 is applied to cover the periphery of the side edge to protect the surface thereof. In this embodiment, the auxiliary electrode 8 is almost embedded in the passivation material, but it is sufficient if at least a part of it is embedded. The passivation material 200 used is an organic silicone rubber material that has been used in practice for reading thyristors.

Fig. 6 veranschaulicht die Funktion der Hilfselektrode 8 und zeigt den Endteil des Halbleitersubstrats 10 nach Fig. 5 in vergrößertem Maßstab zum besseren Verständis. Gestrichelte Linien 30 im Passivierungsmaterial 200 zeigen elektrische Kraftlinien. FIG. 6 illustrates the function of the auxiliary electrode 8 and shows the end part of the semiconductor substrate 10 according to FIG. 5 on an enlarged scale for better understanding. Dashed lines 30 in the passivation material 200 show lines of electrical force.

Wenn eine Spannung mit der dargestellten Polarität angelegt wird, konzentrieren sich die sich im Passivierungsmaterial erstreckenden elektrischen Kraftlinien zur Oberfläche der P-Basisschicht 3 bei der in Fig. 2 dargestellten bekannten Halbleiteranordnung und enden dort, während sich beim beschriebenen Thyristor eine geringere Zahl von elektrischen Kraftlinien an der P-Basisschicht 3 konzentriert und einige elektrische Kraftlinien an der Hilfselektrode 8 enden. Unter diesen Bedingungen empfangen die meisten der im Passivierungsmaterial 200 verteilten Verunreinigungsionen eine zur Hilfselektrode 8 gerichtete Kraft und sammeln sich an der Hilfselektrode 8, wie durch das Symbol ⊕ angedeutet ist. Strichpunktlinien in der Figur zeigen Verarmungsschichten an beiden Seiten des Pn-Überganges J₂.When a voltage of the polarity shown is applied, the lines of electrical force extending in the passivation material concentrate to the surface of the P-base layer 3 in the known semiconductor arrangement shown in FIG. 2 and end there, while a smaller number of lines of electrical force are concentrated in the described thyristor concentrated on the P base layer 3 and some electrical lines of force end at the auxiliary electrode 8 . Under these conditions, most of the impurity ions distributed in the passivation material 200 receive a force directed towards the auxiliary electrode 8 and collect on the auxiliary electrode 8 , as indicated by the symbol ⊕. Dash lines in the figure show depletion layers on both sides of the Pn junction J ₂.

Da die Zahl der elektrischen Kraftlinien die elektrische Feldstärke darstellt, verringert sich die Zahl der an der P-Basisschicht 3 konzentrierten elektrischen Kraftlinien aufgrund der Anbringung der Hilfselektrode 8 derart, daß die elektrische Oberflächenfeldstärke an der Grenzfläche zwischen dem Passivierungsmaterial 200 und dem Halbleitersubstrat 10, d. h. an der Seitenkante 103 schwächer wird. Dies ist ein vorteilhafter sekundärer Effekt.Since the number of electric lines of force represents the electric field strength, the number of electric lines of force concentrated on the P base layer 3 decreases due to the attachment of the auxiliary electrode 8 such that the surface electric field strength at the interface between the passivation material 200 and the semiconductor substrate 10 , ie becomes weaker on the side edge 103 . This is an advantageous secondary effect.

Fig. 7 zeigt die Wirkung dieses Ausführungsbeispiels auf die Stabilisierung der Sperrcharakteristik. Fig. 7 shows the effect of this embodiment on the stabilization of the locking characteristic.

In Fig. 7 zeigt eine Kurve die Beziehung zwischen dem anfänglichen Abletungsstrom und der angelegten Spannung. Danach wurde eine Gleichspannung von 1500 V ständig für 500 h angelegt, um den Vorspannungstest durchzuführen, und danach wurde die Beziehung zwischen dem Ableitungsstrom und der Spannung erneut bestimmt. Der in Fig. 1 dargestellte bekannte Thyristor zeigte die durch die Kurve dargestellte Beziehung, während der in Fig. 5 dargestellt Thyristor die durch die Kurve dargestellte Beziehung zeigte.In Fig. 7, a graph shows the relationship between the initial settling current and the applied voltage. Thereafter, a DC voltage of 1500 V was continuously applied for 500 hours to conduct the bias test, and then the relationship between the leakage current and the voltage was determined again. The known thyristor shown in FIG. 1 showed the relationship shown by the curve, while the thyristor shown in FIG. 5 showed the relationship shown by the curve.

Es wurde mit dem obigen Versuch nachgewiesen, daß der Thyristor mit der Hilfselektrode einen geringen Ableitungsstrom und eine sehr stabile Charakteristik ohne merklichen Anstieg des Ableitungsstroms aufweist. It was demonstrated with the above experiment that the Thyristor with the auxiliary electrode low leakage current and a very stable characteristic without a noticeable increase in the leakage current.  

Fig. 8 zeigt ein anderes Ausführungsbeispiel der Erfindung. Das in Fig. 5 dargestellte Ausführungsbeispiel verwendet die Endform der Sigmakontur, während der Thyristor dieses Ausführungsbeispiels einen Doppelabschrägungsaufbau hat. In Fig. 8 sind gleiche oder identische Elemente wie die in Fig. 5 mit den gleichen Bezugsziffern bezeichnet. Fig. 8 shows another embodiment of the invention. The embodiment shown in Fig. 5 uses the final shape of the sigma contour, while the thyristor of this embodiment has a double bevel structure. In Fig. 8, the same or identical elements as those in Fig. 5 are given the same reference numerals.

Beim Doppelabschrägungsaufbau neigt die Verarmungsschicht in der P-Basisschicht 3 mehr zur Ausdehnung als bei der Sigmakontur, und daher kann der Durchgriff der Verarmungsschicht zur Kathodenelektrode 6 in der P-Basisschicht 3 leichter auftreten. Demgemäß ist die Anbringung der Hilfselektrode 8 bei diesem Aufbau zur Verhinderung des Durchgriffs sehr wirkungsvoll.In the double bevel structure, the depletion layer in the P base layer 3 tends to expand more than in the sigma contour, and therefore the penetration of the depletion layer to the cathode electrode 6 in the P base layer 3 can occur more easily. Accordingly, the attachment of the auxiliary electrode 8 in this structure for preventing the penetration is very effective.

Die in Fig. 9 bis 18 zeigen weitere Ausführungsbeispiele der Erfindung. In diesen Figuren bedeuten die gleichen Bezugsziffern wie die in Fig. 5 gleiche oder äquivalente Elemente.Showing in Fig. 9 to 18 show further exemplary embodiments of the invention. In these figures, the same reference numerals as those in Fig. 5 denote the same or equivalent elements.

In Fig. 9 ist das Halbleitersubstrat 10 dem in Fig. 5 dargestellten gleich und nach dem gleichen Verfahren hergestellt, weshalb es nicht im einzelnen nochmals erläutert wird. Fig. 9 zeigt nur einen Umfangsteil in vergrößertem Maßstab. In Fig. 9 liegt die P-Emitterschicht 1 an der Oberfläche an einem Endbereich auf der Hauptoberfläche 101 des Halbleitersubstrats 10 frei, und die P-Basisschicht 3 liegt an der Oberfläche in einem Endbereich auf der Hauptoberfläche 102 des Halbleitersubstrats 10 unter Bildung eines PNP-Aufbaus frei. Die Hilfselektrode 8 dieses Ausführungsbeispiels ist angrenzend an den ersten Endbereich angeordnet, und eine zweite Hilfselektrode 9 ist angrenzend an den zweiten Endbereich angeordnet. Die Hilfselektroden 8 und 9 ragen über die Hauptoberfläche hinaus und sind von Ringform, so daß sie den gesamten Umfang bedecken. Sie bestehen aus Wolfram. Die Hilfselektroden 8 und 9 ragen jeweils über den Umfang der Hauptoberfläche 101 bzw. 102 des Halbleitersubstrats um 1,0 mm oder mehr vor.In FIG. 9, the semiconductor substrate 10 is the same as that shown in FIG. 5 and is produced by the same method, which is why it is not explained again in detail. Fig. 9 shows only a peripheral part on an enlarged scale. In FIG. 9, the P-emitter layer 1 is exposed on the surface at an end region on the main surface 101 of the semiconductor substrate 10 , and the P-base layer 3 is located on the surface in an end region on the main surface 102 of the semiconductor substrate 10 to form a PNP Construction free. The auxiliary electrode 8 of this embodiment is arranged adjacent to the first end region, and a second auxiliary electrode 9 is arranged adjacent to the second end region. The auxiliary electrodes 8 and 9 protrude beyond the main surface and are ring-shaped so that they cover the entire circumference. They are made of tungsten. The auxiliary electrodes 8 and 9 each protrude over the circumference of the main surface 101 and 102 of the semiconductor substrate by 1.0 mm or more.

Die Hilfselektroden 8 und 9 sind chemisch kontaktiert, so daß ihre Potentiale im wesentlichen den Potentialen der Anodenelektrode 5 bzw. der Kathodenelektrode 6 gleich sind.The auxiliary electrodes 8 and 9 are chemically contacted, so that their potentials are essentially the same as the potentials of the anode electrode 5 and the cathode electrode 6 .

Die Anbringung des Passivierungsmaterials 200 und die Anforderungen an das Passivierungsmaterial 200 sind denen im Ausführungsbeispiel nach Fig. 5 gleich.The attachment of the passivation material 200 and the requirements for the passivation material 200 are the same as in the exemplary embodiment according to FIG. 5.

Beim Ausführungsbeispiel nach Fig. 9 ist die Verarmungsschicht im Halbleitersubstrat 10, wenn eine Spannung der dargestellten Polarität zwischen der Anodenelektrode 5 und der Kathodenelektrode 6 angelegt wird, durch eine strichpunktierte Linie gezeigt, und die elektrischen Kraftlinien im Passivierungsmaterial 200 sind als gestrichelte Linien 30 dargestellt.In the exemplary embodiment according to FIG. 9, the depletion layer in the semiconductor substrate 10 is shown by a dash-dotted line when a voltage of the illustrated polarity is applied between the anode electrode 5 and the cathode electrode 6 , and the electrical lines of force in the passivation material 200 are shown as dashed lines 30 .

Dieses Ausführungsbeispiel hat den folgenden Vorteil zusätzlich zum Vorteil bei dem in Fig. 5 dargestellten Ausführungsbeispiel. Bei dem in Fig. 1 dargestellten bekannten Thyristor wird der Metallteil, wie z. B. Wolfram- oder Molybdänplatte, der als Anodenelektrode 5 dient, mit dem Halbleitersubstrat 10 kontaktiert. Als Ergebnis kann während des Kontaktierungsprozesses ein Verbiegen auftreten, wenn die Wärmeausdehnungskoeffizienten der beiden Materialien voneinander abweichen. Wegen dieser Verbiegung ist es schwierig, einen thermischen und elektrischen Kontakt herzustellen. Dies führt zu einer unerwünschten Wirkung des Anstieges des Wärmewiderstandes und des Anstiegs eines Durchlaßspannungsabfalls. Bei dem in Fig. 9 dargestellten Ausführungsbeispiel ist die Anodenelektrode 5 nicht der kontaktierte Metallteil, wie z. B. eine Wolframplatte, sondern sie ist durch Aufdampfen von Aluminium auf die Hauptoberfläche 101 des Halbleitersubstrats 10 wie auch die Kathodenelektrode 6 gebildet. Demgemäß tritt kein Problem der Verbiegung aufgrund des Unterschiedes der Wärmeausdehnungskoeffizienten auf, und der thermische und elektrische Kontakt erfolgt leicht auf der gleitfähigen Oberfläche.This embodiment has the following advantage in addition to the advantage in the embodiment shown in FIG. 5. In the known thyristor shown in Fig. 1, the metal part, such as. B. tungsten or molybdenum plate, which serves as an anode electrode 5 , contacted with the semiconductor substrate 10 . As a result, bending can occur during the contacting process if the coefficients of thermal expansion of the two materials differ. Because of this bending, it is difficult to make thermal and electrical contact. This leads to an undesirable effect of the increase in thermal resistance and the increase in forward voltage drop. In the embodiment shown in Fig. 9, the anode electrode 5 is not the contacted metal part, such as. B. a tungsten plate, but it is formed by vapor deposition of aluminum on the main surface 101 of the semiconductor substrate 10 as well as the cathode electrode 6 . Accordingly, there is no problem of bending due to the difference in the coefficients of thermal expansion, and the thermal and electrical contact easily occurs on the slidable surface.

Fig. 10 zeigt eine Abänderung dieses Ausführungsbeispiels. Fig. 10 shows a modification of this embodiment.

Das Ausführungsbeispiel nach Fig. 9 hat den Sigmakonturaufbau, bei dem die beiden Übergänge J₁ und J₂ positive Abschrägungen aufweisen, während das Ausführungsbeispiel nach Fig. 10 einen Thyristor von konvexer Kontur betrifft, bei der beide PN-Übergänge negative Abschrägungen haben.The embodiment of Fig. 9 has the sigma contour structure in which the two transitions J ₁ and J ₂ have positive bevels, while the embodiment of Fig. 10 relates to a thyristor of convex contour, in which both PN transitions have negative bevels.

Das Ausführungsbeispiel in Fig. 11 unterscheidet sich vom Ausführungsbeispiel nach Fig. 5 nur in der Form der Hilfselektrode 8. Beim Ausführungsbeispiel nach Fig. 11 besteht die Hilfselektrode 8 aus einem ringförmigen Emtallteil, der über die P-Basisschicht 3 hinausragt und einen genügend großen Durchmesser aufweist, um den gesamten Umfang zu bedecken. Die Anforderungen hierfür sind denen für das vorige Ausführungsbeispiel gleich. In diesem Ausführungsbeispiel wird Wolfram verwendet. Das äußere Ende 8 a der Hilfselektrode 8 ist nahe der Anodenelektrode 5 angeordnet und im Passivierungsmaterial 200 eingebettet. Die Hilfselektrode 8 ragt von der Umfangskante der Hauptoberfläche 102 des Halbleitersubstrats 10 um 1,0 mm oder mehr vor und erstreckt sich um 0,5 mm oder weniger von der Hauptoberfläche 102 in Richtung zur Anodenelektrode 5.The exemplary embodiment in FIG. 11 differs from the exemplary embodiment according to FIG. 5 only in the form of the auxiliary electrode 8 . In the exemplary embodiment according to FIG. 11, the auxiliary electrode 8 consists of an annular metal part which protrudes beyond the P base layer 3 and has a diameter which is large enough to cover the entire circumference. The requirements for this are the same as for the previous embodiment. Tungsten is used in this embodiment. The outer end 8 a of the auxiliary electrode 8 is arranged near the anode electrode 5 and embedded in the passivation material 200 . The auxiliary electrode 8 protrudes from the peripheral edge of the main surface 102 of the semiconductor substrate 10 by 1.0 mm or more and extends by 0.5 mm or less from the main surface 102 toward the anode electrode 5 .

Die Hilfselektrode 8 ist ohmisch kontaktiert, so daß ihr Potential nahezu dem Potential der Kathodenelektrode 6 gleich ist.The auxiliary electrode 8 is in ohmic contact, so that its potential is almost the same as the potential of the cathode electrode 6 .

Wie Fig. 9, zeigt Fig. 11 die Verarmungsschicht und die elektrischen Kraftlinien 30. Bei diesem Ausführungsbeispiel ragt die Außenkante der Hilfselektrode 8 nicht nur über die Hauptoberfläche 102 vor, sondern erstreckt sich auch auf die Anodenelektrode 5 zu, wie mit dem Bezugszeichen 8 a gezeigt ist. Außerdem ist sie im Passivierungsmaterial 200 eingebettet. Es ist offenbar, daß der Sammeleffekt der Verunreinigungsionen zur Hilfselektrode hin in diesem Fall größer ist, als wenn die Hilfselektrode 8 nur vorragt.Like FIG. 9, FIG. 11 shows the depletion layer and the electrical lines of force 30 . In this exemplary embodiment, the outer edge of the auxiliary electrode 8 not only protrudes beyond the main surface 102 , but also extends toward the anode electrode 5 , as is shown with the reference symbol 8 a . It is also embedded in the passivation material 200 . It is evident that the collecting effect of the impurity ions towards the auxiliary electrode is greater in this case than if the auxiliary electrode 8 only protrudes.

Fig. 12 zeigt eine Abänderung dieses Ausführungsbeispiels. Das abgeänderte Ausführungsbeispiel richtet sich auf den Thyristor mit Doppelabschrägungsaufbau. Fig. 12 shows a modification of this embodiment. The modified embodiment is directed to the thyristor with a double bevel structure.

Im Fall des Doppelabschrägungsaufbaus dehnt sich die Verarmungsschicht in der P-Basisschicht 3 leichter als bei der Sigmakontur aus, und daher tritt der Durchgriff der Verarmungsschicht zur Kathodenelektrode 6 in der P-Basisschicht 3 leichter auf. Bei diesem Aufbau ist die Anbringung der Hilfselektrode 8 sehr wirksam. In the case of the double bevel structure, the depletion layer in the P base layer 3 expands more easily than in the sigma contour, and therefore the penetration of the depletion layer to the cathode electrode 6 in the P base layer 3 occurs more easily. With this structure, the attachment of the auxiliary electrode 8 is very effective.

Das Ausführungsbeispiel nach Fig. 13 unterscheidet sich vom Ausführungsbeispiel nach Fig. 9 nur in der Form der Hilfselektroden 8 und 9. Im Ausführungsbeispiel nach Fig. 13 bestehen die Hilfselektroden 8 und 9 aus Metallteilen, deren jeder einen genügend großen Durchmesser aufweist, um über die zugehörige Hauptoberfläche vorzuspringen und den gesamten Umfang zu bedecken. Die äußere Kante 8 a der Hilfselektrode 8 erstreckt sich in Richtung zur oberen Hauptoberfläche 102, und die äußere Kante 9 a der Hilfselektrode 9 erstreckt sich in Richtung zur unteren Hauptoberfläche 101. Als Ergebnis sind beide äußeren Kanten 8 a und 9 a nahe zueinander angeordnet.The exemplary embodiment according to FIG. 13 differs from the exemplary embodiment according to FIG. 9 only in the form of the auxiliary electrodes 8 and 9 . In the exemplary embodiment according to FIG. 13, the auxiliary electrodes 8 and 9 consist of metal parts, each of which has a sufficiently large diameter to protrude over the associated main surface and to cover the entire circumference. The outer edge 8 a of the auxiliary electrode 8 extends in the direction of the upper main surface 102 , and the outer edge 9 a of the auxiliary electrode 9 extends in the direction of the lower main surface 101 . As a result, both outer edges 8 a and 9 a are arranged close to each other.

Bei diesem Ausführungsbeispiel sind die äußeren Kanten der Hilfselektroden von zylindrischer Form, die gegenüberstehenden Zylinderkanten 8 a und 9 a weisen einen gegenseitigen Abstand von 0,3 mm auf, und die Hilfselektroden 8 und 9 befinden sich in einem Abstand von 0,4 mm oder mehr, um den Isolationsdurchschlag dazwischen zu veremiden. Die Hilfselektroden 8 und 9 ragen jeweils über die Hauptoberfläche 101 bzw. 102 des Halbleitersubstrats um 1,0 mm oder mehr vor.In this embodiment, the outer edges of the auxiliary electrodes are cylindrical in shape, the opposite cylinder edges 8 a and 9 a are at a mutual distance of 0.3 mm, and the auxiliary electrodes 8 and 9 are at a distance of 0.4 mm or more to avoid the insulation breakdown in between. The auxiliary electrodes 8 and 9 each protrude from the main surface 101 and 102 of the semiconductor substrate by 1.0 mm or more.

Die Hilfselektroden 8 und 9 sind ohmisch kontaktiert, so daß die Potentiale der Hilfselektroden 8 und 9 im wesentlichen gleich den Potentialen der Anodenelektrode 5 bzw. der Kathodenelektrode 6 sind.The auxiliary electrodes 8 and 9 are in ohmic contact, so that the potentials of the auxiliary electrodes 8 and 9 are substantially equal to the potentials of the anode electrode 5 and the cathode electrode 6 , respectively.

Dieses Ausführungsbeispiel liefert den folgenden Vorteil zusätzlich zu den beim Ausführungsbeispiel nach Fig. 9 erzielten Vorteilen. Bei diesem Ausführungsbeispiel ragen die äußeren Kanten 8 a und 9 a der Hilfsselektroden 8 und 9 nicht nur über die Hauptoberflächen vor, sondern sie erstrecken sich aufeinander zu. Demgemäß ist es offensichtlich, daß der Sammeleffekt der Verunreinigungsionen zur Hilfselektrode 9 hin bei diesem Ausführungsbeispiel stärker ist, als wenn sie nur vorragen. Außerdem ist, da die Kanten 8 a und 9 a unter den gleichen Bedingungen aufgebaut sind, die Charakteristik symmetrisch, auch wenn die Polarität der zwischen der Anodenelektrode und der Kathodenelektrode angelegten Spannung umgekehrt wird.This embodiment provides the following advantage in addition to the advantages achieved in the embodiment of FIG. 9. In this embodiment, the outer edges 8 a and 9 a of the auxiliary electrodes 8 and 9 not only protrude beyond the main surfaces, but they extend toward one another. Accordingly, it is obvious that the collecting effect of the impurity ions toward the auxiliary electrode 9 is stronger in this embodiment than if they only protrude. In addition, since the edges 8 a and 9 a are constructed under the same conditions, the characteristic is symmetrical even if the polarity of the voltage applied between the anode electrode and the cathode electrode is reversed.

Fig. 14 zeigt eine Abänderung dieses Ausführungsbeispiels. Das in Fig. 13 dargestellte Ausführungsbeispiel hat die Sigmakontur, bei der beide Übergänge J₁ und J₂ positive Abschrägungen aufweisen, während dieses Ausführungsbeispiel den Thyristor konvexer Form zeigt, bei dem beide PN-Übergänge negative Abschrägungen haben. Fig. 14 shows a modification of this embodiment. The embodiment shown in Fig. 13 has the sigma contour, in which both transitions J ₁ and J ₂ have positive bevels, while this embodiment shows the thyristor convex shape, in which both PN transitions have negative bevels.

Es wird nun das in den Fig. 15 und 16 dargestellte Ausführungsbeispiel erläutert. Das Halbleitersubstrat 10 in diesem Ausführungsbeispiel hat eine stark P-dotierte Schicht 40 mit einer höheren Dotierstoffkonzentration als der der P-Basisschicht 3 am Umfang der Hauptoberfläche 102 der P-Basisschicht 3. Die restlichen Teile sind die gleichen wie beim Halbleitersubstrat im Ausführungsbeispiel nach Fig. 5. Die Anordnung der Anoden-, Kathoden- und Steuerelektroden und des Passivierungsmaterials sind ebenfalls die gleichen wie bei dem in Fig. 5 dargestellten Ausführungsbeispiel und werden daher nicht nochmals erläutert. In diesem Ausführungsbeispiel ist die Hilfselektrode 8 unter Verwendung von Aluminium als Lötmaterial wie die Anodenelektrode 5 fest angebracht. Sie kann durch Aufdampfen von Aluminium in Ringform im Umfangsbereich 300 des Halbleitersubstrats 10 wie auch bei der Anbringung der Anodenelektrode 5 angebracht werden. Die stark P-dotierte Schicht 40 wird auf der Oberfläche gebildet, wo die Hilfselektrode 8 angebracht wird. Als sie durch einen thermischen Prozeß von 700°C und 10 min angebracht wurde, hatte die gebildete stark dotierte Schicht eine Tiefe von 2-3 µm.The embodiment shown in FIGS. 15 and 16 will now be explained. The semiconductor substrate 10 in this exemplary embodiment has a heavily P-doped layer 40 with a higher dopant concentration than that of the P base layer 3 on the circumference of the main surface 102 of the P base layer 3 . The remaining parts are the same as in the semiconductor substrate in the exemplary embodiment according to FIG. 5. The arrangement of the anode, cathode and control electrodes and the passivation material are also the same as in the exemplary embodiment shown in FIG. 5 and are therefore not explained again. In this embodiment, the auxiliary electrode 8 is fixedly attached using aluminum as the soldering material like the anode electrode 5 . It can be applied by vapor deposition of aluminum in the form of a ring in the peripheral region 300 of the semiconductor substrate 10, as well as when the anode electrode 5 is attached. The heavily P-doped layer 40 is formed on the surface where the auxiliary electrode 8 is attached. When it was applied by a thermal process of 700 ° C and 10 min, the heavily doped layer formed had a depth of 2-3 µm.

Fig. 16 veranschaulicht die Funktion der Hilfselektrode 8 und zeigt nur den Endteil des Ausführungsbeispiels nach Fig. 15 in vergrößertem Maßstab. In Fig. 16 sind die elektrischen Kraftlinien, die im Passivierungsmaterial 200 auftreten, wenn eine Spannung der dargestellten Polarität zwischen der Anodenelektrode 5 und der Kathodenelektrode 6 angelegt wird, durch gestrichelte Linien 30 dargestellt. Dieses Ausführungsbeispiel bringt den folgenden Vorteil zusätzlich zu den beim Ausführungsbeispiel nach Fig. 5 erzielten Vorteilen. Da Aluminum als das Lötmaterial zur Anbringung der Hilfselektrode verwendet wird, bildet sich eine eutektische Al-Si-Schicht im Verbindungsbereich der Hilfselektrode im Halbleitersubstat, und die stark P⁺-dotierte Schicht 40 wird zwangsläufig gebildet. Wegen der Bildung der P⁺-Schicht 40 neigt, abgesehen vom Sammeleffekt, die Oberfläche der P-Basisschicht viel weniger dazu, zum N-Typ invertiert zu werden. So liefert sie eine zusätzliche Funktion eines Kanalanhalters. Weiter verbessert die Verbindung der Hilfselektrode 8 mit der Kathodenelektrode die mechanische Festigkeit des Endteils. Außerdem wird, wenn das Bauelement in einer flachen Packung abzudichten ist, ein innerer Puffer an die Kathodenelektrode 6 gedrückt, um die elektrischen und thermischen Verformungsprobleme zu kompensieren, und die Hilfselektrode 8 läßt sich beim Drücken des inneren Puffers als Lageeinstell-Bezugsmarkierung verwenden. FIG. 16 illustrates the function of the auxiliary electrode 8 and shows only the end part of the exemplary embodiment according to FIG. 15 on an enlarged scale. In Fig. 16, the electric lines of force that occur in the passivation material 200 when a voltage of the polarity between the anode electrode and the cathode electrode 5 shown is applied 6, illustrated by dashed lines thirtieth This embodiment brings the following advantage in addition to the advantages achieved in the embodiment of FIG. 5. Since aluminum is used as the soldering material for attaching the auxiliary electrode, a eutectic Al-Si layer forms in the connection region of the auxiliary electrode in the semiconductor substrate, and the heavily P⁺-doped layer 40 is inevitably formed. Because of the formation of the P⁺ layer 40 , apart from the collection effect, the surface of the P base layer tends to be much less likely to be inverted to the N type. So it provides an additional function of a sewer stop. Furthermore, the connection of the auxiliary electrode 8 to the cathode electrode improves the mechanical strength of the end part. In addition, when the device is to be sealed in a flat package, an inner buffer is pressed against the cathode electrode 6 to compensate for the electrical and thermal deformation problems, and the auxiliary electrode 8 can be used as a positional reference mark when the inner buffer is pressed.

Das Verfahren zur Bildung der P⁺-Schicht 40 muß nicht durch ein Legierungsverfahren des Aluminiumlötmaterials und des Siliziumsubstrats erfolgen. Die P⁺-Schicht kann unabhängig von der Anbringung der Hilfselektrode gebildet werden, um den Kanalanhalteffekt zu erzielen. Beispielsweise kann beim Ausführungsbeispiel nach Fig. 5 Bor mit hoher Konzentration am Umfang der Hauptoberfläche 102 zur Bildung des Kanalanhalters eindiffundiert werden.The process for forming the P⁺ layer 40 does not have to be performed by an alloying process of the aluminum solder material and the silicon substrate. The P⁺ layer can be formed regardless of the attachment of the auxiliary electrode to achieve the channel stopping effect. For example, in the exemplary embodiment according to FIG. 5, boron with a high concentration can be diffused into the circumference of the main surface 102 to form the channel stopper.

Alternativ kann der Endteil des Halbleitersubstrats 10 zu einem Doppelabschrägungsaufbau geformt werden, wie er in den Ausführungsbeispielen nach Fig. 8 und 12 gezeigt ist.Alternatively, the end portion of the semiconductor substrate 10 may be formed into a double-bevel structure, as shown in the embodiments of FIGS. 8 and 12.

Bei den in Fig. 17 und 18 dargestellten Ausführungsbeispielen ist die als Kanalanhalter dienende, stark P-dotierte Schicht 40 nicht nur in der P-Basisschicht des Halbleitersubstrats 10, sondern auch in der P-Emitterschicht ausgebildet. Fig. 17 zeigt das Halbleitersubstrat 10 mit dem Endteil von Sigmakontur, und Fig. 18 zeigt das Halbleitersubstrat 10 mit dem konvexen Aufbau, bei dem beide Übergänge J₁ und J₂ negative Abschrägungen aufweisen. Die Hilfselektroden 8 und 9 in den Ausführungsbeispielen nach Fig. 17 und 18 ragen von den P-Schichten vor und bedecken deren gesamten Umfänge. Das vewendete Material ist Wolfram. Es kann jedoch jedes als Elektrodenmaterial brauchbare Material verwendet werden. Silizium oder Molybdän können unter Berücksichtigung der Wärmeverziehung und der Verformbarkeit verwendet werden. Die Hilfselektroden 8 und 9 werden mit Legierungsbindung unter Verwendung von Aluminium als Lötmaterial angebracht. Die Verbindung erfolgt durch Aufdampfen von Aluminium in Ringform auf den Umfangsbereich 300 des Halbleitersubstats 10, Kontaktierung der Hilfselektroden 8 und 9 darauf und deren Erhitzung auf eine höhere Temperatur als dem Schmelzpunkt des Aluminiums. Dabei wird die stark P-dotierte Schicht 40 an der Verbindungsfläche der Hilfselektroden 8 und 9 gebildet. Als sie nach dem thermischen Prozeß bei 700°C in 10 min angebracht wurden, hatte die dabei gebildete stark dotierte Schicht eine Dicke von 2-3 µm.In the exemplary embodiments shown in FIGS . 17 and 18, the heavily P-doped layer 40 serving as a channel stopper is formed not only in the P base layer of the semiconductor substrate 10 , but also in the P emitter layer. Fig. 17 shows the semiconductor substrate 10 with the end part of sigma contour, and Fig. 18 shows the semiconductor substrate 10 with the convex structure, in which both transitions J ₁ and J ₂ have negative bevels. The auxiliary electrodes 8 and 9 in the exemplary embodiments according to FIGS. 17 and 18 protrude from the P layers and cover their entire circumferences. The material used is tungsten. However, any material usable as an electrode material can be used. Silicon or molybdenum can be used considering heat distortion and ductility. The auxiliary electrodes 8 and 9 are attached with alloy bonding using aluminum as the soldering material. The connection is made by evaporating aluminum in a ring shape onto the peripheral region 300 of the semiconductor substrate 10 , contacting the auxiliary electrodes 8 and 9 thereon and heating it to a temperature higher than the melting point of the aluminum. The heavily P-doped layer 40 is formed on the connection surface of the auxiliary electrodes 8 and 9 . When they were applied in 10 minutes after the thermal process at 700 ° C., the heavily doped layer formed had a thickness of 2-3 μm.

Bei diesem Ausführungsbeispiel wird die Anodenlektrode durch Aufdampfen von Aluminium auf die Oberfläche der P-Emitterschicht gebildet. Demgemäß wird der unerwünschte Effekt aufgrund der Wärmeverziehung vermieden. Außerdem ist, da die Hilfselektroden 8 und 9 an den Endteilen befestigt sind, die mechanische Festigkeit der Endteile verbesesert. Wenn das Bauelement in einer flachen Packung abzudichten ist, ist es nicht erwünscht, das Halbleitersubstrat 10 direkt auf eine Verbindungselektrode zu drücken (die üblicherweise ein Kupferbauteil ist), die als guter Wärmeleiter und als Kühlblech dient, da es sich der Wärmeausdehnungskoeffizient des Halbleitermaterials erheblich von dem des Kupfers unterscheidet und daher eine Wärmeverziehung im Halbleitersubstrat auftreten kann, was zur Verschlechterung des Bauelements führen kann. Um das obige Problem zu vermeiden, wird gewöhnlich ein innerer Puffer zwischen dem Halbleitersubstrat und der Verbindungselektrode angebracht, um die elektrischen und thermischen Verformungsprobleme zu kompensieren. Das Paar der Hilfselektroden 8 und 9 kann als Lageeinstell-Bezugsmarkierung beim Einlegen des inneren Puffers verwendet werden.In this embodiment, the anode electrode is formed by evaporating aluminum onto the surface of the P-emitter layer. Accordingly, the undesirable effect due to the heat distortion is avoided. In addition, since the auxiliary electrodes 8 and 9 are attached to the end parts, the mechanical strength of the end parts is improved. If the device is to be sealed in a flat package, it is not desirable to press the semiconductor substrate 10 directly onto a connection electrode (which is usually a copper component) which serves as a good heat conductor and as a heat sink, since the coefficient of thermal expansion of the semiconductor material differs considerably differs from that of copper and therefore heat distortion can occur in the semiconductor substrate, which can lead to deterioration of the component. To avoid the above problem, an inner buffer is usually placed between the semiconductor substrate and the connection electrode to compensate for the electrical and thermal deformation problems. The pair of auxiliary electrodes 8 and 9 can be used as a position reference mark when inserting the inner buffer.

Während die stark P-dotierte Schicht 40 dieses Ausführungsbeispiels durch Legieren des Aluminiumlötmaterials und des Halbleitersubstrats gebildet wird, kann sie auch durch Eindiffundieren eines Dotierstoffs, wie z. B. Bor, mit hoher Konzentration gebildet werden. In diesem Fall kann die stark P-dotierte, als Kanalanhalter dienende Schicht 40 unabhängig von Verbindungsvorgang der Hilfselektroden 8 und 9 gebildet werden.While the heavily P-doped layer 40 of this embodiment is formed by alloying the aluminum solder material and the semiconductor substrate, it can also be formed by diffusing a dopant such as e.g. B. boron, are formed with a high concentration. In this case, the heavily P-doped layer 40 serving as a channel holder can be formed independently of the connection process of the auxiliary electrodes 8 and 9 .

Die Erfindung ist zusätzlich zu dem in den Ausführungsbeispielen gezeigten Thyristor auch auf verschiedene Arten von Halbleiteranordnungen, wie z. B. Dioden. Transistoren, rückwärtsleitende Thyristoren und Bilateral-Transistoren, anwendbar.The invention is in addition to that in the exemplary embodiments shown thyristor also in different ways of semiconductor devices, such as. B. diodes. Transistors, reverse conducting Thyristors and bilateral transistors, applicable.

Anstelle des beschriebenen organischen Passivierungsmaterials kann auch anorganisches Material, wie z. B. Glas verwendet werden. Instead of the described organic passivation material can also be inorganic Material such as B. Glass can be used.  

Bei der Halbleiteranordnung nach der Erfindung ist die Menge von an der Oberfläche der Halbleiterschicht angesammelten Verunreinigungsionen gering, und daher wächst der Ableitungsstrom nicht, auch nachdem eine hohe Spannung von beispielsweise 3 kV bis 6 kV für eine lange Zeitdauer gesperrt wurde. Daher hat die Halbleiteranordnung nach der Erfindung eine äußerst hohe Stabilität.In the semiconductor device according to the invention, the amount is on the surface impurity ions accumulated in the semiconductor layer low, and therefore the leakage current doesn't grow, either after a high voltage of, for example, 3 kV to 6 kV has been blocked for a long period of time. Therefore, the semiconductor device according to the invention extremely high stability.

Claims (4)

1. Halbleiteranordnung mit
einem Halbleitersubstrat (10) mit einem Paar von Hauptoberflächen (101, 102), einer das Paar der Hauptoberflächen (101, 102) verbindenden Seitenfläche (103) und wenigstens einem im Halbleitersubstrat (10) zwischen dem Paar der Hauptoberflächen (101, 102) gebildeten PN-Übergang (J₁, J₂) mit einem an der Seitenfläche (103) freiliegenden Rand,
einem Paar von auf dem Paar der Hauptoberflächen (101, 102) des Halbleitersubstrats (10) gebildeten Hauptelektroden (5, 6),
einem zum Bedecken der Seitenfläche (103) des Halbleitersubstrats (10) angebrachten Passivierungsmaterial (200) und
einem Paar von leitenden Teilen (8, 9), die längs des Paares der Hauptelektroden (5, 6) angeordnet und elektrisch damit verbnden sind, im wesentlichen parallel zum Paar der Hauptoberflächen (101, 102) nach außerhalb der Kanten beider Hauptoberflächen (101, 102) des Halbleitersubstrats (10) vorragen und im vorragenden Teil im Kontakt mit dem Passivierungsmaterial (200) stehen, dadurch gekennzeichnet, daß die Endkanten der nach außerhalb der Kanten der angrenzendnen Hauptoberfläche (101, 102) des Halbleitersubstrats (10) vorragenden Abschnitte des Paars der leitenden Teile (8, 9) in bezug auf die zu den Hauptoberflächen (101, 102) des Halbleitersubstrates (10) senkrechte Richtung miteinander fluchten. 1. semiconductor device with
a semiconductor substrate (10) having a pair of major surfaces (101, 102), one of the pair of major surfaces (101, 102) connecting the side surface (103) and a space formed at least in the semiconductor substrate (10) between the pair of major surfaces (101, 102) PN junction (J ₁, J ₂) with an edge exposed on the side surface ( 103 ),
a pair of main electrodes ( 5, 6 ) formed on the pair of main surfaces ( 101, 102 ) of the semiconductor substrate ( 10 ),
a passivation material ( 200 ) attached to cover the side surface ( 103 ) of the semiconductor substrate ( 10 ) and
a pair of conductive parts ( 8, 9 ) arranged along and electrically connecting to the pair of main electrodes ( 5, 6 ) substantially parallel to the pair of the main surfaces ( 101, 102 ) to the outside of the edges of both main surfaces ( 101, 102 ) of the semiconductor substrate ( 10 ) and in the projecting part are in contact with the passivation material ( 200 ), characterized in that the end edges of the portions of the pair projecting outside the edges of the adjacent main surface ( 101, 102 ) of the semiconductor substrate ( 10 ) of the conductive parts ( 8, 9 ) are aligned with one another with respect to the direction perpendicular to the main surfaces ( 101, 102 ) of the semiconductor substrate ( 10 ). 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens einer des Paares der leitenden Teile (8, 9) aus dem gleichen Material wie dem der daran angrenzenden Hauptelektrode (5, 6) gebildet und mit der angrenzenden Hauptelektrode (5, 6) einstückig ist.2. Semiconductor arrangement according to claim 1, characterized in that at least one of the pair of conductive parts ( 8, 9 ) made of the same material as that of the adjacent main electrode ( 5, 6 ) and integrally with the adjacent main electrode ( 5, 6 ) is. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Endkante des einen leitenden Teils (8) einen zur Endkante des anderen leitenden Teils (5) hin umgebogenen Randteil (8 a) aufweist (Fig. 11, 12).3. Semiconductor arrangement according to claim 1 or 2, characterized in that the end edge of one conductive part ( 8 ) has a bent towards the end edge of the other conductive part ( 5 ) edge part ( 8 a) ( Fig. 11, 12). 4. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Endkanten jedes der beiden leitenden Teile (8, 9) je einen zu den Endkanten des anderen leitenden Teils (9, 8) hin umgebogenen Randteil (8 a, 9 a) aufweisen (Fig. 13, 14).4. Semiconductor arrangement according to claim 1 or 2, characterized in that the end edges of each of the two conductive parts ( 8, 9 ) each have a bent towards the end edges of the other conductive part ( 9, 8 ) edge part ( 8 a , 9 a) ( Fig. 13, 14).
DE3024939A 1979-07-02 1980-07-01 Semiconductor device Expired - Fee Related DE3024939C3 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8265079A JPS567475A (en) 1979-07-02 1979-07-02 Semiconductor device
JP8499679A JPS5610968A (en) 1979-07-06 1979-07-06 Semiconductor device
JP2664380A JPS56124265A (en) 1980-03-05 1980-03-05 Semiconductor device
JP2664280A JPS56124264A (en) 1980-03-05 1980-03-05 Semiconductor device
JP2663880A JPS56124263A (en) 1980-03-05 1980-03-05 Semiconductor device

Publications (3)

Publication Number Publication Date
DE3024939A1 DE3024939A1 (en) 1981-01-15
DE3024939C2 true DE3024939C2 (en) 1994-08-11
DE3024939C3 DE3024939C3 (en) 1994-08-11

Family

ID=27520862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3024939A Expired - Fee Related DE3024939C3 (en) 1979-07-02 1980-07-01 Semiconductor device

Country Status (2)

Country Link
US (1) US4388635A (en)
DE (1) DE3024939C3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4410354A1 (en) * 1994-03-25 1995-10-19 Semikron Elektronik Gmbh Planar structure power semiconductor element for electric drive circuit

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250670A (en) * 1984-05-25 1985-12-11 Mitsubishi Electric Corp Semiconductor device
DE3867371D1 (en) * 1987-08-11 1992-02-13 Bbc Brown Boveri & Cie Gate-turn-off-thyristor.
JPH07118534B2 (en) * 1990-02-22 1995-12-18 三菱電機株式会社 Method for manufacturing semiconductor device
EP0519741B1 (en) * 1991-06-21 1997-05-02 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor element
US5371386A (en) * 1992-04-28 1994-12-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of assembling the same
DE4309763C1 (en) * 1993-03-25 1994-05-05 Siemens Ag Gate-turn-off thyristor - with cathode side of semiconductor body having 3 successive planes at different heights with sharply defined edges
US5453396A (en) * 1994-05-31 1995-09-26 Micron Technology, Inc. Sub-micron diffusion area isolation with SI-SEG for a DRAM array
JP3058456B2 (en) * 1996-09-24 2000-07-04 三菱電機株式会社 Semiconductor device and manufacturing method thereof
EP2447988B1 (en) * 2010-11-02 2015-05-06 GE Energy Power Conversion Technology Limited Power electronic device with edge passivation
DE102014103448B4 (en) 2013-03-15 2020-07-30 Infineon Technologies Austria Ag Metal deposition on semiconductor wafers
EP3039720B1 (en) * 2013-08-28 2017-10-04 ABB Schweiz AG Bipolar non-punch-through power semiconductor device
JP6833864B2 (en) * 2015-11-05 2021-02-24 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ Power semiconductor devices and methods for manufacturing power semiconductor devices
CN107680907B (en) * 2016-08-01 2020-04-17 株洲中车时代电气股份有限公司 Fast recovery diode manufacturing method and fast recovery diode manufactured by same
CN110383439B (en) 2017-03-08 2023-04-28 三菱电机株式会社 Semiconductor device, method for manufacturing the same, and semiconductor module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA941074A (en) * 1964-04-16 1974-01-29 Northern Electric Company Limited Semiconductor devices with field electrodes
US3413527A (en) * 1964-10-02 1968-11-26 Gen Electric Conductive electrode for reducing the electric field in the region of the junction of a junction semiconductor device
DE1539877A1 (en) * 1965-11-19 1969-12-11 Itt Ind Gmbh Deutsche Switchable semiconductor component
IT951158B (en) * 1971-06-23 1973-06-30 Rca Corp SEMICONDUCTIVE DEVICE WITH MANY STABLE JUNCTIONS FOR HIGH VOLTAGES
US3783348A (en) * 1972-10-30 1974-01-01 Rca Corp Encapsulated semiconductor device assembly
US4110780A (en) * 1973-07-06 1978-08-29 Bbc Brown Boveri & Company, Limited Semiconductor power component
US4329707A (en) * 1978-09-15 1982-05-11 Westinghouse Electric Corp. Glass-sealed power thyristor
US4261001A (en) * 1980-05-23 1981-04-07 General Electric Company Partially isolated amplifying gate thyristor with controllable dv/dt compensation, high di/dt capability, and high sensitivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4410354A1 (en) * 1994-03-25 1995-10-19 Semikron Elektronik Gmbh Planar structure power semiconductor element for electric drive circuit

Also Published As

Publication number Publication date
DE3024939A1 (en) 1981-01-15
DE3024939C3 (en) 1994-08-11
US4388635A (en) 1983-06-14

Similar Documents

Publication Publication Date Title
DE2611338C3 (en) Field effect transistor with a very short channel length
DE3024939C2 (en)
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE19954351B4 (en) Semiconductor device
DE112012004043B4 (en) Semiconductor device
DE2706623C2 (en)
DE112010005272B4 (en) PIN Diodes
DE112011104631B4 (en) Semiconductor device
DE2940699A1 (en) MOSFET ARRANGEMENT, IN PARTICULAR POWER MOSFET ARRANGEMENT
DE102009038731A1 (en) Semiconductor device with charge carrier compensation structure and method for producing a semiconductor device
DE112019003790T5 (en) SUPERJUNCTION SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SUPERJUNCTION SILICON CARBIDE SEMICONDUCTOR DEVICE
EP0360036A2 (en) Planar pn-junction having a high withstand voltage
DE2901193A1 (en) SEMI-CONDUCTOR ARRANGEMENT
EP0760528A2 (en) Semiconductor device on silicium base with a high blocking voltage edge termination
EP1131852B1 (en) Semiconductor component with dielectric or semi-insulating shielding structures
DE19947020A1 (en) Compensation component with variable charge balance
DE112021002169T5 (en) SEMICONDUCTOR DEVICE
WO1998059377A1 (en) Semiconductor current limiter
DE1539070A1 (en) Semiconductor arrangements with small surface currents
DE2844283C2 (en) Thyristor
DE1950478A1 (en) Semiconductor component with controllable capacitance
DE2607194C2 (en) Semiconductor device
EP0030273A2 (en) Semiconductor component having a protection ring
DE19839971C2 (en) Edge structure for semiconductor components
DE2639364B2 (en) Thyristor

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8125 Change of the main classification

Ipc: H01L 29/40

D2 Grant after examination
8363 Opposition against the patent
8325 Change of the main classification

Ipc: H01L 29/40

8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee