DE4345301C2 - Lead wire frames for use in manufacturing a LOC structure semiconductor device and method of manufacturing a LOC structure semiconductor device - Google Patents

Lead wire frames for use in manufacturing a LOC structure semiconductor device and method of manufacturing a LOC structure semiconductor device

Info

Publication number
DE4345301C2
DE4345301C2 DE4345301A DE4345301A DE4345301C2 DE 4345301 C2 DE4345301 C2 DE 4345301C2 DE 4345301 A DE4345301 A DE 4345301A DE 4345301 A DE4345301 A DE 4345301A DE 4345301 C2 DE4345301 C2 DE 4345301C2
Authority
DE
Germany
Prior art keywords
frame
carrier plate
semiconductor device
sections
outer frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4345301A
Other languages
German (de)
Inventor
Yoshihiro Tomita
Naoto Ueda
Yoshirou Nishinaka
Shunichi Abe
Hideyuki Ichiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04145697A external-priority patent/JP3088193B2/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE4345301C2 publication Critical patent/DE4345301C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136Covering only the central area of the surface to be connected, i.e. central arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Description

Die Erfindung bezieht sich auf einen Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrich­ tung mit LOC-Struktur sowie auf ein Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur gemäß dem Oberbegriff des Patentan­ spruchs 1 bzw. des Patentanspruchs 2. The invention relates to a lead wire frame for use in the manufacture of a semiconductor device device with LOC structure and to a method for producing a semiconductor device with LOC structure according to the preamble of the patent claim 1 or claim 2.  

Fig. 21 zeigt eine Schnittansicht einer herkömmlichen Halbleitervorrichtung mit einer (nachfolgend als LOC- Struktur genannten) Lead-On-Chip-Struktur. Eine derartige Vorrichtung ist zum Beispiel in der Japanischen Offenle­ gungsschrift JP 2-45969 A offenbart. Gemäß Fig. 21 weist die Vorrichtung ein Trägerplättchen 1, einen Halbleiter­ baustein 2 und eine Vielzahl von Zuführungsdrähten 3 auf, welche beiderseits des Halbleiterbausteins 2 über diesen hinausragen, wobei ein jeder der Zuführungsdrähte 3 einen inneren Zuführungsdrahtabschnitt 3a und einen äußeren Zu­ führungsdrahtabschnitt 3b aufweist. Ferner weist die Vor­ richtung dünne Metalldrähte 5, ein Gießharz 6 und eine Vielzahl von Elektroden 4 auf, welche entlang der beiden Seiten auf einer ersten Oberfläche des Halbleiterbau­ steins 2 ausgebildet sind.Lead-on-chip structure of Fig. 21 is a sectional view of a conventional semiconductor device having a (hereinafter referred to LOC structure). Such a device is disclosed, for example, in Japanese laid-open specification JP 2-45969 A. Referring to FIG. 21, the apparatus comprises a carrier plate 1, a semiconductor chip 2 and a plurality of lead wires 3 which protrude on both sides of the semiconductor device 2 on this, wherein each of the lead wires 3 an internal lead wire portion 3 a and an outer to guidewire section 3 b having. Furthermore, the device has thin metal wires 5 , a casting resin 6 and a plurality of electrodes 4 , which are formed along the two sides on a first surface of the semiconductor component 2 .

Eine (nicht gezeigte) integrierte Schaltung und die Elek­ troden 4 sind an der oberen ersten Oberfläche des Halb­ leiterbausteins 2 durch ein fotolithographisches Verfah­ ren oder dergleichen ausgebildet. Der Halbleiterbaustein 2 wird durch Bonden der ersten Rückoberfläche des Halb­ leiterbausteins 2 mit einem leitenden Kleber, wie zum Beispiel einem leitenden Harz, auf dem Trägerplättchen 1 befestigt. Die inneren Zuführungsdrahtabschnitte 3a sind jeweils mit den Elektroden 4 auf dem Halbleiterbaustein 2 über dünne Metalldrähte 5 elektrisch miteinander verbun­ den. Die vorstehend genannten Elemente werden mit Aus­ nahme der äußeren Zuführungsdrahtabschnitte 3b derart mit dem Gießharz 6 versiegelt, daß nur die äußeren Zufüh­ rungsdrahtabschnitte 3b der Zuführungsdrähte 3 an der Außenseite herausragen. Die äußeren Zuführungsdrahtab­ schnitte 3b der Zuführungsdrähte 3 werden in eine ge­ wünschte Form gebracht, wie zum Beispiel eine gerade Form, eine Knickflügelform, eine J-Form usw.An integrated circuit (not shown) and the electrodes 4 are formed on the upper first surface of the semiconductor device 2 by a photolithographic method or the like. The semiconductor device 2 is attached by bonding the first rear surface of the semiconductor device 2 with a conductive adhesive, such as a conductive resin, on the carrier plate 1 . The inner feed wire sections 3 a are each electrically connected to each other with the electrodes 4 on the semiconductor module 2 via thin metal wires 5 . The elements mentioned above are with the exception of the outer lead wire portions 3 b in such a way with the mold resin 6 sealed that only the outer Zufüh approximately wire sections 3 3 b of the lead wires on the outer side protrude. The outer supply wire sections 3 b of the supply wires 3 are brought into a desired shape, such as a straight shape, a knee-wing shape, a J-shape, etc.

Darüberhinaus offenbart die Japanische Offenlegungs­ schrift JP 2-45969 A ein Verfahren zum Herstellen einer derartigen Vorrichtung. Gemäß diesem Verfahren werden zwei Rahmen verwendet: Ein erster Rahmen weist einen äußeren Rahmen und ein innerhalb des äußeren Rahmens an­ geordnetes Trägerplättchen auf, wobei das Trägerplättchen mit dem äußeren Rahmen über schwebende Zuführungsdrähte verbunden ist; ein zweiter Rahmen weist einen äußeren Rahmen und eine Vielzahl von Zuführungsdrähten auf, wel­ che vom äußeren Rahmen nach innen ragen. Das Trägerplätt­ chen des ersten Rahmens wird um eine Strecke nach unten gedrückt, die größer als die Dicke des Halbleiterbau­ steins ist. Nach dem Befestigen des Halbleiterbausteins mit dem Trägerplättchen des ersten Rahmens, wird der zweite Rahmen mit dem ersten Rahmen derart verbunden, daß jeder der Zuführungsdrähte über dem Halbleiterbaustein mit einem vorbestimmten konstanten Abstand zwischen jedem Zuführungsdraht und der oberen Oberfläche des Bausteins hinausragt. Anschließend werden die Drähte gebondet und das Vergießen mit Harz durchgeführt. Überflüssige Ab­ schnitte der Rahmen wie z. B. äußere Rahmenteile werden entfernt, wodurch man eine getrennte Halbleitervorrichtung erhält. Schließlich wird für jeden äußeren Zufüh­ rungsdrahtabschnitt der Zuführungsdrähte das Verformen durchgeführt, wodurch man eine vollständige Halbleiter­ vorrichtung erhält.In addition, the Japanese Disclosure discloses JP 2-45969 A a method for producing a such device. According to this procedure two frames used: a first frame has one outer frame and one inside the outer frame ordered carrier plate, wherein the carrier plate with the outer frame over floating lead wires connected is; a second frame has an outer Frame and a variety of lead wires on wel protrude inwards from the outer frame. The carrier plate Chen the first frame is down a distance pressed that is larger than the thickness of the semiconductor device is stone. After attaching the semiconductor device with the carrier plate of the first frame, the second frame connected to the first frame such that each of the lead wires over the semiconductor device with a predetermined constant distance between each Lead wire and the top surface of the device protrudes. Then the wires are bonded and the potting was carried out with resin. Unnecessary ab cuts the frame such as B. outer frame parts removed, creating a separate semiconductor device  receives. Finally, for every outside feed wire portion of the lead wires deforming performed, making a full semiconductor device receives.

Bei der wie vorstehend beschriebenen herkömmlichen Halb­ leitervorrichtung mit LOC-Struktur, wird ein Halbleiter­ baustein auf einem Trägerplättchen durch Bonden mit einem leitenden Harz oder dergleichen befestigt. Harzmateria­ lien weisen jedoch eine Feuchtigkeitsabsorption auf, die eine Verschlechterung der Verbindung hervorruft und/oder wodurch ein sich in Kontakt mit dem Harz befindlicher Halbleiterbaustein oder Zuführungsdrähte korrodieren kön­ nen. Beim Montieren einer Halbleitervorrichtung auf einer Schaltungsplatine oder dergleichen wird die Halbleiter­ vorrichtung auf die Schaltungsplatine gesetzt und an­ schließend die Schaltungsplatine mit dem darauf befindli­ chen Baustein in einer heißen Umgebung erhitzt. Dadurch werden die äußeren Zuführungsdrahtabschnitte mit der Schaltungsplatine verlötet. Die im Harz zum Trägerplätt­ chenbonden absorbierte Feuchtigkeit, welche vom Gießharz eingeschlossen ist, verdampft während des Lötprozesses, wodurch sich der Halbleiterbaustein vom Trägerplättchen ablösen und/oder Risse im Gehäuse hervorrufen kann.In the conventional half as described above LOC structure conductor device becomes a semiconductor building block on a carrier plate by bonding with a conductive resin or the like attached. resin material However, lien have a moisture absorption that causes deterioration of the connection and / or whereby one in contact with the resin Can corrode semiconductor device or lead wires NEN. When mounting a semiconductor device on a Circuit board or the like becomes the semiconductor device placed on the circuit board and on closing the circuit board with the on it Chen module heated in a hot environment. Thereby the outer lead wire sections with the Circuit board soldered. The in the resin to the carrier plate Chenbonden absorbed moisture, which from the resin is vaporized during the soldering process, whereby the semiconductor device is separated from the carrier plate detach and / or cause cracks in the housing.

Beim herkömmlichen Herstellungsverfahren, bei dem die vorstehend genannten zwei Rahmen verwendet werden, blei­ ben die äußeren Rahmen der beiden Rahmen miteinander ver­ bunden bis der Gießvorgang abgeschlossen ist. Folglich wirken die äußeren Rahmen als Hindernis und es entstehen Schwierigkeiten bei der Handhabung. Nach dem Verbinden der beiden Rahmen treten daher während der nachfolgenden Prozesse oft Fehler beim Übertragen der Rahmen auf und/oder für den Prozeß verwendete Flüssigkeit dringt zwischen die äußeren Rahmen ein, wodurch beim späteren Austreten die Umgebung verunreinigt wird. Insbesondere im Falle eines Herstellungsprozess-Schrittes zum galvani­ schen Überziehen der äußeren Zuführungsdrahtabschnitte der Halbleitervorrichtung, können vor dem Trennen der Halbleitervorrichtung vom Rahmen ernsthafte Probleme da­ durch auftreten, daß die beim galvanischen Überziehen verwendete Lösung zwischen die zwei äußeren Rahmen ein­ dringt und später austritt.In the conventional manufacturing process in which the the above two frames are used lead ben the outer frames of the two frames together bound until the casting process is completed. consequently the outer frames act as an obstacle and arise Difficulty in handling. After connecting the two frames therefore occur during the following Processes often fail when transferring the frame and / or liquid used for the process penetrates between the outer frames, so that later  Leak the environment becomes contaminated. Especially in In the case of a manufacturing process step to electroplating covering the outer lead wire sections the semiconductor device, before disconnecting the Semiconductor device from the frame serious problems there due to the fact that the galvanic coating used solution between the two outer frames penetrates and exits later.

Bei einem anderen herkömmlichen Verfahren wird ein ein­ zelner Rahmen zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur verwendet, wobei der einzelne Rahmen ein Trägerplättchen und integriert ausgebildete Zuführungs­ drähte aufweist. Bei einem derartigen Zuführungsdraht- Rahmen ist ein Trägerplättchen zwischen die über beide Seiten des Zuführungsdraht-Rahmens hinausragenden Zufüh­ rungsdrähte angeordnet, wobei sich das Trägerplättchen im rechten Winkel zu diesen Zuführungsdrähten erstreckt. Die Breite des Trägerplättchens kann jedoch nicht über den Zuführungsdrahtbereich hinaus vergrößert werden. Folglich sind lediglich nahe Trägerplättchen verfügbar. Aus der Japanischen Offenlegungsschrift JP 64-69041 A ist ein Zu­ führungsdraht-Rahmen mit einem Trägerplättchen bekannt, bei dem teilweise große Bereiche über den Bereich der Zu­ führungsdrähte hinausragen. In diesem Fall müssen jedoch die Zuführungsdrähte der Länge nach gekürzt werden, da sie ansonsten deformiert werden. Folglich werden längere dünne Metalldrähte zum Draht-Bonden benötigt und/oder die Orte für die Elektroden auf dem Halbleiterbaustein sind begrenzt.Another conventional method uses a individual frame for manufacturing a semiconductor device used with LOC structure, the single frame Carrier plate and integrated trained feeder has wires. With such a feed wire The frame is a carrier plate between the two Feeder protruding from the sides of the lead wire frame arranged around the wires, the carrier plate in extends at right angles to these lead wires. The However, the width of the carrier plate cannot exceed the Lead wire area can be enlarged. consequently are only available near carrier plates. From the Japanese laid-open patent publication JP 64-69041 A is a Zu guide wire frame with a carrier plate known, where partially large areas over the area of the Zu protruding guide wires. In this case, however the supply wires are shortened lengthways because otherwise they will be deformed. As a result, will be longer thin metal wires needed for wire bonding and / or die There are locations for the electrodes on the semiconductor module limited.

Falls eine Halbleitervorrichtung hergestellt wird, welche einen Zuführungsdraht-Rahmen mit einem Trägerplättchen sowie integriert ausgebildete Zuführungsdrähte aufweist, muß das Trägerplättchen um einen entsprechend der Dicke des Halbleiterbausteins entsprechenden Betrag gesenkt werden, wobei der Halbleiterbaustein zwischen die Zufüh­ rungsdrähte und das Trägerplättchen eingefügt wird und anschließend mit dem Trägerplättchen verbunden wird. Er­ streckt sich jedoch das Trägerplättchen im rechten Winkel zu der Richtung in der der Zuführungsdraht-Rahmen beim Herstellungsprozeß der Halbleitervorrichtung bewegt wird, so muß der Halbleiterbaustein zwischen die Zuführungs­ drähte und dem versenkten Trägerplättchen in der gleichen Richtung wie der Zuführungsdraht-Rahmenbewegung eingefügt werden. Dieser Einfügeprozeß ist schwierig auszuführen, weshalb komplizierte und fehleranfällige Operationen benötigt werden. Darüberhinaus sind nach dem Einfügen des Halbleiterbausteins zum Befestigen des Halbleiterbau­ steins auf dem Trägerplättchen mit Hartlot komplizierte und fehleranfällige Operationen erforderlich. If a semiconductor device is manufactured, which a lead wire frame with a carrier plate as well as integrally formed feed wires, the support plate has to be adjusted according to the thickness  of the semiconductor device corresponding amount reduced be, with the semiconductor device between the feed rungswires and the carrier plate is inserted and is then connected to the carrier plate. he however, the carrier plate extends at a right angle to the direction in which the lead wire frame is at Manufacturing process of the semiconductor device is moved, so the semiconductor device must be between the supply wires and the sunken carrier plate in the same Direction inserted as the feed wire frame movement become. This insertion process is difficult to do which is why complicated and error-prone operations are needed. In addition, after inserting the Semiconductor component for fastening the semiconductor structure stones on the carrier plate with hard solder and error prone operations are required.  

Die JP 3-3354 A (Abstract) offenbart eine Halbleitervorrichtung mit über eine den Chip umschließende Ummantelung herausragenden Zuführungsdrähten. Hierbei sind die Zuführungsdrähte so ausgestaltet, dass sie auf der gleichen Ebene der Bodenfläche der Ummantelung herausragen und parallel zu dieser ausgerichtet sind, um so eine sichere Montage auf einer Oberfläche zu ermöglichen.JP 3-3354 A (abstract) discloses one Semiconductor device with a chip enclosing Sheathing outstanding lead wires. Here are the Lead wires designed to be on the same Protrude level of the bottom surface of the casing and parallel are aligned to this so as to ensure a safe installation to enable a surface.

Die Herstellung einer Komponente zum Anbringen einer größeren Zahl von elektrischen Bauteilen bzw. Komponenten pro Längeneinheit ist in der JP 63-306647 A (Abstract) offenbart. Der zu befestigende Halbleiterchip wird bei diesem herkömmlichen Verfahren zwischen zwei überlappend angeordneten Endstellen zweier Anschlussbleche eingefügt, mit diesen durch Bonden verbunden und mit einem Harz umschlossen.Making a component to attach a larger one Number of electrical parts or components per Unit of length is disclosed in JP 63-306647 A (abstract). The semiconductor chip to be attached to this conventional method between two overlapping End positions of two connection plates inserted, with these through Bonded and sealed with a resin.

Diese Verfahren sind jedoch kompliziert, ihre Ausführung schwierig und die Ergebnisse könnten unzuverlässig sein.However, these procedures are complicated to carry out difficult and the results could be unreliable.

Der Erfindung liegt folglich die Aufgabe zugrunde, die vorstehend genannten Probleme zu lösen und ein zuverlässigeres Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC- Struktur zu schaffen. Darüber hinaus liegt der Erfindung die Aufgabe zugrunde, einen Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC- Struktur, bei der sich Zuführungsdrähte über einen Halbleiterbaustein erstrecken, zu schaffen.The invention is therefore based on the object solve the above problems and a more reliable Method for manufacturing a semiconductor device with LOC Creating structure. In addition, the invention is the Task based on using a lead wire frame in the manufacture of a semiconductor device with LOC Structure in which lead wires run over a Extend semiconductor device to create.

Erfindungsgemäß wird diese Aufgabe gelöst durch einen Zuführungsdraht-Rahmen gemäß Patentanspruch 1, sowie durch ein Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC- Struktur gemäß Patentanspruch 2. According to the invention, this object is achieved by a Feed wire frame according to claim 1, and by a Method for manufacturing a semiconductor device with LOC Structure according to claim 2.  

Gemäß einem ersten Aspekt der Erfindung ist ein Zuführungsdraht-Rahmen geschaffen, welcher ein einwärts von einem äußeren Rahmen des Zuführungs­ draht-Rahmens ragendes Trägerplättchen und von beiden Seiten des äußeren Rahmens des Zuführungsdraht-Rahmens in Richtung des Trägerplättchens sich erstreckende Zufüh­ rungsdrähte aufweist, wobei das Trägerplättchen und die Zuführungsdrähte integriert ausgebildet sind. Bei diesem Zuführungsdraht-Rahmen ist das Trägerplättchen mit den Abschnitten des äußeren Rahmens auf beiden Seiten verbun­ den, wobei beide Abschnitte in der gleichen Richtung rechtwinklig zur Zuführungsdraht-Rahmenebene derart gebo­ gen sind, daß sie U-förmige Abschnitte ausbilden, wodurch das Trägerplättchen gegenüber dem äußeren Rahmen und den Zuführungsdrähten gesenkt wird. Die U-förmigen Abschnitte sind genügend groß, um einen Halbleiterbaustein, durch einen dieser U-förmigen Abschnitte, einzufügen.According to a first aspect of the invention created a lead wire frame which an inward from an outer frame of the feeder wire frame projecting carrier plate and of both Sides of the outer frame of the lead wire frame in Feeder extending in the direction of the carrier plate tion wires, wherein the carrier plate and the Lead wires are integrally formed. With this Feed wire frame is the carrier plate with the Sections of the outer frame joined on both sides the, with both sections in the same direction perpendicular to the feed wire frame level conditions are that they form U-shaped sections, whereby the carrier plate opposite the outer frame and the Lead wires is lowered. The U-shaped sections are large enough to pass through a semiconductor device insert one of these U-shaped sections.

Gemäß einem zweiten Aspekt der Erfindung ist ein Verfahren zum Herstellen einer Halbleiter­ vorrichtung geschaffen, bei dem ein Zuführungsdraht-Rahmen gemäß dem ersten Aspekt der Erfindung verwendet wird. Der Zuführungsdraht-Rahmen weist ein zur Richtung der Zuführungsdraht-Rahmenbewegerichtung rechtwinkliges Träger­ plättchen auf, sowie Zuführungsdrähte, welche sich in Richtung des Trägerplättchens von beiden Seiten des äuße­ ren Rahmens des Zuführungsdraht-Rahmens erstrecken, wobei das Trägerplättchen und die Zuführungsdrähte integriert ausgebildet sind. Bei diesem Verfahren sind die Ab­ schnitte auf beiden Seiten des äußeren Rahmens, an dem das Trägerplättchen mit dem äußeren Rahmen verbunden ist, in der gleichen Richtung rechtwinklig zur Rahmenebene derart gebogen, daß U-förmige Abschnitte ausgebildet wer­ den, die genügend groß sind, um einen Halbleiterbaustein durch einen dieser U-förmigen Abschnitte einzufügen. Nachfolgend wird ein Halbleiterbaustein durch einen der in beiden Seiten des äußeren Rahmens ausgebildeten U-för­ migen Abschnitte eingefügt, wobei die U-förmigen Ab­ schnitte an der Seite des Zuführungsdraht-Bewegungspfades liegen. According to a second aspect of the invention a method of manufacturing a semiconductor created device in which a feed wire frame according to the first aspect of the invention. The lead wire frame faces the direction of the lead wire frame moving direction  right-angled beam platelets, as well as lead wires, which are in Direction of the carrier plate from both sides of the outer Ren frame of the lead wire frame, wherein the carrier plate and the lead wires integrated are trained. In this procedure, the Ab cuts on both sides of the outer frame on which the carrier plate is connected to the outer frame, in the same direction perpendicular to the frame plane bent such that U-shaped sections are formed those that are big enough to hold a semiconductor device insert through one of these U-shaped sections. A semiconductor device is subsequently replaced by one of the U-för formed in both sides of the outer frame sections inserted, the U-shaped Ab cuts on the side of the lead wire motion path lie.  

Hinsichtlich eines Zuführungsdraht-Rahmens und einem Ver­ fahren zur Herstellung einer Halbleitervorrichtung, die diesen Zuführungsdraht-Rahmen verwendet, gemäß dem ersten und zweiten Aspekt der Erfindung, findet ein Zufüh­ rungsdraht-Rahmen Verwendung, der ein zur Richtung der Zuführungsdraht-Rahmenbewegung, während des Herstellungs­ prozesses einer Halbleitervorrichtung, rechtwinklig sich erstreckendes Trägerplättchen besitzt. Ein Halbleiterbau­ stein kann durch in beiden Seiten des äußeren Rahmens ausgebildete U-förmige Abschnitte zwischen dem Träger­ plättchen und den Zuführungsdrähten eingefügt werden, wo­ bei die U-förmigen Abschnitte an der Seite des Zufüh­ rungsdraht-Bewegungspfades angebracht sind. Dadurch wird der Chip-Einfügeprozeß vereinfacht und seine Durchführung erleichtert. Zusätzlich kann beim Zuführungsdraht-Rahmen gemäß dem ersten Aspekt dar Erfindung, unabhängig von der Richtung in der sich das Trägerplättchen erstreckt, das Trägerplättchen von den Zuführungsdrähten durch Bie­ gen der Abschnitte auf beiden Seiten des äußeren Rahmens gesenkt werden, an der das Trägerplättchen mit den äuße­ ren Rahmen U-förmig verbunden wird. Dies führt dazu, daß die sich von der einen und der anderen Seite erstrecken­ den Zuführungsdrähte näher beianderliegen. Dadurch ist es möglich, daß die Zuführungsdrähte näher an den Zentralbe­ reichen des Halbleiterbausteins zum Liegen kommen.Regarding a lead wire frame and a ver drive to manufacture a semiconductor device that used this lead wire frame, according to the first and second aspect of the invention finds an addition guidewire frame use, the one to the direction of Feed wire frame movement, during manufacturing process of a semiconductor device, rectangular extending carrier plate has. A semiconductor construction stone can be seen in both sides of the outer frame trained U-shaped sections between the carrier platelet and the lead wires are inserted where at the U-shaped sections on the side of the feeder wire movement paths are attached. This will the chip insertion process is simplified and its implementation facilitated. In addition, the feed wire frame according to the first aspect of the invention, regardless of the direction in which the carrier plate extends, the carrier plate from the lead wires by Bie sections on either side of the outer frame be lowered on the carrier plate with the outer ren frame is connected U-shaped. This leads to that extend from one side and the other the lead wires closer together. That’s it possible that the lead wires closer to the Zentralbe range of the semiconductor device come to rest.

Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher be­ schrieben, wobei die Fig. 1A bis 18 und 21 keine erfindungs­ gemäßen Ausführungsbeispiele darstellen.The invention is described below with reference to Ausführungsbei play with reference to the drawing, wherein FIGS. 1A to 18 and 21 do not represent embodiments according to the Invention.

Es zeigen:Show it:

Fig. 1A eine perspektivische Ansicht einer Halbleitervor­ richtung gemäß einem ersten Beispiel; Fig. 1A is a perspective view of a Halbleitervor device according to a first example;

Fig. 1B eine Seitenansicht bzw. teilweise Schnittansicht, einer Halbleitervorrichtung nach Fig. 1A; Fig. 1B is a side view and partially sectional view of a semiconductor device of FIG. 1A;

Fig. 2 eine perspektivische Ansicht der Struktur eines Zuführungsdraht-Rahmens gemäß einem zweiten und dritten Beispiel; Fig. 2 is a perspective view of the structure of a lead wire frame according to a second and third example;

Figs. 3A bis 3C Draufsichten einer Halbleitervorrichtung zur Erläuterung von aufeinanderfolgenden Herstellungs­ schritten gemäß dem zweiten Beispiel;Figs. 3A to 3C are top views of a semiconductor device to explain successive manufacturing steps according to the second example;

Figs. 4A bis 4D Draufsichten einer Halbleitervorrichtung zur Erläuterung weiterer aufeinanderfolgender Produk­ tionsschritte nach dem Schritt gemäß Fig. 30;Figs. 4A to 4D are top views of a semiconductor device for explaining further successive production steps after the step according to FIG. 30;

Fig. 5 ein Flußdiagramm, welches ein Verfahren zum Her­ stellen einer Halbleitervorrichtung nach Figs. 3A bis 3C und Figs. 4A bis 4D zeigt; FIG. 5 is a flowchart showing a method for manufacturing a semiconductor device according to FIGS. 3A to 3C and Figs. 4A to 4D;

Fig. 6 eine Seitenansicht zur Erläuterung eines ersten Vergleichsbeispiels eines Verfahrens zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel; Fig. 6 is a side view of two to explain a first comparative example of a method of connecting frame according to the second example;

Fig. 7 eine Seitenansicht zur Erläuterung eines zweiten Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel; Fig. 7 is a side view showing a second comparative example of a method for connecting two frames in accordance with the second example;

Fig. 8 eine Seitenansicht zur Erläuterung eines dritten Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel; Fig. 8 is a side view showing a third comparative example of a method for connecting two frames in accordance with the second example;

Figs. 9A und 9B perspektivische Ansichten zur Erläuterung eines vierten Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;Figs. 9A and 9B are perspective views for explanation a fourth comparative example of a method for Connecting two frames according to the second example;

Figs. 10A bis 10D perspektivische Ansichten zur Erläute­ rung eines fünften Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;Figs. 10A to 10D are perspective views for explaining tion of a fifth comparative example for a method for connecting two frames according to the second example;

Fig. 11 eine Draufsicht von zwei Rahmen, wie sie gemäß dem zweiten Beispiel verwendet werden, wobei die zwei Rahmen miteinander verbunden sind; Figure 11 is a plan view of two frames, as used in the second example, the two frames are connected to each other.

Figs. 12A und 12B Seitenansichten zur Erläuterung eines Beispiels eines Verfahrens, bei dem ein Rahmen gemäß dem Herstellungsverfahren nach dem zweiten Beispiel geschnitten wird;Figs. 12A and 12B are side views for explaining a Example of a method in which a frame according to the  Manufacturing process according to the second example is cut;

Fig. 13 eine Draufsicht eines Ausführungsbeispiels eines Zuführungsdraht-Rahmens gemäß dem vierten und fünften Beispiel; FIG. 13 is a plan view of an embodiment of a lead wire-frame according to the fourth and fifth example;

Fig. 14 eine Schnittansicht des Zuführungsdraht-Rahmens nach Fig. 13 entlang eines Schnitts in Richtung XIV; FIG. 14 shows a sectional view of the feed wire frame according to FIG. 13 along a section in the direction XIV; FIG.

Fig. 15 eine Schnittansicht eines Ausführungsbeispiels einer nach dem Herstellungsverfahren gemäß dem fünften Beispiel hergestellten Halbleitervorrichtung; FIG. 15 is a sectional view of an embodiment of a semiconductor device manufactured by the manufacturing method according to the fifth example;

Fig. 16 eine Schnittansicht der Halbleitervorrichtung nach Fig. 15 entlang der Schnittlinie XVI-XVI; FIG. 16 is a sectional view of the semiconductor device of FIG. 15 along the section line XVI-XVI;

Fig. 17 eine Draufsicht eines weiteren Ausführungsbei­ spiels eines Zuführungsdraht-Rahmens gemäß dem vierten und fünften Beispiel; Fig. 17 is a plan view of another embodiment of a lead wire frame according to the fourth and fifth examples;

Fig. 18 eine perspektivische Ansicht eines weiteren Aus­ führungsbeispiels eines Zuführungsdraht-Rahmens gemäß dem vierten Beispiel; FIG. 18 is a perspective view of another example of a lead wire from the guide frame according to the fourth example;

Fig. 19 eine Draufsicht eines Ausführungsbeispiels eines Zuführungsdraht-Rahmens gemäß einem ersten und zweiten Aspekt der Erfindung; FIG. 19 is a plan view of an embodiment of a lead wire-frame according to a first and second aspect of the invention;

Fig. 20 ein Flußdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt der Erfindung; und Fig. 20 is a flowchart of a method for manufacturing a semiconductor device according to the second aspect of the invention; and

Fig. 21 eine Schnittansicht einer vergleichbaren herkömm­ lichen Halbleitervorrichtung. Fig. 21 is a sectional view of a comparable herkömm union semiconductor device.

Erstes BeispielFirst example

Figs. 1A und 1B zeigen ein Ausführungsbeispiel einer Halbleitervorrichtung mit LOC-Struktur gemäß einem ersten Beispiel, wobei Fig. 1A in einer perspektivi­ schen Draufsicht die innere Struktur und Fig. 1B eine Seitenansicht bzw. teilweise Schnittansicht der Vorrich­ tung zeigen. Gemäß diesen Figuren besitzt die Vorrichtung ein Trägerplättchen 1, einen Halbleiterbaustein 2, Zufüh­ rungsdrähte 3 mit einem inneren Zuführungsdrahtabschnitt 3a und einem äußeren Zuführungsdrahtabschnitt 3b, Elek­ troden 4, dünne Metalldrähte 5 und ein Gießharz 6 zum Ausbilden eines Gehäuses. Diese Vorrichtung besitzt im wesentlichen die gleiche Struktur wie eine herkömmliche Halbleitervorrichtung mit Ausnahme, daß die Elektroden 4 entlang einer Linie in einem Zentralbereich des Halblei­ terbausteins ausgebildet sind.Figs. 1A and 1B show an exemplary embodiment of a semiconductor device with a LOC structure according to a first example, FIG. 1A showing the inner structure in a perspective top view and FIG. 1B showing a side view and partial sectional view of the device. According to these figures the device comprises a carrier plate 1, a semiconductor device 2, Zufüh approximately wires 3 having an inner lead wire portion 3 a and an outer lead wire portion 3 b, Elek trodes 4, thin metal wires 5 and a casting resin 6 to form a housing. This device has substantially the same structure as a conventional semiconductor device except that the electrodes 4 are formed along a line in a central area of the semiconductor device.

Ferner sind gemeinsame Zuführungsdrähte 3c vorgesehen, die hauptsächlich der Stromversorgung oder als Masse-Zu­ führungsdrähte dienen, wobei sich die gemeinsamen Zufüh­ rungsdrähte 3c in longitudinaler Richtung über den Zen­ tralbereich des Halbleiterbausteins 2 erstrecken. Ferner ist zum Trägerplättchen-Bonden des Halbleiterbausteins 2 auf das Trägerplättchen 1 ein Hartlot 7, wie zum Beispiel ein normales Lot, vorgesehen. Das Hartlot 7 weist keine Feuchtigkeitsabsorption auf, wodurch die Korrosion des Halbleiterbausteins 2 durch Feuchtigkeit verhindert wird. Auch wenn die ganze Vorrichtung beim Befestigen der voll­ ständigen Halbleitervorrichtung durch Löten der äußeren Zuführungsdrahtabschnitte 3b auf einer (nicht gezeigten) Schaltungsplatine durch Erhitzen befestigt wird, können durch die Feuchtigkeit keine Risse entstehen. Da das Hartlot-Material 7 zum Verbinden des Halbleiterbausteins 2 mit dem Trägerplättchen in einem inneren vom Gießharz 6 überdeckten Abschnitt angeordnet ist, wird dieses Hart­ lot-Material 7 im Vergleich zu den äußeren Abschnitten weniger stark erhitzt. Deshalb schmilzt während des Löt­ prozesses das Hartlot-Material 7 nicht. Falls notwendig, kann das Hartlot-Material 7 derart ausgewählt werden, daß sein Schmelzpunkt ausreichend hoch liegt und nicht durch den Lötprozeß beim Montieren der Halbleitervorrichtung auf einer Schaltungsplatine geschmolzen wird. Bei einem gewöhnlichen Lot kann dies durch die Auswahl eines ge­ eigneten Mischungsverhältnisses zwischen Zinn und Blei erreicht werden.Furthermore, common supply wires 3 c are provided, which are used mainly for the power supply or as ground supply wires, the common feed wires 3 c extending in the longitudinal direction over the central area of the semiconductor module 2 . Furthermore, a hard solder 7 , such as, for example, a normal solder, is provided for bonding the semiconductor chip 2 to the substrate 1 . The brazing alloy 7 has no moisture absorption, as a result of which the corrosion of the semiconductor module 2 by moisture is prevented. Even if the entire device when attaching the fully continuous semiconductor device by soldering the outer lead wire sections 3 is fixed by heating b circuit board (not shown) on one, may be caused by the moisture, no cracks. Since the brazing material 7 is arranged for connecting the semiconductor device 2 with the carrier plate in an interior covered by the mold resin 6 portion of this lot is hard-material 7 as compared to the outer portions heated less strongly. Therefore, the brazing material 7 does not melt during the soldering process. If necessary, the brazing material 7 can be selected such that its melting point is sufficiently high and is not melted by the soldering process when the semiconductor device is mounted on a circuit board. In the case of a normal solder, this can be achieved by selecting a suitable mixing ratio between tin and lead.

Zweites und drittes BeispielSecond and third examples

Fig. 2 zeigt einen Zuführungsdraht-Rahmen mit zwei Rahmen gemäß einem zweiten und dritten Beispiel. Das zweite Beispiel bezieht sich auf ein Verfah­ ren zur Herstellung einer Halbleitervorrichtung unter Verwendung eines Zuführungsdraht-Rahmens, und das dritte Beispiel bezieht sich auf den Zuführungsdraht-Rahmen. Gemäß Fig. 2 weist ein Zuführungsdraht-Rahmen 80 einen Rahmen 81 für die Zuführungsdrähte und einen Rahmen 82 für das Trägerplättchen auf. Die Rahmen 81 und 82 werden durch Schneiden, wie zum Beispiel Stanzen oder Ätzen, aus einem Metallblech hergestellt. Der Rahmen 81 für die Zufüh­ rungsdrähte weist gemeinsame Zuführungsdrähte 3c und eine Vielzahl von Zuführungsdrähten 3 auf, welche sich von beiden Seiten des äußeren Rahmens 81a nach innen er­ strecken. Ein jeder der Zuführungsdrähte 3 weist einen inneren Zuführungsdrahtabschnitt 3a und einen äußeren Zu­ führungsdrahtabschnitt 3b auf. Der Rahmen 81 für die Zu­ führungsdrähte besitzt Rahmen-Schneideschlitze 18, welche im äußeren Rahmen 81a ausgebildet sind. Die Rahmen- Schneideschlitze 18 werden später im einzelnen erläutert. Der Rahmen 82 für das Trägerplättchen weist ein Trägerplättchen 1 auf, wobei beide Seiten des Trägerplättchens 1 über schwebende Zuführungsdrähte 82b mit den inneren Abschnitten eines äußeren Rahmens 82a verbunden sind. Das Trägerplättchen ist ähnlich wie ein zu befestigender Halbleiterbaustein 2 geformt, so daß der Halbleiterbau­ stein 2 auf dem Trägerplättchen 1 sehr stabil befestigt werden kann. Der Halbleiterbaustein 2 wird gemäß Fig. 2 mit einem Hartlot-Material 7 auf das Trägerplättchen 1 gebondet bzw. befestigt. Beim Rahmen 82 für das Träger­ plättchen werden die schwebenden Zuführungsdrähte an bei­ den Seiten um einen der Dicke des Halbleiterbausteins 2 entsprechenden Betrag nach unten gebogen, so daß das Trä­ gerplättchen 1 bezüglich dem ihn umgebenden äußeren Rah­ men 82a gesenkt ist. Dadurch erstrecken sich, wenn die Rahmen 81 und 82 miteinander verbunden werden, die ge­ meinsamen Zuführungsdrähte 3c und der innere Zuführungs­ drahtabschnitt 3a eines jeden Zuführungsdrahtes 3 paral­ lel über der ersten Oberfläche des Halbleiterbausteins 2, wobei ein vorbestimmter konstanter Abstand zwischen den Zuführungsdrähten und der Oberfläche des Halbleiterbau­ steins 2 eingehalten wird. Das Verfahren zum Verbinden des Rahmens 81 für die Zuführungsdrähte und des Rahmens 82 für das Trägerplättchen wird später beschrieben. Fig. 2 shows a feed wire frame with two frames according to a second and third example. The second example relates to a method of manufacturing a semiconductor device using a lead frame, and the third example relates to the lead frame. Referring to FIG. 2, a lead wire-frame 80 includes a frame 81 for the lead wires and a frame 82 for the carrier plate on. The frames 81 and 82 are made from a metal sheet by cutting, such as stamping or etching. The frame 81 for the feed wires has common feed wires 3 c and a plurality of feed wires 3 which extend from both sides of the outer frame 81 a to the inside. Each of the lead wires 3 has an inner lead wire section 3 a and an outer lead wire section 3 b. The frame 81 for the guide wires has frame cutting slots 18 which are formed in the outer frame 81 a. The frame cutting slots 18 will be explained in detail later. The frame 82 for the carrier plate has a carrier plate 1 , wherein both sides of the carrier plate 1 are connected to the inner portions of an outer frame 82 a via floating feed wires 82 b. The carrier plate is similar to a so that the semiconductor assembly can be mounted very stable stone 2 on the support plate 1 is formed to be fastened semiconductor device 2. The semiconductor device 2 Fig. 2 is bonded and with a brazing material 7 to the carrier plate 1 is fixed to the invention. In the frame 82 for the carrier platelets, the floating lead wires are bent downward at the sides by an amount corresponding to the thickness of the semiconductor chip 2 , so that the carrier platelet 1 is lowered with respect to the surrounding outer frame men 82 a. By extending when the frames 81 and 82 are connected together, the ge common supply wires 3 c and the inner feed wire portion 3 a of each lead wire 3 paral lel to the first surface of the semiconductor device 2 with a predetermined constant spacing between the lead wires and the surface of the semiconductor block 2 is observed. The method of connecting the lead wire frame 81 and the carrier plate frame 82 will be described later.

In herkömmlichen Verfahren wird ein Trägerplättchen zwi­ schen gemeinsamen Zuführungsdrähten 3c oder zwischen in­ neren Zuführungsdrahtabschnitten 3a, welche sich von bei­ den Seiten eines äußeren Rahmens 81a des Rahmens 81 für die Zuführungsdrähte erstrecken, integriert ausgebildet. Bei einem solchen Rahmen kann jedoch die Breite des Trä­ gerplättchens 1 nicht über den Bereich der Zuführungs­ drähte hinaus verbreitert werden. Im Gegensatz dazu kann bei diesem Beispiel, bei dem zwei Rahmen mit­ einander verbunden werden, d. h. ein Rahmen 81 für die Zu­ führungsdrähte und ein Rahmen 82 für das Trägerplättchen, die Form des Trägerplättchens 1 unabhängig von der Form der Zuführungsdrähte entworfen werden, wodurch die Breite des Trägerplättchens 1 ausreichend verbreitert werden kann. Ferner kann ein Halbleiterbaustein 2 auf verschie­ dene Art und Weise auf das Trägerplättchen gebondet wer­ den; nachdem die zwei Rahmen 81 und 82 miteinander ver­ bunden sind, wird der Halbleiterbaustein 2 zwischen das Trägerplättchen und die inneren Zuführungsdrahtabschnitte 3a eingefügt und auf dem Trägerplättchen 1 befestigt.In conventional methods, a carrier plate is formed between the common feed wires 3 c or between in neren feed wire sections 3 a, which extend from the sides of an outer frame 81 a of the frame 81 for the feed wires, integrated. With such a frame, however, the width of the carrier plate 1 cannot be widened beyond the area of the feed wires. In contrast, in this example in which two frames are connected to each other, that is, a frame 81 for the lead wires and a frame 82 for the lead plate, the shape of the lead plate 1 can be designed regardless of the shape of the lead wires, thereby increasing the width of the carrier plate 1 can be widened sufficiently. Furthermore, a semiconductor device 2 can be bonded to the carrier plate in various ways; after the two frames 81 and 82 are connected to one another, the semiconductor component 2 is inserted between the carrier plate and the inner lead wire sections 3 a and fastened on the carrier plate 1 .

Figs. 3A bis 3C und Figs. 4A bis 4D zeigen ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Beispiel. Ferner zeigt Fig. 5 ein Flußdiagramm für dieses Herstellungsverfahren. Nachfol­ gend werden die aufeinanderfolgenden Schritte dieses Ver­ fahrens beschrieben. Als erstes wird ein Halbleiterbau­ stein 2 auf einem Trägerplättchen 1 eines Rahmens 82 für das Trägerplättchen 1 gemäß Fig. 3A befestigt, wobei ein Hartlot-Material 7 verwendet wird, wie zum Beispiel ein gewöhnliches Lot, welches keine Feuchtigkeitsabsorption aufweist (s. Figs. 1 und 2). Damit tritt der Zustand ge­ mäß Fig. 3B (Trägerplättchen-Bond Schritt S1) ein. Gemäß Fig. 3C wird nun ein Rahmen für die Zuführungsdrähte mit Rahmen-Schneideschlitzen 18 auf den Rahmen 82 für das Trägerplättchen, der sich in dem wie in Fig. 3B gezeigten Zustand befindet, gelegt und die Rahmen gemäß Fig. 4A mit einem der später beschriebenen Verfahren (zum Beispiel Punktschweißen) miteinander verbunden (Verbindungsschritt S2).Figs. 3A to 3C and Figs. 4A to 4D show a method of manufacturing a semiconductor device according to the second example. Further, FIG. 5 shows a flow chart for this manufacturing method. The successive steps of this method are described below. First, a semiconductor device 2 is attached to a carrier plate 1 of a frame 82 for the carrier plate 1 according to FIG. 3A, using a brazing material 7 , such as a normal solder, which has no moisture absorption (see FIG. 1 and 2). The state according to FIG. 3B (carrier wafer bond step S1) thus occurs. According to Fig. 3C, a frame for the lead wires with frame-cutting slits 18 to the frame 82 for the carrier plate, which is located in the in state of Fig. 3B 4A is now set and the frame of Fig. With a later-described Method (for example spot welding) connected to each other (connection step S2).

Anschließend wird ein nicht benötigter äußerer Rahmen 82a des Rahmens 82 für das Trägerplättchen, zum Beispiel an­ hand eines Schneidstanzverfahrens, abgeschnitten. Damit bleibt das Trägerplättchen 1 mit dem Halbleiterbaustein 2 auf beiden Seiten in Verbindung mit den Verbindungsabschnitten 17 (äußerer Rahmen-Abschneideschritt S3). Die resultierenden kombinierten Rahmen können anschließend wie ein einstückiger Zuführungsdraht-Rahmen behandelt und die nachfolgenden Herstellungsprozesse leicht durchge­ führt werden. Darüberhinaus kann dadurch die Ansammlung oder das Austreten von beim galvanischen Überziehen ver­ wendeter Lösung im späteren Prozeß des äußeren Überzie­ hens verhindert werden. Anschließend werden die entlang der Mittellinie des Halbleiterbausteins 2 ausgebildeten Elektroden 4 (s. Fig. 1) über dünne Metalldrähte 5 mit den inneren Zuführungsdrahtabschnitten 3a und/oder den sich über dem Halbleiterbaustein 2 erstreckenden gemein­ samen Zuführungsdrähten 3c elektrische miteinander ver­ bunden (Draht-Bond Schritt S4).Subsequently, an unnecessary outer frame 82 a of the frame 82 for the carrier plate is cut off, for example using a cutting stamping method. The carrier plate 1 with the semiconductor component 2 thus remains on both sides in connection with the connecting sections 17 (outer frame cutting step S3). The resulting combined frames can then be treated as a one-piece lead wire frame and the subsequent manufacturing processes can be easily performed. In addition, the accumulation or leakage of solution used in galvanic coating can be prevented in the later process of external coating. Subsequently, the formed along the center line of the semiconductor device 2 electrodes 4 (s. Fig. 1) via thin metal wires 5 to the inner lead wire portions 3 a and / or above the semiconductor chip 2 extending in common seed supply wires 3 c electric ver together tied (wire -Bond step S4).

Nach dem Draht-Bonden wird der Rahmen in eine (nicht ge­ zeigte) Gußform gelegt, und anschließend gemäß Fig. 4D zum Versiegeln des den Halbleiterbaustein 2 aufweisenden Hauptplättchens Gießharz 6 eingespritzt (Vergußschritt S5). Bei diesem Schritt wird das Vergießen derart durch­ geführt, daß die äußeren Zuführungsdrahtabschnitte 3b nicht vom Harz bedeckt werden, sondern nach außen ragen. Die folgenden Schritte sind nicht in den Figuren gezeigt, d. h. die äußeren Zuführungsdrahtabschnitte 3b werden gal­ vanisch überzogen (äußerer galvanischer Überziehschritt S6), danach wird die Halbleitervorrichtung mit den äuße­ ren Zuführungsdrahtabschnitten 3b vom Rahmen abgeschnit­ ten und zum Trennen der äußeren Zuführungsdrahtabschnitte 3b in einzelne Zuführungsdrahtabschnitte die Querverbin­ dungsglieder durchgeschnitten. Ferner werden die getrenn­ ten äußeren Zuführungsdrahtabschnitte 3b beim Zuführungs­ draht-Verformungsschritt S7 in eine gewünschte Form ge­ bracht, wodurch man eine vollständige Halbleitervorrich­ tung erhält. After the wire bonding, the frame is placed in a mold (not shown), and then injected according to FIG. 4D to seal the main chip comprising the semiconductor chip 2 with casting resin 6 (casting step S5). In this step, the potting is carried out such that the outer lead wire sections 3 b are not covered by the resin, but protrude outwards. The following steps are not shown in the figures, ie the outer lead wire sections 3 b are galvanically coated (outer galvanic coating step S6), then the semiconductor device with the outer lead wire sections 3 b is cut off from the frame and for separating the outer lead wire sections 3 b cut the connecting elements into individual feed wire sections. Furthermore, the separated outer lead wire portions 3 b are brought into a desired shape in the lead wire deforming step S7, thereby obtaining a full semiconductor device.

Die Rahmen-Schneideschlitze 18 können in irgendeinem der beiden Rahmen ausgebildet sein. Die Form der Schlitze ist nicht auf die in den Figuren gezeigte Form begrenzt. An­ stelle des Stanzschneidens kann zum Schneiden der äußeren Rahmenabschnitte des Rahmens 82 für das Trägerplättchen auch Laserschneiden oder dergleichen verwendet werden. In diesem speziellen Beispiel gemäß dem fünften Beispiel wird der Halbleiterbaustein mit einem Hartlot- Material 7 auf das Trägerplättchen gebondet, es können jedoch auch andere Materialien bei diesem und anderen Beispielen sowie bei den folgenden Aspekten der Erfindung verwendet werden.The frame cutting slots 18 may be formed in either of the two frames. The shape of the slots is not limited to the shape shown in the figures. Instead of punching, laser cutting or the like can also be used to cut the outer frame portions of the frame 82 for the carrier plate. In this particular example according to the fifth example, the semiconductor device is bonded to the carrier plate with a brazing material 7 , however other materials can also be used in this and other examples and in the following aspects of the invention.

Gemäß dem zweiten Beispiel werden nachfolgend einige Vergleichsbeispiele für ein Verbindungsverfahren eines Rahmens 81 für die Zuführungsdrähte mit einem Rah­ men 82 für das Trägerplättchen beschrieben. Fig. 6 zeigt ein erstes Vergleichsbeispiele eines Verfahrens zum Ver­ binden eines Rahmens 81 für die Zuführungsdrähte mit ei­ nem Rahmen 82 für das Trägerplättchen. Gemäß Fig. 6 wird bei diesem Vergleichsbeispiele die Verbindung mittels Wi­ derstandsschweißens durchgeführt, welches dem Punkt­ schweißverfahren zuzuordnen ist. Fig. 6 zeigt Schweiß­ elektroden 9, einen Elektrodenhaltestift 10a zum Halten der oberen Schweißelektrode 9 und eine Elektrodenhalte­ grundplatte 10b zum Halten der unteren Schweißelektrode 9. Ein Rahmen 81 für die Zuführungsdrähte und ein Rahmen 82 für das Trägerplättchen werden zwischen die obere und untere Schweißelektrode gelegt und durch eine Bewegung des Elektrodenhaltestiftes 10a in Richtung des Pfeiles A gemäß Fig. 6 aufeinandergepreßt. Beim Anlegen eines Stro­ mes an die obere und untere Schweißelektrode 9 werden die Rahmen 81 und 82 punktgeschweißt. Widerstandsschweißen besitzt die Vorteile, daß starke Verbindungskäfte bei ge­ ringen Deformationen an der Oberfläche des geschweißten Abschnitts erhalten werden können. Ein weiterer Vorteil des Widerstandsschweißens liegt darin, daß kein Schweiß­ staub erzeugt wird, weshalb der Halbleiterbaustein 2 be­ sonders wenig verunreinigt wird. Punktschweißen kann auch durch Laserschweißen durchgeführt werden.According to the second example, some comparative examples for a connection method of a frame 81 for the feed wires with a frame 82 for the carrier plate are described below. Fig. 6 shows a first comparative examples of a method for connecting a frame 81 for the feed wires to a frame 82 for the carrier plate. Referring to FIG. 6, the connecting means Wi derstandsschweißens is carried out in this Comparative Examples, which welding process the point is assigned. Fig. 6 shows the welding electrode 9, an electrode holding pin 10 a for holding the upper welding electrode 9 and an electrode holder base plate 10 b for holding the lower welding electrode 9. A frame 81 for the lead wires and a frame 82 for the carrier plate are placed between the upper and lower welding electrodes and pressed together by a movement of the electrode holding pin 10 a in the direction of arrow A according to FIG. 6. When applying a current to the upper and lower welding electrodes 9 , the frames 81 and 82 are spot welded. Resistance welding has the advantages that strong connecting forces can be obtained with slight deformations on the surface of the welded section. Another advantage of resistance welding is that no welding dust is generated, which is why the semiconductor device 2 be contaminated particularly little. Spot welding can also be carried out by laser welding.

Fig. 7 zeigt ein zweites Vergleichsbeispiel eines Ver­ fahrens zum Verbinden eines Rahmens 81 für die Zufüh­ rungsdrähte mit einem Rahmen 82 für das Trägerplättchen. Gemäß Fig. 7 wird die Verbindung in diesem Vergleichs­ beispiel mittels einem klebenden Band durchgeführt. Fig. 7 zeigt ein klebendes Band 11, eine Preßbefestigungs-Vor­ richtung 12 und eine Rahmenhalte-Grundplatte 13. Ein kle­ bendes Band 11 wird zwischen den Rahmen 81 für die Zufüh­ rungsdrähte und den Rahmen 82 für das Trägerplättchen ge­ legt, wobei die Rahmen 81 und 82 mit dem klebenden Band 11 derart auf die Rahmenhalte-Grundplatte 13 gelegt und von der Preßbefestigungsvorrichtung 12 gepreßt werden, daß beide Rahmen 81 und 82 durch das klebende Band 11 miteinander verbunden werden. Der Vorteil dieses Verfah­ rens gegenüber dem Laserschweißverfahren besteht darin, daß ein hoher Durchsatz erreicht werden kann. Gegenüber dem Punktschweißverfahren besteht der Vorteil darin, daß keine Zusatzausrüstung benötigt wird. Fig. 7 shows a second comparative example of a method for connecting a frame 81 for the feed wires with a frame 82 for the carrier plate. Referring to FIG. 7, the connection in this example the comparison is performed by means of an adhesive tape. Fig. 7 shows an adhesive tape 11 , a Preßbefestigungs-Before device 12 and a frame support base plate thirteenth An adhesive tape 11 is placed between the frame 81 for the feed wires and the frame 82 for the carrier plate, the frames 81 and 82 with the adhesive tape 11 being placed on the frame holding base plate 13 and pressed by the press fastener 12 that both frames 81 and 82 are connected by the adhesive tape 11 . The advantage of this process over the laser welding process is that a high throughput can be achieved. The advantage over the spot welding process is that no additional equipment is required.

Fig. 8 zeigt ein drittes Vergleichsbeispiel eines Ver­ fahrens zum Verbinden eines Rahmens 81 für die Zufüh­ rungsdrähte mit einem Rahmen 82 für das Trägerplättchen. Bei diesem Vergleichsbeispiel gemäß Fig. 8 wird die Ver­ bindung, ähnlich wie in Fig. 7, unter Verwendung eines klebenden Bandes hergestellt, jedoch besteht in diesem Fall das klebende Band 11 aus einem klebenden Basisband 11a und thermoplastischen Klebern 11b, welche auf beiden Oberflächen aufgeschichtet sind. Bei diesem Vergleichs­ beispiel wird jede Oberfläche des klebenden Bandes 11 über ein Zwischenschichtmaterial des thermoplastischen Klebers 11b mit dem Rahmen 81 oder 82 verbunden. Folglich können die thermoplastischen Kleber 11b, die durch die unterschiedlichen thermischen Ausdehnungen zwischen den beiden Rahmen 81 und 82 entstehenden Spannungen absorbie­ ren, auch wenn während der Prozeßschritte, wie zum Bei­ spiel Draht-Bonden und Vergießen (Versiegeln), eine ther­ mische Vergangenheit vorliegt. Dadurch kann die thermi­ sche Verformung der Rahmen möglichst gering gehalten wer­ den. Obwohl bei den Verbindungsverfahren gemäß Figs. 7 und 8 ein klebendes Band verwendet wurde, wird die Ver­ bindung an den Abschnitten durchgeführt, welche sich außerhalb des mit dem Gießharz 6 zu vergießenden Berei­ ches befinden. Demnach entstehen, selbst wenn das kle­ bende Band eine Feuchtigkeitsabsorption aufweist, keiner­ lei Probleme. Fig. 8 shows a third comparative example of a method for connecting a frame 81 for the feed wires with a frame 82 for the carrier plate. In this comparative example according to FIG. 8, the connection, similar to that in FIG. 7, is produced using an adhesive tape, but in this case the adhesive tape 11 consists of an adhesive base tape 11 a and thermoplastic adhesives 11 b, which are on both Surfaces are piled up. In this comparative example, each surface of the adhesive tape 11 b via an intermediate layer material of the thermoplastic adhesive 11 connected to the frame 81 or the 82nd Consequently, the thermoplastic adhesive 11 b, which absorb the stresses arising from the different thermal expansions between the two frames 81 and 82 , even if there is a thermal past during the process steps, such as for example wire bonding and potting (sealing) , As a result, the thermal deformation of the frame can be kept as low as possible. Although in the connection method according to Figs. 7 and 8, an adhesive tape was used, the connection is carried out on the sections which are outside the area to be cast with the casting resin 6 . Accordingly, even if the adhesive tape has moisture absorption, no problems arise.

Figs. 9A und 9B zeigen ein viertes Vergleichsbeispiel eines Verfahrens zum Verbinden eines Rahmens 81 für die Zuführungsdrähte mit einem Rahmen 82 für das Trägerplätt­ chen. In diesem Vergleichsbeispiel wird die Verbindung mittels einer Niete durchgeführt. Figs. 9A und 9B zeigen in beiden Rahmen 81 und 82 ausgebildete Löcher 14 und eine Niete 15. Gemäß Fig. 9A werden die Rahmen 81 und 82 übereinandergelegt und eine Niete 15 durch die Löcher 14 geschoben. Anschließend wird das obere Ende der Niete 15 gepreßt und auseinandergedrückt, wodurch die beiden Rah­ men 81 und 82 miteinander verbunden werden. Die Form der Niete 15 und der Löcher 14 sind nicht auf die in der Fi­ gur gezeigte Form beschränkt. Anstelle der Niete 15 kann auch jedes andere Element mit gleicher Funktion Verwendet werden.Figs. 9A and 9B show a fourth comparative example of a method of connecting a frame 81 for the lead wires to a frame 82 for the carrier plate. In this comparative example, the connection is made using a rivet. Figs. 9A and 9B show holes 14 and a rivet 15 formed in both frames 81 and 82 . According to FIG. 9A, the frames 81 and 82 are superimposed and a rivet 15 is pushed through the holes 14 . Then the upper end of the rivet 15 is pressed and pressed apart, whereby the two frame men 81 and 82 are connected to each other. The shape of the rivet 15 and the holes 14 are not limited to the shape shown in the figure. Instead of the rivet 15 , any other element with the same function can be used.

Figs. 10A bis 10D zeigen ein fünftes Vergleichsbeispiel eines Verfahrens zum Verbinden eines Rahmens 81 für die Zuführungsdrähte mit einem Rahmen 82 für das Trägerplättchen. In diesem Vergleichsbeispiel wird die Verbindung durch Verstemmen durchgeführt. Figs. 10A bis 10D zeigen einen im Rahmen 82 ausgebildeten Vorsprung 16 und ein im Rahmen 81 ausgebildetes Loch 14, wobei der Vorsprung 16 in das Loch 14 eingepaßt wird. Als erstes wird gemäß Fig. 10A im Rahmen 82 mittels Ätzen oder Stanzen ein Vorsprung ausgebildet. Anschließend wird der Vorsprung 16, wie Fig. 10B, gezeigt nach oben gebogen. Ein dem Vorsprung 16 ent­ sprechendes Loch 14 wird durch Ätzen oder Stanzen im Rah­ men 81 ausgebildet. Die beiden Rahmen 81 und 82 werden derart übereinandergelegt, daß der Vorsprung 16 im Loch 14 eingefügt und eingepaßt wird. Danach wird gemäß Fig. 10D der Vorsprung 16 zurückgebogen. Damit sind die Rahmen 81 und 82 mittels Verstemmung eingepaßt und befestigt. Die Formen des Vorsprungs 16 und des Lochs 14 sowie die Verfahren zu ihrer Ausbildung sind nicht auf die vorste­ hend genannten Formen und Verfahren beschränkt.Figs. 10A to 10D show a fifth comparative example of a method for connecting a frame 81 for the lead wires to a frame 82 for the carrier plate. In this comparative example, the connection is made by caulking. Figs. 10A to 10D show a protrusion 16 formed in the frame 82 and a hole 14 formed in the frame 81 , the protrusion 16 being fitted in the hole 14 . First, according to Fig. 10A formed in the frame 82 by etching or punching a projection. The protrusion 16 is then bent upward as shown in FIG. 10B. A protrusion 16 ent speaking hole 14 is formed by etching or punching in Rah 81 men formed. The two frames 81 and 82 are superimposed in such a way that the projection 16 is inserted and fitted in the hole 14 . Thereafter, the projection 16 is Fig invention. 10D bent back. The frames 81 and 82 are thus fitted and fastened by means of caulking. The shapes of the protrusion 16 and the hole 14 and the methods for forming them are not limited to the above-mentioned shapes and methods.

Figs. 11, 12A und 12B zeigen ein Vergleichsbeispiel ei­ nes Verfahrens zum Abschneiden nichtbenötigter Abschnitte eines äußeren Rahmens 82a des Rahmens 82 für das Träger­ plättchen, der an einem Rahmen 81 für die Zuführungs­ drähte mittels eines der vorstehend genannten Verfahren befestigt wurde. Fig. 11 zeigt einen Rahmen 82 für das Trägerplättchen mit einem auf dem Trägerplättchen befe­ stigten Halbleiterbaustein; der Rahmen 82 für das Träger­ plättchen ist an der Unterseite mit dem Rahmen 81 für die Zuführungsdrähte verbunden. Fig. 11 zeigt Verbindungsab­ schnitte 17 (zum Beispiel Punktschweißabschnitte), an denen die Rahmen miteinander verbunden sind und im Rahmen 81 für die Zuführungsdrähte ausgebildete Rahmen-Schneide­ schlitze.Figs. 11, 12A and 12B show a comparative example egg nes method for cutting unneeded portions of an outer frame 82a of the frame 82 slide for the carrier, of the wires to a frame 81 for the feed by means of a was attached to the above methods. FIG. 11 shows a frame 82 for the carrier plate with a semiconductor component fastened on the carrier plate; the frame 82 for the carrier plate is connected on the underside to the frame 81 for the feed wires. Fig. 11 shows Verbindungsab sections 17 (for example spot welding sections) on which the frames are connected to one another and slots formed in the frame 81 for the lead wires frame cutting.

Die im Rahmen 81 für die Zuführungsdrähte ausgebildeten Rahmen-Schneideschlitze 18 bieten eine Vorrichtung zum Durchschneiden des Rahmens 82 für das Trägerplättchen, mit Ausnahme für ein Trägerplättchen 2 (welches schwe­ bende Zuführungsdrähte aufweist) und an den Verbindungs­ abschnitten 17 auf beiden Seiten mit dem Rahmen 81 ver­ bunden ist. Nach dem Schneiden kann der Rahmen 81 mit dem Trägerplättchen 1 und dem Halbleiterbaustein 2 wie ein einstückiger Rahmen behandelt werden. Dadurch können in den nachfolgenden Prozessen Probleme, wie zum Beispiel ein fehlerhaftes Fortbewegen der Rahmen und das Ansammeln oder Austreten von Lösungsmitteln, wie sie bei zwei kom­ binierten Rahmen oft auftreten, wirksam verhindert wer­ den.The frame cutting slots 18 formed in the frame 81 for the lead wires offer a device for cutting through the frame 82 for the carrier plate, with the exception of a carrier plate 2 (which has floating lead wires) and on the connecting sections 17 on both sides with the frame 81 connected is. After cutting, the frame 81 with the carrier plate 1 and the semiconductor module 2 can be treated like a one-piece frame. This can effectively prevent problems in the subsequent processes, such as incorrect movement of the frames and the accumulation or leakage of solvents, which often occur with two combined frames.

Figs. 12A und 12B zeigen dieses Schneideverfahren, wobei 19 eine untere Metallbefestigungsvorrichtung, 20 einen Rahmenhalter und 21 ein Schneidelement bezeichnet. Gemäß Fig. 12A wird der Rahmen 81 für die Zuführungsdrähte und der Rahmen 82 für das Trägerplättchen, welche an den Ver­ bindungsabschnitten 17 miteinander verbunden sind, auf die untere Metallbefestigungsvorrichtung 19 gelegt und vom Rahmenhalter 20 gehalten. Das Schneidelement 21 wird in die Rahmen-Schneideschlitze 18 bis zu einer Position eingefügt, an der das Schneidelement 21 durch die untere Metallbefestigungsvorrichtung 19 in einem angemessenen vorbestimmten Abstand gestoppt wird. Damit wird der äußere Rahmen des Rahmens 82 für das Trägerplättchen vom Rahmen 81 für die Zuführungsdrähte abgeschnitten.Figs. 12A and 12B show this cutting method, where 19 denotes a lower metal fastening device, 20 a frame holder and 21 a cutting element. According to Fig. 12A of the frame 81 for the lead wires and the frame is 82 17 are connected to each other for the support plates, which connection portions on the Ver placed on the lower metal attachment device 19 and held by the frame holder 20. The cutting element 21 is inserted into the frame cutting slots 18 to a position where the cutting element 21 is stopped by the lower metal fastening device 19 at an appropriate predetermined distance. The outer frame of the frame 82 for the carrier plate is thus cut off from the frame 81 for the feed wires.

Wie vorstehend beschrieben wird bei einem bekannten Ver­ fahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur ein einstückiger Zuführungsdraht-Rahmen mit integriert ausgebildeten Zuführungsdrähten und Träger­ plättchen verwendet. Ein derartiger Rahmen kann mittels Stanzen oder Ätzen aus einem Metallblech erzeugt werden. Obwohl dieses Verfahren den Vorteil aufweist, daß weniger Prozeßschritte zum Herstellen einer Halbleitervorrich­ tung, im Vergleich zu zwei kombinierten Rahmen, nötig sind, zeigen sich Nachteile insbesondere darin, daß es schwierig ist, die Breite eines Trägerplättchens über den Zuführungsdrahtbereich hinaus zu vergrößern und daß ein Halbleiterbaustein nicht stabil auf dem Trägerplättchen befestigt werden kann. Zum Lösen der genannten Probleme wird nachfolgend, gemäß einem vierten Beispiel ein Zuführungsdraht-Rahmen zur Verwendung in einer Halb­ leitervorrichtung mit LOC-Struktur sowie ein Verfahren gemäß dem fünften Beispiel zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur, unter Ver­ wendung eines derartigen Zuführungsdraht-Rahmens, be­ schrieben.As described above, in a known Ver drive to manufacture a semiconductor device LOC structure using a one-piece lead wire frame integrally formed lead wires and carrier plate used. Such a frame can by means of Stamping or etching can be generated from a metal sheet. Although this method has the advantage that less  Process steps for manufacturing a semiconductor device compared to two combined frames Disadvantages are particularly evident in the fact that is difficult to determine the width of a carrier plate over the Feed wire area to enlarge and that a Semiconductor device not stable on the carrier plate can be attached. To solve the problems mentioned is below, according to a fourth example a lead wire frame for use in a half LOC structure conductor device and a method according to the fifth example of production a semiconductor device with LOC structure, under Ver using such a feed wire frame, be wrote.

Viertes und fünftes BeispielFourth and fifth example

Figs. 13 und 14 zeigen ein Beispiel eines Zuführungs­ draht-Rahmens gemäß dem vierten und fünften Beispiel, wobei Fig. 13 eine Draufsicht und Fig. 14 eine Seitenansicht in Richtung des Pfeils XIV in Fig. 13 ist. Gemäß Fig. 13 besitzt dieser Zuführungsdraht-Rahmen 83 eine Vielzahl von Zuführungsdrähten 3 innerhalb eines äußeren Rahmens 83a und ein Trägerplättchen 100, welches sich im wesentlichen rechtwinklig zu den Zuführungsdräh­ ten 3 erstreckt. Die Zuführungsdrähte 3 und das Träger­ plättchen 100 sind hierbei integriert ausgebildet. Das Trägerplättchen 100 besitzt ein herkömmliches Hauptplätt­ chen 101, welches sich entlang eines Zentralbereiches ei­ nes Halbleiterbausteins 2 in seiner ganzen Länge er­ streckt, und ferner Nebenplättchen 102, welche sich an beiden Seiten des Hauptplättchens 101 kreuzförmig er­ strecken. Damit ist die Breite des Trägerplättchens im wesentlichen vergrößert. Jedes Nebenplättchen 102 liegt in der gleichen Ebene wie das Hauptplättchen 101 und erstreckt sich im wesentlichen rechtwinkelig zum Haupt­ plättchen 101. Darüberhinaus erstreckt sich jedes Neben­ plättchen 102 zwischen benachbarten Zuführungsdrähten, welche in einem vorbestimmten Abstand aus einer Vielzahl von Zuführungsdrähten 3 von beiden Seiten des äußeren Rahmens 83a nach innen ragen. Aufgrund dieser Struktur kann das Trägerplättchen 100 sich über den Zuführungs­ drahtbereich hinaus erstrecken, ohne den Ort, die Form und/oder die Länge der Zuführungsdrähte 3 zu verändern. Gemäß Fig. 14 ist das Trägerplättchen 100 bezüglich dem äußeren Rahmen 83a versenkt und ein Halbleiterbaustein wird beispielsweise mit Hartlot auf dem abgesenkten Trä­ gerplättchen 100 durch Bonden befestigt.Figs. 13 and 14 show an example of a feed wire frame according to the fourth and fifth examples, wherein FIG. 13 is a plan view and FIG. 14 is a side view in the direction of arrow XIV in FIG. 13. Referring to FIG. 13 of this lead-in wire-frame has 83 a plurality of feed wires 3 within an outer frame 83 a and a carrier plate 100 which th substantially perpendicular to the Zuführungsdräh 3 extends. The feed wires 3 and the carrier plate 100 are integrally formed. The carrier plate 100 has a conventional main plate 101 , which extends along a central region of a semiconductor component 2 in its entire length, and also secondary plates 102 , which extend on both sides of the main plate 101 in a cross shape. This essentially increases the width of the carrier plate. Each side plate 102 lies in the same plane as the principal plate 101 and extending at right angles to the main plate substantially one hundred and first In addition, each sub-plate 102 extends between adjacent lead wires, which protrude inward from a plurality of lead wires 3 from both sides of the outer frame 83 a at a predetermined distance. Due to this structure, the carrier plate 100 can extend beyond the feed wire region without changing the location, the shape and / or the length of the feed wires 3 . Referring to FIG. 14, the carrier plate is recessed with respect to the outer frame 100 83 a and a semiconductor device is mounted, for example, brazing to the lowered Trä gerplättchen 100 by bonding.

Figs. 15 und 16 zeigen eine Halbleitervorrichtung, wie sie durch ein Verfahren gemäß dem fünften Beispiel, unter Verwendung eines Zuführungsdraht-Rahmens gemäß Fig. 13, hergestellt wurde. Fig. 15 zeigt eine Schnittansicht entlang eines Zuführungsdrahtes 3 der Halbleitervorrichtung. Fig. 16 ist eine Schnittansicht entlang der Schnittlinie XVI-XVI. Die Grundstruktur ent­ spricht der Halbleitervorrichtung gemäß dem ersten Beispiel nach Fig. 1, weshalb gleiche oder ähnliche Teile mit gleichen Bezugszeichen benannt sind. Die Beschreibung dieser gleichen oder ähnlichen Teile wird an dieser Stelle nicht wiederholt. Bei der Halblei­ tervorrichtung gemäß Figs. 15 und 16 sind nur Zuführungs­ drähte 3 vorgesehen, die sich über dem Halbleiterbaustein 2 erstrecken und keine gemeinsamen Zuführungsdrähte 3 ha­ ben. Das dieses Herstellungsverfahren darstellende Fluß­ diagramm, ist das gleiche wie das Flußdiagramm gemäß dem zweiten Beispiel nach Fig. 5, mit Ausnahme, daß die Schritte S2 und S3 wegfallen.Figs. 15 and 16 show a semiconductor device as manufactured by a method according to the fifth example using a lead wire frame shown in FIG. 13. Fig. 15 shows a sectional view along a lead wire 3 of the semiconductor device. Fig. 16 is a sectional view taken along the line XVI-XVI. The basic structure corresponds to the semiconductor device according to the first example according to FIG. 1, which is why the same or similar parts are given the same reference numerals. The description of these same or similar parts is not repeated here. In the semiconductor device according to Figs. 15 and 16, only supply wires 3 are provided, which extend over the semiconductor module 2 and ben no common supply wires 3 ha. The flow chart representing this manufacturing method is the same as the flow chart according to the second example of FIG. 5, except that steps S2 and S3 are omitted.

Nachfolgend wird das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den Fig. 15 und 16 beschrieben. Wie vorstehend in Verbindung mit Fig. 14 beschrieben, wird zwischen dem äußeren Rahmen 83a des Zuführungsdraht- Rahmens 83 und das abgesenkte Trägerplättchen 100 ein Halbleiterbaustein 2 eingefügt. Anschließend wird der Halbleiterbaustein 2 auf dem Trägerplättchen 100 mit bei­ spielsweise einem Hartlot 7 (Trägerplättchen-Bond Schritt S1) befestigt. Gemäß Fig. 15 liegt jeder der Zuführungs­ drähte 3 ohne Kontakt oberhalb der Oberfläche des Halb­ leiterbausteins 2.The method for manufacturing a semiconductor device according to FIGS. 15 and 16 is described below. As described above in connection with FIG. 14, a semiconductor module 2 is inserted between the outer frame 83 a of the feed wire frame 83 and the lowered carrier plate 100 . The semiconductor component 2 is then fastened on the carrier plate 100 using, for example, a hard solder 7 (carrier plate bond step S1). Referring to FIG. 15, each of the feed wires is 3 without contact above the surface of the semiconductor package. 2

Die inneren Zuführungsdrahtabschnitte 3a, der sich über dem Halbleiterbaustein 2 erstreckenden Zuführungsdrähte 2 werden jeweils mit dünnen Metalldrähten 5 anhand eines Ultraschall-Thermokompression Draht-Bond Verfahrens (Draht-Bond Schritt S4) an die Elektroden 4 auf dem Halb­ leiterbaustein 2 angeschlossen. Bei diesem Schritt werden beim Aufdrücken des dünnen Metalldrahtes 5 auf eine Elek­ trode 4 des Halbleiterbausteins 2, diesem mechanische Kräfte zugeführt. Aufgrund der hohen Stabilität des auf dem Trägerplättchen 100 befestigten Halbleiterbausteins 2, ist jedoch sichergestellt, daß das Bonden leicht und ohne Probleme durchgeführt werden kann. Während des Draht-Bond Prozesses wird das Trägerplättchen, zum Erhö­ hen der Temperatur des Halbleiterbausteins 2 und zum Ver­ einfachen des Draht-Bondens, erhitzt. Da das Trägerplätt­ chen 100, im Vergleich zum herkömmlichen Zuführungsdraht- Rahmen mit integriert ausgebildeten Zuführungsdrähten und Trägerplättchen eine größere Fläche aufweist, kann eine bessere thermische Leitfähigkeit vom Trägerplättchen 100 zum Halbleiterbaustein 2 erreicht werden. Dadurch kann die Temperatur des Halbleiterbausteins 2 wirkungsvoller angehoben werden.The inner supply wire sections 3 a, the supply wires 2 extending over the semiconductor module 2 are each connected with thin metal wires 5 using an ultrasonic thermocompression wire bonding method (wire bonding step S4) to the electrodes 4 on the semiconductor module 2 . In this step, when the thin metal wire 5 is pressed onto an electrode 4 of the semiconductor module 2 , mechanical forces are supplied to it. Due to the high stability of the semiconductor component 2 fastened on the carrier plate 100 , however, it is ensured that the bonding can be carried out easily and without problems. During the wire bonding process, the carrier plate is heated to increase the temperature of the semiconductor device 2 and to simplify the wire bonding. Since the carrier plate 100 has a larger area in comparison with the conventional feed wire frame with integrated feed wires and carrier plates, better thermal conductivity can be achieved from the carrier plate 100 to the semiconductor component 2 . As a result, the temperature of the semiconductor module 2 can be raised more effectively.

Anschließend werden der Halbleiterbaustein 2, das Trägerplättchen 100, die inneren Zuführungsdrahtabschnitte 3a und die dünnen Metalldrähte 5 mit beispielsweise Epoxy­ harz als Gießharz 6 eingefaßt (Vergußschritt S5). Jeder äußere Zuführungsdrahtabschnitt 3b, der aus dem Gießharz 6 nach außen ragt, wird galvanisch überzogen (äußerer galvanischer Überziehschritt S6). Schließlich wird eine fertiggestellte Halbleitervorrichtung vom äußeren Rahmen 83a des Zuführungsdrahtrahmens 83 getrennt und jeder, sich aus dem Gießharz 6 erstreckende äußere Zuführungs­ drahtabschnitt 3b der Halbleitervorrichtung, in eine ge­ wünschte Form gebracht (Zuführungsdraht-Verformungs­ schritt S7). Somit erhält man die vollständige Halblei­ tervorrichtung. Ein in der gegenwärtigen Produktion ver­ wendeter Zuführungsdraht-Rahmen 83 besitzt eine Vielzahl von Einheitselementen gemäß Fig. 13, wobei die Einheits­ elemente nacheinander miteinander verbunden sind und eine Vielzahl von Halbleitervorrichtungen gleichzeitig, ähn­ lich wie beim zweiten Beispiel, hergestellt werden kann. Das äußere galvanische Überziehen muß weder in diesem speziellen Herstellungsverfahren noch in einem der nachstehend genannten Produktionsverfahren durchge­ führt werden, falls es unnötig ist.Then the semiconductor chip 2 , the carrier plate 100 , the inner lead wire sections 3 a and the thin metal wires 5 with, for example, epoxy resin as a casting resin 6 edged (casting step S5). Each outer lead wire section 3 b, which protrudes outward from the casting resin 6 , is electroplated (outer electroplating step S6). Finally, a finished semiconductor device from the outer frame 83 a of the lead wire frame 83 separated and each, extending from the molding resin 6 outer feed wire portion 3 b of the semiconductor device is brought into a ge desired shape (lead wire-deformation step S7). Thus, the complete semiconductor device is obtained. A lead wire frame 83 used in the current production has a plurality of unit elements as shown in FIG. 13, the unit elements being successively connected to each other and a plurality of semiconductor devices can be manufactured simultaneously, similarly to the second example. The external electroplating does not have to be carried out in this special manufacturing process or in any of the production processes mentioned below if it is unnecessary.

Im Gegensatz zu mittels herkömmlichen einstückigen Rahmen hergestellten Halbleitervorrichtungen, besitzt die voll­ ständige Halbleitervorrichtung gemäß Figs. 15 und 16, an der Rückseite des Halbleiterbausteins 2 eine in direktem Kontakt mit dem Gießharz 6 bestehende geringere Fläche, wodurch zwischen der Rückfläche des Halbleiterbausteins 2 und dem Gießharz 6 eine bessere Haftung erreicht wird und ein Ablösen verhindert wird.In contrast to semiconductor devices produced by means of conventional one-piece frames, the fully permanent semiconductor device according to FIGS. 15 and 16, on the back of the semiconductor module 2, a smaller area existing in direct contact with the casting resin 6 , as a result of which better adhesion is achieved between the back surface of the semiconductor module 2 and the casting resin 6 and detachment is prevented.

In diesem speziellen Vergleichsbeispiel ist das Träger­ plättchen 100 kreuzförmig ausgebildet. Das Nebenplättchen 102 kann jedoch auch lediglich auf einer Seite des Hauptplättchens 101 des Trägerplättchens 100 ausgebildet sein. Demgegenüber besitzt der Zuführungsdraht-Rahmen 83 gemäß Fig. 17 auf jeder Seite des Hauptplättchens 101 des Trä­ gerplättchens 100 eine Vielzahl von Nebenplättchen 102, welche zu jeder Seite hinausragen. Jedes Nebenplättchen 102 des Zuführungsdraht-Rahmens 83 erstreckt sich zwi­ schen benachbarten Zuführungsdrähten 3. Bei Verwendung eines derartigen Zuführungsdraht-Rahmens 83 mit einem Trägerplättchen 100, welches eine größere Anzahl von Ne­ benplättchen 102 aufweist, kann die Stabilität des Halb­ leiterbausteins und der Wirkungsgrad der thermischen Leitfähigkeit, während eines Draht-Bond Prozeßschrittes, verbessert werden. Darüberhinaus weist eine derartige vollständige Halbleitervorrichtung eine bessere Haftung zwischen der rückseitigen Oberfläche des Halbleiterbau­ steins und dem Gießharz auf.In this particular comparative example, the carrier plate 100 is cruciform. The secondary plate 102 can, however, also be formed only on one side of the main plate 101 of the carrier plate 100 . In contrast, the lead wire frame 83 shown in FIG. 17 has a plurality of sub-plates 102 on each side of the main plate 101 of the carrier plate 100 , which protrude to each side. Each sub-die 102 of the lead wire frame 83 extends between adjacent lead wires 3 . When using such a feed wire frame 83 with a carrier plate 100 , which has a larger number of Ne benplättchen 102 , the stability of the semiconductor device and the efficiency of the thermal conductivity can be improved during a wire bonding process step. In addition, such a complete semiconductor device has better adhesion between the back surface of the semiconductor device and the casting resin.

Gemäß den Beschreibungsteilen zu den Figs. 13 und 17 er­ streckt sich beim Zuführungsdraht-Rahmen gemäß dem vier­ ten Beispiel ein Trägerplättchen 100 in einer zur longitudinalen Richtung eines Zuführungsdraht-Rahmens 83 rechtwinkligen Richtung (der tatsächliche Zuführungs­ draht-Rahmen besitzt eine Vielzahl von Einheitselementen gemäß diesen Figuren, wobei die Einheitselemente in hori­ zontaler Richtung dieser Figuren miteinander verbunden sind). Deshalb wird zum Einfügen eines Halbleiterbau­ steins zwischen ein Trägerplättchen 100 und einem äußeren Rahmen 83a der Halbleiterbaustein 2 in Longitudinalrich­ tung des Zuführungsdraht-Rahmens 83 eingefügt (durch den Pfeil XIV, in Fig. 13 angezeigte Richtung). In Produk­ tionslinien werden die Zuführungsdrahtrahmen üblicher­ weise in der Longitudinalrichtung des Zuführungsdrahtrah­ mens bewegt. Dies bedeutet, daß aufgrund der Tatsache, daß die Halbleiterbausteine in der gleichen Richtung wie der Zuführungsdraht-Rahmen-Bewegungspfad im Falle des Zu­ führungsdraht-Rahmens 83 gemäß Figs. 13 und 17 eingefügt wird, Schwierigkeiten beim Baustein-Einfügeprozeß auftre­ ten können.According to the parts of the description of FIGS. 13 and 17, in the feed wire frame according to the fourth example, a carrier plate 100 extends in a direction perpendicular to the longitudinal direction of a feed wire frame 83 (the actual feed wire frame has a plurality of unit elements according to these figures, the unit elements in FIG hori zontal direction of these figures are connected). Therefore, for inserting a semiconductor device between a carrier plate 100 and an outer frame 83 a, the semiconductor device 2 is inserted in the longitudinal direction of the lead wire frame 83 (by the arrow XIV, direction shown in Fig. 13). In production lines, the lead wire frames are typically moved in the longitudinal direction of the lead wire frame. This means that due to the fact that the semiconductor devices in the same direction as the feed wire frame movement path in the case of the feed wire frame 83 shown in Figs. 13 and 17 is inserted, difficulties in the module insertion process can occur.

Aufgrund dieser Tatsache ist gemäß dem vierten Beispiel, wie in Fig. 18 dargestellt, ein weiteres Vergleichsbeispiel vorgesehen. Beim Zuführungsdraht-Rahmen 83 gemäß Fig. 18 erstreckt sich ein Hauptplättchen 101 eines Trägerplättchens 100 in Longitudinalrichtung des Zuführungsdrahtrahmens 83, d. h. in der gleichen Richtung, in der der Zuführungsdraht-Rahmen 83 bewegt wird, und je­ der Zuführungsdraht 3 erstreckt sich rechtwinklig zu die­ ser Richtung. Beide Endabschnitte des Trägerplättchens 100 werden derart gebogen, daß das Trägerplättchen 100 bezüglich dem äußeren Rahmen 83a abgesenkt ist. Dadurch kann ein Halbleiterbaustein aus einer seitlichen Position des Zuführungsdraht-Rahmens-Bewegungspfades eingefügt werden, d. h. in einer zum Zuführungsdraht-Rahmen-Bewe­ gungspfad rechtwinkligen Richtung gemäß Pfeil B. Auf diese Weise erhält man einen einfachen Baustein-Einfüge­ prozeß. Fig. 18 zeigt Querverbindungsglieder 3d zum Ver­ binden der Zuführungsdrähte 3, welche in den Figuren der vorstehend genannten Ausführungsbeispiele nicht gezeigt wurden. Diese Querverbindungsglieder 3d werden in einem Zuführungsdrahtschneide- und Formprozeß, bei dem auch die Halbleitervorrichtung vom äußeren Rahmen 83a getrennt wird, abgeschnitten und in einzelne äußere Zuführungs­ drähte 3b aufgetrennt.Because of this, according to the fourth example, as shown in Fig. 18, another comparative example is provided. When lead wire frame 83 according to Fig. 18 extends a main plate 101 of a carrier plate 100 in the longitudinal direction of the lead wire frame 83, ie in the same direction in which the lead wire frame 83 is moved, and the the lead wire 3 extending perpendicular to the ser Direction. Both end portions of the carrier plate 100 are bent such that the carrier plate 100 is lowered with respect to the outer frame 83 a. As a result, a semiconductor device can be inserted from a lateral position of the feed wire frame movement path, ie in a direction perpendicular to the feed wire frame movement path according to arrow B. In this way, a simple module insertion process is obtained. Fig. 18 shows cross-connecting links 3 d for connecting the feed wires 3 , which were not shown in the figures of the above-mentioned exemplary embodiments. These cross-links 3 d are cut in a feed wire cutting and molding process, in which the semiconductor device is separated from the outer frame 83 a, and separated into individual outer feed wires 3 b.

Erster und zweiter Aspekt der ErfindungFirst and second aspects of the invention

Gemäß einem ersten und zweiten Aspekt der Erfindung zeigt Fig. 19 einen vom Zuführungsdraht-Rahmen nach Fig. 13 oder 17 derart modifizierten Zuführungsdraht-Rahmen, bei dem ein Halbleiterbaustein von einer seitlichen Position eines Zuführungsdraht-Rahmens-Bewegungspfades eingefügt werden kann. Der erste Aspekt der Erfindung bezieht sich auf einen Zuführungsdraht-Rahmen und der zweite Aspekt auf ein Verfahren zur Herstellung einer Halblei­ tervorrichtung, welche den Zuführungsdraht-Rahmen gemäß dem ersten Aspekt der Erfindung verwendet. In den vor­ herstehend genannten Ausführungsbeispielen wird ein Trä­ gerplättchen 100 bezüglich einem äußeren Rahmen 83a durch Biegen der beiden Endabschnitte (schwebende Zuführungs­ drähte) des Trägerplättchens 100 gemäß Fig. 14 abgesenkt. Demgegenüber werden beim Zuführungsdraht-Rahmen 84 gemäß Fig. 19 beide Seitenabschnitte eines äußeren Rahmens 84a, mit dem ein Trägerplättchen 100 verbunden ist, U-förmig gebogen (U-förmige Abschnitte 84b), so daß das Träger­ plättchen 100 bezüglich des äußeren Rahmens 83a abgesenkt wird. Ein derartiger Zuführungsdraht-Rahmen, bei dem das Trägerplättchen 100 durch U-förmiges Biegen der Ab­ schnitte des äußeren Rahmens 84a abgesenkt wird, weist folgende Vorteile auf: (1) Das Trägerplättchen 100 kann tiefer abgesenkt werden; (2) dieses Verfahren kann auch auf einen dünnen Zuführungsdraht-Rahmen mit einer gerin­ gen mechanischen Stabilität angewendet werden; und (3) die sich von beiden Seiten erstreckenden Zuführungsdrähte 3 können zueinander näher angeordnet werden. Unabhängig von der Richtungsbeziehung zwischen dem Trägerplättchen und dem Rahmen-Bewegungspfad können diese Vorteile erhal­ ten werden. Demnach weist ein Zuführungsdraht-Rahmen ge­ mäß dem ersten Aspekt der Erfindung keinerlei Beschrän­ kungen bezüglich der Richtung auf, in der sich das Trä­ gerplättchen erstreckt.According to a first and second aspect of the invention, FIG. 19 shows a feed wire frame modified in this way from the feed wire frame according to FIG. 13 or 17, in which a semiconductor device can be inserted from a lateral position of a feed wire frame movement path. The first aspect of the invention relates to a lead wire frame and the second aspect relates to a method of manufacturing a semiconductor device using the lead wire frame according to the first aspect of the invention. In the exemplary embodiments mentioned above, a carrier plate 100 is lowered with respect to an outer frame 83 a by bending the two end sections (floating feed wires) of the carrier plate 100 according to FIG. 14. In contrast, in the feed wire frame 84 shown in FIG. 19, both side portions of an outer frame 84 a, to which a carrier plate 100 is connected, bent in a U-shape (U-shaped sections 84 b), so that the carrier plate 100 with respect to the outer frame 83 a is lowered. Such a feed wire frame, in which the carrier plate 100 is lowered by U-shaped bending of the sections of the outer frame 84 a, has the following advantages: ( 1 ) The carrier plate 100 can be lowered lower; ( 2 ) this method can also be applied to a thin lead wire frame with little mechanical stability; and ( 3 ) the lead wires 3 extending from both sides can be arranged closer to each other. These advantages can be obtained regardless of the directional relationship between the carrier plate and the frame movement path. Accordingly, a lead wire frame according to the first aspect of the invention has no restrictions on the direction in which the carrier plate extends.

Fig. 20 zeigt ein Flußdiagramm eines Herstellungsverfahrens gemäß dem zweiten Aspekt der Erfindung. Fig. 20 shows a flow chart of a manufacturing method according to the second aspect of the invention.

Nachfolgend wird ein Beispiel eines Herstellungsverfah­ rens gemäß dem zweiten Aspekt der Erfindung beschrieben. Als erstes wird, ähnlich wie in den vorherstehend genann­ ten Ausführungsbeispielen, durch Stanzen oder Ätzen eines (nicht gezeigten) flachen Metallblechs ein Zuführungs­ draht-Rahmen 84 in flacher Form gemäß Fig. 19 hergestellt (Zuführungsdraht-Herstellungsschritt S1). Ein Träger­ plättchen 100 wird derart hergestellt, daß sich sein Hauptplättchen 101 rechtwinklig zur Bewegung des Zufüh­ rungsdraht-Rahmens 84, während der Herstellungsschritte der Halbleitervorrichtung, erstreckt (d. h., in diesem Falle, rechtwinklig zu der longitudinalen Richtung des Zuführungsdraht-Rahmens). Anschließend werden die Ab­ schnitte auf beiden Seiten des äußeren Rahmens 84a, mit dem das Trägerplättchen verbunden ist (d. h. die Ab­ schnitte des äußeren Rahmens, welche an beiden Seiten des Zuführungsdraht-Rahmens-Bewegungspfades liegen), zum Aus­ bilden von U-förmigen Abschnitten 84b gebogen. Diese U- förmigen Abschnitte ragen im wesentlichen rechtwinklig zur Rahmenebene hervor. Dadurch wird das Trägerplättchen 100 bezüglich dem äußeren Rahmen 84a und den inneren Zu­ führungsdrahtabschnitten 3a abgesenkt (Trägerblättchen- Absenkschritt S2). Ein (nicht gezeigter) Halbleiterbau­ stein wird in Richtung des Pfeiles B durch diese U-förmi­ gen Abschnitte 84b zwischen das Trägerplättchen 100 und die inneren Zuführungsdrahtabschnitte 3a eingefügt (Halbleiterbaustein-Einfügeschritt S3). Die U-förmigen Abschnitte 84b sollten daher zum Einfügen eines Halblei­ terbausteins ausreichend groß sein. Nach diesem Schritt wird die Halbleitervorrichtung durch ähnliche Schritte wie in den vorherstehend genannten Ausführungsbeispielen vervollständigt, wie z. B. dem Trägerplättchen-Bond Schritt S4, dem Draht-Bond Schritt S5, dem Vergußschritt S6, dem äußeren galvanischen Überziehschritt S7 und dem Zuführungsdraht-Verformungsschritt S8.An example of a manufacturing method according to the second aspect of the invention will be described below. First, similarly to the above embodiments, by punching or etching a flat metal sheet (not shown), a lead wire frame 84 is formed in a flat shape as shown in FIG. 19 (lead wire manufacturing step S1). A carrier die 100 is made such that its main die 101 extends perpendicular to the movement of the leadframe 84 during the semiconductor device manufacturing steps (ie, in this case, perpendicular to the longitudinal direction of the leadframe). Subsequently, the sections on both sides of the outer frame 84 a, to which the carrier plate is connected (ie the sections of the outer frame, which lie on both sides of the feed wire frame movement path), from forming U-shaped sections 84 b curved. These U-shaped sections protrude essentially at right angles to the frame plane. As a result, the carrier plate 100 is lowered with respect to the outer frame 84 a and the inner guide wire sections 3 a (carrier plate lowering step S2). A (not shown) semiconductor device is inserted in the direction of arrow B through these U-shaped sections 84 b between the carrier plate 100 and the inner feed wire sections 3 a (semiconductor device insertion step S3). The U-shaped sections 84 b should therefore be sufficiently large for inserting a semiconductor component. After this step, the semiconductor device is completed by similar steps as in the above-mentioned embodiments, such as. B. the wafer bond step S4, the wire bond step S5, the molding step S6, the outer electroplating step S7 and the lead wire deformation step S8.

Gemäß diesem Aspekt der Erfindung werden, während des Herstellungsprozesses, die Zuführungsdraht-Rahmen 84 in ihrer longitudinalen Richtung bewegt und die Halbleiter­ bausteine seitlich zum Bewegungspfad eingefügt. Dadurch kann der Baustein-Einfügeprozeß auf einfache Weise durch­ geführt werden. Aufgrund der Tatsache, daß beide Seiten des äußeren Rahmens 84a U-förmig gebogen sind, ist es möglich den Abstand, der sich gegenüberliegenden inneren Zuführungsdrahtabschnitte 3a des äußeren Rahmens, zu ver­ ringern. Folglich können sich die inneren Zuführungs­ drahtabschnitte 3a weiter über innere Bereiche des Halb­ leiterbausteins erstrecken. According to this aspect of the invention, during the manufacturing process, the lead wire frames 84 are moved in their longitudinal direction and the semiconductor devices are inserted laterally to the movement path. As a result, the module insertion process can be carried out in a simple manner. Due to the fact that both sides of the outer frame 84 a are bent in a U-shape, it is possible to reduce the distance, the opposite inner feed wire sections 3 a of the outer frame. Consequently, the inner feed wire sections 3 a can continue to extend over inner areas of the semiconductor device.

In einer Halbleitervorrichtung gemäß dem ersten Beispiel wird als Trägerplättchen-Bond Material zum Bonden eines Halbleiterbausteins ein Hartlot verwendet, welches keine Feuchtigkeitsabsorption aufweist. Folglich wird im Trägerplättchen-Bond Material keine Feuchtigkeit absorbiert, wodurch die durch Korrosion des Halbleiter­ bausteins, Risse im Gehäuse und Ablösungen zwischen Halb­ leiterbausteinen und Trägerplättchen hervorgerufenen Pro­ bleme verhindert werden. Dadurch erhält man eine zuver­ lässigere Halbleitervorrichtung. Beim Verfahren gemäß dem zweiten Beispiel zum Herstellen einer Halb­ leitervorrichtung wird nachdem zwei Zuführungsdraht-Rah­ men, d. h. einer für die Zuführungsdrähte und ein anderer für das Trägerplättchen, miteinander verbunden wurden, ein unnötiger Abschnitt des äußeren Rahmens des Zufüh­ rungsdraht-Rahmens für das Trägerplättchen durch im Rah­ men für die Zuführungsdrähte ausgebildete Rahmen-Schnei­ deschlitze abgeschnitten und von den anderen Abschnitten entfernt.In a semiconductor device according to the first example is used as a carrier plate bond material Bonding a semiconductor device uses a hard solder which has no moisture absorption. consequently there is no moisture in the carrier plate bond material absorbed, which is caused by corrosion of the semiconductor building blocks, cracks in the housing and detachments between half ladder modules and carrier plates evoked Pro bleme can be prevented. This gives you a verver more casual semiconductor device. In the process according to second example of making a half conductor device is after two lead wire frames men, d. H. one for the lead wires and another for the carrier plate, were connected to each other, an unnecessary section of the outer frame of the feeder guidewire frame for the carrier plate through in the frame men for the lead wires formed frame cutting deslits cut off and from the other sections away.

Somit können die Zuführungsdraht-Rahmen in den nachfol­ genden Prozessen wie ein einzelner Zuführungsdraht-Rahmen behandelt werden. Der Herstellungsprozeß wird dadurch vereinfacht und kann leichter durchgeführt werden. Der Produktionswirkungsgrad und die Produktionsausbeute ver­ bessern sich. Gemäß dem dritten Beispiel wird ein Zuführungsdraht-Rahmen geschaffen, der den Vorteil besitzt, daß nach dem Miteinander-Verbinden von zwei Zu­ führungsdraht-Rahmen, d. h. einer für die Zuführungsdrähte und ein anderer für das Trägerplättchen, ein nicht benö­ tigter Abschnitt eines Rahmens abgeschnitten werden kann und von den anderen Teilen entfernt wird.Thus, the lead wire frames in the following processes like a single lead wire frame be treated. The manufacturing process is thereby simplified and can be carried out more easily. The Production efficiency and the production yield ver get better. According to the third example created a lead wire frame that has the advantage has that after connecting two to each other guidewire frame, d. H. one for the lead wires and another for the carrier plate, one not needed section of a frame can be cut off and removed from the other parts.

Gemäß dem vierten Beispiel besitzt ein Zufüh­ rungsdraht-Rahmen ein Trägerplättchen mit auf beiden Seiten des Hauptplättchens ausgebildeten Nebenplättchen, wo­ bei sich jedes Nebenplättchen rechtwinklig zum Haupt­ plättchen und zwischen die Zuführungsdrähte erstreckt. Auf diese Weise kann die Breite und Fläche des Träger­ plättchens ohne Veränderung der Zuführungsdrähte wesent­ lich vergrößert werden. Gemäß dem fünften Beispiel ermöglicht ein Herstellungsverfahren das Halten und Befestigen eines Halbleiterbausteins auf einem Trä­ gerplättchen auf sehr stabile Weise und verbessert zudem den Wirkungsgrad der thermischen Leitfähigkeit zwischen dem Trägerplättchen und dem Halbleiterbaustein. Daher kann ein Herstellungsprozeß, insbesondere ein Draht-Bond Prozeß einfach, genau und wirkungsvoll durchgeführt und eine sehr zuverlässige Halbleitervorrichtung hergestellt werden. Im Vergleich zur Halbleitervorrichtung mit eine herkömmlichen Zuführungsdraht-Rahmen und einem nahe bei­ einanderliegenden Trägerplättchen besitzt die erfindungs­ gemäße Halbleitervorrichtung eine geringere Fläche auf der der Halbleiterbaustein in direktem Kontakt mit dem Gießharz ist. Die Wahrscheinlichkeit, daß sich der Halb­ leiterbaustein vom Gießharz löst ist daher geringer, wo­ durch eine sehr zuverlässige Halbleitervorrichtung erhal­ ten wird.According to the fourth example, it has a feeder wire frame with a carrier plate on both sides  of the main platelet, where with each side tile at right angles to the main platelet and extends between the lead wires. In this way, the width and area of the beam platelets without changing the lead wires be enlarged. According to the fifth example enables a manufacturing process to hold and attaching a semiconductor device to a carrier gel platelet in a very stable way and also improves the efficiency of thermal conductivity between the carrier plate and the semiconductor device. Therefore can be a manufacturing process, especially a wire bond Process carried out simply, accurately and effectively and manufactured a very reliable semiconductor device become. Compared to the semiconductor device with one conventional lead wire frame and one close to opposing carrier plate has the Invention semiconductor device has a smaller area which is the semiconductor device in direct contact with the Cast resin is. The probability that the half The ladder module from the cast resin is therefore less where through a very reliable semiconductor device will.

Beim Zuführungsdraht-Rahmen gemäß dem ersten Aspekt der Erfindung werden die auf beiden Seiten eines äußeren Rah­ mens, mit dem das Trägerplättchen verbunden ist, befind­ lichen Abschnitte zum Absenken des Trägerplättchens U- förmig gebogen. Im Vergleich zum Ausführungsbeispiel, bei dem das Trägerplättchen durch Biegen, der auf beiden Sei­ ten des Trägerplättchens befindlichen schwebenden Drähte, abgesenkt wird, besitzt dieser Zuführungsdraht-Rahmen die Vorteile, daß das Trägerplättchen tiefer abgesenkt werden kann, daß eine höhere mechanische Stabilität erreicht wird und daß der Abstand zwischen den von beiden Seiten sich erstreckenden Zuführungsdrähten verkürzt werden kann.In the lead wire frame according to the first aspect of FIG Invention will be on both sides of an outer frame mens, with which the carrier plate is connected sections for lowering the carrier plate U- curved. In comparison to the embodiment, at by bending the carrier plate, which is on both sides floating wires located on the carrier plate, is lowered, this lead wire frame has the Advantages that the carrier plate can be lowered lower can achieve greater mechanical stability and that the distance between the two sides  extending lead wires can be shortened can.

Gemäß dem zweiten Aspekt der Erfindung ist ein Herstel­ lungsverfahren vorgesehen, bei dem ein sich rechtwinklig zur Richtung einer Zuführungsdraht-Rahmenbewegung, wäh­ rend des Herstellungsprozesses einer Halbleitervorrich­ tung, erstreckendes Trägerplättchen durch U-förmiges Bie­ gen der beiden Seitenabschnitte des äußeren Rahmens, mit dem das Trägerplättchen verbunden ist, abgesenkt wird, so daß der Halbleiterbaustein seitlich vom Zuführungsdraht- Bewegungspfad eingefügt werden kann. Dadurch wird der Baustein-Einfügeprozeß vereinfacht. Darüberhinaus wird beim U-förmigen Biegen der Seitenabschnitte, zum Ausbil­ den von U-förmigen Abschnitten, das Trägerplättchen be­ züglich der Zuführungsdrähte abgesenkt und gleichzeitig die sich von beiden Seiten erstreckenden Zuführungsdrähte angenähert. Dadurch wird es möglich, die Zuführungsdrähte näher an den Zentralbereich des Halbleiterbausteins heranzuführen, wodurch die Flexibilität bei der Positio­ nierung der Elektroden erhöht ist. According to the second aspect of the invention is a manufacture provided that the right angle for the direction of feed wire frame movement during the manufacturing process of a semiconductor device tion, extending carrier plate by U-shaped bend towards the two side sections of the outer frame, with to which the carrier plate is connected is lowered, so that the semiconductor device is on the side of the Movement path can be inserted. This will make the Block insertion process simplified. Furthermore, when U-shaped bending of the side sections, for training of U-shaped sections, the carrier plate be lowered with respect to the lead wires and at the same time the lead wires extending from both sides approximated. This makes it possible to feed the wires closer to the central area of the semiconductor device introduce, which gives flexibility in the position nation of the electrodes is increased.  

Damit ist eine hoch zuverlässige Halbleitervorrich­ tung und ein dazugehöriges Herstellungsverfahren offen­ bart. Durch Verwendung eines Hartlot-Materials 7, wie zum Beispiel ein gewöhnliches Lot, welches beim Trägerplätt­ chen-Bonden eines Halbleiterbausteins 1 auf dem Träger­ plättchen 1 keine Feuchtigkeitsabsorption aufweist, kann Feuchtigkeitsabsorption innerhalb einer Halbleitervor­ richtung wirksam verhindert werden. A highly reliable semiconductor device and an associated manufacturing process are thus openly available. By using a brazing material 7, such as an ordinary solder that when platelet Trägerplätt chen-bonding a semiconductor chip 1 on the substrate 1 having no moisture absorption, moisture absorption can be within a Halbleitervor direction can be effectively prevented.

Daher treten bei der erfindungsgemäßen Halbleitervorrich­ tung keine Probleme, wie zum Beispiel Korrosion des Halb­ leiterbausteins und Gehäuserisse, aufgrund der vom Halb­ leiterbaustein absorbierten Feuchtigkeit auf.Therefore occur in the semiconductor device according to the invention no problems, such as corrosion of the half ladder modules and housing cracks, due to the half conductor block absorbs moisture.

Claims (2)

1. Zuführungsdraht-Rahmen (84) zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur, bei der sich Zuführungsdrähte über einen Halbleiterbaustein erstrecken, gekennzeichnet durch
äußere Rahmenabschnitte (84a, 84b);
in den jeweiligen äußeren Rahmenabschnitten (84a) ausgebildete U-förmige Abschnitte (84b), die in der gleichen Richtung und rechtwinklig zur Rahmenebene hervorragen und genügend groß sind, damit der Halbleiterbaustein (2) durch einen dieser U-förmigen Abschnitte (84b) zwischen ein Trägerplättchen (100, 101, 102) und eine Vielzahl von Zuführungsdrähten (3) eingefügt werden kann;
wobei sich das Trägerplättchen (100, 101, 102) zwischen den in den jeweiligen äußeren Rahmenabschnitten (84a) ausgebildeten U-förmigen Abschnitten (84b) erstreckt
und somit gegenüber den äußeren Rahmenabschnitten (84a) abgesenkt ist; und
sich die Vielzahl von Zuführungsdrähten (3) parallel zu den äußeren Rahmenabschnitten (84a, 84b) von die äußeren Rahmenabschnitte (84a) verbindenden Querverbindungsgliedern (3d) in Richtung des Trägerplättchens (100, 101, 102) er­ strecken und in der gleichen Ebene wie die äußeren Rahmenabschnitte (84a) liegen.
1. lead wire frame ( 84 ) for use in the manufacture of a semiconductor device with a LOC structure, in which lead wires extend over a semiconductor device, characterized by
outer frame sections ( 84 a, 84 b);
in the respective outer frame sections ( 84 a) formed U-shaped sections ( 84 b) which protrude in the same direction and at right angles to the frame plane and are large enough so that the semiconductor device ( 2 ) through one of these U-shaped sections ( 84 b ) can be inserted between a carrier plate ( 100 , 101 , 102 ) and a plurality of lead wires ( 3 );
wherein the carrier plate (100, 101, 102) extends between the outer in the respective frame portions (84 a) formed U-shaped portions (84 b)
and thus lowered relative to the outer frame sections ( 84 a); and
the plurality of supply wires ( 3 ) parallel to the outer frame sections ( 84 a, 84 b) of the outer frame sections ( 84 a) connecting cross-links ( 3 d) in the direction of the carrier plate ( 100 , 101 , 102 ) and he stretch same level as the outer frame sections ( 84 a).
2. Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur, bei der sich Zuführungsdrähte über einen Halbleiterbaustein erstrecken, gekennzeichnet durch die Schritte:
Herstellen eines Zuführungsdraht-Rahmens (84) mit
einem Trägerplättchen (100, 101, 102), welches sich im wesentlichen senkrecht zur Längsrichtung des Zuführungsdraht-Rahmens (84) erstreckt;
äußeren Rahmenabschnitten (84a, 84b) zum Verbinden des Trägerplättchens (100, 101, 102) mit eine Vielzahl von Zuführungsdrähten (3) aufweisenden und die äußeren Rahmenabschnitte (84a) verbindenden Querverbindungsgliedern (3d);
wobei sich die Vielzahl von Zuführungsdrähten (3) parallel zu den äußeren Rahmenabschnitten (84a, 84b) von den die äußeren Rahmenabschnitte (84a) verbindenden Querverbindungsgliedern (3d) in Richtung des Trägerplättchens (100, 101, 102) erstrecken und jeweils einen inneren (3a) und einen äußeren (3b) Zuführungsdraht- Abschnitt aufweisen;
Absenken des Trägerplättchens (100, 101, 102) bezüglich der äußeren Rahmenabschnitte (84a) und den inneren Zuführungsdraht-Abschnitten (3a) durch Ausbilden U- förmiger Abschnitte (84b) der äußeren Rahmenabschnitte (84a, 84b), an denen das Trägerplättchen (100, 101, 102) mit den äußeren Rahmenabschnitten (84b) verbunden ist;
Einfügen eines Halbleiterbausteins (2) zwischen dem Trägerplättchen (100, 101, 102) und den inneren Zuführungsdraht-Abschnitten (3a) durch die U-förmig ausgebildeten Abschnitte (84b);
Trägerplättchen-Bonden des Halbleiterbausteins (2) auf das Trägerplättchen (100, 101, 102);
Durchführen eines Draht-Bondens zwischen dem inneren Zu­ führungsdraht-Abschnitt (3a) eines jeden Zuführungsdrahtes (3) und einer auf dem Halbleiterbaustein (2) ausgebildeten entsprechenden Elektrode (4);
Durchführen des Vergießens zum Versiegeln des Halblei­ terbausteins (2) und der ihn umgebenden Teile in einem Körper (6), so daß der äußere Zuführungsdraht-Abschnitt (3b) eines jeden Zuführungsdrahtes (3) nach außen ragt; und
Trennen der Halbleitervorrichtung vom äußeren Rahmenabschnitt des Zuführungsdraht-Rahmens (84) und Verformen der äußeren Zuführungsdrahtabschnitte (3b) eines jeden Zuführungsdrahtes (3).
2. A method for producing a semiconductor device with a LOC structure, in which supply wires extend over a semiconductor module, characterized by the steps:
Making a lead wire frame ( 84 ) with
a carrier plate ( 100 , 101 , 102 ) which extends substantially perpendicular to the longitudinal direction of the feed wire frame ( 84 );
outer frame sections ( 84 a, 84 b) for connecting the carrier plate ( 100 , 101 , 102 ) with a plurality of feed wires ( 3 ) having and connecting the outer frame sections ( 84 a) connecting links ( 3 d);
the plurality of lead wires ( 3 ) extending parallel to the outer frame sections ( 84 a, 84 b) from the cross-connecting elements ( 3 d) connecting the outer frame sections ( 84 a) in the direction of the carrier plate ( 100 , 101 , 102 ) and in each case have an inner ( 3 a) and an outer ( 3 b) lead wire section;
Lowering the carrier plate ( 100 , 101 , 102 ) with respect to the outer frame sections ( 84 a) and the inner feed wire sections ( 3 a) by forming U-shaped sections ( 84 b) of the outer frame sections ( 84 a, 84 b) which the carrier plate ( 100 , 101 , 102 ) is connected to the outer frame sections ( 84 b);
Inserting a semiconductor component ( 2 ) between the carrier plate ( 100 , 101 , 102 ) and the inner feed wire sections ( 3 a) through the U-shaped sections ( 84 b);
Carrier wafer bonding of the semiconductor component ( 2 ) to the carrier wafer ( 100 , 101 , 102 );
Performing a wire bonding between the inner to guidewire portion (3 a) of each lead-in wire (3) and a layer formed on the semiconductor device (2) corresponding electrode (4);
Performing the potting to seal the semiconductor device ( 2 ) and the parts surrounding it in a body ( 6 ) so that the outer lead wire portion ( 3 b) of each lead wire ( 3 ) protrudes outward; and
The semiconductor device from the outer frame portion of the lead wire-frame (84) and deforming separating the outer lead wire portions (3 b) of each lead-in wire (3).
DE4345301A 1992-06-05 1993-06-04 Lead wire frames for use in manufacturing a LOC structure semiconductor device and method of manufacturing a LOC structure semiconductor device Expired - Fee Related DE4345301C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04145697A JP3088193B2 (en) 1992-06-05 1992-06-05 Method for manufacturing semiconductor device having LOC structure and lead frame used therein
DE4318727A DE4318727C2 (en) 1992-06-05 1993-06-04 Process for the production of a semiconductor device with LOC structure and associated leadframe

Publications (1)

Publication Number Publication Date
DE4345301C2 true DE4345301C2 (en) 2003-11-20

Family

ID=25926523

Family Applications (4)

Application Number Title Priority Date Filing Date
DE4345301A Expired - Fee Related DE4345301C2 (en) 1992-06-05 1993-06-04 Lead wire frames for use in manufacturing a LOC structure semiconductor device and method of manufacturing a LOC structure semiconductor device
DE4345302A Expired - Fee Related DE4345302C2 (en) 1992-06-05 1993-06-04 A method of manufacturing a LOC structure semiconductor device and lead wire frames for use in manufacturing a LOC structure semiconductor device
DE4345303A Expired - Fee Related DE4345303C2 (en) 1992-06-05 1993-06-04 Lead wire frames for use in manufacturing a LOC structure semiconductor device and method for manufacturing a LOC structure semiconductor device
DE4345305A Expired - Fee Related DE4345305C2 (en) 1992-06-05 1993-06-04 Semiconductor device with lead-on-chip-structure

Family Applications After (3)

Application Number Title Priority Date Filing Date
DE4345302A Expired - Fee Related DE4345302C2 (en) 1992-06-05 1993-06-04 A method of manufacturing a LOC structure semiconductor device and lead wire frames for use in manufacturing a LOC structure semiconductor device
DE4345303A Expired - Fee Related DE4345303C2 (en) 1992-06-05 1993-06-04 Lead wire frames for use in manufacturing a LOC structure semiconductor device and method for manufacturing a LOC structure semiconductor device
DE4345305A Expired - Fee Related DE4345305C2 (en) 1992-06-05 1993-06-04 Semiconductor device with lead-on-chip-structure

Country Status (1)

Country Link
DE (4) DE4345301C2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469041A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Lead frame
JPH0245969A (en) * 1988-08-06 1990-02-15 Toshiba Corp Lead frame and semiconductor device consisting of lead frame therefor and manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334966A (en) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp Frame for resin-sealed semiconductor device
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
JPH06334966A (en) * 1993-05-26 1994-12-02 Hitachi Ltd Digital video recorder for picture signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469041A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Lead frame
JPH0245969A (en) * 1988-08-06 1990-02-15 Toshiba Corp Lead frame and semiconductor device consisting of lead frame therefor and manufacture thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 3-3354 A. In: Patent Abstracts of Japan, E-1046, 15.3.1991, Vol. 15, No. 110 *
JP 63-306647 A. In: Patent Abstracts of Japan, E-740, 10.4.1989, Vol. 13, No. 144 *

Also Published As

Publication number Publication date
DE4345303C2 (en) 2003-12-04
DE4345305C2 (en) 1998-04-09
DE4345302C2 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
DE4318727C2 (en) Process for the production of a semiconductor device with LOC structure and associated leadframe
DE102007049481B4 (en) Process for the production of a power semiconductor component
DE102005040058B4 (en) Power semiconductor module and method for producing the same
DE10066442B4 (en) Semiconductor device with radiating structure
DE3236567C2 (en) Process for manufacturing an optocoupler and lead frame blank for use in the process
DE112006003036T5 (en) Semi-conductor chip package with a lead frame and a clip and method of manufacture
DE112004000258T5 (en) Alternative Design for a Flip Chip in Leaded Molded Package and Method of Fabrication
DE102008035911B4 (en) Method for manufacturing an integrated circuit module
DE112008000234T5 (en) Preformed clip structure
DE102014104399B4 (en) Semiconductor chip package comprising a leadframe
DE19544980A1 (en) Light emitting diode module for e.g. display panel, LCD back light
DE102005003477A1 (en) A method of manufacturing a semiconductor device having electrodes on main and back sides of a semiconductor chip
DE2442159A1 (en) PROCESS FOR JOINING FLAT SIDES TOGETHER AND COMPONENTS PRODUCED BY THE PROCESS
EP0149232A2 (en) Semiconductor component having a metalic base
DE112006003372T5 (en) Apparatus and method for mounting a top and bottom exposed semiconductor
DE112006003633T5 (en) A terminalless and semiconductor wireless chip package and method of making the same
WO2017032772A1 (en) Laser component and method for producing same
DE4207198A1 (en) FEEDER FRAME AND SEMICONDUCTOR DEVICE USING THE FEEDER FRAME
DE19720432A1 (en) Electronic component, e.g. piezoelectric component
DE2315711A1 (en) METHOD OF CONTACTING INTEGRATED CIRCUITS HOUSED IN A SEMICONDUCTOR BODY WITH THE AID OF A FIRST CONTACTING FRAME
DE2454605C2 (en) Semiconductor component
DE112015005561T5 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCTION THEREOF
DE2925509A1 (en) PACKAGE FOR CIRCUIT ELEMENTS
DE4345301C2 (en) Lead wire frames for use in manufacturing a LOC structure semiconductor device and method of manufacturing a LOC structure semiconductor device
DE102017209904B4 (en) Electronic component, lead frame for an electronic component and method for producing an electronic component and a lead frame

Legal Events

Date Code Title Description
8304 Grant after examination procedure
AC Divided out of

Ref document number: 4318727

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee