DE4338706A1 - Multilayer substrate - Google Patents

Multilayer substrate

Info

Publication number
DE4338706A1
DE4338706A1 DE4338706A DE4338706A DE4338706A1 DE 4338706 A1 DE4338706 A1 DE 4338706A1 DE 4338706 A DE4338706 A DE 4338706A DE 4338706 A DE4338706 A DE 4338706A DE 4338706 A1 DE4338706 A1 DE 4338706A1
Authority
DE
Germany
Prior art keywords
layer
copper
heat sink
substrate according
layer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4338706A
Other languages
German (de)
Inventor
Juergen Dr Ing Schulz-Harder
Steve Edwards
Peter Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE4328353A priority Critical patent/DE4328353C2/en
Priority claimed from DE4328353A external-priority patent/DE4328353C2/en
Application filed by Individual filed Critical Individual
Priority to DE4338706A priority patent/DE4338706A1/en
Priority to US08/293,510 priority patent/US5650662A/en
Publication of DE4338706A1 publication Critical patent/DE4338706A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

The invention relates to a multilayer substrate for electrical circuits or components, consisting of a multiplicity of ceramic layers and metallisation layers. In order to improve thermal dissipation, a heat sink formed by at least one copper layer is provided on one surface side of the multilayer substrate.

Description

Die Erfindung bezieht sich auf ein Mehrschicht-Substrat gemäß Oberbegriff Patentanspruch 1.The invention relates to a multilayer substrate according to Preamble of claim 1.

Zur Herstellung von elektrischen Schaltkreisen oder Bau­ elementen, die wenigstens einen Halbleiter-Chip aufweisen, eignen sich Mehrschicht-Substrate, die in mehreren Schichten aufeinanderfolgend Metallisierungen und Keramikschichten besitzen, wobei die Metallisierungen zumindest teilweise elektrische Verbindungen, innere Anschlüsse für den Halb­ leiter-Chip sowie äußere Anschlüsse bilden, mit denen das elektrische Bauelement mit einer äußeren Schaltung oder einer Leiterplatte verbunden werden kann.For the manufacture of electrical circuits or construction elements that have at least one semiconductor chip, are suitable multi-layer substrates in several layers successive metallizations and ceramic layers have, the metallizations at least partially electrical connections, internal connections for the half form the conductor chip and external connections with which the electrical component with an external circuit or PCB can be connected.

Der Halbleiter-Chip ist beispielsweise ein Mikroprozes­ sor-Chip.The semiconductor chip is a microprocess, for example sor chip.

Aufgabe des Hauptpatentes ist es, ein Mehrschicht-Substrat aufzuzeigen, welches bei einer Vielzahl von Metallisierungen bzw. Leiterbahnen und/oder Anschlüssen auch für höhere Leistungen geeignet ist.The main patent is responsible for a multi-layer substrate to show which of a variety of metallizations or conductor tracks and / or connections also for higher ones Services is suitable.

Aufgabe der Erfindung des Zusatzpatentes ist es, die Kühl­ wirkung bei einem Substrat nach dem Hauptpatent zu ver­ bessern.The object of the invention of the additional patent is cooling effect on a substrate according to the main patent improve.

Zur Lösung dieser Aufgabe ist ein Mehrschicht-Substrat entsprechend dem kennzeichnenden Teil des Patentanspruches 1 ausgebildet. A multi-layer substrate is used to solve this problem according to the characterizing part of patent claim 1 educated.  

Bei der Herstellung wird zunächst das Mehrschicht-Substrat als solches, d. h. die von den Keramikschichten und den Metallisierungen (Anschlüsse, Leiterbahnen, usw.) gebildete Schichtfolge in einer geeigneten Technik hergestellt. Im Anschluß daran wird in einem gesonderten Arbeitsgang der Kühlkörper an der einen Oberflächenseite dieses Mehrsc­ hicht-Substrates befestigt bzw. hergestellt, und zwar unter Verwendung der DCB-Technik. Um dies zu ermöglichen, bestehen die Metallisierungen aus einem Metall oder einer Metal­ legierung mit einem Schmelzpunkt, der deutlich über dem Schmelzpunkt von Kupfer liegt.The first step in the manufacture is the multi-layer substrate as such, d. H. those of the ceramic layers and the Metallizations (connections, conductor tracks, etc.) formed Layer sequence produced in a suitable technique. in the This is followed by a separate operation Heatsink on one surface side of this multisc hicht substrate attached or manufactured, namely under Use of the DCB technology. To enable this to exist the metallizations from a metal or a metal alloy with a melting point that is significantly higher than that Melting point of copper is.

Durch die Herstellung bzw. Befestigung des Kühlkörpers mittels der DCB-Technik werden die Kühlwirkung beeinträchti­ gende Zwischenschichten vermieden.By making or attaching the heat sink the cooling effect is impaired by means of DCB technology avoiding intermediate layers.

Dadurch, daß auch zwischen dem Halbleiter-Bauelement und der benachbarten Schicht des Mehrschicht-Substrates, vorzugsweise einer benachbarten Metallisierung dieses Substrates eine weitere Metallschicht zw. Kupferschicht vorgesehen ist, ist eine großflächige homogene Übertragung von Verlustwärme vom Bauelement an das Substrat und von diesem an den Kühlkörper gewährleistet.The fact that also between the semiconductor device and the adjacent layer of the multilayer substrate, preferably an adjacent metallization of this substrate a further metal layer is provided between the copper layer a large area homogeneous transfer of heat loss from Component to the substrate and from this to the heat sink guaranteed.

Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.Further developments of the invention are the subject of the Unteran claims.

Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:The invention is described below with reference to the figures Exemplary embodiments explained in more detail. Show it:

Fig. 1 in vereinfachter Darstellung und im Schnitt ein Mehrschicht-Substrat gemäß der Erfindung, zusammen mit einem an diesem Substrat vorgesehenen Halb­ leiter-Schaltkreis; Figure 1 in a simplified representation and in section a multi-layer substrate according to the invention, together with a semiconductor circuit provided on this substrate.

Fig. 2 eine Draufsicht auf den Schaltkreis gemäß Fig. 1; FIG. 2 is a top view of the circuit of FIG. 1;

Fig. 3-5 in Draufsicht einen Blech- bzw. Folienzuschnitt für den profilierten Kühlkörper in unbearbeiteter Form, nach dem Einbringen von schlitzförmigen Öffnungen bzw. nach dem Profilieren; Fig. 3-5 in plan view of a sheet metal or foil blank for the profiled heat sink in raw form, after the introduction of slot-shaped openings or after profiling;

Fig. 6-7 in ähnlicher Darstellung wie die Fig. 1 und 2 eine weitere mögliche Ausführungsform Erfindung; Fig. 6-7 in a similar representation as Figures 1 and 2 another possible embodiment of the invention.

Fig. 8 in einer Darstellung wie Fig. 6 das Mehrschicht- Substrat der Fig. 6 und 7 mit einem weiteren Kühlkörper; FIG. 8 shows the multilayer substrate of FIGS. 6 and 7 with a further heat sink in a representation like FIG. 6;

Fig. 9 wie Fig. 1 ein Substrat gemäß der Erfindung; . Fig. 9 to Fig 1, a substrate according to the invention;

Fig. 10 in einer Darstellung wie Fig. 9 eine weitere mögliche Ausführungsform; FIG. 10 shows another possible embodiment in a representation like FIG. 9;

Fig. 11 und 12 in einer Darstellung ähnlich Fig. 1 sowie in einer vergrößerten Detaildarstellung eine weitere Ausführungsform des Substrates gemäß der Erfindung; . Figs. 11 and 12 in a representation similar to Figure 1 and in an enlarged detail view of another embodiment of the substrate according to the invention;

Fig. 13 und 14 in einer Darstellung ähnlich Fig. 1 sowie in einer vergrößerten Teildarstellung einen Schnitt durch eine weitere Ausführungsform des Substrates gemäß der Erfindung; . Figs. 13 and 14 in a representation similar to Figure 1 and in an enlarged partial view of a section through a further embodiment of the substrate according to the invention;

Fig. 15 eine abgewandelte Ausführungsform des Substrates der Fig. 1. Fig. 15 shows a modified embodiment of the substrate in FIG. 1.

In den Figuren ist mit 1 allgemein ein Mehrschicht-Substrat bezeichnet, welches aus einer Vielzahl von übereinander angeordneten Keramikschichten 2 und dazwischenliegenden Metallisierungen 3 besteht. Diese bilden eine Schichtfolge 2/3. Für eine übersichtlichere Darstellung sind nur die Metallschichten 3 jeweils schraffiert und die Keramikschich­ ten 2 ohne Schraffur in der Fig. 1 wiedergegeben. Die Metallisierungen 3, die elektrische Leiterbahnen bzw. Anschlüsse bilden, sind in einer für die Herstellung von Mehrschicht-Substraten geeigneten und bekannten Technik, beispielsweise im Siebdruckverfahren hergestellt und bestehen aus einem Metall oder einer Metallegierung mit einem Schmelz­ punkt, der höher liegt als der Schmelzpunkt von Kupfer. Für die Metallisierungen 3 eignet sich beispielsweise Platin, Palladium, Molybdän, Wolfram oder Legierungen, die zwei oder mehrere der vorgenannten Metalle enthalten.In the figures, 1 generally denotes a multilayer substrate, which consists of a plurality of ceramic layers 2 arranged one above the other and metallizations 3 lying between them. These form a 2/3 layer sequence. For a clearer representation, only the metal layers 3 are hatched and the ceramic layers 2 are shown without hatching in FIG. 1. The metallizations 3 , which form electrical conductor tracks or connections, are produced using a known and suitable technique for the production of multilayer substrates, for example by screen printing, and consist of a metal or a metal alloy with a melting point that is higher than the melting point of copper. Platinum, palladium, molybdenum, tungsten or alloys which contain two or more of the metals mentioned above are suitable for the metallizations 3 .

Die Keramikschichten 2 bestehen aus einer Aluminium-Keramik (Al₂O₃-Keramik), die auch einen geringen Anteil an Metall­ oxid, beispielsweise an Eisen-, Mangan- und/oder Poly­ bdän-Oxid enthält, wobei der Oxidanteil beispielsweise kleiner 10% ist, beispielsweise in der Größenordnung zwischen 4 und 10% liegt.The ceramic layers 2 consist of an aluminum ceramic (Al₂O₃ ceramic), which also contains a small proportion of metal oxide, for example iron, manganese and / or poly bdane oxide, the oxide proportion being less than 10%, for example is in the order of 4 to 10%.

Bei der für die Fig. 1 gewählten Darstellung ist das Mehr­ schicht-Substrat 1 an seiner Unterseite mit einer Ausnehmung 4 derart versehen, daß die Ausnehmung nach oben hin durch eine Metallisierung 3 verschlossen ist, auf die dann die in der Fig. 1 oberste Keramikschicht 2 folgt. An den Rändern ist die Ausnehmung 4 stufenförmig ausgebildet, und so derart, daß an den Stufen die Metallisierungen 3 jeweils freiliegen und somit Anschlüsse 5 (Drahtbonds) von den freiliegenden Metallisierungen 3 an die Anschlüsse des in der Ausnehmung 4 angeordneten Halbleiter-Chip 6 (z. B. Mikroprozessor-Chip 6) möglich ist.In the illustration chosen for FIG. 1, the multilayer substrate 1 is provided on its underside with a recess 4 such that the recess is closed at the top by a metallization 3 , on which then the top ceramic layer in FIG. 1 2 follows. At the edges, the recess 4 is step-shaped, and in such a way that the metallizations 3 are exposed at the steps and thus connections 5 (wire bonds) from the exposed metallizations 3 to the connections of the semiconductor chip 6 arranged in the recess 4 (e.g. B. microprocessor chip 6 ) is possible.

Der Chip 6 ist mit seiner in der Fig. 1 oben liegenden Seite mittels eines geeigneten Lotes oder wärmeleitend geklebt an der die Ausnehmung 4 nach oben hin abschließenden Metallisie­ rung 3 befestigt.The chip 6 is, with its lying in FIG. 1 above side by means of a suitable solder or a thermally conductive adhesive in the recess 4 upwardly final metallization tion 3 fixed.

An der der Ausnehmung 4 gegenüberliegenden, oberen Seite der obersten Keramikschicht 2 ist auf dem Mehrschicht-Substrat 1 ein Kühlkörper 7 befestigt. Dieser besteht bei der darge­ stellten Ausführungsform aus einer ebenen Schicht 8 aus Kupfer bzw. aus einer Kupferlegierung. Diese Schicht 8 ist flächig mit der in der Fig. 1 oberen Seite des Mehrschicht- Substrates 1 bzw. mit der diese Oberseite bildenden obersten Keramikschicht 2 verbunden. Auf der flachen Schicht 8 ist ein profiliertes Kühlkörperelement 9, das aus einer Folie oder einem dünnen Blech aus Kupfer- bzw. aus der Kupferlegierung besteht, befestigt. Bei der dargestellten Ausführungsform ist dieses Element 9 gewellt bzw. wellblechartig ausgebildet und jeweils mit den in der Fig. 1 unteren Abschnitten der Profilierung (Wellentälern) mit der Oberseite der Schicht 8 verbunden.A heat sink 7 is attached to the multilayer substrate 1 on the upper side of the uppermost ceramic layer 2 opposite the recess 4 . This consists in the Darge presented embodiment of a flat layer 8 made of copper or a copper alloy. This layer 8 is connected flat to the upper side of the multilayer substrate 1 in FIG. 1 or to the uppermost ceramic layer 2 forming this upper side. A profiled heat sink element 9 , which consists of a foil or a thin sheet of copper or of the copper alloy, is fastened on the flat layer 8 . In the embodiment shown, this element 9 is corrugated or corrugated sheet-like and is in each case connected to the lower sections of the profiling (corrugation troughs) in FIG. 1 with the upper side of the layer 8 .

Die Verbindung der Schicht 8 mit dem Mehrfach-Substrat sowie die Verbindung des Elementes 9 mit der Schicht 8 erfolgt jeweils mit der dem Fachmann bekannten DCB-Technik (Direct- Copper-Bonding), bei der auf die Oberseite des Mehrschicht- Substrates 1 ein die Kupferschicht 8 bildender und an seinen Oberflächenseiten oxidierter Zuschnitt aus der Kupferfolie oder dem Kupferblech und auf diesen Zuschnitt dann der ebenfalls an seinen Oberflächenseiten oxidierte und das Element 9 bildende profilierte Zuschnitt aufgelegt werden und die Anordnung in einem Ofen in einer Schutzgas-Atmosphäre, beispielsweise in einer Stickstoff-Atmosphäre, auf eine Prozeßtemperatur erhitzt wird, die oberhalb der euthektischen Temperatur des Kupferoxides bzw. des Systems Kupfer-Sauer­ stoff, aber unterhalb der Schmelztemperatur des Kupfers der Schicht 8 und des Elementes 9 liegt. Diese Prozeßtemperatur, die beispielsweise 1072°C beträgt, liegt weiterhin auch deutlich unterhalb der Schmelztemperatur der Metallisierungen 3, so daß insgesamt gesehen ein komplexes Mehrschicht-Sub­ strat 1 mit dem Kühlkörper 7 erhalten wird.The connection of the layer 8 to the multi-substrate and the connection of the element 9 to the layer 8 is in each case carried out using the DCB technology (direct copper bonding) known to the person skilled in the art, in which the top of the multi-layer substrate 1 is a Copper layer 8 forming and oxidized on its surface sides from the copper foil or copper sheet and on this blank then the profiled blank also oxidized on its surface sides and forming element 9 and the arrangement in an oven in a protective gas atmosphere, for example in a Nitrogen atmosphere, is heated to a process temperature which is above the euthectic temperature of the copper oxide or the copper-oxygen system, but below the melting temperature of the copper of the layer 8 and the element 9 . This process temperature, which is 1072 ° C, for example, is still well below the melting temperature of the metallizations 3 , so that overall a complex multilayer substrate 1 is obtained with the heat sink 7 .

Zur Steigerung der Kühlwirkung ist das profilierte Element 9 im Bereich der über die Schicht 8 vorstehenden Wellungen geschlitzt (Schlitze 10), und zwar quer zur Achse der Profilierung bzw. der Wellung. Aus Gründen der Festigkeit ist das profilierte Kühlkörperelement 9 so ausgebildet, daß es an seinen parallel zu der Profilierung verlaufenden Rändern unmittelbar mit der Kupferschicht 8 verbunden ist, d. h. diese Ränder des Kühlkörperelementes 9 von unteren, mit der Kupferschicht 8 verbundenen Abschnitten der Profilierung gebildet sind.To increase the cooling effect, the profiled element 9 is slotted in the area of the corrugations protruding beyond the layer 8 (slits 10 ), specifically transverse to the axis of the profiling or the corrugation. For reasons of strength, the profiled heat sink element 9 is designed such that it is directly connected to the copper layer 8 at its edges running parallel to the profiling, ie these edges of the heat sink element 9 are formed by lower sections of the profiling connected to the copper layer 8 .

Wie die Fig. 2 zeigt, nimmt der Kühlkörper 7 bei der darge­ stellten Ausführungsform nur den mittleren Bereich der Oberseite des Mehrschichtsubstrates 1 ein, d. h. an der Oberseite ist eine den Kühlkörper 7 umgebende ebene Fläche 11 vorgesehen, die durch die oberste Keramikschicht 2 des Mehrschicht-Substrates 1 bestimmt ist und eine definierte Auflagefläche und damit eine exakte Positionierung des Substrates in einer Vorrichtung gewährleistet, die beispiels­ weise zum Herstellen der Anschlüsse 5 zwischen dem Halb­ leiter-Chip 6 und den Metallisierungen 3 dient.As shown in FIG. 2, the heat sink 7 in the embodiment shown represents only the central region of the upper side of the multilayer substrate 1 , ie a flat surface 11 surrounding the heat sink 7 is provided on the upper side, through the uppermost ceramic layer 2 of the multilayer -Substrates 1 is determined and ensures a defined contact surface and thus an exact positioning of the substrate in a device that example, for making the connections 5 between the semiconductor chip 6 and the metallizations 3 is used.

Mit 12 ist schematisch eine Durchkontaktierung im Bereich des Mehrschicht-Substrates 1 angegeben, die eine im Inneren dieses Substrates vorgesehene Metallisierung 3 mit einem an der Unterseite des Mehrschicht-Substrates vorgesehenen und von einer dortigen Metallisierung gebildeten Kontakt ver­ bindet. Tatsächlich weist das Mehrschicht-Substrat 1 mehrere derartige Durchkontaktierungen 12 auf, die ebenfalls aus dem Metall hergestellt sind, dessen Schmelzpunkt höher liegt als der Schmelzpunkt von Kupfer.With 12 , a plated-through hole is schematically indicated in the region of the multilayer substrate 1 , which binds a metallization 3 provided in the interior of this substrate with a contact provided on the underside of the multilayer substrate and formed by a metallization there. In fact, the multilayer substrate 1 has a plurality of such vias 12 , which are likewise made from the metal whose melting point is higher than the melting point of copper.

Die Fig. 3 und 4 zeigen in schematischer Darstellung die Herstellung des Kühlkörperelementes 9. Mit 9′ ist in der Fig. 3 ein rechteckförmiger Zuschnitt aus einem Blech oder einer Folie aus Kupfer bzw. aus einer Kupferlegierung wiederge­ geben. Dieser Zuschnitt 9′ wird in einem ersten Arbeitsgang hergestellt. Anschließend erfolgt in einem zweiten Arbeits­ gang das Einbringen der Schlitze 10, so daß ein mit diesen Schlitzen 10 versehener Zuschnitt 9′′ erhalten wird (Fig. 4). In einem weiteren Arbeitsgang erfolgt dann das Profilieren des Zuschnittes 9′′ in das Kühlkörperelement 9 durch Wellen, wobei die Achse der Profilierung bzw. der Wellungen senkrecht zu den Schlitzen 10 verläuft (Fig. 5). FIGS. 3 and 4 show a schematic representation of the manufacture of the heat sink element 9. With 9 'is in Fig. 3 give a rectangular blank made of a sheet or a foil made of copper or a copper alloy again. This blank 9 'is made in a first operation. Then, in a second operation, the slots 10 are introduced , so that a blank 9 'provided with these slots 10 ''is obtained ( FIG. 4). In a further operation, the blank 9 '' is then profiled into the heat sink element 9 by waves, the axis of the profile or the corrugations running perpendicular to the slots 10 ( FIG. 5).

Es versteht sich, daß anstelle der Wellung für das Kühl­ körperelement auch eine andere Profilierung gewählt werden kann, beispielsweise eine trapezförmige oder dreieckförmige Profilierung.It is understood that instead of the corrugation for cooling a different profile can also be selected can, for example, a trapezoidal or triangular Profiling.

Nach der Fertigstellung des Kühlkörpers 7, d. h. nach dem Befestigen der Kupferschicht 8 und des Kühlkörperelementes 9 erfolgt bevorzugt eine Oberflächen-Veredelung des Kühlkörpers 7, beispielsweise durch vernickeln. Diese Oberflächen-Ver­ edelung kann galvanisch oder chemisch (außenstromlos) durchgeführt werden.After the completion of the heat sink 7 , ie after the copper layer 8 and the heat sink element 9 have been fastened, the heat sink 7 is preferably surface-finished, for example by nickel plating. This surface finishing can be carried out galvanically or chemically (without external current).

Der Kühlkörper 7 und dabei insbesondere die Kupferschicht 8 dienen gleichzeitig auch als Abschirmung des Halbleiter-Chip 6 insbesondere gegenüber elektrischen Spannungsfeldern (z. B. Wechselspannungsfeldern) oder elektromagnetischen Wellen. Bevorzugt ist der Kühlkörper 7 mit einem Anschluß 13 ver­ sehen, über den der Kühlkörper 7 mit einem Massepotential verbunden werden kann.The heat sink 7 and in particular the copper layer 8 also serve at the same time as a shield for the semiconductor chip 6, in particular against electrical voltage fields (for example AC voltage fields) or electromagnetic waves. The heat sink 7 is preferably seen with a connection 13 via which the heat sink 7 can be connected to a ground potential.

Die Fig. 6 und 7 zeigen in einer Schnittdarstellung und in einer Draufsicht ein Mehrschicht-Substrat 1a, welches sich von dem Substrat 1 nur dadurch unterscheidet, daß anstelle des Kühlkörpers 7 ein Kühlkörper 7a vorgesehen ist, der bei der dargestellten Ausführungsform wiederum aus der Kupfer­ schicht 8 und einem profilierten Kühlkörperelement 9a besteht. Die Kupferschicht 8 ist mittels der DCB-Technik flächig auf der obersten Keramikschicht 2 befestigt. Das Kühlkörperelement 9a, welches wiederum aus Kupfer bzw. aus der Kupferlegierung besteht, ist mit seiner Unterseite flächig mit der Oberseite der Kupferschicht 8 verbunden, und zwar wiederum mittels der DCB-Technik. An der Oberseite besitzt das plattenförmige Kühlkörperelement 9a eine Profi­ lierung in Form von über diese Oberseite vorstehenden Vorsprünge 14, die bei der in den Fig. 6 und 7 darge­ stellten Ausführungsform quaderförmig ausgebildet sind, aber auch eine andere Form, beispielsweise eine Pyramidenform, Noppenform, Zapfenform usw. aufweisen können. FIGS. 6 and 7 show in a sectional view and a plan view of a multi-layer substrate 1 a, which only differs from the substrate 1, that instead of the heat sink 7, a heat sink 7 is provided a, consisting in the illustrated embodiment, in turn, the copper layer 8 and a profiled heat sink element 9 a. The copper layer 8 is fastened flatly on the top ceramic layer 2 by means of DCB technology. The heat sink element 9 a, which in turn consists of copper or the copper alloy, is connected with its underside to the top surface of the copper layer 8 , again by means of DCB technology. On the top, the plate-shaped heat sink element 9 a has a profi lation in the form of projections 14 projecting over this upper side, which are cuboid in the embodiment shown in FIGS . 6 and 7, but also have a different shape, for example a pyramid shape, knob shape , Cone shape, etc. may have.

Die Vorsprünge 14 sind beispielsweise durch bleibende Ver­ formung (Tiefziehen oder Prägen bzw. Drücken) einer den Kühl­ körper 7a bildenden Kupferfolie hergestellt. Der Kühlkörper 7a mit den Vorsprüngen 14 kann aber auch massiv als platten­ förmiges Element aus Kupfer oder aus der Kupferlegierung hergestellt sein, und zwar beispielsweise aus einem strang­ gepreßten Profil-Material, welche an einer Oberflächenseite Längsstege und dazwischenliegende Längsnuten aufweist. Zur Erzielung der quaderförmigen Vorsprünge 14 wird dann dieses Profil-Material an der genannten Oberflächenseite quer zur Profillängsrichtung gefräst, so das von den Längsstegen nur die Vorsprünge 14 stehenbleiben. Auch andere Herstellungs­ methoden für den Kühlkörper 7a mit den Vorsprüngen 14 sind denkbar.The projections 14 are produced, for example, by permanent deformation (deep drawing or stamping or pressing) of a copper foil forming the cooling body 7 a. The heat sink 7 a with the projections 14 can also be made solid as a plate-shaped element made of copper or from the copper alloy, for example from an extruded profile material which has longitudinal webs and intermediate longitudinal grooves on a surface side. To achieve the cuboid projections 14 , this profile material is then milled on the surface side mentioned transversely to the longitudinal direction of the profile, so that only the projections 14 remain from the longitudinal webs. Other manufacturing methods for the heat sink 7 a with the projections 14 are also conceivable.

Insbesondere dann, wenn das Kühlkörperelement 9a massiv hergestellt ist, kann auf die Kupferschicht 8 verzichtet werden, d. h. es ist möglich das Kühlkörperelement 9a mittels der DCB-Technik direkt auf der obersten Keramikschicht 2 zu befestigen.In particular, when the heat sink element 9 a is made solid, the copper layer 8 can be dispensed with, ie it is possible to fasten the heat sink element 9 a directly on the top ceramic layer 2 by means of DCB technology.

Die Fig. 8 zeigt als weiter Ausführungsform ein Mehrschicht- Substrat 1b, welches sich von dem Mehrschichtsubstrat 1a im wesentlichen nur dadurch unterscheidet, daß der Kühlkörper 7b zusätzlich zu dem profilierten Kühlkörperelement 9a, welches bei dieser Ausführungsform direkt auf der obersten Keramik­ schicht 2 mittels des DCB-Verfahrens befestigt ist, ein weiterer Kühlkörperelement 9b aufweist, welche an dem Kühlkörperelement 9a befestigt ist und großflächig vom Kühlkörperelement 9a wegsteht. Das Kühlkörperelement 9b besitzt für diesen Zweck an seiner Unterseite einen profi­ lierten Abschnitt 15, der Nuten und dazwischenliegende Stege aufweist und in die Profilierung der Kühlkörperelemente 9a paßt, so daß ein großflächiger, ineinandergreifender Übergang zwischen den Kühlkörperelementen 9a und 9b erreicht ist. Die Befestigung ist beispielsweise durch einen Wärmeleit-Kleber erzielt. Anstelle hiervon oder zusätzlich hierzu ist auch eine Schraubverbindung zwischen den Kühlkörperelement 9a und 9b möglich. Fig. 8 shows a further embodiment, a multi-layer substrate 1 b, which is substantially different from the multi-layer substrate 1 a only in that the heat sink 7 b, in addition to the profiled heat sink element 9 a, which directly uppermost on in this embodiment, ceramic layer 2 is fastened by means of the DCB process, another heat sink element 9 having b, which is fixed to the heat sink element 9 a large area and protrudes from the heat sink element 9 a. The heat sink element 9 b has for this purpose on its underside a profi profiled section 15 which has grooves and intermediate webs and fits into the profile of the heat sink elements 9 a, so that a large-area, interlocking transition between the heat sink elements 9 a and 9 b is achieved . The attachment is achieved, for example, with a heat-conducting adhesive. Instead of or in addition to this, a screw connection between the heat sink element 9 a and 9 b is also possible.

Fig. 9 zeigt als weitere Ausführungsform ein Mehrschicht- Substrat 1c, welches in gleicher Weise wie das Mehrschicht- Substrat 1 der Fig. 1 und 2 ausgebildet ist, allerdings mit dem Unterschied, daß am Boden der Ausnehmung 4 auf der dort freiliegenden Metallisierung 3 des Mehrschicht-Substra­ tes eine Platine 16 befestigt ist, die aus einem Zuschnitt eines Kupferbleches besteht. Die Abmessungen der Platine 16 sind bei der dargestellten Ausführungsform kleiner als der Querschnitt, den die Ausnehmung 4 im Bereich ihres Bodens bzw. an der diesen Boden bildenden Metallisierung 3 aufweist, so daß die Platine 16 an ihrem gesamten Umfang von den benachbarten Schichten (Keramikschicht 2 und Metallisierung 3) ausreichend beabstandet ist. Die Platine 16 ist an dem Mehrschicht-Substrat 1 bzw. an der von den Schichten 2 und 3 gebildeten und mit der Ausnehmung 4 versehenen Schichtfolge 2/3 nach deren Herstellung befestigt, und zwar wiederum mit der DCB-Technik, was ebenfalls dadurch möglich ist, daß die Metallisierungen 3 in der eingangs erwähnten Weise aus einem Metall oder einer Metall-Legierung mit einem Schmelzpunkt hergestellt sind, der höher liegt als der Schmelzpunkt des für die Platine 16 verwendeten Kupfers. Fig. 9 shows as a further embodiment, a multi-layer substrate 1 c, which is formed in the same manner as the multi-layer substrate 1 of FIG. 1 and 2, but with the difference that the bottom of the recess 4 on the exposed there metallization 3 of the multi-layer substrate a circuit board 16 is attached, which consists of a blank of a copper sheet. In the embodiment shown, the dimensions of the circuit board 16 are smaller than the cross-section which the recess 4 has in the region of its base or on the metallization 3 forming this base, so that the circuit board 16 on its entire circumference is separated from the adjacent layers (ceramic layer 2 and metallization 3 ) is sufficiently spaced. The circuit board 16 is / attached to the multi-layer substrate 1 or on the surface formed by the layers 2 and 3 and provided with the recess 4 layer sequence 2 3 after the preparation thereof, again with the DCB technique, which is also possible by that the metallizations 3 are made in the manner mentioned at the outset from a metal or a metal alloy with a melting point which is higher than the melting point of the copper used for the circuit board 16 .

Die Fig. 10 zeigt als weitere Ausführungsform ein Mehr­ schicht-Substrat 1d, welches sich von dem Mehrschicht- Substrat der Fig. 9 im wesentlichen nur dadurch unterschei­ det, daß die Platine 16 nicht an einer am Boden der Ausneh­ mung 4 freiliegenden Metallisierung 3, sondern unter Ver­ wendung der DCB-Technik mit der dort freiliegenden Unterseite der obersten Keramikschicht 2 flächig verbunden ist. In der am Boden der Ausnehmung 4 vorgesehenen Metallisierung 3 ist hierfür ein Fenster oder eine Ausnehmung vorgesehen, durch welche die Unterseite der obersten Keramikschicht 2 zugäng­ lich ist. Im Bereich dieser Ausnehmung ist die Platine 16 vorgesehen, und zwar derart, daß diese an ihrem gesamten Umfang einen Abstand von der in der Ebene des Bodens der Ausnehmung 4 vorgesehenen Metallisierung 3 aufweist, so daß letztere ebenfalls für an den Halbleiter-Chip 6 führende Leiterbahnen verwendet werden kann. Fig. 10 shows as a further embodiment, a multi-layer substrate 1 d, which essentially only in under failed det from the multi-layer substrate of Fig. 9, that the plate 16 is not exposed at a mung at the bottom of Ausneh 4 metallization 3 but under Ver the DCB technique with the exposed application there underside of the top ceramic layer 2 is connected flat. In the metallization 3 provided at the bottom of the recess 4 , a window or a recess is provided for this purpose, through which the underside of the uppermost ceramic layer 2 is accessible. In the area of this recess, the circuit board 16 is provided in such a way that its entire circumference is at a distance from the metallization 3 provided in the plane of the bottom of the recess 4 , so that the latter also for conductor tracks leading to the semiconductor chip 6 can be used.

Die Fig. 11 und 12 zeigen ein Mehrschicht-Substrat 1e, bei dem die von den Keramikschichten 2 und den Metallschichten 3 in Dickfilm-Technik bzw. im Siebdruck-Verfahren hergestellte Schichtfolge 2/3 eine Ausnehmung 4′ aufweist, die im wesent­ lichen der Ausnehmung 4 entspricht, allerdings mit dem Unterschied, daß der geschlossene Boden der Ausnehmung 4′ nicht von einer Metallisierung 3 oder von einer Keramik­ schicht 2 der in Dickfilm-Technik hergestellten Schichtfolge gebildet ist, sondern bei der Ausführungsform der Fig. 11 und 12 von einer Kupferschicht 17, die unter Verwendung eines Lotes 18 auf eine Metallisierung 3 aufgebracht ist, welche bei dieser Ausführungsform die obere Schicht der von den Keramikschichten und Metallisierungen 3 gebildeten, in Dickfilm-Technik hergestellten Schichtfolge 2/3 bildet. Grundsätzlich ist es auch möglich, daß die Kupferschicht 17 ohne Verwendung des Lotes 18 direkt auf die Oberseite der Schichtfolge 2/3 aufgebracht ist, und zwar mit Hilfe der DCB-Technik, wobei dann diese Oberseite der Schichtfolge 2/3 bevorzugt von der Oberseite einer Keramikschicht 2 gebildet ist. Auf die der Schichtfolge abgewandte Oberseite der Kupferschicht 17 ist eine weitere Keramikschicht 19 aufge­ bracht, die mit ihrer Unterseite den Boden der Ausnehmung 4 bildet und auf deren Oberseite mit Hilfe der DCB-Technik der Kühlkörper 7 aufgebracht ist, und zwar bestehend aus der Kupferschicht 8 und dem Kühlkörperelement 9. Am Boden der Ausnehmung 4′ ist der Halbleiter-Chip 6 mit Hilfe eines Lotes oder auf andere geeignete Weise befestigt. Figs. 11 and 12 show a multi-layer substrate 1 e, in which the layer sequence made of the ceramic layers 2 and the metal layers 3 in thick film technology, or by the screen printing method 2/3 a recess 4 having ', the union Wesent in the recess 4 corresponds, but with the difference that the closed bottom of the recess 4 'is not formed by a metallization 3 or a ceramic layer 2 of the layer sequence produced in thick film technology, but in the embodiment of FIGS. 11 and 12 of a copper layer 17 , which is applied to a metallization 3 using a solder 18 , which in this embodiment forms the upper layer of the layer sequence 2/3 formed by the ceramic layers and metallizations 3 and produced using thick film technology. In principle, it is also possible for the copper layer 17 to be applied directly to the top of the layer sequence 2/3 without using the solder 18 , using DCB technology, with this top of the layer sequence 2/3 then preferably from the top of one Ceramic layer 2 is formed. On the top of the copper layer 17 facing away from the layer sequence, a further ceramic layer 19 is brought up, which forms the bottom of the recess 4 with its underside and on the top of which the heat sink 7 is applied using DCB technology, namely consisting of the copper layer 8 and the heat sink element 9 . At the bottom of the recess 4 ', the semiconductor chip 6 is fixed with the aid of a solder or in another suitable manner.

Die Herstellung des Substrates 1e erfolgt dementsprechend in der Form, daß zunächst eine Mehrschicht-Folge bestehend aus den Keramikschichten 2 und Metallisierungen 3 hergestellt wird, die eine die spätere Öffnung 4′ bildende durchgehende Öffnung aufweist. Auf die Oberseite dieser Mehrschicht-Folge wird dann die Keramikschicht 19 mit der Kupferschicht 17 und dem Kühlkörper 7 aufgebracht, und zwar entweder mittels des Lotes 18 oder durch DCB-Technik, wobei auch die Kupferschicht 19 und der Kühlkörper 7 mit der Keramikschicht 19 verbunden sind. The preparation of the substrate 1 e is accordingly carried out in such a way that a multi-layer sequence consisting of the ceramic layers 2 and metallizations 3 is first produced, which has a through opening which later forms the opening 4 '. The ceramic layer 19 with the copper layer 17 and the heat sink 7 is then applied on top of this multi-layer sequence, and either by means of solder 18 or by DCB technique, whereby the copper layer 19 and the heat sink 7 to the ceramic layer 19 is connected .

Das Löten erfolgt dabei gleichzeitig mit dem Löten von Kontakt-Pins. Der von der Keramikschicht 19, der Kupfer­ schicht 17 und dem Kühlkörper 7 gebildete Teil des Mehrfach- Substrates 1e besitzt bei der dargestellten Ausführungsform die gleichen Abmessungen wie die Schichtfolge 2/3 aus den Keramikschichten 2 und den Metallisierungen 3. Grundsätzlich können aber die Abmessungen der Keramikschicht 19, der Kupferschicht 17 und/oder des Kühlkörpers 7 auch kleiner oder größer sein als die Abmessungen der Schichtfolge 2/3. Die Keramikschicht 19 besteht beispielsweise aus Aluminiumoxyd- Keramik oder Aluminiumnitrid-Keramik.The soldering takes place simultaneously with the soldering of contact pins. The, the copper of the ceramic layer 19 layer 17 and the heat sink 7 Part of the multiple substrate formed e 1 has in the shown embodiment, the same dimensions as the layer sequence 2/3 of the ceramic layers 2 and the metallizations. 3 In principle, however, the dimensions of the ceramic layer 19 , the copper layer 17 and / or the heat sink 7 can also be smaller or larger than the dimensions of the layer sequence 2/3 . The ceramic layer 19 consists, for example, of aluminum oxide ceramic or aluminum nitride ceramic.

Die Fig. 13 und 14 zeigen als weitere mögliche Ausfüh­ rungsform ein Mehrfach-Substrat 1f, welches sich von dem Mehrfach-Substrat 1e im wesentlichen dadurch unterscheidet, daß auf die Oberseite der von den Keramikschichten 2 und Metallisierungen 3 gebildeten Schichtfolge 2/3 lediglich die Kupferschicht 17 aufgebracht ist, und zwar auf eine die Oberseite dieser Schichtfolge bildenden Metallisierung 3 mit Hilfe des Lotes 18 oder ohne das Lot 18 direkt auf die Metallisierung 3 gebondet. FIGS. 13 and 14 show as a further possible exporting approximately form a multi-substrate 1 f, which differs from the multi-substrate 1 e essentially that on top of the layer sequence of the ceramic layers 2 and metallizations 3 formed 2/3 only the copper layer 17 is applied, specifically to a metallization 3 forming the upper side of this layer sequence with the aid of the solder 18 or without the solder 18 directly bonded to the metallization 3 .

Die Kupferschicht 17 kann in diesem Fall weiterhin auch mit Hilfe der DCB-Technik direkt auf die von einer Keramikschicht 2 gebildeten Oberseite der Schichtfolge 2/3 aufgebracht sein. Der Boden der Ausnehmung 4′ ist von der Unterseite der Kupferschicht 17 gebildet, auf die im Bereich der Ausnehmung eine weitere Keramikschicht 20 aufgebracht ist, die ihrer­ seits an der Unterseite eine weitere, der Platine 16 ent­ sprechende Kupferschicht 21 trägt, auf welcher der Halb­ leiter-Chip 6 unter Verwendung eines Lotes innerhalb der Ausnehmung 4′ gehalten ist. Die Keramikschicht 20 und die Kupferschichten 17 und 21 sind wiederum mit der DCB-Technik miteinander verbunden. Die Keramikschicht 20 ist vorzugsweise eine solche mit hoher Wärmeleitfähigkeit, d. h. eine Schicht aus einer Aluminiumnitrid-Keramik. In this case, the copper layer 17 can also be applied directly to the top of the layer sequence 2/3 formed by a ceramic layer 2 with the aid of DCB technology. The bottom of the recess 4 'is formed by the underside of the copper layer 17 , to which a further ceramic layer 20 is applied in the region of the recess, which in turn carries another copper layer 21 corresponding to the circuit board 16 on which the half conductor chip 6 is held using a solder within the recess 4 '. The ceramic layer 20 and the copper layers 17 and 21 are in turn connected to one another using DCB technology. The ceramic layer 20 is preferably one with a high thermal conductivity, ie a layer made of an aluminum nitride ceramic.

Die Fig. 15 zeigt schließlich ein Mehrschicht-Substrat 1g, welches im wesentlichen dem Mehrschicht-Substrat der Fig. 1 entspricht, allerdings einen Kühlkörper 7c aufweist, der bei der dargestellten Ausführungsform in gleicher Weise wie der Kühlkörper 7 ausgebildet ist, jedoch über die Schichtfolge 2/3 vorsteht.Finally, FIG. 15 shows a multilayer substrate 1 g, which essentially corresponds to the multilayer substrate of FIG. 1, but has a heat sink 7 c, which in the embodiment shown is designed in the same way as the heat sink 7 , but above the layer sequence 2/3 protrudes.

Diese Ausbildung des Kühlkörpers ist grundsätzlich auch bei den anderen Mehrschicht-Substraten möglich. Weiterhin kann der überstehende Kühlkörper grundsätzlich auch eine andere Ausbildung aufweisen.This design of the heat sink is also in principle the other multilayer substrates possible. Furthermore can the protruding heat sink is fundamentally different Have training.

Das Mehrschicht-Substrat 1f zeichnet sich durch eine beson­ ders einfache Konstruktion aus.The multi-layer substrate 1 f is characterized by a particularly simple construction.

Die Erfindung wurde voranstehend an Ausführungsbeispielen beschrieben. Es versteht sich, daß zahlreiche Änderungen sowie Abwandlungen möglich sind, ohne daß dadurch der der Erfindung zugrundeliegende Erfindungsgedanke verlassen wird.The invention has been described above using exemplary embodiments described. It is understood that numerous changes and modifications are possible without the Invention underlying the inventive concept is left.

BezugszeichenlisteReference list

1, 1a, 1b, 1c Mehrschicht-Substrat
1d, 1e, 1f, 1g Mehrschicht-Substrat
2 Keramikschicht
3 Metallisierung
2/3 Schicht folge
4, 4′ Ausnehmung
5 Anschlüsse
6 Halbleiter-Chip
7, 7a, 7b, 7c Kühlkörper
8 Kupferschicht
9, 9a, 9b profiliertes Kühlkörperelement
10 Schlitz
11 Fläche
12 Durchkontaktierung
13 Kontaktierung
14 Vorsprung
15 Abschnitt
16 Platine
17 Kupferschicht
18 Lot
19, 20 Keramikschicht
21 Kupferschicht 1 , 1 a, 1 b, 1 c multilayer substrate
1 d, 1 e, 1 f, 1 g multilayer substrate
2 ceramic layer
3 metallization
2/3 of the layer sequence
4 , 4 ' recess
5 connections
6 semiconductor chip
7 , 7 a, 7 b, 7 c heat sink
8 copper layer
9 , 9 a, 9 b profiled heat sink element
10 slot
11 area
12 through-plating
13 contacting
14 head start
15 section
16 board
17 copper layer
18 lots
19 , 20 ceramic layer
21 copper layer

Claims (27)

1. Mehrschicht-Substrat bestehend aus wenigstens zwei, jeweils wenigstens eine Metallisierung (3) aufweisenden Keramikschichten (2), die zusammen mit der wenigstens einen Metallisierung (3) zu einer Schichtfolge (2/3) miteinander verbunden sind, wobei die wenigstens eine Metallisierung (3) aus wenigstens einem Metall oder einer Metall-Legierung mit einem Schmelzpunkt besteht, der höher ist als der Schmelzpunkt von Kupfer, und wobei an einer Seite des Mehrschicht-Substrates (1-1g) wenig­ stens ein Kühlkörper (7, 7a, 7b) aus Kupfer oder aus einer Kupferlegierung mittels der DCB-Technik nach dem Herstellen der Schichtfolge (2/3) befestigt ist, und wobei das Mehrschicht-Substrat eine Fläche aus Metall zum Befestigen eines elektrischen Bauelementes (6) aufweist, nach Patent (Patentanmeldung P 43 28 353.5), dadurch gekennzeichnet, daß die Fläche aus Metall zur Befestigung eines elektrischen Bauelementes (6) von einer mit der Schichtfolge (2/3) verbundenen Platine (16, 21) oder Schicht (17) aus Kupfer gebildet ist.1. multilayer substrate comprising at least two, in each case at least one metallization (3) having ceramic layers (2) which are connected together with the at least one metallization (3) to a layer sequence (2/3) to one another, wherein the at least one metallization ( 3 ) consists of at least one metal or a metal alloy with a melting point which is higher than the melting point of copper, and with at least one heat sink ( 7 , 7 a.) On one side of the multilayer substrate ( 1-1 g) , 7 b) made of copper or a copper alloy by means of the DCB technique after the production of the layer sequence ( 2/3 ), and wherein the multilayer substrate has a surface made of metal for attaching an electrical component ( 6 ), according to patent (Patent application P 43 28 353.5), characterized in that the surface made of metal for fastening an electrical component ( 6 ) from a circuit board connected to the layer sequence ( 2/3 ) ( 16 , 21 ) or layer ( 17 ) is formed from copper. 2. Mehrschicht-Substrat nach Anspruch 1, dadurch gekenn­ zeichnet, daß die die Fläche für die Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (16, 21) oder Kupferschicht (17) auf einer von einer Keramik­ schicht (2) oder von einer Metallisierung (3) des Substrates (1-1g) gebildeten, dem Kühlkörper (7-7c) abgewandten Seite des Mehrschicht-Substrates vorgesehen ist.2. Multi-layer substrate according to claim 1, characterized in that the surface for fastening the electrical component ( 6 ) forming copper plate ( 16 , 21 ) or copper layer ( 17 ) on one of a ceramic layer ( 2 ) or one Metallization ( 3 ) of the substrate ( 1-1 g) formed, the heat sink ( 7-7 c) facing away from the multilayer substrate is provided. 3. Mehrschicht-Substrat nach Anspruch 2, dadurch gekenn­ zeichnet, daß die die Fläche zur Befestigung eines elektrischen Bauelementes (6) bildende Kupferplatine (16) oder Kupferschicht (17) an einer Keramikschicht (2) oder an einer Metallisierung (3) der Schichtfolge (2/3) befestigt ist. 3. Multi-layer substrate according to claim 2, characterized in that the surface for fastening an electrical component ( 6 ) forming copper plate ( 16 ) or copper layer ( 17 ) on a ceramic layer ( 2 ) or on a metallization ( 3 ) of the layer sequence ( 2/3 ) is attached. 4. Mehrschicht-Substrat nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die die Fläche zur Befesti­ gung des elektrischen Bauelementes (6) bildende Kupfer­ platine (21) an einer Keramikschicht (20) befestigt ist, die ihrerseits über eine weitere Kupferschicht (17) mit einer Keramikschicht (2) oder einer Metallisierung (3) der Schichtfolge (2, 3) verbunden ist.4. Multi-layer substrate according to one of claims 1-3, characterized in that the surface for fastening supply of the electrical component ( 6 ) forming copper circuit board ( 21 ) is attached to a ceramic layer ( 20 ), which in turn has a further copper layer (17) is connected to a ceramic layer (2) or a metallisation (3) of the layer sequence (2, 3). 5. Mehrschicht-Substrat nach Anspruch 4, dadurch gekenn­ zeichnet, daß die weitere Kupferschicht sowie die Fläche zur Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (21) oder Kupferschicht mit der weiteren Keramikschicht (20) mittels der DCB-Technik verbunden sind.5. Multi-layer substrate according to claim 4, characterized in that the further copper layer and the surface for fastening the electrical component ( 6 ) forming copper plate ( 21 ) or copper layer with the further ceramic layer ( 20 ) are connected by means of DCB technology. 6. Mehrschicht-Substrat nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die weitere Kupferschicht (17) Teil des Kühlkörpers ist.6. Multi-layer substrate according to claim 4 or 5, characterized in that the further copper layer ( 17 ) is part of the heat sink. 7. Mehrschicht-Substrat nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der Kühlkörper (7) über wenigstens eine Keramikschicht (19) mit der die Fläche zur Befestigung des elektrischen Bauelementes (6) bildenden Kupferplatine oder Kupferschicht (17) oder mit einer zusätzlichen Kupferschicht verbunden ist, mit der über wenigstens eine weitere Keramikschicht (20) die die Fläche zur Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (21) verbunden ist, und daß die Verbindungen zwischen den vorgenannten Schichten unter Verwendung der DCB-Technik realisiert sind.7. Multi-layer substrate according to one of claims 1-6, characterized in that the heat sink ( 7 ) via at least one ceramic layer ( 19 ) with the surface for fastening the electrical component ( 6 ) forming copper plate or copper layer ( 17 ) or with an additional copper layer is connected, to which the copper circuit board ( 21 ) forming the surface for fastening the electrical component ( 6 ) is connected via at least one further ceramic layer ( 20 ) and that the connections between the aforementioned layers are realized using DCB technology are. 8. Mehrschicht-Substrat nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß der Kühlkörper (7-7c) wenigstens ein profiliertes Kühlkörperelement (9, 9a, 9b) aufweist. 8. Multi-layer substrate according to one of claims 1-7, characterized in that the heat sink ( 7-7 c) has at least one profiled heat sink element ( 9 , 9 a, 9 b). 9. Mehrschicht-Substrat nach einem der Ansprüche 1-8, dadurch gekennzeichnet, daß das Mehrschicht-Substrat wenigstens eine Ausnehmung (4, 4′) aufweist, die zu der dem Kühlkörper (7-7c) abgewandten anderen Oberflächen­ seite des Mehrschicht-Substrates (1-1g) hin offen ist.9. Multi-layer substrate according to one of claims 1-8, characterized in that the multi-layer substrate has at least one recess ( 4 , 4 ') which to the heat sink ( 7-7 c) facing away from the other surface side of the multi-layer Substrate ( 1-1 g) is open. 10. Mehrschicht-Substrat nach einem der Ansprüche 1-9, dadurch gekennzeichnet, daß die Keramikschichten (2) aus einer Aluminium-Oxid-Keramik, vorzugsweise aus einer Aluminium-Oxid-Keramik mit einem Anteil an Eisen-, Mangan-, und/oder Molybdän-Oxid bestehen.10. Multi-layer substrate according to one of claims 1-9, characterized in that the ceramic layers ( 2 ) made of an aluminum oxide ceramic, preferably of an aluminum oxide ceramic with a proportion of iron, manganese, and / or molybdenum oxide. 11. Mehrschicht-Substrat nach einem der Ansprüche 1-10, dadurch gekennzeichnet, daß die Keramikschichten (2) aus einer Aluminium-Nitrid-Keramik, vorzugsweise aus einer Aluminium-Nitrid-Keramik mit einem Anteil an Eisen-, Mangan-, und/oder Molybdän-Oxid bestehen.11. Multi-layer substrate according to one of claims 1-10, characterized in that the ceramic layers ( 2 ) made of an aluminum nitride ceramic, preferably of an aluminum nitride ceramic with a proportion of iron, manganese, and / or molybdenum oxide. 12. Mehrschicht-Substrat nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß die Metallisierungen (3) aus Molybdän, Wolfram, Platin und/oder Palladium oder aus einer Legierung hergestellt sind, die wenigstens zwei der vorgenannten Metalle enthält.12. Multi-layer substrate according to one of claims 1-11, characterized in that the metallizations ( 3 ) made of molybdenum, tungsten, platinum and / or palladium or of an alloy which contains at least two of the aforementioned metals. 13. Mehrschicht-Substrat nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß die Metallisierung (3) durch Drucktechnik hergestellt ist.13. Multi-layer substrate according to one of claims 1-12, characterized in that the metallization ( 3 ) is produced by printing technology. 14. Mehrschicht-Substrat nach einem der Ansprüche 1-13, dadurch gekennzeichnet, daß der Kühlkörper (7-7c) wenigstens aus einer flächig auf der einen Oberflächen­ seite des Mehrschicht-Substrates (1-1g) befestigten Schicht aus Kupfer oder aus der Kupferlegierung sowie aus dem auf dieser Schicht befestigten, wenigstens einen Kühlkörperelement (9) aus Kupfer oder aus der Kupfer­ legierung besteht. 14. Multi-layer substrate according to one of claims 1-13, characterized in that the heat sink ( 7-7 c) at least from a surface on one surface side of the multi-layer substrate ( 1-1 g) attached layer of copper or the copper alloy and from the attached to this layer, at least one heat sink element ( 9 ) made of copper or copper alloy. 15. Mehrschicht-Substrat nach einem der Ansprüche 1-14, dadurch gekennzeichnet, daß das Kühlkörperelement (9) eine wellenförmige, dreieckförmige, rechteckförmige oder trapezförmige Profilierung aufweist.15. Multi-layer substrate according to one of claims 1-14, characterized in that the heat sink element ( 9 ) has a wavy, triangular, rectangular or trapezoidal profile. 16. Mehrschicht-Substrat nach einem der Ansprüche 1-15, dadurch gekennzeichnet, daß das Kühlkörperelement (9) im Bereich seiner vom Mehrschicht-Substrat (1-1g) beab­ standeten Profilabschnitte Öffnungen, vorzugsweise Schlitze (10) aufweist.16. Multi-layer substrate according to one of claims 1-15, characterized in that the heat sink element ( 9 ) in the region of its from the multi-layer substrate ( 1-1 g) spaced profile sections openings, preferably slots ( 10 ). 17. Mehrschicht-Substrat nach einem der Ansprüche 1-16, dadurch gekennzeichnet, daß der wenigstens eine Kühl­ körper (7-7c) der Ausnehmung (4, 4′) gegenüberliegend vorgesehen ist.17. Multi-layer substrate according to one of claims 1-16, characterized in that the at least one cooling body ( 7-7 c) of the recess ( 4 , 4 ') is provided opposite. 18. Mehrschicht-Substrat nach einem der Ansprüche 1-17, dadurch gekennzeichnet, daß an der einen Oberflächenseite des Mehrschicht-Substrates (1-1g) seitlich vom Kühl­ körper (7-7c) eine von dem Mehrschicht-Substrat bzw. von einer Keramikschicht (2) oder einer Metallisierung (3) gebildete ebene Fläche (11) vorgesehen ist.18. Multi-layer substrate according to one of claims 1-17, characterized in that on one surface side of the multi-layer substrate ( 1-1 g) laterally from the cooling body ( 7-7 c) one of the multi-layer substrate or a ceramic layer ( 2 ) or a metallization ( 3 ) formed flat surface ( 11 ) is provided. 19. Mehrschicht-Substrat nach Anspruch 18, dadurch gekenn­ zeichnet, daß die ebene Fläche (11) wenigstens beidseitig von dem wenigstens einem Kühlkörper (7-7c) gebildet ist, vorzugsweise den Kühlkörper (7-7c) umschließt.19. Multi-layer substrate according to claim 18, characterized in that the flat surface ( 11 ) is formed at least on both sides by the at least one heat sink ( 7-7 c), preferably enclosing the heat sink ( 7-7 c). 20. Mehrschicht-Substrat an einen der Ansprüche 1-19, dadurch gekennzeichnet, daß das Kühlkörperelement (9a) eine Profilierung in Form von Vorsprüngen, beispielsweise in Form von quaderförmigen, pyramidenförmigen, zapfen­ förmigen oder noppenartigen Vorsprüngen (14) aufweist, die über die den Keramikschichten (2) abgewandte Ober­ flächenseite des Kühlkörperelementes (9a) wegstehen. 20. Multi-layer substrate to one of claims 1-19, characterized in that the heat sink element ( 9 a) has a profile in the form of projections, for example in the form of cuboid, pyramid-shaped, peg-shaped or knob-like projections ( 14 ), which over the ceramic layers ( 2 ) facing away from the upper surface side of the heat sink element ( 9 a) protrude. 21. Mehrschicht-Substrat nach Anspruch 20, dadurch gekenn­ zeichnet, das an dem Kühlkörperelement (9a) ein weiteres Kühlkörperelement (9b) befestigt ist.21. Multi-layer substrate according to claim 20, characterized in that a further heat sink element ( 9 b) is attached to the heat sink element ( 9 a). 22. Mehrschicht-Substrat nach einem der Ansprüche 1-21, dadurch gekennzeichnet, daß die Metallplatine (16) aus Kupfer besteht.22. Multi-layer substrate according to one of claims 1-21, characterized in that the metal plate ( 16 ) consists of copper. 23. Mehrschicht-Substrat nach einem der Ansprüche 1-22, dadurch gekennzeichnet, daß die Metallplatine (16) am Boden der Ausnehmung (4, 4′) des Mehrschicht-Substrates befestigt ist.23. Multi-layer substrate according to one of claims 1-22, characterized in that the metal plate ( 16 ) is attached to the bottom of the recess ( 4 , 4 ') of the multi-layer substrate. 24. Mehrschicht-Substrat nach Anspruch 23, dadurch gekenn­ zeichnet, daß der Boden der Ausnehmung (4) von einer Keramikschicht (2) oder einer Metallisierung (3) der Schichtfolge (2/3) gebildet ist.24. Multi-layer substrate according to claim 23, characterized in that the bottom of the recess ( 4 ) is formed by a ceramic layer ( 2 ) or a metallization ( 3 ) of the layer sequence ( 2/3 ). 25. Mehrschicht-Substrat nach Anspruch 23, dadurch gekenn­ zeichnet, daß der Boden der Ausnehmung (4′) von einer mit der Schichtfolge (2/3) verbundenen Kupferschicht (17) oder Keramikschicht (19) gebildet ist.25. A multilayer substrate according to claim 23, characterized in that the bottom of the recess ( 4 ') is formed by a copper layer ( 17 ) or ceramic layer ( 19 ) connected to the layer sequence ( 2/3 ). 26. Mehrschicht-Substrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die die Fläche für die Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (21) über eine zusätzliche Keramikschicht (20) mit dem Boden der Ausnehmung (4′) verbunden ist.26. Multi-layer substrate according to one of the preceding claims, characterized in that the surface for fastening the electrical component ( 6 ) forming copper plate ( 21 ) via an additional ceramic layer ( 20 ) is connected to the bottom of the recess ( 4 ') . 27. Mehrschicht-Substrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kühlkörper (7c) seitlich über das Mehrschicht-Substrat (1g) oder die Schichtfolge (2/3) dieses Substrates wegsteht.27. Multi-layer substrate according to one of the preceding claims, characterized in that the heat sink ( 7 c) protrudes laterally over the multi-layer substrate ( 1 g) or the layer sequence ( 2/3 ) of this substrate.
DE4338706A 1993-08-17 1993-11-12 Multilayer substrate Ceased DE4338706A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4328353A DE4328353C2 (en) 1993-08-17 1993-08-24 Multi-layer substrate
DE4338706A DE4338706A1 (en) 1993-08-24 1993-11-12 Multilayer substrate
US08/293,510 US5650662A (en) 1993-08-17 1994-08-19 Direct bonded heat spreader

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4328353A DE4328353C2 (en) 1993-08-17 1993-08-24 Multi-layer substrate
DE4336944 1993-10-29
DE4338706A DE4338706A1 (en) 1993-08-24 1993-11-12 Multilayer substrate

Publications (1)

Publication Number Publication Date
DE4338706A1 true DE4338706A1 (en) 1995-05-04

Family

ID=27205477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4338706A Ceased DE4338706A1 (en) 1993-08-17 1993-11-12 Multilayer substrate

Country Status (1)

Country Link
DE (1) DE4338706A1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19729677A1 (en) * 1997-07-11 1999-01-14 Curamik Electronics Gmbh Pack casing for power semiconductor components
EP0901166A1 (en) * 1997-08-16 1999-03-10 Abb Research Ltd. Power semiconductor device module with submodules having integrated coolers
DE19749987A1 (en) * 1997-07-11 1999-06-02 Curamik Electronics Gmbh Casing package for semiconductor power components
EP0942468A2 (en) * 1998-03-13 1999-09-15 ABB Daimler-Benz Transportation (Technology) GmbH Module base plate for cooling electric components
DE10007414A1 (en) * 2000-02-18 2001-09-06 Eupec Gmbh & Co Kg Process for through-plating a substrate comprises forming a through-hole in a metal plate in orientation with the through-hole of a ceramic plate, applying a solder paste to one side of the substrate, and passing through an oven
DE10102619A1 (en) * 2001-01-20 2002-05-08 Conti Temic Microelectronic Power module for supplying electric motors has corrugated heat sink attached to underside of thick thermally conductive base
WO2003078353A1 (en) * 2002-03-13 2003-09-25 Schulz-Harder Juergen Method for the production of a metal-ceramic substrate, preferably a copper-ceramic substrate
WO2009101551A1 (en) * 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
US8342384B2 (en) 2002-03-13 2013-01-01 Curamik Electronics Gmbh Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate
EP2645416A1 (en) * 2012-03-28 2013-10-02 Fujitsu Limited Stacked module
US10615097B2 (en) 2016-10-12 2020-04-07 Infineon Technologies Ag Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554575A (en) * 1983-05-12 1985-11-19 Westinghouse Electric Corp. Low stress leadless chip carrier and method of assembly
DE2703956C2 (en) * 1976-02-03 1986-01-02 International Business Machines Corp., Armonk, N.Y. Process for the production of a multilayer ceramic
EP0223220A2 (en) * 1985-11-16 1987-05-27 Sumitomo Metal Ceramics Inc. Multilayer ceramic circuit board fired at a low temperature
EP0144866B1 (en) * 1983-11-25 1988-09-07 Kabushiki Kaisha Toshiba Semiconductor device comprising a substrate
DE4117004A1 (en) * 1990-05-25 1991-11-28 Toshiba Kawasaki Kk METHOD FOR PRODUCING A CIRCUIT BOARD

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703956C2 (en) * 1976-02-03 1986-01-02 International Business Machines Corp., Armonk, N.Y. Process for the production of a multilayer ceramic
US4554575A (en) * 1983-05-12 1985-11-19 Westinghouse Electric Corp. Low stress leadless chip carrier and method of assembly
EP0144866B1 (en) * 1983-11-25 1988-09-07 Kabushiki Kaisha Toshiba Semiconductor device comprising a substrate
EP0223220A2 (en) * 1985-11-16 1987-05-27 Sumitomo Metal Ceramics Inc. Multilayer ceramic circuit board fired at a low temperature
DE4117004A1 (en) * 1990-05-25 1991-11-28 Toshiba Kawasaki Kk METHOD FOR PRODUCING A CIRCUIT BOARD

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Abstract zur JP 4-48757 (A) *
Intern. J. for Hybrid Microelectronics (Nov. 1982), Bd. 5, Nr. 2, S. 103-109 *
Solid State Technology, Mai 1975, S. 42-44 *
TUMMALA, R.R., RYMASZEWSKI, E.J.: "Microelectro- nics Packaging Handbook" Verl. Van Nostrand, New York (1989), S. 489 u. 505-509 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19729677B4 (en) * 1997-07-11 2006-05-18 Curamik Electronics Gmbh Housing for semiconductor devices, in particular for power semiconductor components
DE19749987A1 (en) * 1997-07-11 1999-06-02 Curamik Electronics Gmbh Casing package for semiconductor power components
DE19749987B4 (en) * 1997-07-11 2008-09-25 Curamik Electronics Gmbh Housing for semiconductor devices, in particular for power semiconductor components
DE19729677A1 (en) * 1997-07-11 1999-01-14 Curamik Electronics Gmbh Pack casing for power semiconductor components
EP0901166A1 (en) * 1997-08-16 1999-03-10 Abb Research Ltd. Power semiconductor device module with submodules having integrated coolers
DE19810919A1 (en) * 1998-03-13 1999-09-16 Abb Daimler Benz Transp Module base plate for cooling electrical components
EP0942468A3 (en) * 1998-03-13 2002-05-15 DaimlerChrysler AG Module base plate for cooling electric components
EP0942468A2 (en) * 1998-03-13 1999-09-15 ABB Daimler-Benz Transportation (Technology) GmbH Module base plate for cooling electric components
US6715203B2 (en) 2000-02-18 2004-04-06 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg Substrate for power semiconductor modules with through-plating of solder and method for its production
DE10007414A1 (en) * 2000-02-18 2001-09-06 Eupec Gmbh & Co Kg Process for through-plating a substrate comprises forming a through-hole in a metal plate in orientation with the through-hole of a ceramic plate, applying a solder paste to one side of the substrate, and passing through an oven
DE10007414B4 (en) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Process for the through-plating of a substrate for power semiconductor modules by solder and substrate produced by the method
DE10102619A1 (en) * 2001-01-20 2002-05-08 Conti Temic Microelectronic Power module for supplying electric motors has corrugated heat sink attached to underside of thick thermally conductive base
WO2003078353A1 (en) * 2002-03-13 2003-09-25 Schulz-Harder Juergen Method for the production of a metal-ceramic substrate, preferably a copper-ceramic substrate
US8342384B2 (en) 2002-03-13 2013-01-01 Curamik Electronics Gmbh Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate
WO2009101551A1 (en) * 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
EP2645416A1 (en) * 2012-03-28 2013-10-02 Fujitsu Limited Stacked module
US8981881B2 (en) 2012-03-28 2015-03-17 Fujitsu Limited Stacked module
US10615097B2 (en) 2016-10-12 2020-04-07 Infineon Technologies Ag Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet

Similar Documents

Publication Publication Date Title
EP3262666B1 (en) Electrical element and method for manufacturing it
DE10066443B4 (en) Semiconductor device with radiating components
DE19928788A1 (en) Ceramic electronic component such as a laminated ceramic capacitor
DE10223035A1 (en) Electronic component with cavity housing, in particular high-frequency power module
EP3401950B1 (en) Method of manufacturing a power semiconductor module
DE102010003533B4 (en) Substrate arrangement, method for producing a substrate arrangement, method for producing a power semiconductor module and method for producing a power semiconductor module arrangement
DE102016112289B4 (en) Lead frame and method of making the same
DE102012208146A1 (en) CONNECTION SYSTEM FOR PRODUCING ELECTRICAL CONNECTIONS OF A POWER SEMICONDUCTOR MODULE AND METHOD FOR PRODUCING SUCH CONNECTIONS
DE102013211405A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR MODULE
DE1956501C3 (en) Integrated circuit arrangement
DE4338706A1 (en) Multilayer substrate
DE60033353T2 (en) ELECTRONIC DEVICE AND MANUFACTURE
EP0632684B1 (en) Process for manufacturing metal-ceramic substrate
WO2001008219A1 (en) Semiconductor module
DE19614501C2 (en) Process for producing a ceramic-metal substrate and ceramic-metal substrate
DE4328353C2 (en) Multi-layer substrate
DE4443424B4 (en) Arrangements of a multilayer substrate and a power element and method for their preparation
DE102021112577B4 (en) Process for the manufacture of an electrical component housing with platable encapsulation layers and such packaging
DE102010000951B4 (en) Power semiconductor module with reduced line resistance and method
WO2003100854A2 (en) Electronic component module and method for the production thereof
DE102019113021A1 (en) Electronic component for a vehicle with improved electrical contacting of a semiconductor component and manufacturing method
DE102021104793B4 (en) POWER SEMICONDUCTOR MODULE WITH EXTERNAL CONTACT ELEMENT
EP1298723A2 (en) Electronic component in a plastic housing and components of a metallic support and method of manufacturing the same
DE102004019568A1 (en) Substrate for a power semiconductor module has electronic components and connections on metal conductor on an isolation layer and recesses beneath or next to these
DE3913161A1 (en) MULTI-LAYERED SUBSTRATE OF COPPER AND CERAMIC LAYERS FOR ELECTRICAL CIRCUIT BOARDS

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 4328353

Format of ref document f/p: P

OP8 Request for examination as to paragraph 44 patent law
AF Is addition to no.

Ref country code: DE

Ref document number: 4328353

Format of ref document f/p: P

8178 Suspension cancelled
8131 Rejection