DE4236609A1 - Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats - Google Patents

Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats

Info

Publication number
DE4236609A1
DE4236609A1 DE19924236609 DE4236609A DE4236609A1 DE 4236609 A1 DE4236609 A1 DE 4236609A1 DE 19924236609 DE19924236609 DE 19924236609 DE 4236609 A DE4236609 A DE 4236609A DE 4236609 A1 DE4236609 A1 DE 4236609A1
Authority
DE
Germany
Prior art keywords
layer
structured
substrate
masking
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924236609
Other languages
English (en)
Inventor
Christoph Dr Noelscher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19924236609 priority Critical patent/DE4236609A1/de
Publication of DE4236609A1 publication Critical patent/DE4236609A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Optics & Photonics (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

In vielen Anwendungen, z. B. bei der Herstellung von mikroelek­ tronischen Schaltungsstrukturen oder bei der Erzeugung von Git­ tern insbesondere für Oberflächenwellenfilter oder Halbleiter­ laser, werden zur Erzeugung von Strukturen in der Oberfläche eines Substrats lithographische Verfahren eingesetzt. Die Strukturfeinheit wird dabei begrenzt durch das Auflösungsvermö­ gen des für die Fotolithographie verwendeten Belichtungsgerä­ tes.
Zur Herstellung feinerer Muster ist es bekannt, Belichtungsge­ räte zu verwenden, in denen die Belichtung mit kürzerwelligem Licht, z. B. UV-Strahlung, oder Elektronenstrahlung erfolgt. Bei Verwendung von kürzerwelligem Licht oder Elektronenstrah­ lung verschiebt sich die Auflösungsgrenze des Belichtungsgerä­ tes zu feineren Strukturen. Die Verwendung von kürzerwelligem Licht oder Elektronenstrahlung für die Fotolithographie hat al­ lerdings zur Folge, daß neue teuere Belichtungsgeräte ange­ schafft und andere Fotolacke verwendet werden müssen. Insbeson­ dere zur Erzeugung feinster Strukturen ist der Einsatz von Zwei- oder Dreischichtlacksystemen erforderlich.
Der Erfindung liegt das Problem zugrunde, ein Verfahren zur Er­ zeugung einer Struktur in der Oberfläche eines Substrats anzu­ geben, mit dem feinere Strukturen herstellbar sind, als dies der Auflösungsgrenze des dabei verwendeten Lithographieverfah­ rens entspricht.
Dieses Problem wird erfindungsgemäß gelöst durch ein Verfahren nach Anspruch 1.
Dazu wird an der Oberfläche des Substrats eine maskierende Struktur erzeugt, die Strukturelemente mit im wesentlichen senkrechten Flanken aufweist. Selbstjustiert zu den senkrechten Flanken der Strukturelemente wird jeweils eine Hilfsstruktur erzeugt. Die Hilfsstruktur umfaßt als seitliche Begrenzung je­ weils die senkrechten Flanken des Strukturelementes. Die Ober­ fläche des jeweiligen Strukturelementes liegt dabei mindestens teilweise frei. Die freiliegenden Teile der maskierenden Struk­ tur werden selektiv zur Hilfsstruktur entfernt. Die Hilfsstruk­ tur wird anschließend als Maske in einem Ätzprozeß zur Erzeu­ gung der Struktur in der Oberfläche des Substrats verwendet. Die Hilfsstruktur kann auch selbst als Strukturelement dienen.
Gemäß einer Ausführungsform wird die maskierende Struktur da­ durch hergestellt, daß auf die Oberfläche des Substrats ganz­ flächig eine erste Schicht aufgebracht wird. Auf der Oberfläche der ersten Schicht wird unter Verwendung eines fotolithographi­ schen Verfahrens eine Fotolackmaske erzeugt. Die maskierende Struktur entsteht aus der ersten Schicht in einer Ätzung, bei der die Fotolackmaske als Ätzmaske verwendet wird.
In dieser Ausführungsform wird die Hilfsstruktur z. B. durch ganzflächiges, konformes Abscheiden einer zweiten Schicht auf die maskierende Struktur und anschließendes anisotropes Rückät­ zen selektiv zu der maskierenden Struktur als Spacer an den senkrechten Flanken gebildet.
Alternativ dazu wird die Hilfsstruktur durch eine chemische Re­ aktion, die an der Oberfläche der maskierenden Struktur eine die Strukturelemente jeweils einhüllende Deckschicht bildet, und durch anschließendes anisotropes Rückätzen, bei dem eine zur Substratoberfläche parallele Oberfläche der Strukturelemen­ te mindestens teilweise freigelegt wird, gebildet. Es liegt im Rahmen der Erfindung, die maskierende Struktur aus Silizium zu bilden und die Hilfsstruktur durch thermische Oxidation des Si­ liziums zu bilden.
Gemäß einer anderen Ausführungsform der Erfindung wird die mas­ kierende Struktur aus drei, auf die Oberfläche des Substrats aufgebrachten Schichten gebildet. Dabei wird die oberste Schicht, die z. B. aus Fotolack besteht, fotolithographisch strukturiert. Anschließend wird die Struktur der obersten Schicht in die beiden darunterliegenden Schichten durch ani­ sotropes Ätzen übertragen. Die mittlere Schicht, die selektiv zur oberen und zur unteren Schicht ätzbar ist, wird isotrop un­ ter die obere Schicht rückgeätzt, so daß die Oberfläche der un­ teren Schicht im Bereich der Unterätzung freigelegt wird. Durch Entfernung der strukturierten obersten Schicht wird die maskie­ rende Struktur fertiggestellt, die die strukturierte unterste Schicht und die strukturierte mittlere Schicht umfaßt.
Es liegt im Rahmen der Erfindung, nach der Strukturierung der obersten Schicht zunächst nur die mittlere Schicht zu ätzen und dabei die Unterätzung unter die oberste Schicht herzustellen.
Zur Bildung der Hilfsstruktur liegt es im Rahmen der Erfindung, ganzflächig eine Fotolackschicht aufzubringen. Durch eine Flut­ belichtung und Entwicklung wird die Fotolackschicht an Stellen hoher Reflexion strukturiert. Dabei wird die Oberfläche der mittleren Schicht freigelegt, die in dieser Variante stark re­ flektierend sein muß. Unter Verwendung der strukturierten Foto­ lackschicht als Ätzmaske wird die mittlere Schicht und der dar­ unterliegende Teil der unteren Schicht durch anisotropes Ätzen entfernt.
Bei Verwendung eines stark reflektierenden Substrates werden diejenigen Teile der Fotolackschicht, die direkt auf der Ober­ fläche des Substrats seitlich der maskierenden Struktur ange­ ordnet sind, durchbelichtet, so daß auch diese Teile der Foto­ lackschicht beim Entwickeln entfernt werden. In diesem Fall um­ faßt die Hilfsstruktur die verbleibende untere Schicht und die darauf angeordnete strukturierte Fotolackschicht.
Bei Verwendung eines schwach oder gar nicht reflektierenden Substrates werden diejenigen Anteile der Fotolackschicht, die direkt auf der Oberfläche des Substrats angeordnet sind, bei der Flutbelichtung nicht durchbelichtet. Daher werden sie beim Entwickeln nicht ganz entfernt. In diesem Fall ist es nach der Ätzung zur Strukturierung der mittleren Schicht und der unteren Schicht erforderlich, die verbleibende Fotolackschicht zu ent­ fernen. Die Hilfsstruktur umfaßt in diesem Fall nur die ver­ bleibende untere Schicht.
Zur Bildung der Hilfsstruktur liegt es alternativ im Rahmen der Erfindung, durch eine chemische Reaktion selektiv an der Ober­ fläche der struktierten unteren Schicht eine Deckstruktur zu bilden. Unter Verwendung der Deckstruktur als Ätzmaske wird durch anisotropes Ätzen die strukturierte mittlere Schicht und der darunterliegende Teil der strukturierten unteren Schicht entfernt. Dabei entsteht die Hilfsstruktur, die die verblei­ bende untere Schicht und die Deckstruktur umfaßt.
Da die Hilfsstruktur selbstjustiert zu den Flanken der Struk­ turelemente gebildet wird, werden in diesem Herstellverfahren immer zweidimensional geschlossene Hilfsstrukturen erzeugt, die eine im wesentlichen konstante Stegbreite aufweisen. In Anwen­ dungen, in denen eine Öffnung der geschlossenen Struktur erfor­ derlich ist, wird eine weitere Strukturierung durchgeführt. Diese kann ebenfalls nach dem erfindungsgemäßen Verfahren er­ folgen.
Die Öffnung der Strukturen kann während der Pro­ zessierung anstelle der angewandten Flutbelichtung durch eine strukturierende Belichtung mit gebietsweise abgesenkter Inten­ sität erfolgen. Nur an den zu öffnenden Stellen und z. B. in Peripheriebereichen wird dabei eine Struktur direkt abgebildet. Zur Durchbelichtung der dort abzubildenden Strukturen ist eine hohe Belichtungsdosis notwendig. Um zu vermeiden, daß damit der gesamte Fotolack im übrigen Bereich durchbelichtet wird, wird die Belichtungsintensität in diesem Bereich auf den Wert abge­ senkt, der der Flutbelichtung im oben genannten Verfahren ent­ spricht. Dieses erfolgt z. B. durch ein sich nicht abbildendes feines Gitter auf der bei der Belichtung verwendeten Maske.
Es liegt im Rahmen der Erfindung, durch eine Umkehrtechnik, z. B. lift-off, aus der Hilfsstruktur deren Negativ zu erzeugen.
Weitere Ausgestaltungen der Erfindung gehen aus den übrigen An­ sprüchen hervor.
Im folgenden wird die Erfindung anhand der Figuren und der Aus­ führungsbeispiele näher erläutert.
Fig. 1 bis Fig. 4 zeigt die Erzeugung einer Struktur in der Oberfläche eines Substrats, wobei die Hilfsstruktur durch eine chemische Reaktion der Oberfläche der maskierenden Struktur gebildet wird.
Fig. 5 bis Fig. 8 zeigt die Herstellung einer Struktur in der Oberfläche eines Substrats, bei der die Hilfsstruktur durch eine Spacertechnik gebildet wird.
Fig. 9 bis Fig. 11 zeigt die Herstellung einer maskierenden Struktur mit Hilfe einer Dreischichttechnik.
Fig. 12 und Fig. 13 zeigt die Herstellung einer Hilfsstruktur selbstjustiert zu einer maskierenden Struktur, die auf einem reflektierenden Substrat angeordnet ist und die durch eine Dreischichttechnik hergestellt wurde.
Fig. 14 und Fig. 15 zeigt die Herstellung einer Hilfsstruktur zu einer maskierenden Struktur, die in einer Dreischichttechnik hergestellt ist und die auf einem nichtreflektierenden Substrat angeordnet ist.
Fig. 16 und Fig. 17 zeigt die Herstellung einer Hilfsstruktur zu einer in einer Dreischichttechnik hergestellten maskierenden Struktur durch chemische Reaktion der Oberfläche.
Fig. 18 und Fig. 19 zeigt die Anwendung des erfindungsgemäßen Verfahrens zur Herstellung eines Gitters mit Phasensprung.
Fig. 20 zeigt die Aufsicht auf ein Substrat mit einer Hilfsstruktur und einer maskierenden Struktur.
Fig. 21 bis Fig. 23 zeigt ein Verfahren zum Öffnen geschlossener Strukturen.
Auf ein Substrat 1 wird eine erste Schicht 2 aufgebracht (s. Fig. 1). Das Substrat 1 umfaßt z. B. eine Siliziumscheibe 11, an deren Oberfläche eine Si3N4-Schicht 12 angeordnet ist. Die er­ ste Schicht 2 besteht z. B. aus Polysilizium. Unter Verwendung einer Fotolackmaske (nicht dargestellt) und optischer Lithogra­ phie wird die erste Schicht strukturiert, so daß eine maskie­ rende Struktur 2 entsteht.
Durch eine chemische Reaktion, die selektiv an der Oberfläche der maskierenden Struktur 2 stattfindet, wird die maskierende Struktur 2 mit einer Deckschicht 3 versehen (s. Fig. 2). Als chemische Reaktion eignet sich z. B. eine thermische Oxidation. Die Deckschicht 3 hüllt die maskierende Struktur 2 vollständig ein. Die Dicke der Deckschicht 3 wird so bemessen, daß zwischen benachbarten Strukturelementen die Oberfläche des Substrats 1 freibleibt. Der Abstand von benachbarte Strukturelemente 2 ein­ hüllenden Deckschichten 3 parallel zur Oberfläche des Substrats 1 ist vorzugsweise gleich der Breite der einzelnen Strukturele­ mente der maskierenden Struktur 2 parallel zur Oberfläche des Substrats 1.
In einer anisotropen Ätzung, z. B. in einem fluorhaltigen Plas­ ma wird die Deckschicht 3 abgeätzt, bis die Oberfläche der mas­ kierenden Struktur 2 freigelegt wird (s. Fig. 3). Dabei entste­ hen seitlich der einzelnen Strukturelemente der maskierenden Struktur 2 Hilfsstrukturen 4 in Form von sogenannten Spacern.
Unter Verwendung der Hilfsstruktur 4 als Ätzmaske wird in einem weiteren anisotropen Ätzprozeß die Struktur in die Oberfläche des Substrats 1 erzeugt (s. Fig. 4).
Auf ein Substrat 1′, das z. B. eine Siliziumscheibe 11′ und ei­ ne Si3N4-Schicht 12′ umfaßt, wird ganzflächig eine erste Schicht aus z. B. Polysilizium aufgebracht (s. Fig. 5). Unter Verwendung einer Fotolackmaske (nicht dargestellt) wird die er­ ste Schicht strukturiert, so daß eine maskierende Struktur 2′ entsteht, die mehrere Strukturelemente umfaßt.
Es wird ganz flächig durch konformes Abscheiden eine zweite Schicht 3′ erzeugt. Die zweite Schicht 3′ wird z. B. durch CVD- Abscheidung aus SiOxNyCz hergestellt. Die Dicke der zweiten Schicht 3′ wird dabei so eingestellt, daß zwischen benachbarten Strukturelementen 2′ eine Senke in der zweiten Schicht 3′ auf­ tritt. Vorzugsweise wird die Dicke der zweiten Schicht 3′ so eingestellt, daß die Senke in der Oberfläche der zweiten Schicht 3′ eine Breite aufweist, die im wesentlichen der Breite der einzelnen Strukturelemente 2′ entspricht.
In einer anisotropen Ätzung, die selektiv zur Oberfläche des Substrats 1′ und der maskierenden Struktur 2′ ist, z. B. in ei­ nem fluorhaltigen Plasma, wird die zweite Schicht 3′ rückge­ ätzt, bis die Oberfläche der maskierenden Struktur 2′ und die Oberfläche des Substrats 1′ freigelegt wird. Dabei entstehen als Spacer eine Hilfsstruktur 4′ (s. Fig. 7). Selektiv zur Hilfsstruktur 4′ und zur Oberfläche des Substrats 1′ wird an­ schließend die maskierende Struktur 2′ entfernt (s. Fig. 8). Die Hilfsstruktur 4′ wird in einem nachfolgenden Ätzprozeß als Ätzmaske zur Strukturierung der Oberfläche des Substrats 1′ verwendet.
Auf die Oberfläche eines Substrats 5 aus z. B. Silizium wird eine dritte Schicht 6 aus z. B. hochausgeheiztem Lack aufge­ bracht (s. Fig. 9). Auf die dritte Schicht 6 wird ganzflächig eine vierte Schicht 7 aus z. B. Metall oder Silizium aufge­ bracht. Auf die vierte Schicht 7 wird eine fünfte Schicht 8 aus z. B. Fotolack aufgebracht. Durch fotolithographische Belich­ tung und Entwicklung wird die fünfte Schicht 8 strukturiert. Die strukturierte fünfte Schicht 8 weist eine Struktur mit meh­ reren Strukturelementen auf.
Durch anisotropes Ätzen z. B. mit CCl4/O2 wird die Struktur der strukturierten fünften Schicht 8 in die vierte Schicht 7 und die dritte Schicht 6 übertragen. In einem isotropen Ätzprozeß, der selektiv zur dritten Schicht 6 und zur fünften Schicht 8 erfolgt, wird eine Unterätzung der vierten Schicht 7 unter die fünfte Schicht 8 erzeugt. Dabei wird im Bereich der Unterätzung die Oberfläche der dritten Schicht 6 freigelegt (s. Fig. 10).
Es ist auch möglich, zunächst die isotrope Ätzung zur Struktu­ rierung der vierten Schicht 7 vorzunehmen und dabei die Unter­ ätzungen unter die fünfte Schicht 8 zu bilden. Anschließend wird in einem anisotropen Ätzprozeß unter Verwendung der fünf­ ten Schicht 8 als Ätzmaske die dritte Schicht 6 strukturiert.
Durch Entfernung der strukturierten fünften Schicht 8 wird die maskierende Struktur fertiggestellt, die die strukturierte dritte Schicht 6 und die strukturierte vierte Schicht 7 umfaßt (s. Fig. 11).
Die in Fig. 11 gezeigte Struktur wird ganzflächig mit einer Fo­ tolackschicht versehen. Durch eine Flutbelichtung und anschlie­ ßende Entwicklung wird die Fotolackschicht 9 strukturiert. Un­ ter der Bedingung, daß die vierte Schicht 7 und die Oberfläche des Substrats 5 stark reflektieren, was bei einer vierten Schicht 7 aus Metall und einem Substrat 5 aus z. B. Silizium der Fall ist, werden die Teile der Fotolackschicht, die unmit­ telbar an der Oberfläche der vierten Schicht 7 bzw. des Substrats 5 angeordnet sind, stärker belichtet, als diejenigen Teile, die an der Oberfläche der fünften Schicht 8 angeordnet sind. Daher wird der Fotolack von der Oberfläche der vierten Schicht 7 und des Substrats 5 vollständig entfernt (s. Fig. 12).
Nach Entfernung der vierten Schicht 7, z. B. durch Naßätzen mit verdünnter Flußsäure wird in einem anisotropen Ätzprozeß die freiliegende Oberfläche der dritten Schicht 6 geätzt. Als Ätz­ prozeß wird z. B. reaktives Ionenätzen mit O2 verwendet. Der verbleibende Teil der dritten Schicht 6 und der strukturierten Fotolackschicht 9 (s. Fig. 13) bildet die Hilfsstruktur, die als Ätzmaske zur Herstellung der Struktur in der Oberfläche des Substrats 5 in nachfolgenden Ätzprozessen verwendet wird.
Weist das Substrat 5 für das anhand von Fig. 12 bis 13 be­ schriebene Herstellverfahren nicht die genügende Reflektivität auf, wird der Bereich der Fotolackschicht 9, der unmittelbar auf der Oberfläche des Substrats 5 angeordnet ist, nicht aus­ reichend belichtet. In diesem Fall ergibt sich nach der Ent­ wicklung der Fotolackschicht 9 eine Struktur, in der nur die Oberfläche der vierten Schicht 7 freigelegt ist (s. Fig. 14). Nach Entfernung der vierten Schicht 7 z. B. durch Naßätzung mit verdünnter Flußsäure wird der frei liegende Teil der dritten Schicht 6 in einem anisotropen Ätzprozeß selektiv zur Oberflä­ che des Substrats 5 geätzt. Als Ätzprozeß wird z. B. reaktives Ionenätzen O2 eingesetzt. Dabei wird die Oberfläche des Substrats 5 freigelegt. Anschließend wird die strukturierte Fo­ tolackschicht 9 selektiv zur dritten Schicht 6 und zum Substrat 5 entfernt (s. Fig. 15). Dabei entsteht die Hilfsstruktur, die aus dem verbleibenden Teil der dritten Schicht 6 gebildet wird. Diese Hilfsstruktur wird in nachfolgenden Ätzprozessen zur Strukturierung der Oberfläche des Substrats 5 als Ätzmaske ver­ wendet.
In einem anderen Ausführungsbeispiel, in dem die maskierende Struktur in dem anhand von Fig. 9 bis 11 erläuterten Verfahren hergestellt wird, wird eine chemische Reaktion durchgeführt, die selektiv an der Oberfläche der strukturierten dritten Schicht 6 (s. Fig. 11) abläuft und dort eine Deckstruktur 10 (s. Fig. 16) bildet. Die dritte Schicht 6 besteht z. B. aus ge­ eignetem Fotolack und die Deckstruktur 10 wird durch eine Sily­ lierung erzeugt. Die Deckstruktur 10 ist mindestens an der par­ allel zur Oberfläche des Substrats 5 verlaufenden Oberfläche ätzresistent.
Nach Entfernung der vierten Schicht 7 z. B. durch naßchemisches Ätzen mit verdünnter Flußsäure wird die dritte Schicht 6 in ei­ nem anisotropen Ätzprozeß, der selektiv zur Oberfläche der Deckstruktur 10 und des Substrats 5 erfolgt, geätzt. Als Ätz­ prozeß eignet sich z. B. ein Sauerstoffplasma (s. Fig. 17). Der verbleibende Teil der dritten Schicht 6 mit der Deckstruktur 10 bildet eine Hilfsstruktur, die in einem nachfolgenden Ätzprozeß als Ätzmaske zur Strukturierung der Oberfläche des Substrats 5 verwendet wird.
Zur Herstellung eines Gitters mit Phasensprung wird auf der Oberfläche eines Substrats 110 eine maskierende Struktur 120 erzeugt. Die maskierende Struktur 120 wird z. B. nach dem Ver­ fahren, das anhand von Fig. 9 bis 11 erläutert wurde, herge­ stellt (s. Fig. 18). Die maskierende Struktur 120 umfaßt eine Vielzahl von Strukturelementen, die im wesentlichen periodisch angeordnet sind. Für den Phasensprung ist der Abstand zweier benachbarter, ausgewählter Strukturelemente verdoppelt.
Selbstjustiert zu der maskierenden Struktur 120 wird eine Hilfsstruktur 130 hergestellt (s. Fig. 19). Die Hilfsstruktur 130 wird z. B. nach dem anhand von Fig. 14 erläuterten Verfah­ ren hergestellt. Der vergrößerte Abstand zwischen den ausge­ wählten Strukturelementen der maskierenden Struktur 120 über­ trägt sich in die Hilfsstruktur 130. Die Hilfsstruktur 130 wird als Ätzmaske verwendet zur Strukturierung der Oberfläche des Substrats 110.
Analog ist unter Verwendung des erfindungsgemäßen Verfahrens die Herstellung von Gittern für gechirpte Halbleiterlaser mög­ lich. Bei diesen Gittern ist jeder zweite Gitterabstand gering­ fügig vergrößert, wobei die Abweichung von der Gitterkonstanten stetig zunimmt.
In Fig. 20 ist eine Aufsicht auf ein Substrat 14 mit einer mas­ kierenden Struktur 15 und einer Hilfsstruktur 16 dargestellt. Die Hilfsstruktur 16 umgibt die maskierende Struktur 15 voll­ ständig. Sie bildet einen geschlossenen Kurvenzug. Nach Entfer­ nen der maskierenden Struktur 15 nach einem der obengenannten Verfahren wird die Hilfsstruktur 16 als Ätzmaske verwendet. Da die Hilfsstruktur 16 selbstjustiert zu den senkrechten Flanken von Strukturelementen der maskierenden Struktur 15 hergestellt wurde, ist die minimale Stegbreite der Hilfsstruktur 16 durch das Selbstjustierungsverfahren bestimmt. Sie ist unabhängig von der Auflösungsgrenze der verwendeten Fotolithographie. Die Auf­ lösungsgrenze der verwendeten Fotolithographie spiegelt sich lediglich in den, minimalen Abständen der maskierenden Struktur 15 wieder.
In Anwendungen, in denen der geschlossene Kurvenzug der Struk­ tur geöffnet werden soll, muß eine weitere Strukturierung durchgeführt werden. Es liegt im Rahmen der Erfindung, diese in das erfindungsgemäße Verfahren zu integrieren. Dazu wird eine maskierende Struktur nach dem Verfahren, das anhand von Fig. 9 bis 11 erläutert wurde, hergestellt. Fig. 21 zeigt eine Auf­ sicht auf ein Substrat 17, an dessen Oberfläche eine maskie­ rende Struktur angeordnet ist. Die maskierende Struktur umfaßt an der Oberfläche des Substrats eine strukturierte dritte Schicht 18, die der strukturierten dritten Schicht 6 in Fig. 11 entspricht, und eine darauf angeordnete strukturierte vierte Schicht 19, die der strukturierten vierten Schicht 7 in Fig. 11 entspricht. Durch die Unterätzung der vierten Schicht 19 bei der Herstellung der maskierenden Struktur liegt am Rand der maskierenden Struktur die Oberfläche der strukturierten dritten Schicht 18 frei.
Es wird ganz flächig auf die Struktur eine Fotolackschicht auf­ gebracht. Diese wird durch eine Belichtung strukturiert. Dabei wird eine Maske verwendet, die nur an den zu öffnenden Stellen und an beliebigen anderen gewünschten Stellen eine Struktur di­ rekt abbildet. Die Maske umfaßt voll transparente Bereiche 20 und nicht transparente Bereiche 21. Die Maskenstrukturen werden nur für Strukturgrößen abgebildet, die größer als die Auflö­ sungsgrenze des Lithographieprozesses sind. Deshalb wird ein teiltransparenter Bereich 22 nur als homogen abgesenkte Intensi­ tät abgebildet (s. Fig. 22).
Zur Durchbelichtung der Strukturen ist eine hohe Belichtungsdo­ sis notwendig. Damit dabei nicht der Fotolack in dem durch das Verfahren gemäß Fig. 9 bis Fig. 11 vorstrukturierten Bereich vollständig durchbelichtet wird, umfaßt die Maske teiltranspa­ rente Bereiche 22, die in diesem Bereich die Intensität absen­ ken. Die teiltransparenten Bereiche 22 werden z. B. durch ein sich nicht abbildendes feines Gitter auf der Fotomaske reali­ siert.
Nach dem Entwickeln der Fotolackschicht wird diese als Ätzmaske zur Entfernung der vierten Schicht 19 verwendet. Dadurch wird eine Hilfsstruktur fertiggestellt, die aus dem verbleibenden Teil der dritten Schicht 18 an der Oberfläche des Substrats 17 besteht und der Lackschicht im nichttransparenten Bereich 21 liegt (s. Fig. 23). Diese Hilfsstruktur wird zur Strukturierung der Oberfläche als Ätzmaske verwendet.

Claims (8)

1. Verfahren zur Erzeugung einer Struktur in der Oberfläche ei­ nes Substrats,
  • - bei dem an der Oberfläche des Substrats (14) eine maskierende Struktur (15) erzeugt wird, die Strukturelemente mit im wesent­ lichen senkrechten Flanken aufweist,
  • - bei dem zu jedem Strukturelement der maskierenden Struktur (15) selbstjustiert zu den senkrechten Flanken eine Hilfsstruk­ tur (16) erzeugt wird, die die senkrechten Flanken des jeweili­ gen Strukturelementes als seitliche Begrenzung umfaßt, wobei die Oberfläche des jeweiligen Strukturelementes mindestens teilweise freiliegt,
  • - bei dem freiliegende Teile der maskierenden Struktur (15) se­ lektiv zur Hilfsstruktur (16) entfernt werden,
  • - bei dem die Hilfsstruktur (16) als Maske in einem Ätzprozeß zur Erzeugung der Struktur in der Oberfläche des Substrats (14) verwendet wird.
2. Verfahren nach Anspruch 1,
  • - bei dem zur Bildung der maskierenden Struktur (2) auf die Oberfläche des Substrats (1) ganzflächig eine erste Schicht aufgebracht wird,
  • - bei dem auf der Oberfläche der ersten Schicht unter Verwen­ dung eines fotolithographischen Verfahrens eine Fotolackmaske erzeugt wird,
  • - bei dem die erste Schicht unter Verwendung der Fotolackmaske als Ätzmaske in einem Ätzprozeß strukturiert wird.
3. Verfahren nach Anspruch 2, bei dem die Hilfsstruktur (4′) durch ganzflächiges konformes Abscheiden einer zweiten Schicht (3′) auf die maskierende Struktur (2′) und durch anschließendes anisotropes Rückätzen selektiv zur maskierenden Struktur (2′) als Spacer an den senk­ rechten Flanken gebildet wird.
4. Verfahren nach Anspruch 2, bei dem die Hilfsstruktur (4) durch eine chemische Reaktion, die an der Oberfläche der maskierenden Struktur (2) eine die Strukturelemente jeweils einhüllende Deckschicht (3) bildet, und durch anschließendes anisotropes Rückätzen, bei dem eine zur Oberfläche des Substrats (1) parallele Oberfläche der Strukturelemente mindestens teilweise freigelegt wird, gebildet wird.
5. Verfahren nach Anspruch 4, bei dem die maskierende Struktur (2) aus Silizium gebildet wird und bei dem die Hilfsstruktur (4) durch thermische Oxidation gebildet wird.
6. Verfahren nach Anspruch 1,
  • - bei dem zur Bildung der maskierenden Struktur ganz flächig ei­ ne dritte Schicht (6), eine vierte Schicht (7) und eine fünfte Schicht (8) auf die Oberfläche des Substrats aufgebracht wird, wobei die vierte Schicht (7) isotrop selektiv zur dritten Schicht (6) und zur fünften Schicht (8) ätzbar ist,
  • - bei dem die fünfte Schicht (8) fotolithographisch struktu­ riert wird,
  • - bei dem unter Verwendung der strukturierten fünften Schicht (8) als Ätzmaske in einem anisotropen Ätzprozeß die vierte Schicht (7) und die dritte Schicht (6) strukturiert werden und bei dem in einem isotropen Ätzprozeß die vierte Schicht (7) un­ ter die strukturierte fünfte Schicht (8) rückgeätzt wird, so daß die Oberfläche der strukturierten dritten Schicht (6) im Bereich der Unterätzung freigelegt wird,
  • - bei dem durch Entfernung der strukturierten fünften Schicht (8) die maskierende Struktur fertiggestellt wird, die die strukturierte dritte Schicht (6) und die strukturierte vierte Schicht (7) umfaßt.
7. Verfahren nach Anspruch 6,
  • - bei dem zur Bildung der Hilfsstruktur ganz flächig eine Foto­ lackschicht (9) aufgebracht wird, die durch Flutbelichtung und Entwicklung strukturiert wird, wobei die Oberfläche der struk­ turierten vierten Schicht (7) freigelegt wird,
  • - bei dem unter Verwendung der strukturierten Fotolackschicht (9) als Ätzmaske durch anisotropes Ätzen die strukturierte vierte Schicht (7) und der darunterliegende Teil der struktu­ rierten dritten Schicht (6) entfernt wird,
  • - bei dem die strukturierte Fotolackschicht (9) mindestens an der Oberfläche des Substrats (5) entfernt wird, wobei die die verbleibende strukturierte dritte Schicht (6) umfassende Hilfs­ struktur entsteht.
8. Verfahren nach Anspruch 6,
  • - bei dem zur Bildung der Hilfsstruktur durch eine chemische Reaktion selektiv an der Oberfläche der strukturierten dritten Schicht (6) eine Deckstruktur (10) gebildet wird,
  • - bei dem unter Verwendung der Deckstruktur (10) als Ätzmaske durch anisotropes Atzen die strukturierte vierte Schicht (7) und der darunterliegende Teil der strukturierten dritten Schicht (6) entfernt wird, wobei die Hilfsstruktur entsteht, die die verbleibende strukturierte dritte Schicht (6) und die Deckstruktur (10) umfaßt.
DE19924236609 1992-10-29 1992-10-29 Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats Withdrawn DE4236609A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924236609 DE4236609A1 (de) 1992-10-29 1992-10-29 Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924236609 DE4236609A1 (de) 1992-10-29 1992-10-29 Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats

Publications (1)

Publication Number Publication Date
DE4236609A1 true DE4236609A1 (de) 1994-05-05

Family

ID=6471690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924236609 Withdrawn DE4236609A1 (de) 1992-10-29 1992-10-29 Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats

Country Status (1)

Country Link
DE (1) DE4236609A1 (de)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1357433A2 (de) * 2002-04-23 2003-10-29 Hewlett-Packard Company Verfahren zur Herstellung sublithographischer Linien- und Raummuster
US6893972B2 (en) 2001-08-31 2005-05-17 Infineon Technologies Ag Process for sidewall amplification of resist structures and for the production of structures having reduced structure size
WO2007027686A3 (en) * 2005-09-01 2007-05-03 Micron Technology Inc Mask patterns with spacers for pitch multiplication and methods of forming the same
DE102006043113B3 (de) * 2006-09-07 2008-04-30 Qimonda Ag Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
US7368385B2 (en) 2004-07-17 2008-05-06 Infineon Technologies Ag Method for producing a structure on the surface of a substrate
DE102007007696A1 (de) 2007-01-31 2008-08-07 Qimonda Ag Halbleiterbauelement, Verfahren zum Herstellen eines Halbleiterbauelements und Maske zum Herstellen eines Halbleiterbauelements
US7648919B2 (en) 2005-03-28 2010-01-19 Tran Luan C Integrated circuit fabrication
US7651951B2 (en) 2005-03-15 2010-01-26 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7687408B2 (en) 2004-09-02 2010-03-30 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7732343B2 (en) 2006-04-07 2010-06-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7767571B2 (en) 2006-10-13 2010-08-03 Qimonda Ag Method for manufacturing a structure in a semiconductor device and a structure in a semiconductor device
US7767573B2 (en) 2005-07-29 2010-08-03 Round Rock Research, Llc Layout for high density conductive interconnects
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7867912B2 (en) 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures
US7884022B2 (en) 2005-03-15 2011-02-08 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7939409B2 (en) 2005-09-01 2011-05-10 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7977236B2 (en) 2005-09-01 2011-07-12 Micron Technology, Inc. Method of forming a transistor gate of a recessed access device, method of forming a recessed transistor gate and a non-recessed transistor gate, and method of fabricating an integrated circuit
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US8003542B2 (en) 2005-06-02 2011-08-23 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US8011090B2 (en) 2005-09-01 2011-09-06 Micron Technology, Inc. Method for forming and planarizing adjacent regions of an integrated circuit
US8012674B2 (en) 2006-09-14 2011-09-06 Micron Technology, Inc. Efficient pitch multiplication process
US8021933B2 (en) 2007-08-29 2011-09-20 Qimonda Ag Integrated circuit including structures arranged at different densities and method of forming the same
US8030222B2 (en) * 2004-08-31 2011-10-04 Round Rock Research, Llc Structures with increased photo-alignment margins
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8114573B2 (en) 2006-06-02 2012-02-14 Micron Technology, Inc. Topography based patterning
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US8129289B2 (en) 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US8207614B2 (en) 2005-05-23 2012-06-26 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US8266558B2 (en) 2005-09-01 2012-09-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US8334211B2 (en) 2006-04-25 2012-12-18 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US8338085B2 (en) 2004-09-02 2012-12-25 Micron Technology, Inc. Method to align mask patterns
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8557704B2 (en) 2006-08-30 2013-10-15 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8592898B2 (en) 2006-03-02 2013-11-26 Micron Technology, Inc. Vertical gated access transistor
US8703616B2 (en) 2005-06-09 2014-04-22 Round Rock Research, Llc Method for adjusting feature size and position

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
GB2127751A (en) * 1982-10-06 1984-04-18 Plessey Co Plc Producing narrow features in electrical devices
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE3625340A1 (de) * 1985-07-26 1987-02-26 Nippon Telegraph & Telephone Verfahren zum silizieren der oberflaeche einer polymer-membran und herstellungsverfahren zum bilden von mustern oder masken unter anwendung des silizierungsverfahrens
DE3928995A1 (de) * 1989-09-01 1991-03-07 Bosch Gmbh Robert Verfahren zum herstellen von strukturen auf einem substrat
US5023203A (en) * 1988-07-28 1991-06-11 Korea Electronics & Telecommunications Research Institute Et Al. Method of patterning fine line width semiconductor topology using a spacer
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
DE4138999A1 (de) * 1990-11-27 1992-06-04 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleitervorrichtung
DE4126635A1 (de) * 1991-01-30 1992-08-13 Samsung Electronics Co Ltd Verfahren zur bildung eines mikromusters unterhalb der aufloesungsgrenze eines photolithographischen prozesses

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
GB2127751A (en) * 1982-10-06 1984-04-18 Plessey Co Plc Producing narrow features in electrical devices
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE3625340A1 (de) * 1985-07-26 1987-02-26 Nippon Telegraph & Telephone Verfahren zum silizieren der oberflaeche einer polymer-membran und herstellungsverfahren zum bilden von mustern oder masken unter anwendung des silizierungsverfahrens
US5023203A (en) * 1988-07-28 1991-06-11 Korea Electronics & Telecommunications Research Institute Et Al. Method of patterning fine line width semiconductor topology using a spacer
DE3928995A1 (de) * 1989-09-01 1991-03-07 Bosch Gmbh Robert Verfahren zum herstellen von strukturen auf einem substrat
DE4138999A1 (de) * 1990-11-27 1992-06-04 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleitervorrichtung
DE4126635A1 (de) * 1991-01-30 1992-08-13 Samsung Electronics Co Ltd Verfahren zur bildung eines mikromusters unterhalb der aufloesungsgrenze eines photolithographischen prozesses
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
et.al.: METHOD FOR MAKING SUBMIRCON DIMENSIONS IN STRUCTURES USING SIDEWALL IMAGE TRANSFER TECHNIQUES. In: IBM Technical Disclosure Bulletin, Vol. 26,No.9, Febr. 1984, S.4587-4589 *
JOHNSON, C. *
N.N.: PROCESS FOR FABRICATING STRUCTURED RIE MASKS. In: IBM Technical Dislosure Bulletin, Vol.31, No.3, August 1988, S.80/81 *
Research Dislosure, May 1987, S296/297 *

Cited By (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893972B2 (en) 2001-08-31 2005-05-17 Infineon Technologies Ag Process for sidewall amplification of resist structures and for the production of structures having reduced structure size
EP1357433A3 (de) * 2002-04-23 2004-06-23 Hewlett-Packard Company Verfahren zur Herstellung sublithographischer Linien- und Raummuster
EP1357433A2 (de) * 2002-04-23 2003-10-29 Hewlett-Packard Company Verfahren zur Herstellung sublithographischer Linien- und Raummuster
US8003538B2 (en) 2004-07-17 2011-08-23 Qimonda Ag Method for producing a structure on the surface of a substrate
US7368385B2 (en) 2004-07-17 2008-05-06 Infineon Technologies Ag Method for producing a structure on the surface of a substrate
US8030222B2 (en) * 2004-08-31 2011-10-04 Round Rock Research, Llc Structures with increased photo-alignment margins
US8895232B2 (en) 2004-09-01 2014-11-25 Micron Technology, Inc. Mask material conversion
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US8486610B2 (en) 2004-09-01 2013-07-16 Micron Technology, Inc. Mask material conversion
US7687408B2 (en) 2004-09-02 2010-03-30 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US8674512B2 (en) 2004-09-02 2014-03-18 Micron Technology, Inc. Method to align mask patterns
US8216949B2 (en) 2004-09-02 2012-07-10 Round Rock Research, Llc Method for integrated circuit fabrication using pitch multiplication
US8338085B2 (en) 2004-09-02 2012-12-25 Micron Technology, Inc. Method to align mask patterns
US8207576B2 (en) 2005-03-15 2012-06-26 Round Rock Research, Llc Pitch reduced patterns relative to photolithography features
US7884022B2 (en) 2005-03-15 2011-02-08 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US8119535B2 (en) 2005-03-15 2012-02-21 Round Rock Research, Llc Pitch reduced patterns relative to photolithography features
US7651951B2 (en) 2005-03-15 2010-01-26 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7718540B2 (en) 2005-03-15 2010-05-18 Round Rock Research, Llc Pitch reduced patterns relative to photolithography features
US8048812B2 (en) 2005-03-15 2011-11-01 Round Rock Research, Llc Pitch reduced patterns relative to photolithography features
US8598632B2 (en) 2005-03-15 2013-12-03 Round Rock Research Llc Integrated circuit having pitch reduced patterns relative to photoithography features
US7776683B2 (en) 2005-03-28 2010-08-17 Micron Technology, Inc. Integrated circuit fabrication
US8158476B2 (en) 2005-03-28 2012-04-17 Micron Technology, Inc. Integrated circuit fabrication
US9412594B2 (en) 2005-03-28 2016-08-09 Micron Technology, Inc. Integrated circuit fabrication
US8507341B2 (en) 2005-03-28 2013-08-13 Micron Technology, Inc. Integrated circuit fabrication
US9147608B2 (en) 2005-03-28 2015-09-29 Micron Technology, Inc. Integrated circuit fabrication
US7648919B2 (en) 2005-03-28 2010-01-19 Tran Luan C Integrated circuit fabrication
US8859362B2 (en) 2005-03-28 2014-10-14 Micron Technology, Inc. Integrated circuit fabrication
US8207614B2 (en) 2005-05-23 2012-06-26 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US9099402B2 (en) 2005-05-23 2015-08-04 Micron Technology, Inc. Integrated circuit structure having arrays of small, closely spaced features
US8173550B2 (en) 2005-06-02 2012-05-08 Micron Technology, Inc. Method for positioning spacers for pitch multiplication
US8598041B2 (en) 2005-06-02 2013-12-03 Micron Technology, Inc. Method for positioning spacers in pitch multiplication
US8865598B2 (en) 2005-06-02 2014-10-21 Micron Technology, Inc. Method for positioning spacers in pitch multiplication
US8003542B2 (en) 2005-06-02 2011-08-23 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US9117766B2 (en) 2005-06-02 2015-08-25 Micron Technology, Inc. Method for positioning spacers in pitch multiplication
US8703616B2 (en) 2005-06-09 2014-04-22 Round Rock Research, Llc Method for adjusting feature size and position
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US8115243B2 (en) 2005-07-06 2012-02-14 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7767573B2 (en) 2005-07-29 2010-08-03 Round Rock Research, Llc Layout for high density conductive interconnects
US8264010B2 (en) 2005-07-29 2012-09-11 Round Rock Research, Llc Layout for high density conductive interconnects
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US8877639B2 (en) 2005-08-30 2014-11-04 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US8148247B2 (en) 2005-08-30 2012-04-03 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US8222105B2 (en) 2005-08-31 2012-07-17 Micron Technology, Inc. Methods of fabricating a memory device
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US8609324B2 (en) 2005-08-31 2013-12-17 Micron Technology, Inc. Method of forming pitch multiplied contacts
US8546215B2 (en) 2005-08-31 2013-10-01 Micron Technology, Inc. Methods of fabricating a memory device
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US8481385B2 (en) 2005-08-31 2013-07-09 Micron Technology, Inc. Methods of fabricating a memory device
US8426118B2 (en) 2005-08-31 2013-04-23 Micron Technology, Inc. Method of forming pitch multiplied contacts
US7977236B2 (en) 2005-09-01 2011-07-12 Micron Technology, Inc. Method of forming a transistor gate of a recessed access device, method of forming a recessed transistor gate and a non-recessed transistor gate, and method of fabricating an integrated circuit
US9082829B2 (en) 2005-09-01 2015-07-14 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US8011090B2 (en) 2005-09-01 2011-09-06 Micron Technology, Inc. Method for forming and planarizing adjacent regions of an integrated circuit
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US9679781B2 (en) 2005-09-01 2017-06-13 Micron Technology, Inc. Methods for integrated circuit fabrication with protective coating for planarization
US8601410B2 (en) 2005-09-01 2013-12-03 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7939409B2 (en) 2005-09-01 2011-05-10 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7935999B2 (en) 2005-09-01 2011-05-03 Micron Technology, Inc. Memory device
US8431971B2 (en) 2005-09-01 2013-04-30 Micron Technology, Inc. Pitch multiplied mask patterns for isolated features
US8479384B2 (en) 2005-09-01 2013-07-09 Micron Technology, Inc. Methods for integrated circuit fabrication with protective coating for planarization
WO2007027686A3 (en) * 2005-09-01 2007-05-03 Micron Technology Inc Mask patterns with spacers for pitch multiplication and methods of forming the same
US9099314B2 (en) 2005-09-01 2015-08-04 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
CN101297391B (zh) * 2005-09-01 2011-03-02 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US8252646B2 (en) 2005-09-01 2012-08-28 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US10396281B2 (en) 2005-09-01 2019-08-27 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US8266558B2 (en) 2005-09-01 2012-09-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US9076888B2 (en) 2005-09-01 2015-07-07 Micron Technology, Inc. Silicided recessed silicon
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US8043915B2 (en) 2005-09-01 2011-10-25 Micron Technology, Inc. Pitch multiplied mask patterns for isolated features
US9003651B2 (en) 2005-09-01 2015-04-14 Micron Technology, Inc. Methods for integrated circuit fabrication with protective coating for planarization
US8772840B2 (en) 2006-03-02 2014-07-08 Micron Technology, Inc. Memory device comprising an array portion and a logic portion
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US8207583B2 (en) 2006-03-02 2012-06-26 Micron Technology, Inc. Memory device comprising an array portion and a logic portion
US9184161B2 (en) 2006-03-02 2015-11-10 Micron Technology, Inc. Vertical gated access transistor
US8592898B2 (en) 2006-03-02 2013-11-26 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8338959B2 (en) 2006-04-07 2012-12-25 Micron Technology, Inc. Simplified pitch doubling process flow
US9184159B2 (en) 2006-04-07 2015-11-10 Micron Technology, Inc. Simplified pitch doubling process flow
US8030217B2 (en) 2006-04-07 2011-10-04 Micron Technology, Inc. Simplified pitch doubling process flow
US7732343B2 (en) 2006-04-07 2010-06-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US8889020B2 (en) 2006-04-25 2014-11-18 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US8334211B2 (en) 2006-04-25 2012-12-18 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US9553082B2 (en) 2006-04-25 2017-01-24 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US8663532B2 (en) 2006-06-01 2014-03-04 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US8449805B2 (en) 2006-06-01 2013-05-28 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US8114573B2 (en) 2006-06-02 2012-02-14 Micron Technology, Inc. Topography based patterning
US8592940B2 (en) 2006-06-02 2013-11-26 Micron Technology, Inc. Topography based patterning
US8557704B2 (en) 2006-08-30 2013-10-15 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US9478497B2 (en) 2006-08-30 2016-10-25 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US8883644B2 (en) 2006-08-30 2014-11-11 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
DE102006043113B3 (de) * 2006-09-07 2008-04-30 Qimonda Ag Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
US8012674B2 (en) 2006-09-14 2011-09-06 Micron Technology, Inc. Efficient pitch multiplication process
US8450829B2 (en) 2006-09-14 2013-05-28 Micron Technology, Inc. Efficient pitch multiplication process
US9035416B2 (en) 2006-09-14 2015-05-19 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7767571B2 (en) 2006-10-13 2010-08-03 Qimonda Ag Method for manufacturing a structure in a semiconductor device and a structure in a semiconductor device
DE102007007696A1 (de) 2007-01-31 2008-08-07 Qimonda Ag Halbleiterbauelement, Verfahren zum Herstellen eines Halbleiterbauelements und Maske zum Herstellen eines Halbleiterbauelements
US7535044B2 (en) 2007-01-31 2009-05-19 Qimonda Ag Semiconductor device, method for manufacturing a semiconductor device and mask for manufacturing a semiconductor device
US7867912B2 (en) 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9412591B2 (en) 2007-07-31 2016-08-09 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8021933B2 (en) 2007-08-29 2011-09-20 Qimonda Ag Integrated circuit including structures arranged at different densities and method of forming the same
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8772166B2 (en) 2007-11-01 2014-07-08 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8211803B2 (en) 2007-11-01 2012-07-03 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US8871648B2 (en) 2007-12-06 2014-10-28 Micron Technology, Inc. Method for forming high density patterns
US8324107B2 (en) 2007-12-06 2012-12-04 Micron Technology, Inc. Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8932960B2 (en) 2007-12-18 2015-01-13 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8390034B2 (en) 2007-12-18 2013-03-05 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US9941155B2 (en) 2007-12-18 2018-04-10 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US9666695B2 (en) 2007-12-18 2017-05-30 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US10497611B2 (en) 2007-12-18 2019-12-03 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US9048194B2 (en) 2008-03-21 2015-06-02 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8507384B2 (en) 2008-03-21 2013-08-13 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8928111B2 (en) 2008-07-03 2015-01-06 Micron Technology, Inc. Transistor with high breakdown voltage having separated drain extensions
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8343875B2 (en) 2008-09-11 2013-01-01 Micron Technology, Inc. Methods of forming an integrated circuit with self-aligned trench formation
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8685859B2 (en) 2008-09-11 2014-04-01 Micron Technology, Inc. Self-aligned semiconductor trench structures
US8552526B2 (en) 2008-09-11 2013-10-08 Micron Technology, Inc. Self-aligned semiconductor trench structures
US8871646B2 (en) 2008-11-24 2014-10-28 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits

Similar Documents

Publication Publication Date Title
DE4236609A1 (de) Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
DE4440230C2 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE3130122C2 (de)
EP0451307B1 (de) Phasenmaske für die Projektionsphotolithographie und Verfahren zu deren Herstellung
DE102004034572A1 (de) Verfahren zum Herstellen einer Struktur auf der Oberfläche eines Substrats
EP0369053B1 (de) Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
DE4413821B4 (de) Phasenschiebemaske und Verfahren zu deren Herstellung
DE2658400A1 (de) Verfahren zur herstellung einer negativen maske auf einem substrat
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
EP0222738A2 (de) Verfahren zur Herstellung einer Transmissionsmaske
DE4407044A1 (de) Maske und Verfahren zu deren Herstellung
DE102013108876B4 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE4235702A1 (de) Verfahren zur Erzeugung von Strukturen eines Gesamtmusters in der Oberfläche eines Substrats
DE2835363A1 (de) Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen
DE4447264B4 (de) Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske
DE10309266B3 (de) Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE4442648A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4415136C2 (de) Verfahren zum Herstellen einer Lithographiemaske
EP3362854B1 (de) Verfahren zur herstellung einer mikrostruktur in einer fotolithographietechnik
DE68921547T2 (de) Herstellungsverfahren für eine Maske für lithographische Strukturierung.
DE10238783A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske, Phasenverschiebungsmaske und Vorrichtung
DE19508749A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske
DE10156143A1 (de) Photolithographische Maske
DE112006002971T5 (de) Verfahren zum Drucken von Kontakten auf einem Substrat

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee