DE4219553A1 - Signalpegelwandler - Google Patents
SignalpegelwandlerInfo
- Publication number
- DE4219553A1 DE4219553A1 DE4219553A DE4219553A DE4219553A1 DE 4219553 A1 DE4219553 A1 DE 4219553A1 DE 4219553 A DE4219553 A DE 4219553A DE 4219553 A DE4219553 A DE 4219553A DE 4219553 A1 DE4219553 A1 DE 4219553A1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- mos transistor
- signal level
- level converter
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C13/00—Arrangements for influencing the relationship between signals at input and output, e.g. differentiating, delaying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft einen Signalpegelwandler zum Um
setzen von Eingangssignalpegeln mit gegebenem Signalpegel
hub auf Ausgangssignalpegel mit verringertem Signalpegel
hub.
Logische Schaltungen können in verschiedenen Schaltungs
techniken realisiert werden. Für langsame Schaltungen wer
den beispielsweise die CMOS- oder TTL-Schaltungstechnik
verwendet. Die Versorgungspotentiale dieser Schaltungs
techniken liegen üblicherweise bei 0 Volt und -5,0 Volt.
Die Signalpegel für einen H-Pegel und einen L-Pegel bei
CMOS-Schaltungen entsprechen den Werten der Versorgungs
potentiale, also 0 Volt für den H-Pegel und -5,0 Volt für
den L-Pegel. Die Signalpegel für TTL-Schaltungen können in
gewissen Bereichen schwanken. Ein H-Pegel muß mindestens
2,0 Volt höher als das negative Versorgungspotential, ein
L-Pegel darf höchstens 0,8 Volt höher als das negative
Versorgungspotential sein.
Schnelle logische Schaltungen können in Stromschaltertech
nik realisiert sein. Solche Schaltungen haben beispiels
weise ein Bezugspotential von 0 Volt und ein weiteres
Versorgungspotential von -5,0 Volt. Die logischen Pegel
liegen bei 0 Volt für einen H-Pegel und -0,9 Volt für
einen L-Pegel. Um Schaltungen in CMOS- oder TTL-Schal
tungstechnik mit Schaltungen in Stromschaltertechnik zu
verbinden, werden Signalpegelwandler verwendet. Sie setzen
die Eingangssignalpegel mit relativ großem Signalpegelhub
auf Ausgangssignalpegel mit relativ kleinem Signalpegelhub
um.
Es ist Aufgabe der vorliegenden Erfindung, einen Signalpe
gelwandler der beschriebenen Art anzugeben.
Diese Aufgabe wird dadurch gelöst, daß
- (a) ein Widerstand und die Drain-Source-Strecken eines ersten und eines zweiten MOS-Transistors ver schiedenen Kanaltyps in Reihe geschaltet sind,
- (b) ein erster Anschluß des Widerstandes als Anschluß für ein Versorgungspotential dient,
- (c) die Drain-Elektroden des ersten und des zweiten MOS-Transistors miteinander verbunden sind,
- (d) die Source-Elektrode des ersten MOS-Transistors mit einem zweiten Anschluß des Widerstandes verbunden ist,
- (e) die Gate-Elektrode des ersten MOS-Transistors mit einem ersten festen Potential, die Gate-Elektrode des zweiten MOS-Transistors mit einem zweiten festen Potential verbunden ist,
- (f) der zweite Anschluß des Widerstandes mit einem Aus gangssignalanschluß verbunden ist,
- (g) der Source-Anschluß des zweiten MOS-Transistors mit einem Eingangssignalanschluß verbunden ist.
Im folgenden wird die Erfindung anhand der in den Figuren
angegebenen Ausführungsbeispiele näher erläutert. Sich
entsprechende Elemente in verschiedenen Figuren sind dabei
mit gleichen Bezugszeichen versehen. Es zeigen
Fig. 1 einen erfindungsgemäßen Signalpegelwandler und
Fig. 2 den Signalpegelwandler nach Fig. 1 mit ausgangssei
tig nachgeschaltetem Emitterfolgertransistor.
Der Signalpegelwandler in Fig. 1 enthält einen Widerstand
1, dessen einer Anschluß als Anschluß für ein Versorgungs
potential VCC dient und dessen anderer Anschluß mit einem
Ausgangssignalanschluß 4 verbunden ist. Zwischen dem an
deren Anschluß des Widerstandes 1 und einem Eingangssig
nalanschluß 5 sind die Drain-Source-Strecken zweier MOS-
Transistoren 2, 3 in Reihe geschaltet. Der MOS-Transistor
2 ist ein PMOS-Transistor, der mit seinem Source-Anschluß
mit dem anderen Anschluß des Widerstandes 1 verbunden ist.
Sein Gate-Anschluß dient als Anschluß für ein erstes
festes Potential V1. Der MOS- Transistor 3 ist ein NMOS-
Transitor, dessen Drain-Anschluß mit dem Drain-Anschluß
des PMOS-Transistors 2 und dessen Source-Anschluß mit dem
Eingangssignalanschluß 5 verbunden ist. Sein Gate-Anschluß
dient als Anschluß für ein zweites festes Potential V2.
Im folgenden wird die Funktionsweise des Signalpegelwand
lers beschrieben. Der NMOS-Transistor 3 arbeitet als
Schalttransistor. Das Potential V2 ist derart gewählt, daß
bei einem H-Pegel am Eingangssignalanschluß 5 die Gate-
Source-Spannung des NMOS-Transistors 3 kleiner als seine
Einsatzspannung und daß bei einem L-Pegel die Gate-Source-
Spannung größer als seine Einsatzspannung ist. Der NMOS-
Transistor 3 ist somit für einen H-Pegel gesperrt und
für einen L-Pegel leitend. Durch den Wert des Potentials
V2 kann der Schaltpunkt des NMOS-Transistors 3 und somit
die Schaltschwelle des Signalpegelwandlers eingestellt
werden. Die Schaltschwelle kann deshalb an verschiedene
Eingangssignalpegel angepaßt werden.
Das Potential V1 ist derart gewählt, daß die Gate-Source-
Spannung des PMOS-Transistors 2 stets größer als seine
Einsatzspannung ist. Der PMOS-Transistor 2 ist also stets
leitend. Bei einem L-Pegel am Eingangsignalanschluß 5
fließt dann ein Strom durch den Strompfad aus dem Wider
stand 1 und den MOS-Transistoren 2, 3. Bei einem H-Pegel
am Eingangsignalanschluß 5 fließt keine Strom. Im ersten
Fall fällt am Widerstand 1 eine Spannung ab, so daß am
Ausgangsignalanschluß 4 ein L-Ausgangssignalpegel anliegt.
Im zweiten Fall liegt der Ausgangssignalanschluß 4 auf
einem H-Pegel. Der H-Pegel des Ausgangssignales ist der
Wert des Versorgungspotentials VCC. Der L-Pegel des Aus
gangssignals wird durch den Strom durch den Widerstand
1 und den Wert des Widerstands 1 festgelegt. Bei einem
vorgegebenen Widerstandswert kann die Höhe des Ausgangs
signalpegels durch die Höhe des Stromflusses durch den
Widerstand 1 und somit durch Verändern des Potentials V1
eingestellt werden. Die Ausgangssignalpegel werden bei
spielsweise so eingestellt, daß sich die Pegelwerte von
in Stromschaltertechnik realisierten Schaltungen ergeben.
Diese sind der Wert des Versorgungspotentials VCC für
einen H-Pegel und ein Wert von 0,9 V niedriger als das
versorgungspotential VCC für einen L-Pegel.
Der Eingangssignalanschluß 5 wird nun mit einem Ausgangs
signalanschluß einer Schaltung verbunden, die in CMOS-
Schaltungstechnik aufgebaut ist. Eine solche Schaltung hat
beispielsweise ein Versorgungspotential VCC von 0 Volt und
ein weiteres, nicht dargestelltes Versorgungspotential von
-5,0 Volt. Eine CMOS-Schaltstufe enthält mindestens zwei
komplementäre MOS-Transistoren, deren Drain-Source-Strec
ken zwischen die Versorgungspotentiale in Reihe geschaltet
sind. Der Verbindungspunkt ihrer Drain-Source-Strecken
dient als Ausgangssignalanschluß. Die Werte für einen
H-Pegel und einen L-Pegel der CMOS-Schaltung entsprechen
den Werten dieser Versorgungspotentiale. Der Schaltpunkt
des NMOS-Transistors 3 muß im Bereich des Eingangssignal
pegelhubs liegen. Dies kann beispielsweise dadurch er
reicht werden, daß der Wert des Potentials V2 gleich dem
Wert des Versorgungspotentials VCC ist. Dies hat den Vor
teil, daß anstelle von zwei getrennten Versorgungspoten
tialquellen VCC, V2 nur eine einzige Versorgungspotential
quelle VCC benötigt wird.
Im folgenden wird der Eingangssignalanschluß 5 mit einer
Schaltstufe verbunden, die in TTL-Schaltungstechnik aufge
baut ist. Die Versorgungspotentiale einer TTL-Schaltung
liegen beispielsweise bei Null Volt für das Versorgungspo
tential VCC und bei -5,0 V für ein weiteres, nicht darge
stelltes Versorgungspotential. Die TTL-Schaltstufe ent
hält einen als Multiemittertransistor ausgeführten Schalt
transistor, dem eine Verstärkerstufe nachgeschaltet ist.
Der Ausgangskreis der Verstärkerstufe besteht aus einer
Gegentakt-Endstufe, die im wesentlichen zwei mit ihren
Kollektor-Emitter-Strecken in Reihe geschaltete bipolare
Transistoren enthält. TTL-Ausgangssignalpegel haben die
Eigenschaft, daß ein H-Pegel mindestens 2,0 V höher als
das negative Versorgungspotential sein muß und ein L-Pegel
maximal 0,8 V höher als das negative Versorgungspotential
sein darf. Dies hat zur Folge, daß die Schaltschwelle des
Signalpegelwandlers im Bereich von 0,8 V bis 2,0 V höher
als das negative Versorgungspotential liegen muß. Dies
kann durch eine entsprechende Dimensionierung des
NMOS-Transistors 3 und des Potentials V2 erreicht werden.
Sowohl bei einem CMOS- als auch bei einem TTL-Eingangssi
gnalpegel fließt ein Strom vom Anschluß des Versorgungspo
tentials VCC in Richtung des Eingangssignalanschlusses 5.
Der Signalpegelwandler ist besonders dann vorteilhaft,
wenn sein Eingangssignalanschluß 5 mit dem Ausgang einer
TTL- Schaltstufe verbunden wird. TTL-Ausgänge haben näm
lich die Eigenschaft, daß bei einem L-Pegel durch sie
ein Strom aufgenommen werden kann.
Der Signalpegelwandler der Fig. 2 enthält zusätzlich zum
bereits beschriebenen Signalpegelwandler einen Emitter
folgertransistor 10. Der Emitterfolgertransistor 10 ist
mit seiner Basis mit dem Ausgangssignalanschluß 4 verbun
den. Sein Kollektor ist an den Anschluß für das Versor
gungspotential VCC gelegt. Der Emitter des Emitterfolger
transistors 10 dient als weiterer Ausgangsignalanschluß
11. Die Ausgangssignalpegel des Ausgangssignalanschlusses
11 sind um die an der Basis-Emitter-Strecke des Emitter
folgertransistors 10 abfallende Spannung bezüglich der
Signalpegel am Ausgangssignalanschluß 4 verschoben. Üb
liche Werte für Ausgangssignalpegel am Ausgangssignal
anschluß 11 liegen bei -0,8 Volt für einen H-Pegel und
-1,7 Volt für einen L-Pegel.
Die Zahlenwerte für die verwendeten Potentiale liegen im
negativen Wertebereich. Es ist ohne weiteres möglich, für
das Versorgungspotential VCC +5,0 Volt und das weitere
Versorgungspotential Null Volt vorzusehen. Die Werte für
die Eingangssignal- und Ausgangssignalpegel ändern sich
dann in entsprechender Weise.
Es ist weiterhin möglich, anstelle des einen Schalttransi
stors in Form des NMOS-Transistors 3 der Fig. 1,2 min
destens zwei Schalttransistoren vorzusehen, die mit ihren
Drain-Anschlüssen mit dem Drain-Anschluß des PMOS-Transi
stors 2 und mit ihren Gate-Anschlüssen mit dem Anschluß
für das feste Potential V2 verbunden sind und deren
Source-Anschlüsse als je ein Eingangssignalanschluß
dienen.
Wenn an mindestens einem der Eingangssignalanschlüsse ein
L-Pegel anliegt, fließt ein Strom durch den Widerstand; so
daß sich ein L-Pegel am Ausgang 4 einstellt. Die an den
Eingangssignalanschlüssen anliegenden Signale werden also
zu einer logischen UND-Verknüpfung verknüpft.
Claims (6)
1. Signalpegelwandler zum Umsetzen von Eingangssignalpe
geln mit gegebenem Signalpegelhub auf Ausgangssignalpegel
mit verringertem Signalpegelhub,
dadurch gekennzeichnet, daß
- (a) ein Widerstand (1) und die Drain-Source-Strecken eines ersten und eines zweiten MOS-Transistors (2, 3) ver schiedenen Kanaltyps in Reihe geschaltet sind,
- (b) ein erster Anschluß des Widerstandes (1) als Anschluß für ein Versorgungspotential (VCC) dient,
- (c) die Drain-Elektroden des ersten und des zweiten MOS- Transistors miteinander verbunden sind,
- (d) die Source-Elektrode des ersten MOS-Transistors (2) mit einem zweiten Anschluß des Widerstandes (1) ver bunden ist,
- (e) die Gate-Elektrode des ersten MOS-Transistors (2) mit einem ersten festen Potential (V1), die Gate-Elektrode des zweiten MOS-Transistors (3) mit einem zweiten festen Potential (V2) verbunden ist,
- (f) der zweite Anschluß des Widerstandes mit einem Aus gangssignalanschluß (4) verbunden ist,
- (g) der Source-Anschluß des zweiten MOS-Transistors (3) mit einem Eingangssignalanschluß (5) verbunden ist.
2. Signalpegelwandler nach Anspruch 1,
dadurch gekennzeichnet, daß der
erste MOS-Transistor (2) ein P-Kanal-MOS-Transistor und
der zweite MOS-Transistor (3) ein N-Kanal-MOS-Transistor
ist und daß das erste feste Potential (V1) negativer als
das Versorgungspotential (VCC) ist.
3. Signalpegelwandler nach Anspruch 2,
dadurch gekennzeichnet, daß der
Eingangssignalanschluß (5) mit einem Ausgangssignalan
schluß einer TTL-Schaltstufe verbunden ist und daß das
zweite feste Potential (V2) negativer als das Versor
gungspotential (VCC) ist.
4. Signalpegelwandler nach Anspruch 2,
dadurch gekennzeichnet, daß der
Eingangssignalanschluß (5) mit dem Ausgang einer CMOS-
Schaltstufe verbunden ist und daß das zweite feste Po
tential (V2) gleich dem Versorgungspotential (VCC) ist.
5. Signalpegelwandler nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß dem Aus
gangssignalanschluß (4) ein Emitterfolgertransistor (20)
nachgeschaltet ist, dessen Basis mit dem Ausgangssignal
schluß (4) und dessen Kollektor mit dem Anschluß für das
Versorgungspotential (VCC) verbunden ist und dessen
Emitter als weiterer Ausgangssignalanschluß (11) dient.
6. Signalpegelwandler nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß minde
stens ein dritter MOS-Transistor vorhanden ist, der den
gleichen Kanaltyp wie der zweite MOS-Transistor hat und
mit seiner Drain-Elektrode mit der Drain-Elektrode des
ersten MOS-Transistors (2) und mit seiner Gate-Elektrode
mit dem Anschluß für das zweite feste Potential (V2) und
mit seiner Source-Elektrode mit einem weiteren
Eingangssignalanschluß verbunden ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4219553A DE4219553A1 (de) | 1992-06-15 | 1992-06-15 | Signalpegelwandler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4219553A DE4219553A1 (de) | 1992-06-15 | 1992-06-15 | Signalpegelwandler |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4219553A1 true DE4219553A1 (de) | 1993-12-16 |
Family
ID=6461050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4219553A Withdrawn DE4219553A1 (de) | 1992-06-15 | 1992-06-15 | Signalpegelwandler |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4219553A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
-
1992
- 1992-06-15 DE DE4219553A patent/DE4219553A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69210063T2 (de) | Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential | |
DE3300869A1 (de) | Logischer cmos-schaltkreis | |
DE3327260A1 (de) | Schmitt-trigger | |
DE3342336A1 (de) | Schnittstellenschaltung | |
DE19638087C2 (de) | CMOS-Komparator | |
DE3026951A1 (de) | Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis | |
DE3880239T2 (de) | Verstärkerschaltung die eine Lastschaltung enthält. | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE4444623A1 (de) | Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET | |
DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
DE60209621T2 (de) | Stromschaltkreis | |
DE69026648T2 (de) | Differenzverstärkerschaltung mit hoher Betriebsgeschwindigkeit | |
DE19829487C1 (de) | Ausgangstreiber eines integrierten Halbleiterchips | |
DE4308518A1 (de) | BiMOS-Verstärker | |
DE3904910C2 (de) | ||
DE68910705T2 (de) | Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung. | |
EP0753754A2 (de) | Integrierte Komparatorschaltung | |
DE4403201A1 (de) | Ansteuerschaltung für ein MOS-Halbleiterbauelement mit sourceseitiger Last | |
DE4219553A1 (de) | Signalpegelwandler | |
DE10060842C2 (de) | Stromspiegelschaltung | |
DE3926657C2 (de) | ||
EP0254214A1 (de) | Integrierbare Schaltung zur Pegelumsetzung | |
DE4219559A1 (de) | Signalpegelwandler | |
DE4112310C2 (de) | ||
EP0518847B1 (de) | Integrierte Schaltungsanordnung mit Junction-, MOS- und Bipolar-Transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |