DE4140240A1

DE4140240A1 - UNIVERSAL BUS SYSTEM

Info

Publication number: DE4140240A1
Application number: DE19914140240
Authority: DE
Inventors: Ulrich 8560 Lauf De Splittgerber; Hans-Peter 8500 Nuernberg De Stein
Original assignee: Diehl GmbH and Co
Current assignee: Diehl Stiftung and Co KG
Priority date: 1991-12-06
Filing date: 1991-12-06
Publication date: 1993-06-09
Also published as: GB2262171B; FR2686174A1; GB9225092D0; GB2262171A; FR2686174B1

Description

Die Erfindung betrifft ein Bus-System gemäß dem Oberbegriff des An spruches 1.The invention relates to a bus system according to the preamble of the An saying 1.

Ein derartiges System ist aus der DE 39 00 348 A1 bekannt. Es ist für optimale Flächenausnutzung (vgl. DE 39 23 533 A1) bei sehr flexibler und schneller Buszugriffs-Arbitrierung (vgl. DE 39 28 481 A1) mit mehrlagigem Anschluß von Businterface-ASICs (vgl. DE 39 23 533 A1) ausgelegt und erfährt auch im mechanischen Aufbau mit seinen Busteil nehmern, nämlich schnellen Frontend-Schaltungen und über schnelle ex terne Speicher mit dem Bus korrespondierende Signalprozessoren, einen räumlich extrem gedrängten Aufbau, vgl. US-PS 46 98 729.Such a system is known from DE 39 00 348 A1. It is for optimal use of space (cf. DE 39 23 533 A1) with very flexible and fast bus access arbitration (cf. DE 39 28 481 A1) with Multi-layer connection of bus interface ASICs (see DE 39 23 533 A1) designed and experienced in the mechanical structure with its bus part participants, namely fast front-end circuits and fast ex internal memory with signal processors corresponding to the bus, one extremely compact construction, cf. U.S. Patent 4,698,729.

Zur Programmänderung, Initialisierung und Fehleranalyse in Subsyste men, insbesondere in den Teilnehmerprozessoren, ist es an sich er forderlich, mit einem Entwicklungssystem oder einem Logikanalysator hardwaremäßigen Zugriff zum interessierenden Signalprozessor zu haben. Ein solcher direkter Zugriff ist zu den meisten Teilnehmern aufgrund der geschilderten Verdrahtungs- und Packungsgegebenheiten jedoch schon im Testzustand nicht ohne weiteres und im betriebsfertig eingebauten Zustand oft gar nicht möglich.For program changes, initialization and error analysis in subsyste men, especially in the participant processors, it is in itself required, with a development system or a logic analyzer to have hardware access to the signal processor of interest. Such direct access is due to most participants of the described wiring and packaging conditions, however not easily in the test state and installed ready for operation Condition often not possible.

Der Erfindung liegt deshalb die Aufgabe zugrunde, bei einem derart vielschichtigen, kompakt aufgebauten Multiprozessor-Bussystem wahl freie Beobachter-Zugriffsmöglichkeiten zu Teilnehmer-Prozessoren für Fehleranalysen und Programmeingriffe zu schaffen. The invention is therefore based on the object in such a way multi-layer, compact multiprocessor bus system choice free observer access to participant processors for To create error analyzes and program interventions.

Diese Aufgabe ist erfindungsgemäß im wesentlichen dadurch gelöst, daß das gattungsgemäße Bus-System gemäß dem Kennzeichnungsteil des Anspru ches 1 ausgelegt ist.This object is essentially achieved in that the generic bus system according to the labeling part of the claim ches 1 is designed.

Nach dieser Lösung genügt es, wenigstens einen der an den zentralen Bus angeschlossenen Teilnehmer elektrisch und mechanisch derart auszu legen bzw. anzuordnen, daß er direkt oder jedenfalls über seinen schnellen externen Zusatzspeicher hardwaremäßig für eine zumindest temporäre Beobachter-Hilfssteuerung zugänglich ist. Dann kann hier extern ein Steuerdatensatz eingegeben werden, der vom diesem Teilneh mer zugeordneten Signalprozessor-Interface (nachstehend auch als Anpaßschaltung bezeichnet) arbitrierend auf den System-Bus ausgegeben wird, um - über ein Fernsteuerungs-Beobachterregister in der Ziel-An paßschaltung - die aktuell interessierenden Eingriffe beim zu beobach tenden, nicht hardwaremäßig zugänglichen Teilnehmer auszulösen.After this solution, it is sufficient to at least one of the central Bus connected participants electrically and mechanically lay or order that he directly or at least over his fast external additional storage hardware for at least temporary observer auxiliary control is accessible. Then here A control data record is to be entered externally mer assigned signal processor interface (hereinafter also as Matching circuit called) output arbitrarily on the system bus is to - via a remote control observer register in the target to pass circuit - the interventions currently of interest to observe tend to trigger non-hardware accessible participants.

Bei diesen Eingriffen handelt es sich etwa um die Abfrage und Rück übermittlung eines aktuellen Befehls-Bitmusters nach vorübergehendem Stillsetzen oder Langsamschalten der Funktion des beobachteten Teil nehmers, wobei auch diese Umschaltung sowie die Rückschaltung in den normalen Betrieb von der Beobachter-Hilfssteuerung aus mit dem Steuer datensatz eingespeist wird; oder es handelt sich um die Auswahl-Ini tialisierung aus einer Skala vorbereiteter Funktionsprogramme bzw. so gar um direkten Programmier-Eingriff zur Änderung eines im angesteuer ten Teilnehmer vorhandenen Signalverarbeitungsprogrammes. Mittels der externen Hilfssteuerung kann aber z. B. auch überprüft werden, ob im externen Speicher eines beiliebigen Teilnehmers unter systemspezifisch interessierenden Adressen korrekt generierte Datensätze vorliegen. Diese können zur Überprüfung während des laufenden Bus-Betriebes aus dem interessierenden Teilnehmer-Speicher abgerufen und in der zugeord neten Anpaßschaltung im Beobachter-Register zwischengespeichert werden, bis der Bus-Zugriff zur Übermittlung an die externe Auswertung in der Hilfssteuerung gegeben ist. These interventions involve query and return transmission of a current command bit pattern after temporary Stop or slow down the function of the observed part nehmers, whereby this switchover as well as the downshift in the normal operation from the observer auxiliary control with the control data record is fed; or it is the selection ini tialization from a range of prepared function programs or so even direct programming intervention to change one in the controlled th participants of existing signal processing program. By means of the external auxiliary control can, for. B. also be checked whether in external memory of an arbitrary participant under system-specific addresses of correctly generated data records are available. These can be used for checking while the bus is running the subscriber of interest retrieved and assigned Neten adapter circuit cached in the observer register until the bus access for transmission to the external evaluation is given in the auxiliary control.

Der Fernsteuer-Datensatz wird, ebenso wie die etwa dadurch ausgelöste Informations-Rückmeldung aus dem beobachteten Teilnehmer, über die Beobachter-Register in den Anpaßschaltungen geführt, um Kollisionen mit Betriebsdaten zu vermeiden, aber im übrigen wie ein normaler Datensatz (allerdings im Regelfalle mit höchstmöglicher Arbitrie rungs-Priorität) an den jeweils gerade empfangenden externen Zusatz speicher des Teilnehmer-Signalprozessors weitergeleitet, also im übrigen wie ein normaler Datensatz adressiert und verarbeitet.The remote control data record, like the one triggered by it Information feedback from the observed participant about the Observer registers in the matching circuits led to collisions with operating data to avoid, but otherwise like a normal one Data record (but usually with the highest possible arbitrie priority) to the currently received external add-on memory of the subscriber signal processor forwarded, ie in remaining addressed and processed like a normal data record.

Durch die erfindungsgemäße Maßnahme ist es also möglich, sowohl im Testzustand wie auch im Betriebszustand zu beliebigen Bus-Teilnehmern von einer einzigen Hardware-Schnittstelle aus zuzugreifen und unabhän gig von der Art und der Übertragungsrichtung der normalen Funktionsda ten Kontrollbefehle und Kontrollinformationen unter Rückgriff auf das für den Betrieb ohnehin organisierte Bus-Protokoll wie normale Be triebsdaten auszutauschen, wobei jedoch diese Beobachter-Informationen zweckmäßigerweise jeweils aktuell höchste Arbitrierungs-Priorität er halten. So ist ein schneller direkter Zugriff auf den interessierenden Teilnehmer über dessen Bus-Interface mit beliebiger Datenfluß-Richtung realisierbar, um die normale Arbeitsweise dieses Teilnehmers durch die Beobachterfunktion über die Pufferwirkung des externen schnellen Spei chers im Zuge der Interface-Fernsteuerung möglichst wenig zu beein trächtigen.With the measure according to the invention it is therefore possible both in Test status as well as in the operating status for any bus participant Access from a single hardware interface and independent gig of the type and direction of transmission of the normal functional data control commands and control information using the for the operation anyway organized bus protocol like normal loading Exchange drive data, but this observer information Expediently, he currently has the highest arbitration priority hold. So is a quick direct access to the interested Participant via its bus interface with any data flow direction realizable to the normal functioning of this participant through the Observer function on the buffer effect of the external fast memory chers in the course of the interface remote control as little as possible pregnant.

Zusätzliche Alternativen und Weiterbildungen sowie weitere Merkmale und Vorteile der Erfindung ergeben sich aus den weiteren Ansprüchen und, auch unter Berücksichtigung der Darlegungen in der Zusammenfas sung, aus nachstehender Beschreibung eines in der Zeichnung unter Be schränkung auf das Wesentliche stark abstrahiert skizzierten bevorzug ten Realisierungsbeispiels zur erfindungsgemäßen Lösung. Die einzige Figur der Zeichnung zeigt im symbolisch vereinfachten einpoligen Blockschaltbild mehrere Teilnehmer, die über ihnen zugeordnete Anpaßschaltungen sowohl als Sender wie auch als Empfänger von Daten auf einen gemeinsamen Bus Zugriff haben.Additional alternatives and further training as well as further features and advantages of the invention result from the further claims and, also taking into account the explanations in the summary solution, from the description below of one in the drawing under Be limitation to the essentials highly abstracted preferred th implementation example of the solution according to the invention. The only Figure of the drawing shows the symbolically simplified single-pole Block diagram of several participants, assigned above them Adaptation circuits both as transmitters and as receivers of data have access to a common bus.

Wie in der eingangs zitierten DE 39 00 348 A1 detaillierter beschrie ben, handelt es sich bei den an den Bus B angeschlossenen Teilnehmern P, P′ - insoweit diese nicht schnelle Frontendschaltungen sind - um programmierte Signalprozessoren S, S′, die Daten D generieren, um sie anderen Teilnehmern P′ zuzusenden, bzw. Daten D′ verarbeiten, die sie von anderen Teilnehmern P empfangen haben. Jeder solcher Teilnehmer P, P′ kann also sowohl als Datenquelle wie auch als Datensenke fungieren.As described in more detail in DE 39 00 348 A1 cited at the beginning ben, it concerns the participants connected to the bus B. P, P ′ - insofar as these are not fast front-end circuits - um programmed signal processors S, S 'that generate data D to them send other participants P ', or process data D' that they have received P from other participants. Each such participant P, P 'can thus act both as a data source and as a data sink.

Um die Belegungszeiten des Bus B möglichst kurz zu halten, nachdem ein Teilnehmer P, P′ über einen Arbitrierungsvorgang (vgl. DE 39 28 481 A1) für einen Transfer (Abgabe bzw. Aufnahme) von Daten D, D′ Zugang erhalten hat, werden die ausgehenden bzw. eingehenden Daten D, D′ nicht unmittelbar aus den Signalprozessoren S, S′ abgeliefert bzw. von diesen aufgenommen, sondern jeweils in externen schnellen Speichern R, R′ mit wahlfreiem Zugriff (bezüglich der Prozessoren externe RAMs) zwischengespeichert. Bei freigegebenem Buszugang erfolgt der Abruf bzw. die Einspeicherung des aktuellen Satzes von Daten D, D′ über eine jeweils einem Teilnehmer P, P′ zugeordnete Anpaßschaltung I, I′ (Sy stem-Bus-Interface) unter Ergänzung einer Leitinformation aus einem Interface-Zwischenspeicher Z, Z′. Der schließlich auf den Bus ausge gebene oder von diesem aufgenommene Datensatz D, D′ enthält dann außer der eigentlichen Signalinformation Herkunfts- und Zielangaben zur ein deutigen Quellidentifikation und zur gezielten Abspeicherung in einem bestimmten empfangenen Teilnehmer P′, und außerdem Ergänzungsinfor mationen über die Dringlichkeit des Bus-Zugriffes (Arbitrierungs-Ken nung) sowie interne Steuerungsinformationen, insbesondere über die Länge des aktuell zu übermittelnden und empfangsseitig im Register des externen Speichers R′ zwischenzuspeichernden Datensatzes D.In order to keep the occupancy times of bus B as short as possible after a Participants P, P 'via an arbitration process (cf. DE 39 28 481 A1) for a transfer (submission or recording) of data D, D 'access received, the outgoing or incoming data D, D ′ not delivered directly from the signal processors S, S 'or from this recorded, but in each case in external fast memories R, R ′ with random access (RAMs external to the processors) cached. The request is made when bus access is enabled or the storage of the current set of data D, D 'via a one matching circuit I, I '(Sy stem bus interface) with supplementary guidance from a Interface cache Z, Z '. He finally got out on the bus given or recorded by this record D, D 'then contains except the actual signal information of origin and destination information clear source identification and for targeted storage in one certain received subscriber P ', and also supplementary information information about the urgency of bus access (arbitration code ) as well as internal control information, especially about the Length of the currently to be transmitted and received in the register of the external memory R 'intermediate data record D.

Für die Initialisierung bestimmter Funktionen in bestimmten Teilneh mern P, P′, nämlich etwa bei der Systeminitialisierung aber auch bei der Anpassung eines bestimmten Teilnehmers P, P′ im schon initiali sierten Gesamtsystem an andere oder geänderte Aufgabenstellung, wäre es zweckmäßig, gezielt externen hardwaremäßigen Zugang zum Teilneh mer-Prozessor S, S′ zu haben, etwa mittels eines Emulators zur Än derung des internen Signalverarbeitungsprogrammes oder mittels eines Monitors (Tastaturkonsole und Bildschirm) zur Datenbeobachtung, hier übergreifend als temporäre Hilfssteuerung H bezeichnet. Wegen dichtester Packung des elektrischen und mechanischen Mehrschich ten-Aufbaus derartiger komplexer Mulitprozessor-Systeme (vgl. US-PS 46 98 729 und DE 39 23 533 A1), ganz abgesehen von der Verwirklichung zahlreicher Funktionen innerhalb der Schaltungen eines ASIC, sind zahlreiche der Teilnehmer P, P′ aber nicht für externen unmittelbaren Zugriff zur ohm′schen Abfrage oder Einspeisung von Signalen in be stimmte Schaltungspfade zugänglich.For the initialization of certain functions in certain participants mern P, P ′, namely for system initialization but also for the adaptation of a certain participant P, P 'in the initiali system based on a different or changed task it is expedient to have targeted external hardware access to the participant mer processor S, S 'to have, for example by means of an emulator to Än change of the internal signal processing program or by means of a Monitors (keyboard console and screen) for data monitoring, here Generally referred to as temporary auxiliary control H. Because of densest packing of the electrical and mechanical multilayer structure of such complex multi-processor systems (cf. US-PS 46 98 729 and DE 39 23 533 A1), quite apart from the realization numerous functions within the circuits of an ASIC many of the participants P, P 'but not for external immediate Access to ohmic query or feed of signals in be agreed circuit paths accessible.

Deshalb ist erfindungsgemäß vorgesehen, jedem Teilnehmer P, P′ unmit telbar oder jedenfalls bei seiner Bus-Zugriffs-Anpaßschaltung I, I′ mit einem Beobachter-Register O, O′ auszustatten (das als Teil eines globalen Speichers, in dem auch der Zwischenspeicher Z, Z′ definiert ist, realisiert sein kann) und nur wenige für externen Zugriff günstig konfigurierte und gelegene, jedenfalls mindestens einen Teilnehmer P dieses Multiprozessor-Bussystems mit einem elektromechanischen An schluß G für die Beobachter- und Eingriffsfunktion der temporären Hilfssteuerung H auszustatten. Dieser Anschluß G wirkt zweckmäßigerweise nicht unmittelbar auf den zugeordneten Signalprozessor S, S′, sondern wie die zugeordnete Buszugriffs-Anpaßschaltung I, I′ über dessen externen Speicher R, um den funktionalen Austausch von Daten D, D′ im Busbetrieb nicht zu behindern.Therefore, it is provided according to the invention, each participant P, P 'unmit telbar or in any case with its bus access adaptation circuit I, I ' with an observer register O, O ′ (which is part of a global memory in which the intermediate memory Z, Z 'is defined is, can be realized) and only a few cheap for external access configured and located, in any case at least one participant P this multiprocessor bus system with an electromechanical type conclusion G for the observer and intervention function of the temporary Auxiliary control H to equip. This connection G acts expediently not directly on the assigned Signal processor S, S ', but as the assigned Bus access adapter circuit I, I 'over the external memory R to the functional exchange of data D, D 'im Not to hinder bus operation.

Mittels der über diesen extern zugänglichen Teilnehmer P indirekt an den Bus B angeschalteten Hilfssteuerung H kann nun für die Funktions beobachtung oder Funktionsbeeinflussung in ganz anderen Teilen des Bussystems ein extern generierter Steuerdatensatz d eingegeben und im schnellen externen Speicher R zwischengelagert werden, der bei Inter face-Abruf über die Anpaßschaltung I in einem bestimmten ganz ander weitig an dieses Bussystem angeschlossenen aber extern nicht oder schwieriger zugänglichen Teilnehmer P′ bestimmte Funktionen ausübt. So kann etwa bewirkt werden, daß im interessierenden Teilnehmer P′ die Signalverarbeitung auf Beobachtungs-Schrittbetrieb umgeschaltet oder ganz stillgesetzt wird, bis von der Hilfssteuerung H aus beispielswei se eine Fehleranalyse durchgeführt und nach einer Programmänderung der normale Betrieb wieder freigegeben wird. Dafür bewirkt das Beobach ter-Register 0 beim der Hilfssteuerung H dienenden Teilnehmer P, daß dieser Steuerdatensatz d möglichst hohe Buszugangs-Priorität erhält, um beispielsweise Programmänderungen im über den Bus B angesprochenen Teilnehmer P′ möglichst rasch wirksam werden zu lassen bzw. aktuell interessierende Bitmuster unverzögert vom zu beobachtenden Teilnehmer P′ abrufen zu können. Bei diesem zu beobachtenden Teilnehmer P′ be wirkt das Fernsteuer-Register O andererseits, daß der Steuerdatensatz d im Teilnehmer P′ nicht als zu verarbeitende Daten des normalen Bus betriebs behandelt wird, sondern daß die interessierende Information D′ vom Prozessor S′ in den externen Speicher R′ zwischengelagert und alsbald, beim nächstmöglichen Bus-Zugriff, von der Anpaßschaltung I′ an den externen Speicher R übermittelt wird, auf den die Hilfs steuerung H geschaltet ist. By means of the auxiliary control H which is indirectly connected to the bus B via this externally accessible subscriber P, an externally generated control data record d can now be entered for function observation or function influencing in completely different parts of the bus system and temporarily stored in the fast external memory R which is used at interface Retrieval via the adapter circuit I in a certain completely different connected to this bus system but externally not or difficult to access participants P 'performs certain functions. This can, for example, have the effect that the signal processing in the interested subscriber P 'is switched to observation step mode or is completely stopped until, for example, an error analysis is carried out by the auxiliary controller H and normal operation is released again after a program change. For this purpose, the observer ter-register 0 in the auxiliary control H serving subscriber P ensures that this control data record d receives the highest possible bus access priority, for example to allow program changes in the subscriber P 'addressed via the bus B' to take effect as quickly as possible or the currently interesting bit pattern to be able to call up without delay from the subscriber P ′ to be observed. In this participant to be observed P 'be the remote control register O on the other hand, that the control record d in the participant P' is not treated as data to be processed in normal bus operation, but that the information of interest D 'from the processor S' in the external Memory R 'temporarily and as soon as possible, at the next possible bus access, is transmitted from the adapter circuit I' to the external memory R, to which the auxiliary control H is connected.

So genügt ein einziger hardwaremäßig extern zugänglicher Busteilnehmer P, um unabhängig von dessen Betriebsdaten und Betriebsdaten-Übertra gungsrichtung gewissermaßen ferngesteuert, nämlich über den System-Bus B, einen beliebigen anderen auch extern gar nicht zugänglichen Teil nehmer P′ anzusprechen, um diesen beispielsweise zu initialisieren oder umzuprogrammieren oder auch nur im laufenden Betrieb dessen Ar beitsweise zu überprüfen.A single bus participant that is externally accessible in terms of hardware is sufficient P, regardless of its operating data and operating data transfer direction controlled to a certain extent, namely via the system bus B, any other part that is also not accessible externally to address P 'to initialize this, for example or to reprogram or even during operation of its ar to check for.

Claims

1. Universal bus system, on whose data bus (B) data sources and data sinks in the form of participants (P, P '), the signal processors (S, S') and these assigned rapid external memory (R, R ') , together with bus access adaptation circuits (I, I ') are connected, characterized in that participants (P') who are not externally accessible for emulations, initializations or logic checks, from an external auxiliary control (H) for program interventions and data requests via the bus (B) are accessible, which is connected to at least one subscriber (P) with an externally accessible connection (G) for remote control and remote monitoring.

2. Bus system according to claim 1, characterized, that the auxiliary control (H) in the externally accessible subscriber (P) on whose signal processor (S) is switchable.

3. Bus system according to claim 1 or 2, characterized, that the auxiliary control (H) in the externally accessible subscriber (P) via its external memory (R) to the bus access adapter circuit (I) has access.

4. Bus system according to one of the preceding claims, characterized in that the matching circuits (I, I ') with observer registers ( 0 , 0 ') for the intermediate storage of a control data record (d) currently triggered by the auxiliary control (H) and, if appropriate also for intermediate storage of data to be returned to the auxiliary control (H) (D ').

5. Bus system according to one of the preceding claims, characterized, that informa triggered or called by the auxiliary control (H) enjoy the highest arbitration priority for bus access.

6. Bus system according to one of the preceding claims, characterized, that the auxiliary control (H) a development system for programs Mier interventions in the subscriber processors (S ').

7. Bus system according to one of the preceding claims, characterized, that the auxiliary control (H) the screen console of a test system which also interferes with the current mode of operation of a Participant (P ') are possible.