DE4130705C2 - Circuit arrangement for frequency conversion - Google Patents
Circuit arrangement for frequency conversionInfo
- Publication number
- DE4130705C2 DE4130705C2 DE4130705A DE4130705A DE4130705C2 DE 4130705 C2 DE4130705 C2 DE 4130705C2 DE 4130705 A DE4130705 A DE 4130705A DE 4130705 A DE4130705 A DE 4130705A DE 4130705 C2 DE4130705 C2 DE 4130705C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit arrangement
- differential amplifier
- control
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
- H03D2200/0027—Gain control circuits including arrangements for assuring the same gain in two paths
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Frequenzumsetzung nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a circuit arrangement for frequency conversion according to the preamble of claim 1.
Eine derartige Schaltungsanordnung ist aus der US 4 344 188 bekannt. Diese Schaltungsanordnung weist einen Mischer auf, dem zur Frequenzumsetzung eines Informationssignals in ein Mischerausgangssignal über einen Differenz verstärker ein Oszillatorsignal zugeführt wird. Das Mischerausgangssignal wird dabei mit einer Regelschleife zum Differenzverstärker rückgekoppelt, wobei durch die Rückkopplung die Amplitude des Oszillatorsignals hin sichtlich der Reduzierung von durch Kreuzmodulation und Intermodulation bedingten Verzerrungen an den Pegel des Informationssignals angepaßt wird.Such a circuit arrangement is known from US 4,344,188. These Circuit arrangement has a mixer, that for frequency conversion an information signal into a mixer output signal about a difference amplifier an oscillator signal is supplied. The mixer output signal is fed back to the differential amplifier with a control loop, with the feedback the amplitude of the oscillator signal visibly the reduction of by cross modulation and intermodulation conditional distortions adapted to the level of the information signal becomes.
Aus der DE 39 15 418 A1 ist eine Schaltungsanordnung mit einem Mischer be kannt, bei der das Informationssignal über einen Spannungsstromwandler dem Mischer zugeführt wird.DE 39 15 418 A1 discloses a circuit arrangement with a mixer knows in which the information signal via a voltage current transformer is fed to the mixer.
Bei derartigen Schaltungsanordnungen ist zur Vermeidung von Störungen im zwischenfrequenten Mischerausgangssignal neben anderem wesentlich, daß das den Mischer ansteuernde periodische Überlagerungssignal mög lichst verzerrungsfrei im Bezug auf geradzahlige Harmonische ist und daß die Signaleingänge untereinander und vom Signalausgang isoliert sind.In such circuit arrangements is to avoid interference essential in the intermediate frequency mixer output signal, among other things, that the periodic beat signal driving the mixer is possible is undistorted in terms of even harmonics and that the signal inputs are isolated from each other and from the signal output.
Aufgabe der vorliegenden Erfindung ist es, eine besonders störungsarme Schaltungsanordnung der eingangs genannten Art anzugeben.The object of the present invention is a particularly low-interference Circuit arrangement of the aforementioned Specify type.
Gelöst wird diese Aufgabe durch die im Patentanspruch 1 angegebenen Merkmale. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.This object is achieved by the features specified in claim 1. The sub-claims contain advantageous refinements and Developments of the invention.
Durch den Regelkreis mit der vom Überlagerungssignalaus gang getrennten Ableitung eines Regelsignals ergibt sich eine von Verzerrungen des Oszillatorsignals ungestörte Si gnalumsetzung im Mischer bei gleichzeitig hoher Rückwärts isolation.Through the control loop with that from the beat signal a separate derivation of a control signal results an Si undisturbed by distortion of the oscillator signal Signal conversion in the mixer with high reverse at the same time isolation.
Die Erfindung ist nachfolgend an einem bevorzugten Bei spiel unter Bezugnahme auf die Abbildung noch eingehend veranschaulicht.The invention is based on a preferred case game with reference to the picture illustrated.
Die skizzierte Schaltungsanordnung enthält einen aus den Transistoren T71, T72 bestehenden Differenzverstärker als Gegentaktmischer. Der Betriebsstrom dieses Differenzver stärkers ist mit einem Informationssignal IS moduliert, welches im gezeigten Beispielsfall in einer Spannungs- Strom-Wandlerstufe UI nach Maßgabe einer angelegten Ein gangssignalspannung RF erzeugt wird.The circuit arrangement outlined contains one of the Transistors T71, T72 existing differential amplifier as Push-pull mixer. The operating current of this difference ver starter is modulated with an information signal IS, which in the example shown is in a voltage Current converter stage UI in accordance with an applied input output signal voltage RF is generated.
Am Steuereingang (Basisanschlüsse von T71, T72) des Mi schers M liegt das Überlagerungssignal t an. Das umge setzte Mischerausgangssignal a steht über die Anschlüsse IF als Stromausgangssignal zur Verfügung. Die soweit be schriebene Mischstufe ist an sich Stand der Technik. An dere Ausführungen, z. B. mit Vierquadrantenmultiplizier stufe, mit Spannungsausgang etc. sind je nach Anwendungs fall in äquivalenter Weise einsetzbar. At the control input (basic connections of T71, T72) of the Mi shear M, the beat signal t is applied. The reverse set mixer output signal a is above the connections IF available as a current output signal. The so far be written mixing stage is in itself state of the art. On their designs, e.g. B. with four quadrant multiplier level, with voltage output etc. are depending on the application can be used in an equivalent manner.
Erfindungsgemäß ist bei der skizzierten Schaltungsanord nung zwischen dem Eingangsanschluß E für ein periodisches Oszillatorsignal LO und der Mischstufe M eine Regelstufe mit einem ersten und einem zweiten Differenzverstärker und einem Regelkreis vorgesehen.According to the invention is in the circuit arrangement outlined voltage between the input terminal E for a periodic Oscillator signal LO and the mixer stage M a control stage with a first and a second differential amplifier and provided a control loop.
Am Eingang des von den Transistoren T11, T12 gebildeten ersten Differenzverstärkers liegt das Oszillatorsignal LO an. Die Kollektorausgänge von T11, T12 sind über Lastwi derstände R1 als Strom-Spannungswandler mit der Versor gungsspannung C verbunden. Die Ausgangsspannungen dieses ersten Differenzverstärkers sind in an sich gebräuchlicher Weise über Emitterfolger-Auskoppelstufen (Transistoren T5, T6 mit Stromquellen I5, I6) als Überlagerungssignal t dem Eingang des Mischer M zugeführt. Gleichfalls an sich be kannt sind die eingefügten Kaskodenstufen T41, T42 mit dem konstanten Potential r.At the input of the one formed by transistors T11, T12 the first differential amplifier is the oscillator signal LO at. The collector outputs of T11, T12 are via Lastwi R1 as a current-voltage converter with the Versor supply voltage C connected. The output voltages of this first differential amplifiers are common in themselves Way via emitter follower decoupling stages (transistors T5, T6 with current sources I5, I6) as the beat signal t dem Input of the mixer M fed. Likewise, be are familiar the inserted cascode stages T41, T42 with the constant potential r.
Der aus den Transistoren T21, T22 aufgebaute zweite Diffe renzverstärker ist eingangsseitig mit dem Eingang des er sten Differenzverstärker verbunden, indem die Basisan schlüsse der jeweils entsprechenden Transistoren T11 und T21 bzw. T12 und T22 direkt miteinander verbunden sind. Die Kollektorausgänge des zweiten Differenzverstärkers sind getrennt von dem ersten Differenzverstärker über Lastwiderstände R2 mit der Versorgungsspannung verbunden. Aus den an R2 ab fallenden Spannungen wird ein auf die Ein gänge der Differenzverstärker rückwirkendes Regelsignal abgeleitet. Im skizzierten Beispiel sind die an R2 abge griffenen Ausgangsspannungen an den Eingang eines als dritter Differenzverstärker (mit Transistoren T31, T32 und Stromquelle I3) ausgeführten Regelverstärkers gelegt, des sen Ausgangsspannungen in dem durch Lastwiderstände R3 und Kapazitätsdiode D3 gebildeten Tiefpaß geglättet und als Stellgröße innerhalb des Regelkreises die Gleichspannungs pegel an den Eingängen des ersten und des zweiten Diffe renzverstärkers beeinflussen, z. B. über die Widerstände R4.The second diff made up of transistors T21, T22 Limit amplifier is on the input side with the input of the most differential amplifier connected by the base short circuits of the corresponding transistors T11 and T21 or T12 and T22 are directly connected to each other. The collector outputs of the second differential amplifier are separate from the first differential amplifier Load resistors R2 connected to the supply voltage. The voltages falling on R2 turn into an on gears of the differential amplifier retroactive control signal derived. In the example outlined, these are shown on R2 seized output voltages to the input of a as third differential amplifier (with transistors T31, T32 and Current source I3) executed control amplifier, the output voltages in the by load resistors R3 and Capacitance diode D3 formed low pass and smoothed Actuating variable within the control loop is the DC voltage level at the entrances of the first and second diffe influence amplifier, z. B. about the resistors R4.
Wesentlich ist, daß der erste und der zweite Differenzver stärker in ihrem Schaltverhalten übereinstimmen. Dies ist mit sehr guter Genauigkeit insbesonders gegeben bei mono lithisch integrierter Schaltungsanordnung. Die Differenz verstärker brauchen nicht identisch ausgeführt zu sein. Vielmehr kann durch die unterschiedliche Weiterverarbei tung der Ausgangssignale vom ersten und zweiten Differenz verstärker eine unterschiedliche Bemessung der Transistor flächen wie in der Abbildung angedeutet von Vorteil sein. Vorzugsweise sind der erste und der zweite Differenzver stärker emitterseitig verbunden und aus einer gemeinsamen Stromquelle 112 gespeist.It is essential that the first and the second difference match more closely in their switching behavior. This is particularly the case with very good accuracy in the case of monolithically integrated circuit arrangement. The differential amplifiers need not be identical. Rather, due to the different further processing of the output signals from the first and second differential amplifiers, different dimensioning of the transistor areas can be advantageous, as indicated in the figure. The first and second differential amplifiers are preferably connected on the emitter side and fed from a common current source 112 .
Im Beispielsfall sind der erste und zweite Differenzver stärker ohne Stromgegenkopplung als Stromschalter aus geführt, die als Ausgangssignale im wesentlichen rechteck formige Signale liefern. Der Regelkreis detektiert das Tastverhältnis des Ausgangssignals des zweiten Differenz verstärkers. Verzerrungen des LO-Signals im Bezug auf ge radzahlige Harmonische und/oder Pegelschwankungen am Ein gang des Differenzverstärkers können eine Verschiebung der Schaltzeitpunkte und damit eine Veränderung des Tastver hältnisses verursachen. Das am Ausgang des dritten Diffe renzverstärker abgegriffene Regelsignal stellt die Ein gangspegel des zweiten Differenzverstärkers so ein, daß ein Tastverhältnis von 0,5 eingehalten wird. Wegen der eingangsseitigen Zusammenschaltung des ersten und des zweiten Differenzverstärkers und deren übereinstimmenden Schalteigenschaften wird auf diese Weise auch das Überla gerungssignal t auf Tastverhältnis 0,5 eingeregelt, so daß auch bei verzerrtem Oszillatorsignal ein ungestörtes Über lagerungssignal erzeugt wird.In the example, the first and second difference ver stronger than current switch without current feedback performed, which are essentially rectangular as output signals deliver formal signals. The control loop detects this Duty cycle of the output signal of the second difference amplifier. Distortion of the LO signal with respect to ge wheel harmonics and / or level fluctuations at the on gear of the differential amplifier can shift the Switching times and thus a change in the Tastver cause relations. That at the exit of the third dif control signal tapped off sets the on input level of the second differential amplifier so that a duty cycle of 0.5 is maintained. Because of the interconnection of the first and the input second differential amplifier and their matching In this way, the switching properties are also the overload gating signal t adjusted to duty cycle 0.5, so that an undisturbed overshoot even with a distorted oscillator signal storage signal is generated.
Signalüberkopplungen auf den LO-Signaleingang E sind insbesondere bei der Zwischenfrequenz des Mischerausgangssignals IF oder bei Schwankungen der Si gnalspannung im von einer Empfangsantenne gelieferten Ein gangssignals RF von Bedeutung. Bei der erfindungsgemäßen Schaltungsanordnung wird eine Überkopplung über den ersten Differenzverstärker T11, T12 durch die Kaskodenstufen aus reichend unterbunden und der durch den Regelverstärker T31, T32 für derartige Rückkopplungen an sich besonders empfindliche Regelkreis ist durch die vom Ausgang des er sten Differenzverstärkers getrennte Ableitung des Regelsi gnals wirkungsvoll geschützt, so daß eine hohe Rückwärts isolation auf den Eingang E gewährleistet ist.Signal overcouplings to the LO signal input E are especially at the intermediate frequency of the Mixer output signal IF or with fluctuations in the Si Signal voltage in the on supplied by a receiving antenna gangssignals RF of importance. In the case of the invention Circuit arrangement is a coupling over the first Differential amplifier T11, T12 through the cascode stages sufficiently prevented and that by the control amplifier T31, T32 in particular for such feedbacks sensitive loop is through that of the output of the he most differential amplifier separate derivation of the control gnals effectively protected so that a high reverse isolation on input E is guaranteed.
Claims (7)
- - mit einem Mischer (M) zur Umsetzung eines Informationssignals (LO) mit einem periodischen Oszillatorsignal (LO)
- - und mit einem zwischen einem Eingang (E) für das Oszillatorsignal (LO) und einem Steuereingang des Mischers (M) angeordneten ersten Differenzverstärker (T11, T12) zur Erzeugung eines Überlagerungssi gnals (t) aus dem Oszillatorsignal (LO), wobei das Überlagerungssignal (t) am Steuereingang des Mischers (M) ansteht,
- - With a mixer (M) for converting an information signal (LO) with a periodic oscillator signal (LO)
- - And with a between an input (E) for the oscillator signal (LO) and a control input of the mixer (M) arranged first differential amplifier (T11, T12) for generating a superposition signal (t) from the oscillator signal (LO), the superposition signal (t) is present at the control input of the mixer (M),
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4130705A DE4130705C2 (en) | 1990-09-19 | 1991-09-14 | Circuit arrangement for frequency conversion |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4029664 | 1990-09-19 | ||
DE4130705A DE4130705C2 (en) | 1990-09-19 | 1991-09-14 | Circuit arrangement for frequency conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4130705A1 DE4130705A1 (en) | 1992-03-26 |
DE4130705C2 true DE4130705C2 (en) | 1996-07-11 |
Family
ID=6414537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4130705A Expired - Fee Related DE4130705C2 (en) | 1990-09-19 | 1991-09-14 | Circuit arrangement for frequency conversion |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4130705C2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4344188A (en) * | 1980-10-09 | 1982-08-10 | Matsushita Electric Industrial Co., Ltd. | Balanced modulator |
EP0341531A3 (en) * | 1988-05-11 | 1991-05-15 | Licentia Patent-Verwaltungs-GmbH | Controllable wide band amplifier |
-
1991
- 1991-09-14 DE DE4130705A patent/DE4130705C2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4130705A1 (en) | 1992-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10020933B4 (en) | ASK modulator and communication device with an ASK modulator | |
DE3939616A1 (en) | AMPLIFIER CIRCUIT FOR PULSE WIDTH MODULATION | |
EP0341531A2 (en) | Controllable wide band amplifier | |
DE3140417A1 (en) | "TRANSISTORIZED SYMMETRIC MIXER" | |
EP0246662B1 (en) | Receiver for optical digital signals having various amplitudes | |
DE3509327A1 (en) | DYNAMIC FREQUENCY DIVIDER WITH MIXING STAGE AND AMPLIFIER | |
DE19950714A1 (en) | Circuit arrangement for combining bias with signals, has variable selectable gain with gain factor between null and unity, that varies in proportion to differential input control voltage | |
DE19735381C1 (en) | Bandgap reference voltage source and method for operating the same | |
DE10143032A1 (en) | Electronic circuit for time delay circuit, has conversion circuit with three interconnected resistors to receive defined temperature constant voltage and temperature dependent current to provide temperature dependence voltage | |
DE4130705C2 (en) | Circuit arrangement for frequency conversion | |
EP0290080A2 (en) | Television signal amplifying circuitry | |
DE2557512C3 (en) | PDM amplifier | |
DE3533104C2 (en) | ||
DE2009912C3 (en) | Signal transmission circuit that can be used as a differential amplifier | |
EP0133618A1 (en) | Monolithic integrated transistor high-frequency quartz oscillator circuit | |
DE602004008857T2 (en) | Power amplification circuit | |
EP0884837A2 (en) | Circuitry comprising a differential amplifying stage | |
DE3635603C2 (en) | Arrangement for linearizing a high-frequency amplifier in an active receiving antenna | |
DE2546610B2 (en) | Frequency divider for an electronic organ | |
DE2554770A1 (en) | Transistor amplifier for AC or pulse signals - has push pull driving stage and push pull output stage | |
DE2154700A1 (en) | Remote controllable, electronic differential resistance | |
DE4018616C2 (en) | Circuit arrangement for frequency doubling | |
DE3409417C2 (en) | Low frequency amplifier | |
DD222748A1 (en) | OPTOELECTRONIC RECEPTION ASSEMBLY | |
EP1294088B1 (en) | Circuit for signal rectification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
|
8339 | Ceased/non-payment of the annual fee |