DE4018616C2

DE4018616C2 - Circuit arrangement for frequency doubling

Info

Publication number: DE4018616C2
Application number: DE4018616A
Authority: DE
Inventors: Guenther Dipl Phys Traenkle; Gottfried Dipl Ing Deckenbach
Original assignee: Temic Telefunken Microelectronic GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 1989-06-09
Filing date: 1990-06-11
Publication date: 1996-07-18
Anticipated expiration: 2010-06-12
Also published as: DE4018616A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Frequenzverdopplung.The invention relates to a circuit arrangement for frequency doubling.

So ist aus der DE 21 33 806 A1 eine aus zwei Differenzverstärkern aufgebaute Frequenzverdopplerschaltung bekannt. An die Eingänge des ersten Diffe renzverstärkers wird ein 19 kHz-Pilotsignal zugeführt, das durch die Sätti gungscharakteristik dieses Verstärkers konstant gehalten wird. Dieses Signal wird dem zweiten Differenzverstärker zugeführt, der eine Vollwellen-Gleich richterschaltung bildet. Als Last dieser beiden Differenzverstärker ist ein auf das 19 kHz-Signal abgestimmter Abstimmkreis vorgesehen. Am Ausgang der Vollwellen-Gleichrichterschaltung kann ein Schaltsignal von 38 kHz abgegrif fen werden.From DE 21 33 806 A1, one is constructed from two differential amplifiers Frequency doubler circuit known. At the entrances of the first dif renz amplifier a 19 kHz pilot signal is fed through the saturation gung characteristic of this amplifier is kept constant. This signal is fed to the second differential amplifier, which is a full wave equal judge circuit forms. The load of these two differential amplifiers is one the 19 kHz signal tuned tuning circuit provided. At the exit of the A full wave rectifier circuit can tap a switching signal of 38 kHz be opened.

Des weiteren ist aus der DE 27 13 953 A1 ein Frequenzverdreifacher bekannt, der einen mit einer Quelle eines Eingangswechselsignals gekoppelten Signal multiplizierer enthält. Dieser Signalmultiplizierer erzeugt ein der dritten Potenz des Eingangssignals proportionales erstes Ausgangssignal, das eine dem Eingangssignal proportionale erste harmonische Komponente und eine dem Eingangssignal proportionale dritte harmonische Komponente enthält. Ein ebenfalls auf das Eingangssignal ansprechender zweiter Signalmul tiplizierer liefert ein zweites Ausgangssignal, dessen Betrag und Polarität in einer vorbestimmten Relation zur ersten harmonischen Komponente ste hen. Eine Vereinigungsschaltung kombiniert das erste und das zweite Ausgangssignal derart miteinander, daß die erste harmonische Komponente ausgelöscht wird und dadurch ein drittes Ausgangssignal entsteht, das pro portional der dritten harmonischen Komponente und im wesentlichen frei von ersten harmonischen Komponenten ist. Die genannten Signalmultipli zierer sowie die Vereinigungsschaltung sind jeweils mit Differenzverstärkern aufgebaut. Furthermore, a frequency tripler is known from DE 27 13 953 A1, the one coupled to a source of an input AC signal multiplier contains. This signal multiplier generates one of the third Power of the input signal proportional first output signal, the one first harmonic component proportional to the input signal and one contains third harmonic component proportional to the input signal. A second signal module also responsive to the input signal tiplier provides a second output signal, the amount and polarity in a predetermined relation to the first harmonic component hen. A merging circuit combines the first and the second Output signal so that the first harmonic component is extinguished and this creates a third output signal, the pro proportional to the third harmonic component and essentially free of the first harmonic components. The signal multiples mentioned ornaments and the combination circuit are each with differential amplifiers built up.

Diese bekannten Anordnungen zeigen aber insbesondere bei sehr hohen Frequenzen keine befriedigenden dynamischen Eigenschaften.However, these known arrangements show particularly at very high Frequencies no satisfactory dynamic properties.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine vorteilhafte Schaltungsanordnung zur Frequenzverdopplung anzugeben, die insbeson dere auch für sehr hohe Frequenzen geeignet ist. The present invention has for its object an advantageous Specify circuitry for frequency doubling, in particular which is also suitable for very high frequencies.

Die Erfindung ist im Patentanspruch 1 beschrieben. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.The invention is described in claim 1. The Subclaims contain advantageous refinements and Developments of the invention.

Besondere Vorzüge der erfindungsgemäßen Frequenzverdopp lerschaltung sindParticular advantages of the frequency doubling according to the invention circuit

- good dynamic behavior
- balanced output
- high amplitude conversion factor k = A 2f / A f with relatively low power consumption
- Control with symmetrical or asymmetrical on output signal possible
- Can be integrated monolithically.

Die Erfindung ist nachfolgend an zwei Ausführungsbeispie len unter Bezugnahme auf die Abbildungen noch eingehend veranschaulicht.The invention is based on two exemplary embodiments len with reference to the pictures illustrated.

Bei der Ausführung nach Fig. 1 verteilen sich bei balan cierten Eingängen E, , d. h. E und auf gleichem Gleich spannungspotential, die von den Stromquellen IQ1 und IQ2 festgelegten Ströme J1 bzw. J2 gemäß den unterschiedlich bemessenen Emitterflächen der Transistoren T2 und T4 bei Quelle IQ1 bzw. der Transistoren T6 und T3 bei Quelle IQ2. Die Emitterflächen sind so bemessen, daß durch Transistor T2 ein deutlich höherer Strom fließt als durch Transistor T4 bzw. durch Transistor T6 ein deutlich höherer Strom als durch Transistor T3. Die ungleiche Stromaufteilung kann anstelle unterschiedlich bemessener Emitterflächen auch durch unterschiedliche Gegenkopplung der Transistoren T2 und T4 bzw. T3 und T6 bei gleich großen Emitterflächen er folgen. In der Abbildung ist dies angedeutet durch die mit unterbrochenen Linien eingetragenen Gegenkopplungswider stände R1, R2. Die Transistoren T2 und T4 und die Transi storen T6 und T3 bilden jeweils einen Differenzverstärker mit ungleicher Ruhestromaufteilung.In the embodiment according to FIG. 1, with balanced inputs E, ie E and at the same DC potential, the currents J1 and J2 determined by the current sources IQ1 and IQ2 are distributed according to the differently dimensioned emitter areas of the transistors T2 and T4 at source IQ1 or transistors T6 and T3 at source IQ2. The emitter areas are dimensioned such that a significantly higher current flows through transistor T2 than through transistor T4 or through transistor T6 a significantly higher current than through transistor T3. The unequal current distribution can instead of differently dimensioned emitter areas, it can also follow by different negative feedback of the transistors T2 and T4 or T3 and T6 with the same size emitter areas. In the figure, this is indicated by the negative feedback resistances R1, R2 entered with broken lines. The transistors T2 and T4 and the transistors T6 and T3 each form a differential amplifier with an uneven quiescent current distribution.

Bei Wechselspannungsansteuerung der Eingänge E, wird die Stromaufteilung im Takt des Wechselsignals verändert. We gen der im Ruhestand eingestellten deutlichen Ungleichheit der Ruhestromaufteilung ist bei der Wechselspannungsan steuerung aber nur die Stromaufteilung von den Transisto ren mit größerer Emitterfläche (oder geringerer Gegenkopp lung) T2 bzw. T6 auf die Transistoren mit kleinerer Emit terfläche (oder stärkerer Gegenkopplung R1, R2) T3 bzw. T4 quantitativ von Bedeutung. Jede Halbwelle des Eingangssi gnals an E, bewirkt eine Stromumverteilung von einem der anfänglich mehr Strom führenden Pfade (T2, T6) auf einen der anfänglich weniger Strom führenden Pfade (T3, T4), so daß in den Ausgangssummenströmen isI = iI + iI′ und isII = iII + iII′ ein komplementärer Anstieg und Abfall mit ge genüber dem Eingangssignal doppelter Frequenz erfolgt. Über den Spannungsabfall an den Lastwiderständen R3 und R4 ergibt sich daraus an den Ausgangsanschlußpunkten A1, A2 ein Wechselsignal mit gegenüber dem Eingangssignal verdop pelter Frequenz.With AC voltage control of inputs E, the Current distribution changed in time with the alternating signal. We against the marked inequality set in retirement the quiescent current distribution is at the AC voltage control but only the power distribution from the Transisto with a larger emitter area (or less negative feedback lung) T2 or T6 on the transistors with smaller emit surface (or stronger negative feedback R1, R2) T3 or T4 of quantitative importance. Every half wave of the input i gnals at E, causes a current redistribution of one of the initially more current-carrying paths (T2, T6) on one the initially less current-carrying paths (T3, T4), see above that in the output total currents isI = iI + iI ′ and isII = iII + iII ′ a complementary rise and fall with ge compared to the input signal of double frequency. About the voltage drop across the load resistors R3 and R4 this results at the output connection points A1, A2 an alternating signal with doubled over the input signal pelter frequency.

Die in Fig. 2 skizzierte bevorzugte Ausführung der Fre quenzverdopplerschaltung unterscheidet sich von der vor stehend beschriebenen im wesentlichen durch die zusätzli chen Transistoren T1, T5, T7 und T8. Die Transistoren T1 und T5 bewirken eine Erhöhung der Eingangsimpedanz. Durch die in die Ausgangssummenstrompfade eingeführten Transi storen T7, T8 in Kollektorbasisschaltung können mittels eines Stellsignals PR die Gleichspannungspegel an A1 und A2 eingestellt werden. Die Transistoren T7, T8 bilden so mit eine vorteilhafte Möglichkeit, um beispielsweise das Tastverhältnis im frequenzverdoppelten Ausgangssignal auf einen gewünschten Wert einzustellen.The preferred embodiment of the frequency doubler circuit outlined in FIG. 2 differs from that described above essentially by the additional transistors T 1, T 5, T 7 and T 8. Transistors T1 and T5 increase the input impedance. Through the transistors T7, T8 in the collector base circuit introduced into the output total current paths, the DC voltage levels at A1 and A2 can be set by means of an actuating signal PR. The transistors T7, T8 thus form an advantageous possibility, for example to set the pulse duty factor in the frequency-doubled output signal to a desired value.

Für die beschriebenen Frequenzverdopplerschaltungen sind Ansteuersignale E, mit geringer Flankensteilheit wie nicht begrenzte oder nur schwach begrenzte Signale von Vorteil. Für den Fall, daß das Eingangssignal auch be grenzt sein kann, zeigt daher der Eingang der Frequenzver dopplerschaltung vorzugsweise Tiefpaßcharakter. Für hohe Frequenzen wird ein solches Tiefpaßverhalten häufig be reits durch die dynamischen Eigenschaften der verwendeten Bauelemente selbst in ausreichendem Umfang erzielt. Für tiefere Frequenzen ist vorteilhafterweise an den Eingängen der Frequenzverdopplerschaltung ein Tiefpaßfilter vorgese hen, das für besonders breite Betriebsfrequenzbereiche auch einstellbar ist, z. B. mittels spannungsgesteuerter Kapazitätsdioden. An den Ausgängen A1, A2 der Frequenzver dopplerschaltung bilden die Lastwiderstände R3, R4 mit den Kollektor-Kapazitäten der Transistoren gleichfalls Tief pässe, die Signalanteile bei höheren Frequenzen stärker dämpfen als das Ausgangsnutzsignal.For the frequency doubler circuits described Control signals E, with low edge steepness like Unlimited or only weakly limited signals from Advantage. In the event that the input signal also be the input of the frequency ver Doppler circuit preferably low-pass character. For high Frequencies such a low-pass behavior will often be already by the dynamic properties of the used Components even achieved to a sufficient extent. For lower frequencies is advantageously at the inputs a low-pass filter is provided to the frequency doubler circuit hen, for particularly wide operating frequency ranges is also adjustable, e.g. B. by means of voltage controlled Capacitance diodes. At the outputs A1, A2 of the frequency ver Doppler circuit form the load resistors R3, R4 with the Collector capacities of the transistors are also low passports, the signal components stronger at higher frequencies attenuate as the output useful signal.

Claims

1. Circuit arrangement for frequency doubling, characterized

that two differential amplifiers, each with a first (T2 or T6) and a second (T3 or T4) transistor are provided,
- That within each differential amplifier, the quiescent current distribution on the first and the second transistor is unequal
- That the collectors of the first transistors in a first output terminal (A1), the collectors of the second transistors in a second output terminal (A2) are collected together and
- That the base connections of the first and second transistors of the two differential amplifiers are cross-connected (T2 with T3; T6 with T4) and form the inputs (E, E) of the circuit arrangement.

2. Circuit arrangement according to claim 1, characterized records that for the uneven quiescent current distribution under different dimensions of the first and second transistors are provided.

3. Circuit arrangement according to claim 1, characterized records that for the uneven quiescent current distribution under different negative feedback of the first and second transi are provided.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that means (T7, T8) for shifting Practice the DC voltage level at the output connections (A1, A2) are provided.