DE4129160C2 - Semiconductor arrangement in a plastic housing - Google Patents
Semiconductor arrangement in a plastic housingInfo
- Publication number
- DE4129160C2 DE4129160C2 DE4129160A DE4129160A DE4129160C2 DE 4129160 C2 DE4129160 C2 DE 4129160C2 DE 4129160 A DE4129160 A DE 4129160A DE 4129160 A DE4129160 A DE 4129160A DE 4129160 C2 DE4129160 C2 DE 4129160C2
- Authority
- DE
- Germany
- Prior art keywords
- lines
- power supply
- layer
- ground
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
Die Erfindung betrifft eine Halbleiteranordnung in einem Kunststoffgehäuse gemäß Oberbegriff des Patentanspruches 1.The invention relates to a semiconductor arrangement in a plastic case according to the preamble of claim 1.
Halbleiteranordnungen, die unter Verwendung eines bandförmigen Trägers, eines sogenannten TAB-Trägers oder eines Trägers für Automatikbonden hergestellt werden, sind in großem Umfang verwendet worden als preiswerte Bauelemente mit einer sehr großen Anzahl von Anschlüssen. Die Fig. 4 und 5 zeigen den Aufbau einer solchen herkömmlichen Halbleiteranordnung. Fig. 4 zeigt dabei eine Draufsicht der Halbleiteranordnung, wobei ein oberer Harzbereich 8 eines Gehäusekörpers 7 entfernt ist, der in Fig. 5 dargestellt ist. Dieser Gehäusekörper 7 ist ein mit einem Harz bzw. Kunstharz geformtes Teil. Die Fig. 5 zeigt dabei einen Querschnitt längs der Linie V-V in Fig. 4. Semiconductor devices that are manufactured using a tape-shaped carrier, a so-called TAB carrier or a carrier for automatic bonding, have been widely used as inexpensive components with a very large number of connections. FIGS. 4 and 5 show the structure of such a conventional semiconductor device. FIG. 4 shows a top view of the semiconductor arrangement, with an upper resin region 8 of a housing body 7 , which is shown in FIG. 5, having been removed. This housing body 7 is a part molded with a resin or synthetic resin. FIG. 5 shows a cross section along the line VV in Fig. 4.
Eine Vielzahl von Elektroden 2, die auf einer Oberfläche eines Halbleiterelementes 1 ausgebildet sind, sind mit inneren Leiter bereichen 5 von Leitungen 4 verbunden, die auf einem Isolierband 3 ausgebildet sind. Das Halbleiterelement 1 und die inneren Lei terbereiche 5 sind von dem aus einem Harz bestehenden Gehäuse körper 7 eingeformt, während äußere Leiterbereiche 6 der Leitun gen 4 aus dem Gehäusekörper 7 nach außen vorstehen.A plurality of electrodes 2 , which are formed on a surface of a semiconductor element 1 , are connected to inner conductor areas 5 of lines 4 , which are formed on an insulating tape 3 . The semiconductor element 1 and the inner conductor regions 5 are molded from the housing body 7 made of a resin, while outer conductor regions 6 of the lines 4 protrude from the housing body 7 to the outside.
Während des Betriebes einer solchen Halbleiteranordnung erzeugt das Halbleiterelement 1 Wärme, die zur Außenseite der Halblei teranordnung durch die Leitungen 4 und den Gehäusekörper 7 ge führt bzw. abgegeben wird.During the operation of such a semiconductor arrangement, the semiconductor element 1 generates heat which leads to the outside of the semiconductor arrangement through the lines 4 and the housing body 7 or is emitted.
Bei einer herkömmlichen Halbleiteranordnung mit einem solchen Aufbau nimmt die von dem Halbleiterelement erzeugte Wärmemenge zu, wenn der Grad der Integration des Halbleiterelementes größer wird. Die von dem Halbleiterelement erzeugte Wärme wird jedoch nicht wirksam genug zur Außenseite der Halbleiteranordnung ab geführt, weil das Harz, welches den Gehäusekörper bildet, bei spielsweise aus einem Epoxidharz besteht, das eine schlechte Wärmeleitfähigkeit besitzt. Somit bleibt die Wärme in der Halb leiteranordnung.In a conventional semiconductor device with such Structure takes up the amount of heat generated by the semiconductor element to when the degree of integration of the semiconductor element is larger becomes. However, the heat generated by the semiconductor element becomes not effective enough to the outside of the semiconductor device out because the resin that forms the body of the case for example, an epoxy resin that is bad Has thermal conductivity. So the heat stays in half conductor arrangement.
Wenn ein Halbleiterelement verwendet wird, welches sehr viel Wärme erzeugt, besteht die Gefahr einer Fehlfunktion des Halbleiterelementes aufgrund der angestiegenen Temperatur, was wiederum zu einer verringerten Zuverlässigkeit der Halbleiter anordnung führt. Außerdem wird im Falle eines Gehäuses mit einer Vielzahl von Anschlüssen die Induktivität der Leitungen erhöht, und zwar durch die Verwendung der langen und feinen Leitungen. Dieser Umstand führt zu einer Verschlechterung der elektrischen Eigenschaften, beispielsweise zu einem Anstieg des Rauschens und zu einer Verringerung der Ansprechgeschwin digkeit der Halbleiteranordnung im Betrieb. If a semiconductor element is used, which is very much Generates heat, there is a risk of malfunction of the semiconductor element due to the increased temperature what in turn to a reduced reliability of the semiconductors arrangement leads. In addition, in the case of a housing a large number of connections the inductance of the lines increased by using the long and fine Cables. This leads to a worsening of the electrical properties, such as an increase of noise and a reduction in response speed of the semiconductor device in operation.
Die JP 2-164056A zeigt eine Halbleiteranordnung, bei der das Halbleiterelement auf einer Wärmestrahlungsschicht montiert ist. Diese Wärmestrahlungsschicht ist mittels einer isolie renden Kittschicht auf eine weitere leitende Schicht geklebt und bildet so eine Sandwich-Struktur. Alle weiteren Schichten dienen neben der Wärmeabstrahlung auch der Stromversorgung. Die Vielzahl der Kontaktstellen des Halbleiterchips ist über Bonddrähte mit Kontaktpins verbunden, die als Stromversor gungs-, Masse- und Signalleitungen dienen und die Verbindung des Halbleiterchips mit der elektronischen Schaltung nach außen hin gewährleisten. Die Halbleiteranordnung ist in ein Kunstharzgehäuse eingegossen.JP 2-164056A shows a semiconductor device in which the Semiconductor element mounted on a heat radiation layer is. This heat radiation layer is by means of an isolie glued to another conductive layer and forms a sandwich structure. All other layers serve not only for heat radiation but also for power supply. The number of contact points of the semiconductor chip is over Bond wires connected to contact pins that act as a power supplier Supply, ground and signal lines serve and the connection of the semiconductor chip with the electronic circuit ensure outside. The semiconductor device is in one Cast in resin housing.
Bei dieser Anordnung wirkt die Sandwich-Struktur aufgrund unterschiedlicher Potentiale wie ein Plattenkondensator und entwickelt im Betrieb parasitäre Kapazitäten. Weiterhin sind die sandwichartig angeordneten Schichten mit der übrigen Halbleiteranordnung vollständig in Kunstharz eingebettet, so daß die Wärme lediglich durch Abstrahlung abgeführt werden kann. Die alleinige Wärmeabstrahlung ist jedoch eine äußerst ungünstige Form der Wärmeabführung, so daß Leistungselektro nik, die im Betrieb gewöhnlich viel Wärme entwickelt, nicht in solche Gehäuse eingebettet werden kann.With this arrangement, the sandwich structure is effective different potentials like a plate capacitor and develops parasitic capacities during operation. Furthermore are the sandwiched layers with the rest Semiconductor device completely embedded in synthetic resin, so that the heat can only be dissipated by radiation can. The heat radiation alone is extremely unfavorable form of heat dissipation, so that power electro nik, which usually generates a lot of heat during operation, not can be embedded in such housings.
Aus der DE 38 14 469 A1 ist eine Halbleiteranordnung mit einem Halbleiterchip und einer Vielzahl von Anschlußleitungen bekannt, wobei zur Abführung der Wärme ein Kühlkörper in Kon takt mit der Rückseite des Halbleiterchips steht. Ein Form körper ist so ausgebildet, daß der Halbleiterchip nahezu vollständig umgeben ist, der Kühlkörper zur Außenseite hin aber freiliegt.DE 38 14 469 A1 discloses a semiconductor arrangement a semiconductor chip and a large number of connecting lines known, wherein a heat sink in Kon to dissipate the heat clock with the back of the semiconductor chip. A shape body is designed so that the semiconductor chip almost is completely surrounded, the heat sink to the outside but exposed.
Aus MOTOROLA TECHNICAL DEVELOPMENTS, Volume 8, Seite 32, Oktober 1988, ist eine Anordnung bekannt die einen Chip- Carrier mit einer Vielzahl von am Außenumfang angeordneten Signalleitungs-Bondpads umfaßt. Im Inneren der gezeigten flachen Anordnung befinden sich das Halbleiterelement um schließend eine Masseschicht und ein streifenförmiger Leiter zur Herstellung von Stromversorgungsanschlüssen. Um den auf dem Chip-Carrier angeordneten Halbleiterchip elektrisch zu kontaktieren, werden Verbindungen zwischen den Anschlußflä chen des Halbleiterchips und den erwähnten Leitern mittels Bonddraht hergestellt. Es ist technisch jedoch außerordent lich schwierig, Bonddrahtverbindungen über einen größeren Abstand zu realisieren. Anregungen zur Ableitung der Wärme des Halbleiterchips werden darüber hinaus dort nicht gegeben.From MOTOROLA TECHNICAL DEVELOPMENTS, Volume 8, page 32, October 1988, an arrangement is known that a chip Carrier with a variety of arranged on the outer circumference Signal line bond pads included. Inside the shown flat arrangement are the semiconductor element around closing a mass layer and a strip-shaped conductor for the production of power supply connections. To the on the semiconductor chip arranged electrically to the chip carrier contact, connections between the connection surfaces Chen of the semiconductor chip and the conductors mentioned Bond wire made. However, it is technically extraordinary Lich difficult, bond wire connections over a larger Realize distance. Suggestions for dissipating heat the semiconductor chip are also not given there.
Aufgabe der Erfindung ist die Angabe einer Halbleiteranord nung in einem Kunststoffgehäuse, die neben optimalen Wärmeabführungseigenschaften und elektrischen Parametern mit geringem fertigungstechnologischen Aufwand herstellbar ist.The object of the invention is to provide a semiconductor device in a plastic housing, which in addition to optimal Heat dissipation properties and electrical parameters with low manufacturing technology can be produced.
Die Lösung der Aufgabe der Erfindung erfolgt mit einem Gegen stand entsprechend den Merkmalen des Patentanspruches 1, wo bei die Unteransprüche mindestens zweckmäßige Ausgestaltungen und Weiterbildungen umfassen.The object of the invention is achieved with a counter stood according to the features of claim 1, where in the subclaims at least useful configurations and training.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbei spielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen inThe invention is as follows based on the description of execution play and with reference to the accompanying drawings explained in more detail. The drawings show in
Fig. 1 eine Draufsicht einer Halbleiteranordnung wobei der obere Harzbereich der Halbleiteran ordnung entfernt ist; FIG. 1 is a plan view of a semiconductor device wherein the upper region of the resin Halbleiteran is properly removed;
Fig. 2 einen Querschnitt längs der Linie II-II in Fig. 1; FIG. 2 shows a cross section along the line II-II in FIG. 1;
Fig. 3 eine perspektivische Darstellung des unteren Bereiches, der eine Masseplatte sowie Stromversorgungsplatten auf weist; Fig. 3 is a perspective view of the lower region, which has a ground plate and power supply plates;
Fig. 4 eine Draufsicht auf eine herkömmliche Halbleiteranord nung, wobei ein oberer Harzbereich der Anordnung ent fernt ist; und in Fig. 4 is a plan view of a conventional Halbleiteranord voltage, wherein an upper region of the arrangement resin ent is removed; and in
Fig. 5 einen Querschnitt längs der Linie V-V in Fig. 4. Fig. 5 is a cross section along the line VV in Fig. 4.
Nachstehend wird auf die Fig. 1 bis 3 Bezug genommen, welche eine Ausführungsform einer Halbleiteranordnung zeigen. Dabei sind in Fig. 1 bis 3 identische oder ent sprechende Komponenten der Halbleiteranordnung durchgehend mit gleichen Bezugszeichen bezeichnet, die auch bereits in den Fig. 4 und 5 verwendet sind. Fig. 1 zeigt dabei eine Draufsicht der Halbleiteranordnung, wobei ein oberer Harzbereich 8 eines Ge häusekörpers 7 entfernt ist, der in Fig. 2 dargestellt ist. Dieser Gehäusekörper 7 ist aus Harz geformt. Ein Teil eines Iso lierbandes 3 ist in Fig. 1 weggeschnitten. Fig. 2 zeigt einen Querschnitt längs der Linie II-II in Fig. 1. 1 will be referred to Figs. Taken to 3, which illustrate an embodiment of a semiconductor device. In this case 1 are shown in Fig. Referred to 3 identical or ent speaking components of the semiconductor device continuously with the same reference numerals which are also already used in FIGS. 4 and 5. Fig. 1 shows a plan view of the semiconductor device, wherein an upper resin portion 8 of a Ge housing body 7 is removed, which is shown in Fig. 2. This housing body 7 is molded from resin. Part of an Iso lierbandes 3 is cut away in Fig. 1. FIG. 2 shows a cross section along the line II-II in FIG. 1.
Fig. 3 zeigt eine perspektivische Darstellung zur Erläuterung eines unteren Bereiches, der eine Erdungs- oder Masseplatte 11, die als Masseschicht dient, und Stromversorgungsplatten 12 auf weist, die als Stromversorgungsschichten dienen. Eine Wärmeab strahlungsschicht weist ein Wärmeabstrahlungsteil 9 bzw. einen Kühlkörper auf, hergestellt aus einem Material mit hoher Wärme leitfähigkeit, wie z. B. Kupfer (Cu) oder Aluminium (Al). Eine Isolierschicht 10, bestehend aus einem Epoxidharz, ist auf dem Wärmeabstrahlungsteil 9 ausgebildet. Eine Masseplatte 11 und Stromversorgungsplatten 12, die beide aus einem Kupferblech oder einer Kupferfolie bestehen, sind auf der Isolierschicht 10 vorgesehen. Die Anzahl und die Form der Masseplatten 11 und der Stromversorgungsplatten 12 sind bestimmt durch die Art des Halb leiterelementes 1 sowie die Anzahl und die Positionen der Masse leitungen 14 und Stromversorgungsleitungen 15. Fig. 3 shows a perspective view for explaining a lower region, which has a grounding or ground plate 11 , which serves as a ground layer, and power supply plates 12 , which serve as power supply layers. A heat radiation layer has a heat radiation part 9 or a heat sink, made of a material with high thermal conductivity, such as. B. copper (Cu) or aluminum (Al). An insulating layer 10 made of an epoxy resin is formed on the heat radiation part 9 . A ground plate 11 and power supply plates 12 , both of which consist of a copper sheet or a copper foil, are provided on the insulating layer 10 . The number and shape of the ground plates 11 and the power supply plates 12 are determined by the type of the semiconductor element 1 and the number and positions of the ground lines 14 and power supply lines 15th
Bei der Halbleiteranordnung gemäß dieser Ausführungsform ist das Halbleiterelement 1 im Zentrum der Isolierschicht 10 posi tioniert. Die Masseleitungen 14 sind so positioniert, daß sie bezüglich des Halbleiterelementes 1 einander gegenüberliegen. Die Stromversorgungsleitungen 15 sind, einander gegenüberlie gend, unter etwa rechten Winkeln zu den Masseleitungen 14 ange ordnet. Somit ist die Masseplatte 11 so angeordnet, daß sie im Zentrum der Isolierschicht 10 und unterhalb der Masseleitungen 14 liegt, wobei sie sich auf beiden Seiten des Halbleiterelemen tes 1 befindet.In the semiconductor device according to this embodiment, the semiconductor element 1 is positioned in the center of the insulating layer 10 . The ground lines 14 are positioned such that they lie opposite one another with respect to the semiconductor element 1 . The power supply lines 15 are, mutually opposite, at approximately right angles to the ground lines 14 is arranged. Thus, the ground plate 11 is arranged so that it lies in the center of the insulating layer 10 and below the ground lines 14 , being on both sides of the semiconductor element 1 .
Die Stromversorgungsplatten 12 sind so angeordnet, daß sie auf beiden Seiten der Masseplatte 11 und unterhalb der Stromversorgungsleitungen 15 liegen. Das Halbleiterelement 1 ist auf der Masseplatte 11 mittels eines elektrisch leitfähigen Harzes 13 befestigt. Die Unterseite oder Bodenfläche des Halbleiterelementes 1 ist dadurch mit der Masseplatte 11 elektrisch verbunden. Die Masseleitungen 14 sind jeweils mit der Masseplatte 11 elek trisch verbunden, und zwar durch Löcher 3a, die in dem Isolier band 3 ausgebildet sind. Diese Verbindung erfolgt durch das elektrisch leitfähige Harz 13. The power supply plates 12 are arranged so that they are on both sides of the ground plate 11 and below the power supply lines 15 . The semiconductor element 1 is fixed on the ground plate 11 by means of an electrically conductive resin 13 . The underside or bottom surface of the semiconductor element 1 is thereby electrically connected to the ground plate 11 . The ground lines 14 are each electrically connected to the ground plate 11 , namely through holes 3 a, which are formed in the insulating tape 3 . This connection is made by the electrically conductive resin 13 .
In gleicher Weise sind die Stromversorgungsleitungen 15 jeweils mit den Stromversorgungsplatten 12 elektrisch verbunden, und zwar durch Löcher 3a, die in dem Isolierband 3 ausgebildet sind. Diese Verbindung erfolgt ebenfalls durch das elektrisch leitfähige Harz 13. Die inneren Leiterbereiche 5 der Masselei tungen 14, die inneren Leiterbereiche 5 der Stromversorgungs leitungen 15 und die inneren Leiterbereiche 5 der Signallei tungen 16 sind jeweils mit einer Vielzahl von Elektroden 2 ver bunden, die auf der Oberfläche des Halbleiterelementes 1 ausge bildet sind. Die jeweiligen, oben beschriebenen Komponenten sind mit einem Harz eingesiegelt bzw. eingekapselt, und zwar mit einem Epoxidharz, so daß dadurch der Gehäusekörper 7 gebil det wird, wie es in den Zeichnungen dargestellt ist.In the same way, the power supply lines 15 are each electrically connected to the power supply plates 12 , namely through holes 3 a, which are formed in the insulating tape 3 . This connection also takes place through the electrically conductive resin 13 . The inner conductor areas 5 of the lines 14 , the inner conductor areas 5 of the power supply lines 15 and the inner conductor areas 5 of the signal lines 16 are each connected to a plurality of electrodes 2 , which are formed on the surface of the semiconductor element 1 . The respective components described above are sealed or encapsulated with a resin, namely with an epoxy resin, so that thereby the housing body 7 is formed, as shown in the drawings.
Während des Betriebes der Halbleiteranordnung mit dem oben be schriebenen Aufbau wird Wärme, die von dem Halbleiterelement 1 erzeugt wird, hauptsächlich zu dem Wärmeabstrahlungsteil 9 ge leitet, das eine hohe Wärmeleitfähigkeit besitzt, und von der Halbleiteranordnung nach außen abgegeben. Da das Wärmeabstrahlungsteil 9 und die Masseplatten 11 durch die Isolierschicht 10 elektrisch gegeneinander isoliert sind, liegt das elektri sche Potential, das auf der rückseitigen Oberfläche des Halb leiterelementes 1 erzeugt wird, nicht an dem Wärmeabstrahlungsteil 9 an.During the operation of the semiconductor device having the structure described above, heat generated by the semiconductor element 1 is mainly conducted to the heat radiation part 9 , which has high thermal conductivity, and is released to the outside from the semiconductor device. Since the heat radiation part 9 and the ground plates 11 are electrically insulated from one another by the insulating layer 10, the electrical potential which is generated on the rear surface of the semiconductor element 1 is not present on the heat radiation part 9 .
Somit besteht keinerlei Gefahr eines Kurzschlusses oder der gleichen, auch wenn das Wärmeabstrahlungsteil 9 mit anderen elektrischen Teilen oder einer Leiterplatte in elektrischen Kontakt kommt, wenn die Halbleiteranordnung auf der Leiter platte montiert ist. Da weiterhin das Wärmeabstrahlungsteil 9 teilweise zur Außenseite des Gehäusekörpers 7 freiliegt, läßt sich ein nicht dargestellter externer Kühlkörper leicht an dem Wärmeabstrahlungsteil 9 anbringen, beispielsweise ein Kühlkör per mit Kühlrippen. Eine solche Zusatzeinrichtung kann ohne weiteres an einer Halbleiteranordnung 1 angebracht werden, die eine sehr hohe Leistungsaufnahme besitzt. Thus, there is no risk of a short circuit or the like, even if the heat radiation part 9 comes into electrical contact with other electrical parts or a circuit board when the semiconductor arrangement is mounted on the circuit board. Furthermore, since the heat radiation part 9 is partially exposed to the outside of the housing body 7 , an external heat sink, not shown, can be easily attached to the heat radiation part 9 , for example a heat sink with cooling fins. Such an additional device can easily be attached to a semiconductor arrangement 1 , which has a very high power consumption.
Da weiterhin die Masseleitungen 14 und die Stromversorgungs leitungen 15 an die Masseplatte 11 bzw. die Stromversorgungsplatten 12 angeschlossen sind, die jeweils eine große Fläche haben, wird dadurch die Breite der jeweiligen Leitung erheb lich verbreitert. Infolgedessen ist es möglich, die Induktivi tät des Stromversorgungssystems zu reduzieren, die in der Halb leiteranordnung von der Stromversorgung zur Masse verläuft. Auch das Rauschen kann unterdrückt bzw. reduziert werden, und die elektrischen Eigenschaften werden aufgrund der Verringe rung der Induktivität verbessert.Furthermore, since the ground lines 14 and the power supply lines 15 are connected to the ground plate 11 and the power supply plates 12 , each of which has a large area, the width of the respective line is thereby broadened significantly. As a result, it is possible to reduce the inductance of the power supply system that extends from the power supply to ground in the semiconductor arrangement. The noise can also be suppressed or reduced, and the electrical properties are improved due to the reduction in the inductance.
Obwohl bei dieser Halbleiteranordnung die Spit zen der inneren Leiterbereiche direkt mit den jeweiligen Elek troden verbunden sind, die auf dem Halbleiterelement 1 ausge bildet sind, kann die Erfindung auch Anwendung finden bei einem Typ von Halbleiteranordnungen, bei denen die Elektroden und inneren Leiterbereiche über feine Metalldrähte miteinander verbunden sind.Although in this semiconductor device the tips of the inner conductor areas are directly connected to the respective electrodes which are formed on the semiconductor element 1 , the invention can also be applied to a type of semiconductor device in which the electrodes and inner conductor areas have fine metal wires are interconnected.
Wie sich aus der vorstehenden Beschreibung ergibt, wird der Bau einer Halbleiteranordnung ermöglicht, die verbes serte Wärmeabgabeeigenschaften und elektrische Charakteristi ken besitzt. Dies deswegen, weil das Wärmeabstrahlungsteil vorgesehen ist, um die von dem Halbleiterelement erzeugte Wär me abzustrahlen. Diese vorteilhaften Eigenschaften beruhen auch darauf, daß die Nasseplatten und die Stromversorgungsplatte jeweils eine große Fläche haben und in der Halbleiteranordnung untergebracht sind, wobei die Masseleitungen sowie die Strom versorgungsleitungen mit den Masseplatten bzw. der Stromver sorgungsplatte verbunden sind, so daß sich die jeweilige Lei tung mit wesentlich größerer Breite realisieren läßt. Infolge dessen wird die Induktivität des gesamten Stromversorgungssystems verringert.As follows from the above description the construction of a semiconductor device enables the verbes heat dissipation and electrical characteristics Ken owns. This is because the heat radiation part is provided to the heat generated by the semiconductor element to radiate me. These advantageous properties are also based take care that the wet plates and the power supply plate each have a large area and in the semiconductor device are housed, the ground lines as well as the current supply lines with the ground plates or the power supply care plate are connected so that the respective Lei tion can be realized with a much larger width. As a result this becomes the inductance of the entire power supply system decreased.
Claims (5)
- - ein Halbleiterelement (1) mit einer Vielzahl von Elektroden (2) auf einer Oberfläche;
- - eine Leitungsanordnung (4, 14, 15, 16) mit mindestens einer Masseleitung (14), mindestens einer Stromversorgungsleitung (15) und verschiedenen Signalleitungen (16), die jeweils in nere Leiterbereiche (5) und äußere Leiterbereiche (6) haben, wobei die Leitungen (4, 14, 15, 16) an ihren inneren Enden mit den jeweiligen Elektroden (2) in Verbindung stehen, wäh rend die äußeren Enden der Leitungen zur Außenseite der Halbleiteranordnung führen;
- - eine Wärmeabstrahlungsschicht (9) aus einem Material mit ho her Wärmeleitfähigkeit;
- - eine Isolierschicht (10), die auf der Wärmeabstrahlungs schicht (9) ausgebildet ist;
- - mindestens eine Masseschicht (11) mit einer großen Fläche und mindestens eine Stromversorgungsschicht (12) mit einer großen Fläche;
- - ein elektrisch leitfähiges Verbindungsmittel (13) mit dem das Halbleiterelement (1) in elektrischem Kontakt mit einer Oberfläche der Masseschicht (11) steht, und
- - ein Harz (8), welches das Halbleiterelement (1) und die in neren Bereiche der Leitungsanordnung (4, 14, 15, 16) einkapselt und die Masseschicht (11) und die Stromversorgungs schicht (12) bedeckt,
- - A semiconductor element ( 1 ) with a plurality of electrodes ( 2 ) on one surface;
- - A line arrangement ( 4 , 14 , 15 , 16 ) with at least one ground line ( 14 ), at least one power supply line ( 15 ) and various signal lines ( 16 ), each in nere conductor areas ( 5 ) and outer conductor areas ( 6 ), wherein the lines ( 4 , 14 , 15 , 16 ) are connected at their inner ends to the respective electrodes ( 2 ), while the outer ends of the lines lead to the outside of the semiconductor arrangement;
- - A heat radiation layer ( 9 ) made of a material with high thermal conductivity;
- - An insulating layer ( 10 ) which is formed on the heat radiation layer ( 9 );
- - at least one ground layer ( 11 ) with a large area and at least one power supply layer ( 12 ) with a large area;
- - An electrically conductive connecting means ( 13 ) with which the semiconductor element ( 1 ) is in electrical contact with a surface of the ground layer ( 11 ), and
- a resin ( 8 ) which encapsulates the semiconductor element ( 1 ) and the inner regions of the line arrangement ( 4 , 14 , 15 , 16 ) and covers the ground layer ( 11 ) and the power supply layer ( 12 ),
daß die Masseschicht (11) und die Stromversorgungsschicht (12) im wesentlichen in derselben Ebene auf der Isolierschicht (10) ausgebildet sind;
daß die Leiteranordnung (4, 14, 15, 16) eine Einrichtung ist, bei der die Leitungen an einem Isolierband (3) befestigt sind, welches in Umfangsrichtung um das Halbleiterelement (1) herum angeordnet ist, wobei Durchgangslöcher (3a) zum Verbinden der Masseschicht (11) bzw. der Stromversorgungsschicht (12) mit den Masseleitungen (14) bzw. Stromversorgungsleitungen (15) in Positionen angeordnet sind, in denen die Stromversorgungs leitungen (15) und die Masseleitungen (14) jeweils befindlich sind, wobei das elektrische Verbindungsmittel (13) auch für diese Verbindungen an den Stellen der Durchgangslöcher (3a) verwendet wird;
daß die Masseschicht (11) im Zentrum der Isolierschicht (10) aufgebracht ist und
daß ein Teil der durch die Isolierschicht (10) gegenüber dem Halbleiterelement (1) isolierten Wärmeabstrahlungsschicht (9) nicht vom Harz (8) eingekapselt ist und nach außen hin frei liegt. characterized,
that the ground layer ( 11 ) and the power supply layer ( 12 ) are formed in substantially the same plane on the insulating layer ( 10 );
that the conductor arrangement ( 4 , 14 , 15 , 16 ) is a device in which the lines are fastened to an insulating tape ( 3 ) which is arranged in the circumferential direction around the semiconductor element ( 1 ), with through holes ( 3 a) for connecting the ground layer ( 11 ) or the power supply layer ( 12 ) with the ground lines ( 14 ) or power supply lines ( 15 ) are arranged in positions in which the power supply lines ( 15 ) and the ground lines ( 14 ) are each located, the electrical Connection means ( 13 ) is also used for these connections at the locations of the through holes ( 3 a);
that the ground layer ( 11 ) is applied in the center of the insulating layer ( 10 ) and
that part of the heat radiation layer ( 9 ) insulated from the semiconductor element ( 1 ) by the insulating layer ( 10 ) is not encapsulated by the resin ( 8 ) and is exposed to the outside.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298826A JP2501950B2 (en) | 1990-11-06 | 1990-11-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4129160A1 DE4129160A1 (en) | 1992-05-07 |
| DE4129160C2 true DE4129160C2 (en) | 1996-09-05 |
Family
ID=17864721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4129160A Expired - Fee Related DE4129160C2 (en) | 1990-11-06 | 1991-09-02 | Semiconductor arrangement in a plastic housing |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2501950B2 (en) |
| DE (1) | DE4129160C2 (en) |
| FR (1) | FR2668854B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255430A (en) * | 1992-10-08 | 1993-10-26 | Atmel Corporation | Method of assembling a module for a smart card |
| JP2677242B2 (en) * | 1995-04-27 | 1997-11-17 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| US7741706B2 (en) * | 2006-09-29 | 2010-06-22 | Microsemi Corporation | Plastic surface mount large area power device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740600B2 (en) * | 1987-04-30 | 1995-05-01 | 三菱電機株式会社 | Semiconductor device |
| JP2641869B2 (en) * | 1987-07-24 | 1997-08-20 | 三菱電機株式会社 | Method for manufacturing semiconductor device |
| JPH01132142A (en) * | 1987-08-05 | 1989-05-24 | Mitsubishi Electric Corp | Package structure of semiconductor device |
| JPH01225328A (en) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | Semiconductor device |
| JP2651427B2 (en) * | 1988-04-22 | 1997-09-10 | 株式会社日立製作所 | Method for manufacturing semiconductor device |
| JPH0263131A (en) * | 1988-08-29 | 1990-03-02 | Mitsubishi Electric Corp | Semiconductor package |
| JPH07114215B2 (en) * | 1989-01-20 | 1995-12-06 | 富士通株式会社 | Resin mold type semiconductor device |
| JPH0810744B2 (en) * | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | Semiconductor device |
-
1990
- 1990-11-06 JP JP2298826A patent/JP2501950B2/en not_active Expired - Lifetime
-
1991
- 1991-04-08 FR FR9104257A patent/FR2668854B1/en not_active Expired - Fee Related
- 1991-09-02 DE DE4129160A patent/DE4129160C2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4129160A1 (en) | 1992-05-07 |
| JPH04171848A (en) | 1992-06-19 |
| FR2668854A1 (en) | 1992-05-07 |
| JP2501950B2 (en) | 1996-05-29 |
| FR2668854B1 (en) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19507573C2 (en) | Conductor structure for a semiconductor package and semiconductor package with such a conductor structure | |
| DE10310809B4 (en) | Power semiconductor device | |
| DE102007006447B4 (en) | Electronic module and method for manufacturing the electronic module | |
| DE4027072C2 (en) | Semiconductor device | |
| DE69735361T2 (en) | Resin-encapsulated semi-conductor arrangement and method of production therefor | |
| DE19520700B4 (en) | Semiconductor chip layout | |
| DE112007001249B4 (en) | Coolable semiconductor housing | |
| DE4126043C2 (en) | Encapsulated semiconductor device | |
| DE10103106A1 (en) | Power semiconductor module has smoothing capacitor whose main surface lies against main and side surfaces of package | |
| DE3724703A1 (en) | DECOUPLING CAPACITOR FOR CIRCUIT COMPONENTS WITH GRID-SHAPED CONTACT PIN ARRANGEMENTS AND EXISTING DECOUPLING ARRANGEMENTS THEREOF | |
| DE10221891A1 (en) | Semiconductor device | |
| DE10056832A1 (en) | Semiconductor module has printed circuit board with opening aligned with heat dissipation surface of substrate, which is fastened directly on the heat sink using screw | |
| DE19634202C2 (en) | Semiconductor device | |
| DE10392365T5 (en) | Semiconductor device with a semiconductor chip | |
| DE4301915A1 (en) | Multi-chip package semiconductor device - has conductive frame for semiconductor chips with several conductors and cross-conductors | |
| DE102015122259B4 (en) | Semiconductor devices having a porous insulating layer | |
| DE19801312A1 (en) | Semiconductor element with semiconductor chip for multi-chip module | |
| DE19700056A1 (en) | Semiconductor module with mounting region for semiconductor element | |
| DE112013007214T5 (en) | Semiconductor device manufacturing method and semiconductor device | |
| DE4316639C2 (en) | Semiconductor module with improved heat dissipation and method for its production | |
| DE102004060935B4 (en) | Power semiconductor device | |
| DE19725424C2 (en) | Printed circuit board with components mounted in the surface | |
| DE10393769T5 (en) | Semiconductor device with terminals for connection to external elements | |
| WO1995011580A1 (en) | Circuit-board device | |
| DE19526511A1 (en) | PCB mounting applications of an encapsulated semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |