DE4104327C2

DE4104327C2 - Device for heat dissipation in a chip by means of a cooling point designed as a Peltier element and method for production

Info

Publication number: DE4104327C2
Application number: DE19914104327
Authority: DE
Inventors: Walter Dr Lang; Andreas Dipl Phys Drost
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 1991-02-13
Filing date: 1991-02-13
Publication date: 1994-10-13
Anticipated expiration: 2011-02-14
Also published as: DE4104327A1

Description

Technical field

Die Erfindung betrifft eine Vorrichtung zur Wärmeableitung in einem Chip mittels einer als Peltier-Element ausgebildeten Kühlstelle (Peltier-Kühlstelle) nach dem Oberbegriff des Patentanspruchs 1 sowie Verfahren zur Herstellung.The invention relates to a device for heat dissipation in a chip by means of a Peltier element-trained cooling point (Peltier cooling point) according to the preamble of Claim 1 and method of manufacture.

State of the art

Aus dem Stand der Technik sind kleine Peltier-Elemente, auf die man Chips aufbauen kann, bekannt. So ist in GB 21 12 565 A ein Peltier-Element geoffenbart, das aus einem p-leitenden Halbleiter-Element (15) (Bezugszeichen 15 der einzigen Figur) und einem n-leitenden Halbleiter-Element (16) besteht, die mittels einer leitfähigen Schicht (18) verbunden sind. Auf dieses Peltier-Element ist ein Chip (19) zusammen mit einer Isolationsschicht (20) aufgebracht.Small Peltier elements on which chips can be built are known from the prior art. In GB 21 12 565 A a Peltier element is disclosed which consists of a p-type semiconductor element ( 15 ) (reference number 15 of the single figure) and an n-type semiconductor element ( 16 ), which is made by means of a conductive Layer ( 18 ) are connected. A chip ( 19 ) is applied to this Peltier element together with an insulation layer ( 20 ).

In dem Stand der Technik gemäß dem Oberbegriff des Anspruchs 1 (JP 61-119067, Patent Abstracts of Japan, Vol. 10, Number 306, Field E, sowie JP 61-174749, Patent Abstracts of Japan, Vol. 10, Number 384, Field E) sind integrierte Schaltkreise bekannt, bei denen Peltier-Kühlstellen zusammen mit anderen Schaltungselementen auf einem Chip integriert sind.In the prior art according to the preamble of claim 1 (JP 61-119067, patent Abstracts of Japan, Vol. 10, Number 306, Field E, and JP 61-174749, Patent Abstracts of Japan, Vol. 10, Number 384, Field E), integrated circuits are known from which Peltier cooling points together with other circuit elements on a chip are integrated.

Diese Integration der Peltier-Kühlstellen in den Chip stellt zwar hinsichtlich der Größe der Gesamtanordnung gegenüber der eingangs genannten Druckschrift eine Weiterentwicklung des Stands der Technik dar, hat jedoch den entscheidenden Nachteil, daß die Peltier-Kühlstellen in keinster Weise gegenüber dem Substrat thermisch isoliert sind. Ferner führt der senkrecht zum Chip fließende Strom im Zusammenwirken mit der zuvor erwähnten fehlenden thermischen Isolation zu einer verstärkten Wärmeausbreitung im Chip und somit zu einer Herabsetzung der Peltier-Kühlleistung. Darüber hinaus sind die in den zuletzt genannten Druckschriften (JP 61-119067, JP 61-174749) geoffenbarten Peltier-Kühlstellen derart spezifisch auf die angegebene Schaltung abgestimmt, daß sie nicht für andere Schaltungsanordnungen und/oder Sensorstrukturen verwendbar sind.This integration of the Peltier cooling points into the chip does make a difference in terms of size Overall arrangement over the publication mentioned a further development of the prior art, however, has the crucial disadvantage that the Peltier cooling points are in no way thermally insulated from the substrate. Furthermore leads the current flowing perpendicular to the chip in cooperation with the aforementioned lack of thermal insulation for increased heat propagation in the chip and thus a reduction in the Peltier cooling capacity. In addition, those in the last mentioned documents (JP 61-119067, JP 61-174749) disclosed Peltier cooling points so specifically matched to the specified circuit that they are not for other circuit arrangements and / or sensor structures can be used.

Aus der DE 39 35 610 A1 und der JP 61-125157 A (in: Patent Abstracts of Japan, E-448, 1986, Vol. 10, Nr. 313) sind Vorrichtungen zur Wärmeableitung nach dem Oberbegriff des Anspruchs 1 bekannt, bei denen Peltier-Kühlstellen auf einer dünnen Membran als Träger über einer Ausnehmung in einem Substrat angeordnet sind. Durch diese Anordnung wird insbesondere die thermische Isolation der Kühlstellen gegenüber dem Substrat verbessert. Die Peltier-Elemente sind jedoch in Form von unterschiedlich ausgebildeten Leiterbahnen auf der Membran aufgebracht, so daß die in den Leiterbahnen bei zunehmendem Strom erzeugte Joulesche Wärme infolge des Widerstandes der Leiterbahnen bereits bei geringen Strömen die Peltier-Kühlung übersteigt.From DE 39 35 610 A1 and JP 61-125157 A (in: Patent Abstracts of Japan, E-448, 1986, Vol. 10, No. 313) are devices for heat dissipation according to the preamble of Claim 1 known, in which Peltier cooling points on a thin membrane as a carrier are arranged above a recess in a substrate. This arrangement will in particular the thermal insulation of the cooling points from the substrate is improved. However, the Peltier elements are in the form of differently designed conductor tracks applied to the membrane, so that in the conductor tracks with increasing Electricity already generated Joule heat due to the resistance of the conductor tracks low currents the Peltier cooling exceeds.

Presentation of the invention

Die Erfindung hat zur Aufgabe, eine Vorrichtung zur Wärmeableitung in einem Chip mittels einer als Peltier-Element ausgebildeten Kühlstelle (Peltier-Kühlstelle) nach dem Oberbegriff des Patentanspruchs 1 mit hoher Kühlleistung anzugeben, die mit bekannten Methoden der Halbleitertechnik, der Mikrostrukturierung und der Dünnfilmtechnik herstellbar ist, und die einen geringen Innenwiderstand aufweist, so daß die bei Stromfluß auftretende Joulesche Wärme die Kühlleistung nur in geringem Maße beeinträchtigt.The invention has for its object to use a device for heat dissipation in a chip a cooling point designed as a Peltier element (Peltier cooling point) according to the preamble of claim 1 with high cooling capacity to specify, using known methods semiconductor technology, microstructuring and thin film technology can be produced, and which has a low internal resistance, so that the occurring when current flows Joule heat only slightly impairs the cooling performance.

Die Lösung dieser Aufgabe besteht in den im Kennzeichen des Anspruchs 1 angegebenen Merkmalen. Vorteilhafte Weiterbildungen der Erfindung sind mit den Merkmalen der Unteransprüche 2 bis 7 gekennzeichnet.The solution to this problem consists in the specified in the characterizing part of claim 1 Characteristics. Advantageous developments of the invention include the features of Subclaims 2 to 7 marked.

Die Vorteile der Erfindung bestehen insbesondere darin, daß ein oder mehrere Schaltungselemente und/oder Sensoren zusammen mit der Peltier-Kühlstelle mit bekannten Methoden der Halbleitertechnik, der Mikrostrukturierung und der Dünnfilmtechnik, auf einem Chip integriert werden können, wodurch die Gesamtanordnung kleiner wird und die Herstellungskosten gesenkt werden können. Ein weiterer mit der Erfindung erzielter Vorteil liegt in der guten thermischen Isolation der Peltier-Kühlstelle und der zu kühlenden Schaltungselemente und/oder Sensoren gegenüber dem Substrat und in dem überwiegend parallelen Stromfluß zur Chipebene, so daß bei gleicher Kühlleistung eine Reduzierung des Stromverbrauchs erreicht wird.The advantages of the invention are in particular that one or more circuit elements and / or sensors together with the Peltier cooling point with known ones Methods of semiconductor technology, microstructuring and thin film technology a chip can be integrated, whereby the overall arrangement is smaller and the Manufacturing costs can be reduced. Another advantage achieved with the invention lies in the good thermal insulation of the Peltier cooling point and the circuit elements to be cooled and / or sensors in relation to the substrate and in which predominantly parallel current flow to the chip level, so that a reduction with the same cooling capacity of electricity consumption is achieved.

Die vorteilhafte Ausgestaltung der erfindungsgemäßen Vorrichtung nach Anspruch 2 ergibt eine gegenüber dem Stand der Technik erhebliche Verbesserung der thermischen Isolation.The advantageous embodiment of the device according to the invention as claimed in claim 2 results in a significant improvement in thermal compared to the prior art Isolation.

Die vorteilhafte Ausgestaltung der Erfindung nach den Ansprüchen 4 und/oder 5 führt in Verbindung mit der Verwendung einer Metallschicht gemäß den Ansprüchen 6 und/oder 7 zu einem insgesamt geringen Innenwiderstand der Gesamtanordnung, so daß die Joulesche Wärme gering bleibt und die Kühlleistung nur in geringem Maße beeinträchtigt wird.The advantageous embodiment of the invention according to claims 4 and / or 5 leads to Connection with the use of a metal layer according to claims 6 and / or 7 to an overall low internal resistance of the overall arrangement, so that the Joule heat remains low and the cooling performance is only slightly impaired becomes.

Verfahren zur Herstellung der erfindungsgemäßen Vorrichtung sind in den Ansprüchen 8 bis 10 angegeben.Processes for producing the device according to the invention are in claims 8 to 10 specified.

Brief description of the drawings

Ein Ausführungsbeispiel der Erfindung ist in den Fig. 1 und 2 dargestellt und wird im folgenden näher beschrieben.An embodiment of the invention is shown in FIGS. 1 and 2 and is described in more detail below.

Es zeigtIt shows

Fig. 1 eine erfindungsgemäße Vorrichtung in Schnittdarstellung, Fig. 1 shows an inventive device in sectional view,

Fig. 2 eine Aufsicht der in Fig. 1 dargestellten Vorrichtung. Fig. 2 is a plan view of the device shown in Fig. 1.

Best way to carry out the invention

Bei dem in Fig. 1 geoffenbarten Ausführungsbeispiel der erfindungsgemäßen Vorrichtung dient als Ausgangsmaterial ein Si-Wafer 1, auf den eine Si-Epitaxieschicht 2 von etwa 5 µm Dicke aufgebracht ist, die zur Reduzierung des elektrischen Widerstands dotiert ist. Auf der epitaktischen Schicht 2 wird eine Isolierschicht 3 aus SiO₂ aufgebracht, z. B. mittels CVD oder TEOS. Selbstverständlich können auch alle anderen Isolatoren der Dünnschichttechnik, wie z. B. Si₃N₄, verwendet werden; ebenso können auch Metalloxide, wie z. B. Al₂O₃, als Isolierschicht aufgesputtert werden. Die Schichtdicke der Isolierschicht 2 liegt im Bereich zwischen 100 nm und 500 nm. Anschließend werden in die Isolierschicht ein Kontaktloch 5 für die Peltier-Kühlstelle sowie Kontaktlöcher für die elektrischen Anschlüsse geätzt. Darüber wird die Metallschicht 4, vorzugsweise aus einem elektrisch gut leitenden Metall, wie Al oder Cu aufgebracht; deren Schichtdicke liegt im Bereich von etwa 200 nm bis 600 nm. Die epitaktische Schicht 2 und die Metallschicht 4 werden, wie in Fig. 2 zu sehen ist, mit Bondpads 6 versehen. Durch anisotropes Ätzen wird von hinten in dem Si-Wafer 1 eine Ausnehmung 8 hergestellt, so daß die epitaktische Schicht 2 als Si-Membran 2 freiliegt.In the embodiment of the device according to the invention disclosed in FIG. 1, a Si wafer 1 serves as the starting material, to which an Si epitaxial layer 2 of about 5 μm thickness is applied, which is doped to reduce the electrical resistance. On the epitaxial layer 2 , an insulating layer 3 made of SiO _{2 is} applied, for. B. using CVD or TEOS. Of course, all other thin film insulators, such as. B. Si ₃ N ₄ can be used; metal oxides, such as, for. B. Al ₂ O ₃ , are sputtered on as an insulating layer. The layer thickness of the insulating layer 2 is in the range between 100 nm and 500 nm. Subsequently, a contact hole 5 for the Peltier cooling point and contact holes for the electrical connections are etched into the insulating layer. The metal layer 4 , preferably made of an electrically highly conductive metal, such as Al or Cu, is applied over it; whose layer thickness is in the range from approximately 200 nm to 600 nm. The epitaxial layer 2 and the metal layer 4 are, as can be seen in FIG. 2, provided with bond pads 6 . By anisotropic etching, a recess 8, is from the back of the Si wafer 1 is made so that the epitaxial layer 2 is exposed as Si membrane. 2

Wie Fig. 2 zu entnehmen ist, werden durch isotropes Ätzen des sich über der Ausnehmung 8 befindlichen Bereichs der Si-Membran 2 der auf dem Si-Wafer 1 verbliebene Teil der Si-Membran 2 und der über der Ausnehmung 8 verbliebene Teil der Si-Membran 2 bis auf einen schmalen Steg voneinander getrennt, so daß eine freitragende Fingerstruktur entsteht. Damit wird eine sehr gute thermische Isolation des Fingers 7 gegenüber dem Substrat, also dem Si-Wafer 1 mit der Ausnehmung 8, erreicht. Die Metallschicht 4 und die Epitaxieschicht 2 sind am freitragenden Ende des Fingers 7 durch das Kontaktloch 5 verbunden, so daß sich diese Stelle bei Stromfluß durch den Peltiereffekt abkühlt (Peltier-Kühlstelle).As can be seen in FIG. 2, isotropic etching of the area of the Si membrane 2 located above the recess 8 causes the part of the Si membrane 2 remaining on the Si wafer 1 and the part of the Si 2 remaining over the recess 8 . Membrane 2 separated from each other except for a narrow web, so that a self-supporting finger structure is created. A very good thermal insulation of the finger 7 from the substrate, that is to say the Si wafer 1 with the recess 8 , is thus achieved. The metal layer 4 and the epitaxial layer 2 are connected at the cantilevered end of the finger 7 through the contact hole 5 , so that this point cools down when the current flows through the Peltier effect (Peltier cooling point).

In einer anderen Ausführungsform der erfindungsgemäßen Vorrichtung werden der Si-Wafer 1 mit der Ausnehmung 8 und die sie überspannende Si-Membran 2 durch Dünnätzen des Si-Ausgangs-Wafers 1 in dem für die Ausnehmung 8 vorgesehenen Bereich bis zur gewünschten Schichtdicke erzeugt, so daß der Si-Wafer 1 mit der Ausnehmung 8 und die Si-Membran 2 aus einem Block hergestellt sind. Der übrige Herstellungsprozeß der Vorrichtung ist mit dem zuvor beschriebenen Herstellungsprozeß für das erste Ausführungsbeispiel identisch.In another embodiment of the device according to the invention, the Si wafer 1 with the recess 8 and the Si membrane 2 spanning it are produced by thinly etching the Si starting wafer 1 in the area provided for the recess 8 up to the desired layer thickness, so that the Si wafer 1 with the recess 8 and the Si membrane 2 are produced from one block. The remaining manufacturing process of the device is identical to the previously described manufacturing process for the first embodiment.

Es können zum einen anstelle des Si auch andere Halbleitermaterialien, wie z. B. Ge, für den Wafer 1 und die Membran 2 verwendet werden und zum anderen anstelle der Metallschicht 4 auch andere leitende Schichten, w. z. B. Halbleiter, die auch dotiert sein können, verwendet werden. On the one hand, other semiconductor materials, such as, for. B. Ge, for the wafer 1 and the membrane 2 are used and on the other hand instead of the metal layer 4 also other conductive layers, such as semiconductors, which can also be doped, are used.

Ebenso ist es möglich, anstelle der einen Peltier-Kühlstelle zwei oder mehrere Peltier-Kühlstellen hintereinander zu hängen. Hierzu müßte die entsprechende Anzahl an Leiterbahnen und Kontaktlöcher hergestellt werden, wobei die Leiterbahnen zusätzlich im Silizium gegeneinander isoliert sein müssen. Dies ist durch lokale Dotierung (Implantation oder Diffusion über Maske) möglich; es muß jedoch darauf geachtet werden, daß der damit verbundene Anstieg des Innenwiderstands nicht zu groß wird.It is also possible instead of one Peltier cold store, two or more Peltier cold stores to hang in a row. This would require the corresponding number of conductor tracks and contact holes are produced, the conductor tracks additionally in Silicon must be isolated from each other. This is due to local doping (Implantation or diffusion via mask) possible; however, care must be taken that the associated increase in internal resistance does not become too large.

Als Beispiel für die Integration einer Peltier-Kühlstelle mit einem Sensor auf einem Chip soll ein mikromechanischer Taupunktspiegel als Feuchtesensor angegeben werden. Hierzu wird auf die Metallschicht eine Isolierschicht aufgebracht, auf der dann ein Widerstand oder ein Thermoelement zur weiteren Temperaturmessung angeordnet wird. Zur Detektion des Taupunkts wird entweder ein Metallspiegel oder eine Interdigitalstruktur verwendet.As an example for the integration of a Peltier cooling point with a sensor on one Chip is said to provide a micromechanical dew point mirror as a moisture sensor become. For this purpose, an insulating layer is applied to the metal layer on the then a resistor or a thermocouple for further temperature measurement is arranged. A metal mirror is used to detect the dew point or uses an interdigital structure.

BezugszeichenlisteReference list

1 Silizium-Wafer
2 Silizium-Epitaxieschicht
3 Isolierschicht
4 Metallschicht
5 Kontaktloch
6 Bondpads
7 Finger
8 Ausnehmung 1 silicon wafer
2 silicon epitaxial layer
3 insulating layer
4 metal layer
5 contact hole
6 bond pads
7 fingers
8 recess

Claims

1. Device for heat dissipation in a chip by means of a cooling point designed as a Peltier element (Peltier cooling point), one or more circuit elements and / or sensors being integrable with the Peltier cooling point on this chip, characterized in that on one Si wafer ( 1 ) with a recess ( 8 ) a thin Si layer (Si membrane ( 2 )) is arranged, which spans the recess ( 8 ), that on the Si membrane ( 2 ) an insulating layer ( 3 ) and a metal layer ( 4 ) is arranged thereon, and the metal layer ( 4 ) is conductively connected to the Si membrane ( 2 ) via a contact hole ( 5 ) in the insulating layer ( 3 ).

2. Apparatus according to claim 1, characterized in that the part of the Si membrane ( 2 ) remaining over the recess ( 8 ) is designed as a finger structure and the finger ( 7 ) only over a narrow web with which is on the Si wafer ( 1 ) located part of the Si membrane ( 2 ) is connected.

3. Apparatus according to claim 2, characterized in that the length and width of the finger ( 7 ) are in a range from about 10 microns to about 5 mm.

4. Device according to one or more of claims 1 to 3, characterized in that the Si membrane ( 2 ) is doped such that its electrical resistance to the intrinsic resistance is reduced.

5. The device according to one or more of claims 1 to 4, characterized in that the layer thickness of the Si membrane ( 2 ) is in the range of about 1 micron to about 20 microns.

6. The device according to one or more of claims 1 to 5, characterized in that the metal layer ( 4 ) consists of an electrically conductive metal or an electrically conductive metal alloy and has a layer thickness between about 200 nm and 1000 nm.

7. The device according to claim 6, characterized in that the metal layer ( 4 ) consists of Al, Cu, Ag, Au or TiW.

8. A method for producing a device according to claim 1, characterized in that the recess ( 8 ) and the Si membrane ( 2 ) are produced by means of microstructuring by thin etching of the Si wafer ( 1 ).

9. A method for producing a device according to claim 1, characterized in that the recess ( 8 ) and the Si membrane ( 2 ) by deposition of a Si layer ( 2 ), for. B. an epitaxial layer, and subsequent etching of the Si wafer ( 1 ) from behind to this layer ( 2 ).

10. A method for producing a device according to claim 2, characterized in that by isotropic etching of the region of the Si membrane ( 2 ) located above the recess ( 8 ), the part of the Si membrane remaining on the Si wafer ( 1 ) ( 2 ) and the part of the Si membrane ( 2 ) remaining over the recess ( 8 ) apart from at least one web-like connection.