DE4032020A1

DE4032020A1 - Halbleitervorrichtung

Info

Publication number: DE4032020A1
Application number: DE4032020A
Authority: DE
Inventors: Masato Fujinaga; Norihiko Kotani; Tsuyoshi Yamano
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-10-11
Filing date: 1990-10-09
Publication date: 1991-04-25
Also published as: JPH03209728A; US5416339A; DE4032020C2

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine Halbleitervorrichtung mit einer Elektrode zum Sammeln elektrischer Ladung in einem Kanalbereich sowie ein Verfahren zur Herstellung der Halbleitervorrichtung. Desweite ren betrifft die vorliegende Erfindung eine Integrationstechnik zur Erreichung eines hohen Integrationsgrades bei solch einer Halbleitervorrichtung.

Zur Anwendung mikroelektronischer Technik auf Industriemaschi nen und Heimgeräte wurde in den letzten Jahren ein VLSI-Schalt kreis (Very-Large-Scale-Integration-Circuit = höchstintegrier ter Schaltkreis) entwickelt, unter dem ein weiter integrierter LSI-Schaltkreis (Large-Scale-Integration-Circuit = Großintegra tionsschaltkreis) zu verstehen ist. Dieser VLSI-Schaltkreis ist kommerziell erhältlich. Auf dem Gebiet der Halbleiterspeicher vorrichtungen ist beispielsweise die Speicherkapazität in den letzten zehn Jahren um das tausendfache erhöht worden. Die Ent wicklung einer solchen Höchstintegration ist durch Miniaturi sierung der Größe eines Elementbausteins erreicht worden, durch den eine Halbleitervorrichtung gebildet wird. Dies geschah durch eine Methode, die Proportionalskalierung genannt wird.

Fig. 1 zeigt in einer perspektivischen Teilansicht eine Halb leitervorrichtung mit der Struktur eines MOS (Metal-Oxide-Semi conductor = Metall-Oxid-Halbleiter) Feldeffekttransistors in Verwendung mit einem herkömmlichen integrierten Halbleitschalt kreis. Der MOS-Feldeffekttransistor wird nachfolgend MOSFET ge nannt. Die nachfolgende Beschreibung des MOSFET basiert haupt sächlich auf dem Schriftwerk "Physics of Semiconductor Devices (2. Auflage)" von S. M. Sze.

Der in Fig. 1 gezeigte MOSFET ist ein Baustein mit vier Termi nals, wobei in Fig. 1 einer der Terminals nicht gezeigt ist. Der MOSFET weist ein Halbleitersubstrat 52 des P-Typs, zwei N⁺- diffundierte, mit Abstand zueinander auf der Hauptfläche des P- Typ Halbleitersubstrats 52 angeordnete Bereiche 54, 56, ein auf einem Bereich der Hauptfläche des P-Typ Halbleitersubstrats 52 zwischen den beiden N⁺-diffundierten Bereichen 54, 56 ausgebil deter Gate-Oxidfilm 60, eine auf dem Gate-Oxidfilm 60 aus Me tall gebildete Gate-Elektrode 62, eine auf dem N⁺-diffundierten Bereich 54 aus Metall ausgebildete Quellenelektrode 64 und eine auf dem N⁺-diffundierten Bereich 54 aus Metall ausgebildete Senkenelektrode 66 auf. Um den MOSFET herum ist ein dicker Feldoxidfilm 58 angeordnet, der den MOSFET von anderen Bauele menten isoliert.

Die Quellenelektrode 64 ist mit einem festgelegten Erdpotential verbunden. An die Gate-Elektrode 62 ist eine Gate-Spannung V_G angelegt. An die Senkenelektrode 66 ist eine Senkenspannung V_D angelegt. Das P-Typ Halbleitersubstrat 52 ist mit einem Sub stratpotential verbunden, das kleiner oder gleich dem Erdpoten tial ist.

Die die Funktion des zuvor beschriebenen MOSFET definierenden Parameters der Basisvorrichtung sind folgende:

1) Kanallänge L: Dies ist ein Abstand zwischen zwei N⁺-An schlüssen, wobei der eine zwischen dem N⁺-diffundierten Bereich 54 und dem Substrat 52 und der andere zwischen dem anderen N⁺-P-diffundierten Bereich 56 und dem Substrat 52 unterhalb der Gate-Elektrode 62 liegt.
2) Kanalbreite Z.
3) Dicke d des Gate-Oxidfilms 60.
4) Anschlußdicke R_j: Dies ist eine Diffusionsdicke der N⁺- diffundierten Bereiche 54, 56.
5) Substratkonzentration N_A: Dies ist die Konzentration von Fremdatomen in dem P-Typ Halbleitersubstrat 50.

Nachfolgend wird unter Bezug auf Fig. 1 die Funktion des MOSFET beschrieben. Wenn an der Gate-Elektrode 62 keine Spannung an liegt, entsprechen der N⁺-diffundierte Bereich 54 und das P-Typ Halbleitersubstrat 52 sowie der N⁺-diffundierte Bereich 56 und das P-Typ Halbleitersubstrat 52 den beiden P-N-Anschlüssen, die antiparallel zueinander angeschlossen sind. In diesem Falle ist ein zwischen den N⁺-diffundierten Bereichen 54 und 56 fließen der elektrischer Strom ein Leckstrom, der durch eine Sperrspan nung verursacht wird.

Wenn an die Gate-Elektrode 62 eine hinreichend hohe positive Spannung angelegt wird, wird in einem Bereich direkt unterhalb der Gate-Elektrode 62 zwischen den beiden N⁺-diffundierten Be reichen 54 und 56 eine Inversionsschicht (oder ein "Kanal") ausgebildet. Die N⁺-diffundierten Bereiche 54 und 56 sind somit über eine elektrisch leitende Oberfläche miteinander gekoppelt, so daß durch den Kanal ein großer Strom fließen kann. Die Leit fähigkeit des so geformten Kanals wird durch die an die Gate- Elektrode 62 angelegte Gate-Spannung V_G moduliert. Der antipa rallele Kontakt (oder "Substratkontakt") der beiden P-N-An schlüsse ist mit dem Substrat-Potential verbunden, welches so ausgewählt ist, daß an die P-N-Anschlüsse eine Sperrspannung angelegt werden kann. Zu den zuvor aufgelisteten fünf Parame tern gilt zusätzlich das Substratpotential als Parameter, das eine Variation der Kanalleitfähigkeit vorgibt.

Nachfolgend wird eine Änderung im Verhalten des MOSFET durch Änderung der individuellen Parameter der in Rede stehenden Vor richtung beschrieben. Wenn beispielsweise die Kanalbreite Z verringert wird, werden die zur Ausbildung der Feldoxidfilme 58 dienenden Fläche auf einander gegenüberliegenden Seiten des Gates in Relation dazu vergrößert. Folglich wird die Sperrspan nung V_th des MOSFET größer. Wenn die Dicke d des Gate-Oxidfilms 60 zunimmt, wird die Sperrspannung V_th ebenfalls größer. Wenn die Sperrschichttiefe r_j zunimmt, wird ein elektrischer Strom nicht direkt unterhalb des Gates in der Inversionsschicht, son dern in einem relativ tiefen Bereich des Substrats 52 ausgebil det. Folglich treten leicht Durchgriffe zwischen den Übergängen auf. Wenn die Sperrschichttiefe r_j klein ist, wird sich in Randbereichen der N⁺-diffundierten Bereiche 54 und 56 auf der Kanalseite ein elektrisches Feld konzentrieren, welches den Ef fekt spannungsführender Elektronen hervorruft, der zu einer An derung der Charakteristika der Vorrichtung führt. Desweiteren verringert sich die Haltespannung des MOSFET. Wenn die Sub stratkonzentration N_A gering ist, neigen die Sperrschichten um die N⁺-diffundierten Bereiche 54, 56 zum Expandieren, wodurch Durchgriffe zwischen den Übergängen hervorgerufen werden. Des weiteren ist bekannt, daß dann, wenn die Substratkonzentration N_A höher wird, die Sperrspannung V_th ebenfalls größer wird.

Mit fortschreitender Höchstintegration integrierter Halbleiter vorrichtungen verringert sich natürlicherweise die Kanallänge L. Mit abnehmender Kanallänge L tritt anstelle der eindimensio nalen Potentialverteilung gemäß einer herkömmlichen integrier ten Halbleitervorrichtung eine zweidimensionale Potentialver teilung und ein hohes elektrisches Feld in dem Kanalbereich auf.

Angenommen, die Fremdatomkonzentration in einem Kanalbereich ist vorgegeben, so wird dann, wenn die Kanallänge L abnimmt, die Breite der an den P-N-Übergängen zwischen dem Halbleiter substrat 52 und den N⁺-diffundierten Bereichen 54, 56 ausgebil deten Sperrschichten ähnlich der Größenordnung der Kanallänge L. Die Potentialverteilung in einem Kanalbereich hängt von ei nem longitudinalen elektrischen Feld ε_y und einem transversalen elektrischen Feld ε_x ab. Das erstgenannte Feld hängt von dem Gatepotential V_G und dem Substratpotential ab. Das zweitge nannte elektrische Feld hängt von dem Senkenpotential V_D ab. Mit anderen Worten existiert die graduelle Kanal-Approximation gemäß ε_y » ε_x nicht mehr und die Potentialverteilung in dem Kanalbereich wird zweidimensional.

Solch eine zweidimensionale Potentialverteilung hat einen un günstigen Einfluß auf die Bewegung von durch den Kanal hin durchwandernden Ladungsträgern und verschlechtert die Charakte ristika der in Rede stehenden Vorrichtung bei einer Spannung des MOSFET, die unterhalb der Sperrspannung liegt. Die zweidi mensionale Potentialverteilung übt des weiteren einen negativen Einfluß auf die Korrelation zwischen Sperrspannung V_th, Kanal länge L und Vorspannung aus. Dadurch entsteht eine unerwünschte Änderung der Charakteristika des MOSFET. Desweiteren entsteht ein Problem dahingehend, daß der elektrische Strom durch einen Durchgriff zwischen zwei Übergängen gesättigt wird.

Eine durch Verringerung der Kanallänge L hervorgerufene Erhö hung der Intensität des elektrischen Feldes im Kanalbereich er höht die Zuverlässigkeit der Mobilität von Ladungsträgern, die sich auf das elektrische Feld hin im Kanalbereich bewegen und führt manchmal zu einer Geschwindigkeitssättigung der Ladungs träger. Wenn die Intensität des elektrischen Feldes weiterhin zunimmt, wird die Geschwindigkeit der sich im Kanal bewegenden Ladungsträger in der Nachbarschaft des N⁺-diffundierten Be reichs 56 sehr hoch. Somit wird die Anzahl der in der Nachbar schaft des N⁺-diffundierten Bereichs 56 befindlichen Ladungs träger durch einen großen Energiebetrag der Ladungsträger zah lenmäßig plötzlich sehr groß. In Folge darauf kann sich der Substratstrom durch Leckage erhöhen oder im Halbleitersubstrat 52 kann sich die Funktion eines parasitären bipolaren Tran sistors bilden.

Ein aufgrund einer Verringerung der Kanallänge L gebildetes ho hes elektrisches Feld erhöht die Ausbildung einer Mehrzahl heißer Ladungsträger. Diese heißen Ladungsträger laden Oxid filme wie den Gate-Oxidfilm 60 auf. Aufgeladene Oxidfilme ver ursachen Änderungen in der Sperrspannung V_th des MOSFET und führen somit zu Verschlechterungen in der Leitfähigkeit des MOSFET.

Gemäß voranstehender Beschreibung nimmt mit zunehmendem Inte grationsgrad der integrierten Halbleiterschaltung die Kanal länge L des MOSFET ab. Die Verringerung der Kanallänge L er schwert die Operation des MOSFET, indem die Charakteristika des Elements sehr unstabil werden. Folglich ist die Struktur einer integrierten Halbleitervorrichtung derzeit nur schwierig auf eine höhere Integration abzustimmen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die die voranstehend erörterten Probleme löst und sogar bei weiterem hohem Integra tionsgrad stabil arbeitet. Desweiteren soll ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung angegeben wer den. Die erfindungsgemäße Halbleitervorrichtung soll insbeson dere auch bei geringer Kanallänge stabil arbeiten. Die Varia tionsbreite der Sperrspannung soll - bei geringer Kanallänge - gering sein. Das Verhältnis zwischen Sperrspannung und Kanal länge soll stabil sein. Ebenfalls bei geringer Kanallänge soll die Streuung von Ladungsträgern im Halbleitersubstrat gering sein. Desweiteren soll die erfindungsgemäße Halbleitervorrich tung mit hoher Geschwindigkeit stabil arbeiten.

Voranstehende Aufgabe wird durch die Merkmale der Patentansprü che 1 und 16 gelöst.

Die erfindungsgemäße Halbleitervorrichtung weist einen aus Halbleitermaterial bestehenden Körper auf. Desweiteren sind eine erste, eine zweite und eine dritte Leitungseinrichtung mit zueinander beabstandeten Bereichen des aus Halbleitermaterial bestehenden Körpers zur Bildung eines Elektronenpfads zu oder von gewünschten Bereichen des Körpers verbunden. Eine Vorrich tung stellt einen Strom zwischen der ersten und der zweiten Leitungseinrichtung bereit. Eine weitere Vorrichtung leitet den zwischen der ersten und der zweiten Leitungseinrichtung auftre tenden Strom zu der dritten Leitungseinrichtung um. Durch einen Bereich zwischen der ersten und der zweiten Leitungseinrichtung bzw. zwischen dem ersten und zweiten Leitungsbereich des aus Halbleitermaterial bestehenden Körpers bzw. Bereichs wird ein Strom verursacht. Dieser Strom wird auf den dritten Leitungsbe reich umgelenkt. Somit fließt der Strom zwischen dem ersten und dem dritten Leitungsbereich oder zwischen dem zweiten und dem dritten Leitungsbereich. Der zu dem zweiten Leitungsbereich im vorangegangenen Fall oder zu dem ersten Leitungsbereich im zweiten Falle fließende Strom verschwindet, so daß eine Schalt funktion implementiert wird.

Solch eine Schaltoperation nutzt nicht die innerhalb eines Halbleitersubstrats bei einem herkömmlichen MOSFET ausgebildete Inversionsschicht. Eine solche Schaltoperation basiert jedoch auf einem weitgehend andersartigen Operationsprinzip dahinge hend, daß die Bewegungsrichtung der Elektronen unter Nutzung einer elektrostatischen Kraft geändert wird. Sogar dann, wenn der Abstand zwischen dem ersten und dem zweiten Leitungsbereich oder die Kanallänge verringert werden, hat dies keinen un günstigen Einfluß auf die Schaltoperation.

Ganz im Gegenteil verringert sich die Anzahl der gestreuten Elektronen, was die Operation der in Rede stehenden Vorrichtung stabilisiert. Da die Kanallänge verringert werden kann, läßt sich die Größe der Vorrichtung im Vergleich zu der Größe einer herkömmlichen Halbleitervorrichtung verringern. Folglich ist es möglich, im Vergleich zu einer herkömmlichen Halbleitervorrich tung eine größere Anzahl von Elementen auf einer kleineren Flä che auszubilden. Desweiteren arbeiten diese Elemente mit einer hohen Zuverlässigkeit.

Das Verfahren zur Herstellung einer erfindungsgemäßen Halblei tervorrichtung weist folgende Verfahrensschritte auf: Auf einem Halbleitersubstrat eines ersten vorgegebenen Leitungstyps mit einer Hauptfläche wird eine Maskenschicht mit einer vorgegebe nen ersten Schichtbreite ausgebildet. Die Hauptfläche ist durch die Maskenschicht in einen ersten und einen zweiten Bereich ge teilt. Anschließend werden auf dem ersten Bereich bzw. auf dem zweiten Bereich ein erster mit Fremdatomen dotierter Bereich bzw. ein zweiter mit Fremdatomen dotierter Bereich ausgebildet. Bei diesen Bereichen handelt es sich um Bereiche eines zweiten Leitungstyps, der sich von dem ersten Leitungstyp unterschei det. Danach wird die Maskenschicht entfernt, wonach ein Bereich der Hauptfläche, von dem die Maskenschicht entfernt worden ist, einen Kanalbereich bildet. Anschließend wird auf dem Kanalbe reich eine erste Leitungsschicht mit einer vorgegebenen zweiten Schichtbreite ausgebildet, wobei diese Schichtbreite kleiner als die vorgegebene erste Schichtbreite ist. Danach wird auf dem Kanalbereich und der ersten Leitungsschicht eine Isolier schicht ausgebildet. Schließlich wird auf der Isolierschicht eine zweite Leitungsschicht ausgebildet.

Gemäß einem bevorzugten Ausführungsbeispiel eines Verfahrens zur Herstellung der erfindungsgemäßen Halbleitervorrichtung weist der Verfahrensschritt des Ausbildens des ersten und des zweiten mit Fremdatomen dotierten Bereichs den Schritt des Im plantierens von Fremdatomen des zweiten Leitungstyps von ober halb des ersten Bereichs in den ersten Bereich in Richtung des Inneren des Halbleitersubstrats unterhalb der Maskenschicht auf, wodurch der erste mit Fremdatomen dotierte Bereich ausge bildet wird.

Gemäß einem weiteren Ausführungsbeispiel des Verfahrens zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung weist der Schritt des Ausbildens des ersten und des zweiten mit Fremdatomen dotierten Bereichs den Schritt des Implantierens von Fremdatomen des zweiten Leitungstyps von oberhalb des zwei ten Bereichs in den zweiten Bereich in Richtung des Inneren des Halbleitersubstrats unterhalb der Maskenschicht auf, wodurch der zweite mit Fremdatomen dotierte Bereich ausgebildet wird. Soweit das Verfahren zur Herstellung einer Halbleitervorrich tung die voranstehend beschriebenen Verfahrensschritte beinhal tet, läßt sich eine erfindungsgemäße Halbleitervorrichtung her stellen. Der erste und der zweite mit Fremdatomen dotierte Be reich werden durch Implantation von Fremdatomen unter einem schiefen Winkel zum Halbleitersubstrat gemäß voranstehender Be schreibung ausgebildet. Dabei erstrecken sich diese Bereiche in Lokalitäten unterhalb des Kanalbereichs. Entsprechend ist der Abstand zwischen dem ersten und dem zweiten mit Fremdatomen do tierten Bereich innerhalb des Halbleitersubstrats geringer als auf der Hauptfläche des Halbleitersubstrats. Wenn an die zweite Leiterschicht keine Spannung angelegt ist, bewegt sich die von dem mit Fremdatomen dotierten ersten Bereich kommende elektri sche Ladung an eine zu der ersten Leitungsschicht hinreichend beabstandeten Stelle. In diesem Falle hat das an der zweiten Leitungsschicht anliegende Potential keinen ungünstigen Einfluß auf die Wanderung der Elektronen. Ein durch wandernde Elektro nen gebildeter elektrischer Strom bleibt sogar dann stabil, wenn die Kanallänge extrem kurz ist. Da die Bewegung der Elek tronen durch eine elektrostatische Kraft verursacht wird, ist die Möglichkeit von Durchgriffen zwischen zwei Übergängen ge ring. Mit anderen Worten läßt sich eine Halbleitervorrichtung herstellen, die bei geringer Kanalbreite stabil arbeitet.

Es gibt nun verschiedene Möglichkeiten, die Lehre der vorlie genden Erfindung in vorteilhafter Weise auszugestalten und wei terzubilden. Dazu ist einerseits auf die nachgeordneten Ansprü che, andererseits auf die nachfolgende Erläuterung von Ausführungsbeispielen der Erfindung anhand der Zeichnung zu verweisen. In Verbindung mit der Erläuterung der bevorzugten Ausführungsbeispiele der Erfindung anhand der Zeichnung werden auch im allgemeinen bevorzugte Ausgestaltungen und Weiterbil dungen der Lehre erläutert. In der Zeichnung zeigt

Fig. 1 in einer perspektivischen Detaildarstellung die Struktur eines herkömmlichen MOSFET,

Fig. 2A in einer Teildarstellung die Struktur eines ersten Ausführungsbeispiels einer erfindungs gemäßen Halbleitervorrichtung,

Fig. 2B den Gegenstand aus Fig. 2A im Schnitt entlang der Linie IIB-IIB,

Fig. 2C in einer schematischen Teildarstellung ein weiteres Ausführungsbeispiel einer erfindungs gemäßen Halbleitervorrichtung,

Fig. 3A, 3B in jeweils einer schematischen Darstellung die Funktionsweise eines Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung,

Fig. 4 in einer Teildarstellung ein weiteres Ausfüh rungsbeispiel einer erfindungsgemäßen Halblei tervorrichtung und

Fig. 5A bis 5J in Teildarstellungen die verschiedenen Fer tigungsstufen bei der Herstellung einer erfin dungsgemäßen Halbleitervorrichtung gemäß dem letztgenannten Ausführungsbeispiel.

Die Fig. 2A und 2B zeigen eine erfindungsgemäße Halbleitervor richtung mit einem P⁻-Silizium-Halbleitersubstrat 10, einem Paar N⁺-diffundierten Bereichen 14, 16, die mit Abstand zueinander auf einer Hauptfläche des P⁻-Halbleitersubstrats 10 durch Ionenimplantation ausgebildet worden sind, einem in einem Be reich zwischen dem N⁺-diffundierten Bereich 14 und 16 ausgebil deten P⁺-Bereich 12, einem zwischen dem P⁺-Bereich 12 und dem N⁺-diffundierten Bereich 14 ausgebildeten P⁻-Bereich 13, einer aus Polysilizium an einer Lokalität des P⁺-Bereichs 12 näher an dem N⁺-diffundierten Bereich 16 ausgebildeten Ladungssammel elektrode 20 und einer Gate-Elektrode 18, wobei die Gate-Elek trode 18 derart ausgebildet ist, daß sie die Hauptfläche des P⁻-Halbleitersubstrats 10 zwischen der Ladungssammelelektrode 20 und dem N⁺-diffundierten Bereich 14 überdeckt und von der La dungssammelelektrode 20 isoliert. Die N⁺-diffundierten Bereiche 14 und 16 sind durch schrägwinkliges Ionenimplantieren ausge bildet und nicht auf der Hauptfläche des Halbleitersubstrats 10, sondern innerhalb des Halbleitersubstrats 10 möglichst nahe beieinander angeordnet.

Zur Vermeidung von Übergängen zwischen der Ladungssammelelek trode 20 und dem P⁺-Bereich 12 und zur Erzeugung eines ohmschen Kontaktes zwischen der Ladungssammelelektrode 20 und der Haupt fläche des Substrats 10 ist ein Film 23 aus Titannitrid (TiN) ausgebildet. Zwischen der Gate-Elektrode 18 und dem Substrat 10 ist ein dünner SiO₂-Film ausgebildet.

Auf der Hauptfläche des Substrats 10 ist eine aus SiO₂ od. dgl. hergestellte Isolierschicht 11 ausgebildet. In dem N⁺-diffun dierten Bereich 14, der Gate-Elektrode 18, der Ladungssammel elektrode 20 und der N⁺-diffundierten Schicht 16 in der Iso lierschicht 11 sind Kontaktöffnungen 15a, 17a, 19a und 21a aus gebildet. In den Kontaktöffnungen 15a, 17a, 19a und 21a sind Verbindungsschichten 15, 17, 19 und 21 zur Verbindung des N⁺- diffundierten Bereichs 14, der Gate-Elektrode 18, der Ladungs sammelelektrode 20 und des N⁺-diffundierten Bereichs 16 mit Spannungsquellen ausgebildet. Die Verbindungsschichten 15, 17, 19 und 21 sind aus Metall, beispielsweise aus Aluminium und Wolfram oder aus Polysilizium, hergestellt.

Diese Bestandteile des Halbleiters auf der Oberfläche des Sub strats 10 sind des weiteren mit einem Schutzfilm 25 überdeckt.

Fig. 2C zeigt in einer schematischen Darstellung den Hauptbe reich der Halbleitervorrichtung gemäß den Darstellungen in den Fig. 2A und 2B. Unter Bezugnahme auf die Darstellung in Fig. 2C weist diese Halbleitervorrichtung folgende Dimensionen bzw. folgende Struktur auf:

Die Kanallänge und die Tiefe des P⁺-Bereichs 12 sind L_p und d_p Der kürzeste Abstand zwischen den N⁺-diffundierten Bereichen 14 und 16 ist L. Der Abstand L_o der N⁺-diffundierten Bereiche 14, 16 auf der Hauptfläche des Substrats 10 ist L_o. Die Tiefe der N⁺-diffundierten Bereiche 14, 16 ist d_N. Die Länge des Randes der N⁺-diffundierten Bereiche 14, 16 ist d_o.

L_p, d_p, L, L_o, d_N, d_o sind in einem Bereich ausgewählt, der den nachfolgenden Vorschriften der Terme (1) bis (3) genügt.

Entsprechend der Vorschrift (1) ist die Länge des P⁺-Bereichs 12 kürzer als der Abstand zwischen den N⁺-diffundierten Berei chen 14 und 16. Auf diese Weise läßt sich der P⁻-Bereich 13 zwischen dem P⁺-Bereich 12 und dem N⁺-diffundierten Bereich 14 vorsehen. Der P⁻-Bereich 13 dient zur Ausbildung einer Sperr schicht oder eines Kanals in dem Substrat 10 unterhalb der Gate-Elektrode 18. Aufgrund der Existenz des P⁻-Bereichs 13 wird auf Anlegen einer Spannung zwischen den N⁺-diffundierten Bereichen 14 und 16 in dem Kanalbereich ein starkes elektri sches Feld erzeugt. An dieser Stelle ist anzumerken, daß sich die Sperrschicht oder der Kanal aufgrund des P⁺-Bereichs 12 nicht weiter erstreckt.

Die Vorschrift (2) definiert Bedingungen zur Ausbildung von Randbereichen der N⁺-diffundierten Bereiche 14, 16 zur Verstär kung des elektrischen Feldes in deren Umgebung.

Die Vorschrift (3) gibt vor, daß die Tiefe des P⁺-Bereichs 12 hinreichend größer als die Tiefe der N⁺-diffundierten Bereiche 14, 16 sein soll. Mit einer Tiefe des P⁺-Bereichs 12 entspre chend der Vorschrift (3) erstreckt sich die unterhalb der Gate- Elektrode 18 ausgebildete Sperrschicht nicht zur Verursachung eines Durchgriffs zwischen zwei Übergängen.

Nachfolgend finden sich spezifische Beispiele von Dimensionen der in Rede stehenden Elemente. Unter Bezugnahme auf Fig. 2B weisen die N⁺-diffundierten Bereiche 14, 16 Dimensionen von etwa 0,1 µm sowohl hinsichtlich der Länge als auch hinsichtlich der Breite auf.

Unter Bezugnahme auf Fig. 2C beträgt die Dicke T des SiO₂-Films zwischen der Gate-Elektrode 18 und der Hauptfläche des Sub strats 10 etwa 0,1 µm oder weniger. Der Abstand L zwischen den N⁺-diffundierten Bereichen 14, 16 liegt unter 0,1 µm. Der Ab stand A₁ zwischen dem linken Randbereich der Ladungssammelelek trode 20 und dem N⁺diffundierten Bereich 14 beträgt etwa 0,03 µm.

Die Tiefe d_N der N⁺-diffundierten Bereiche 14, 16 beträgt etwa 0,1 µm. Der Abstand L_o zwischen den N⁺-diffundierten Bereichen 14, 16 auf der Hauptfläche des Substrats 10 beträgt etwa 0,3 µm. Der Winkel R zwischen den Randbereichen der N⁺-diffundier ten Bereiche 14, 16 und der Hauptfläche des Substrats 10 be trägt etwa 45°.

Das Substrat 10 weist Fremdatome B auf, deren Konzentration etwa 10¹⁵ A/cm³ beträgt. Die Konzentration der Fremdatome in dem P⁺-Bereich 12 beträgt etwa 10¹⁹ A/cm³. Die Fremdatom-Konzentra tion des P⁻-Bereichs 13 entspricht etwa der des Substrats 10 oder liegt darunter. Die N⁺-diffundierten Bereich 14, 16 weisen As mit einer Konzentration von etwa 10²⁰ A/cm³ auf.

Wiederum gemäß Fig. 2C ist der N⁺-diffundierte Bereich 14 mit einem Grundpotential V_SS verbunden. Die Ladungssammelelektrode 20 ist über eine erste Spannungsquelle 22, eine zweite Span nungsquelle 24 und eine Ladung 26 mit dem Grundpotential V_SS verbunden. Die Ladungssammelelektrode 20 ist über die erste Spannungsquelle 22 mit dem Grundpotential V_SS verbunden. Die Gate-Elektrode 18 ist mit einem Gate-Potential V_G verbunden. Entsprechend ist das Potential an der Ladungssammelelektrode 20 niedriger gewählt als das Potential an dem N⁺-diffundierten Be reich 16.

Unter Bezugnahme auf die Fig. 2A, 3A und 3B arbeitet die erfin dungsgemäße Halbleitervorrichtung wie folgt. Eine vorgegebene Spannung (5 Volt od. dgl.) wird über die N⁺-diffundierten Be reiche 14 und 16 gelegt. Gemäß der Darstellung in Fig. 3A wer den Elektronen von einem am nächsten an dem N⁺-diffundierten Bereich 16 gelegenen Ende des N⁺-diffundierten Bereichs 14 ent laden, da um diesem Bereich herum ein starkes elektrisches Feld erzeugt ist. Da der Abstand zwischen den N⁺-diffundierten Be reichen 14 und 16 kleiner als ein mittlerer freier Elektronen pfad im Halbleitersubstrat 10 bzw. maximal gleich wie dieser Pfad gewählt ist, werden die entladenen Elektronen entlang dem elektrischen Feld wandern, ohne in das Halbleitersubstrat 10 gestreut zu werden.

Wenn an der Gate-Elektrode 18 keine Spannung anliegt, werden die entladenen Elektronen durch das elektrische Feld zwischen den N⁺-diffundierten Bereichen 14 und 16 beschleunigt, so daß sie den N⁺-diffundierten Bereich 16 ohne Streuung erreichen. Dies wird "ballistischer Effekt" genannt. In diesem Falle strömt der elektrische Strom zwischen den N⁺-diffundierten Be reichen 14 und 16.

Unter Bezugnahme auf die Darstellung in Fig. 3B wird angenom men, daß an der Gate-Elektrode 18 eine positive Spannung an liegt. Die von dem N⁺-diffundierten Bereich 14 entladenen Elek tronen werden durch eine elektrostatische Anziehung zu der Gate-Elektrode 18 hingelenkt. Die Elektronen passieren somit hinreichend nahe die Ladungssammelelektrode 20, so daß sie von einem elektrischen Feld der Ladungssammelelektrode 20 abgefan gen und von diesem absorbiert werden können. Entsprechend fließt in diesem Falle kein elektrischer Strom zwischen den N⁺- diffundierten Bereichen 14 und 16.

Mit anderen Worten läßt sich das in Rede stehende Element als Schaltelement durch Steuerung der an die Gate-Elektrode 18 an zulegenden Gate-Spannung V_G verwenden.

Der einen ballistischen Effekt verursachende Abstand zwischen den N⁺-diffundierten Bereichen 14, 16 hängt vom jeweiligen Typ des Halbleitersubstrats ab. Wenn beispielsweise ein Silizium- Halbleitersubstrat verwendet wird, läßt sich vorhersagen, daß ein ballistischer Effekt gemäß voranstehender Beschreibung dann auftreten wird, wenn der Abstand zwischen den N⁺-diffundierten Bereichen 14 und 16 geringer als 1 µm ist. Wandernde Elektronen werden dann durch das Halbleitersubstrat 10 nicht gestreut. Entsprechend läßt sich eine sehr hohe Betriebsgeschwindigkeit mit einem Schaltelement realisieren, das einen solchen voran stehend beschriebenen ballistischen Effekt für sich nutzt.

Den Fig. 3A und 3B läßt sich entnehmen, daß das Prinzip der Schaltoperation der erfindungsgemäßen Halbleitervorrichtung gänzlich unterschiedlich zum Betrieb eines herkömmlichen MOSFET ist. Der Bereich zwischen den N⁺-diffundierten Bereichen 14 und 16 wird wie bei einem MOSFET "Kanal" genannt. Sogar wenn die Kanallänge L erheblich verringert ist, läßt sich die Halblei tervorrichtung lediglich durch Modulation der Gate-Spannung V_G steuern, so daß die bei einem herkömmlichen MOSFET auftretenden Nachteile überhaupt nicht vorkommen.

Bei dem hier erörterten ersten Ausführungsbeispiel sind der P⁺- Bereich 12 und der P⁻-Bereich 13 in dem Kanalbereich ausgebil det. Der P⁻-Bereich 13 dient der Erzeugung eines starken elek trischen Feldes um den Randbereich des N⁺-diffundierten Be reichs herum. Der P⁺-Bereich 12 dient zur Verhinderung des Wachstums einer Sperrschicht in dem P⁻-Bereich 13 des Kanalbe reichs. Solange das Wachstum einer Sperrschicht verhindert wer den kann, läßt sich zur Realisierung einer erfindungsgemäßen Halbleitervorrichtung jegliche andere Struktur verwenden.

Gemäß der Darstellung in Fig. 4 weist ein zweites Ausführungs beispiel der erfindungsgemäßen Halbleiterstruktur ein P⁺-Halb leitersubstrat 28, zwei mit Abstand zueinander auf einer Haupt fläche des Halbleitersubstrats 28 ausgebildete N⁺-diffundierte Bereiche 14 und 16, eine auf einem Kanalbereich der Hauptfläche des Halbleitersubstrats 28 zwischen den N⁺-diffundierten Berei chen 14 und 16 ausgebildete Ladungssammelelektrode 20 aus Alu minium od. dgl., einen auf der Ladungssammelelektrode 20 ausge bildeten Siliziumoxidfilm 30, eine auf dem Siliziumoxidfilm 30 aus Aluminium od. dgl. ausgebildete Gate-Elektrode 18 und einen weiteren auf der Gate-Elektrode 18 ausgebildeten Siliziumoxid film 32 auf. Auf dem N⁺-diffundierten Bereich 14 ist aus Alumi nium od. dgl. eine Quellenelektrode 38 ausgebildet. Auf ähnli che Weise ist auf dem N⁺-diffundierten Bereich 16 aus Aluminium od. dgl. eine Senkenelektrode 40 ausgebildet.

Die in Fig. 4 dargestellte Vorrichtung unterscheidet sich von der in Fig. 2 dargestellten Vorrichtung dahingehend, daß die Ladungssammelelektrode 20 in unmittelbarer Nähe des Zentrums des Kanalbereichs ausgebildet ist, daß die Gate-Elektrode 18 derart ausgebildet ist, daß sie den gesamten Kanalbereich über deckt und daß das P⁺-Halbleitersubstrat 28 anstelle des P⁺-Be reichs 12 in dem P⁺-Halbleitersubstrat 10 verwendet wird.

Von der prinzipiellen Funktionsweise einer erfindungsgemäßen Halbleitervorrichtung her gesehen, wird in Betracht gezogen, daß es wirkungsvoll ist, die Ladungssammelelektrode 20 an einem Ort auf dem Kanalbereich vorzusehen, der näher an dem N⁺-dif fundierten Bereich 16 gemäß der Darstellung in Fig. 2 liegt. Ähnliche Effekte werden jedoch auch sogar dann erreicht, wenn die Ladungssammelelektrode 20 an einem Ort in der Nähe des Zen trums des Kanalbereichs gemäß den das zweite Ausführungsbei spiel betreffenden Darstellungen angeordnet ist.

Obwohl die Gate-Elektrode 18 derart ausgebildet sein kann, daß sie zumindest den Kanalbereich zwischen dem N⁺-diffundierten Bereich 14 und der Ladungssammelelektrode 20 überdeckt, lassen sich ähnliche Effekte sogar dann erwirken, wenn eine Gate-Elek trode 18 die gesamte Kanalfläche gemäß der Darstellung in Fig. 4 überdeckt. Durch Ausbildung einer solchen Gate-Elektrode 18 kann das in Rede stehende Element als zweidirektionales Schalt element arbeiten. Desweiteren läßt sich die Herstellung einer solchen Vorrichtung vereinfachen.

Gemäß der voranstehenden Beschreibung bezüglich des ersten Aus führungsbeispiels ist der P⁺-Bereich 12 gemäß der Darstellung in Fig. 2 zur Verhinderung einer möglichen Formation einer Sperrschicht im Kanalbereich vorgesehen. Entsprechend lassen sich ziemlich ähnliche Effekte auch mit einer Halbleitervor richtung erreichen, bei der ein P⁺-Halbleitersubstrat 28 als Halbleitervorrichtung des zweiten Ausführungsbeispiels gemäß der Darstellung in Fig. 4 verwendet wird.

Die Funktionsweise der erfindungsgemäßen Halbleitervorrichtung gemäß dem in Fig. 4 gezeigten zweiten Ausführungsbeispiel ist ähnlich der Funktion des in Fig. 2 gezeigten ersten Ausfüh rungsbeispiels der erfindungsgemäßen Halbleitervorrichtung. Einander entsprechende Elemente bzw. Bauteile sind mit den gleichen Bezugszeichen und gleichen Bezeichnungen versehen. Entsprechend ist eine ausführliche Beschreibung der Funktions weise des zweiten Ausführungsbeispiels hier nicht erforderlich.

Die Fig. 5A bis 5J zeigen in Teildarstellungen verschiedene Fertigungsstufen bei der Herstellung des zweiten Ausführungs beispiels der erfindungsgemäßen Halbleitervorrichtung. Gemäß der Darstellung in Fig. 5A wird auf der Hauptfläche eines P⁺- Halbleitersubstrats 28 ein Siliziumoxidfilm 34a aufgebracht.

Gemäß der Darstellung in Fig. 5B wird der Siliziumoxidfilm 34a zur Bildung eines Siliziumoxidfilms 34 mit einer vorgegebenen Breite geätzt. Die Breite des Siliziumoxidfilms 34 bildet die Breite eines Kanalbereichs auf der Hauptfläche des Halbleiter substrats 28.

Gemäß der Darstellung in Fig. 5C werden durch Ionen-Implanta tion unter einem schrägen Auftreffwinkel ein N⁺-diffundierter Bereich 14 und ein weiterer N⁺-Bereich 16 ausgebildet. Der Si liziumoxidfilm 34 dient dabei als Maske. In diesem Falle sind die Richtungen der in die N⁺-diffundierten Bereiche 14 und 16 implantierten Ionen einander entgegengerichtet. Entsprechend werden die N⁺-diffundierten Bereiche 14 und 16 mit einer sol chen Konfiguration ausgebildet, daß der Abstand dazwischen an den Enden unterhalb des Siliziumoxidfilms 34 ein Minimum auf weist.

Gemäß der Darstellung in Fig. 5D wird der Siliziumoxidfilm 34 durch Ätzen entfernt.

Gemäß der Darstellung in Fig. 5E wird auf dem Halbleitersub strat 28 und auf den N⁺-diffundierten Bereichen 14 und 16 ein Aluminiumfilm 20a ausgebildet.

Der Winkel R zwischen der Ionen-Implantationsrichtung und der Hauptfläche des Substrats 28 wird im Bereich zwischen 70° und 20° gewählt. Dies liegt daran, daß ein Randbereich dann nicht geformt wird, wenn der Winkel R größer als 70° ist. Auf ähnli che Weise wird ein Randbereich aufgrund der Diffusion von Ionen in das Substrat dann nicht gebildet, wenn der Winkel kleiner als 20° ist.

Fig. 5F zeigt, daß der Aluminiumfilm 20a zur Bildung einer aus Aluminium bestehenden Ladungssammelelektrode 20 geätzt wird. Die Breite der Ladungssammelelektrode 20 wird derart gewählt, daß dort, wo das P⁺-Halbleitersubstrat 28 aus Silizium besteht, die Breite einen Wert aufweisen kann, der beispielsweise gerin ger oder gleich 0,1 µm ist.

Gemäß der Darstellung in Fig. 5G wird auf dem Halbleitersub strat 28, den N⁺-diffundierten Bereichen 14 und 16 und der La dungssammelelektrode 20 ein Siliziumoxidfilm 30a mit einer Dicke von 200 bis 300 Å gebildet. Desweiteren wird auf dem Si liziumoxidfilm 30a eine Aluminiumschicht 18a ausgebildet.

Gemäß der Darstellung Fig. 5H werden der Siliziumoxidfilm 30a und die Aluminiumschicht 18a zur Bildung eines den Kanalbereich überdeckenden Siliziumoxidfilms 30 geätzt. Desweiteren wird eine Gate-Elektrode 18 gebildet, die aus dem Aluminium besteht, das auf dem Siliziumoxidfilm 30 aufgebracht ist.

Gemäß der Darstellung in Fig. 5I wird auf der Gate-Elektrode 18 ein Siliziumoxidfilm ausgebildet. Dieser Siliziumoxidfilm wird anschließend zur Bildung eines die Gate-Elektrode 18 über deckenden Siliziumfilms 32 geätzt.

Gemäß der Darstellung in Fig. 5J wird auf dem N⁺-diffundierten Bereich 14 eine Quellenelektrode 38 aus Aluminium ausgebildet. Auf ähnliche Weise wird auf dem N⁺-diffundierten Bereich 16 eine Senkenelektrode 40 aus Aluminium ausgebildet.

Die erfindungsgemäße Halbleitervorrichtung gemäß dem in Fig. 4 dargstellten zweiten Ausführungsbeispiel wird gemäß der voran stehend beschriebenen Schritte hergestellt.

An dieser Stelle ist jedoch zu erwähnen, daß die zur Isolierung dienenden Siliziumoxidfilme 30 und 32 nicht notwendigerweise aus Siliziumoxid hergestellt sein müssen. Beispielsweise könn ten diese Filme aus Siliziumnitrid hergestellt sein.

Gemäß der bisherigen Beschreibung läßt sich erfindungsgemäß ein Schaltelement mit einer Kanalbreite von weniger als oder gleich 0,1 µm auf einem Halbleitersubstrat aus Silizium herstellen. Da die erfindungsgemäße Halbleitervorrichtung grundsätzlich anders arbeitet als ein herkömmlicher MOSFET, läßt sich die erfin dungsgemäße Vorrichtung hinreichend zufriedenstellend als Schaltelement mit einer geringen Kanallänge steuern.

Ein MOSFET in einer derzeitigen Halbleitervorrichtung weist eine Kanallänge von etwa 0,5 µm auf. Die Speicherkapazität ei nes DRAM (Dynamic Random Access Memory), der mit solchen Halb leitervorrichtungen zur praktischen Anwendung kommt, beträgt etwa 16 Megabyte. Es läßt sich vorhersagen, daß dann, wenn die Kanallänge auf 0,3 µm verringert wird, ein DRAM mit 64 Megabyte zur praktischen Anwendung kommen wird. Wenn die Kanallänge auf bis zu etwa 0,2 µm verringert wird, läßt sich ein DRAM mit etwa 256 Megabyte realisieren. Es ist möglich, mit einer erfindungs gemäßen Halbleitervorrichtung und einer dort realisierten Ka nallänge von weniger als 0,1 µm einen DRAM von etwa 1 Gigabit zu realisieren. Die Verwirklichung solch einer Vorrichtung ist mit herkömmlichen Halbleitervorrichtungen äußerst schwierig.

Gemäß voranstehender Beschreibung nutzt die erfindungsgemäße Halbleitervorrichtung den sogenannten ballistischen Effekt. Aufgrund dieses ballistischen Effektes werden die von einer Elektronenquelle entladenen Elektronen durch ein elektrisches Feld beschleunigt und gelangen infolge dieser Beschleunigung in eine Elektronensenke oder Ladungssammelelektronen ohne dabei ge streut zu werden. Folglich verringert sich die erforderliche Betriebszeit der erfindungsgemäßen Halbleitervorrichtung von der derzeit üblichen Größenordnung von Nanosekunden (nsec) auf die Größenordnung von Pikosekunden (psec). Folglich wird mit der erfindungsgemäßen Vorrichtung eine hohe Betriebsgeschwin digkeit möglich.

Obwohl die vorliegende Erfindung voranstehend anhand von Aus führungsbeispielen ausführlich beschrieben worden ist, dienen diese lediglich der Illustration der erfindungsgemäßen Lehre und schränken diese nicht ein. Die erfindungsgemäße Lehre wird lediglich durch die nachfolgenden Patentansprüche vorgegeben.

Claims

1. Halbleitervorrichtung mit einem aus Halbleitermaterial be stehenden Körper (10), dadurch gekennzeichnet, daß eine erste, eine zweite und eine dritte Leitungseinrichtung (14, 16, 20) mit zueinander beabstandeten Bereichen des aus Halbleitermate rial bestehenden Körpers (10) zur Bildung eines Elektronenpfads zu oder von gewünschten Bereichen des Körpers (10) verbunden sind, daß Mittel (22, 24) einen Strom zwischen der ersten und der zweiten Leitungseinrichtung (14, 16) bereitstellen und daß Mittel (18) den zwischen der ersten und zweiten Leitungsein richtung (14, 16) auftretenden Strom zu der dritten Leitungs einrichtung (20) umleiten.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß Mittel (12) zur Vermeidung der Ausbildung einer Verarmungszone in zumindest einem Bereich des aus Halbleiterma terial bestehenden Körpers (10) vorgesehen sind.

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn zeichnet, daß das Halbleitermaterial einen Bereich eines ersten Leitungstypen mit vorgegebener erster Konzentration und die Mittel (12) zur Vermeidung der Ausbildung einer Verarmungszone einen mit Fremdatomen dotierten Bereich (12) des ersten Lei tungstypen mit einer oberhalb der ersten Konzentration liegen den zweiten Konzentration aufweist und daß dieser Bereich zu mindest in einem Bereich des aus Halbleitermaterial bestehenden Körpers (10) liegt.

4. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn zeichnet, daß zumindest in einem Bereich des aus Halbleiterma terial bestehenden Körpers (10) zwischen den Mitteln (12) zur Vermeidung der Ausbildung einer Verarmungszone und der ersten Leitungseinrichtung (14) Mittel (13) zur Ausbildung einer Ver armungszone vorgesehen sind.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn zeichnet, daß der aus Halbleitermaterial bestehende Körper (10) einen Bereich eines ersten Leitungstypen mit vorgegebener erster Konzentration aufweist und daß die Mittel (13) zur Aus bildung einer Verarmungszone einen mit Fremdatomen dotierten Bereich (13) des ersten Leitungstypen mit einer unterhalb der ersten Konzentration liegenden zweiten Konzentration aufweist, und daß dieser Bereich in einem Bereich des aus Halbleitermate rial bestehenden Körpers (10) liegt.

6. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß in der Nähe einer Oberfläche des aus Halbleiter material bestehenden Körpers (10) Mittel zur Bildung eines Vor zugspfades des Stromes innerhalb des aus Halbleitermaterial be stehenden Körpers (10) vorgesehen sind.

7. Halbleitervorrichtung nach Anspruch 6, dadurch gekenn zeichnet, daß das Halbleitermaterial einen Bereich eines ersten Leitungstypen aufweist, daß die erste und zweite Leitungsein richtung (14, 16) einen an zueinander beabstandeten Bereichen auf der Oberfläche des aus Halbleitermaterial bestehenden Kör pers (10) angeordneten ersten und zweiten mit Fremdatomen do tierten Bereich (14, 16) eines sich von dem ersten Leitungsty pen unterscheidenden zweiten Leitungstypen aufweist und daß die Mittel zur Bildung eines Vorzugspfades des Stromes innerhalb des aus Halbleitermaterial bestehenden Körpers (10) einen Fort satz eines ersten mit Fremdatomen dotierten Bereichs (14) auf weisen, daß dieser Bereich (14) im Vergleich zu der Oberfläche des aus Halbleitermaterial bestehenden Körpers (10) innerhalb des aus Halbleitermaterial bestehenden Körpers (10) näher an dem mit Fremdatomen dotierten zweiten Bereich (16) liegt und daß dieser Fortsatz in einem Bereich des mit Fremdatomen do tierten ersten Bereichs (14) dem mit Fremdatomen dotierten zweiten Bereich (16) gegenüberliegend angeordnet ist.

8. Halbleitervorrichtung nach Anspruch 7, dadurch gekenn zeichnet, daß die Mittel zur Bildung eines Vorzugspfades des Stromes innerhalb des aus Halbleitermaterial bestehenden Kör pers (10) einen Vorsprung eines mit Fremdatomen dotierten zwei ten Bereichs (16) aufweisen, daß dieser Bereich näher an dem mit Fremdatomen dotierten ersten Bereich (14) innerhalb des aus Halbleitermaterial bestehenden Körpers (10) angeordnet ist als die Oberfläche des aus Halbleitermaterial bestehenden Körpers (10) in einem Bereich des mit Fremdatomen dotierten zweiten Be reichs (16), der dem mit Fremdatomen dotierten ersten Bereich (14) gegenüberliegt.

9. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die dritte Leitungseinrichtung (20) eine in einem Bereich zwischen der ersten und der zweiten Leitungseinrichtung (14, 16) auf der Oberfläche des aus Halbleitermaterial beste henden Körpers (10) ausgebildete Leitungsschicht (20) aufweist.

10. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn zeichnet, daß die Leitungsschicht (20) einen auf der Oberfläche des aus Halbleitermaterial bestehenden Körpers (10) ausgebilde ten Metalleiter (23) und eine auf dem Metalleiter (23) ausge bildete Polysiliziumschicht (20) aufweist.

11. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die dritte Leitungseinrichtung (20) näher an der zweiten Leitungseinrichtung (16) angeordnet ist als an der ersten Leitungseinrichtung (14).

12. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die Mittel (18) zur Umleitung des Stromes an die dritte Leitungseinrichtung (20) Mittel (18) zur Ausbildung ei nes Potentialgradienten in Richtung quer zur Oberfläche des aus Halbleitermaterial bestehenden Körpers (10) innerhalb des Kör pers (10) zwischen der ersten Leitungseinrichtung (14) und der dritten Leitungseinrichtung (20) aufweisen.

13. Halbleitervorrichtung nach Anspruch 12, dadurch gekenn zeichnet, daß die Mittel (18) zur Bildung eines Potentialgra dienten einen auf der Oberfläche des aus Halbleitermaterial be stehenden Körpers (10) ausgebildeten Isolierfilm (30) und eine auf dem Isolierfilm (30) ausgebildete Leitungsschicht (18) auf weisen.

14. Halbleitervorrichtung nach Anspruch 12, dadurch gekenn zeichnet, daß die Mittel (18) zur Umleitung des Stromes an die dritte Leitungseinrichtung (20) des weiteren Mittel (18) zur Bildung eines Potentialgradienten in Richtung quer zur Oberflä che des Körpers (10) innerhalb des Körpers (10) zwischen der zweiten Leitungseinrichtung (16) und der dritten Leitungsein richtung aufweisen.

15. Halbleitervorrichtung nach Anspruch 8, dadurch gekenn zeichnet, daß der Abstand zwischen den Vorsprüngen des ersten und des zweiten mit Fremdatomen dotierten Bereichs (14, 16) kleiner bzw. gleich dem mittleren freien Elektronenpfad inner halb des aus Halbleitermaterial bestehenden Körpers (10) ist.

16. Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, gekennzeichnet durch folgende Verfahrensschritte:
Ausbildung einer Maskenschicht (34) mit einer vorgegebenen ersten Breite auf einem Halbleitersubstrat (28) eines vor gegebenen ersten Leitungstyps mit einer Hauptfläche,
Unterteilung der Hauptfläche in einen ersten und einen zweiten Bereich durch die Maskenschicht (34),
Ausbildung eines ersten und eines zweiten mit Fremdatomen dotierten Bereichs (14, 16) des zweiten Leitungstyps, der sich von dem ersten Leitungstyp des ersten und des zweiten Bereichs unterscheidet,
Entfernen der Maskenschicht (34), wobei ein Bereich der Hauptfläche, von dem die Maskenschicht (34) entfernt worden ist, einen Kanalbereich bildet,
Bildung einer ersten Leitungsschicht (20) mit einer vorge gebenen zweiten Breite, die kleiner ist als die vorgegebene erste Breite des Kanalbereichs,
Ausbildung einer Isolierschicht (30) auf dem Kanalbereich und der ersten Leitungsschicht (29) und
Ausbildung einer zweiten Leitungsschicht (18) auf der Iso lierschicht (30).

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der Verfahrensschritt des Ausbildens des ersten und des zweiten mit Fremdatomen dotierten Bereichs (14, 16) das Implantieren von Fremdatomen (36) des zweiten Leitungstyps von oberhalb des ersten Bereichs in den ersten Bereich in Richtung der Innen seite des Halbleitersubstrats (28) unterhalb der Maskenschicht (34) zur Bildung des ersten mit Fremdatomen dotierten Bereichs (14) aufweist.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der Verfahrensschritt der Ausbildung des ersten und des zweiten mit Fremdatomen dotierten Bereichs (14, 16) des weiteren das Im plantieren von Fremdatomen (36) des zweiten Leitungstyps von oberhalb des zweiten Bereichs in den zweiten Bereich in Rich tung der Innenseite des Halbleitersubstrats (28) unterhalb der Maskenschicht (34) zur Bildung des zweiten mit Fremdatomen do tierten Bereichs (16) aufweist.